[go: up one dir, main page]

JP2001118955A - BGA wiring tape and BGA package - Google Patents

BGA wiring tape and BGA package

Info

Publication number
JP2001118955A
JP2001118955A JP29859599A JP29859599A JP2001118955A JP 2001118955 A JP2001118955 A JP 2001118955A JP 29859599 A JP29859599 A JP 29859599A JP 29859599 A JP29859599 A JP 29859599A JP 2001118955 A JP2001118955 A JP 2001118955A
Authority
JP
Japan
Prior art keywords
land
ball
wiring
base film
bga
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP29859599A
Other languages
Japanese (ja)
Other versions
JP3921897B2 (en
Inventor
Toshiyuki Sugimori
俊之 杉森
Norio Okabe
則夫 岡部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP29859599A priority Critical patent/JP3921897B2/en
Publication of JP2001118955A publication Critical patent/JP2001118955A/en
Application granted granted Critical
Publication of JP3921897B2 publication Critical patent/JP3921897B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H10W72/701

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 (修正有) 【課題】 配線テープに搭載した半導体チップのチップ
電極に接続される外部接続用のはんだボールが、確実に
ランドに溶融接続されて、電気回路の信頼性を向上させ
たBGA用配線テープおよびBGAパッケージ。 【解決手段】 配線テープ1は、ボール用開口部3を有
する耐熱性に富む電気絶縁性のベースフィルム2の片面
に、接着剤を用いて貼りつけた銅箔をエッチングするこ
とによって形成されたインナーリード4とランド6、お
よびインナーリード4とランド6を接続する引き回し配
線5を有するとともに、ベースフィルム2の引き回し配
線5側に貼り付けられたシリコーン樹脂などのエラスト
マ層10を備え、さらにボール用開口部3に位置するラ
ンド6にはボール用開口部3側に隆起した隆起部7が形
成されてBGA配線テープが構成される。
(57) [Summary] (with correction) [PROBLEMS] To reliably solder an external connection solder ball connected to a chip electrode of a semiconductor chip mounted on a wiring tape to a land, thereby improving the reliability of an electric circuit. Improved BGA wiring tape and BGA package. A wiring tape (1) is formed by etching a copper foil attached to one surface of a heat-resistant and electrically insulating base film (2) having a ball opening (3) with an adhesive. It has a lead wire 5 connecting the lead 4 and the land 6 and a lead wire 5 connecting the inner lead 4 and the land 6, and has an elastomer layer 10 such as a silicone resin adhered to the lead wire 5 side of the base film 2. In the land 6 located in the portion 3, a protruding portion 7 protruding toward the ball opening 3 is formed to constitute a BGA wiring tape.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は、半導体集積回路
用配線基板およびこの配線基板を使用した半導体装置に
関し、特にボンディングワイヤを用いないで配線テープ
のインナーリードと半導体チップの電極を接続して小型
化を実現する形式のBGA(Ball Grid Ar
ray)用配線テープおよびこの配線テープに半導体チ
ップを搭載したBGAパッケージに関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a wiring board for a semiconductor integrated circuit and a semiconductor device using the wiring board. More particularly, the present invention relates to a method for connecting an inner lead of a wiring tape to an electrode of a semiconductor chip without using bonding wires. BGA (Ball Grid Ar)
(Ray) wiring tape and a BGA package having a semiconductor chip mounted on the wiring tape.

【0002】[0002]

【従来の技術】近年、電子機器の高性能化とともに、半
導体パッケージの小型、軽量、薄型化の動きが急ピッチ
で進んでいる。これに伴い、狹ピッチ、軽量小型を実現
するのに容易なフレキシブル配線基板に応力緩和用弾性
樹脂層を設けて半導体チップを搭載したBGA半導体パ
ッケージが開発され実用化されている。この形式では、
ボンディングワイヤを用いることなく配線基板のインナ
ーリードを半導体チップの電極に直接接続して半導体装
置を構成している。
2. Description of the Related Art In recent years, the trend toward smaller, lighter and thinner semiconductor packages has been advancing at a rapid pace along with higher performance of electronic devices. Along with this, a BGA semiconductor package in which a semiconductor chip is mounted by providing an elastic resin layer for stress relaxation on a flexible wiring board which is easy to realize a narrow pitch, light weight and small size has been developed and put into practical use. In this format,
The semiconductor device is constructed by directly connecting the inner leads of the wiring board to the electrodes of the semiconductor chip without using bonding wires.

【0003】図4は、従来の配線基板を使用した半導体
パッケージを示している。配線基板1は、ベースフィル
ム2、ボール用開口部3、インナーリード4、引き回し
配線5、ランド6、および引き回し配線5の側にシリコ
ーン樹脂などの接着剤により貼り付けられたエラストマ
層10を有する。この配線基板1のインナーリード4、
引き回し配線5、およびランド6は、例えばベースフィ
ルム2に接着剤を用いて貼りつけた銅箔をエッチングす
ることによって形成される。配線基板1には、エラスト
マ層10の側に半導体チップ11が搭載される。ボール
用開口部3には、ランド6に接続するためのはんだボー
ル8が乗せられ、後で行うはんだボールのリフロー工程
に於いて、はんだボール8がランド6に溶融接合され
る。半導体チップ11のチップ電極12と、配線基板1
のインナーリード4は、電気的に接続されたのち、この
電気的な接続部分は、ベースフィルム2とエラストマ層
10と半導体チップ11に接する形の液状エポキシ樹脂
等の封止剤13によって埋められ、密封した半導体パッ
ケージが構成される。図5は、図4の半導体パッケージ
の平面図である。
FIG. 4 shows a semiconductor package using a conventional wiring board. The wiring board 1 has a base film 2, a ball opening 3, an inner lead 4, routing wires 5, lands 6, and an elastomer layer 10 attached to the routing wires 5 side with an adhesive such as a silicone resin. The inner leads 4 of the wiring board 1
The routing wiring 5 and the land 6 are formed, for example, by etching a copper foil attached to the base film 2 using an adhesive. The semiconductor chip 11 is mounted on the wiring board 1 on the side of the elastomer layer 10. A solder ball 8 for connection to the land 6 is placed on the ball opening 3, and the solder ball 8 is melt-bonded to the land 6 in a solder ball reflow process performed later. The chip electrode 12 of the semiconductor chip 11 and the wiring board 1
After the inner leads 4 are electrically connected, the electrical connection portions are filled with a sealing agent 13 such as a liquid epoxy resin in contact with the base film 2, the elastomer layer 10, and the semiconductor chip 11. A sealed semiconductor package is constructed. FIG. 5 is a plan view of the semiconductor package of FIG.

【0004】図6は、従来の配線基板に、はんだボール
を乗せたときの状態(部分断面の拡大図)を示してい
る。配線基板1は、ベースフィルム2、ボール用開口部
3、引き回し配線5、ランド6、および引き回し配線5
の側にシリコーン樹脂などの接着剤により貼り付けられ
たエラストマ層10を有する。(なお、図6の配線基板
は、半導体チップのチップ電極に接続するインナーリー
ドの図示を省略している。) 配線基板1のボール用開口部3には、はんだボール搭載
装置などを用いて供給されるはんだボール8が乗せら
れ、ランド6にフラックスによって仮固定されている。
仮固定されているはんだボ―ル8は、その後、リフロー
工程で溶融されてはんだボ―ル8がランド6に接合され
ることになる。
FIG. 6 shows a state (an enlarged view of a partial cross section) when a solder ball is placed on a conventional wiring board. The wiring board 1 includes a base film 2, a ball opening 3, a routing wiring 5, a land 6, and a routing wiring 5.
Has an elastomer layer 10 attached with an adhesive such as a silicone resin. (Note that the wiring board in FIG. 6 does not show the inner leads connected to the chip electrodes of the semiconductor chip.) The ball opening 3 of the wiring board 1 is supplied using a solder ball mounting device or the like. Solder balls 8 to be mounted are placed and temporarily fixed to the lands 6 by flux.
The temporarily fixed solder ball 8 is then melted in a reflow process, so that the solder ball 8 is joined to the land 6.

【0005】[0005]

【発明が解決しようとする課題】しかし、従来の配線基
板(図6)の構成によると、ボール用開口部とランドと
はんだボールの間には、つぎのような課題があることが
判った。すなわち、複数のランド6に対応する複数のボ
ール用開口部3を形成しているベースフィルム2は、小
型化と高密度化のため、ランド6が出来るだけ小さくな
るように設計される。このため、ボール用開口部3の径
も小さくなり、はんだボール8とボール用開口部3の径
の寸法公差が厳しい状態に置かれる。その結果、ボール
用開口部3に乗せるはんだボール8の径が、ボール用開
口部3の径より若干大きい場合、または、ボール用開口
部3の径が、はんだボール8の径より若干小さい場合
は、乗せるはんだボール8がボール用開口部3の入口に
接触して、はんだボール8がランド6から浮いた状態で
搭載されてしまい、はんだボール8のリフロー工程に於
いて、溶融したはんだボール8がランド6にうまく接合
しないはんだ未接触部9が生じ、このため、ランド6と
はんだボール8の間のはんだ接続が十分でないという問
題が発生し、半導体パッケージ(図4)の電気回路の信
頼性に影響することが判明した。
However, according to the structure of the conventional wiring board (FIG. 6), it has been found that the following problem exists between the ball opening, the land and the solder ball. That is, the base film 2 in which the plurality of ball openings 3 corresponding to the plurality of lands 6 are formed is designed so that the lands 6 are as small as possible for miniaturization and high density. For this reason, the diameter of the ball opening 3 also becomes small, and the dimensional tolerance of the diameter of the solder ball 8 and the diameter of the ball opening 3 is severe. As a result, when the diameter of the solder ball 8 placed on the ball opening 3 is slightly larger than the diameter of the ball opening 3, or when the diameter of the ball opening 3 is slightly smaller than the diameter of the solder ball 8, Then, the solder ball 8 to be loaded comes into contact with the entrance of the ball opening 3 and the solder ball 8 is mounted in a state of being floated from the land 6. In the reflow process of the solder ball 8, the molten solder ball 8 is removed. Solder non-contact portions 9 that do not bond well to the lands 6 occur, which causes a problem that the solder connection between the lands 6 and the solder balls 8 is not sufficient, and the reliability of the electric circuit of the semiconductor package (FIG. 4) is reduced. It was found to affect.

【0006】それ故、本発明の目的は、配線テープのラ
ンドの間隔が狭く設計されたり、ランドの径が小さくな
るように設計された場合においても、配線テープのボー
ル用開口部に乗せられたはんだボールが、リフロー工程
に於いて適正にランドに溶融接続することが可能なBG
A用配線テープおよびBGAパッケージを提供すること
にある。
Therefore, an object of the present invention is to place the wiring tape on the ball opening of the wiring tape even when the land spacing of the wiring tape is designed to be narrow or the land diameter is designed to be small. BG that allows solder balls to be properly fused and connected to lands in the reflow process
A wiring tape for A and a BGA package are provided.

【0007】また、本発明の他の目的は、配線テープに
搭載した半導体チップのチップ電極に接続される外部接
続用のはんだボールが、確実にランドに溶融接続され
て、電気回路の信頼性を向上させたBGA用配線テープ
およびBGAパッケージを提供することにある。
Another object of the present invention is to provide a semiconductor device mounted on a wiring tape, in which solder balls for external connection connected to chip electrodes of a semiconductor chip are reliably melt-connected to lands to improve the reliability of an electric circuit. An object of the present invention is to provide an improved BGA wiring tape and BGA package.

【0008】[0008]

【課題を解決するための手段】本発明は、上記の目的を
達成するため、外部接続用のはんだボールが搭載される
ボール用開口部を有した耐熱性および絶縁性のベースフ
ィルムと、前記ベースフィルム上に形成され、前記ボー
ル用開口部に露出して前記はんだボールが搭載されるラ
ンドを有する配線層を備え、前記ランドは、前記ボール
用開口部側に隆起した隆起部を有することを特徴とする
BGA用配線テープを提供する。
SUMMARY OF THE INVENTION In order to achieve the above object, the present invention provides a heat-resistant and insulating base film having an opening for a ball on which a solder ball for external connection is mounted; A wiring layer having a land formed on a film and exposed to the ball opening and on which the solder ball is mounted is provided, wherein the land has a raised portion protruding toward the ball opening. BGA wiring tape is provided.

【0009】また、この発明は、上記の目的を達成する
ため、前記ランドに形成されている前記隆起部は、前記
配線層側に接着されるエラストマ層の加圧接着時に生じ
る前記ボール用開口部への突出変形によって形成される
ことを特徴とするBGA用配線テープを提供する。
According to another aspect of the present invention, in order to achieve the above object, the raised portion formed on the land is provided with the ball opening formed at the time of pressure bonding of an elastomer layer bonded to the wiring layer side. The present invention provides a BGA wiring tape characterized by being formed by protruding deformation.

【0010】さらに、本発明は、上記の目的を達成する
ため、外部接続に使用されるボール用開口部を有した耐
熱性および絶縁性のベースフィルムと、前記ベースフィ
ルムの第1の面上に形成され、前記ボール用開口部に露
出したランドを有する配線層と、前記ベースフィルムの
前記第1の面上にエラストマ層を介して接着され、前記
配線層に接続されたチップ電極を有した半導体チップ
と、前記半導体チップの前記チップ電極と前記配線層を
接続した接続部を封止した封止部と、前記ベースフィル
ムの第2の面側に前記ボール用開口部および前記ランド
に搭載されたはんだボールを備え、前記ランドは、前記
ボール用開口部側に隆起した隆起部を有することを特徴
とするBGAパッケージを提供する。
Further, in order to achieve the above object, the present invention provides a heat-resistant and insulating base film having an opening for a ball used for external connection, and a base film on a first surface of the base film. A semiconductor having a wiring layer formed and having a land exposed at the ball opening, and a chip electrode bonded to the first surface of the base film via an elastomer layer and connected to the wiring layer. A chip, a sealing portion for sealing a connection portion connecting the chip electrode and the wiring layer of the semiconductor chip, and the ball opening and the land mounted on the second surface side of the base film on the second surface side A BGA package comprising a solder ball, wherein the land has a bulge protruding toward the ball opening.

【0011】また、この発明は、上記の目的を達成する
ため、前記ランドに形成されている前記隆起部は、前記
配線層側に接着されるエラストマ層の加圧接着時に生じ
る前記ボール用開口部への突出変形によって形成される
ことを特徴とするBGAパッケージを提供する。
According to the present invention, in order to achieve the above object, the raised portion formed on the land is provided with the ball opening formed at the time of pressure bonding of an elastomer layer bonded to the wiring layer side. A BGA package characterized by being formed by a protruding deformation to a BGA.

【0012】[0012]

【発明の実施の形態】図1は、本発明の実施の形態によ
るBGA用配線テープに、はんだボールを乗せたときの
状態(部分断面の拡大図)を示している。配線テープ1
は、ボール用開口部3を有する耐熱性に富む電気絶縁性
のベースフィルム2の片面に、引き回し配線5、ランド
6、および引き回し配線5の側にシリコーン樹脂などの
接着剤により貼り付けられたエラストマ層10を有す
る。(なお、図1の配線テープは、半導体チップのチッ
プ電極に接続するインナーリードの図示を省略してい
る。また、配線テープのインナーリード、ランド、およ
びインナーリードとランドを接続する引き回し配線は、
例えばベースフィルムに接着剤を用いて貼りつけた銅箔
をエッチングすることによって形成される。) 配線テープ1のベースフィルム2に形成したボール用開
口部3に位置するランド6には、ボール用開口部3側に
隆起した隆起部7が形成されている。配線テープ1のボ
ール用開口部3には、はんだボール搭載装置などを用い
て供給されるはんだボール8が乗せられ、フラックスに
よってランド6に仮固定される。その後、はんだボ―ル
8は、リフロー工程で溶融されて、はんだボ―ル8がラ
ンド6に接合されることになる。
FIG. 1 shows a state (an enlarged view of a partial cross section) when a solder ball is put on a BGA wiring tape according to an embodiment of the present invention. Wiring tape 1
Is an elastomer which is attached to one surface of a heat-resistant and electrically insulating base film 2 having a ball opening 3 on one side of the lead-out wiring 5, land 6 and the lead-out wiring 5 by an adhesive such as silicone resin. It has a layer 10. (In the wiring tape of FIG. 1, the illustration of the inner leads connected to the chip electrodes of the semiconductor chip is omitted. In addition, the inner leads and lands of the wiring tape, and the leading wires connecting the inner leads and the lands are formed as follows.
For example, it is formed by etching a copper foil attached to a base film using an adhesive. On the land 6 located in the ball opening 3 formed in the base film 2 of the wiring tape 1, a raised portion 7 protruding toward the ball opening 3 is formed. A solder ball 8 supplied by using a solder ball mounting device or the like is placed in the ball opening 3 of the wiring tape 1 and temporarily fixed to the land 6 by a flux. Thereafter, the solder ball 8 is melted in a reflow process, and the solder ball 8 is joined to the land 6.

【0013】図1に示した実施の形態の配線テープ1に
よると、半導体チップのチップ電極に接続するための複
数のインナーリード(図示省略)に接続されるととも
に、外部接続用の複数のはんだボール8に接続される複
数のランド6に接続されている所定のパターンで形成さ
れた引き回し配線5を片面に有するベースフィルム2に
は、ランド6が存在する位置にボール用開口部3を有
し、引き回し配線5側には接着されたエラストマ層10
を有し、さらにボール用開口部3に位置するランド6に
は、ボール用開口部3側に隆起した隆起部7を備えてい
る。このボール用開口部3に位置するランド6に形成さ
れているボール用開口部3側に隆起した隆起部7の存在
によって、ボール用開口部3に乗せたはんだボ―ル8
が、その後のリフロー工程で溶融されて、はんだボ―ル
8がランド6にうまく接合されることになり、配線テー
プ1のボール用開口部3に乗せられたはんだボール8
が、リフロー工程に於いて適正にランド6に溶融接続す
ることが実現されることになる。
According to the wiring tape 1 of the embodiment shown in FIG. 1, a plurality of inner leads (not shown) for connecting to chip electrodes of a semiconductor chip and a plurality of solder balls for external connection are provided. The base film 2 having a wiring pattern 5 formed in a predetermined pattern connected to a plurality of lands 6 connected to the base 8 on one side has a ball opening 3 at a position where the land 6 exists. Elastomeric layer 10 adhered to the routing wiring 5 side
The land 6 located at the ball opening 3 has a raised portion 7 protruding toward the ball opening 3. Due to the presence of the raised portion 7 protruding toward the ball opening 3 formed on the land 6 located in the ball opening 3, the solder ball 8 placed on the ball opening 3 is provided.
Is melted in the subsequent reflow process, so that the solder balls 8 are properly joined to the lands 6, and the solder balls 8 placed on the ball openings 3 of the wiring tape 1.
However, proper fusion connection to the land 6 is realized in the reflow process.

【0014】図2は、本発明の実施の形態によるBGA
用配線テープの製法を示している。この実施の形態で
は、ボール用開口部3を有する耐熱性に富む電気絶縁性
のベースフィルム2の片面に、インナーリード4、ラン
ド6、およびインナーリード4とランド6を接続する引
き回し配線5を有し、引き回し配線5の側にシリコーン
樹脂あるいはエポキシ樹脂系樹脂などの接着剤により貼
り付けるエラストマ層10を有する配線テープ1が準備
される。準備した配線テープ1は、加熱ステージ16に
載せて加熱ツール15により挟み、加熱した環境の下
で、加熱ツール15によってエラストマ層10を含む配
線テープ1全体に押圧力を加える。
FIG. 2 shows a BGA according to an embodiment of the present invention.
The method of manufacturing the wiring tape for use is shown. In this embodiment, an inner lead 4, a land 6, and a lead-out wiring 5 connecting the inner lead 4 and the land 6 are provided on one surface of a heat-resistant and electrically insulating base film 2 having a ball opening 3. Then, a wiring tape 1 having an elastomer layer 10 to be attached to the routing wiring 5 side with an adhesive such as a silicone resin or an epoxy resin-based resin is prepared. The prepared wiring tape 1 is placed on a heating stage 16 and sandwiched by a heating tool 15, and a pressing force is applied to the entire wiring tape 1 including the elastomer layer 10 by the heating tool 15 in a heated environment.

【0015】図2において、エラストマ層10に押圧力
が加えられると、例えば、130℃前後に加熱された環
境の下では、引き回し配線5側に配置してあるエラスト
マ層10を接着剤により引き回し配線5に貼り付けるこ
とができるとともに、エラストマ層10は、加熱環境の
下で膨張し、その盛り上がりによる膨らみの逃げは、ボ
ール用開口部3側にランド6を盛り上げる。これによ
り、ボール用開口部3に位置するランド6には、ボール
用開口部3側に隆起した隆起部7の構成が実現される。
In FIG. 2, when a pressing force is applied to the elastomer layer 10, for example, in an environment heated to about 130 ° C., the elastomer layer 10 disposed on the side of the wiring 5 is wired with an adhesive. 5, the elastomer layer 10 expands under the heating environment, and the relief of the bulging due to the bulging raises the land 6 on the ball opening 3 side. Thereby, the configuration of the raised portion 7 protruding toward the ball opening 3 is realized on the land 6 located at the ball opening 3.

【0016】図3は、本発明の実施の形態によるBGA
用配線テープを使用したBGAパッケージを示してい
る。配線テープ1は、ボール用開口部3を有する耐熱性
に富む電気絶縁性のベースフィルム2の片面に、インナ
ーリード4、ランド6、およびインナーリード4とラン
ド6を接続する引き回し配線5を有するとともに、引き
回し配線5の側にシリコーン樹脂などの接着剤により貼
り付けられたエラストマ層10を有する。配線テープ1
のインナーリード4、引き回し配線5、およびランド6
は、例えばベースフィルム2に接着剤を用いて貼りつけ
た銅箔をエッチングすることによって形成される。ま
た、ボール用開口部3に位置する前記ランド6には、ボ
ール用開口部3側に隆起した隆起部7が形成されてい
る。配線テープ1には、エラストマ層10の側に半導体
チップ11が搭載される。ボール用開口部3には、ボー
ル搭載装置などを用いて供給されるランド6に接続する
ためのはんだボール8が乗せられ、後で行うはんだボー
ルのリフロー工程に於いて、はんだボール8がランド6
に溶融接合される。半導体チップ11のチップ電極12
と、配線テープ1のインナーリード4は、電気的に接続
されたのち、この電気的な接続部分は、ベースフィルム
2とエラストマ層10と半導体チップ11に接する形の
液状エポキシ樹脂等の封止剤13によって埋められ、密
封した半導体パッケージが構成されている。
FIG. 3 shows a BGA according to an embodiment of the present invention.
1 shows a BGA package using a circuit wiring tape. The wiring tape 1 has an inner lead 4, a land 6, and a routing wire 5 connecting the inner lead 4 and the land 6 on one surface of a heat-resistant and electrically insulating base film 2 having a ball opening 3. And an elastomer layer 10 adhered to the wiring line 5 side with an adhesive such as a silicone resin. Wiring tape 1
Inner lead 4, routing wiring 5, and land 6
Is formed, for example, by etching a copper foil attached to the base film 2 using an adhesive. The land 6 located at the ball opening 3 has a raised portion 7 protruding toward the ball opening 3. The semiconductor chip 11 is mounted on the wiring tape 1 on the side of the elastomer layer 10. A solder ball 8 for connection to a land 6 supplied using a ball mounting device or the like is placed in the ball opening 3, and the solder ball 8 is connected to the land 6 in a solder ball reflow process performed later.
Is melt-bonded. Chip electrode 12 of semiconductor chip 11
After the inner leads 4 of the wiring tape 1 are electrically connected to each other, the electrical connection portion is formed of a sealing agent such as a liquid epoxy resin in contact with the base film 2, the elastomer layer 10, and the semiconductor chip 11. 13 to form a sealed semiconductor package.

【0017】図3に示した実施の形態のBGAパッケー
ジによると、半導体チップ11と、半導体チップ11の
複数のチップ電極12に接続された複数のインナーリー
ド4および複数のインナーリード4を外部回路へ接続す
る複数のランド6に接続されている所定のパターンで形
成された引き回し配線5を片面に備えたベースフィルム
2と,ベースフィルム2のランド6が存在する位置に設
けられたボール用開口部3と、半導体チップ11を引き
回し配線5側に接着するエラストマ層10と、ベースフ
ィルム2の複数のランド6に電気的に接続された外部接
続用のはんだボール8と、複数のインナーリード4と複
数のチップ電極12との接続部分を密封する封止剤13
を有する。さらに、ボール用開口部3に位置するランド
6には、ボール用開口部3側に隆起した隆起部7が形成
されているとともに、ボール用開口部3に乗せられたは
んだボール8が、リフロー工程によって溶融されランド
6に接合されてBGAパッケージが構成される。
According to the BGA package of the embodiment shown in FIG. 3, the semiconductor chip 11, the plurality of inner leads 4 connected to the plurality of chip electrodes 12 of the semiconductor chip 11, and the plurality of inner leads 4 are connected to an external circuit. A base film 2 provided on one side with a wiring pattern 5 formed in a predetermined pattern connected to a plurality of lands 6 to be connected, and a ball opening 3 provided at a position where the land 6 of the base film 2 exists. And an elastomer layer 10 for routing the semiconductor chip 11 to the wiring 5 side, a solder ball 8 for external connection electrically connected to the lands 6 of the base film 2, a plurality of inner leads 4, and a plurality of inner leads 4. Sealant 13 for sealing a connection portion with chip electrode 12
Having. Further, the land 6 located at the ball opening 3 has a raised portion 7 protruding toward the ball opening 3 and a solder ball 8 placed on the ball opening 3 is subjected to a reflow process. Is melted and joined to the land 6 to form a BGA package.

【0018】図3の実施の形態のBGAパッケージによ
ると、配線テープのランドの間隔が狭く設計されたり、
ランドの径が小さくなるように設計された場合において
も、ボール用開口部に位置するランドには、ボール用開
口部側に隆起した隆起部が形成されているため、配線テ
ープのボール用開口部に乗せられたはんだボールが、リ
フロー工程に於いて適正にランドに溶融接続することが
可能なBGAパッケージが実現される。
According to the BGA package of the embodiment shown in FIG. 3, the space between the lands of the wiring tape is designed to be narrow,
Even when the land is designed to have a small diameter, the land located at the ball opening has a raised portion protruding toward the ball opening, so that the ball opening of the wiring tape is formed. Thus, a BGA package is realized in which the solder balls placed on the lands can be properly melt-connected to the lands in the reflow process.

【0019】本発明の実施の形態において、配線テープ
のベースフィルムとしては、例えば可撓性、耐熱性等を
有し、取扱いが容易で、厚みの均―性に優れたポリイミ
ド等の絶縁性プラスチックフィルムが適している。配線
テープの引き回し配線、ランド、インナーリードなどの
配線パターンを構成する材料としては、銅箔などの金属
フィルムが使用される。銅箔は、例えば、銅箔に所定の
接着剤付ベースフィルムを貼着させた後、ホトリソグラ
フィプロセスおよびエッチング処理を施すことによっ
て、インナーリード、はんだボール形成用のランド、こ
れらインナーリードとランドをつなぐ引き回し配線を含
む配線パターンからなる配線層を形成することができ
る。
In the embodiment of the present invention, as the base film of the wiring tape, for example, an insulating plastic such as polyimide which has flexibility, heat resistance, etc., is easy to handle, and has excellent thickness uniformity. Film is suitable. A metal film such as a copper foil is used as a material for forming a wiring pattern such as a routing wiring, a land, and an inner lead of a wiring tape. Copper foil, for example, after attaching a predetermined adhesive-attached base film to the copper foil, by performing a photolithography process and etching treatment, inner leads, lands for solder ball formation, these inner leads and lands It is possible to form a wiring layer including a wiring pattern including a leading wiring to be connected.

【0020】本発明の実施の形態において、弾性の樹脂
のエラストマ層は、搭載する半導体チップと配線テープ
の熱膨張差により生じる熱応力を緩和する目的で用いら
れるから、このエラストマ層の材質としては、弾性の顕
著な高分子物質、例えば、エポキシ樹脂などの合成樹脂
系、架橋した合成ゴム系など、エラストマーまたはプラ
ストマーなどの弾性の樹脂材が適している。また、チッ
プ電極とインナーリードの接続部分を密封する封止剤と
しては、エポキシ樹脂等の熱硬化型の液状樹脂を用いる
ことができる。
In the embodiment of the present invention, the elastic resin elastomer layer is used for the purpose of relieving the thermal stress caused by the difference in thermal expansion between the semiconductor chip to be mounted and the wiring tape. An elastic resin material such as an elastomer or a plastomer, such as a polymer material having remarkable elasticity, for example, a synthetic resin system such as an epoxy resin or a crosslinked synthetic rubber system is suitable. In addition, a thermosetting liquid resin such as an epoxy resin can be used as a sealant for sealing a connection portion between the chip electrode and the inner lead.

【0021】[0021]

【発明の効果】本発明のBGA用配線テープおよびBG
Aパッケージによると、ボール用開口部に位置するラン
ドには、ボール用開口部側に隆起した隆起部が形成され
ているから、配線テープのランドの間隔が狭く設計され
たり、ランドの径が小さくなるように設計された場合に
おいても、配線テープのボール用開口部に乗せられたは
んだボールが、リフロー工程に於いて適正にランドに溶
融接続することが可能なBGA用配線テープおよびBG
Aパッケージを提供することができる。
The wiring tape and BG for BGA of the present invention
According to the A package, the land located in the ball opening has a raised portion protruding toward the ball opening, so that the spacing between the lands of the wiring tape is designed to be narrow or the land diameter is reduced. In the case where the solder ball is placed in the ball opening of the wiring tape, the solder ball placed on the ball opening of the wiring tape can be properly melt-connected to the land in the reflow process.
A package can be provided.

【0022】また、本発明のBGA用配線テープおよび
BGAパッケージによると、ボール用開口部に位置する
ランドには、ボール用開口部側に隆起した隆起部が形成
されることにより、配線テープに搭載した半導体チップ
のチップ電極に接続される外部接続用のはんだボール
が、確実にランドに溶融接続されて、電気回路の信頼性
を向上させたBGA用配線テープおよびBGAパッケー
ジを提供できるという効果がある。
Further, according to the BGA wiring tape and the BGA package of the present invention, the land located at the ball opening has a raised portion protruding toward the ball opening, so that the land is mounted on the wiring tape. The external connection solder balls connected to the chip electrodes of the semiconductor chip are reliably melt-connected to the lands, so that the BGA wiring tape and the BGA package with improved reliability of the electric circuit can be provided. .

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施の形態によるBGA用配線テープ
を示す横断面図。
FIG. 1 is a cross-sectional view showing a BGA wiring tape according to an embodiment of the present invention.

【図2】本発明の実施の形態によるBGA用配線テープ
の製造法を示す断面説明図。
FIG. 2 is an explanatory sectional view showing a method of manufacturing the BGA wiring tape according to the embodiment of the present invention.

【図3】本発明の実施の形態によるBGA用配線テープ
を使用したBGAパッケージを示す断面説明図。
FIG. 3 is an explanatory sectional view showing a BGA package using the BGA wiring tape according to the embodiment of the present invention;

【図4】従来の技術による半導体パッケージを示す断面
説明図。
FIG. 4 is an explanatory sectional view showing a semiconductor package according to a conventional technique.

【図5】図4の半導体パッケージの平面図。FIG. 5 is a plan view of the semiconductor package of FIG. 4;

【図6】従来の配線基板にはんだボールを乗せたときの
拡大説明図。
FIG. 6 is an enlarged explanatory view when a solder ball is placed on a conventional wiring board.

【符号の説明】[Explanation of symbols]

1 配線テープ(配線基板) 2 ベースフィルム 3 ボール用開口部 4 インナーリード 5 引き回し配線 6 ランド 7 隆起部 8 はんだボール 9 はんだ未接触部 10 エラストマ層 11 半導体チップ 12 チップ電極 13 封止剤 15 加熱ツール(加圧側) 16 加熱ステージ DESCRIPTION OF SYMBOLS 1 Wiring tape (wiring board) 2 Base film 3 Ball opening 4 Inner lead 5 Leading wiring 6 Land 7 Raised part 8 Solder ball 9 Solder non-contact part 10 Elastomer layer 11 Semiconductor chip 12 Chip electrode 13 Sealant 15 Heating tool (Pressure side) 16 Heating stage

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】外部接続用のはんだボールが搭載されるボ
ール用開口部を有した耐熱性および絶縁性のベースフィ
ルムと、 前記ベースフィルム上に形成され、前記ボール用開口部
に露出して前記はんだボールが搭載されるランドを有す
る配線層を備え、 前記ランドは、前記ボール用開口部側に隆起した隆起部
を有することを特徴とするBGA用配線テープ。
A heat-resistant and insulating base film having an opening for a ball on which a solder ball for external connection is mounted; and a base film formed on the base film and exposed to the opening for the ball. A BGA wiring tape, comprising: a wiring layer having a land on which a solder ball is mounted, wherein the land has a protruding portion protruding toward the ball opening.
【請求項2】前記ランドに形成されている前記隆起部
は、前記配線層側に接着されるエラストマ層の加圧接着
時に生じる前記ボール用開口部への突出変形によって形
成されることを特徴とする請求項1記載のBGA用配線
テープ。
2. The method according to claim 1, wherein the protruding portion formed on the land is formed by a protruding deformation to the ball opening when the elastomer layer adhered to the wiring layer side is pressure-bonded. The wiring tape for BGA according to claim 1.
【請求項3】外部接続に使用されるボール用開口部を有
した耐熱性および絶縁性のベースフィルムと、 前記ベースフィルムの第1の面上に形成され、前記ボー
ル用開口部に露出したランドを有する配線層と、 前記ベースフィルムの前記第1の面上にエラストマ層を
介して接着され、前記配線層に接続されたチップ電極を
有した半導体チップと、 前記半導体チップの前記チップ電極と前記配線層を接続
した接続部を封止した封止部と、 前記ベースフィルムの第2の面側に前記ボール用開口部
および前記ランドに搭載されたはんだボールを備え、 前記ランドは、前記ボール用開口部側に隆起した隆起部
を有することを特徴とするBGAパッケージ。
3. A heat-resistant and insulating base film having a ball opening used for external connection, and a land formed on a first surface of the base film and exposed to the ball opening. A semiconductor chip having a chip electrode bonded to the first surface of the base film via an elastomer layer and connected to the wiring layer; and A sealing portion for sealing a connection portion connecting the wiring layers, and a solder ball mounted on the ball opening and the land on the second surface side of the base film; A BGA package having a raised portion on the opening side.
【請求項4】前記ランドに形成されている前記隆起部
は、前記配線層側に接着されるエラストマ層の加圧接着
時に生じる前記ボール用開口部への突出変形によって形
成されることを特徴とする請求項3記載のBGAパッケ
ージ。
4. The method according to claim 1, wherein the protruding portion formed on the land is formed by a protruding deformation to the ball opening when the elastomer layer adhered to the wiring layer side is pressed and adhered. The BGA package according to claim 3, wherein
JP29859599A 1999-10-20 1999-10-20 Manufacturing method of wiring tape for BGA Expired - Fee Related JP3921897B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29859599A JP3921897B2 (en) 1999-10-20 1999-10-20 Manufacturing method of wiring tape for BGA

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29859599A JP3921897B2 (en) 1999-10-20 1999-10-20 Manufacturing method of wiring tape for BGA

Publications (2)

Publication Number Publication Date
JP2001118955A true JP2001118955A (en) 2001-04-27
JP3921897B2 JP3921897B2 (en) 2007-05-30

Family

ID=17861779

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29859599A Expired - Fee Related JP3921897B2 (en) 1999-10-20 1999-10-20 Manufacturing method of wiring tape for BGA

Country Status (1)

Country Link
JP (1) JP3921897B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013508959A (en) * 2009-10-22 2013-03-07 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング CONNECTION DEVICE, ASSEMBLE WITH CONNECTION DEVICE, METHOD FOR MANUFACTURING ASSEMBLY WITH CONNECTION DEVICE

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013508959A (en) * 2009-10-22 2013-03-07 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング CONNECTION DEVICE, ASSEMBLE WITH CONNECTION DEVICE, METHOD FOR MANUFACTURING ASSEMBLY WITH CONNECTION DEVICE

Also Published As

Publication number Publication date
JP3921897B2 (en) 2007-05-30

Similar Documents

Publication Publication Date Title
KR100522223B1 (en) Semiconductor device and method for manufacturing thereof
US5717252A (en) Solder-ball connected semiconductor device with a recessed chip mounting area
US5519936A (en) Method of making an electronic package with a thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto
KR100537972B1 (en) Chip scale ball grid array for integrated circuit package
US5773884A (en) Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto
US5633533A (en) Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto
JP3238004B2 (en) Method for manufacturing semiconductor device
WO2001026147A1 (en) Semiconductor device, method of manufacture thereof, circuit board, and electronic device
JP2003522401A (en) Stacked integrated circuit package
JPH10178145A (en) Semiconductor device, manufacturing method thereof, and insulating substrate for semiconductor device
WO1998018161A1 (en) Semiconductor device, method of its manufacture, circuit substrate, and film carrier tape
JP4070470B2 (en) Multilayer circuit board for semiconductor device, manufacturing method thereof, and semiconductor device
CN100382299C (en) Hybrid integrated circuit device and manufacturing method thereof
JP2000277649A (en) Semiconductor device and manufacturing method thereof
US6320250B1 (en) Semiconductor package and process for manufacturing the same
JP4035949B2 (en) Wiring board, semiconductor device using the same, and manufacturing method thereof
JP2002170854A (en) Semiconductor device and manufacturing method thereof
JP2001118955A (en) BGA wiring tape and BGA package
JPH1126634A (en) Semiconductor device
JP3623641B2 (en) Semiconductor device
JPH06334070A (en) Hybrid integrated circuit device
JPH1084055A (en) Semiconductor device and manufacturing method thereof
JP3357301B2 (en) Semiconductor package, manufacturing method thereof, and transport frame
JP3552660B2 (en) Method for manufacturing semiconductor device
JP2822987B2 (en) Electronic circuit package assembly and method of manufacturing the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041119

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060726

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060808

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061005

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061121

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061228

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070130

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070212

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100302

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110302

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120302

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120302

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130302

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130302

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140302

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees