[go: up one dir, main page]

JP2001118762A - Method and device for manufacturing semiconductor device - Google Patents

Method and device for manufacturing semiconductor device

Info

Publication number
JP2001118762A
JP2001118762A JP29501199A JP29501199A JP2001118762A JP 2001118762 A JP2001118762 A JP 2001118762A JP 29501199 A JP29501199 A JP 29501199A JP 29501199 A JP29501199 A JP 29501199A JP 2001118762 A JP2001118762 A JP 2001118762A
Authority
JP
Japan
Prior art keywords
mass
substrate
semiconductor device
unit
measuring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP29501199A
Other languages
Japanese (ja)
Inventor
Kazuo Umeda
和男 梅田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp, Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electronics Corp
Priority to JP29501199A priority Critical patent/JP2001118762A/en
Publication of JP2001118762A publication Critical patent/JP2001118762A/en
Pending legal-status Critical Current

Links

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

PROBLEM TO BE SOLVED: To efficiently and effectively manage various processes for processing a semiconductor wafer by a simple method and to facilitate detection and management by measuring every for defects in an unspecified wafer within a lot. SOLUTION: In at least one of the processes for various kinds of processings to the semiconductor wafer, the mass of the semiconductor wafer is measured after the processing of a unit process of before and after the processing, and the process is managed based on the measured mass.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は、半導体装置の製
造方法および半導体装置の製造装置に関する。
The present invention relates to a method for manufacturing a semiconductor device and an apparatus for manufacturing a semiconductor device.

【0002】[0002]

【従来の技術】半導体装置の製造において、単位プロセ
スであるエッチングや成膜などの工程で処理した半導体
ウェーハ等の基板が正常に処理されたか否かを検査する
プロセスモニターは、一般的に、半導体ウェーハの基板
上に形成されたパターンの寸法や膜の膜厚の測定に基づ
いて管理が行われており、基板の質量の測定による管理
は行われていない。
2. Description of the Related Art In the manufacture of semiconductor devices, a process monitor for inspecting whether or not a substrate such as a semiconductor wafer processed in a unit process such as etching or film formation is normally processed is generally a semiconductor monitor. The management is performed based on the measurement of the dimensions of the pattern formed on the substrate of the wafer and the thickness of the film, and the management is not performed by measuring the mass of the substrate.

【0003】半導体装置の製造装置においても、エッチ
ングや成膜や測定などのそれぞれ単位プロセス専用の処
理装置が主として用いられている。
In a semiconductor device manufacturing apparatus, processing apparatuses dedicated to unit processes such as etching, film formation, and measurement are mainly used.

【0004】以下に、従来例における半導体装置の製造
方法について、ドライエッチング工程を例として、図3
の、工程のプロセスフロー概略図に従って説明する。
A conventional method of manufacturing a semiconductor device will be described below with reference to FIG.
The process will be described with reference to a schematic process flow diagram of the process.

【0005】図3に示すように、ドライエッチング工程
では、前工程31の処理済みの半導体ウェーハについ
て、まず受け入れ検査32を行う。次に、ドライエッチ
ング装置を用いて半導体ウェーハのドライエッチング処
理33を行う。ここで前工程31とは通常フォトリソグ
ラフィー工程であり、受け入れ検査32では、レジスト
パターンが形成された半導体ウェーハについて、ロット
票の確認、顕微鏡検査などを行う。次にドライエッチン
グ処理33の後の検査34では、半導体ウェーハについ
て、正常に処理されたかどうかの確認を、顕微鏡検査、
エッチング残膜の測定によって行う。通常エッチング残
膜の検査は、半導体ウェーハのロットから1〜2枚程度
の抜き取り検査を膜厚測定装置を用いて行う。すなわ
ち、半導体ウェーハ表面の残膜測定用パターンの膜厚を
測定し、管理規格値と比較する事によって行う。これら
の検査に合格したものが後工程に出荷される。またエッ
チングによる加工が正常かどうかの確認は、測長用の電
子顕微鏡(以下測長SEM)により、半導体ウェーハ上に
形成されたパターンの加工寸法の測長や、表面像の観察
によって行う。
[0005] As shown in FIG. 3, in the dry etching step, an acceptance inspection 32 is first performed on the semiconductor wafer that has been processed in the previous step 31. Next, dry etching 33 of the semiconductor wafer is performed using a dry etching apparatus. Here, the pre-process 31 is usually a photolithography process, and in the acceptance inspection 32, a lot check, a microscope inspection, and the like are performed on the semiconductor wafer on which the resist pattern is formed. Next, in an inspection 34 after the dry etching process 33, the semiconductor wafer is checked by a microscopic inspection to confirm whether the semiconductor wafer has been normally processed.
This is performed by measuring the remaining film after etching. Usually, the inspection of the etching residual film is performed by extracting about one or two semiconductor wafer lots using a film thickness measuring device. That is, the measurement is performed by measuring the film thickness of the residual film measurement pattern on the surface of the semiconductor wafer and comparing it with a management standard value. Those that pass these inspections are shipped to the post-process. Whether the processing by etching is normal is performed by measuring the processing dimensions of the pattern formed on the semiconductor wafer and observing the surface image using an electron microscope for length measurement (hereinafter referred to as a length measurement SEM).

【0006】また従来の半導体の製造装置について、ド
ライエッチング装置を例として、図4の、製造装置の構
成を示す概念図を用いて説明する。
A conventional semiconductor manufacturing apparatus will be described using a dry etching apparatus as an example with reference to FIG. 4 which is a conceptual diagram showing the configuration of the manufacturing apparatus.

【0007】図4に示すように、ドライエッチング装置
は、ドライエッチングの処理を行うプロセスチャンバー
41、半導体ウェーハの搬送部42、原動系43、及び
各種計測機などを含む制御部44から構成される。搬送
部42はロードロック45を含む。46は、制御部の情
報の結び付きを示す。
As shown in FIG. 4, the dry etching apparatus includes a process chamber 41 for performing a dry etching process, a semiconductor wafer transfer unit 42, a driving system 43, and a control unit 44 including various measuring machines. . The transport section 42 includes a load lock 45. Numeral 46 indicates connection of information of the control unit.

【0008】[0008]

【発明が解決しようとする課題】しかしながら、上記の
ごとき従来の製造方法および製造装置では、プロセスの
管理が効率的、効果的に行われにくいという問題があっ
た。
However, the conventional manufacturing method and the conventional manufacturing apparatus as described above have a problem that it is difficult to efficiently and effectively manage the process.

【0009】例えば、半導体装置のロットにおける半導
体ウェーハの膜厚測定には、半導体ウェーハ上のパター
ンから測定用パターンを識別し、アライメントを行った
上で測定を行う必要がある。従って、検査に比較的時間
がかかり、またこれらの操作を測定機にプログラミング
したり、測定作業者が操作に習熟する必要がある。その
ため定常的な、プログラミングの作成、保全、作業者の
操作等に大きな労力と時間がかかるといった問題点を有
していた。
For example, in order to measure the thickness of a semiconductor wafer in a lot of semiconductor devices, it is necessary to identify a measurement pattern from a pattern on the semiconductor wafer, perform alignment, and then perform the measurement. Therefore, the inspection takes a relatively long time, and it is necessary to program these operations on a measuring machine and to make the measurement operator familiar with the operations. For this reason, there has been a problem that a large amount of labor and time are required for routine creation, maintenance, operation of an operator, and the like.

【0010】また、各半導体ウェーハ毎の管理をするた
めに全数検査を実施した場合、検査に長時間がかかり製
造上のスループットに問題が生じ、抜き取り検査を選択
した場合は、各半導体ウェーハ毎の管理ができないとい
う問題点を有していた。この点での典型的な例として、
近年微細化が進んだコンタクトホールの形成工程におい
て、ドライエッチングが途中で止まってしまい、コンタ
クト未開口による不良を引き起こすという問題がある。
この現象は、プロセスチャンバー、処理するプロセス、
処理する半導体ウェーハのコンディションの微妙な違い
により、エッチング中に発生するポリマー系の反応生成
物がコンタクトホールの底部で除去されきれずに残って
しまう事が原因と考えられるが、通常の装置管理、半導
体ウェーハのプロセス管理だけでは発生を制御し難い。
またその発生は不規則な傾向があり、ロット中の数枚に
ついてランダムに発生したり、一連の半導体ウェーハの
一部だけに発生したりするので、不良の発生を発見し難
いという問題点を有している。
In addition, when a 100% inspection is performed to manage each semiconductor wafer, it takes a long time to perform the inspection, which causes a problem in manufacturing throughput. There was a problem that management was not possible. As a typical example in this regard,
In the process of forming a contact hole, which has been miniaturized in recent years, there is a problem that dry etching is stopped halfway and causes a failure due to a contact unopened.
This phenomenon is caused by the process chamber,
It is considered that due to subtle differences in the condition of the semiconductor wafer to be processed, polymer-based reaction products generated during etching are not completely removed at the bottom of the contact hole and remain. It is difficult to control the generation only by semiconductor wafer process management.
In addition, the occurrence of irregularities tends to be irregular, and occurs randomly for several wafers in a lot, or occurs only in a part of a series of semiconductor wafers. are doing.

【0011】また、発生したコンタクト未開口の不良
は、例えば半導体基板にコンタクトを取る0.3μm径で深
さ1.5μmのコンタクトホールの場合において、コンタク
トホールの底に100nm程度の膜を残してエッチングが途
中で止まった時には、測長SEMや残膜測定の従来技術で
は検出ができないという問題がある。即ち、測長SEMに
よる像観察では十分にコンタクトホールの底の状態を観
察する事ができず、加工寸法も正常品と同じ値となるた
め、正常か不良かの判別はできない。また残膜測定は、
残膜が無いことを検出することが困難な上に、コンタク
トホールのような微細パターンでは測定不能である。し
かも、測定用のパターンでは開口面積が大きいためエッ
チングが途中で止まる現象が生じないことより、この不
良の判別が十分にできない。
[0011] Further, the defect of the unopened contact that has occurred is, for example, in the case of a contact hole having a diameter of 0.3 μm and a depth of 1.5 μm for contacting a semiconductor substrate, etching is performed leaving a film of about 100 nm at the bottom of the contact hole. When stopped halfway, there is a problem that it cannot be detected by the conventional techniques of length measurement SEM or residual film measurement. That is, the state of the bottom of the contact hole cannot be sufficiently observed in the image observation by the length measurement SEM, and the processed dimension has the same value as that of the normal product. Also, the residual film measurement
It is difficult to detect that there is no residual film, and it is impossible to measure a fine pattern such as a contact hole. In addition, the pattern for measurement has a large opening area, so that the phenomenon that the etching is stopped halfway does not occur.

【0012】従来技術として、AFMによりコンタクト
ホールの深さ、形状を測定する事が可能であるが、操作
の面で測長SEMや残膜測定装置より大きな労力と時間が
かかり、また正常か不良かの判定も難しいため、量産に
おけるロットの一部に発生する不良を検出するために
は、使用は困難である。また破壊検査である半導体ウェ
ーハ上のコンタクトホールの断面形状観察で不良の発見
が可能であるが、破壊検査であるため必然的に抜き取り
検査であり、量産におけるロットの一部に発生する不良
を検出するためには、不適当である。
As a conventional technique, it is possible to measure the depth and shape of a contact hole by AFM, but it requires much more labor and time than the length measuring SEM and the residual film measuring device in terms of operation, and is normal or defective. It is difficult to determine whether or not a defect occurs in a part of a lot in mass production. Defects can be found by observing the cross-sectional shape of the contact hole on the semiconductor wafer, which is a destructive inspection.However, because it is a destructive inspection, it is inevitably a sampling inspection and detects defects that occur in a part of a lot in mass production It is inappropriate to do so.

【0013】以上述べたように、従来の方法では一般的
に検査に時間が長くかかるため、ロットの全数検査など
により各半導体ウェーハ間のばらつき、差異の検出を簡
便にできないといった問題点を有していた。
As described above, since the conventional method generally takes a long time for inspection, there is a problem that it is not easy to detect variations and differences between semiconductor wafers by inspection of all lots or the like. I was

【0014】この発明は、上記従来の課題を解決するも
ので、半導体ウェーハを処理する様々な局面でプロセス
の管理を簡便な方法により効率的、効果的に行うことが
可能で、例えばコンタクトホールのドライエッチングが
途中で止まってしまい、コンタクト未開口になる不良を
簡便な方法で検出する事を可能とする、半導体装置の製
造方法および半導体装置の製造装置を提供すること目的
とする。また、各半導体ウェーハ間のばらつきをマクロ
な観点で簡便に検出することのできる半導体装置の製造
方法および半導体装置の製造装置を提供すること目的と
する。
SUMMARY OF THE INVENTION The present invention solves the above-mentioned conventional problems. In various aspects of processing a semiconductor wafer, it is possible to efficiently and effectively manage a process by a simple method. It is an object of the present invention to provide a semiconductor device manufacturing method and a semiconductor device manufacturing apparatus capable of detecting a defect in which dry etching stops halfway and a contact is not opened by a simple method. It is another object of the present invention to provide a semiconductor device manufacturing method and a semiconductor device manufacturing apparatus capable of easily detecting variations between semiconductor wafers from a macro viewpoint.

【0015】[0015]

【課題を解決するための手段】上記目的を達成するため
に、本発明の半導体装置の製造方法は、半導体ウェーハ
等の基板に各種の処理を施す工程の少なくとも一部にお
いて、単位プロセスの処理後または処理前後に基板の質
量を測定し、測定した質量に基づいてプロセスの管理を
行うことを特徴とする。
In order to achieve the above-mentioned object, a method of manufacturing a semiconductor device according to the present invention includes a method for manufacturing a semiconductor device such as a semiconductor wafer. Alternatively, the method is characterized in that the mass of the substrate is measured before and after the treatment, and the process is managed based on the measured mass.

【0016】この構成によれば、簡便な手段により、基
板を処理する様々なプロセスの管理を、効率的かつ効果
的に行うことが可能となる。また、各基板間のばらつき
をマクロな観点で簡便に検出することが可能で、全数測
定による基板毎の管理が容易になる。
According to this configuration, it is possible to efficiently and effectively manage various processes for processing the substrate by simple means. In addition, it is possible to easily detect the variation between the substrates from a macro viewpoint, and it becomes easy to manage each substrate by performing the total measurement.

【0017】好ましくは、処理された基板について測定
した質量を管理規格値と比較する事によって、正常に処
理されたかどうかの評価を行い、その評価結果に基づい
てプロセスの管理を行う。
Preferably, by comparing the measured mass of the processed substrate with a management standard value, whether or not the substrate has been processed normally is evaluated, and the process is managed based on the evaluation result.

【0018】また、管理規格値は、予め実験によって、
処理をされた基板の質量や質量の変化量等を用いて統計
的に定めておくことができる。
The control standard value is determined in advance by an experiment.
It can be statistically determined using the mass of the processed substrate, the amount of change in the mass, and the like.

【0019】本発明の半導体装置の製造装置は、半導体
装置の製造工程における少なくとも一種の処理を基板に
対して施す処理部と、基板の質量を測定する計測部と、
計測部によって測定された質量に基づいて処理部の動作
を制御する制御部とを備える。
According to the semiconductor device manufacturing apparatus of the present invention, there is provided a processing unit for performing at least one type of processing on a substrate in a semiconductor device manufacturing process, a measuring unit for measuring the mass of the substrate,
A control unit that controls the operation of the processing unit based on the mass measured by the measurement unit.

【0020】上記の構成において、以下のとおりのより
具体的な構成とすることが好ましい。すなわち、基板の
処理を行うプロセスチャンバーと、基板を搬送するため
の搬送部と、プロセスチャンバー及び搬送手段を制御す
る制御部と、基板の質量を測定するための質量計を有す
る計測部とを備え、計測部によって測定された質量に基
づいて、プロセスチャンバー内での処理及び搬送部の動
作の少なくとも一方を制御する。
In the above configuration, it is preferable to use a more specific configuration as described below. That is, a process chamber for processing the substrate, a transport unit for transporting the substrate, a control unit for controlling the process chamber and transport means, and a measuring unit having a mass meter for measuring the mass of the substrate And controlling at least one of the processing in the process chamber and the operation of the transfer unit based on the mass measured by the measurement unit.

【0021】また、好ましくは、搬送部は、ロードロッ
クとプロセスチャンバーの前室を含み、プロセスチャン
バーの前室に、計測部を構成する質量計のステージを設
ける。
Preferably, the transfer section includes a load lock and a front chamber of the process chamber, and a stage of a mass meter constituting a measuring section is provided in the front chamber of the process chamber.

【0022】[0022]

【発明の実施の形態】(実施の形態1)本発明の実施の
形態1における半導体装置の製造方法について、ドライ
エッチング工程を例として、図1の、工程のプロセスフ
ロー概略図に従って説明する。
(Embodiment 1) A method of manufacturing a semiconductor device according to Embodiment 1 of the present invention will be described with reference to a schematic process flow diagram of the process in FIG. 1 taking a dry etching process as an example.

【0023】まず、図1に示すように、本実施形態のド
ライエッチング工程では、前工程11の処理済みの半導
体ウェーハについて、従来例と同様に受け入れ検査12
をした後に、質量計によって半導体ウェーハの質量測定
13を行う。次にドライエッチング装置を用いて半導体
ウェーハのドライエッチング処理14を行い、処理され
た半導体ウェーハについて、質量計によって半導体ウェ
ーハの質量測定15を行う。測定された質量値を用い
て、正常に処理されたかどうかを確認するための評価1
6を、管理規格値と比較する事によって行う。次に、顕
微鏡検査、エッチング残膜の測定による抜き取り検査1
7も必要に応じて行い、これらの検査に合格したものが
後工程18に出荷される。
First, as shown in FIG. 1, in the dry etching step of the present embodiment, an acceptance inspection 12 is performed on the semiconductor wafer which has been processed in the previous step 11 in the same manner as in the conventional example.
Then, the mass measurement 13 of the semiconductor wafer is performed by the mass meter. Next, dry etching processing 14 of the semiconductor wafer is performed by using a dry etching apparatus, and mass measurement 15 of the semiconductor wafer is performed on the processed semiconductor wafer by a mass meter. Evaluation 1 for confirming whether or not the treatment was performed normally using the measured mass value
6 is compared with the management standard value. Next, sampling inspection 1 by microscopic inspection and measurement of the remaining etching film
7 is also performed as needed, and those that pass these inspections are shipped to the post-process 18.

【0024】評価16に際して用いる管理規格値は、予
め実験によって、処理をされた半導体ウェーハの質量や
質量の変化量等を用いて統計的に定めておく。例えば半
導体基板にコンタクトを取るための0.3μm径で深さ1.5
μmのコンタクトホールの場合において、コンタクトホ
ールの底に100nm程度の膜を残してエッチングが途中で
止まった時には、300mmφの半導体ウェーハでコンタク
トホールのマスク開口率が2%、残った膜を密度2.2g/cm3
のシリコン酸化膜として計算すると、残った膜の質量は
半導体ウェーハ1枚当たり、全面が一様な残り方をして
いた場合、約310mgになる。従って、半導体ウェーハの
全面積の3分の1のみのエッチングが途中で止まってい
た場合、約103mgになる。これらの値分が正常な処理が
された半導体ウェーハより重くなることを利用して判別
を行う。
The management standard value used in the evaluation 16 is statistically determined in advance by an experiment using the mass of the processed semiconductor wafer, the amount of change in the mass, and the like. For example, 0.3μm diameter and 1.5 depth for contacting semiconductor substrate
In the case of a μm contact hole, when the etching stops halfway while leaving a film of about 100 nm at the bottom of the contact hole, the mask aperture ratio of the contact hole is 2% in a 300 mmφ semiconductor wafer, and the density of the remaining film is 2.2 g. / cm 3
Calculated as a silicon oxide film, the weight of the remaining film is about 310 mg per semiconductor wafer if the entire surface remains uniformly. Therefore, if the etching of only one third of the total area of the semiconductor wafer is stopped halfway, the amount becomes about 103 mg. Judgment is performed by utilizing that these values become heavier than a semiconductor wafer that has been processed normally.

【0025】(実施の形態2)次に、本発明の実施の形
態2における半導体装置の製造装置について、ドライエ
ッチング装置を例として、図2の、半導体装置の製造装
置の構成を示す概念図に従って説明する。図2に示すよ
うに、装置は、ドライエッチングの処理を行うプロセス
チャンバー21、半導体ウェーハの搬送部22、原動系
23、及び各種計測機などを含む制御部24からなる従
来例の装置と同様の構成を含む。上記の構成に加えて、
半導体ウェーハの搬送部22に、半導体ウェーハの質量
を測定することのできる質量計25が組み込まれてい
る。搬送部22は、ロードロック26とプロセスチャン
バー21の前室から成り、プロセスチャンバー21の前
室に、半導体ウェーハの位置あわせのステージ(図示せ
ず)と質量計25のステージが設けられている。27は
制御部の情報の結び付きを示す。
(Embodiment 2) Next, a semiconductor device manufacturing apparatus according to a second embodiment of the present invention will be described with reference to FIG. 2, which is a conceptual diagram showing the configuration of a semiconductor device manufacturing apparatus, using a dry etching apparatus as an example. explain. As shown in FIG. 2, the apparatus is the same as a conventional apparatus including a process chamber 21 for performing a dry etching process, a transfer unit 22 for a semiconductor wafer, a driving system 23, and a control unit 24 including various measuring devices. Including configuration. In addition to the above configuration,
A mass meter 25 capable of measuring the mass of the semiconductor wafer is incorporated in the semiconductor wafer transfer section 22. The transfer unit 22 includes a load lock 26 and a front chamber of the process chamber 21. In the front chamber of the process chamber 21, a stage (not shown) for positioning a semiconductor wafer and a stage of the mass meter 25 are provided. Numeral 27 indicates connection of information of the control unit.

【0026】次に、このドライエッチング装置が枚葉式
である場合を例として、半導体ウェーハのドライエッチ
ング処理を説明する。
Next, a dry etching process for a semiconductor wafer will be described by taking as an example the case where the dry etching apparatus is a single wafer type.

【0027】ロードされる半導体ウェーハは、まずロー
ドロック26を通過し、プロセスチャンバー21の前室
で真空状態に置かれる。次に質量計25のステージに搬
送され、質量が測定される。次に位置あわせのステージ
に搬送され、位置あわせがなされる。その後にプロセス
チャンバー21へ搬送された半導体ウェーハは、所定の
エッチング条件で処理される。エッチング処理された半
導体ウェーハは、プロセスチャンバー21の前室の質量
計25のステージへ搬送され、質量が測定された後、ロ
ードロック26を介してアンロードされる。エッチング
処理前後で測定された質量は、制御部24の予め設定さ
れたプログラムにより判定され、例えば異常を検出した
場合は、ただちに処理を中断する処置をとるなどのよう
な、設定に応じた制御がなされる。
The semiconductor wafer to be loaded first passes through the load lock 26 and is placed in a vacuum in the front chamber of the process chamber 21. Next, it is conveyed to the stage of the mass meter 25 and the mass is measured. Next, it is conveyed to the positioning stage, and positioning is performed. Thereafter, the semiconductor wafer transferred to the process chamber 21 is processed under a predetermined etching condition. The etched semiconductor wafer is transferred to the stage of the mass meter 25 in the front chamber of the process chamber 21, and after the mass is measured, is unloaded via the load lock 26. The mass measured before and after the etching process is determined by a preset program of the control unit 24. For example, when an abnormality is detected, control according to the setting, such as taking an action to immediately stop the process, is performed. Done.

【0028】上記のごとき実施の形態によれば、ロット
内の不特定な半導体ウェーハのコンタクトホールのドラ
イエッチングが途中で止まってしまい、コンタクト未開
口となる不良を非破壊かつ簡便に検出する事が可能とな
る。その上、枚葉処理の装置であれば、検出結果を速や
かにフィードバックすることができるために、処理途中
で発生した不良により一連の不良が続出することを防止
することができる。また質量の測定は、測定パターンの
位置合わせなどの面倒な操作が不要で簡便に行うことが
でき、測定や保全の担当者の作業を軽減することができ
る上に、測定にかかる時間も短くなり全数測定によるウ
ェーハ毎のプロセス管理も容易になる。
According to the above-described embodiment, dry etching of contact holes of unspecified semiconductor wafers in a lot stops halfway, and it is possible to easily and non-destructively detect a defect in which a contact is not opened. It becomes possible. In addition, since a single-wafer processing apparatus can promptly feed back a detection result, it is possible to prevent a series of failures due to a failure occurring during processing. In addition, mass measurement can be performed easily without troublesome operations such as alignment of measurement patterns, which reduces the work of measurement and maintenance personnel and shortens the time required for measurement. Process management for each wafer by 100% measurement is also facilitated.

【0029】また上記の実施の形態では、ドライエッチ
ング処理の場合を例に挙げて説明したが、その他に成
膜、CMPなど様々な半導体ウェーハの処理において
も、予め加工形状、膜厚などの必要とするパラメータと
質量の相関を取ることによって、簡便で効果的な管理を
行うように、本発明の半導体装置の製造方法および半導
体装置の製造装置を適用することが可能である。
In the above-described embodiment, the case of dry etching has been described as an example. However, in the processing of various semiconductor wafers such as film formation and CMP, the processing shape, film thickness, etc. are required in advance. The method for manufacturing a semiconductor device and the apparatus for manufacturing a semiconductor device according to the present invention can be applied so as to perform simple and effective management by taking a correlation between the parameter and the mass.

【0030】さらにまた、本発明は、上記の様な半導体
ウェーハだけでなく、ガラス基板上に薄膜トランジスタ
等を形成した液晶表示装置のような、半導体以外の他の
基板を用いる半導体装置の製造にも適用することができ
る。
Further, the present invention is applicable not only to the manufacture of a semiconductor device using a substrate other than a semiconductor, such as a liquid crystal display device in which a thin film transistor or the like is formed on a glass substrate, but also to the semiconductor wafer described above. Can be applied.

【0031】[0031]

【発明の効果】本発明の半導体装置の製造方法および半
導体装置の製造装置によれば、半導体ウェーハを処理す
る様々なプロセスの管理を、簡便な手段により効率的、
かつ効果的に行うことが可能となる。また、各半導体ウ
ェーハ間のばらつきをマクロな観点で簡便に検出するこ
とが可能で、全数測定による半導体ウェーハ毎の管理が
容易になり、より効率的で安定した半導体装置の製造に
大きく寄与することができる。
According to the method for manufacturing a semiconductor device and the apparatus for manufacturing a semiconductor device of the present invention, various processes for processing a semiconductor wafer can be efficiently managed by simple means.
And it can be performed effectively. In addition, it is possible to easily detect variations between semiconductor wafers from a macro viewpoint, and it becomes easy to manage each semiconductor wafer by measuring all the wafers, greatly contributing to more efficient and stable semiconductor device manufacturing. Can be.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明の実施の形態1における半導体装置の
製造方法を示す工程のプロセスフロー概略図
FIG. 1 is a schematic process flow chart of steps showing a method for manufacturing a semiconductor device according to a first embodiment of the present invention;

【図2】 本発明の実施の形態2における半導体装置の
製造装置の構成を示す概念図
FIG. 2 is a conceptual diagram showing a configuration of a semiconductor device manufacturing apparatus according to a second embodiment of the present invention.

【図3】 従来例の半導体装置の製造方法を示す工程の
プロセスフロー概略図
FIG. 3 is a schematic process flow diagram showing steps of a conventional method for manufacturing a semiconductor device.

【図4】 従来例の半導体装置の製造装置の構成を示す
概念図
FIG. 4 is a conceptual diagram showing a configuration of a conventional semiconductor device manufacturing apparatus.

【符号の説明】[Explanation of symbols]

11 前工程 12 受け入れ検査 13 質量測定 14 ドライエッチング処理 15 質量測定 21 プロセスチャンバー 22 半導体ウェーハの搬送部 23 原動系 24 制御部 25 質量計 26 ロードロック 27 制御部の情報の結び付き REFERENCE SIGNS LIST 11 pre-process 12 acceptance inspection 13 mass measurement 14 dry etching treatment 15 mass measurement 21 process chamber 22 semiconductor wafer transfer unit 23 driving system 24 control unit 25 mass scale 26 load lock 27 connection of information of control unit

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 基板に各種の処理を施す工程の少なくと
も一部において、単位プロセスの処理後または処理前後
に前記基板の質量を測定し、測定した質量に基づいてプ
ロセスの管理を行うことを特徴とする半導体装置の製造
方法。
In at least a part of a step of performing various processes on a substrate, a mass of the substrate is measured before or after a unit process, and the process is managed based on the measured mass. Manufacturing method of a semiconductor device.
【請求項2】 処理された基板について測定した質量を
管理規格値と比較する事によって、正常に処理されたか
どうかの評価を行い、その評価結果に基づいてプロセス
の管理を行うことを特徴とする請求項1に記載の半導体
装置の製造方法。
2. The method according to claim 2, wherein the mass measured for the processed substrate is compared with a control standard value to evaluate whether the substrate has been processed normally, and the process is managed based on the evaluation result. A method for manufacturing a semiconductor device according to claim 1.
【請求項3】 管理規格値は、予め実験によって、処理
をされた基板の質量や質量の変化量等を用いて統計的に
定めておくことを特徴とする請求項2に記載の半導体装
置の製造方法。
3. The semiconductor device according to claim 2, wherein the management standard value is statistically determined in advance by an experiment using the mass of the processed substrate, the amount of change in the mass, and the like. Production method.
【請求項4】 半導体装置の製造工程における少なくと
も一種の処理を基板に対して施す処理部と、前記基板の
質量を測定する計測部と、前記計測部によって測定され
た質量に基づいて前記処理部の動作を制御する制御部と
を備えた半導体装置の製造装置。
4. A processing unit for performing at least one type of processing on a substrate in a semiconductor device manufacturing process, a measuring unit for measuring a mass of the substrate, and the processing unit based on the mass measured by the measuring unit. And a control unit for controlling the operation of the semiconductor device.
【請求項5】 基板の処理を行うプロセスチャンバー
と、前記基板を搬送するための搬送部と、前記プロセス
チャンバー及び前記搬送手段を制御する制御部と、基板
の質量を測定するための質量計を有する計測部とを備
え、前記計測部によって測定された質量に基づいて、前
記プロセスチャンバー内での処理及び前記搬送部の動作
の少なくとも一方を制御するように構成された請求項4
に記載の半導体装置の製造装置。
5. A process chamber for processing a substrate, a transport unit for transporting the substrate, a control unit for controlling the process chamber and the transport unit, and a mass meter for measuring the mass of the substrate. And a measuring unit having at least one of a process in the process chamber and an operation of the transfer unit based on the mass measured by the measuring unit.
5. The semiconductor device manufacturing apparatus according to claim 1.
【請求項6】 搬送部は、ロードロックとプロセスチャ
ンバーの前室を含み、前記プロセスチャンバーの前室
に、前記計測部を構成する質量計のステージが設けられ
ていることを特徴とする請求項5に記載の半導体装置の
製造装置。
6. The transfer section includes a load lock and a front chamber of a process chamber, and a stage of a mass meter constituting the measuring section is provided in the front chamber of the process chamber. 6. The apparatus for manufacturing a semiconductor device according to item 5.
JP29501199A 1999-10-18 1999-10-18 Method and device for manufacturing semiconductor device Pending JP2001118762A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29501199A JP2001118762A (en) 1999-10-18 1999-10-18 Method and device for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29501199A JP2001118762A (en) 1999-10-18 1999-10-18 Method and device for manufacturing semiconductor device

Publications (1)

Publication Number Publication Date
JP2001118762A true JP2001118762A (en) 2001-04-27

Family

ID=17815189

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29501199A Pending JP2001118762A (en) 1999-10-18 1999-10-18 Method and device for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP2001118762A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011512022A (en) * 2008-01-07 2011-04-14 メトリックス・リミテッド Method for controlling semiconductor device manufacturing
JP2011514006A (en) * 2008-03-11 2011-04-28 メトリックス・リミテッド Semiconductor wafer monitoring apparatus and method
CN108919084A (en) * 2018-06-28 2018-11-30 上海华力微电子有限公司 A kind of joint test method of multi-project wafer
JP2021174786A (en) * 2020-04-18 2021-11-01 有限会社Nas技研 Method and device for bulk etching

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011512022A (en) * 2008-01-07 2011-04-14 メトリックス・リミテッド Method for controlling semiconductor device manufacturing
US8594827B2 (en) 2008-01-07 2013-11-26 Metryx Limited Method of controlling semiconductor device fabrication
JP2011514006A (en) * 2008-03-11 2011-04-28 メトリックス・リミテッド Semiconductor wafer monitoring apparatus and method
US9349624B2 (en) 2008-03-11 2016-05-24 Metryx Limited Semiconductor wafer monitoring apparatus and method
CN108919084A (en) * 2018-06-28 2018-11-30 上海华力微电子有限公司 A kind of joint test method of multi-project wafer
JP2021174786A (en) * 2020-04-18 2021-11-01 有限会社Nas技研 Method and device for bulk etching
JP7153361B2 (en) 2020-04-18 2022-10-14 有限会社Nas技研 Bulk etching method and bulk etching apparatus

Similar Documents

Publication Publication Date Title
KR100274957B1 (en) Method and system for semiconductor wafer fabrication process real-time in-situ supervision
TW580724B (en) Maintenance method of processing apparatus, automatically checking method of processing apparatus and automatically resetting method of processing apparatus, and self-diagnosis method of software for driving processing apparatus
JP4527652B2 (en) Exposure condition setting method, substrate processing apparatus, and computer program
EP0932194A1 (en) Method and system for semiconductor wafer fabrication process real-time in-situ interactive supervision
TWI272675B (en) Plasma processing apparatus and plasma processing method
JPH09180976A (en) Control method of semiconductor manufacturing process by feedback of failure analysis
US6430572B1 (en) Recipe management database system
US6365423B1 (en) Method of inspecting a depth of an opening of a dielectric material layer
JP4068404B2 (en) Substrate processing system, substrate processing apparatus, substrate processing method, program, and recording medium
JP4529365B2 (en) Substrate inspection system and substrate inspection method
JP2001118762A (en) Method and device for manufacturing semiconductor device
JP3910324B2 (en) Semiconductor manufacturing equipment
CN115206823A (en) Method and system for monitoring product interval influenced by machine abnormality
WO2005073806A1 (en) Method and system for controlling the quality of a reticle
JP4781505B2 (en) Processing device automatic inspection method and automatic return method
US20060151429A1 (en) Plasma processing method
JPH10223499A (en) Article manufacturing method, article manufacturing system, and method of operating a plurality of processing devices
US20050080572A1 (en) Method of defect control
US6046061A (en) Method of inspecting wafer water mark
JP5359981B2 (en) Substrate inspection system and substrate inspection method
US6738731B1 (en) Method and apparatus for using tool state information to identify faulty wafers
JP3862322B2 (en) Semiconductor device manufacturing system and semiconductor device manufacturing method using the same
WO2001082364A1 (en) Semiconductor device inspection system
KR100689696B1 (en) Semiconductor device manufacturing system and its operation method
JP2002134376A (en) Semiconductor manufacturing method

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060627

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060823

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20061214