JP2001111353A - ミキサ回路 - Google Patents

Abstract

(57)【要約】 【課題】 変換利得が大きく、歪みが小さいミキサ回路
を得ることである。 【解決手段】 トランジスタＱ１（１）、Ｑ２（２）か
らなる第１の差動トランジスタ対と、トランジスタＱ３
（３）、Ｑ４（４）からなる第２の差動トランジスタ対
と、第１の差動トランジスタ対に接続するインピーダン
ス素子８と、第２の差動トランジスタ対に接続するイン
ピーダンス素子９と、ノードＡ及びノードＢに接続する
インダクタ７と、ノードＡに接続する電流源５と、ノー
ドＢに接続する電流源６と、コンデンサ１０とで構成す
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明はミキサ回路、特に
高利得なミキサ回路に関するものである。

【０００２】

【従来の技術】図１０は従来のギルバートセル型ミキサ
回路の回路図である。図１０を参照して、このミキサ回
路１０００は定電流源２ＩEE１００７、トランジスタＱ
１〜Ｑ６（１００３〜１００６）から構成され、Ｖ１は
第１の入力電圧、Ｖ２は第２の入力電圧、ｉ１は第１の
出力電流、ｉ２は第２の出力電流である。

【０００３】また、トランジスタＱ３（１００３）及び
Ｑ４（１００４）のエミッタ端子は互いに共通接続さ
れ、トランジスタＱ５（１００５）及びＱ６（１００
６）のエミッタ端子も互いに共通接続される。また、ト
ランジスタＱ３（１００３）及びＱ５（１００５）のコ
レクタ端子は互いに共通接続され、トランジスタＱ４
（１００４）及びＱ６（１００６）のコレクタ端子も互
いに共通接続される。

【０００４】さらに、トランジスタＱ１（１００１）及
びＱ２（１００２）のコレクタ端子はそれぞれトランジ
スタＱ３（１００３）及びＱ４（１００４）の共通エミ
ッタ端子に接続され、トランジスタＱ５（１００５）及
びＱ６（１００６）の共通エミッタ端子にも接続され
る。

【０００５】また、トランジスタＱ１（１００１）、Ｑ
２（１００２）のベースには互いに相補な電圧Ｖ１＋、
Ｖ１−が入力される。さらにトランジスタＱ３（１００
３）及びＱ６（１００６）のベースには電圧Ｖ２＋が、
トランジスタＱ４（１００４）及びＱ５（１００５）の
ベースには電圧Ｖ２−が接続される。電圧Ｖ２＋、Ｖ２
−も互いに相補である。

【０００６】次に動作について説明する。第１の入力電
圧Ｖ１及び第２の入力電圧Ｖ２は、それぞれ異なる周波
数ｆ１、ｆ２の信号である。入力される周波数ｆ１の信
号はトランジスタＱ１（１００１）、Ｑ２（１００２）
とで構成されるエミッタ差動対回路によって、トランジ
スタＱ１（１００１）、Ｑ２（１００２）のそれぞれの
コレクタ電流という形式で信号が増幅される。

【０００７】トランジスタＱ１（１００１）、Ｑ２（１
００２）のそれぞれのコレクタ電流は、トランジスタＱ
３（１００３）及びＱ４（１００４）とで構成されるエ
ミッタ差動対回路と、トランジスタＱ５（１００５）及
びＱ６（１００６）とで構成されるエミッタ差動対回路
の底電流となる。

【０００８】入力される周波数ｆ２の信号はそれぞれト
ランジスタＱ３（１００３）及びＱ４（１００４）とで
構成されるエミッタ差動対回路と、トランジスタＱ５
（１００５）及びＱ６（１００６）とで構成されるエミ
ッタ差動対回路によって信号が増幅される。

【０００９】この関係を式で表すと以下のようになる。
但し、ＶＴは熱電対（ｔｈｅｒｍａｌ ｖｏｌｔａｇ
ｅ）であり、Ｖ１＝Ｖ１＋−Ｖ１−、Ｖ２＝Ｖ２＋−Ｖ
２−である。トランジスタＱ１（１００１）、Ｑ２（１
００２）のそれぞれのコレクタ電流をｉｃ１、ｉｃ２と
する。

【００１０】 ｉｃ１＝２ＩＥＥ／｛１＋ｅｘｐ（−Ｖ１／ＶＴ）｝ （式１） ｉｃ２＝２ＩＥＥ／｛１＋ｅｘｐ（Ｖ１／ＶＴ）｝ （式２）

【００１１】次に、Ｑ３（１００３）、Ｑ４（１００
４）、Ｑ５（１００５）、Ｑ６（１００６）のそれぞれ
のコレクタ電流をｉｃ３、ｉｃ４、ｉｃ５、ｉｃ６とす
る。

【００１２】 ｉｃ３＝ｉｃ１／｛１＋ｅｘｐ（−Ｖ２／ＶＴ）｝ （式３） ｉｃ４＝ｉｃ１／｛１＋ｅｘｐ（Ｖ２／ＶＴ）｝ （式４） ｉｃ５＝ｉｃ２／｛１＋ｅｘｐ（Ｖ２／ＶＴ）｝ （式５） ｉｃ６＝ｉｃ２／｛１＋ｅｘｐ（−Ｖ２／ＶＴ）｝ （式６）

【００１３】（式１）〜（式６）よりｉｃ３、ｉｃ４、
ｉｃ５、ｉｃ６とＶ１、Ｖ２との関係は次式となる。

【００１４】 ｉｃ３＝２ＩＥＥ／［｛１＋ｅｘｐ（−Ｖ１／ＶＴ）｝・｛１＋ｅｘｐ（−Ｖ ２／ＶＴ）｝］ （式７） ｉｃ４＝２ＩＥＥ／［｛１＋ｅｘｐ（−Ｖ１／ＶＴ）｝・｛１＋ｅｘｐ（Ｖ２ ／ＶＴ）｝］ （式８） ｉｃ５＝２ＩＥＥ／［｛１＋ｅｘｐ（Ｖ１／ＶＴ）｝・｛１＋ｅｘｐ（Ｖ２／ ＶＴ）｝］ （式９） ｉｃ６＝２ＩＥＥ／［｛１＋ｅｘｐ（Ｖ１／ＶＴ）｝・｛１＋ｅｘｐ（−Ｖ２ ／ＶＴ）｝］ （式１０）

【００１５】以上より差動出力電流は次式のようにな
る。

【００１６】 ｉ１−ｉ２＝ｉｃ３＋ｉｃ５−（ｉｃ６＋ｉｃ４） ＝２ＩＥＥ・｛ｔａｎｈ（Ｖ１／２ＶＴ）｝・｛ｔａｎｈ（Ｖ２／ ２ＶＴ）｝ （式１１）

【００１７】ｔａｎｈは次式のように級数展開できる。

【００１８】 ｔａｎｈｘ＝ｘ−ｘ・ｘ・ｘ／３… （式１２）

【００１９】上式においてｘが１より十分小さければ、
下式となる。

【００２０】ｔａｎｈｘ≒ｘ （式１３）

【００２１】故に、入力電圧Ｖ１、Ｖ２と差動出力電流
ｉ1、ｉ2との関係は次式で表される。

【００２２】 ｉ１−ｉ２≒２ＩＥＥ・（Ｖ１／２ＶＴ）・（Ｖ２／２ＶＴ） （式１４）

【００２３】つまり、入力電圧Ｖ１及びＶ２の乗算を行
う回路である。即ち、Ｖ１、Ｖ２はそれぞれ異なる周波
数ｆ１、ｆ２の信号であるので、その２つの信号の乗算
を行い、２つの信号の周波数の和（｜ｆ１＋ｆ２｜）ま
たは差（｜ｆ１−ｆ２｜）の周波数成分の信号を出力す
るミキサ動作をする。

【００２４】次に、図１１は従来の低電圧型ミキサ回路
の回路図である。図１１を参照して、このミキサ回路１
１００は定電流源ＩＥＥ１０１５、１０１６と、トラン
ジスタＱ１〜Ｑ４（１０１１〜１０１４）と、１８０°
移相器１０１７とから構成され、ｉｎ１は第１の入力信
号、ｉｎ２は第２の入力信号、Ｏｕｔ＋は正の出力電
流、Ｏｕｔ−は負の出力電流である。

【００２５】また、トランジスタＱ１（１０１１）及び
Ｑ２（１０１２）のエミッタ端子は互いに共通接続さ
れ、トランジスタＱ３（１０１３）及びＱ４（１０１
４）のエミッタ端子も互いに共通接続される。また、ト
ランジスタＱ１（１０１１）及びＱ３（１０１３）のコ
レクタ端子は互いに共通接続され、トランジスタＱ２
（１０１２）及びＱ４（１０１４）のコレクタ端子も互
いに共通接続される。

【００２６】さらに、トランジスタＱ１（１０１１）及
びＱ２（１０１２）の共通エミッタ端子及びトランジス
タＱ３（１０１３）及びＱ４（１０１４）の共通エミッ
タ端子はそれぞれ定電流源ＩＥＥ１０１５、１０１６が
接続され、それぞれの共通エミッタ端子は１８０°移相
器１０１７を介して共通接続される。

【００２７】また、１８０°移相器１０１７は、ノード
Ａにおける第１の入力信号ｉｎ１の１８０°位相を反転
した信号をノードＢに出力する回路である。

【００２８】また、ｉＡ及びｉＢは次式のように与えら
れる。ｉｉｎ１は第１の入力信号ｉｎ１の電流成分であ
る。

【００２９】ｉＡ＝ＩＥＥ＋ｉｉｎ１ ｉＢ＝ＩＥＥ−ｉｉｎ１

【００３０】次に動作について説明する。第１の入力信
号ｉｎ１及び第２の入力信号ｉｎ２は、それぞれ異なる
周波数ｆ１、ｆ２の信号である。トランジスタＱ１及び
Ｑ２の共通エミッタ端子とトランジスタＱ３及びＱ４の
共通エミッタ端子は第１の入力信号ｉｎ１によって１８
０°移相器１０１７を介して共通接続されているため、
トランジスタＱ１及びＱ２とで構成される差動対とトラ
ンジスタＱ３及びＱ４とで構成される差動対の共通エミ
ッタ端子において差動の入力電流を得る。

【００３１】ノードＡ及びノードＢにおいて相補の入力
信号を得ることにより、片側入力に比べ入力電流振幅が
２倍になるため、変換利得の低下を極力抑えつつミキサ
操作を行う。この関係を式で表すと以下のようになる。

【００３２】トランジスタＱ１、Ｑ２、Ｑ３、Ｑ４のコ
レクタ電流をｉｃ１、ｉｃ２、ｉｃ３、ｉｃ４とおき、
ｖｉｎ２＝ｉｎ２＋−ｉｎ２−とする。 ｉｃ１＝（ＩＥＥ＋ｉｉｎ１）／｛１＋ｅｘｐ（−ｖｉｎ２／ＶＴ）｝ （式１５） ｉｃ２＝（ＩＥＥ＋ｉｉｎ１）／｛１＋ｅｘｐ（ｖｉｎ２／ＶＴ）｝ （式１６）

【００３３】 ｉｃ３＝（ＩＥＥ−ｉｉｎ１）／｛１＋ｅｘｐ（ｖｉｎ２／ＶＴ）｝ （式１７） ｉｃ４＝（ＩＥＥ−ｉｉｎ１）／｛１＋ｅｘｐ（−ｖｉｎ２／ＶＴ）｝ （式１８）

【００３４】式１５〜１８の関係から出力電流は次式と
なる。

【００３５】 Ｏｕｔ＋−Ｏｕｔ−＝ｉｃ１＋ｉｃ３−（ｉｃ２＋ｉｃ４） ＝２ｉｉｎ１・｛ｅｘｐ（ｖｉｎ２／ＶＴ）−ｅｘｐ（−ｖｉｎ２／ＶＴ）｝ ／［｛１＋ｅｘｐ（ｖｉｎ2／ＶＴ）｝・｛１＋ｅｘｐ（−ｖｉｎ２／ＶＴ）｝ ］ ＝２ｉｉｎ１・ｔａｎｈ（ｖｉｎ２／２ＶＴ） （式１９）

【００３６】式１２及び１３との関係を用いると次式と
なる。

【００３７】 Ｏｕｔ＋−Ｏｕｔ−≒２ｉｉｎ１・（ｖｉｎ２／２ＶＴ） （式２０）

【００３８】故に、ｉｉｎ１及びｖｉｎ２の乗算を行う
ことができる。片側入力の場合、式２０中のｉｉｎ１に
かかる係数２がなくなる。

【００３９】さらに、定電流源以外に縦積みトランジス
タは一段のため、ギルバートセル型ミキサ回路の二段に
比べて、より低電源電圧で動作する（但し、１８０°移
相器１０１７はミキサ部の電源電圧よりも低い電源電圧
で動作するか、受動素子で構成しなければならない）。

【００４０】また、１８０°移相器１０１７を受動素子
で構成すれば、ギルバートセルの下段差動対に比べ線形
的な特性なので、さらに低歪みな特性を得る。

【００４１】また、図１２は従来の別のタイプの低電圧
型ミキサ回路の回路図である。図１２を参照して、この
ミキサ回路１３００は定電流源ＩEE１０３５、１０３６
と、トランジスタＱ１〜Ｑ４（１０３１〜１０３４）
と、インダクタＬＥ１０３７と、コンデンサＣＥ１０３
８とから構成され、ｉｎ１は第１の入力信号、ｉｎ２は
第２の入力信号、Ｏｕｔ＋は正の第１の出力電流、Ｏｕ
ｔ−は負の第１の出力電流である。

【００４２】また、トランジスタＱ１（１０３１）及び
Ｑ２（１０３２）のエミッタ端子は互いに共通接続さ
れ、トランジスタＱ３（１０３３）及びＱ４（１０３
４）のエミッタ端子も互いに共通接続される。また、ト
ランジスタＱ１（１０３１）及びＱ３（１０３３）のコ
レクタ端子は互いに共通接続され、トランジスタＱ２
（１０３２）及びＱ４（１０３４）のコレクタ端子も互
いに共通接続される。

【００４３】さらに、トランジスタＱ１（１０３１）及
びＱ２（１０３２）の共通エミッタ端子及びトランジス
タＱ３（１０３３）及びＱ４（１０３４）の共通エミッ
タ端子はそれぞれ定電流源ＩＥＥ１０３５、１０３６が
接続され、それぞれの共通エミッタ端子はインダクタＬ
Ｅ１０３７を介して共通接続される。また、ノードＢが
コンデンサＣＥ１０３８を介して接地されている。

【００４４】この動作は、インダクタＬＥ１０３７及び
コンデンサＣＥ１０３８が下記の式を満たす場合、ノー
ドＢにおいて入力信号ｉｎ１の１８０°位相を反転した
信号を得ることができる。

【００４５】ｆ１＞１／｛２π√（ＬＥ・ＣＥ）｝

【００４６】しかし、ノードＢにおけるトランジスタＱ
３（１０３３）及びＱ４（１０３４）の抵抗成分（この
場合はエミッタ抵抗）が小さいため下式で示すように、
Ｒｅｃｐが小さければ小さい程、ＶＡ及びＶＢとの位相
差が１８０°に達しない（下式において、ＶＡ及びＶＢ
はそれぞれノードＡ及びノードＢにおける電圧信号であ
り、ＲｅｃｐはトランジスタＱ３（１０３３）及びＱ４
（１０３４）のエミッタ抵抗を並行合成したもので、小
信号等価抵抗である）。

【００４７】 ＶＢ／ＶＡ＝Ｒｅｃｐ／（１＋ｊω・ＣＥ・Ｒｅｃｐ）／｛ｊω・ＬＥ＋Ｒｅ ｃｐ／（１＋ｊω・ＣＥ・Ｒｅｃｐ）｝ ＝Ｒｅｃｐ／｛ｊω・ＬＥ＋（Ｒｅｃｐ−ω・ω・ＬＥ・ＣＥ・Ｒ ｅｃｐ）｝ （式２１）

【００４８】この２つの信号の位相差が１８０°に達し
ない場合、両信号の差分信号は下記のように表される。
両信号の振幅は１とおく。

【００４９】 ＶＡ＝ｓｉｎωｔ ＶＢ＝ｓｉｎ（ωｔ＋θ） ＶＡ−ＶＢ＝ｓｉｎωｔ−ｓｉｎ（ωｔ＋θ） ＝２ｓｉｎ（−θ／２）・ｃｏｓ（ωｔ＋θ／２） （式２２）

【００５０】即ち、式２２が示すようにθの絶対値が１
８０°よりも小さくなればなるほど、入力信号が小さく
なる。これにより変換利得が低下する。

【００５１】また、式２１で用いるＲｅｃｐはｉｎ２の
入力信号によって変化する非線形な抵抗であるため、歪
みが生じる。

【００５２】

【発明が解決しようとする課題】上記のような従来のミ
キサ回路は式２２におけるθの絶対値が１８０°よりも
小さくなればなるほど入力信号が小さくなり、変換利得
が低下する。また、トランジスタＱ３（１０３３）及び
Ｑ４（１０３４）のエミッタ抵抗の並行合成であるＲｅ
ｃｐは第２の入力信号であるｉｎ２の入力信号によって
変化する非線形な抵抗であるため、歪みが生じる。

【００５３】

【課題を解決するための手段】この発明に係るミキサ回
路は制御電極に正の第２の入力端子が接続され、第１の
電流電極に正の出力端子が接続される第１のトランジス
タと、制御電極に負の第２の入力端子が接続され、第１
の電流電極に負の出力端子が接続される第２のトランジ
スタと、制御電極に負の第２の入力端子が接続され、第
１の電流電極に正の出力端子が接続される第３のトラン
ジスタと、制御電極に正の第２の入力端子が接続され、
第１の電流電極に負の出力端子が接続される第４のトラ
ンジスタと、第１のトランジスタ及び第２のトランジス
タの第２の電流電極と接続される直流的に未開放の第１
のインピーダンス素子と、第３のトランジスタ及び第４
のトランジスタの第２の電流電極と接続される直流的に
未開放の第２のインピーダンス素子と、第１のインピー
ダンス素子と接続し、第１の入力端子が接続される第１
のノードと、第２のインピーダンス素子と接続する第２
のノードと、第１のノード及び第２のノードとを接続す
るインダクタと、第１の端子が第２のノードに接続さ
れ、第２の端子が接地されるコンデンサと、第１のノー
ド及び第２のノードに接続される電流源とを備えるもの
である。

【００５４】また、第１のトランジスタ及び第２のトラ
ンジスタの第２の電流電極と接続する第１の抵抗と、第
３のトランジスタ及び第４のトランジスタの第２の電流
電極と接続する第２の抵抗とを備えるものである。

【００５５】また、第１のトランジスタ及び第２のトラ
ンジスタの第２の電流電極と接続する第１のインダクタ
と、第３のトランジスタ及び第４のトランジスタの第２
の電流電極と接続する第２のインダクタとを備えるもの
である。

【００５６】また、第１のトランジスタ及び第２のトラ
ンジスタの第２の電流電極と接続する第１のフィルタ
と、第３のトランジスタ及び第４のトランジスタの第２
の電流電極と接続する第２のフィルタとを備えるもので
ある。

【００５７】また、第１のトランジスタ及び第２のトラ
ンジスタの第２の電流電極を第１のポートの正端子に接
続し、第３のトランジスタ及び第４のトランジスタの第
２の電流電極を第２のポートの負端子に接続する相互イ
ンダクタを備えるものである。

【００５８】また、制御電極に正の第２の入力端子が接
続され、第１の電流電極に正の出力端子が接続される第
１のトランジスタと、制御電極に負の第２の入力端子が
接続され、第１の電流電極に負の出力端子が接続される
第２のトランジスタと、制御電極に負の第２の入力端子
が接続され、第１の電流電極に正の出力端子が接続され
る第３のトランジスタと、制御電極に正の第２の入力端
子が接続され、第１の電流電極に負の出力端子が接続さ
れる第４のトランジスタと、第１のトランジスタ及び第
２のトランジスタの第２の電流電極と接続する第１のフ
ィルタと、第３のトランジスタ及び第４のトランジスタ
の第２の電流電極と接続する第２のフィルタと、第１の
フィルタと接続し、第１の入力端子が接続される第１の
ノードと、第２のフィルタと接続する第２のノードと、
第１のノード及び第２のノードとを接続する移相器と、
第１の端子が第２のノードに接続され、第２の端子が接
地されるコンデンサと、第１のノード及び第２のノード
に接続される電流源とを備えるものである。

【００５９】また、制御電極に正の第２の入力端子が接
続され、第１の電流電極に正の出力端子が接続される第
１のトランジスタと、制御電極に負の第２の入力端子が
接続され、第１の電流電極に負の出力端子が接続される
第２のトランジスタと、制御電極に負の第２の入力端子
が接続され、第１の電流電極に正の出力端子が接続され
る第３のトランジスタと、制御電極に正の第２の入力端
子が接続され、第１の電流電極に負の出力端子が接続さ
れる第４のトランジスタと、制御電極に定電位が接続さ
れ、第１の電流電極に第１のトランジスタ及び第２のト
ランジスタの第２の電流電極が接続される第５のトラン
ジスタと、制御電極に定電位が接続され、第１の電流電
極に第３のトランジスタ及び第４のトランジスタの第２
の電流電極が接続される第６のトランジスタと、第５の
トランジスタの第２の電流電極と接続し、第１の入力端
子が接続される第１のノードと、第６のトランジスタの
第２の電流電極と接続する第２のノードと、第１のノー
ド及び第２のノードとを接続するインダクタと、第１の
端子が第２のノードに接続され、第２の端子が接地され
るコンデンサと、第１のノード及び第２のノードに接続
される電流源とを備えるものである。

【００６０】また、第１のノード及び第２のノードとの
間に接続される移相器を備えるものである。

【００６１】また、第５のトランジスタの第２の電流電
極と第１のノードとの間に接続される第２のインダクタ
と、第６のトランジスタの第２の電流電極と第２のノー
ドとの間に接続される第３のインダクタとを備えるもの
である。

【００６２】さらに、第５のトランジスタの第２の電流
電極と第１のノードとの間に接続される直流的に未開放
の第１のインピーダンス素子と、第６のトランジスタの
第２の電流電極と第２のノードとの間に接続される直流
的に未開放の第２のインピーダンス素子とを備えるもの
である。

【００６３】

【発明の実施の形態】実施の形態１．以下、この発明に
ついて説明する。図１は実施の形態１によるミキサ回路
の回路図である。図１を参照して、このミキサ回路１０
０は定電流源ＩＥＥ５，６と、トランジスタＱ１〜Ｑ４
（１〜４）と、インダクタＬＥ７と、コンデンサＣＥ１
０と、直流的に開放ではないインピーダンス素子Ｚｐ
８，９とから構成され、ｉｎ１は第１の入力信号、ｉｎ
２＋は正の第２の入力信号、ｉｎ２−は負の第２の入力
信号、Ｏｕｔ＋は正の出力電流、Ｏｕｔ−は負の出力電
流である。

【００６４】また、トランジスタＱ１（１）及びＱ２
（２）のエミッタ端子は互いに共通接続され、トランジ
スタＱ３（３）及びＱ４（４）のエミッタ端子も互いに
共通接続される。また、トランジスタＱ１（１）及びＱ
３（３）のコレクタ端子は互いに共通接続され、トラン
ジスタＱ２（２）及びＱ４（４）のコレクタ端子も互い
に共通接続される。また、トランジスタＱ１（１）及び
Ｑ４（４）のベース端子にはｉｎ２＋が印加され、トラ
ンジスタＱ２（２）及びＱ３（３）のベース端子にはｉ
ｎ２−が印加される。

【００６５】さらに、トランジスタＱ１（１）及びＱ２
（２）の共通エミッタ端子及びトランジスタＱ３（３）
及びＱ４（４）の共通エミッタ端子はそれぞれインピー
ダンス素子Ｚｐ８，９を介して定電流源ＩＥＥ５，６が
接続され、ノードＡはインダクタＬＥ７を介してノード
Ｂと接続される。また、ノードＢがコンデンサＣＥ８を
介して接地されている。また、ノードＡにはｉｎ１が印
加される。

【００６６】この実施の形態１によると、式２１に示す
トランジスタＱ３（３）及びＱ４（４）のエミッタ抵抗
の並行合成であるＲｅｃｐに直列にインピーダンスＺｐ
が加わり、ノードＢにおけるトータルインピーダンスが
高くなる。即ち、ノードＡ及びノードＢにおける信号の
位相差が１８０°に近づいて、変換利得が高くなる。

【００６７】実施の形態２．図２は実施の形態２による
ミキサ回路の回路図である。図２を参照して、このミキ
サ回路２００は定電流源ＩＥＥ１５，１６と、トランジ
スタＱ１〜Ｑ４（１１〜１４）と、インダクタＬＥ１７
と、コンデンサＣＥ２０と、抵抗Ｒｐ１８，１９とから
構成され、ｉｎ１は第１の入力信号、ｉｎ２＋は正の第
２の入力信号、ｉｎ２−は負の第２の入力信号、Ｏｕｔ
＋は正の出力電流、Ｏｕｔ−は負の出力電流である。

【００６８】また、トランジスタＱ１（１１）及びＱ２
（１２）のエミッタ端子は互いに共通接続され、トラン
ジスタＱ３（１３）及びＱ４（１４）のエミッタ端子も
互いに共通接続される。また、トランジスタＱ１（１
１）及びＱ３（１３）のコレクタ端子は互いに共通接続
され、トランジスタＱ２（１２）及びＱ４（１４）のコ
レクタ端子も互いに共通接続される。また、トランジス
タＱ１（１１）及びＱ４（１４）のベース端子にはｉｎ
２＋が印加され、トランジスタＱ２（１２）及びＱ３
（１３）のベース端子にはｉｎ２−が印加される。

【００６９】さらに、トランジスタＱ１（１１）及びＱ
２（１２）の共通エミッタ端子及びトランジスタＱ３
（１３）及びＱ４（１４）の共通エミッタ端子はそれぞ
れ抵抗Ｒｐ１８，１９を介して定電流源ＩEE１５，１６
が接続され、ノードＡはインダクタＬＥ１７を介してノ
ードＢと接続される。また、ノードＢがコンデンサＣＥ
１８を介して接地されている。また、ノードＡにはｉｎ
１が印加される。

【００７０】この実施の形態２によると、実施の形態１
同様、式２１に示すトランジスタＱ３（１３）及びＱ４
（１４）のエミッタ抵抗の並行合成であるＲｅｃｐに直
列に抵抗Ｒｐが加わり、ノードＢにおけるトータルイン
ピーダンスが高くなる。即ち、ノードＡ及びノードＢに
おける信号の位相差が１８０°に近づいて、変換利得が
高くなる。

【００７１】実施の形態３．図３は実施の形態３による
ミキサ回路の回路図である。図３を参照して、このミキ
サ回路３００は定電流源ＩＥＥ３５，３６と、トランジ
スタＱ１〜Ｑ４（３１〜３４）と、インダクタＬＥ３７
と、コンデンサＣＥ４０と、インダクタＬＰ３８，３９
とから構成され、ｉｎ１は第１の入力信号、ｉｎ２＋は
正の第２の入力信号、ｉｎ２−は負の第２の入力信号、
Ｏｕｔ＋は正の出力電流、Ｏｕｔ−は負の出力電流であ
る。

【００７２】また、トランジスタＱ１（３１）及びＱ２
（３２）のエミッタ端子は互いに共通接続され、トラン
ジスタＱ３（３３）及びＱ４（３４）のエミッタ端子も
互いに共通接続される。また、トランジスタＱ１（３
１）及びＱ３（３３）のコレクタ端子は互いに共通接続
され、トランジスタＱ２（３２）及びＱ４（３４）のコ
レクタ端子も互いに共通接続される。また、トランジス
タＱ１（３１）及びＱ４（３４）のベース端子にはｉｎ
２＋が印加され、トランジスタＱ２（３２）及びＱ３
（３３）のベース端子にはｉｎ２−が印加される。

【００７３】さらに、トランジスタＱ１（３１）及びＱ
２（３２）の共通エミッタ端子及びトランジスタＱ３
（３３）及びＱ４（３４）の共通エミッタ端子はそれぞ
れインダクタＬＰ３８，３９を介して定電流源ＩEE３
５，３６が接続され、ノードＡはインダクタＬＥ３７を
介してノードＢと接続される。また、ノードＢがコンデ
ンサＣＥ３８を介して接地されている。また、ノードＡ
にはｉｎ１が印加される。

【００７４】この実施の形態３によると、トランジスタ
Ｑ１（３１）及びＱ２（３２）の共通エミッタ端子及び
トランジスタＱ３（３３）及びＱ４（３４）の共通エミ
ッタ端子がそれぞれインダクタＬＰ３８，３９を介して
定電流源ＩＥＥ３５，３６に接続されるので、実施の形
態１と同様の効果以外に、ノードＡ、ノードＢで生じる
入力信号の高調波がトランジスタＱ１（３１）及びＱ２
（３２）の共通エミッタ端子及びトランジスタＱ３（３
３）及びＱ４（３４）の共通エミッタ端子に入力される
量を低減する。さらに、インダクタＬＰにおける直流損
失が小さいため、低電圧動作に適している。

【００７５】実施の形態４．図４は実施の形態４による
ミキサ回路の回路図である。図４を参照して、このミキ
サ回路５００は定電流源ＩＥＥ５５，５６と、トランジ
スタＱ１〜Ｑ４（５１〜５４）と、インダクタＬＥ５７
と、コンデンサＣＥ６０と、相互インダクタＭＰ５８と
から構成され、ｉｎ１は第１の入力信号、ｉｎ２＋は正
の第２の入力信号、ｉｎ２−は負の第２の入力信号、Ｏ
ｕｔ＋は正の出力電流、Ｏｕｔ−は負の出力電流であ
る。

【００７６】また、トランジスタＱ１（５１）及びＱ２
（５２）のエミッタ端子は互いに共通接続され、トラン
ジスタＱ３（５３）及びＱ４（５４）のエミッタ端子も
互いに共通接続される。また、トランジスタＱ１（５
１）及びＱ３（５３）のコレクタ端子は互いに共通接続
され、トランジスタＱ２（５２）及びＱ４（５４）のコ
レクタ端子も互いに共通接続される。また、トランジス
タＱ１（５１）及びＱ４（５４）のベース端子にはｉｎ
２＋が印加され、トランジスタＱ２（５２）及びＱ３
（５３）のベース端子にはｉｎ２−が印加される。

【００７７】さらに、トランジスタＱ１（５１）及びＱ
２（５２）の共通エミッタ端子及びトランジスタＱ３
（５３）及びＱ４（５４）の共通エミッタ端子はそれぞ
れ相互インダクタＭＰ５８の第１ポート及び第２ポート
を介して定電流源ＩＥＥ５５，５６が接続され、その接
続方向はノードＡの信号の反転信号をノードＢに生成す
る向きである。また、ノードＡはインダクタＬＥ５７を
介してノードＢと接続される。また、ノードＢがコンデ
ンサＣＥ３８を介して接地されている。また、ノードＡ
にはｉｎ１が印加される。

【００７８】この実施の形態４によると、実施の形態１
と同様の効果以外に、ノードＡ及びノードＢにおける入
力信号の位相差が１８０°に近づくように補正される。

【００７９】実施の形態５．図５は実施の形態５による
ミキサ回路の回路図である。図５を参照して、このミキ
サ回路７００は定電流源ＩＥＥ７５，７６と、トランジ
スタＱ１〜Ｑ４（７１〜７４）と、インダクタＬＥ７７
と、コンデンサＣＥ８０と、Ｆｉｌｔｅｒ７８，７９と
から構成され、ｉｎ１は第１の入力信号、ｉｎ２＋は正
の第２の入力信号、ｉｎ２−は負の第２の入力信号、Ｏ
ｕｔ＋は正の出力電流、Ｏｕｔ−は負の出力電流であ
る。

【００８０】また、トランジスタＱ１（７１）及びＱ２
（７２）のエミッタ端子は互いに共通接続され、トラン
ジスタＱ３（７３）及びＱ４（７４）のエミッタ端子も
互いに共通接続される。また、トランジスタＱ１（７
１）及びＱ３（７３）のコレクタ端子は互いに共通接続
され、トランジスタＱ２（７２）及びＱ４（７４）のコ
レクタ端子も互いに共通接続される。また、トランジス
タＱ１（７１）及びＱ４（７４）のベース端子にはｉｎ
２＋が印加され、トランジスタＱ２（７２）及びＱ３
（７３）のベース端子にはｉｎ２−が印加される。

【００８１】また、トランジスタＱ１（７１）及びＱ２
（７２）の共通エミッタ端子及びトランジスタＱ３（７
３）及びＱ４（７４）の共通エミッタ端子はそれぞれＦ
ｉｌｔｅｒ７８，７９を介して定電流源ＩＥＥ７５，７
６が接続され、ノードＡはインダクタＬＥ７７を介して
ノードＢと接続される。また、ノードＢがコンデンサＣ
Ｅ８０を介して接地されている。また、ノードＡにはｉ
ｎ１が印加される。

【００８２】この実施の形態５によると、さらに、ノー
ドＡ、ノードＢで生じる入力信号の高調波がトランジス
タＱ１（７１）及びＱ２（７２）の共通エミッタ端子及
びトランジスタＱ３（７３）及びＱ４（７４）の共通エ
ミッタ端子に入力される量を低減する。

【００８３】実施の形態６．図６は実施の形態６による
ミキサ回路の回路図である。図６を参照して、このミキ
サ回路８００は定電流源ＩＥＥ８５，８６と、トランジ
スタＱ１〜Ｑ４（８１〜８４）と、移相器８７と、Ｆｉ
ｌｔｅｒ８８，８９とから構成され、ｉｎ１は第１の入
力信号、ｉｎ２＋は正の第２の入力信号、ｉｎ２−は負
の第２の入力信号、Ｏｕｔ＋は正の出力電流、Ｏｕｔ−
は負の出力電流である。

【００８４】また、トランジスタＱ１（８１）及びＱ２
（８２）のエミッタ端子は互いに共通接続され、トラン
ジスタＱ３（８３）及びＱ４（８４）のエミッタ端子も
互いに共通接続される。また、トランジスタＱ１（８
１）及びＱ３（８３）のコレクタ端子は互いに共通接続
され、トランジスタＱ２（８２）及びＱ４（８４）のコ
レクタ端子も互いに共通接続される。また、トランジス
タＱ１（８１）及びＱ４（８４）のベース端子にはｉｎ
２＋が印加され、トランジスタＱ２（８２）及びＱ３
（８３）のベース端子にはｉｎ２−が印加される。

【００８５】また、トランジスタＱ１（８１）及びＱ２
（８２）の共通エミッタ端子及びトランジスタＱ３（８
３）及びＱ４（８４）の共通エミッタ端子はそれぞれＦ
ｉｌｔｅｒ８８，８９を介して定電流源ＩＥＥ８５，８
６が接続され、ノードＡは移相器８７を介してノードＢ
と接続される。また、ノードＡにはｉｎ１が印加され
る。

【００８６】また、移相器８７はＬＣ移相器に限らず、
どのような移相器でもよい。また、Ｆｉｌｔｅｒの具体
的構成を図７（ａ），（ｂ）に示す。図７（ａ）は抵抗
Ｒｆ１及びインダクタＬｆ１を直列接続するものにコン
デンサＣｆ１を並列接続したものである。また、図７
（ｂ）はインダクタＬｆ１及びコンデンサＣｆ１を並列
接続したものである。

【００８７】この実施の形態６によると、さらに、ノー
ドＡ、ノードＢで生じる入力信号の高調波がトランジス
タＱ１（８１）及びＱ２（８２）の共通エミッタ端子及
びトランジスタＱ３（８３）及びＱ４（８４）の共通エ
ミッタ端子に入力される量を低減する。

【００８８】実施の形態７．図８は実施の形態７による
ミキサ回路の回路図である。図８を参照して、このミキ
サ回路１３０は定電流源ＩＥＥ１１５，１１６と、トラ
ンジスタＱ１〜Ｑ４（１０１〜１０４）と、インダクタ
ＬＥ１０７と、コンデンサＣＥ１１０と、ベースが一定
電圧ＶｂｉａｓでバイアスされるトランジスタＱ５（１
０５），Ｑ６（１０６）とから構成され、ｉｎ１は第１
の入力信号、ｉｎ２＋は正の第２の入力信号、ｉｎ２−
は負の第２の入力信号、Ｏｕｔ＋は正の出力電流、Ｏｕ
ｔ−は負の出力電流である。

【００８９】また、トランジスタＱ１（１０１）及びＱ
２（１０２）のエミッタ端子は互いに共通接続され、ト
ランジスタＱ３（１０３）及びＱ４（１０４）のエミッ
タ端子も互いに共通接続される。また、トランジスタＱ
１（１０１）及びＱ３（１０３）のコレクタ端子は互い
に共通接続され、トランジスタＱ２（１０２）及びＱ４
（１０４）のコレクタ端子も互いに共通接続される。ま
た、トランジスタＱ１（１０１）及びＱ４（１０４）の
ベース端子にはｉｎ２＋が印加され、トランジスタＱ２
（１０２）及びＱ３（１０３）のベース端子にはｉｎ２
−が印加される。

【００９０】さらに、トランジスタＱ１（１０１）及び
Ｑ２（１０２）の共通エミッタ端子及びトランジスタＱ
３（１０３）及びＱ４（１０４）の共通エミッタ端子が
ベースに一定電圧Ｖｂｉａｓがバイアスされるトランジ
スタＱ５（１０５），Ｑ６（１０６）のコレクタにそれ
ぞれ接続され、トランジスタＱ５（１０５），Ｑ６（１
０６）のエミッタ端子がそれぞれ定電流源ＩEE１１５，
１１６に接続される。

【００９１】また、ノードＡはインダクタＬＥ１０７を
介してノードＢに接続される。また、ノードＢがコンデ
ンサＣＥ１１０を介して接地されている。さらに、ノー
ドＡにはｉｎ１が印加される。

【００９２】この実施の形態７によると、ノードＡ、ノ
ードＢで生じるエミッタ抵抗がバイアスされるトランジ
スタのエミッタ抵抗であるため線形であり、ミキサ回路
の低歪み化を実現できる。

【００９３】実施の形態８．また、実施の形態８では、
実施の形態７におけるインダクタＬＥを移相器に置き換
えても同様な効果が得られる（図示せず）。

【００９４】実施の形態９．図９は実施の形態９による
ミキサ回路の回路図である。図９を参照して、このミキ
サ回路１７０は定電流源ＩＥＥ１５５，１５６と、トラ
ンジスタＱ１〜Ｑ４（１３１〜１３４）と、インダクタ
ＬＥ１３７〜１３９と、コンデンサＣＥ１５０と、ベー
スが一定電圧Ｖｂｉａｓでバイアスされるトランジスタ
Ｑ５（１３５），Ｑ６（１３６）とから構成され、ｉｎ
１は第１の入力信号、ｉｎ２＋は正の第２の入力信号、
ｉｎ２−は負の第２の入力信号、Ｏｕｔ＋は正の出力電
流、Ｏｕｔ−は負の出力電流である。

【００９５】また、トランジスタＱ１（１３１）及びＱ
２（１３２）のエミッタ端子は互いに共通接続され、ト
ランジスタＱ３（１３３）及びＱ４（１３４）のエミッ
タ端子も互いに共通接続される。また、トランジスタＱ
１（１３１）及びＱ３（１３３）のコレクタ端子は互い
に共通接続され、トランジスタＱ２（１３２）及びＱ４
（１３４）のコレクタ端子も互いに共通接続される。ま
た、トランジスタＱ１（１３１）及びＱ４（１３４）の
ベース端子にはｉｎ２＋が印加され、トランジスタＱ２
（１３２）及びＱ３（１３３）のベース端子にはｉｎ２
−が印加される。

【００９６】さらに、トランジスタＱ１（１３１）及び
Ｑ２（１３２）の共通エミッタ端子及びトランジスタＱ
３（１３３）及びＱ４（１３４）の共通エミッタ端子が
ベースに一定電圧Ｖｂｉａｓがバイアスされるトランジ
スタＱ５（１３５），Ｑ６（１３６）のコレクタにそれ
ぞれ接続され、トランジスタＱ５（１３５），Ｑ６（１
３６）のエミッタ端子がインダクタＬＥ１３８，１３９
を介してそれぞれ定電流源ＩEE１５５，１５６に接続さ
れる。

【００９７】また、ノードＡはインダクタＬＥ１３７を
介してノードＢと接続される。また、ノードＢがコンデ
ンサＣＥ１１０を介して接地されている。さらに、ノー
ドＡにはｉｎ１が印加される。

【００９８】この実施の形態９によると、インダクタＬ
Ｐにおける直流損失が小さいため、低電圧動作に適して
いる。さらに、ノードＡ、ノードＢで生じるエミッタ抵
抗がバイアスされるトランジスタのエミッタ抵抗である
ため線形であり、ミキサ回路の低歪み化を実現できる。

【００９９】実施の形態１０．また、実施の形態１０で
は、実施の形態９におけるインダクタＬＰを直流的に開
放ではないインピーダンス素子に置き換えても同様な効
果が得られる（図示せず）。

【０１００】

【発明の効果】この発明に係るミキサ回路は制御電極に
正の第２の入力端子が接続され、第１の電流電極に正の
出力端子が接続される第１のトランジスタと、制御電極
に負の第２の入力端子が接続され、第１の電流電極に負
の出力端子が接続される第２のトランジスタと、制御電
極に負の第２の入力端子が接続され、第１の電流電極に
正の出力端子が接続される第３のトランジスタと、制御
電極に正の第２の入力端子が接続され、第１の電流電極
に負の出力端子が接続される第４のトランジスタと、第
１のトランジスタ及び第２のトランジスタの第２の電流
電極と接続される直流的に未開放の第１のインピーダン
ス素子と、第３のトランジスタ及び第４のトランジスタ
の第２の電流電極と接続される直流的に未開放の第２の
インピーダンス素子と、第１のインピーダンス素子と接
続し、第１の入力端子が接続される第１のノードと、第
２のインピーダンス素子と接続する第２のノードと、第
１のノード及び第２のノードとを接続するインダクタ
と、第１の端子が第２のノードに接続され、第２の端子
が接地されるコンデンサと、第１のノード及び第２のノ
ードに接続される電流源とを備えるので、ノードＡ及び
ノードＢにおける信号の位相差が１８０°に近づいて、
変換利得が高くなる。

【０１０１】また、第１のトランジスタ及び第２のトラ
ンジスタの第２の電流電極と接続する第１の抵抗と、第
３のトランジスタ及び第４のトランジスタの第２の電流
電極と接続する第２の抵抗とを備えるので、さらに変換
利得が高くなる。

【０１０２】また、第１のトランジスタ及び第２のトラ
ンジスタの第２の電流電極と接続する第１のインダクタ
と、第３のトランジスタ及び第４のトランジスタの第２
の電流電極と接続する第２のインダクタとを備えるの
で、ノードＡ、ノードＢで生じる入力信号の高調波がト
ランジスタＱ１及びＱ２の共通エミッタ端子及びトラン
ジスタＱ３及びＱ４の共通エミッタ端子に入力される量
を低減する。

【０１０３】また、インダクタＬＰにおける直流損失が
小さいため、低電圧動作に適している。

【０１０４】また、第１のトランジスタ及び第２のトラ
ンジスタの第２の電流電極と接続する第１のフィルタ
と、第３のトランジスタ及び第４のトランジスタの第２
の電流電極と接続する第２のフィルタとを備えるので、
ノードＡ、ノードＢで生じる入力信号の高調波がトラン
ジスタＱ１及びＱ２の共通エミッタ端子及びトランジス
タＱ３及びＱ４の共通エミッタ端子に入力される量を低
減する。

【０１０５】また、第１のトランジスタ及び第２のトラ
ンジスタの第２の電流電極を第１のポートの正端子に接
続し、第３のトランジスタ及び第４のトランジスタの第
２の電流電極を第２のポートの負端子に接続する相互イ
ンダクタを備えるので、ノードＡ及びノードＢにおける
入力信号の位相差が１８０°に近づくように補正され
る。

【０１０６】また、制御電極に正の第２の入力端子が接
続され、第１の電流電極に正の出力端子が接続される第
１のトランジスタと、制御電極に負の第２の入力端子が
接続され、第１の電流電極に負の出力端子が接続される
第２のトランジスタと、制御電極に負の第２の入力端子
が接続され、第１の電流電極に正の出力端子が接続され
る第３のトランジスタと、制御電極に正の第２の入力端
子が接続され、第１の電流電極に負の出力端子が接続さ
れる第４のトランジスタと、第１のトランジスタ及び第
２のトランジスタの第２の電流電極と接続する第１のフ
ィルタと、第３のトランジスタ及び第４のトランジスタ
の第２の電流電極と接続する第２のフィルタと、第１の
フィルタと接続し、第１の入力端子が接続される第１の
ノードと、第２のフィルタと接続する第２のノードと、
第１のノード及び第２のノードとを接続する移相器と、
第１の端子が第２のノードに接続され、第２の端子が接
地されるコンデンサと、第１のノード及び第２のノード
に接続される電流源とを備えるので、さらに、ノードＡ
及びノードＢで生じる入力信号の高調波がトランジスタ
Ｑ１及びＱ２の共通エミッタ端子及びトランジスタＱ３
及びＱ４の共通エミッタ端子に入力される量を低減す
る。

【０１０７】また、制御電極に正の第２の入力端子が接
続され、第１の電流電極に正の出力端子が接続される第
１のトランジスタと、制御電極に負の第２の入力端子が
接続され、第１の電流電極に負の出力端子が接続される
第２のトランジスタと、制御電極に負の第２の入力端子
が接続され、第１の電流電極に正の出力端子が接続され
る第３のトランジスタと、制御電極に正の第２の入力端
子が接続され、第１の電流電極に負の出力端子が接続さ
れる第４のトランジスタと、制御電極に定電位が接続さ
れ、第１の電流電極に第１のトランジスタ及び第２のト
ランジスタの第２の電流電極が接続される第５のトラン
ジスタと、制御電極に定電位が接続され、第１の電流電
極に第３のトランジスタ及び第４のトランジスタの第２
の電流電極が接続される第６のトランジスタと、第５の
トランジスタの第２の電流電極と接続し、第１の入力端
子が接続される第１のノードと、第６のトランジスタの
第２の電流電極と接続する第２のノードと、第１のノー
ド及び第２のノードとを接続するインダクタと、第１の
端子が第２のノードに接続され、第２の端子が接地され
るコンデンサと、第１のノード及び第２のノードに接続
される電流源とを備えるので、ミキサ回路の低歪み化を
実現できる。

【０１０８】また、第１のノード及び第２のノードとの
間に接続される移相器を備えるので、さらにミキサ回路
の低歪み化を実現できる。

【０１０９】また、第５のトランジスタの第２の電流電
極と第１のノードとの間に接続される第２のインダクタ
と、第６のトランジスタの第２の電流電極と第２のノー
ドとの間に接続される第３のインダクタとを備えるの
で、さらにミキサ回路の低歪み化を実現できる。

【０１１０】さらに、第５のトランジスタの第２の電流
電極と第１のノードとの間に接続される直流的に未開放
の第１のインピーダンス素子と、第６のトランジスタの
第２の電流電極と第２のノードとの間に接続される直流
的に未開放の第２のインピーダンス素子とを備えるの
で、さらにミキサ回路の低歪み化を実現できる。

【図面の簡単な説明】

【図１】 この発明の実施の形態１によるミキサ回路の
回路図である。

【図２】 この発明の実施の形態２によるミキサ回路の
回路図である。

【図３】 この発明の実施の形態３によるミキサ回路の
回路図である。

【図４】 この発明の実施の形態４によるミキサ回路の
回路図である。

【図５】 この発明の実施の形態５によるミキサ回路の
回路図である。

【図６】 この発明の実施の形態６によるミキサ回路の
回路図である。

【図７】 この発明の実施の形態６によるミキサ回路の
Ｆｉｌｔｅｒの構成図である。

【図８】 この発明の実施の形態７によるミキサ回路の
回路図である。

【図９】 この発明の実施の形態９によるミキサ回路の
回路図である。

【図１０】 従来のギルバートセル型ミキサ回路の回路
図である。

【図１１】 従来の低電圧型ミキサ回路の回路図であ
る。

【図１２】 従来の別のタイプの低電圧型ミキサ回路の
回路図である。

【符号の説明】 １ トランジスタＱ１ ２ トラン
ジスタＱ２ ３ トランジスタＱ３ ４ トラン
ジスタＱ４ ５ 定電流源ＩＥＥ ６ 定電流源ＩＥＥ ７ インダクタＬＥ ８ インピ
ーダンスＺｐ ９ インピーダンスＺｐ １０ コンデンサＣＥ １８ 抵抗ＲＰ １９ 抵抗
ＲＰ ３８ インダクタＬＰ ３９ イン
ダクタＬＰ ５８ 相互インダクタ ７８ Ｆｉｌｔｅｒ ７９ Ｆｉ
ｌｔｅｒ ８７ 移相器 ８８ Ｆｉｌｔｅｒ ８９ Ｆｉ
ｌｔｅｒ １０５ トランジスタＱ５ １０６ ト
ランジスタＱ６ １３５ トランジスタＱ５ １３６ ト
ランジスタＱ６ １３８ インダクタＬＰ １３９ イ
ンダクタＬＰ

Claims (10)

【特許請求の範囲】
1. 【請求項１】 制御電極に正の第２の入力端子が接続さ
   れ、第１の電流電極に正の出力端子が接続される第１の
   トランジスタと、 制御電極に負の第２の入力端子が接続され、第１の電流
   電極に負の出力端子が接続される第２のトランジスタ
   と、 制御電極に前記負の第２の入力端子が接続され、第１の
   電流電極に前記正の出力端子が接続される第３のトラン
   ジスタと、 制御電極に前記正の第２の入力端子が接続され、第１の
   電流電極に前記負の出力端子が接続される第４のトラン
   ジスタと、 前記第１のトランジスタ及び前記第２のトランジスタの
   第２の電流電極と接続される直流的に未開放の第１のイ
   ンピーダンス素子と、 前記第３のトランジスタ及び前記第４のトランジスタの
   第２の電流電極と接続される直流的に未開放の第２のイ
   ンピーダンス素子と、 前記第１のインピーダンス素子と接続し、第１の入力端
   子が接続される第１のノードと、 前記第２のインピーダンス素子と接続する第２のノード
   と、 前記第１のノード及び前記第２のノードとを接続するイ
   ンダクタと、 第１の端子が前記第２のノードに接続され、第２の端子
   が接地されるコンデンサと、 前記第１のノード及び前記第２のノードに接続される電
   流源とを備えるミキサ回路。
2. 【請求項２】 第１のトランジスタ及び第２のトランジ
   スタの第２の電流電極と接続する第１の抵抗と、 第３のトランジスタ及び第４のトランジスタの第２の電
   流電極と接続する第２の抵抗とを備える請求項１記載の
   ミキサ回路。
3. 【請求項３】 第１のトランジスタ及び第２のトランジ
   スタの第２の電流電極と接続する第１のインダクタと、 第３のトランジスタ及び第４のトランジスタの第２の電
   流電極と接続する第２のインダクタとを備える請求項１
   記載のミキサ回路。
4. 【請求項４】 第１のトランジスタ及び第２のトランジ
   スタの第２の電流電極と接続する第１のフィルタと、 第３のトランジスタ及び第４のトランジスタの第２の電
   流電極と接続する第２のフィルタとを備える請求項１記
   載のミキサ回路。
5. 【請求項５】 第１のトランジスタ及び第２のトランジ
   スタの第２の電流電極を第１のポートの正端子に接続
   し、第３のトランジスタ及び第４のトランジスタの第２
   の電流電極を第２のポートの負端子に接続する相互イン
   ダクタを備える請求項１記載のミキサ回路。
6. 【請求項６】 制御電極に正の第２の入力端子が接続さ
   れ、第１の電流電極に正の出力端子が接続される第１の
   トランジスタと、 制御電極に負の第２の入力端子が接続され、第１の電流
   電極に負の出力端子が接続される第２のトランジスタ
   と、 制御電極に前記負の第２の入力端子が接続され、第１の
   電流電極に前記正の出力端子が接続される第３のトラン
   ジスタと、 制御電極に前記正の第２の入力端子が接続され、第１の
   電流電極に前記負の出力端子が接続される第４のトラン
   ジスタと、 前記第１のトランジスタ及び前記第２のトランジスタの
   第２の電流電極と接続する第１のフィルタと、 前記第３のトランジスタ及び前記第４のトランジスタの
   第２の電流電極と接続する第２のフィルタと、 前記第１のフィルタと接続し、第１の入力端子が接続さ
   れる第１のノードと、 前記第２のフィルタと接続する第２のノードと、 前記第１のノード及び前記第２のノードとを接続する移
   相器と、 第１の端子が前記第２のノードに接続され、第２の端子
   が接地されるコンデンサと、 前記第１のノード及び前記第２のノードに接続される電
   流源とを備えるミキサ回路。
7. 【請求項７】 制御電極に正の第２の入力端子が接続さ
   れ、第１の電流電極に正の出力端子が接続される第１の
   トランジスタと、 制御電極に負の第２の入力端子が接続され、第１の電流
   電極に負の出力端子が接続される第２のトランジスタ
   と、 制御電極に前記負の第２の入力端子が接続され、第１の
   電流電極に前記正の出力端子が接続される第３のトラン
   ジスタと、 制御電極に前記正の第２の入力端子が接続され、第１の
   電流電極に前記負の出力端子が接続される第４のトラン
   ジスタと、 制御電極に定電位が接続され、第１の電流電極に前記第
   １のトランジスタ及び前記第２のトランジスタの第２の
   電流電極が接続される第５のトランジスタと、 制御電極に定電位が接続され、第１の電流電極に前記第
   ３のトランジスタ及び前記第４のトランジスタの第２の
   電流電極が接続される第６のトランジスタと、 前記第５のトランジスタの第２の電流電極と接続し、第
   １の入力端子が接続される第１のノードと、 前記第６のトランジスタの第２の電流電極と接続する第
   ２のノードと、 前記第１のノード及び前記第２のノードとを接続するイ
   ンダクタと、 第１の端子が前記第２のノードに接続され、第２の端子
   が接地されるコンデンサと、 前記第１のノード及び前記第２のノードに接続される電
   流源とを備えるミキサ回路。
8. 【請求項８】 第１のノード及び第２のノードとの間に
   接続される移相器を備える請求項７記載のミキサ回路。
9. 【請求項９】 第５のトランジスタの第２の電流電極と
   第１のノードとの間に接続される第２のインダクタと、 第６のトランジスタの第２の電流電極と第２のノードと
   の間に接続される第３のインダクタとを備える請求項７
   記載のミキサ回路。
10. 【請求項１０】 第５のトランジスタの第２の電流電極
    と第１のノードとの間に接続される直流的に未開放の第
    １のインピーダンス素子と、 第６のトランジスタの第２の電流電極と第２のノードと
    の間に接続される直流的に未開放の第２のインピーダン
    ス素子とを備える請求項７記載のミキサ回路。