[go: up one dir, main page]

JP2001111192A - Electronic component and manufacturing method thereof, electronic device and ultrasonic sensor component - Google Patents

Electronic component and manufacturing method thereof, electronic device and ultrasonic sensor component

Info

Publication number
JP2001111192A
JP2001111192A JP29040799A JP29040799A JP2001111192A JP 2001111192 A JP2001111192 A JP 2001111192A JP 29040799 A JP29040799 A JP 29040799A JP 29040799 A JP29040799 A JP 29040799A JP 2001111192 A JP2001111192 A JP 2001111192A
Authority
JP
Japan
Prior art keywords
spacer
electronic component
circuit board
electrodes
circuit boards
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP29040799A
Other languages
Japanese (ja)
Inventor
Takashi Togasaki
隆 栂嵜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP29040799A priority Critical patent/JP2001111192A/en
Publication of JP2001111192A publication Critical patent/JP2001111192A/en
Pending legal-status Critical Current

Links

Landscapes

  • Combinations Of Printed Boards (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a laminated package which has package structure composed of laminated circuit boards, does not require the side surface wirings of the circuit boards and is low in cost, an electronic component using the laminated package and, further, an electronic apparatus and an ultrasonic sensor component using the electronic components. SOLUTION: Circuit boards 3a, 3b and 3c are electrically connected to an interlayer connection board 11 with side surface connection electrodes 10a, 10b...10n formed on the cut surfaces of spacers 6a, 6b...6n.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は複数の回路基板を積
層した電子部品の構造、および、その製造方法に及びそ
れを用いた電子機器および超音波センサ部品に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a structure of an electronic component in which a plurality of circuit boards are stacked, a manufacturing method thereof, and an electronic device and an ultrasonic sensor component using the same.

【0002】[0002]

【従来の技術】例えば、超音波センサでは、構成部品で
ある超音波センサアレイの高密度化が進展している。そ
れに伴って、その内部に搭載する電子部品を実装した回
路基板の高密度化の技術も開発が進められている。
2. Description of the Related Art For example, in an ultrasonic sensor, the density of an ultrasonic sensor array, which is a component, is increasing. Along with this, a technology for increasing the density of a circuit board on which electronic components mounted thereon are mounted has been developed.

【0003】回路基板の高密度化技術の主なものは、回
路基板の電子部品の実装面に沿った横方向では、導体パ
ターンの細線化やバイアホールの小径化である。多ピン
ICの増加に伴い導体パターンの細線化は一層要求が高
まっており、また、表裏両面の配線を接続できるバイア
ホールは、孔径とランド幅を極小に設定することができ
るので、配線可能領域をより多く確保することができる
ので広く用いられており、小径化が進められている。
[0003] The main techniques for increasing the density of a circuit board are thinning of a conductor pattern and reduction of a diameter of a via hole in a horizontal direction along a mounting surface of an electronic component of the circuit board. As the number of multi-pin ICs increases, the demand for thinner conductor patterns has become more demanding. In addition, via holes to which wiring on both front and back surfaces can be connected can be set to extremely small hole diameters and land widths. Is widely used because it is possible to secure a larger diameter, and the diameter is being reduced.

【0004】一方、回路基板の板厚方向の高密度実装は
複数枚の回路基板を縦方向に層状に組合せる多層化であ
る。なお、回路基板の多層化は、ただ、単に、配線の高
密度化を実現するだけでなく併せて、(イ)電源インピ
ーダンスを低く、かつ、均一に設定でき、雑音レベルを
低下させ動作を安定させる。(ロ)内層にアース層を設
けることで、クロストークを減少させる。(ハ)配線長
を極力短く設計することで、伝播遅延時間を短縮させ
る。等の作用が得られる。
On the other hand, high-density mounting of a circuit board in the thickness direction is a multi-layer structure in which a plurality of circuit boards are combined in layers in the vertical direction. In addition, the multi-layered circuit board not only realizes higher density wiring, but also (a) lowers and uniformly sets the power supply impedance, lowers the noise level, and stabilizes the operation. Let it. (B) By providing a ground layer in the inner layer, crosstalk is reduced. (C) The propagation delay time is reduced by designing the wiring length as short as possible. And the like.

【0005】この回路基板の多層化については、各層の
回路基板間の電気的な接続技術が必要になる。それら
は、通常、回路基板の側面同士を電気的に接続している
場合が多く、半導体装置の多層配線とも共通した技術が
用いられている。例えば、回路基板の側面を用いた接続
技術では、積層したLSIの側面に薄膜配線を形成し
て、積層したLSI間を接続した積層パッケージに関す
る技術が特開平9−45858号公報に開示されてい
る。
[0005] In order to increase the number of circuit boards, an electrical connection technique between the circuit boards in each layer is required. In many cases, the side surfaces of the circuit board are usually electrically connected to each other, and a technique common to the multilayer wiring of the semiconductor device is used. For example, in connection technology using the side surface of a circuit board, Japanese Patent Application Laid-Open No. 9-45858 discloses a technology relating to a stacked package in which thin-film wiring is formed on the side surface of a stacked LSI and the stacked LSIs are connected. .

【0006】[0006]

【発明が解決しようとする課題】しかしながら、特開平
9−45858号公報に開示された、LSIの側面に薄
膜配線を形成する技術では、LSIを積層した後に各パ
ッケージ毎に側面薄膜配線を形成する必要がある。その
ため、各パッケージの側面配線を一括して形成すること
はできず、それぞれ、パッケージ毎に個々に側面薄膜配
線を形成している。
However, in the technique disclosed in Japanese Patent Application Laid-Open No. 9-45858, in which thin film wiring is formed on the side surface of an LSI, the side thin film wiring is formed for each package after stacking the LSI. There is a need. For this reason, the side wiring of each package cannot be formed collectively, and the side thin film wiring is individually formed for each package.

【0007】このパッケージ毎に個々に側面薄膜配線を
形成するプロセスは、一括形成でないためにスループッ
トが低く、かつ、生産コストが高い。
The process of forming the side surface thin film wiring individually for each package has a low throughput and a high production cost since it is not a batch formation.

【0008】本発明はこれらの事情にもとづいて成され
たもので、回路基板を積層した積層パッケージ構造にお
いて、回路基板の側面配線が不要で、かつ、低コストな
積層パッケージとその積層パッケージを用いた電子部
品、更には、その電子部品を用いた電子機器及び超音波
センサ部品を提供することを目的としている。
The present invention has been made on the basis of these circumstances. In a laminated package structure in which circuit boards are laminated, a low-cost laminated package which does not require side wiring of the circuit board and which uses the laminated package. It is another object of the present invention to provide an electronic component, and an electronic device and an ultrasonic sensor component using the electronic component.

【0009】[0009]

【課題を解決するための手段】請求項1の発明による手
段によれば、機能部品が実装された回路基板が、導電可
能な端子が埋設されたスぺーサを介して積層されて構成
される電子部品であって、前記スぺーサの前記端子が、
前記回路基板上の配線に接する面と側面に露出する面を
有し、前記側面に露出した面が他の電気部品と接続可能
に設けられていることを特徴とする電子部品である。
According to the first aspect of the present invention, a circuit board on which a functional component is mounted is formed by laminating via a spacer in which conductive terminals are embedded. An electronic component, wherein the terminal of the spacer is
An electronic component having a surface in contact with wiring on the circuit board and a surface exposed on a side surface, wherein the surface exposed on the side surface is provided so as to be connectable to another electric component.

【0010】また請求項2の発明による手段によれば、
前記スペーサは、直方体状で一側面と下面に連通する複
数の側面接続電極が形成されていることを特徴とする電
子部品である。
According to the second aspect of the present invention,
The electronic component is characterized in that the spacer is formed in a rectangular parallelepiped shape and has a plurality of side surface connection electrodes communicating with one side surface and the lower surface.

【0011】また請求項3の発明による手段によれば、
前記スペーサの前記一側面に形成された側面接続電極
は、切断面であることを特徴とする電子部品である。
According to the third aspect of the present invention,
The side surface connection electrode formed on the one side surface of the spacer is a cut surface, and is an electronic component.

【0012】また請求項4の発明による手段によれば、
前記回路基板どうしの間は、封止材が充填されているこ
とを特徴とする電子部品である。
Further, according to the means of the present invention,
An electronic component is characterized in that a sealing material is filled between the circuit boards.

【0013】また請求項5の発明による手段によれば、
絶縁材料からなる板状体に導電材料からなる配線を形成
し、これらを切断してえられる断面にさらに前記導電材
料を露出させて側面電極となしスぺーサを形成する工程
と、機能部品が実装された回路基板上の電極に前記スぺ
ーサの導電材料部分を接合し、前記スぺーサの絶縁材料
部分にさらに前記回路基板を接合して積層する工程を有
することを特徴とする電子部品の製造方法である。
According to the invention of claim 5,
A step of forming wiring made of a conductive material on a plate made of an insulating material, and exposing the conductive material further to a cross section obtained by cutting them to form a side electrode and a spacer; An electronic component, comprising: bonding an electrically conductive material portion of the spacer to an electrode on a mounted circuit board; and bonding and laminating the circuit board to an insulating material portion of the spacer. It is a manufacturing method of.

【0014】また請求項6の発明による手段によれば、
前記の電子部品を用いたことを特徴とする電子機器であ
る。
Further, according to the means of the present invention,
An electronic device using the electronic component.

【0015】また請求項7の発明による手段によれば、
機能部品が実装され、かつ、I/O電極を備えた複数の
回路基板と、前記I/O電極上に接続された側面接続電
極を備えて前記回路基板どうしを積層するスぺーサと、
前記側面接続電極に対応して2次元状に配置され、か
つ、該側面接続電極にそれぞれ電気的に接続されたI/
O電極が形成された超音波振動子を具備した超音波セン
サ部品において、前記I/O電極と接続されている側面
接続電極の接続面は、積層された前記回路基板の前記ス
ぺーサを切断することにより露出した断面であることを
特徴とする超音波センサ部品である。
Further, according to the means of the present invention,
A plurality of circuit boards on which functional components are mounted and provided with I / O electrodes, and a spacer for laminating the circuit boards with side connection electrodes connected on the I / O electrodes;
I / Os arranged two-dimensionally corresponding to the side surface connection electrodes and electrically connected to the side surface connection electrodes, respectively.
In the ultrasonic sensor component including the ultrasonic transducer on which the O electrode is formed, the connection surface of the side surface connection electrode connected to the I / O electrode cuts the spacer of the laminated circuit board. An ultrasonic sensor component characterized in that it has a cross-section exposed by doing so.

【0016】[0016]

【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して説明する。
Embodiments of the present invention will be described below with reference to the drawings.

【0017】図1は本発明の一実施の形態を示す積層回
路基板による電子部品の側面断面図である。電子部品1
を構成する積層回路基板2は3枚の回路基板3a、3
b、3cが層状に構成され、各回路基板3a、3b、3
c間は接着材による接着層4a、4bによりスペーサ5
a、5b…5nを介して接着固定されている。また、各
回路基板3a、3b、3c上には、それぞれ導体パター
ンによりI/O電極6a、6b、6cが形成され、I/
O電極6a、6b、6c上にはそれぞれの所定の位置に
機能部品であるLSI7a、7b…7nとチップ部品8
a、8b…8nおよびスペーサ5a、5b…5n等がは
んだ付けにより実装されている。スペーサ5a、5b…
5nは回路基板3a、3b、3cの両側端に端面の全域
に渡って設けられているもので、回路基板3a、3b、
3c上のI/O電極6a、6b、6cにはんだ付けによ
り電気的に接合されている。また、スペーサ5a、5b
…5nの高さは回路基板3a、3b、3c上に実装する
全てのLSI7a、7b…7nとチップ部品8a、8b
…8nよりも高く設定されている。
FIG. 1 is a side sectional view of an electronic component using a laminated circuit board according to an embodiment of the present invention. Electronic component 1
Are composed of three circuit boards 3a, 3a
b, 3c are formed in layers, and each of the circuit boards 3a, 3b, 3
c between the spacers 5 by the adhesive layers 4a and 4b of the adhesive.
a, 5b... 5n are bonded and fixed. On each of the circuit boards 3a, 3b, 3c, I / O electrodes 6a, 6b, 6c are formed by conductor patterns, respectively.
On the O-electrodes 6a, 6b, 6c, LSIs 7a, 7b...
8n and spacers 5a, 5b... 5n are mounted by soldering. Spacers 5a, 5b ...
5n is provided on both side ends of the circuit boards 3a, 3b, 3c over the entire end face, and the circuit boards 3a, 3b,
It is electrically connected to the I / O electrodes 6a, 6b, 6c on 3c by soldering. Also, spacers 5a, 5b
... 5n have the heights of all the LSIs 7a, 7b... 7n and chip components 8a, 8b mounted on the circuit boards 3a, 3b, 3c.
.. Are set higher than 8n.

【0018】スペーサ5a、5b…5nは、図2に斜視
図を示すように直方体状のエポキシ樹脂からなる絶縁体
9に複数のCuからなる側面接続電極10a、10b…
10nが規則的に設けられている。この側面接続電極1
0a、10b…10nは、側面側に形成された各部分は
それぞれが矩形状であり、幅方向(側面電極が並んでい
る方向)と高さ方向(側面電極が並んでいる方向に対し
て直角方向)のとのアスペクト比(高さ/幅比)は1.
0以上に設定されている。一例を挙げれば、幅が50μ
mで、高さが100μmのストライプ状の側面接続電極
10a、10b…10nが100μmピッチで形成され
ている。
The spacers 5a, 5b... 5n are formed on a rectangular parallelepiped insulator 9 as shown in a perspective view in FIG.
10n are provided regularly. This side connection electrode 1
.. 10n, each of the portions formed on the side surface has a rectangular shape, and is perpendicular to the width direction (the direction in which the side electrodes are arranged) and the height direction (the direction in which the side electrodes are arranged). Direction) and the aspect ratio (height / width ratio) is 1.
It is set to 0 or more. For example, if the width is 50μ
., 10n are formed at a pitch of 100 μm.

【0019】このスぺーサ5a、5b…5nは、一方の
主面に平行な溝が複数本形成可能な金型(不図示)にエ
ポキシ樹脂を注入して所定の厚さの板状に固め、溝を導
電材料である銅によって埋めることによって構成された
ものである。溝と溝との間のエポキシ樹脂が各々の端子
間の絶縁を行なっており、この溝の間隔あるいは溝その
ものの幅を変えることにより、種々の配線基板に対応可
能なものとなる。また、厚さ方向がスぺーサ5a、5b
…5nの高さ方向となるので、この板厚を調整すること
により、種々の応用製品に対応可能となる。溝は、絶縁
材料からなる板状体の表面に研削加工を施すことによっ
ても得ることができる。また、溝への銅の充填について
は、電解めっきにより溝を銅で埋めた後、表面を研磨し
て平坦化することにより得られる。または、絶縁材料か
らなる板状体の表面に銅板を貼着し、端子幅ごとにこの
鋼板を研削する。好ましくは、この研削により得られた
溝を絶縁材料によって埋めてスぺーサとする。このよう
に、スぺーサ5a、5b…5nの側面接続電極10a、
10b…10nは機械的に形成された溝に導電物質を満
たして形成するので、その断面の面積を大きくできる。
溝の幅は積層する基板の配線の幅に拘束されるため厚さ
方向に延接する必要があるが、これも任意に設定するこ
とが可能であり、電極面積を大きくすることができるか
ら、他の電気部品との接続を容易にする。必要に応じて
切断面を板状体の主面に対して斜交させることにより、
より大きな電極を得ることも可能になる。
The spacers 5a, 5b... 5n are formed by injecting an epoxy resin into a mold (not shown) in which a plurality of grooves parallel to one main surface can be formed and solidifying them into a plate having a predetermined thickness. , And the grooves are filled with copper as a conductive material. The epoxy resin between the grooves insulates the terminals from each other, and by changing the interval between the grooves or the width of the grooves themselves, it becomes possible to cope with various wiring boards. The thickness direction is the spacers 5a and 5b.
.. 5n in the height direction. By adjusting this plate thickness, it becomes possible to cope with various applied products. The grooves can also be obtained by grinding the surface of a plate-shaped body made of an insulating material. The filling of the groove with copper can be obtained by filling the groove with copper by electrolytic plating, and then polishing and flattening the surface. Alternatively, a copper plate is attached to the surface of a plate made of an insulating material, and the steel plate is ground for each terminal width. Preferably, the groove obtained by the grinding is filled with an insulating material to form a spacer. Thus, the side connection electrodes 10a of the spacers 5a, 5b,.
Since 10b... 10n are formed by filling a mechanically formed groove with a conductive material, the cross-sectional area can be increased.
Since the width of the groove is restricted by the width of the wiring of the substrate to be laminated, it is necessary to extend in the thickness direction, but this can also be arbitrarily set, and the electrode area can be increased. Facilitates connection with electrical components. By making the cut surface oblique to the main surface of the plate as needed,
Larger electrodes can also be obtained.

【0020】図3はスペーサにより3枚の回路基板が層
状に接着されて組合された積層回路基板の斜視図であ
る。それぞれの回路基板3a、3b、3cは、回路基板
3a、3b、3cのI/O電極6a、6b、6c上に搭
載されたスペーサ5a、5b…5nを介して相互に接合
されている。また、側面接続電極10a、10b…10
nのアスぺクト比が高いため、露出した側面接続電極1
0a、10b…10nの断面は層間接続用基板11に設
けられた各電極(不図示)と接続するのに十分な大きさ
を備えている。
FIG. 3 is a perspective view of a laminated circuit board in which three circuit boards are bonded in a layered manner by spacers. The circuit boards 3a, 3b, 3c are joined to each other via spacers 5a, 5b,... 5n mounted on the I / O electrodes 6a, 6b, 6c of the circuit boards 3a, 3b, 3c. Also, the side connection electrodes 10a, 10b... 10
n has a high aspect ratio, the exposed side surface connection electrode 1
The cross-sections of 0a, 10b... 10n are large enough to connect to respective electrodes (not shown) provided on the interlayer connection substrate 11.

【0021】また、回路基板3a、3b、3c上の各L
SI7a、7b…7nと各チップ部品8a、8b…8n
は絶縁材料の封止材12で封止されている。したがっ
て、各回路基板3a、3b、3c間も絶縁材料の封止材
12で充填された状態になる。
Each L on the circuit boards 3a, 3b, 3c
7n and each chip component 8a, 8b... 8n
Are sealed with a sealing material 12 of an insulating material. Accordingly, the space between the circuit boards 3a, 3b, and 3c is also filled with the sealing material 12 made of an insulating material.

【0022】また、層間接続用基板11は積層回路基板
2と外部との信号の入出力の役割も担っているため、層
間接続用基板11上には外部との入出力の接続用に、直
径φ300μmのはんだバンプ13a、13b…13n
が700μmピッチでアレイ状に形成されている。
Since the interlayer connection board 11 also plays a role of inputting and outputting signals between the multilayer circuit board 2 and the outside, the interlayer connection board 11 has a diameter for connecting input and output with the outside. φ300 μm solder bumps 13a, 13b ... 13n
Are formed in an array at a pitch of 700 μm.

【0023】また、放熱性の向上や機械的補強のため、
積層回路基板2の底面と層間接続用基板11の間はシリ
コーン系樹脂、エポキシ系樹脂もしくは導電性ぺースト
からなる接着材層14により接着されている。
In order to improve heat dissipation and mechanical reinforcement,
The bottom surface of the multilayer circuit board 2 and the board 11 for interlayer connection are adhered by an adhesive layer 14 made of a silicone resin, an epoxy resin or a conductive paste.

【0024】次に、これらの構成の電子部品1の製造方
法について図4(a)から(e)を参照して説明する。
Next, a method of manufacturing the electronic component 1 having these structures will be described with reference to FIGS.

【0025】図4(a)に示すように、ガラスエポキシ
プリント板である回路基板3a、3b、3cの表面に形
成された導体パターンによりI/O電極6a、6b、6
c上には、LSI7a、7b…7nとチップ部品8a、
8b…8nが実装されている。なお、回路基板3a、3
b、3cのI/O電極6a、6b、6cとLSI7a、
7b…7nの電極はフリップチップボンディングにより
はんだ接合されている。
As shown in FIG. 4A, I / O electrodes 6a, 6b, 6 are formed by conductor patterns formed on the surfaces of circuit boards 3a, 3b, 3c which are glass epoxy printed boards.
7c and chip components 8a,
8b... 8n are mounted. The circuit boards 3a, 3
b, 3c I / O electrodes 6a, 6b, 6c and LSI 7a,
The electrodes 7b... 7n are soldered by flip chip bonding.

【0026】また、回路基板3a、3b、3cのI/O
電極6a、6b、6c上の所定箇所には、図4(b)に
示すように、スペーサ5a、5b…5nを同様にフリッ
プチップボンディングで搭載する。それにより、スペー
サ5a、5b…5n上のCuからなる側面接続電極10
a、10b…10nと回路基板3a、3b、3c上のI
/O電極6a、6b、6cははんだ付けにより電気的に
接合される。
The I / O of the circuit boards 3a, 3b, 3c
As shown in FIG. 4B, spacers 5a, 5b,... 5n are similarly mounted on predetermined positions on the electrodes 6a, 6b, 6c by flip chip bonding. Thereby, the side connection electrode 10 made of Cu on the spacers 5a, 5b,.
a, 10b... 10n and I on the circuit boards 3a, 3b, 3c
The / O electrodes 6a, 6b, 6c are electrically connected by soldering.

【0027】次に、各回路基板3a、3b、3c上に搭
載されたスペーサ5a、5b…5nの上面にエポキシ系
の接着剤を塗布する。その状態で、図4(c)に示すよ
うに、LSI7a、7b…7nとチップ部品8a、8b
…8nとスペーサ5a、5b…5nがそれぞれ搭載され
た各回路基板3a、3b、3cを積層し、エポキシ系の
接着剤で接着層4a、4bを形成して接着固定する。
Next, an epoxy-based adhesive is applied to the upper surfaces of the spacers 5a, 5b,... 5n mounted on the circuit boards 3a, 3b, 3c. In this state, as shown in FIG. 4C, the LSIs 7a, 7b... 7n and the chip components 8a, 8b
.. 8n and the circuit boards 3a, 3b, 3c on which the spacers 5a, 5b,... 5n are mounted, respectively, and the adhesive layers 4a, 4b are formed with an epoxy-based adhesive and fixed.

【0028】なお、スペーサ5a、5b…5nで各回路
基板3a、3b、3c同士を積層固定する際に、回路基
板3a、3b、3c上のLSI7a、7b…7nやチッ
プ部品8a、8b…8nの搭載部分を、機械的保護と耐
湿性向上の目的のためシリコン系樹脂やエボキシ系樹脂
による封止材12で封止してもよい。また、それらの封
止材12はスペーサ5a、5b…5nの上面の接着層4
a、4bの形成も同時に兼ねることができる。
When the circuit boards 3a, 3b, 3c are stacked and fixed by the spacers 5a, 5b,... 5n, the LSIs 7a, 7b,. May be sealed with a sealing material 12 made of a silicone resin or an ethoxy resin for the purpose of mechanical protection and improvement of moisture resistance. The sealing material 12 is formed on the adhesive layer 4 on the upper surface of the spacers 5a, 5b,.
The formation of a and 4b can also serve at the same time.

【0029】次に、図4(d)に示すように、積層され
た回路基板3a、3b、3c(以下、積層回路基板2と
言う)のスペーサ5a、5b…5n上の部分毎にダイシ
ングソー(不図示)で切断して、両端が切断面になって
いる個別の積層回路基板2を作製する。各積層回路基板
2の両端の切断面は、それぞれ、切断により側面接続電
極10a、10b…10nの断面が露出し、回路基板3
a、3b、3cからの入出力電極として使用することが
可能となる。
Next, as shown in FIG. 4D, a dicing saw is provided for each portion of the laminated circuit boards 3a, 3b, 3c (hereinafter, referred to as a laminated circuit board 2) on the spacers 5a, 5b,. (Not shown) to produce individual laminated circuit boards 2 having both ends cut. The cross sections of the side connection electrodes 10a, 10b,.
a, 3b and 3c can be used as input / output electrodes.

【0030】次に、図4(e)に示すように、積層回路
基板2上の側面接続電極10a、10b…10nと層間
接続用基板11上の層間配線電極をはんだ接合して電子
部品1を構成する。なお、側面接続電極10a、10b
…10nと層間配線電極のはんだ接合は、形成したはん
だバンプ14a、14b…14nによって行う。つま
り、はんだバンプ14a、14b…14nは、はんだぺ
ースト印刷法もしくは電気めっき法を用いて層間接続用
基板11上に予め形成しておく。
Next, as shown in FIG. 4 (e), the side face connection electrodes 10a, 10b... 10n on the multilayer circuit board 2 and the interlayer wiring electrodes on the interlayer connection board 11 are soldered to form the electronic component 1. Constitute. The side connection electrodes 10a, 10b
.. 10n and the interlayer wiring electrodes are joined by the formed solder bumps 14a, 14b. That is, the solder bumps 14a, 14b,..., 14n are formed in advance on the interlayer connection substrate 11 using a solder paste printing method or an electroplating method.

【0031】なお、上述の場合は、図4(c)に示した
ように、スペーサ5a、5b…5nで各回路基板3a、
3b、3c同士を積層固定する際に、回路基板3a、3
b、3c上のLSI7a、7b…7nやチップ部品8
a、8b…8nの搭載部分を、機械的保護と耐湿性向上
の目的のためシリコーン系樹脂やエボキシ系樹脂による
封止材12で封止したが、特に封止をおこなわなくても
問題のない場合は、図5に示したように、積層した回路
基板3a、3b、3c同士をスペーサ5a、5b…5n
の上面の接着層4a、4bで固定したのみでよく、スペ
ーサ5a、5b…5nにより機械的な強度を維持する。
In the above case, as shown in FIG. 4C, each circuit board 3a, 5b,.
When the layers 3b and 3c are stacked and fixed together, the circuit boards 3a and 3c
LSIs 7a, 7b... 7n and chip components 8 on b, 3c
The mounting portions of a, 8b... 8n are sealed with a sealing material 12 of a silicone-based resin or an epoxy-based resin for the purpose of mechanical protection and improvement of moisture resistance, but there is no problem even if sealing is not particularly performed. In this case, as shown in FIG. 5, the laminated circuit boards 3a, 3b, 3c are separated from each other by spacers 5a, 5b,.
Need only be fixed with the adhesive layers 4a, 4b on the upper surface of the substrate, and the mechanical strength is maintained by the spacers 5a, 5b,.

【0032】また、上述の場合は3枚の回路基板3a、
3b、3cを用いて積層回路基板2を構成したが、回路
基板3a、3b、3cの枚数は3枚に限定されず必要に
応じて任意に増減することができる。
In the above case, three circuit boards 3a,
Although the laminated circuit board 2 is configured by using the circuit boards 3b and 3c, the number of the circuit boards 3a, 3b and 3c is not limited to three and can be arbitrarily increased or decreased as needed.

【0033】以上に示すような方法により、積層した回
路基板3a、3b、3cどうしの電気的接続を容易に実
現することが可能となり、積層パッケージタイプの電子
部品1を低コストで提供することが可能となる。
By the method as described above, electrical connection between the laminated circuit boards 3a, 3b, 3c can be easily realized, and the laminated package type electronic component 1 can be provided at low cost. It becomes possible.

【0034】図6(a)から(c)は、本発明の電子部
品を超音波センサアレイに適用した一例の組立順序を示
す模式図である。
FIGS. 6A to 6C are schematic views showing an assembling sequence of an example in which the electronic component of the present invention is applied to an ultrasonic sensor array.

【0035】超音波センサ(不図示)を構成する超音波
センサアレイ31は、超音波センサ素子(超音波振動
子)32a、32b…32nに水晶等を用いた圧電型振
動子の場合でも、チタン酸バリウム等の強磁電体を用い
た電歪振動子の場合等でも、各センサ素子毎に駆動・信
号処理回路が必要なために回路規模が大きくなる。その
ため、高密度化のためには上述の実施の形態で示したよ
うな積層回路基板33が不可欠である。
The ultrasonic sensor array 31 constituting the ultrasonic sensor (not shown) can be made of titanium-based piezoelectric vibrators using quartz or the like for the ultrasonic sensor elements (ultrasonic vibrators) 32a, 32b. Even in the case of an electrostrictive vibrator using a strong magnetic material such as barium oxide, the circuit scale becomes large because a drive / signal processing circuit is required for each sensor element. Therefore, the laminated circuit board 33 as described in the above embodiment is indispensable for higher density.

【0036】図6(a)は積層回路基板33の一端側に
接続用フレキシブル基板34を接続した状態を示す模式
図で、一端側に接続用フレキシブル基板34を接続した
積層回路基板33には、その内部に超音波振動子の駆動
・測定用回路用のLSI(不図示)やチップ部品(不図
示)が実装され、他端側にはそれぞれの超音波振動子
(不図示)に対応する部分に側面接続電極35a,35
b…35nが2次元アレイ状に形成されている。
FIG. 6A is a schematic view showing a state in which a connection flexible board 34 is connected to one end of the laminated circuit board 33. The laminated circuit board 33 in which the connection flexible board 34 is connected to one end is An LSI (not shown) and a chip component (not shown) for a drive / measurement circuit of the ultrasonic transducer are mounted therein, and a portion corresponding to each ultrasonic transducer (not shown) is provided on the other end side. Side connection electrodes 35a, 35
35n are formed in a two-dimensional array.

【0037】一方、図6(b)に示すように、圧電体か
らなる超音波振動子32a、32b…32n上の側面接
続電極35a,35b…35nに対応した位置にバンプ
電極36a、36b…36nを2次元アレイ状に形成す
る。このバンプ電極36a、36b…36nと側面接続
電極35a,35b…35n各々の電極の間隔は、いず
れも、超音波センサの高精細化の為、超音波振動子32
a、32b…32nが2次元のアレイ状に配置されてい
る間隔に対応して、そのピッチは200μmである。な
お、バンプ電極36a、36b…36nは、はんだぺー
ストもしくは導電ぺーストの印刷、もしくははんだボー
ルの搭載によって形成している。
On the other hand, as shown in FIG. 6B, bump electrodes 36a, 36b... 36n are provided at positions corresponding to side connection electrodes 35a, 35b... 35n on ultrasonic transducers 32a, 32b. Are formed in a two-dimensional array. The bump electrodes 36a, 36b... 36n and the side face connection electrodes 35a, 35b.
The pitch is 200 μm, corresponding to the intervals at which a, 32b... 32n are arranged in a two-dimensional array. The bump electrodes 36a, 36b... 36n are formed by printing a solder paste or a conductive paste or mounting a solder ball.

【0038】図6(c)は積層回路基板33と超音波振
動子32a、32b…32nをバンプ電極36a、36
b…36nにより接続して、超音波センサアレイ31を
形成した状態を示す図面である。積層回路基板33と超
音波振動子32a、32b…32nは、図示しない実装
機で位置合わせして仮接合し、その状態でリフロー炉
(不図示)の内部を通過させてはんだ接合して超音波セ
ンサアレイ31を作製する。
FIG. 6C shows that the laminated circuit board 33 and the ultrasonic vibrators 32a, 32b.
36b is a drawing showing a state in which the ultrasonic sensor array 31 is formed by being connected by 36n. The laminated circuit board 33 and the ultrasonic transducers 32a, 32b... 32n are aligned and temporarily joined by a mounting machine (not shown), and then passed through an inside of a reflow furnace (not shown) to be solder-joined and ultrasonically joined. The sensor array 31 is manufactured.

【0039】上述の場合は、本発明の電子部品を超音波
センサアレイに適用したが、その他の電子機器にも広く
同様に適用することができる。
In the above-described case, the electronic component of the present invention is applied to an ultrasonic sensor array. However, the electronic component can be widely applied to other electronic devices.

【0040】本発明は、上述のように、高アスぺクト比
のストライブ状の側面接続電極を備えたスペーサを介し
て複数の多面取り回路基板を積層する。その際に、回路
基板上のI/O電極と側面接続電極とを電気的に接続し
ておき、次に、積層された回路基板のスペーサ上を切断
することにより側面接続電極の断面を露出させる。その
後に、露出した側面接続電極断面をI/O電極としてフ
レキシブル基板からなる層間接続用基板によって積層さ
れた回路基板どうしを電気的に接続する。また、スペー
サ上の側面接続電極は回路基板とは別に作製されるた
め、機械的研削等により、容易に高アスぺクト比の電極
形状を得ることが出来る。
According to the present invention, as described above, a plurality of multiple circuit boards are stacked via a spacer having a stripe-shaped side connection electrode having a high aspect ratio. At this time, the I / O electrodes on the circuit board and the side connection electrodes are electrically connected, and then the cross section of the side connection electrodes is exposed by cutting the spacers of the stacked circuit boards. . Thereafter, the circuit boards laminated by the interlayer connection board made of a flexible board are electrically connected with the exposed side surface connection electrode cross section as an I / O electrode. Further, since the side surface connection electrode on the spacer is manufactured separately from the circuit board, an electrode shape having a high aspect ratio can be easily obtained by mechanical grinding or the like.

【0041】また、電極断面のアスぺクト比が高いた
め、側面接続電極の断面の寸法は層間接続用基板上の電
極と接続するのに十分な大きさを備えている。そのため
層間接続用基板との接続が容易であるので、回路基板側
面に特別な側面配線を形成する必要がない。
Since the aspect ratio of the electrode cross section is high, the cross-sectional dimension of the side connection electrode is large enough to connect to the electrode on the interlayer connection substrate. Therefore, connection to the interlayer connection substrate is easy, and there is no need to form a special side wiring on the side surface of the circuit board.

【0042】また、層間接続用基板も回路基板と別途作
製されたものを用いるるため、それらを組合せて多面取
りによる一括形成をおこない、その後に、それぞれを切
断分離することにより、量産化に適した低コストでの作
製が可能であり、低コストな積層パッケージとそれを用
いた電子部品や超音波センサ部品を提供することができ
る。
Further, since the substrate for interlayer connection is formed separately from the circuit board, they are combined to perform collective formation by multi-paneling, and then cut and separated to be suitable for mass production. In addition, it is possible to provide a low-cost laminated package and an electronic component or an ultrasonic sensor component using the same, at low cost.

【0043】[0043]

【発明の効果】本発明によれば、側面配線が不要で低コ
ストに生産できる積層パッケージタイプの電子部品を得
ることができる。
According to the present invention, it is possible to obtain a laminated package type electronic component which does not require side wiring and can be produced at low cost.

【0044】また、その電子部品を適用した様々な電子
機器や超音波センサ部品を得ることができる。
Also, various electronic devices and ultrasonic sensor parts using the electronic parts can be obtained.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施の形態を示す積層回路基板によ
る電子部品の側面断面図。
FIG. 1 is a side sectional view of an electronic component using a laminated circuit board according to an embodiment of the present invention.

【図2】スペーサの斜視図。FIG. 2 is a perspective view of a spacer.

【図3】スペーサにより回路基板が層状に接着されて組
合された積層回路基板の斜視図。
FIG. 3 is a perspective view of a laminated circuit board in which circuit boards are bonded in a layered manner by spacers.

【図4】(a)から(e)は、本発明の電子部品の製造
方法についての説明図。
FIGS. 4A to 4E are diagrams illustrating a method for manufacturing an electronic component according to the present invention.

【図5】本発明の電子部品の製造方法の変形例の説明
図。
FIG. 5 is an explanatory view of a modification of the method for manufacturing an electronic component according to the present invention.

【図6】(a)から(c)は、本発明の電子部品を超音
波センサアレイに適用した例の組立順序を示す模式図。
FIGS. 6A to 6C are schematic diagrams showing an assembling order of an example in which the electronic component of the present invention is applied to an ultrasonic sensor array.

【符号の説明】[Explanation of symbols]

1…電子部品、2…積層回路基板、3a、3b、3c…
回路基板、5a、5b…5n…スペーサ、6a、6b…
6n…スペーサ、10a、10b…10n…側面接続電
極、11…層間接続用基板、31…超音波センサアレイ
DESCRIPTION OF SYMBOLS 1 ... Electronic component, 2 ... Laminated circuit board, 3a, 3b, 3c ...
Circuit board, 5a, 5b ... 5n ... spacer, 6a, 6b ...
6n spacer, 10a, 10b 10n side connection electrode, 11 substrate for interlayer connection, 31 ultrasonic sensor array

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】 機能部品が実装された回路基板が、導電
可能な端子が埋設されたスぺーサを介して積層されて構
成される電子部品であって、前記スぺーサの前記端子
が、前記回路基板上の配線に接する面と側面に露出する
面を有し、前記側面に露出した面が他の電気部品と接続
可能に設けられていることを特徴とする電子部品。
An electronic component in which a circuit board on which a functional component is mounted is stacked via a spacer having a conductive terminal embedded therein, wherein the terminal of the spacer is An electronic component having a surface in contact with wiring on the circuit board and a surface exposed on a side surface, wherein the surface exposed on the side surface is provided so as to be connectable to another electric component.
【請求項2】 前記スペーサは、直方体状で一側面と下
面に連通する複数の側面接続電極が形成されていること
を特徴とする請求項1記載の電子部品。
2. The electronic component according to claim 1, wherein the spacer has a rectangular parallelepiped shape and a plurality of side surface connection electrodes communicating with one side surface and the lower surface.
【請求項3】 前記スペーサの前記一側面に形成された
側面接続電極は、切断面であることを特徴とする請求項
1記載の電子部品。
3. The electronic component according to claim 1, wherein the side surface connection electrode formed on the one side surface of the spacer is a cut surface.
【請求項4】 前記回路基板どうしの間は、封止材が充
填されていることを特徴とする請求項1記載の電子部
品。
4. The electronic component according to claim 1, wherein a sealing material is filled between the circuit boards.
【請求項5】 絶縁材料からなる板状体に導電材料から
なる配線を形成し、これらを切断してえられる断面にさ
らに前記導電材料を露出させて側面電極となしスぺーサ
を形成する工程と、機能部品が実装された回路基板上の
電極に前記スぺーサの導電材料部分を接合し、前記スぺ
ーサの絶縁材料部分にさらに前記回路基板を接合して積
層する工程を有することを特徴とする電子部品の製造方
法。
5. A step of forming wiring made of a conductive material on a plate made of an insulating material, cutting the wiring, exposing the conductive material to a cross section obtained, and forming side electrodes and a spacer. Bonding a conductive material portion of the spacer to an electrode on a circuit board on which a functional component is mounted, and further bonding and laminating the circuit board to an insulating material portion of the spacer. Characteristic electronic component manufacturing method.
【請求項6】 請求項1乃至4記載の電子部品を用いた
ことを特徴とする電子機器。
6. An electronic apparatus using the electronic component according to claim 1.
【請求項7】 機能部品が実装され、かつ、I/O電極
を備えた複数の回路基板と、前記I/O電極上に接続さ
れた側面接続電極を備えて前記回路基板どうしを積層す
るスぺーサと、前記側面接続電極に対応して2次元状に
配置され、かつ、該側面接続電極にそれぞれ電気的に接
続されたI/O電極が形成された超音波振動子を具備し
た超音波センサ部品において、 前記I/O電極と接続されている側面接続電極の接続面
は、積層された前記回路基板の前記スぺーサを切断する
ことにより露出した断面であることを特徴とする超音波
センサ部品。
7. A plurality of circuit boards on which functional components are mounted and provided with I / O electrodes, and a plurality of circuit boards provided with side connection electrodes connected on the I / O electrodes and which are stacked together. An ultrasonic wave comprising a spacer and an ultrasonic vibrator which is two-dimensionally arranged corresponding to the side surface connection electrode and has an I / O electrode electrically connected to the side surface connection electrode, respectively. In the sensor component, the connection surface of the side surface connection electrode connected to the I / O electrode has a cross section exposed by cutting the spacer of the laminated circuit board. Sensor parts.
JP29040799A 1999-10-13 1999-10-13 Electronic component and manufacturing method thereof, electronic device and ultrasonic sensor component Pending JP2001111192A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29040799A JP2001111192A (en) 1999-10-13 1999-10-13 Electronic component and manufacturing method thereof, electronic device and ultrasonic sensor component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29040799A JP2001111192A (en) 1999-10-13 1999-10-13 Electronic component and manufacturing method thereof, electronic device and ultrasonic sensor component

Publications (1)

Publication Number Publication Date
JP2001111192A true JP2001111192A (en) 2001-04-20

Family

ID=17755626

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29040799A Pending JP2001111192A (en) 1999-10-13 1999-10-13 Electronic component and manufacturing method thereof, electronic device and ultrasonic sensor component

Country Status (1)

Country Link
JP (1) JP2001111192A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6984882B2 (en) 2002-06-21 2006-01-10 Renesas Technology Corp. Semiconductor device with reduced wiring paths between an array of semiconductor chip parts
US7696616B2 (en) 2005-01-31 2010-04-13 Spansion Llc Stacked type semiconductor device and method of fabricating stacked type semiconductor device
JP2011222704A (en) * 2010-04-08 2011-11-04 Murata Mfg Co Ltd Circuit module
CN106332448A (en) * 2016-08-06 2017-01-11 麦克思商务咨询(深圳)有限公司 Ultrasonic wave sensor and electronic apparatus equipped with same

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6984882B2 (en) 2002-06-21 2006-01-10 Renesas Technology Corp. Semiconductor device with reduced wiring paths between an array of semiconductor chip parts
US7696616B2 (en) 2005-01-31 2010-04-13 Spansion Llc Stacked type semiconductor device and method of fabricating stacked type semiconductor device
JP2011222704A (en) * 2010-04-08 2011-11-04 Murata Mfg Co Ltd Circuit module
CN102263069A (en) * 2010-04-08 2011-11-30 株式会社村田制作所 Circuit module
CN106332448A (en) * 2016-08-06 2017-01-11 麦克思商务咨询(深圳)有限公司 Ultrasonic wave sensor and electronic apparatus equipped with same
CN106332448B (en) * 2016-08-06 2019-04-12 业成科技(成都)有限公司 Ultrasonic sensor and electronic device with the ultrasonic sensor

Similar Documents

Publication Publication Date Title
JP3876082B2 (en) Manufacturing method of two-dimensional array type module
EP1683198B1 (en) Semiconductor device and manufacturing method thereof
JP4199588B2 (en) Wiring circuit board manufacturing method and semiconductor integrated circuit device manufacturing method using the wiring circuit board
CN100350602C (en) High performance, low cost microelectronic circuit package with interposer
US6020629A (en) Stacked semiconductor package and method of fabrication
US8381394B2 (en) Circuit board with embedded component and method of manufacturing same
JP2967344B2 (en) Stacked semiconductor package module and manufacturing method of stacked semiconductor package module
KR20060069231A (en) Multi-stage semiconductor module and manufacturing method
JPH1056099A (en) Multilayer circuit board and method of manufacturing the same
JP4798237B2 (en) IC mounting board and multilayer printed wiring board
JP4070470B2 (en) Multilayer circuit board for semiconductor device, manufacturing method thereof, and semiconductor device
US20170207148A1 (en) Lead frame and semiconductor device
CN111147989B (en) Chip-on-array with interposer for multidimensional transducer arrays
CN110139464A (en) Circuit board, the method and electronic device for manufacturing circuit board
JP4074040B2 (en) Semiconductor module
JP2008270362A (en) Multilayer wiring board and manufacturing method thereof
US7200924B2 (en) Method of packaging electronic parts
CN104183554A (en) electronic device module and manufacturing method thereof
KR101832494B1 (en) Bga semiconductor package and manufacturing method thereof
CN1830083B (en) Semiconductor device and manufacturing method thereof
KR102205195B1 (en) Semiconductor package with stacked chips and method for fabricating the same
JPH07131895A (en) Two-dimensional array type ultrasonic probe and manufacturing method thereof
JP2001111192A (en) Electronic component and manufacturing method thereof, electronic device and ultrasonic sensor component
US10985098B2 (en) Electronic component mounting substrate, electronic device, and electronic module
KR101132304B1 (en) Semiconductor package and method for fabricating the same