JP2001110604A - Laminated ceramic electronic component and manufacturing method therefor - Google Patents
Laminated ceramic electronic component and manufacturing method thereforInfo
- Publication number
- JP2001110604A JP2001110604A JP28562899A JP28562899A JP2001110604A JP 2001110604 A JP2001110604 A JP 2001110604A JP 28562899 A JP28562899 A JP 28562899A JP 28562899 A JP28562899 A JP 28562899A JP 2001110604 A JP2001110604 A JP 2001110604A
- Authority
- JP
- Japan
- Prior art keywords
- ceramic
- layer
- internal electrode
- layers
- glass
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000919 ceramic Substances 0.000 title claims abstract description 104
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 9
- 239000000126 substance Substances 0.000 claims description 12
- 238000009713 electroplating Methods 0.000 claims description 10
- 238000000034 method Methods 0.000 claims description 7
- 238000010304 firing Methods 0.000 claims description 5
- 238000010030 laminating Methods 0.000 claims description 3
- 238000003825 pressing Methods 0.000 claims description 2
- 239000011248 coating agent Substances 0.000 claims 1
- 238000000576 coating method Methods 0.000 claims 1
- 239000011521 glass Substances 0.000 abstract description 55
- 238000007747 plating Methods 0.000 abstract description 22
- 229910010272 inorganic material Inorganic materials 0.000 description 3
- 239000011147 inorganic material Substances 0.000 description 3
- 230000007797 corrosion Effects 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 229910052718 tin Inorganic materials 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 229910018100 Ni-Sn Inorganic materials 0.000 description 1
- 229910018532 Ni—Sn Inorganic materials 0.000 description 1
- 229910052772 Samarium Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- 239000011230 binding agent Substances 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 239000010419 fine particle Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 229910052748 manganese Inorganic materials 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 239000002244 precipitate Substances 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 229910052727 yttrium Inorganic materials 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
Landscapes
- Ceramic Capacitors (AREA)
- Thermistors And Varistors (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】この発明は、複数のセラミッ
ク層と複数の内部電極層とを有するセラミック積層体の
端面に外部電極を備える積層セラミック電子部品に関
し、特に、外部電極に電解メッキ層を有する積層セラミ
ック電子部品に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a multilayer ceramic electronic component having an external electrode on an end face of a ceramic laminate having a plurality of ceramic layers and a plurality of internal electrode layers, and more particularly, to an external electrode having an electrolytic plating layer. The present invention relates to a multilayer ceramic electronic component.
【0002】[0002]
【従来の技術】積層セラミック電子部品の一例として、
チップ型サーミスタを用いて説明する。チップ型サーミ
スタにおいて、Agなどの導電性ペーストを焼付けた外
部電極の上に、半田付け性の向上やAgの半田喰われの
抑制などを目的として、NiやSnなどからなる膜を電
解メッキにより形成する場合、外部電極近傍のサーミス
タ素子が腐食、溶解して、抵抗値変化を生じるという問
題がある。これは、焼付けにより形成された外部電極が
比較的ポーラスであるため、メッキ工程において、メッ
キ液が外部電極を通ってサーミスタ素子内に侵入するか
らである。2. Description of the Related Art As an example of a multilayer ceramic electronic component,
This will be described using a chip thermistor. In a chip-type thermistor, a film made of Ni, Sn, etc. is formed by electroplating on external electrodes baked with a conductive paste such as Ag for the purpose of improving solderability and suppressing Ag erosion. In such a case, there is a problem that the thermistor element near the external electrode is corroded and dissolved to cause a change in resistance value. This is because the plating solution penetrates into the thermistor element through the external electrode in the plating step because the external electrode formed by baking is relatively porous.
【0003】したがって、チップ型サーミスタは、サー
ミスタ素子の端面から内部に向かってガラスを拡散させ
たり、さらに、サーミスタ素子の端面にガラス層を形成
したりして、サーミスタ素子のシール性を向上させ、電
解メッキ時の外部電極近傍のサーミスタ素子の腐食を防
止している。Accordingly, the chip type thermistor improves the sealing property of the thermistor element by diffusing glass from the end face of the thermistor element toward the inside, and further forming a glass layer on the end face of the thermistor element. Corrosion of the thermistor element near the external electrode during electrolytic plating is prevented.
【0004】例えば、本出願人による特開平10−13
5063号公報には、図5に示すような積層セラミック
電子部品1が開示されている。積層セラミック電子部品
1は、複数のセラミック層2aと、セラミック層2a間
に形成された複数の内部電極3、3とを含むセラミック
積層体2と、セラミック積層体2の端面に焼付けにより
形成された外部電極4a、4aと、外部電極4a、4a
の上に形成されたメッキ膜4b、4bおよび4c、4c
と、からなる。さらに、セラミック積層体2の端面から
内部に向かってガラスリッチな領域5a、5aが存在
し、さらに、セラミック積層体2の端面と外部電極4
a、4aとの間にガラス層5b、5bが形成されてい
る。[0004] For example, Japanese Patent Application Laid-Open No.
Japanese Patent Publication No. 5063 discloses a multilayer ceramic electronic component 1 as shown in FIG. The multilayer ceramic electronic component 1 is formed by baking on a ceramic laminate 2 including a plurality of ceramic layers 2a, a plurality of internal electrodes 3 formed between the ceramic layers 2a, and an end face of the ceramic laminate 2. External electrodes 4a, 4a and external electrodes 4a, 4a
Plating films 4b, 4b and 4c, 4c formed on
And consisting of Further, glass-rich regions 5a and 5a exist from the end face of the ceramic laminate 2 to the inside, and the end face of the ceramic laminate 2 and the external electrode 4
The glass layers 5b and 5b are formed between the glass layers 5a and 4a.
【0005】[0005]
【発明が解決しようとする課題】積層セラミック電子部
品1のガラスリッチな領域5a、5aは、セラミック積
層体2の端面にガラスペーストを塗布し、これを熱拡散
させることにより形成される。また、ガラス層5b、5
bは、外部電極4a、4aの焼付けに際して、微細な粒
子のガラスフリットを含有する導電性ペーストを高速で
焼付け、ガラス成分をセラミック積層体2の端面と外部
電極4a、4aとの界面に多く存在させることにより形
成される。The glass-rich regions 5a and 5a of the multilayer ceramic electronic component 1 are formed by applying a glass paste to an end face of the ceramic laminate 2 and thermally diffusing the paste. In addition, the glass layers 5b, 5
b, when the external electrodes 4a, 4a are baked, a conductive paste containing glass frit of fine particles is baked at a high speed, and a large amount of glass components are present at the interface between the end face of the ceramic laminate 2 and the external electrodes 4a, 4a. It is formed by having
【0006】しかしながら、上記の方法では、ガラスペ
ーストがうまくセラミック積層体2の内部に拡散しなか
ったり、あるいは、導電性ペースト中のガラス成分がう
まくセラミック積層体2の端面と外部電極4a、4aと
の界面に析出しないことがある。すると、内部電極3、
3と外部電極4a、4aとの電気的接続が不確実になっ
たり、シール性が不十分で、セラミック積層体2の端面
からセラミック層2aと内部電極3、3との界面にメッ
キ液が侵入して、セラミック層2aと内部電極3、3と
の間が剥がれやすくなるなど、電気特性が劣化してしま
う。However, according to the above method, the glass paste does not diffuse well into the ceramic laminate 2 or the glass component in the conductive paste does not diffuse well into the end faces of the ceramic laminate 2 and the external electrodes 4a, 4a. May not precipitate at the interface of Then, the internal electrodes 3,
3 and the external electrodes 4a, 4a become unreliable or have insufficient sealing properties, and a plating solution enters the interface between the ceramic layer 2a and the internal electrodes 3, 3 from the end face of the ceramic laminate 2. As a result, electrical characteristics are deteriorated, for example, the ceramic layer 2a and the internal electrodes 3 are easily peeled off.
【0007】さらに、焼結済みの個々のセラミック積層
体2の端面にガラスペーストを塗布して熱処理を施すこ
とは、工程が複雑でコストが高い。Furthermore, applying a glass paste to the end face of each sintered ceramic laminate 2 and performing a heat treatment involves a complicated process and a high cost.
【0008】この発明の目的は、内部電極と外部電極と
の電気的接続が確実で、かつメッキ時にセラミック層と
内部電極との界面にメッキ液が侵入するのを防止した、
信頼性の高い積層セラミック電子部品を、容易かつ安価
な製造方法で提供することである。SUMMARY OF THE INVENTION It is an object of the present invention to ensure that the internal electrode and the external electrode are electrically connected, and to prevent the plating solution from entering the interface between the ceramic layer and the internal electrode during plating.
An object of the present invention is to provide a highly reliable multilayer ceramic electronic component by an easy and inexpensive manufacturing method.
【0009】[0009]
【課題を解決するための手段】この第1の発明に係る積
層セラミック電子部品は、複数のセラミック層と、この
セラミック層間に形成された内部電極層と、を有するセ
ラミック積層体の端面に、前記内部電極層と電気的に接
続する外部電極が形成されており、前記セラミック積層
体の端面から内部に向かって、前記セラミック層と内部
電極層との界面に無機物からなる層が形成されているこ
とを特徴とする。According to a first aspect of the present invention, there is provided a multilayer ceramic electronic component comprising: a ceramic laminated body having a plurality of ceramic layers and an internal electrode layer formed between the ceramic layers; An external electrode electrically connected to the internal electrode layer is formed, and a layer made of an inorganic substance is formed at an interface between the ceramic layer and the internal electrode layer from the end face of the ceramic laminate toward the inside. It is characterized by.
【0010】この第2の発明に係る積層セラミック電子
部品は、前記セラミック層と内部電極層との界面に形成
された無機物からなる層から、該無機物が拡散し、高比
抵抗な領域を形成しているていることを特徴とする。In the multilayer ceramic electronic component according to the second aspect of the invention, the inorganic substance diffuses from a layer made of the inorganic substance formed at the interface between the ceramic layer and the internal electrode layer to form a high resistivity region. It is characterized by having.
【0011】この第3の発明に係る積層セラミック電子
部品は、前記外部電極は電解メッキ層を有することを特
徴とする。[0011] In the multilayer ceramic electronic component according to a third aspect of the present invention, the external electrode has an electrolytic plating layer.
【0012】この第4の発明に係る積層セラミック電子
部品の製造方法は、セラミックグリーンシートを準備す
る工程と、前記セラミックグリーンシートの両端部から
内方に向かって導電性ペーストを塗布する工程と、前記
導電性ペーストの上面を覆うように、セラミックグリー
ンシートの両端部に無機物を塗布する工程と、このセラ
ミックグリーンシートを積層、圧着し、焼成して、セラ
ミック積層体を得る工程と、前記セラミック積層体の両
端部に、外部電極を形成する工程と、を備えることを特
徴とする。According to a fourth aspect of the present invention, there is provided a method of manufacturing a multilayer ceramic electronic component, comprising the steps of: preparing a ceramic green sheet; and applying a conductive paste inwardly from both ends of the ceramic green sheet. A step of applying an inorganic substance to both ends of the ceramic green sheet so as to cover the upper surface of the conductive paste; a step of laminating, pressing and firing the ceramic green sheets to obtain a ceramic laminate; Forming external electrodes at both ends of the body.
【0013】この第5の発明に係る積層セラミック電子
部品の製造方法は、セラミックグリーンシートの両端部
から内方に向かって導電性ペーストを塗布する工程の前
に、セラミックグリーンシートの両端部に、無機物を塗
布する工程をさらに、備えることを特徴とする。In the method of manufacturing a multilayer ceramic electronic component according to a fifth aspect of the present invention, before the step of applying a conductive paste inward from both ends of the ceramic green sheet, the both ends of the ceramic green sheet are The method further includes a step of applying an inorganic substance.
【0014】これにより、セラミック層と内部電極層と
の界面に形成された無機物からなる層が、メッキ液がセ
ラミック積層体の端面から該界面に沿って侵入するのを
防止する。Thus, the inorganic layer formed at the interface between the ceramic layer and the internal electrode layer prevents the plating liquid from entering along the interface from the end face of the ceramic laminate.
【0015】[0015]
【0016】[0016]
【実施例1】この発明における一つの実施の形態につい
て、図1に示すチップ型負特性サーミスタ11を参考に
説明する。Embodiment 1 An embodiment of the present invention will be described with reference to a chip type negative characteristic thermistor 11 shown in FIG.
【0017】チップ型負特性サーミスタ11は、複数の
セラミック層12aを積層してなる負特性サーミスタ素
体12と、セラミック層12a間に形成された対向する
内部電極層13、13と、負特性サーミスタ素体12の
両端面に、内部電極層13、13の一端と電気的に接続
するように形成された外部電極14、14とからなる。
外部電極14、14は、焼付け電極層14a、14a
と、その上に形成されたメッキ層14b、14bとから
なる。The chip type negative temperature coefficient thermistor 11 includes a negative temperature coefficient thermistor body 12 formed by laminating a plurality of ceramic layers 12a, opposing internal electrode layers 13, 13 formed between the ceramic layers 12a, and a negative temperature coefficient thermistor. External electrodes 14 are formed on both end surfaces of the element body 12 so as to be electrically connected to one ends of the internal electrode layers 13.
The external electrodes 14 and 14 are baked electrode layers 14a and 14a.
And plating layers 14b, 14b formed thereon.
【0018】また、負特性サーミスタ素体12のセラミ
ック層12aと内部電極層13との界面のうち、少なく
とも上側界面には、ガラス層15aが形成され、さら
に、そのガラス層15aから上下積層方向にガラスが拡
散して、負特性サーミスタ素体12の端面から内部に向
かって、中央部の比抵抗に比べ高比抵抗な領域15b、
15bが形成されている。A glass layer 15a is formed on at least the upper interface of the interface between the ceramic layer 12a of the negative characteristic thermistor element 12 and the internal electrode layer 13, and furthermore, from the glass layer 15a in the vertical stacking direction. The glass is diffused, and from the end face of the negative temperature coefficient thermistor body 12 toward the inside, a region 15b having a higher specific resistance than the central specific resistance,
15b are formed.
【0019】このチップ型負特性サーミスタ11は、以
下の工程を経て作製される。まず、Mn、Ni、Co、
Alなどの酸化物を主成分とするサーミスタ材料に、有
機バインダー、溶剤などを所定量加え、厚み40〜60
μmのグリーンシートを作製し、所定サイズにカットす
る。次に、図2に示すように、グリーンシート16の表
面に、両端部からそれぞれ内部に向かってAg−Pdか
らなる導電性ペースト17、17を1〜3μmの厚みで
スクリーン印刷する。この導電性ペースト17、17
は、内部電極層13、13を形成するものである。The chip type negative characteristic thermistor 11 is manufactured through the following steps. First, Mn, Ni, Co,
A predetermined amount of an organic binder, a solvent, and the like are added to a thermistor material mainly containing an oxide such as Al, and the thickness is 40 to 60.
A green sheet of μm is prepared and cut into a predetermined size. Next, as shown in FIG. 2, conductive pastes 17, 17 made of Ag-Pd are screen-printed on the surface of the green sheet 16 from both ends toward the inside with a thickness of 1 to 3 μm. This conductive paste 17, 17
Is for forming the internal electrode layers 13 and 13.
【0020】さらに、このグリーンシート16の上に、
両端部からそれぞれ内方に向かって、導電性ペースト1
7、17の上面を覆うように、Al−B−Siからなる
ガラスペースト18、18を5〜10μmの厚みでスク
リーン印刷する。このガラスペースト18、18は、ガ
ラス層15aを形成するものである。Further, on this green sheet 16,
Conductive paste 1 from both ends toward the inside
The glass pastes 18, 18 made of Al—B—Si are screen-printed with a thickness of 5 to 10 μm so as to cover the upper surfaces of the layers 7 and 17. The glass pastes 18 form the glass layer 15a.
【0021】そして、導電性ペースト17、17および
ガラスペースト18、18を塗布したグリーンシート1
6を必要枚数積層し、所定厚みになるように油圧プレス
機で圧着し、一体化する。その後、1200℃で焼成す
る。これにより、負特性サーミスタ素体12のセラミッ
ク層12aと内部電極層13との界面のうち、少なくと
も上側界面にガラス層15aが形成されるとともに、ガ
ラスペースト18、18のガラス成分の一部が上下に積
層方向に拡散し、負特性サーミスタ素体12の端面から
内部に向かって、中央部の比抵抗に比べ高比抵抗な領域
15b、15bが形成される。The green sheet 1 coated with the conductive pastes 17, 17 and the glass pastes 18, 18
6 are laminated in a required number, and are pressure-bonded by a hydraulic press so as to have a predetermined thickness and integrated. Thereafter, firing is performed at 1200 ° C. Thereby, among the interfaces between the ceramic layer 12a of the negative characteristic thermistor element body 12 and the internal electrode layer 13, the glass layer 15a is formed at least on the upper interface, and a part of the glass components of the glass pastes 18, 18 is vertically Then, regions 15b, 15b having a higher specific resistance than the central specific resistance are formed from the end surface of the negative characteristic thermistor element body 12 toward the inside.
【0022】なお、このとき、グリーンシート16に塗
布したガラスペースト18のガラス成分が全て拡散する
のではなく、もともとの個所にガラス成分が一定量残っ
て、ガラス層15aを形成するように、焼成温度や焼成
時間、およびガラスペースト18の組成を調整してお
く。At this time, not all of the glass components of the glass paste 18 applied to the green sheet 16 are diffused, but a certain amount of the glass components remains at the original location, and the firing is performed so that the glass layer 15a is formed. The temperature, firing time, and composition of the glass paste 18 are adjusted in advance.
【0023】また、図1では、ガラス層15aは、セラ
ミック層12aと内部電極層13との界面のうち、上側
界面だけに形成されているが、実際は、ガラスペースト
18の拡散により、下側界面にも形成されることが好ま
しい。In FIG. 1, the glass layer 15 a is formed only at the upper interface of the interface between the ceramic layer 12 a and the internal electrode layer 13, but actually, the lower interface is formed by the diffusion of the glass paste 18. It is also preferred that it is formed also.
【0024】さらに、図2では、チップ一個分の負特性
サーミスタ素体12で説明したが、実際は、大面積のグ
リーンシートに、図2のようなパターンを複数個作製
し、所定サイズのチップ状に切断することにより、複数
個のチップ状の負特性サーミスタ素体12を得る。Further, in FIG. 2, the negative characteristic thermistor body 12 for one chip has been described. However, actually, a plurality of patterns as shown in FIG. Then, a plurality of chip-shaped negative characteristic thermistor bodies 12 are obtained.
【0025】次に、上記の方法で作製した負特性サーミ
スタ素体12の両端部に、内部電極層13、13と電気
的に接続するように外部電極14、14を形成する。ま
ず、下地層としてAgからなる外部電極用の導電ペース
トを塗布し、800℃で焼付け、焼付け電極層14a、
14aを形成する。さらに、焼付け電極層14a、14
aの上に電解メッキ法により、Ni−Snからなるメッ
キ層14b、14bを形成して、チップ型負特性サーミ
スタ11を得る。Next, external electrodes 14 and 14 are formed on both ends of the negative temperature coefficient thermistor body 12 manufactured by the above method so as to be electrically connected to the internal electrode layers 13 and 13. First, a conductive paste for an external electrode made of Ag is applied as a base layer, and baked at 800 ° C. to form a baked electrode layer 14a.
14a is formed. Furthermore, the baked electrode layers 14a, 14
A plated layer 14b, 14b made of Ni—Sn is formed on the layer a by electrolytic plating to obtain a chip type negative characteristic thermistor 11.
【0026】このチップ型負特性サーミスタ11は、負
特性サーミスタ素体12の端面から内部に向かって、セ
ラミック層12aと内部電極層13との界面にガラス層
15aが形成されているので、従来例のセラミック積層
体2端面にのみガラス層5aが形成された積層セラミッ
ク電子部品1と比較して、メッキ層14b、14b形成
時に負特性サーミスタ素体12端面からセラミック層1
2aと内部電極層13との界面にメッキ液が侵入しにく
い。ガラス層15aが、セラミック層12aと内部電極
層13との下側界面にも形成されていると、より効果的
である。In this chip type negative temperature coefficient thermistor 11, a glass layer 15a is formed at the interface between the ceramic layer 12a and the internal electrode layer 13 from the end face of the negative temperature coefficient thermistor body 12 toward the inside. Compared with the multilayer ceramic electronic component 1 in which the glass layer 5a is formed only on the end face of the ceramic laminate 2, the ceramic layer 1 from the end face of the negative characteristic thermistor element 12 when the plating layers 14b, 14b are formed.
The plating solution does not easily enter the interface between 2a and the internal electrode layer 13. It is more effective if the glass layer 15a is also formed on the lower interface between the ceramic layer 12a and the internal electrode layer 13.
【0027】さらに、負特性サーミスタ素体12の端面
から内部に向かって、中央部の比抵抗に比べ高比抵抗な
領域15b、15bが形成されているので、従来例のセ
ラミック積層体2端面から内部に向かってガラスリッチ
な領域5a、5aが存在している積層セラミック電子部
品1と同様、外部電極14、14近傍のサーミスタ素体
12内にメッキ液が侵入しにくい。Furthermore, since regions 15b, 15b having a higher specific resistance than the central portion are formed from the end surface of the negative temperature coefficient thermistor body 12 toward the inside, the conventional ceramic laminate 2 end surface is formed. As in the case of the multilayer ceramic electronic component 1 in which the glass-rich regions 5a, 5a are present toward the inside, the plating solution does not easily enter the thermistor body 12 near the external electrodes 14, 14.
【0028】[0028]
【実施例2】この発明における他の実施の形態につい
て、図3に示す負特性サーミスタ素体12’、および図
4(a)、(b)に示す負特性サーミスタ11’、負特
性サーミスタ11’’を参考に説明する。ただし、実施
例1の負特性サーミスタ素体12、および負特性サーミ
スタ11と同一のものには、同一の符号を付し、詳細な
説明を省略する。Embodiment 2 In another embodiment of the present invention, a negative characteristic thermistor body 12 'shown in FIG. 3, and negative characteristic thermistors 11' and 11 'shown in FIGS. 4 (a) and 4 (b). 'Will be explained as a reference. However, the same components as those of the negative characteristic thermistor body 12 and the negative characteristic thermistor 11 of the first embodiment are denoted by the same reference numerals, and detailed description thereof will be omitted.
【0029】負特性サーミスタ素体12’は、以下の工
程を経て作製される。まず、図3に示すように、所定サ
イズにカットしたグリーンシート16を準備し、このグ
リーンシート16の表面に、両端部からそれぞれ内方に
向かって、ガラスペースト18、18をスクリーン印刷
する。次に、前記ガラスペースト18、18の上面を覆
うように、グリーンシート16の上に、両端部からそれ
ぞれ内方に向かって導電性ペースト17、17をスクリ
ーン印刷する。さらに、前記導電性ペースト17、17
の上面を覆うように、グリーンシート16の上に、両端
部からそれぞれ内方に向かって、ガラスペースト18、
18をスクリーン印刷する。そして、この導電性ペース
ト17、17およびガラスペースト18、18を塗布し
たグリーンシート16を必要枚数積層し、所定厚みにな
るように油圧プレス機で圧着して一体化し、1200℃
で焼成する。The negative characteristic thermistor body 12 'is manufactured through the following steps. First, as shown in FIG. 3, a green sheet 16 cut to a predetermined size is prepared, and glass pastes 18 are screen-printed on the surface of the green sheet 16 from both ends inward. Next, conductive pastes 17, 17 are screen-printed inward from both ends, respectively, on the green sheet 16 so as to cover the upper surfaces of the glass pastes 18, 18. Further, the conductive paste 17, 17
A glass paste 18 is applied on the green sheet 16 from both ends inward so as to cover the upper surface of
18 is screen printed. Then, a required number of green sheets 16 coated with the conductive pastes 17 and 17 and the glass pastes 18 and 18 are laminated in a required number, and pressed and integrated with a hydraulic press so as to have a predetermined thickness.
Baking.
【0030】この負特性サーミスタ素体12’の製造方
法によれば、実施例1のグリーンシート16の両端部か
ら内方に向かって導電性ペースト17、17を塗布する
工程の前に、グリーンシート16の両端部にガラスペー
スト18、18を塗布する工程をさらに備えることによ
り、負特性サーミスタ素体12’のセラミック層12a
と内部電極層13との上下両界面に確実にガラス層15
a、15aを形成することができる。According to the method of manufacturing the negative characteristic thermistor body 12 ′, before the step of applying the conductive pastes 17 from both ends of the green sheet 16 in the first embodiment to the inside, the green sheet The method further comprises a step of applying glass pastes 18 on both ends of the ceramic layer 12, so that the ceramic layers 12 a of the negative characteristic thermistor body 12 ′ are formed.
Glass layer 15 on both upper and lower interfaces between
a and 15a can be formed.
【0031】この負特性サーミスタ素体12’を用いた
負特性サーミスタについて、図4(a)、(b)を参考
に説明する。図4(a)に示す負特性サーミスタ11’
は、負特性サーミスタ素体12’の両端面に内部電極層
13、13と電気的に接続する外部電極14、14が形
成されている。負特性サーミスタ素体12’は、セラミ
ック層12aと内部電極層13との上下両界面にガラス
層15a、15aが形成されるとともに、端面から内部
に向かって、中央部の比抵抗に比べ高比抵抗な領域15
b、15bが形成されている。A negative-characteristic thermistor using the negative-characteristic thermistor body 12 'will be described with reference to FIGS. 4 (a) and 4 (b). The negative characteristic thermistor 11 'shown in FIG.
The external electrodes 14, 14 electrically connected to the internal electrode layers 13, 13 are formed on both end surfaces of the negative characteristic thermistor element body 12 ′. The negative characteristic thermistor body 12 ′ has glass layers 15 a, 15 a formed on both upper and lower interfaces between the ceramic layer 12 a and the internal electrode layer 13, and has a higher specific resistance from the end face toward the inside as compared with the specific resistance at the center. Resistive area 15
b and 15b are formed.
【0032】この負特性サーミスタ11’は、実施例1
の負特性サーミスタ11と比較して、ガラス層15aが
セラミック層12aと内部電極層13との上下両界面に
確実に形成されるので、メッキ層14b、14b形成時
にセラミック層12aと内部電極層13との界面にメッ
キ液が侵入するのをより確実に防止できる。This negative characteristic thermistor 11 'is the same as that of the first embodiment.
As compared with the negative thermistor 11, the glass layer 15a is surely formed on both upper and lower interfaces between the ceramic layer 12a and the internal electrode layer 13, so that the ceramic layer 12a and the internal electrode layer 13 are not formed when the plating layers 14b and 14b are formed. It is possible to more reliably prevent the plating solution from entering the interface with the substrate.
【0033】また、実施例1の負特性サーミスタ11と
同様、負特性サーミスタ素体12’の端面から内部に向
かって、高比抵抗な領域15b、15bが形成されてい
るので、外部電極14、14近傍の負特性サーミスタ素
体12’内にメッキ液が侵入にくい。Similarly to the negative temperature coefficient thermistor 11 of the first embodiment, since the high specific resistance regions 15b, 15b are formed from the end face of the negative temperature coefficient thermistor body 12 'toward the inside, the external electrodes 14, It is difficult for the plating solution to enter the negative characteristic thermistor body 12 ′ near 14.
【0034】図4(b)に示す負特性サーミスタ1
1’’は、負特性サーミスタ素体12’の両端面に内部
電極層13、13と電気的に接続する外部電極14、1
4が形成されている。負特性サーミスタ素体12’は、
セラミック層12aと内部電極層13との上下両界面に
ガラス層15a、15aが形成されている。The negative characteristic thermistor 1 shown in FIG.
1 ″ are external electrodes 14, 1 electrically connected to the internal electrode layers 13, 13 on both end surfaces of the negative characteristic thermistor body 12 ′.
4 are formed. The negative characteristic thermistor body 12 ′
Glass layers 15a, 15a are formed on both upper and lower interfaces between the ceramic layer 12a and the internal electrode layer 13.
【0035】この負特性サーミスタ11’’は、ガラス
成分がほとんど拡散せず、負特性サーミスタ素体12’
の端面から内部に向かって、高比抵抗な領域15b、1
5bが形成されていない。しかしながら、実施例1の負
特性サーミスタ11と同様、負特性サーミスタ素体12
の端面から内部に向かって、セラミック層12aと内部
電極層13との上下両界面にガラス層15aが形成され
ているので、メッキ層14b、14b形成時にセラミッ
ク層12aと内部電極層13との界面にメッキ液が侵入
するのを確実に防止できる。The negative characteristic thermistor 11 ″ has almost no glass component diffused therein, and the negative characteristic thermistor body 12 ′
From the end surface of the region toward the inside, regions 15b, 1
5b is not formed. However, like the negative characteristic thermistor 11 of the first embodiment, the negative characteristic thermistor body 12
The glass layer 15a is formed at the upper and lower interfaces between the ceramic layer 12a and the internal electrode layer 13 from the end face of the ceramic layer 12a toward the inside, so that the interface between the ceramic layer 12a and the internal electrode layer 13 when the plating layers 14b and 14b are formed. It is possible to reliably prevent the plating solution from entering the plating.
【0036】なお、実施例1、実施例2では、グリーン
シート16にガラスペースト18を塗布して、負特性サ
ーミスタ素体12、負特性サーミスタ素体12’内部
に、ガラス層15aおよびガラス成分を拡散させた高比
抵抗な領域15bを形成したが、ガラスの他、Al,S
i,Ti,Sn等の3価以上の金属酸化物、又はZn,
Al,W,Zr,Sb,Y,Sm,Ti,Feの少なく
とも1種以上を含有するサ−ミスタ素子よりも高比抵抗
の材料を用いてもよい。In the first and second embodiments, a glass paste 18 is applied to the green sheet 16, and the glass layer 15a and the glass component are placed inside the negative characteristic thermistor element 12 and the negative characteristic thermistor element 12 '. The diffused high resistivity region 15b was formed.
trivalent or higher metal oxide such as i, Ti, Sn, etc., or Zn,
A material having a higher specific resistance than a thermistor element containing at least one of Al, W, Zr, Sb, Y, Sm, Ti, and Fe may be used.
【0037】また、この発明の積層セラミック電子部品
は、実施例の負特性サーミスタに限定されるものではな
く、正特性サーミスタやコンデンサなどであってもよ
い。The multilayer ceramic electronic component of the present invention is not limited to the negative characteristic thermistor of the embodiment, but may be a positive characteristic thermistor or a capacitor.
【0038】[0038]
【発明の効果】以上述べたように、この発明である積層
セラミック電子部品は、セラミック積層体の端面から内
部に向かって、セラミック層と内部電極層との界面にガ
ラスなどの無機物からなる層が形成されているので、電
解メッキ層形成時にセラミック層と内部電極層との界面
にメッキ液が侵入するのを防止できる。As described above, in the multilayer ceramic electronic component of the present invention, a layer made of an inorganic material such as glass is formed at the interface between the ceramic layer and the internal electrode layer from the end face of the ceramic laminate to the inside. Since it is formed, it is possible to prevent the plating solution from entering the interface between the ceramic layer and the internal electrode layer when the electrolytic plating layer is formed.
【0039】また、セラミック積層体の端面から内部に
向かって、前記無機物からなる層から無機物が拡散し
て、高比抵抗な領域が形成されているので、電解メッキ
層形成時にメッキ液が焼付け電極層を通ってセラミック
積層体内に侵入するのを防止できる。In addition, since the inorganic substance diffuses from the layer made of the inorganic substance toward the inside from the end face of the ceramic laminate to form a region having a high specific resistance, the plating solution is baked when the electrolytic plating layer is formed. Intrusion into the ceramic laminate through the layers can be prevented.
【0040】以上のことから、電解メッキ時の外部電極
近傍のセラミック積層体の腐食および内部電極剥がれを
防ぎ、積層セラミック電子部品の電解メッキによる特性
変化、および機械強度の劣化を防ぐことができる。From the above, it is possible to prevent corrosion of the ceramic laminate near the external electrodes and peeling of the internal electrodes during electrolytic plating, and prevent a change in characteristics of the multilayer ceramic electronic component due to electrolytic plating and deterioration of mechanical strength.
【0041】さらに、各グリーンシートに無機物を塗布
し、積層、圧着してから焼成して、無機物からなる層お
よび高比抵抗な領域を形成するので、セラミック積層体
端面での内部電極層と外部電極との電気的接続が確実
で、製造工程も簡略で、コストが低い。Further, an inorganic material is applied to each green sheet, laminated, pressed, and fired to form a layer made of the inorganic material and a region having a high specific resistance. The electrical connection with the electrodes is secure, the manufacturing process is simple, and the cost is low.
【図1】この発明に係る一つの実施の形態のチップ型負
特性サーミスタの断面図である。FIG. 1 is a sectional view of a chip type negative temperature coefficient thermistor according to an embodiment of the present invention.
【図2】図1の負特性サーミスタ素体の積層状態を示す
分解斜視図である。FIG. 2 is an exploded perspective view illustrating a stacked state of the negative temperature coefficient thermistor body of FIG. 1;
【図3】図2の積層状態の変形例を示す分解斜視図であ
る。FIG. 3 is an exploded perspective view showing a modification of the stacked state of FIG. 2;
【図4】図2に係るチップ型負特性サーミスタを示して
おり、(a)はガラスペーストが拡散した場合、(b)
はガラスペーストが拡散しなかった場合の断面図であ
る。FIGS. 4A and 4B show the chip type negative temperature coefficient thermistor according to FIG. 2, wherein FIG.
FIG. 3 is a cross-sectional view when the glass paste has not diffused.
【図5】従来の積層セラミック電子部品の断面図であ
る。FIG. 5 is a cross-sectional view of a conventional multilayer ceramic electronic component.
11、11’11’’ 負特性サーミスタ 12、12’ 負特性サーミスタ素体 12a セラミック層 13 内部電極層 14 外部電極 14a 焼付け電極層 14b メッキ層 15a ガラス層 15b 高比抵抗な領域 16 グリーンシート 17 導電性ペースト 18 ガラスペースト 11, 11'11 '' Negative characteristic thermistor 12, 12 'Negative characteristic thermistor body 12a Ceramic layer 13 Internal electrode layer 14 External electrode 14a Burning electrode layer 14b Plating layer 15a Glass layer 15b High resistivity region 16 Green sheet 17 Conductive Paste 18 Glass paste
Claims (5)
層間に形成された内部電極層と、を有するセラミック積
層体の端面に、前記内部電極層と電気的に接続する外部
電極が形成されており、 前記セラミック積層体の端面から内部に向かって、前記
セラミック層と内部電極層との界面に無機物からなる層
が形成されていることを特徴とする積層セラミック電子
部品。An external electrode electrically connected to the internal electrode layer is formed on an end surface of a ceramic laminate having a plurality of ceramic layers and an internal electrode layer formed between the ceramic layers, A multilayer ceramic electronic component, wherein a layer made of an inorganic substance is formed at an interface between the ceramic layer and the internal electrode layer from the end face of the ceramic laminate toward the inside.
に形成された無機物からなる層から、該無機物が拡散
し、高比抵抗な領域を形成していることを特徴とする請
求項1記載の積層セラミック電子部品。2. The high-resistivity region, wherein the inorganic substance diffuses from a layer made of the inorganic substance formed at the interface between the ceramic layer and the internal electrode layer. Of multilayer ceramic electronic components.
とを特徴とする請求項1または請求項2に記載の積層セ
ラミック電子部品。3. The multilayer ceramic electronic component according to claim 1, wherein the external electrode has an electrolytic plating layer.
程と、 前記セラミックグリーンシートの両端部から内方に向か
って導電性ペーストを塗布する工程と、 前記導電性ペーストの上面を覆うように、セラミックグ
リーンシートの両端部に無機物を塗布する工程と、 このセラミックグリーンシートを積層、圧着し、焼成し
て、セラミック積層体を得る工程と、 前記セラミック積層体の両端部に、外部電極を形成する
工程と、を備えることを特徴とする積層セラミック電子
部品の製造方法。4. A step of preparing a ceramic green sheet, a step of applying a conductive paste inward from both ends of the ceramic green sheet, and a step of coating the ceramic green sheet so as to cover an upper surface of the conductive paste. A step of applying an inorganic substance to both ends of the ceramic green sheet, a step of laminating, pressing and firing the ceramic green sheets to obtain a ceramic laminate, and a step of forming external electrodes at both ends of the ceramic laminate. A method for manufacturing a multilayer ceramic electronic component, comprising:
内方に向かって導電性ペーストを塗布する工程の前に、
セラミックグリーンシートの両端部に、無機物を塗布す
る工程をさらに、備えることを特徴とする請求項4記載
の積層セラミック電子部品の製造方法。5. Prior to the step of applying a conductive paste inward from both ends of the ceramic green sheet,
The method for manufacturing a multilayer ceramic electronic component according to claim 4, further comprising a step of applying an inorganic substance to both ends of the ceramic green sheet.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28562899A JP2001110604A (en) | 1999-10-06 | 1999-10-06 | Laminated ceramic electronic component and manufacturing method therefor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28562899A JP2001110604A (en) | 1999-10-06 | 1999-10-06 | Laminated ceramic electronic component and manufacturing method therefor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001110604A true JP2001110604A (en) | 2001-04-20 |
Family
ID=17694002
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28562899A Pending JP2001110604A (en) | 1999-10-06 | 1999-10-06 | Laminated ceramic electronic component and manufacturing method therefor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001110604A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2007119281A1 (en) * | 2006-03-15 | 2009-08-27 | 株式会社村田製作所 | Multilayer electronic component and manufacturing method thereof |
-
1999
- 1999-10-06 JP JP28562899A patent/JP2001110604A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2007119281A1 (en) * | 2006-03-15 | 2009-08-27 | 株式会社村田製作所 | Multilayer electronic component and manufacturing method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5293506B2 (en) | Ceramic electronic component and method for manufacturing ceramic electronic component | |
| JPH0341710A (en) | Laminated ceramic capacitor | |
| JP2000164406A (en) | Chip type electronic part and manufacture thereof | |
| JP2001307947A (en) | Laminated chip component and its manufacturing method | |
| CN101128895B (en) | Laminated ceramic electronic component and manufacturing method thereof | |
| US4953273A (en) | Process for applying conductive terminations to ceramic components | |
| JP2943380B2 (en) | Multilayer ceramic capacitor and manufacturing method thereof | |
| JPS63300507A (en) | Formation of electrode of laminated ceramic electronic component | |
| JP2000124007A (en) | Chip thermistor and method of producing the same | |
| JPH04320017A (en) | Laminated ceramic capacitor and fabrication thereof, and external electrode paste used therefor | |
| JP4380145B2 (en) | Method for manufacturing conductive paste and ceramic electronic component | |
| JP2004128221A (en) | Method of manufacturing chip ceramic electronic component | |
| JPH0563928B2 (en) | ||
| JP2001110604A (en) | Laminated ceramic electronic component and manufacturing method therefor | |
| JPH02189903A (en) | Laminated varistor | |
| JP2002252124A (en) | Chip-type electronic component and method of manufacturing the same | |
| JPH04154104A (en) | Laminated ceramic capacitor | |
| JP4109348B2 (en) | Electronic parts and manufacturing method thereof | |
| JPH04206910A (en) | Manufacture of laminated coil | |
| JP4660922B2 (en) | Thermistor and manufacturing method thereof | |
| JPH09120930A (en) | Multilayered ceramic capacitor | |
| JPH07201637A (en) | Multilayer ceramic electronic device | |
| JPH0494517A (en) | Manufacture of laminated electronic component | |
| JP3418874B2 (en) | Multilayer composite electronic components | |
| JP2555639B2 (en) | Method for manufacturing multilayer ceramic substrate |