JP2001102369A - レジスト除去方法 - Google Patents
レジスト除去方法Info
- Publication number
- JP2001102369A JP2001102369A JP27362699A JP27362699A JP2001102369A JP 2001102369 A JP2001102369 A JP 2001102369A JP 27362699 A JP27362699 A JP 27362699A JP 27362699 A JP27362699 A JP 27362699A JP 2001102369 A JP2001102369 A JP 2001102369A
- Authority
- JP
- Japan
- Prior art keywords
- resist
- substrate
- resist pattern
- residue
- silicon oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Cleaning Or Drying Semiconductors (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
- Drying Of Semiconductors (AREA)
- Weting (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】
【課題】 少ない薬液で残渣を残すことなく、一部が酸
化シリコン化したレジストを基板上から確実に除去でき
る方法を提供する。 【解決手段】 表面に酸化シリコン層１０９を有するレ
ジストパターン１１０を除去する場合、先ず、アッング
処理によって基板１０１上から大部分のレジストパター
ン１１０を除去する。その後、スピン洗浄装置を用いて
希フッ酸処理とオゾン水処理とを交互に繰り返す洗浄処
理を行い、酸化シリコンやその他のレジスト成分からな
るレジスト残渣１１０ａを除去し、残渣を残すことなく
基板１０１上から完全にレジストパターン１１０を除去
する。
化シリコン化したレジストを基板上から確実に除去でき
る方法を提供する。 【解決手段】 表面に酸化シリコン層１０９を有するレ
ジストパターン１１０を除去する場合、先ず、アッング
処理によって基板１０１上から大部分のレジストパター
ン１１０を除去する。その後、スピン洗浄装置を用いて
希フッ酸処理とオゾン水処理とを交互に繰り返す洗浄処
理を行い、酸化シリコンやその他のレジスト成分からな
るレジスト残渣１１０ａを除去し、残渣を残すことなく
基板１０１上から完全にレジストパターン１１０を除去
する。
Description
【０００１】
【発明の属する技術分野】本発明は、レジスト除去方法
に関し、特には表面が酸化シリコン化されたレジストの
除去方法に関する。
に関し、特には表面が酸化シリコン化されたレジストの
除去方法に関する。
【０００２】
【従来の技術】半導体装置の製造工程においては、基板
上に形成したレジストパターンをマスクにした様々な処
理が行われる。特に、レジストパターンをマスクに用い
たエッチング処理において、高アスペクト比のパターン
加工を行う場合、マスクとなるレジストパターンには、
高いドライエッチング耐性が要求されることになる。
上に形成したレジストパターンをマスクにした様々な処
理が行われる。特に、レジストパターンをマスクに用い
たエッチング処理において、高アスペクト比のパターン
加工を行う場合、マスクとなるレジストパターンには、
高いドライエッチング耐性が要求されることになる。
【０００３】高エッチング耐性を有するレジストパター
ンを形成する方法として、ＣＡＲＬレジストプロセスが
あり、以下の様に行う。先ず、基板上に有機系反射防止
膜またはノボラック系レジストからなる下層レジストを
厚く塗布し、高温ベークして固めた後、この上に、上層
レジスト膜を薄く塗布する。次いで、パターン露光を行
った後、アルカリ液を用いて現像処理を行うことで、上
層レジストのみをパターニングする。次に、基板上にシ
リル化剤を滴下して、上層レジストの表面をシリル化す
る。次に、酸素プラズマによって、上層レジストの表面
を酸化させて酸化シリコン（ＳｉＯx ) 層を形成すると
共に、下層レジストをドライ現像する。これによって図
５に示すように、基板２１表面の被エッチング層２２上
に、下層レジスト２３と上層レジスト２４とからなり、
上層レジスト２４の表面にＳｉＯｘ層２５が形成されて
なるレジストパターン２６を形成する。
ンを形成する方法として、ＣＡＲＬレジストプロセスが
あり、以下の様に行う。先ず、基板上に有機系反射防止
膜またはノボラック系レジストからなる下層レジストを
厚く塗布し、高温ベークして固めた後、この上に、上層
レジスト膜を薄く塗布する。次いで、パターン露光を行
った後、アルカリ液を用いて現像処理を行うことで、上
層レジストのみをパターニングする。次に、基板上にシ
リル化剤を滴下して、上層レジストの表面をシリル化す
る。次に、酸素プラズマによって、上層レジストの表面
を酸化させて酸化シリコン（ＳｉＯx ) 層を形成すると
共に、下層レジストをドライ現像する。これによって図
５に示すように、基板２１表面の被エッチング層２２上
に、下層レジスト２３と上層レジスト２４とからなり、
上層レジスト２４の表面にＳｉＯｘ層２５が形成されて
なるレジストパターン２６を形成する。
【０００４】このようにして得られたレジストパターン
は、レジスト表面がＳｉＯx 層で覆われることになり、
通常のレジストパターンよりもドライエッチング耐性が
高い。
は、レジスト表面がＳｉＯx 層で覆われることになり、
通常のレジストパターンよりもドライエッチング耐性が
高い。
【０００５】以上のようなＣＡＲＬレジストプロセスの
他にも、シリル化プロセス、シリコン含有レジストプロ
セス等によって形成されるレジストパターンは、レジス
ト表面がＳｉＯx 層で覆われ、高いドライエッチング耐
性を有するものになる。このため、このようなレジスト
パターンの形成プロセスは、半導体装置の製造だけでは
なくマイクロマシーンの加工にも適用されている。
他にも、シリル化プロセス、シリコン含有レジストプロ
セス等によって形成されるレジストパターンは、レジス
ト表面がＳｉＯx 層で覆われ、高いドライエッチング耐
性を有するものになる。このため、このようなレジスト
パターンの形成プロセスは、半導体装置の製造だけでは
なくマイクロマシーンの加工にも適用されている。
【０００６】また、このようなプロセスで形成されたレ
ジストパターン２６を基板２１上から除去する場合に
は、フッ素を含有する酸素プラズマでのアッシング処理
や、アルカリ系の剥離液を用いた処理によって、レジス
トパターン２６の大部分を除去した後、硫酸（Ｈ2 ＳＯ
4 ）−過水（Ｈ2 Ｏ2 ）（硫酸水溶液と過酸化水素水溶
液との混合溶液）への浸漬による洗浄処理を行ってい
る。
ジストパターン２６を基板２１上から除去する場合に
は、フッ素を含有する酸素プラズマでのアッシング処理
や、アルカリ系の剥離液を用いた処理によって、レジス
トパターン２６の大部分を除去した後、硫酸（Ｈ2 ＳＯ
4 ）−過水（Ｈ2 Ｏ2 ）（硫酸水溶液と過酸化水素水溶
液との混合溶液）への浸漬による洗浄処理を行ってい
る。
【０００７】
【発明が解決しようとする課題】ところが、このような
レジスト除去方法では、一部が酸化シリコン化したレジ
ストを基板上から完全に除去することはできず、洗浄処
理が終了した後の基板上には、酸化シリコンや有機物を
主成分とするレジスト残渣が残ってしまう。特に、この
レジストを除去して基板を再利用しようとした場合に
は、表面に酸化シリコン層が完全に残った状態のレジス
トを除去することになるため、基板上にレジスト残渣が
残り易い。そして、このようにレジスト残渣が残った状
態で、再度レジストパターンの形成が行われた場合に
は、レジスト残渣によってレジストパターンがショート
する等の不具合が発生する。このため、このレジストパ
ターンをマスクに用いたエッチングでは、所望の形状の
パターニングを行うことができず、このことが基板を再
利用する際の妨げになっている。
レジスト除去方法では、一部が酸化シリコン化したレジ
ストを基板上から完全に除去することはできず、洗浄処
理が終了した後の基板上には、酸化シリコンや有機物を
主成分とするレジスト残渣が残ってしまう。特に、この
レジストを除去して基板を再利用しようとした場合に
は、表面に酸化シリコン層が完全に残った状態のレジス
トを除去することになるため、基板上にレジスト残渣が
残り易い。そして、このようにレジスト残渣が残った状
態で、再度レジストパターンの形成が行われた場合に
は、レジスト残渣によってレジストパターンがショート
する等の不具合が発生する。このため、このレジストパ
ターンをマスクに用いたエッチングでは、所望の形状の
パターニングを行うことができず、このことが基板を再
利用する際の妨げになっている。
【０００８】また、上記レジスト除去方法における洗浄
処理においては、硫酸−過水に基板を浸漬するため、多
量の薬液が必要となり、コストの増加や多量の廃液処理
を行わなければならない等の問題もある。
処理においては、硫酸−過水に基板を浸漬するため、多
量の薬液が必要となり、コストの増加や多量の廃液処理
を行わなければならない等の問題もある。
【０００９】そこで本発明は、少ない薬液で残渣を残す
ことなく、一部が酸化シリコン化したレジストを基板上
から確実に除去できる方法を提供することを目的とす
る。
ことなく、一部が酸化シリコン化したレジストを基板上
から確実に除去できる方法を提供することを目的とす
る。
【００１０】
【課題を解決するための手段】このような目的を達成す
るための本発明は、一部が酸化シリコン化したレジスト
を、基板上から除去する方法であり、レジストのアッン
グ処理、またはレジストを剥離液に晒して剥離した後、
基板の表面に対して希フッ酸処理とオゾン水処理とを交
互に繰り返す洗浄処理を行うことを特徴としている。こ
の洗浄処理には、スピン洗浄装置を用いることとする。
るための本発明は、一部が酸化シリコン化したレジスト
を、基板上から除去する方法であり、レジストのアッン
グ処理、またはレジストを剥離液に晒して剥離した後、
基板の表面に対して希フッ酸処理とオゾン水処理とを交
互に繰り返す洗浄処理を行うことを特徴としている。こ
の洗浄処理には、スピン洗浄装置を用いることとする。
【００１１】このようなレジスト除去方法では、一部が
酸化シリコン化したレジストは、先ずアッシング処理ま
たは剥離液による処理によって基板上から除去される。
この状態において基板上に残されるレジスト残渣は、酸
化シリコンやその他のレジスト成分からなるため、その
後、希フッ酸処理とオゾン水処理とを交互に繰り返す洗
浄処理を行うことによって、酸化シリコン系の残渣が希
フッ酸処理で除去され、その他のレジスト成分系の残渣
がオゾン水処理によって除去されることになる。
酸化シリコン化したレジストは、先ずアッシング処理ま
たは剥離液による処理によって基板上から除去される。
この状態において基板上に残されるレジスト残渣は、酸
化シリコンやその他のレジスト成分からなるため、その
後、希フッ酸処理とオゾン水処理とを交互に繰り返す洗
浄処理を行うことによって、酸化シリコン系の残渣が希
フッ酸処理で除去され、その他のレジスト成分系の残渣
がオゾン水処理によって除去されることになる。
【００１２】
【発明の実施の形態】以下、本発明のレジスト除去方法
を半導体装置の製造工程に適用した実施の形態につい
て、図面に基づいて詳細に説明する。
を半導体装置の製造工程に適用した実施の形態につい
て、図面に基づいて詳細に説明する。
【００１３】ここで、各実施の形態のレジスト除去工程
においては、図１に示すようなスピン洗浄装置を用いる
こととする。スピン洗浄装置は、基板１０１を水平状態
で回転保持可能なスピンチャック１１と、このスピンチ
ャック１１上に回転保持された基板１０１の表面上に薬
液Ｌを供給するためのノズル１２，１３とを備えてい
る。このようなスピン洗浄装置では、回転保持された基
板１０１の表面上に薬液Ｌが供給されると、基板１０１
の遠心力によって、薬液Ｌが基板１０１の表面全体に広
がり、さらには基板１０１の外側に振り切られて除去さ
れるのである。
においては、図１に示すようなスピン洗浄装置を用いる
こととする。スピン洗浄装置は、基板１０１を水平状態
で回転保持可能なスピンチャック１１と、このスピンチ
ャック１１上に回転保持された基板１０１の表面上に薬
液Ｌを供給するためのノズル１２，１３とを備えてい
る。このようなスピン洗浄装置では、回転保持された基
板１０１の表面上に薬液Ｌが供給されると、基板１０１
の遠心力によって、薬液Ｌが基板１０１の表面全体に広
がり、さらには基板１０１の外側に振り切られて除去さ
れるのである。
【００１４】次に、このようなスピン洗浄装置を用いた
レジスト除去工程を適用する半導体装置の製造方法を説
明する。
レジスト除去工程を適用する半導体装置の製造方法を説
明する。
【００１５】（第１実施形態）先ず、図２（１）に示す
ように、シリコンからなる基板１０１上に素子分離１０
２を形成し、次いで素子分離１０２で分離された基板１
０１の表面層にイオン注入によって不純物を導入した
後、基板１０１の表面にゲート酸化膜１０３を４ｎｍの
膜厚に形成する。次に、ＣＶＤ（chemical vapor depos
ition)法によって、ゲート酸化膜１０３上にポリシリコ
ン膜１０４を１５０ｎｍの膜厚に形成し、次いでタング
ステンシリサイド膜１０５を１５０ｎｍの膜厚に形成
し、さらに窒化シリコン（ＳｉＮ）膜１０６を５０ｎｍ
の膜厚に形成する。
ように、シリコンからなる基板１０１上に素子分離１０
２を形成し、次いで素子分離１０２で分離された基板１
０１の表面層にイオン注入によって不純物を導入した
後、基板１０１の表面にゲート酸化膜１０３を４ｎｍの
膜厚に形成する。次に、ＣＶＤ（chemical vapor depos
ition)法によって、ゲート酸化膜１０３上にポリシリコ
ン膜１０４を１５０ｎｍの膜厚に形成し、次いでタング
ステンシリサイド膜１０５を１５０ｎｍの膜厚に形成
し、さらに窒化シリコン（ＳｉＮ）膜１０６を５０ｎｍ
の膜厚に形成する。
【００１６】次に、この窒化シリコン膜１０６上に、ポ
リビニルフェノール系のポジ型のレジスト１０７を５０
０ｎｍの膜厚に回転塗布した後、１１０℃で６０秒間の
ベーキング処理を行う。
リビニルフェノール系のポジ型のレジスト１０７を５０
０ｎｍの膜厚に回転塗布した後、１１０℃で６０秒間の
ベーキング処理を行う。
【００１７】次に、露光装置を用いて、設計ゲート長が
１３０ｎｍのゲートパターンをレジスト１０７に転写す
る。以下に露光条件の一例を示す。 露光装置 ：ＡｒＦエキシマレーザスキャナ（露光
波長１９３ｎｍ）、 縮小倍率 ：１／４、 開口数 (NA) ：０．７、 開口数比（σ）：０．７、 マスク ：クロム（Ｃｒ）マスク。
１３０ｎｍのゲートパターンをレジスト１０７に転写す
る。以下に露光条件の一例を示す。 露光装置 ：ＡｒＦエキシマレーザスキャナ（露光
波長１９３ｎｍ）、 縮小倍率 ：１／４、 開口数 (NA) ：０．７、 開口数比（σ）：０．７、 マスク ：クロム（Ｃｒ）マスク。
【００１８】しかる後、レジスト１０７の表面をシリル
化剤の蒸気に晒すことによって、レジスト１０７の未露
光部表面をシリル化し、レジスト１０７の表面層に膜厚
５０ｎｍ程度のシリル化層１０８を形成する。以下にシ
リル化条件の一例を示す。 装置 ：コータデベロッパ内チャンバ、 シリル化剤 ：ＤＭＳＤＭＡ（dimethylsilyl-dimethyl
amine)、 基板温度 ：１００℃、 蒸気圧力 ：１０７Ｐａ、 シリル化時間：６０秒。
化剤の蒸気に晒すことによって、レジスト１０７の未露
光部表面をシリル化し、レジスト１０７の表面層に膜厚
５０ｎｍ程度のシリル化層１０８を形成する。以下にシ
リル化条件の一例を示す。 装置 ：コータデベロッパ内チャンバ、 シリル化剤 ：ＤＭＳＤＭＡ（dimethylsilyl-dimethyl
amine)、 基板温度 ：１００℃、 蒸気圧力 ：１０７Ｐａ、 シリル化時間：６０秒。
【００１９】次に、プラズマ処理装置を用いてドライ現
像を行うことによって、シリル化層１０８の表面層にお
いてシリコンと酸素とを結合させて膜厚１０ｎｍの酸化
シリコン（ＳｉＯx ）層１０９を形成すると共に、この
酸化シリコン層１０９をマスクにして露光部のレジスト
１０７をエッチング除去してレジストパターン１１０を
形成する。以下に、このようなドライ現像条件の一例を
示す。 プラズマ処理装置：ＴＣＰ（transformer coupled plasma) 処理装置、 第１ステップ、 ガス及び流量 ：四フッ化メタン（CF4 ）＝５０ｓｃｃｍ 酸素 （O3 ) ＝１５ｓｃｃｍ、 処理雰囲気内圧力：０．６７Ｐａ、 ＴＣＰパワー ： ２５０Ｗ、 バイアスパワー ： １５Ｗ、 処理時間 ： ２０秒、 第２ステップ、 ガス及び流量 ：酸素 （O3 ) ＝８０ｓｃｃｍ、 二酸化硫黄（SO2 ）＝ ５ｓｃｃｍ、 処理雰囲気内圧力：０．６７Ｐａ、 ＴＣＰパワー ： ２５０Ｗ、 バイアスパワー ： ４０Ｗ、 処理時間 ： ５５秒。 ただし、ｓｃｃｍは、standard cubic centimeter であることとする。
像を行うことによって、シリル化層１０８の表面層にお
いてシリコンと酸素とを結合させて膜厚１０ｎｍの酸化
シリコン（ＳｉＯx ）層１０９を形成すると共に、この
酸化シリコン層１０９をマスクにして露光部のレジスト
１０７をエッチング除去してレジストパターン１１０を
形成する。以下に、このようなドライ現像条件の一例を
示す。 プラズマ処理装置：ＴＣＰ（transformer coupled plasma) 処理装置、 第１ステップ、 ガス及び流量 ：四フッ化メタン（CF4 ）＝５０ｓｃｃｍ 酸素 （O3 ) ＝１５ｓｃｃｍ、 処理雰囲気内圧力：０．６７Ｐａ、 ＴＣＰパワー ： ２５０Ｗ、 バイアスパワー ： １５Ｗ、 処理時間 ： ２０秒、 第２ステップ、 ガス及び流量 ：酸素 （O3 ) ＝８０ｓｃｃｍ、 二酸化硫黄（SO2 ）＝ ５ｓｃｃｍ、 処理雰囲気内圧力：０．６７Ｐａ、 ＴＣＰパワー ： ２５０Ｗ、 バイアスパワー ： ４０Ｗ、 処理時間 ： ５５秒。 ただし、ｓｃｃｍは、standard cubic centimeter であることとする。
【００２０】次に、以上のようなシリル化プロセスによ
ってレジストパターン１１０を形成した後、このレジス
トパターン１１０の線幅測定、重ね合わせ精度測定及び
欠陥検査を行う。そして、これらの測定及び検査の結果
が許容値を越えた場合、レジストパターン１１０を除去
することによって基板１０１を再生する。
ってレジストパターン１１０を形成した後、このレジス
トパターン１１０の線幅測定、重ね合わせ精度測定及び
欠陥検査を行う。そして、これらの測定及び検査の結果
が許容値を越えた場合、レジストパターン１１０を除去
することによって基板１０１を再生する。
【００２１】基板１０１上からレジストパターン１１０
を除去するには、先ず、アッシング処理を行うことによ
って、レジストパターン１１０の大部分を除去する。以
下にアッシング条件の一例を示す。 アッシング装置：ダウンフロー型プラズマアッシャー、 ガス及び流量 ：酸素 （O3 ) ＝２５００ｓｃｃｍ、 四フッ化メタン（CF4 ）＝ １５０ｓｃｃｍ、 窒素／水素 （N2/H2)＝１１００ｓｃｃｍ、 処理雰囲気内圧力：２００Ｐａ、 基板温度 ：２００℃、 ＲＦパワー ： ２ｋＷ、 処理時間 ：１８０秒。 ただし、窒素及び水素は、フォーミングガスとして用いられることとする。
を除去するには、先ず、アッシング処理を行うことによ
って、レジストパターン１１０の大部分を除去する。以
下にアッシング条件の一例を示す。 アッシング装置：ダウンフロー型プラズマアッシャー、 ガス及び流量 ：酸素 （O3 ) ＝２５００ｓｃｃｍ、 四フッ化メタン（CF4 ）＝ １５０ｓｃｃｍ、 窒素／水素 （N2/H2)＝１１００ｓｃｃｍ、 処理雰囲気内圧力：２００Ｐａ、 基板温度 ：２００℃、 ＲＦパワー ： ２ｋＷ、 処理時間 ：１８０秒。 ただし、窒素及び水素は、フォーミングガスとして用いられることとする。
【００２２】このアッシング処理が終了した状態におい
ては、図２（２）に示すように、基板１０１の上方に、
酸化シリコンやその他のレジスト成分（有機物）、さら
にはこれらの混合物がレジスト残渣１１０ａとして残さ
れる。
ては、図２（２）に示すように、基板１０１の上方に、
酸化シリコンやその他のレジスト成分（有機物）、さら
にはこれらの混合物がレジスト残渣１１０ａとして残さ
れる。
【００２３】そこで、基板１０１表面の洗浄処理を行
う。ここでは、先ず、図２（３）に示すように、スピン
洗浄装置のスピンチャック（図示省略）に基板１０１を
セットし、３００回転／分で基板１０１を回転させてお
く、そして、回転状態にある基板１０１表面に、ノズル
１２から薬液Ｌとして希フッ酸（濃度１％）を１０秒
間、約２５ｍｌ／秒滴下し、基板１０１表面を希フッ酸
処理する。
う。ここでは、先ず、図２（３）に示すように、スピン
洗浄装置のスピンチャック（図示省略）に基板１０１を
セットし、３００回転／分で基板１０１を回転させてお
く、そして、回転状態にある基板１０１表面に、ノズル
１２から薬液Ｌとして希フッ酸（濃度１％）を１０秒
間、約２５ｍｌ／秒滴下し、基板１０１表面を希フッ酸
処理する。
【００２４】次に、図２（４）に示すように、引き続き
回転状態にある基板１０１表面に、ノズル１３から薬液
Ｌとしてオゾン水〔純粋にオゾン（Ｏ3 ）を溶解させて
なる溶液であり、ここではオゾン濃度３０ｐｐｍ〕を１
０秒間、２５ｍｌ／秒滴下し、基板１０１表面をオゾン
水処理する。
回転状態にある基板１０１表面に、ノズル１３から薬液
Ｌとしてオゾン水〔純粋にオゾン（Ｏ3 ）を溶解させて
なる溶液であり、ここではオゾン濃度３０ｐｐｍ〕を１
０秒間、２５ｍｌ／秒滴下し、基板１０１表面をオゾン
水処理する。
【００２５】そして、このような希フッ酸処理とオゾン
水処理とを繰り返し５サイクル行う。これによって、基
板１０１上のレジスト残渣１１０ａを除去する。
水処理とを繰り返し５サイクル行う。これによって、基
板１０１上のレジスト残渣１１０ａを除去する。
【００２６】以上の後、純粋リンス及び基板１０１の乾
燥を行うことによって、一連のレジスト除去工程を終了
させる。
燥を行うことによって、一連のレジスト除去工程を終了
させる。
【００２７】次に、図２（５）に示すように、レジスト
残渣（１１０ａ）が除去された基板１０１の上方に、図
２（１）を用いて説明したと同様のシリル化プロセスに
て、再度レジストパターン１１０を形成する。そして形
成されたレジストパターン１１０の線幅測定、重ね合わ
せ精度測定及び欠陥検査を行う。そして、これらの測定
及び検査の結果が許容値になければ、再び、上述のレジ
スト除去工程と、レジストパターン１１０の形成とを行
う。また、これらの測定及び検査の結果が許容値の範囲
内にあることが確認された場合に、次の工程に進む。
残渣（１１０ａ）が除去された基板１０１の上方に、図
２（１）を用いて説明したと同様のシリル化プロセスに
て、再度レジストパターン１１０を形成する。そして形
成されたレジストパターン１１０の線幅測定、重ね合わ
せ精度測定及び欠陥検査を行う。そして、これらの測定
及び検査の結果が許容値になければ、再び、上述のレジ
スト除去工程と、レジストパターン１１０の形成とを行
う。また、これらの測定及び検査の結果が許容値の範囲
内にあることが確認された場合に、次の工程に進む。
【００２８】次の工程では、図２（６）に示すように、
レジストパターン１１０をマスクに用いて、窒化シリコ
ン膜１０６をエッチングし、次にタングステンシリサイ
ド膜１０５をエッチングする。窒化シリコン膜１０６の
エッチングは、４フッ化メタン（ＣＦ4 ）とアルゴン
（Ａｒ）とを用いたエッチングを行う。タングステンシ
リサイド膜１０５のエッチングには、四フッ化メタン
（ＣＦ4 ）と塩素ガス（Ｃｌ2 ）とを用いたエッチング
を行う。これらのエッチングが終了した時点において
は、レジストパターン１１０を構成する最上層の酸化シ
リコン層１０９とその下層のシリル化層１０８の一部は
エッチングによって除去された状態になる。
レジストパターン１１０をマスクに用いて、窒化シリコ
ン膜１０６をエッチングし、次にタングステンシリサイ
ド膜１０５をエッチングする。窒化シリコン膜１０６の
エッチングは、４フッ化メタン（ＣＦ4 ）とアルゴン
（Ａｒ）とを用いたエッチングを行う。タングステンシ
リサイド膜１０５のエッチングには、四フッ化メタン
（ＣＦ4 ）と塩素ガス（Ｃｌ2 ）とを用いたエッチング
を行う。これらのエッチングが終了した時点において
は、レジストパターン１１０を構成する最上層の酸化シ
リコン層１０９とその下層のシリル化層１０８の一部は
エッチングによって除去された状態になる。
【００２９】次に、図２（７）に示すように、レジスト
パターン１１０を除去する。ここでは、図２（２）〜図
２（４）を用いて説明したと同様の一連の除去工程、す
なわち、アッシング処理とその後の洗浄処理を行うこと
によって、基板１０１上からレジストパターン１１０を
完全に除去する。
パターン１１０を除去する。ここでは、図２（２）〜図
２（４）を用いて説明したと同様の一連の除去工程、す
なわち、アッシング処理とその後の洗浄処理を行うこと
によって、基板１０１上からレジストパターン１１０を
完全に除去する。
【００３０】次いで、図２（８）に示すように、窒化シ
リコン膜１０６をマスクに用いて、ポリシリコン膜１０
４とゲート酸化膜１０３とをエッチングする。これらの
エッチングにおいては、臭化水素（ＨＢｒ）、塩素（Ｃ
ｌ2 ）、酸素（Ｏ2 ）を用いたエッチングを行うことと
する。
リコン膜１０６をマスクに用いて、ポリシリコン膜１０
４とゲート酸化膜１０３とをエッチングする。これらの
エッチングにおいては、臭化水素（ＨＢｒ）、塩素（Ｃ
ｌ2 ）、酸素（Ｏ2 ）を用いたエッチングを行うことと
する。
【００３１】以上のようにして、基板１０１上に、ゲー
ト酸化膜１０３を介してポリシリコン４とタングステン
シリサイド１０５とからなるゲート電極１１１が形成さ
れる。
ト酸化膜１０３を介してポリシリコン４とタングステン
シリサイド１０５とからなるゲート電極１１１が形成さ
れる。
【００３２】このような半導体装置の製造方法によれ
ば、図２（１）を用いて説明したような酸化シリコン層
１０９を有するレジストパターン１１０を基板１０１上
から除去する場合に、先ず、アッシング処理を行うこと
で基板１０１上から大部分のレジストパターン１１０を
除去した後、基板１０１上に残されたレジスト残渣１１
０ａを、希フッ酸処理とオゾン水処理とを交互に繰り返
す洗浄処理を行うことによって除去している。このレジ
スト残渣１１０ａは、酸化シリコンやその他のレジスト
成分（すなわち有機物）からなるため、酸化シリコン系
の残渣が希フッ酸処理で除去され、有機系の残渣がオゾ
ン水処理によって除去されることになる。この際、希フ
ッ酸処理によって酸化シリコン系の残渣を除去すると共
に有機系の残渣の表面を覆う酸化シリコンを除去した後
に、オゾン水処理が行われ、このオゾン水処理において
は、有機系の残渣が効率良く除去される。したがって、
基板１０１上から確実にレジスト残渣１１０ａを除去す
ることが可能になる。この結果、基板１０１を再利用す
ることが可能になり、半導体装置の製造コストの削減を
図ることが可能になる。
ば、図２（１）を用いて説明したような酸化シリコン層
１０９を有するレジストパターン１１０を基板１０１上
から除去する場合に、先ず、アッシング処理を行うこと
で基板１０１上から大部分のレジストパターン１１０を
除去した後、基板１０１上に残されたレジスト残渣１１
０ａを、希フッ酸処理とオゾン水処理とを交互に繰り返
す洗浄処理を行うことによって除去している。このレジ
スト残渣１１０ａは、酸化シリコンやその他のレジスト
成分（すなわち有機物）からなるため、酸化シリコン系
の残渣が希フッ酸処理で除去され、有機系の残渣がオゾ
ン水処理によって除去されることになる。この際、希フ
ッ酸処理によって酸化シリコン系の残渣を除去すると共
に有機系の残渣の表面を覆う酸化シリコンを除去した後
に、オゾン水処理が行われ、このオゾン水処理において
は、有機系の残渣が効率良く除去される。したがって、
基板１０１上から確実にレジスト残渣１１０ａを除去す
ることが可能になる。この結果、基板１０１を再利用す
ることが可能になり、半導体装置の製造コストの削減を
図ることが可能になる。
【００３３】さらに、洗浄処理は、スピン洗浄装置を用
いて行われるため、薬液Ｌ（すなわち、希フッ酸及びオ
ゾン水）の使用量を少なく抑えることができる。しか
も、スピンチャック上に回転保持させた基板１０１上
に、ノズル１２，１３から交互に希フッ酸とオゾン水と
を供給して洗浄処理を行っているため、複数の薬液を用
いることによるスループットの増加を抑えることができ
る。
いて行われるため、薬液Ｌ（すなわち、希フッ酸及びオ
ゾン水）の使用量を少なく抑えることができる。しか
も、スピンチャック上に回転保持させた基板１０１上
に、ノズル１２，１３から交互に希フッ酸とオゾン水と
を供給して洗浄処理を行っているため、複数の薬液を用
いることによるスループットの増加を抑えることができ
る。
【００３４】（第２実施形態）先ず、図３（１）に示す
ように、第１実施形態と同様にして、シリコンからなる
基板１０１上に、素子分離１０２、ゲート酸化膜１０
３、ポリシリコン膜１０４、タングステンシリサイド膜
１０５及び窒化シリコン膜１０６を形成する。
ように、第１実施形態と同様にして、シリコンからなる
基板１０１上に、素子分離１０２、ゲート酸化膜１０
３、ポリシリコン膜１０４、タングステンシリサイド膜
１０５及び窒化シリコン膜１０６を形成する。
【００３５】次に、この窒化シリコン膜１０６上に、ノ
ボラック系レジストを下層レジスト２０１として４００
ｎｍの膜厚に回転塗布した後、２００℃で６０秒間のベ
ーキング処理を行う。次いで、メタクリレート系のシリ
コン含有レジスト２０２を２００ｎｍの膜厚に回転塗布
した後、１１０℃で６０秒間のベーキング処理を行う。
ボラック系レジストを下層レジスト２０１として４００
ｎｍの膜厚に回転塗布した後、２００℃で６０秒間のベ
ーキング処理を行う。次いで、メタクリレート系のシリ
コン含有レジスト２０２を２００ｎｍの膜厚に回転塗布
した後、１１０℃で６０秒間のベーキング処理を行う。
【００３６】次に、露光装置を用いて、設計ゲート長が
１３０ｎｍのゲートパターンをシリコン含有レジスト２
０２に転写する。以下に露光条件の一例を示す。 露光装置 ：ＡｒＦエキシマレーザスキャナ（露光波長
１９３ｎｍ）、 縮小倍率 ：１／４、 開口数ＮＡ：０．７、 開口数比σ：０．７、 マスク ：クロム（Ｃｒ）マスク。
１３０ｎｍのゲートパターンをシリコン含有レジスト２
０２に転写する。以下に露光条件の一例を示す。 露光装置 ：ＡｒＦエキシマレーザスキャナ（露光波長
１９３ｎｍ）、 縮小倍率 ：１／４、 開口数ＮＡ：０．７、 開口数比σ：０．７、 マスク ：クロム（Ｃｒ）マスク。
【００３７】その後、例えば０．２６ＮのＴＭＡＨ（te
tramethylammonium hydroxide)のようなアルカリ現像液
を用いた現像処理を行うことによって、シリコン含有レ
ジスト２０２のみをパターニングする。
tramethylammonium hydroxide)のようなアルカリ現像液
を用いた現像処理を行うことによって、シリコン含有レ
ジスト２０２のみをパターニングする。
【００３８】次に、図３（２）に示すように、プラズマ
処理装置を用いてドライ現像を行うことによって、シリ
コン含有レジスト２０２の表面層においてシリコンと酸
素とを結合させて膜厚３０ｎｍの酸化シリコン（ＳｉＯ
x ）層２０３を形成すると共に、この酸化シリコン層２
０３をマスクにして下層レジスト２０１をエッチング除
去してレジストパターン２０４を形成する。以下に、こ
のようなドライ現像条件の一例を示す。 プラズマ処理装置：ＴＣＰ処理装置、 ガス及び流量 ：酸素 （O2 ) ＝８０ｓｃｃｍ、 二酸化硫黄（SO2 ）＝ ５ｓｃｃｍ、 処理雰囲気内圧力：０．６７Ｐａ、 ＴＣＰパワー ： ２５０Ｗ、 バイアスパワー ： ４０Ｗ、 処理時間 ： ５５秒。
処理装置を用いてドライ現像を行うことによって、シリ
コン含有レジスト２０２の表面層においてシリコンと酸
素とを結合させて膜厚３０ｎｍの酸化シリコン（ＳｉＯ
x ）層２０３を形成すると共に、この酸化シリコン層２
０３をマスクにして下層レジスト２０１をエッチング除
去してレジストパターン２０４を形成する。以下に、こ
のようなドライ現像条件の一例を示す。 プラズマ処理装置：ＴＣＰ処理装置、 ガス及び流量 ：酸素 （O2 ) ＝８０ｓｃｃｍ、 二酸化硫黄（SO2 ）＝ ５ｓｃｃｍ、 処理雰囲気内圧力：０．６７Ｐａ、 ＴＣＰパワー ： ２５０Ｗ、 バイアスパワー ： ４０Ｗ、 処理時間 ： ５５秒。
【００３９】次に、以上のようなシリコン含有レジスト
プロセスによってレジストパターン２０４を形成した
後、このレジストパターン２０４の線幅測定、重ね合わ
せ精度測定及び欠陥検査を行う。そして、これらの測定
及び検査の結果が許容値を越えた場合、レジストパター
ン２０４を除去して基板を再生する。
プロセスによってレジストパターン２０４を形成した
後、このレジストパターン２０４の線幅測定、重ね合わ
せ精度測定及び欠陥検査を行う。そして、これらの測定
及び検査の結果が許容値を越えた場合、レジストパター
ン２０４を除去して基板を再生する。
【００４０】レジストパターン２０４を除去するには、
先ず、基板１０１をアルカリ剥離液（２５℃）に１０分
間浸漬させることによって、レジストパターン２０４の
大部分を除去する。ただし、この状態においては、図３
（３）に示すように、基板１０１の上方に、酸化シリコ
ンやその他のレジスト成分（有機物）、さらにはこれら
の混合物がレジスト残渣２０４ａとして残される。
先ず、基板１０１をアルカリ剥離液（２５℃）に１０分
間浸漬させることによって、レジストパターン２０４の
大部分を除去する。ただし、この状態においては、図３
（３）に示すように、基板１０１の上方に、酸化シリコ
ンやその他のレジスト成分（有機物）、さらにはこれら
の混合物がレジスト残渣２０４ａとして残される。
【００４１】そこで、基板１０１表面の洗浄処理を行
い、このレジスト残渣２０４ａを基板１０１上から除去
する。この際、基板１０１表面の洗浄処理は、第１実施
形態で図２（３），（４）を用いて説明したと同様に行
うこととする。
い、このレジスト残渣２０４ａを基板１０１上から除去
する。この際、基板１０１表面の洗浄処理は、第１実施
形態で図２（３），（４）を用いて説明したと同様に行
うこととする。
【００４２】以上のようにして、図３（４）示すよう
に、基板１０１上からレジスト残渣（２０４ａ）を除去
した後、純粋リンス及び基板１０１の乾燥を行うことに
よって、一連のレジスト除去工程を終了させる。
に、基板１０１上からレジスト残渣（２０４ａ）を除去
した後、純粋リンス及び基板１０１の乾燥を行うことに
よって、一連のレジスト除去工程を終了させる。
【００４３】次に、図３（５）に示すように、レジスト
残渣を含めてレジストパターン（２０４）が完全に除去
された基板１０１の上方に、図３（１），（２）を用い
て説明したと同様のシリコン含有レジストプロセスに
て、再度レジストパターン２０４を形成する。そして形
成されたレジストパターン２０４の線幅測定、重ね合わ
せ精度測定及び欠陥検査を行う。そして、これらの測定
及び検査の結果が許容値になければ、再び、上述のレジ
スト剥離工程と、レジストパターン２０４の形成とを行
う。また、これらの測定及び検査の結果が許容値の範囲
内にあることが確認された場合に、次の工程に進む。
残渣を含めてレジストパターン（２０４）が完全に除去
された基板１０１の上方に、図３（１），（２）を用い
て説明したと同様のシリコン含有レジストプロセスに
て、再度レジストパターン２０４を形成する。そして形
成されたレジストパターン２０４の線幅測定、重ね合わ
せ精度測定及び欠陥検査を行う。そして、これらの測定
及び検査の結果が許容値になければ、再び、上述のレジ
スト剥離工程と、レジストパターン２０４の形成とを行
う。また、これらの測定及び検査の結果が許容値の範囲
内にあることが確認された場合に、次の工程に進む。
【００４４】以下、ここでの図示は省略したが、レジス
トパターン２０４をマスクに用い、第１実施形態で図２
（６）を用いて説明したと同様にして、窒化シリコン膜
１０６、タングステンシリサイド膜１０５をエッチング
する。その後、基板１０１上に残されたレジストパター
ン２０４を、図３（３），（４）を用いて説明したと同
様の一連の除去工程を行うことによって完全に除去す
る。次いで、第１実施形態で図２（８）を用いて説明し
たと同様に、窒化シリコン膜１０６をマスクに用いて、
ポリシリコン膜１０４とゲート酸化膜１０３とをエッチ
ングすることによって、基板１０１上に、ゲート酸化膜
１０３を介してポリシリコン１０４とタングステンシリ
サイド１０５とからなるゲート電極を形成する。
トパターン２０４をマスクに用い、第１実施形態で図２
（６）を用いて説明したと同様にして、窒化シリコン膜
１０６、タングステンシリサイド膜１０５をエッチング
する。その後、基板１０１上に残されたレジストパター
ン２０４を、図３（３），（４）を用いて説明したと同
様の一連の除去工程を行うことによって完全に除去す
る。次いで、第１実施形態で図２（８）を用いて説明し
たと同様に、窒化シリコン膜１０６をマスクに用いて、
ポリシリコン膜１０４とゲート酸化膜１０３とをエッチ
ングすることによって、基板１０１上に、ゲート酸化膜
１０３を介してポリシリコン１０４とタングステンシリ
サイド１０５とからなるゲート電極を形成する。
【００４５】このような半導体装置の製造方法では、図
３（２）を用いて説明したような酸化シリコン層２０３
を有するレジストパターン２０４を基板１０１上から除
去する場合に、先ず、剥離液を用いて基板１０１上から
大部分のレジストパターン２０４を除去した後、基板１
０１上に残されたレジスト残渣２０４ａを、希フッ酸処
理とオゾン水処理とを交互に繰り返す洗浄処理を行うこ
とによって除去しているため、第１実施形態と同様に基
板１０１上から確実にレジスト残渣２０４ａを除去する
ことが可能になり、同様の効果を得ることができる。ま
た、洗浄処理は、スピン洗浄装置を用いて行われるた
め、第１実施形態と同様に、スループットの増加及び薬
液Ｌの使用量を少なく抑えることができる。
３（２）を用いて説明したような酸化シリコン層２０３
を有するレジストパターン２０４を基板１０１上から除
去する場合に、先ず、剥離液を用いて基板１０１上から
大部分のレジストパターン２０４を除去した後、基板１
０１上に残されたレジスト残渣２０４ａを、希フッ酸処
理とオゾン水処理とを交互に繰り返す洗浄処理を行うこ
とによって除去しているため、第１実施形態と同様に基
板１０１上から確実にレジスト残渣２０４ａを除去する
ことが可能になり、同様の効果を得ることができる。ま
た、洗浄処理は、スピン洗浄装置を用いて行われるた
め、第１実施形態と同様に、スループットの増加及び薬
液Ｌの使用量を少なく抑えることができる。
【００４６】（第３実施形態）先ず、図４（１）に示す
ように、シリコンからなる基板３０１上に、素子分離３
０２及びゲート電極３０３を形成した後、ＣＶＤ法によ
って酸化シリコン膜３０４を１μｍの膜厚に形成し、Ｃ
ＭＰ(chemical mechanical polishing）法によってこの
酸化シリコン膜３０４の表面を平坦化する。
ように、シリコンからなる基板３０１上に、素子分離３
０２及びゲート電極３０３を形成した後、ＣＶＤ法によ
って酸化シリコン膜３０４を１μｍの膜厚に形成し、Ｃ
ＭＰ(chemical mechanical polishing）法によってこの
酸化シリコン膜３０４の表面を平坦化する。
【００４７】次に、この酸化シリコン膜３０４上に、ノ
ボラック系レジストを下層レジスト３０５として４００
ｎｍの膜厚に回転塗布した後、１００℃で６０秒間のベ
ーキング処理を行う。次いで、オレフィン系化学増幅レ
ジストからなる上層レジスト３０６を１５０ｎｍの膜厚
に回転塗布する。
ボラック系レジストを下層レジスト３０５として４００
ｎｍの膜厚に回転塗布した後、１００℃で６０秒間のベ
ーキング処理を行う。次いで、オレフィン系化学増幅レ
ジストからなる上層レジスト３０６を１５０ｎｍの膜厚
に回転塗布する。
【００４８】次に、図４（２）に示すように、露光装置
を用いて、設計ホール径が２００ｎｍのホールパターン
を上層レジスト３０６に転写する。以下に露光条件の一
例を示す。 露光装置 ：ＡｒＦエキシマレーザスキャナ（露光波長
１９３ｎｍ）、 縮小倍率 ：１／４、 開口数ＮＡ：０．７、 開口数比σ：０．７、 マスク ：クロム（Ｃｒ）マスク。
を用いて、設計ホール径が２００ｎｍのホールパターン
を上層レジスト３０６に転写する。以下に露光条件の一
例を示す。 露光装置 ：ＡｒＦエキシマレーザスキャナ（露光波長
１９３ｎｍ）、 縮小倍率 ：１／４、 開口数ＮＡ：０．７、 開口数比σ：０．７、 マスク ：クロム（Ｃｒ）マスク。
【００４９】その後、例えば０．２６ＮのＴＭＡＨのよ
うなアルカリ現像液を用いた現像処理を行うことによっ
て、上層レジスト３０６のみをパターニングし、この上
層レジストにホール３０６ａを形成する。
うなアルカリ現像液を用いた現像処理を行うことによっ
て、上層レジスト３０６のみをパターニングし、この上
層レジストにホール３０６ａを形成する。
【００５０】しかる後、図４（３）に示すように、室温
にて、基板３０１の上方に液相シリル化剤を４０秒間滴
下することによって、上層レジスト３０６をシリル化す
る。液相シリル化剤としては、例えばω，ω’-bisamin
opropyl-oligodimethylsiloxane を反応物質として含む
アルコール溶液を用いる。これによって、上層レジスト
３０６をシリル化し、このシリル化に伴って上層レジス
ト３０６の体積を増大させる。この結果として、ホール
３０６ａの径を１６ｎｍに縮小する。
にて、基板３０１の上方に液相シリル化剤を４０秒間滴
下することによって、上層レジスト３０６をシリル化す
る。液相シリル化剤としては、例えばω，ω’-bisamin
opropyl-oligodimethylsiloxane を反応物質として含む
アルコール溶液を用いる。これによって、上層レジスト
３０６をシリル化し、このシリル化に伴って上層レジス
ト３０６の体積を増大させる。この結果として、ホール
３０６ａの径を１６ｎｍに縮小する。
【００５１】次に、図４（４）に示すように、プラズマ
処理装置を用いて下層レジスト３０５のドライ現像を行
うことによって、シリル化された上層レジスト３０６の
表面層においてシリコンと酸素とを結合させて膜厚３０
ｎｍの酸化シリコン（ＳｉＯx ）層３０７を形成すると
共に、この酸化シリコン層３０７をマスクにして下層レ
ジスト３０５をエッチング除去してレジストパターン３
０８を形成する。以下に、このようなドライ現像条件の
一例を示す。 プラズマ処理装置：ＴＣＰ処理装置、 ガス及び流量 ：酸素 （O2 ) ＝８０ｓｃｃｍ、 二酸化硫黄（SO2 ）＝ ５ｓｃｃｍ、 処理雰囲気内圧力：０．６７Ｐａ、 ＴＣＰパワー ： ２５０Ｗ、 バイアスパワー ： ４０Ｗ、 処理時間 ： ５５秒。
処理装置を用いて下層レジスト３０５のドライ現像を行
うことによって、シリル化された上層レジスト３０６の
表面層においてシリコンと酸素とを結合させて膜厚３０
ｎｍの酸化シリコン（ＳｉＯx ）層３０７を形成すると
共に、この酸化シリコン層３０７をマスクにして下層レ
ジスト３０５をエッチング除去してレジストパターン３
０８を形成する。以下に、このようなドライ現像条件の
一例を示す。 プラズマ処理装置：ＴＣＰ処理装置、 ガス及び流量 ：酸素 （O2 ) ＝８０ｓｃｃｍ、 二酸化硫黄（SO2 ）＝ ５ｓｃｃｍ、 処理雰囲気内圧力：０．６７Ｐａ、 ＴＣＰパワー ： ２５０Ｗ、 バイアスパワー ： ４０Ｗ、 処理時間 ： ５５秒。
【００５２】以上のようなＣＡＲＬプロセスによってレ
ジストパターン３０８を形成した後、このレジストパタ
ーン３０８の線幅測定、重ね合わせ精度測定及び欠陥検
査を行う。そして、これらの測定及び検査の結果が許容
値を越えた場合、レジストパターン３０８を除去して基
板を再生する。
ジストパターン３０８を形成した後、このレジストパタ
ーン３０８の線幅測定、重ね合わせ精度測定及び欠陥検
査を行う。そして、これらの測定及び検査の結果が許容
値を越えた場合、レジストパターン３０８を除去して基
板を再生する。
【００５３】レジストパターン３０８を除去するには、
第１実施形態において、図２（２）〜（４）を用いて説
明したと同様の一連の除去工程、すなわち、アッシング
処理とその後の洗浄処理を行うことによって、基板３０
１の上方からレジストパターン３０８を完全に除去す
る。
第１実施形態において、図２（２）〜（４）を用いて説
明したと同様の一連の除去工程、すなわち、アッシング
処理とその後の洗浄処理を行うことによって、基板３０
１の上方からレジストパターン３０８を完全に除去す
る。
【００５４】以上のようにして、図４（５）示すよう
に、基板３０１上からレジスト残渣を残すことなくレジ
ストパターン（３０８）を完全に除去した後、純粋リン
スを行い基板３０１を乾燥させることによって、一連の
レジスト除去工程を終了させる。
に、基板３０１上からレジスト残渣を残すことなくレジ
ストパターン（３０８）を完全に除去した後、純粋リン
スを行い基板３０１を乾燥させることによって、一連の
レジスト除去工程を終了させる。
【００５５】次に、図４（６）に示すように、レジスト
残渣を残すことなくレジストパターン３０８が完全に除
去された基板上に、図４（１）〜（４）を用いて説明し
たと同様にして、再度レジストパターン３０８を形成す
る。そして形成されたレジストパターン３０８の線幅測
定、重ね合わせ精度測定及び欠陥検査を行う。そして、
これらの測定及び検査の結果が許容値になければ、再
び、上述のレジスト除去工程と、レジストパターン３０
８の形成とを行う。また、これらの測定及び検査の結果
が許容値の範囲内にあることが確認された場合に、次の
工程に進む。
残渣を残すことなくレジストパターン３０８が完全に除
去された基板上に、図４（１）〜（４）を用いて説明し
たと同様にして、再度レジストパターン３０８を形成す
る。そして形成されたレジストパターン３０８の線幅測
定、重ね合わせ精度測定及び欠陥検査を行う。そして、
これらの測定及び検査の結果が許容値になければ、再
び、上述のレジスト除去工程と、レジストパターン３０
８の形成とを行う。また、これらの測定及び検査の結果
が許容値の範囲内にあることが確認された場合に、次の
工程に進む。
【００５６】次の工程では、図４（７）に示すように、
レジストパターン３０８をマスクにして、酸化シリコン
膜３０４をエッチングし、この酸化シリコン膜３０４
に、ホール３０４ａを形成する。この酸化シリコン膜３
０４のエッチングには、三フッ化メタン（ＣＨＦ3 ）、
四フッ化メタン（ＣＦ4 ）系のガスを用いたエッチング
を行うこととする。
レジストパターン３０８をマスクにして、酸化シリコン
膜３０４をエッチングし、この酸化シリコン膜３０４
に、ホール３０４ａを形成する。この酸化シリコン膜３
０４のエッチングには、三フッ化メタン（ＣＨＦ3 ）、
四フッ化メタン（ＣＦ4 ）系のガスを用いたエッチング
を行うこととする。
【００５７】この酸化シリコン膜３０４のエッチングに
おいては、レジストパターン３０８を構成する酸化シリ
コン層（３０７）と、シリル化された上層レジスト３０
６の一部分も同時にエッチングされる。
おいては、レジストパターン３０８を構成する酸化シリ
コン層（３０７）と、シリル化された上層レジスト３０
６の一部分も同時にエッチングされる。
【００５８】以上のようにして、基板３０１上の酸化シ
リコン膜３０４にホール３０４ａを形成した後、図４
（８）に示すように、レジストパターン（３０８）を除
去する。ここでは、図２（２）〜（４）を用いて説明し
たと同様の一連の除去工程、すなわち、アッシング処理
とその後の洗浄処理を行うことによって、基板３０１上
からレジストパターン（３０８）を完全に除去する。
リコン膜３０４にホール３０４ａを形成した後、図４
（８）に示すように、レジストパターン（３０８）を除
去する。ここでは、図２（２）〜（４）を用いて説明し
たと同様の一連の除去工程、すなわち、アッシング処理
とその後の洗浄処理を行うことによって、基板３０１上
からレジストパターン（３０８）を完全に除去する。
【００５９】このような半導体装置の製造方法によれ
ば、図４（４）を用いて説明したような酸化シリコン層
３０７を有するレジストパターン３０８を基板３０１上
から除去する場合に、第１実施形態と同様に行うため、
第１実施形態と同様に、スループットの増加及び薬液Ｌ
の使用量を少なく抑えながら、基板３０１上から確実に
レジストパターン３０８を除去することが可能になる。
ば、図４（４）を用いて説明したような酸化シリコン層
３０７を有するレジストパターン３０８を基板３０１上
から除去する場合に、第１実施形態と同様に行うため、
第１実施形態と同様に、スループットの増加及び薬液Ｌ
の使用量を少なく抑えながら、基板３０１上から確実に
レジストパターン３０８を除去することが可能になる。
【００６０】
【発明の効果】以上説明したように本発明のレジスト除
去方法によれば、一部が酸化シリコン化したレジストを
基板上から除去する際、アッシング処理または剥離液を
用いた処理によって基板上から大部分のレジストを除去
した後、希フッ酸処理とオゾン水処理とを交互に繰り返
す洗浄処理を行うことによって、レジスト残渣のうちの
酸化シリコン成分を希フッ酸によって除去し、有機系成
分をオゾン水によって除去することができ、残渣を残す
ことなく基板上から確実にレジストを除去することが可
能になる。この結果、レジストを除去して基板を再利用
することが可能になり、生産コストを削減することが可
能になる。また、洗浄処理の際にはスピン洗浄装置を用
いることによって、少ない薬液量で洗浄処理を行うこと
が可能になる。したがって、コストの増加を抑えること
ができると共に、廃液処理量を減少させることができ
る。
去方法によれば、一部が酸化シリコン化したレジストを
基板上から除去する際、アッシング処理または剥離液を
用いた処理によって基板上から大部分のレジストを除去
した後、希フッ酸処理とオゾン水処理とを交互に繰り返
す洗浄処理を行うことによって、レジスト残渣のうちの
酸化シリコン成分を希フッ酸によって除去し、有機系成
分をオゾン水によって除去することができ、残渣を残す
ことなく基板上から確実にレジストを除去することが可
能になる。この結果、レジストを除去して基板を再利用
することが可能になり、生産コストを削減することが可
能になる。また、洗浄処理の際にはスピン洗浄装置を用
いることによって、少ない薬液量で洗浄処理を行うこと
が可能になる。したがって、コストの増加を抑えること
ができると共に、廃液処理量を減少させることができ
る。
【図１】本実施の形態で使用するスピン洗浄機の構成図
である。
である。
【図２】第１実施形態を説明するための断面工程図であ
る。
る。
【図３】第２実施形態を説明するための断面工程図であ
る。
る。
【図４】第３実施形態を説明するための断面工程図であ
る。
る。
【図５】酸化シリコン層を有するレジストパターンの構
成を示す断面図である。
成を示す断面図である。
１０９，２０３，３０７…酸化シリコン層、１１０，２
０４，３０８…レジストパターン、１０１，３０１…基
板
０４，３０８…レジストパターン、１０１，３０１…基
板
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 2H096 AA25 HA23 HA30 LA03 LA06 LA30 5F004 AA04 AA09 BA20 BD01 DA00 DA01 DA04 DA16 DA23 DA24 DA25 DA26 DB02 DB03 DB17 DB26 EA04 EA07 EA10 EB02 5F043 BB25 BB27 CC12 CC14 CC16 DD15 DD30 EE07 EE08 5F046 MA02 MA10 MA12 MA17 NA01 NA14 NA18 NA19
Claims (4)
- 【請求項１】 一部が酸化シリコン化したレジストを、
基板上から除去する方法であって、 前記レジストのアッング処理を行った後、前記基板の表
面に対して希フッ酸処理とオゾン水処理とを交互に繰り
返す洗浄処理を行うことを特徴とするレジスト除去方
法。 - 【請求項２】 請求項１記載のレジスト除去方法におい
て、 前記洗浄処理は、スピン洗浄装置を用いて行うことを特
徴とするレジスト除去方法。 - 【請求項３】 一部が酸化シリコン化したレジストを、
基板上から除去する方法であって、 前記レジストを剥離液に晒して剥離した後、前記基板の
表面に対して希フッ酸処理とオゾン水処理とを交互に繰
り返す洗浄処理を行うことを特徴とするレジスト除去方
法。 - 【請求項４】 請求項３記載のレジスト除去方法におい
て、 前記洗浄処理は、スピン洗浄装置を用いて行うことを特
徴とするレジスト除去方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27362699A JP2001102369A (ja) | 1999-09-28 | 1999-09-28 | レジスト除去方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27362699A JP2001102369A (ja) | 1999-09-28 | 1999-09-28 | レジスト除去方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001102369A true JP2001102369A (ja) | 2001-04-13 |
Family
ID=17530339
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27362699A Pending JP2001102369A (ja) | 1999-09-28 | 1999-09-28 | レジスト除去方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001102369A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020038460A (ko) * | 2000-11-17 | 2002-05-23 | 다니구찌 이찌로오, 기타오카 다카시 | 레지스트 잔사 제거 방법 및 그를 이용한 반도체 장치의제조 방법 |
| JP2002353196A (ja) * | 2001-05-24 | 2002-12-06 | Shibaura Mechatronics Corp | レジスト剥離方法及び剥離装置 |
| JP2007280982A (ja) * | 2006-04-03 | 2007-10-25 | Tokyo Ohka Kogyo Co Ltd | シリコン含有二層レジスト除去方法 |
| JP2007324610A (ja) * | 2007-07-09 | 2007-12-13 | Tokyo Electron Ltd | 基板処理装置及び基板処理方法 |
| JP2009515366A (ja) * | 2005-11-08 | 2009-04-09 | 東京エレクトロン株式会社 | バッチ式フォトレジスト乾式剥離・アッシングシステム及び方法 |
| DE10340882B4 (de) * | 2002-09-05 | 2012-04-19 | Covalent Materials Corp. | Siliciumwafer-Reinigungsverfahren |
| CN104752196A (zh) * | 2013-12-31 | 2015-07-01 | 中芯国际集成电路制造(上海)有限公司 | 光刻胶去除的后处理方法及半导体器件的制作方法 |
-
1999
- 1999-09-28 JP JP27362699A patent/JP2001102369A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020038460A (ko) * | 2000-11-17 | 2002-05-23 | 다니구찌 이찌로오, 기타오카 다카시 | 레지스트 잔사 제거 방법 및 그를 이용한 반도체 장치의제조 방법 |
| JP2002353196A (ja) * | 2001-05-24 | 2002-12-06 | Shibaura Mechatronics Corp | レジスト剥離方法及び剥離装置 |
| DE10340882B4 (de) * | 2002-09-05 | 2012-04-19 | Covalent Materials Corp. | Siliciumwafer-Reinigungsverfahren |
| JP2009515366A (ja) * | 2005-11-08 | 2009-04-09 | 東京エレクトロン株式会社 | バッチ式フォトレジスト乾式剥離・アッシングシステム及び方法 |
| JP2007280982A (ja) * | 2006-04-03 | 2007-10-25 | Tokyo Ohka Kogyo Co Ltd | シリコン含有二層レジスト除去方法 |
| JP2007324610A (ja) * | 2007-07-09 | 2007-12-13 | Tokyo Electron Ltd | 基板処理装置及び基板処理方法 |
| CN104752196A (zh) * | 2013-12-31 | 2015-07-01 | 中芯国际集成电路制造(上海)有限公司 | 光刻胶去除的后处理方法及半导体器件的制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2548881B2 (ja) | 半導体素子製造におけるバイアコンタクト形成方法 | |
| CN100578729C (zh) | 去除离子注入光敏抗蚀剂的方法 | |
| JP5361790B2 (ja) | 半導体基板の表面処理方法 | |
| KR100639615B1 (ko) | 세정액 및 그를 이용한 반도체소자의 세정 방법 | |
| JP3607061B2 (ja) | 半導体装置の製造方法 | |
| JP2001102369A (ja) | レジスト除去方法 | |
| CN114823286A (zh) | 半导体结构的形成方法 | |
| JP3932636B2 (ja) | 半導体装置の製造方法 | |
| JP7741035B2 (ja) | 基板処理方法 | |
| JP2983356B2 (ja) | 半導体素子の製造方法 | |
| KR100255665B1 (ko) | 단일 반도체 기판에 상이한 두께의 게이트 산화막 구조를 갖는 반도체 장치의 제조방법 | |
| US20030224583A1 (en) | Method for plasma etching a wafer after backside grinding | |
| JPH0511458A (ja) | 現像液及び現像方法 | |
| JPH09298188A (ja) | 半導体装置の製造方法 | |
| US6423646B1 (en) | Method for removing etch-induced polymer film and damaged silicon layer from a silicon surface | |
| JPS6222263B2 (ja) | ||
| WO2004067692A1 (en) | Solution for removal of post dry etching residues | |
| KR20000013247A (ko) | 폴리실리콘막의 습식식각방법 | |
| JP2008147434A (ja) | 半導体装置の製造方法 | |
| JPH09270420A (ja) | 半導体装置の製造方法 | |
| KR100499628B1 (ko) | 반도체 소자의 세정 방법 | |
| KR100528266B1 (ko) | 건식에칭후측벽잔류물제거용용액및제거방법 | |
| JPH1012590A (ja) | 半導体装置の製造方法 | |
| KR100205096B1 (ko) | 반도체 소자의 감광막 제거방법 | |
| KR960013781B1 (ko) | 필드산화막 제조방법 |