[go: up one dir, main page]

JP2001195050A - グラフィックアクセラレータ - Google Patents

グラフィックアクセラレータ

Info

Publication number
JP2001195050A
JP2001195050A JP2000151400A JP2000151400A JP2001195050A JP 2001195050 A JP2001195050 A JP 2001195050A JP 2000151400 A JP2000151400 A JP 2000151400A JP 2000151400 A JP2000151400 A JP 2000151400A JP 2001195050 A JP2001195050 A JP 2001195050A
Authority
JP
Japan
Prior art keywords
color information
pixels
information
pixel
image memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2000151400A
Other languages
English (en)
Inventor
Shohei Moriwaki
昇平 森脇
Yoshiiku Azekawa
善郁 畔川
Osamu Chiba
修 千葉
Kazuhiro Shimakawa
和弘 島川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Design Corp
Mitsubishi Electric Corp
Original Assignee
Renesas Design Corp
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Design Corp, Mitsubishi Electric Corp filed Critical Renesas Design Corp
Priority to JP2000151400A priority Critical patent/JP2001195050A/ja
Priority to CA002321370A priority patent/CA2321370C/en
Priority to CA002417468A priority patent/CA2417468A1/en
Priority to US09/676,755 priority patent/US6819328B1/en
Priority to DE10053439A priority patent/DE10053439B4/de
Publication of JP2001195050A publication Critical patent/JP2001195050A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/02Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed
    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00General purpose image data processing
    • G06T1/60Memory management
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39Control of the bit-mapped memory
    • G09G5/391Resolution modifying circuits, e.g. variable screen formats
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00Aspects of display data processing
    • G09G2340/04Changes in size, position or resolution of an image
    • G09G2340/0407Resolution change, inclusive of the use of different resolutions for different screen areas

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Image Generation (AREA)
  • Image Processing (AREA)
  • Storing Facsimile Image Data (AREA)

Abstract

(57)【要約】 【課題】 小さい画像メモリ容量で、高速に描画表示を
行なうことができるグラフィックアクセラレータを提供
する。 【解決手段】 グラフィックアクセラレータ100は、
描画データ展開部101、画像メモリ制御部102、お
よび画面データ生成部103を備える。画像メモリ制御
部102は、描画データ展開部101の出力を、フレー
ムバッファ106に書込み、フレームバッファ106に
記録した情報を読出すための制御を行なう。画面データ
生成部103は、フレームバッファ106から読出した
データに基づき、色情報を復元(補間)し、画面データ
を生成する。フレームバッファ106には、各画素毎
に、R、G、Bからなる3色情報を2色情報に削減して
記録する。読出時には、削減された色情報を、他の画素
の色情報で補間する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、画像表示を高速
に行うためのグラフィックアクセラレータに関するもの
である。
【0002】
【従来の技術】図16は、従来の2次元のグラフィック
アクセラレータで取扱う画像情報を示す概念図である。
図16において、RGB(x,y)は、画素位置(x,
y)におけるR色情報、G色情報およびB色情報を表し
ている。
【0003】このように、従来のグラフィックアクセラ
レータは、表示対象となる画面を構成する基本単位であ
る画素のそれぞれに対して、各々が数ビットからなるR
/G/B色情報を処理する。この画素単位のR/G/B
色情報は、外部の画像メモリ領域に一時記録され、さら
に読出された上で、データ処理される。
【0004】Zバッファ法を用いた3Dグラフィックア
クセラレータ(3D:three dimension)では、R/G
/B色情報に加え、画素毎に与えられる奥行き情報(Z
値)および透明度情報(α値)や、ポリゴンに貼り付け
るための模様データであるテクスチャ等の情報を処理す
る。これらの情報は、同じく外付けされた画像メモリ領
域に一時記録され、さらに読出された上でデータ処理が
施される。
【0005】
【発明が解決しようとする課題】ところで、画面サイズ
(画素の量)は大型化の傾向にあり、より一層の画像メ
モリ容量が必要となっている。
【0006】しかしながら、従来のグラフィックアクセ
ラレータでは、画像メモリに格納するデータが増大する
と、グラフィックアクセラレータと画像メモリとの間の
データ転送量が増大し、処理速度に影響を与えるという
問題があった。特に、3次元対応のグラフィックアクセ
ラレータは、2次元の場合に比べて、処理に必要な画像
メモリ容量が大きく、かつ取扱うデータ量が多量である
ため、描画処理性能の向上が困難となる。
【0007】また、高速処理を実現するためには、グラ
フィックアクセラレータと画像メモリとを同一半導体基
板上に形成した1チップ化が要請される。しかし、画像
メモリ容量の増大は、こうした1チップ化の妨げとなっ
ている。
【0008】それゆえ、この発明は係る問題を解決する
ためになされたものであり、その目的は、画像メモリ容
量を抑えて、高速に画像データを処理することができる
グラフィックアクセラレータを提供することである。
【0009】
【課題を解決するための手段】この発明の一つの局面に
よるグラフィックアクセラレータは、画像メモリに記録
されたデータに基づき表示データを生成するグラフィッ
クアクセラレータであって、各々がRGBの3種類の色
情報を有する複数の画素を受け、各画素における3種類
の色情報のうちの1つを削除し、3種類の色情報のうち
の第1の種類の色情報を除いた2種類の色情報を有した
画素と、3種類の色情報のうちの前記第1の種類の色情
報と異なる第2の種類の色情報を除いた2種類の色情報
を有した画素とを含むように複数の画素を画像メモリに
記録するための記録制御部と、画像メモリに記録された
複数の画素の各々について、記録制御部により削除され
た色情報を、画像メモリに記録された複数の画素のうち
の削除された色情報を含んだ画素を使って補間する補間
処理部とを備える。グラフィックアクセラレータは、画
像メモリに記録された複数の画素と補間処理部の補間結
果とに応じて、表示データを供給する。
【0010】好ましくは、記録制御部は、偶数番目の走
査ライン方向に配置される複数の画素の各々について
は、3種類の色情報のうちの第1の種類の色情報を除い
た2種類の色情報を画像メモリに記録し、奇数番目の走
査ライン方向に配置される複数の画素の各々について
は、3種類の色情報のうちの前記第2の種類の色情報を
2種類の色情報を画像メモリに記録する。
【0011】好ましくは、記録制御部は、複数の画素の
うち格子状に配置される第1複数個の画素の各々につい
ては、3種類の色情報のうちの第1の種類の色情報を除
いた2種類の色情報を画像メモリに記録し、複数の画素
のうち残りの第2複数個の画素の各々については、3種
類の色情報のうちの第2の種類の色情報を除いた2種類
の色情報を画像メモリに記録する。
【0012】好ましくは、記録制御部は、複数の画素を
複数のブロックに分割し、複数のブロックの各々が、3
種類の色情報のうちの第1の種類の色情報を除いた第1
の種類の画素と、3種類の色情報のうちの第2の種類の
色情報を除いた第2の種類の画素とを含むように、色情
報を削除し、補間処理部は、補間対象となる画素の削除
された色情報を、補間対象となる画素と同一ブロック内
の削除された色情報を有する画素を用いて補間する。
【0013】好ましくは、記録制御部は、出力されるべ
き複数の画素が、3種類の色情報のうちのBの色情報を
除いた第1の種類の画素と、3種類の色情報のうちのR
の色情報を除いた第2の種類の画素と、3種類の色情報
のうちのGの色情報を除いた第3の種類の画素とを含む
ように、色情報を削除する。
【0014】好ましくは、画像メモリに書込まれた複数
の画素の各々には、同一の色情報が含まれている。特定
的には、画像メモリに書込まれた複数の画素の各々に
は、Gの色情報が含まれている。
【0015】特に、画面の走査方向に配置される画素が
すべて第1の種類の画素である第1のラインと、第1の
ラインの次のラインであり、かつ画面の走査方向に配置
される画素がすべて第2の種類の画素である第2のライ
ンと、第2のラインの次のラインであり、かつ画面の走
査方向に配置される画素がすべて前記第3の種類の画素
である第3のラインとが繰返し配置されるように、画像
メモリに複数の画素が配置される。
【0016】この発明のもう一つの局面によるグラフィ
ックアクセラレータは、画像メモリに記録されたデータ
に基づき表示データを生成するグラフィックアクセラレ
ータであって、各々が色情報と奥行きを示すZ値情報と
を有する複数の画素を受け、複数の画素を複数のブロッ
クに分割し、各ブロック単位で、共有するZ値情報を更
新して画像メモリに記録するとともに、各ブロック単位
で、画素のZ値情報と画像メモリに記録された共有する
Z値情報とを比較して、陰面消去処理に従い、画素の色
情報を更新して画像メモリに記録する記録制御部を備
え、画像メモリに記録された複数の画素を用いて、表示
データを供給する。
【0017】好ましくは、入力される前記複数の画素の
それぞれは、透明度を示すα値情報をさらに有し、記録
制御部は、各ブロック単位で、共有するα値情報を更新
して画像メモリに記録するとともに、画素のZ値情報と
画像メモリに記録された共有するZ値情報とを比較し
て、陰面消去処理およびアルファブレンディング処理に
従い、画像メモリに記録された共有するα値に基づき、
画素の色情報を更新して画像メモリに記録する。
【0018】特に、画像メモリは、各ブロック単位で共
有するZ値情報を記録するZバッファと、複数の画素の
それぞれの色情報と、各ブロック単位で共有するα値情
報とを記録するフレームバッファとを含む。
【0019】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照しながら詳細に説明する。なお、図中同一
または相当部分には同一符号を付してその説明は繰返さ
ない。
【0020】[実施の形態1]本発明の実施の形態1に
よるグラフィックアクセラレータについて、図1を用い
て説明する。グラフィックアクセラレータ100は、描
画データ展開部101、画像メモリ制御部102、画面
データ生成部103、および画面表示制御部104を備
える。グラフィックアクセラレータ100は、パーソナ
ルコンピュータや家庭用ゲーム機等に内蔵され、外部の
CPU等から送られる描画データを高速に処理して、表
示装置105に表示データを出力する。
【0021】描画データ展開部101は、描画処理を行
なうためのコマンド(たとえば、線を引く/矩形を描画
する等)を受け、描画データを画像イメージに展開す
る。
【0022】画像メモリ制御部102は、描画データ展
開部101の出力を、フレームバッファ106に書込
み、そしてフレームバッファ106に記録した情報を読
出すための制御を行なう。
【0023】画面データ生成部103は、フレームバッ
ファ106から読出したデータに基づき、記録方式に応
じて色情報を復元(補間)し、画面データを生成する。
【0024】画面表示制御部104は、画面データ生成
部103の出力に対し、対応する表示装置105で表示
するためのデジタル−アナログ変換等の処理を施した後
に表示装置105に出力する。
【0025】ここで、本発明の実施の形態1によるフレ
ームバッファ106へのデータの記録方式およびデータ
の復号(補間)方式について述べる。なお、画素を構成
するR/G/Bの3種類の色情報を対象に説明を行な
う。
【0026】図2は、本発明の実施の形態1による記録
方式を説明するための概念図である。図2において、記
号P(x,y)は、画面1の座標(x,y)における画
素を表わす。本発明の実施の形態1では、図2に示すよ
うに配置させる複数の画素P(x,y)からなる画面1
を、y軸方向(走査ライン方向)にそって、奇数ライン
(斜線部分)と偶数ライン(斜線なし)とにグループ分
割する。画素P(0,0)、P(1,0)、…は、奇数
ラインのグループGR1に属し、画素P(0,1)、P
(1,1)、…は、偶数ラインのグループGR2に属す
る。
【0027】これらの各グループにおけるフレームバッ
ファ106への記録情報について、図3を用いて説明す
る。図3(a)〜(f)において、記号F(x,y)
は、フレームバッファ106における画素P(x,y)
に関連付けられた記憶領域を示している。記号R(x,
y)、記号G(x,y)、記号B(x,y)は、画素P
(x,y)のR色情報、G色情報およびB色情報をそれ
ぞれ示している。
【0028】本発明の実施の形態1では、図3(a)〜
(f)に示されるように、奇数ライン((a)、
(b)、(e)、(f))と偶数ライン((c)、
(d))とでフレームバッファ106に記録する色情報
の組合わせを変える。
【0029】組合わせの一例として、奇数ラインの画素
については、R/G/B色情報のうち、G色情報とB色
情報とを記録し、R色情報は、記録対象から外す。偶数
ラインの画素については、R色情報とG色情報とを記録
し、B色情報は、記録対象から外す。
【0030】次に、画面データ生成部103におけるデ
ータの補間方式について説明する。画像を表示するに
は、R/G/Bの3種類の色情報が必要となる。そこ
で、本発明の実施の形態1では、奇数ライン(偶数ライ
ン)に配置される画素については、対応する色情報をフ
レームバッファから読出す際、未記録の色情報を隣接す
る偶数ライン(奇数ライン)に属する画素の色情報を用
いて補間する。ここでは、互いに隣接する奇数ラインの
画素と偶数ラインの画素とで色情報を共有しあう。
【0031】たとえば、奇数ラインの画素P(1,0)
に関しては、フレームバッファ106の記憶領域F
(1,0)にG色情報G(1,0)およびB色情報B
(1,0)が記録されているが、R色情報が未記録であ
る。そこで、隣接する偶数ラインの、たとえば、画素P
(1,1)のR色情報R(1,1)を、当該画素P
(1,0)のR色情報として取扱い、補間する。偶数ラ
インの画素P(1,1)に関しては、フレームバッファ
106の記憶領域F(1,1)に、R色情報R(1,
1)およびG色情報G(1,1)が記録されているが、
B色情報が未記録である。そこで、隣接する奇数ライン
の、たとえば、画素P(1,2)のB色情報B(1,
2)を、画素P(1,1)のB色情報として取扱い、補
間する。
【0032】このような動作を実現するグラフィックア
クセラレータ100の具体例を、図4を用いて説明す
る。図4に示されるグラフィックアクセラレータは、描
画データを受けてコマンドを展開する描画コマンド展開
処理部110、上述した記録方式に従い、描画データの
中からフレームバッファ106に記録しない色情報を削
減する色情報削減処理部112、画像メモリ制御部10
2、補間処理部114、および画面表示制御部104を
備える。描画コマンド展開処理部110および色情報削
減処理部112は、描画データ展開部101に含まれ
る。補間処理部114は、画面データ生成部103に含
まれる。
【0033】補間処理部114における具体的な処理手
順の一例を、図5に示す。ステップS1−1では、画素
情報(色情報)をフレームバッファ106から読出す。
記録情報は、表示対象である表示装置105の走査ライ
ン方向(ラスタ方向)にそって読出しても、縦方向2画
素分を読出しても、またはブロック毎に読出してもよ
い。
【0034】ステップS1−2では、補間対象となる画
素が、奇数ラインに配置されるか、偶数ラインに配置さ
れるかを判断する。奇数ラインに配置される場合には、
ステップS1−3に移り、読出された画素情報から対応
するB色情報(ステップS1−3)およびG色情報(ス
テップS1−4)を取得する。さらに、隣接する偶数ラ
インの画素のR色情報(ステップS1−5)で補間す
る。ステップS1−6では、取得されたR、G、B色情
報が画面表示制御部104に出力される。
【0035】ステップS1−2で、補間対象となる画素
が偶数ラインに配置されると判断される場合には、ステ
ップS1−7に移り、読出された画素情報から対応する
R色情報(ステップS1−7)およびG色情報(ステッ
プS1−8)を取得する。さらに、隣接する奇数ライン
の画素のB色情報(ステップS1−9)で補間する。そ
して、ステップS1−6に移り、取得されたR、G、B
色情報が画面表示制御部104に出力される。ステップ
S1−6終了後、ステップS1−10に移り、補間する
画素位置を更新する。
【0036】なお、画素P(1,0)に対して画素P
(1,1)の記録情報を使用した。すなわち、記録対象
外となっている色情報を補間する際に、隣接する走査線
の単方向のデータをそのまま使用する例を説明した。し
かし、補間処理の方法はこれに限らない。たとえば、画
素P(1,1)のB色情報の補間にあたり、近傍の画素
P(0,0)、P(2,0)、P(0,2)、P(2,
2)のB色情報を平均して補間データを得ることもでき
る。
【0037】フレームバッファ106に記録する色の組
合せは、上記したものに限定されない。いずれの色情報
を削減するようにしてもよい。
【0038】なお、特に、色の再現性を重視する場合に
は、各画素ではG色情報については共有せず、すべての
画素についてG色情報を記録する(関連付けられている
フレームバッファに記録する)。
【0039】これは、G色情報を画素間で共有した場合
に表示画質に大きく影響を与えるためである。その理由
は、G色情報が表示色の輝度成分(Y成分)に大きな影響
を与えるためであり、人間の視覚特性は色差情報(V情
報およびU情報)よりも輝度成分の変化に敏感であるこ
とが挙げられる。G色成分が色の輝度成分に大きな影響
を持つことを証明する式(1)〜(3)を以下に示す。
式(1)〜(3)は、RGBからYUVに色空間変換を
行うための公式である。
【0040】 Y=0.299R−0.587G+0.114B …(1) V=Cb=−0.1687R−0.3313G+0.500B …(2) U=Cr=0.500R−0.4187G−0.0813B …(3) 上記の式で輝度情報を示すYには、G成分に相当する項
の係数(0.587)がR成分およびB成分の係数より
も大きい。したがって、G成分が輝度情報に与える影響
が大きいことが証明される。
【0041】よって、G色成分については画素間で情報
を共有せず、R成分もしくはB成分を共有する。これに
より、原画像に近い表示結果が得られる。
【0042】この処理により、フレームバッファ106
には、画面上のすべての画素のそれぞれについて、2つ
の色情報を記録するため、各画素毎にR/G/B色情報
を記録する従来のグラフィックアクセラレータに対し
て、著しい画質の劣化を伴わずに必要となるフレームバ
ッファ量を2/3に削減することができる。これによ
り、フレームバッファ106との間のデータ転送量を軽
減できる。したがって、さらに高速なデータ処理を行な
うことが可能となる。基板上でフレームバッファ106
を接続する場合、ピン数および配線数を減らすことがで
きる。
【0043】なお、図においては、フレームバッファ1
06は、グラフィックアクセラレータ100と異なる領
域に配置されているが、これらを同一の半導体基板上に
構築するようにしてもよい。
【0044】なお、2次元画像データを取扱うグラフィ
ックアクセラレータについて説明したが、これに限ら
ず、R/G/B色情報に加えて透明度情報αと奥行き情
報Zとを取扱う3次元対応のグラフィックアクセラレー
タに適用してもよい。
【0045】[実施の形態2]本発明の実施の形態2に
よるグラフィックアクセラレータでのデータ記録方式に
ついて説明する。本発明の実施の形態2では、図6に示
されるように、格子状にグループ分割をおこなう。より
具体的には、隣接する画素どうしは、異なるグループに
属する。たとえば、画素P(1,1)が1のグループG
R1(斜線あり)に属し、画素P(1,1)と隣接する
画素P(1,0)、P(0,1)、P(2,1)、P
(1,2)が他の1つのグループGR2(斜線なし)に
属する。
【0046】これらの各グループにおけるフレームバッ
ファ106への記録情報について、図7(a)〜(f)
を用いて説明する。本発明の実施の形態2では、図7
(a)〜(f)に示されるように、グループ毎に、フレ
ームバッファ106に記録する色情報の組合わせを変え
る。
【0047】組合わせの一例として、グループGR1に
属する画素(P(0,0)、P(1,1)、P(2,
0)、…)については、R/G/B色情報のうち、G色
情報とB色情報とを記録し、R色情報は、記録対象から
外す。グループGR2に属する画素(P(0,1)、P
(1,0)、P(2,1)、…)については、R色情報
とG色情報とを記録し、B色情報は、記録対象から外
す。
【0048】次に、本発明の実施の形態2による画面デ
ータ生成部103におけるデータの補間方式について説
明する。本発明の実施の形態2では、グループGR1
(GR2)に属する画素については、対応する画素情報
をフレームバッファから読出す際、グループGR2(G
R1)に属する画素の色情報を用いて、未記録の色情報
を補間する。ここでは、隣接する画素間で色情報を補間
する。
【0049】たとえば、グループGR1に属する画素P
(1,1)に関しては、フレームバッファ106にG色
情報G(1,1)およびB色情報B(1,1)が記録さ
れているが、R色情報が未記録である。そこで、グルー
プGR2に属する、たとえば、画素P(1,0)のR色
情報R(1,0)を、画素P(1,1)のR色情報とし
て取扱い、補間する。
【0050】図5のフローチャートにおいて、奇数ライ
ンおよび偶数ラインのそれぞれを、グループGR1およ
びグループGR2と読みかえることで、具体的な補間処
理動作が実現される。
【0051】なお、記録対象外となっている色情報を補
間する際に、横方向に隣接する画素の色情報を用いる例
を示したが、補間処理の方法はこれに限らない。たとえ
ば、左右の画素の色情報を平均した値を用いてもよい。
この場合も、同等の効果を奏することができる。
【0052】また、たとえば、画素P(0,1)のB色
情報を補間するに際し、画素P(0,0)のB色情報B
(0,0)と画素P(0,2)のB色情報B(0,2)
とを平均した値を用いても良い。すなわち、隣接する上
下の画素の情報を平均した値を用いてもよい。この場合
も、同等の効果を奏することができる。
【0053】さらに、たとえば、画素P(1,1)のR
色情報を補間するに際し、画素P(1,0)、P(0,
1)、P(1,2)、P(2,1)のそれぞれのR色情
報を平均した値を用いても良い。すなわち、隣接する上
下左右の画素の情報を平均した値を用いてもよい。この
場合も、同等の効果を奏することができる。
【0054】フレームバッファ106に記録する色の組
合せは、上記したものに限定されることなく、いずれの
色情報を削減するようにしてもよい。
【0055】この処理により、フレームバッファ106
には、画面上のすべての画素のそれぞれについて、2つ
の色情報を記録するため、各画素毎にR/G/B色情報
を記録する従来のグラフィックアクセラレータに対し
て、著しい画質の劣化を伴わずに必要となるフレームバ
ッファ量を2/3に削減することができる。
【0056】これにより、フレームバッファ106との
間のデータ転送量を軽減できる。したがって、さらに高
速なデータ処理を行なうことが可能となる。また、フレ
ームバッファ106を同一の半導体基板内に形成した1
チップ化を実現することができる。
【0057】2次元画像データを取扱うグラフィックア
クセラレータについて説明したが、これに限らず、R/
G/B色情報に加えて透明度情報αと奥行き情報Zとを
取扱う3次元対応のグラフィックアクセラレータに適用
してもよい。
【0058】[実施の形態3]本発明の実施の形態3に
よるグラフィックアクセラレータでのデータの記録方式
について説明する。本発明の実施の形態3では、図8に
示されるように、画面1を矩形状にブロック分割し、各
ブロックを色情報の共有単位とする。
【0059】図8においては、1つのブロックの大きさ
が2画素×2画素である。たとえば、画素P(0,
0)、P(1,0)、P(0,1)、P(1,1)が1
つのブロックに、画素P(2,0)、P(3,0)、P
(2,1)、P(3,1)が他の1つのブロックに属し
ている。
【0060】これらの各ブロックにおけるフレームバッ
ファ106への記録情報について、図9(a)〜(d)
を用いて説明する。本発明の実施の形態3では、図9
(a)〜(d)に示されるように、ブロック内の複数の
画素を複数のグループに分割すると共に、グループ毎に
フレームバッファ106に記録する色情報の組合わせを
変える。
【0061】組合せの一例としては、画素P(0,0)
では、R色情報R(0,0)およびG色情報G(0,
0)を、画素P(1,1)では、R色情報R(1,1)
およびG色情報G(1,1)をそれぞれ記録し、B色情
報は記録対象から外す(グループGR1とする)。ま
た、画素P(1,0)では、G色情報G(1,0)およ
びB色情報B(1,0)を、画素P(0,1)では、G
色情報G(0,1)およびB色情報B(0,1)をそれ
ぞれ記録し、R色情報は記録対象から外す(グループG
R2とする)。
【0062】本発明の実施の形態3による画面データ生
成部103におけるデータ補間方式について説明する。
本発明の実施の形態3では、対応する画素情報をフレー
ムバッファから読出す際、同一ブロック内の異なるグル
ープに属する画素の色情報を用いて、未記録の色情報を
補間する。
【0063】第1のブロックに属する画素P(0,
0)、P(1,0)、P(0,1)、P(1,1)の補
間処理を一例に説明する。画素P(0,0)に関して
は、画素P(1,0)のB色情報B(1,0)と画素P
(0,1)のB色情報B(0,1)との平均値を算出す
る。この平均値を、画素P(0,0)のB色情報とす
る。なお、この平均値は、画素P(1,1)のB色情報
としても使用される。
【0064】画素P(1,0)に関しては、画素P
(0,0)のR色情報R(0,0)とP(1,1)のR
色情報R(1,1)との平均値を算出する。この平均値
を、画素P(1,0)のR色情報とする。なお、この平
均値は、画素P(0,1)のR色情報としても使用され
る。
【0065】以上が、色の共有単位であるブロック内の
動作である。同様のブロック(矩形)定義および画素情
報の記録、ならびに色情報の補間処理を全画素に対して
行なう。
【0066】補間処理部114における具体的な処理手
順の一例を、図10に示す。図10を参照して、ステッ
プS2−1では、画素情報(色情報)をフレームバッフ
ァ106から読出す。ステップS2−2では、補間対象
となる画素が、グループGR1に属するか、グループG
R2に属するかを判断する。グループGR2に属する場
合には、ステップS2−3に移り、読出された画素情報
から対応するB色情報(ステップS2−3)およびG色
情報(ステップS2−4)を取得する。さらに、同一ブ
ロックのグループGR1の画素のR色情報(ステップS
2−5)で補間する。ステップS2−6では、取得され
たR、G、B色情報が画面表示制御部104に出力され
る。
【0067】ステップS2−2で、補間対象となる画素
がグループGR1に属すると判断される場合には、ステ
ップS2−7に移り、読出された画素情報から対応する
R色情報(ステップS2−7)およびG色情報(ステッ
プS2−8)を取得する。さらに、同一ブロックのグル
ープGR2の画素のB色情報(ステップS2−9)で補
間する。そして、ステップS2−6に移り、取得された
R、G、B色情報が画面表示制御部104に出力され
る。ステップS2−6終了後、ステップS2−10に移
り、補間する画素位置を更新する。
【0068】この処理により、画面上のすべての画素の
それぞれについて、2つの色情報を記録するため、各画
素毎にR/G/B色情報を記録する従来のグラフィック
アクセラレータに対して、著しい画質の劣化を伴わずに
必要となるフレームバッファ量を2/3に削減すること
ができる。
【0069】なお、上述した例では、2画素×2画素を
色の共有単位としたが、これに限定されない。色の共有
を行なうブロックの大きさは可変であり、変更可能とす
る。また、色の組合せは上記した例に限定されない。
【0070】2次元画像データを取扱うグラフィックア
クセラレータについて説明したが、これに限らず、R/
G/B色情報に加えて透明度情報αと奥行き情報Zとを
取扱う3次元対応のグラフィックアクセラレータに適用
してもよい。
【0071】[実施の形態4]本発明の実施の形態4に
よるグラフィックアクセラレータでのデータ記録方式に
ついて説明する。本発明の実施の形態4では、画面1を
y軸方向(走査ライン方向)にそって、第(3N+1)
番目のラインからなる第1の種類のグループ、第(3N
+2)番目のラインからなる第2の種類のグループ、第
(3N+3)番目のラインからなる第3の種類のグルー
プに分割する(N=0、1、2、…)。
【0072】さらに、各グループに属する画素では、画
素を構成するR/G/Bの3色の色情報のうち同じ2色
の色情報を対応するフレームバッファに記録する。この
際、記録する色情報の組合せが、グループ毎に異なるよ
うにする。
【0073】図11は、本発明の実施の形態4による画
素情報のフレームバッファへの記録方式を示している。
図11において、FGR1は、第1走査ライン(グルー
プGR1)に配置される画素に関する画素情報が格納さ
れるフレームバッファ領域を、FGR2は、第2走査ラ
イン(グループGR2)に配置される画素に関する画素
情報が格納されているフレームバッファ領域を、FGR
3は、第3走査ライン(グループGR3)に配置される
画素に関する画素情報が格納されているフレームバッフ
ァ領域をそれぞれ表している。
【0074】RG(x,y)は、画素P(x,y)のR
/G色情報を、BR(x,y)は、画素P(x,y)の
B/R色情報を、GB(x,y)は、画素P(x,y)
のG/B色情報をそれぞれ表している。
【0075】図11に示されるように、第1走査ライン
上の画素については、R/G色情報をフレームバッファ
領域FGR1に記録し、B色情報を記録対象から外す。
第2走査ライン上の画素については、B/R色情報をフ
レームバッファ領域FGR2に記録し、G色情報を記録
対象から外す。第3走査ライン上の画素については、G
/B色情報をフレームバッファ領域FGR3に記録し、
R色情報を記録対象から外す。
【0076】同様に、第(3N+1)走査ライン(N=
1、2、…)上の画素については、R/G色情報を記録
し、B色情報を記録対象から外す。第(3N+2)走査
ライン上の画素については、B/R色情報を記録し、G
色情報を記録対象から外す。第(3N+3)走査ライン
上の画素については、G/B色情報を記録し、R色情報
を記録対象から外す。
【0077】次に、本発明の実施の形態4による画面デ
ータ生成部103における画素の未記憶データの補間方
式について説明する。未記録の色情報は、フレームバッ
ファ106に格納された、隣接する他のグループに属す
る画素の色情報を用いて補間する。
【0078】たとえば、画素P(0,0)については、
グループGR2に属する画素P(0,1)のB色情報を
用いて、補間する。画素P(0,1)については、グル
ープGR3に属する画素P(0,2)のG色情報を用い
て、補間する。
【0079】以下同様の処理を繰返す。この処理によ
り、画面上のすべての画素のそれぞれについて、2つの
色情報を記録するため、各画素毎にR/G/B色情報を
記録する従来のグラフィックアクセラレータに対して、
必要となるフレームバッファ量を2/3に削減すること
ができる。
【0080】なお、本発明の実施の形態4では、先に示
した実施の形態1と同様に、走査線単位での色情報を共
有し、補間する方法について述べたが、実施の形態2、
3に対してこのような色の組合わせによるグループ分割
をしても同等の効果を奏する。
【0081】また、本発明の実施の形態4では、2次元
対応のグラフィックアクセラレータについて説明した
が、これに限らず、R/G/B色情報に加えて透明度情
報αと奥行き情報Zとを取扱う3次元対応のグラフィッ
クアクセラレータに適用してもよい。
【0082】[実施の形態5]本発明の実施の形態5
は、陰面消去処理にZバッファ法を用いた3次元対応の
グラフィックアクセラレータにおける画像情報の記録方
法と補間方法とに関するものである。
【0083】図12に、本発明を用いたZバッファ法に
よる3次元対応のグラフィックアクセラレータの構成を
示す。図12において、グラフィックアクセラレータ2
00は、ポリゴンの頂点データを画面上の座標を示すス
クリーン座標系に変換する幾何学演算と、光源処理とを
行なう座標系変換処理部201と、ポリゴンの頂点デー
タからポリゴンの境界判定を行なうと共にポリゴンに包
含される画素を描画するポリゴン描画部202と、本発
明による画素の透明度を示すα値情報(以下、透明度情
報αと記す)および物体の奥行き情報を示すZ値情報
(以下、奥行き情報Zと記す)を削減する記録情報削減
処理部203と、各画素のR/G/B色情報および透明
度情報αを格納するフレームバッファ106と、画面を
構成する各画素の奥行き情報Zを格納するためのZバッ
ファ206と、フレームバッファ106およびZバッフ
ァ206の書込動作および読出動作を行なう画像メモリ
制御部204と、フレームバッファ106およびZバッ
ファ206から読出した情報を元に画面データを構成す
る画面データ生成部205と、表示装置105に画面デ
ータを表示するための制御を行なう画面表示制御部10
4とを備える。
【0084】奥行き情報Zは、陰面消去処理に、透明度
情報αは、アルファブレンディング処理に用いられる。
【0085】本発明の実施の形態5における記録情報削
減処理部203の動作を示すために、図13(a)〜
(c)に従来の3次元対応のグラフィックアクセラレー
タにおける画面1を構成する画素2のフレームバッファ
およびZバッファへの記録方法を示す。
【0086】図13(a)は、3次元空間内に存在する
球体のオブジェクト16と三角錐のオブジェクト17と
の関係を上面(x−z座標系)から見た図である。16
Aは、球体のオブジェクトに、17Aは、三角錐のオブ
ジェクトにそれぞれ対応している。同図において、球体
のオブジェクト16は、三角錐のオブジェクト17より
も後方に位置することを示している。
【0087】図13(b)は、3次元空間内に存在する
球体のオブジェクト16と三角錐のオブジェクト17と
の関係を正面(x−y座標系)から見た図である。16
Bは、球体のオブジェクト16に、17Bは、三角錐の
オブジェクト17にそれぞれ対応している。同図におい
て、球体のオブジェクト16は、三角錐のオブジェクト
17よりも後方に位置することから、オブジェクト16
Bの一部は、オブジェクト17Bにより消去される。
【0088】また、三角錐のオブジェクト17の陰面で
ある頂点に関しても、正面(x−y座標系)からは見え
ないので消去される。
【0089】これらのオブジェクトを表示するための画
面1は、画素2を行列として配したものである。また、
画素2は、複数ビットで示されるR/G/B色情報、透
明度情報α、および奥行き情報Zから構成されている。
【0090】図13(c)は、従来のグラフィックアク
セラレータにおけるフレームバッファおよびZバッファ
への記録内容を示す図である。図13(c)において、
画素2を構成するR/G/B色情報および透明度情報α
は、画面の座標位置に関連づけられたフレームバッファ
上の特定領域F1に、奥行き情報Zは、画面の座標位置
に関連づけられたZバッファ上の特定領域F2にそれぞ
れ格納される。
【0091】つまり、従来方式では、画面を構成する画
素毎にこれらのデータを、フレームバッファおよびZバ
ッファに書込み、そして読出しを行なっていることか
ら、多量の画像メモリが必要になると共に、フレームバ
ッファおよびZバッファと、3次元対応のグラフィック
アクセラレータとの間のデータ転送能力の限界が、性能
向上を行なう上でのボトルネックになるという問題があ
った。
【0092】そこで、本発明の実施の形態5は、このよ
うな問題を解決するためになされたものであり、物体の
透明度情報αおよび物体の奥行き情報Zを、複数の画素
から構成されるグループ単位で共有する。これにより、
フレームバッファ106およびZバッファ206で必要
とする画像メモリ容量を削減すると共に、グラフィック
アクセラレータ200とフレームバッファ106および
Zバッファ206との間のデータ転送量を削減すること
で、性能向上を行なう上でのボトルネックを解消する。
【0093】図14に示すとおり、画面1を構成する画
素の配列を、同一数の複数画素を包含する矩形状のグル
ープGR1、GR2、GR3、GR4、…に分割する。
【0094】図14では、複数の画素を包含するグルー
プGR1、GR2、GR3、GR4、…のそれぞれの大
きさを、2画素×2画素としているが、グループの大き
さ(画素数)は任意とする。
【0095】一例として、画素P(0,0)、P(1,
0)、P(0,1)、およびP(1,1)が1つのグル
ープGR1に、画素P(2,0)、P(3,0)、P
(2,1)、およびP(3,1)が1つのグループGR
2に属している。
【0096】本発明の実施の形態5の動作を説明するた
めに、図15に、グループGR1を構成する画素P
(0,0)、P(1,0)、P(0,1)、P(1,
1)のフレームバッファ106およびZバッファ206
への記録内容を示す。
【0097】図15において、FGR1は、画素P
(0,0)のR/G/B色情報を格納するための領域F
(0,0)と、画素P(1,0)のR/G/B色情報を
格納するための領域F(1,0)と、画素P(0,1)
のR/G/B色情報を格納するための領域F(0,1)
と、画素P(1,1)のR/G/B色情報を格納するた
めの領域F(1,1)と、グループGR1に属するこれ
らの画素における共通透明度情報α(GR1)を格納す
るための領域ARG1とから構成されるフレームバッフ
ァ106上の特定領域を示している。
【0098】また、ZGR1は、グループGR1を構成
する画素P(0,0)、P(1,0)、P(0,1)、
P(1,1)における共通奥行き情報Z(GR1)を格
納するためのZバッファ206上の特定領域を示してい
る。
【0099】以下、本発明の実施の形態5による、記録
情報削減処理部203から、フレームバッファ106お
よびZバッファ206への書込方法について説明する。
【0100】たとえば、グループGR1における共通透
明度情報α(GR1)として画素P(0,0)の透明度
情報α(0,0)を、グループGR1における共通奥行
き情報Z(GR1)として画素P(0,0)の奥行き情
報Z(0,0)を用いる場合の処理について説明する。
【0101】画素P(0,0)については、Zバッファ
206上の領域ZGR1に記録されているグループGR
1の共通奥行き情報Z(GR1)と、新しい画素P
(0,0)の奥行き情報Z(0,0)との比較を行な
う。比較により、新しい画素P(0,0)が前面または
同一の奥行きにあると判定された場合には、記憶領域F
(0,0)に格納されているR/G/B色情報と、記憶
領域AGR1に格納されている共通透明度情報α(GR
1)と、新しい画素P(0,0)のR/G/B色情報
と、新しい画素P(0,0)の透明度情報α(0,0)
とに基づき、R/G/B色情報と透明度情報とを算出
し、それぞれをフレームバッファ106上の領域F
(0,0)と領域AGR1とに書込む。そして、画素P
(0,0)の奥行き情報Z(0,0)を、グループGR
1の共通奥行き情報Z(GR1)としてZバッファ20
6上の領域ZGR1に書込む。
【0102】なお、Zバッファ206上の領域ZGR1
に記録されている共通奥行き情報Z(GR1)と、新し
い画素P(0,0)の奥行き情報Z(0,0)との比較
を行なった結果、新しい画素P(0,0)が背面にある
と判定された場合には、これらの処理を行なわずに、フ
レームバッファ106上の領域F(0,0)およびAR
G1に記録されている値、ならびにZバッファ206上
の領域ZGR1に記録されている値をそのまま保持す
る。
【0103】画素P(1,0)については、Zバッファ
206上に記録されているグループGR1の共通奥行き
情報Z(GR1)と、新しい画素P(1,0)の奥行き
情報Z(1,0)との比較を行なう。比較により、新し
い画素P(1,0)が前面または同一の奥行きにあると
判定された場合には、記憶領域F(1,0)に格納され
ているR/G/B色情報と、記憶領域AGR1に格納さ
れている共通透明度情報α(GR1)と、新しい画素P
(1,0)のR/G/B色情報と、新しい画素P(1,
0)の透明度情報α(1,0)とに基づき、R/G/B
色情報を算出し、フレームバッファ106上の領域F
(1,0)に書込む。
【0104】ただし、グループGR1の共通奥行き情報
Z(GR1)および共通透明度情報α(GR1)につい
ては更新を行なわず、フレームバッファ106上の値お
よびZバッファ206上の値をそのまま使用する。
【0105】画素P(0,1)については、Zバッファ
206上に記録されているグループGR1の共通奥行き
情報Z(GR1)と、新しい画素P(0,1)の奥行き
情報Z(0,1)との比較を行なう。比較により、新し
い画素P(0,1)が前面または同一の奥行きにあると
判定された場合には、記憶領域F(0,1)に格納され
ているR/G/B色情報と、記憶領域AGR1に格納さ
れている共通透明度情報α(GR1)と、新しい画素P
(0,1)のR/G/B色情報と、新しい画素P(0,
1)の透明度情報α(0,1)とに基づき、R/G/B
色情報を算出し、フレームバッファ106上の領域F
(0,1)に書込む。
【0106】ただし、グループGR1の共通奥行き情報
Z(GR1)および共通透明度情報α(GR1)につい
ては更新を行なわず、フレームバッファ106上の値お
よびZバッファ206上の値をそのまま使用する。
【0107】画素P(1,1)については、Zバッファ
206上に記録されているグループGR1の共通奥行き
情報Z(GR1)と、新しい画素P(1,1)の奥行き
情報Z(1,1)との比較を行なう。比較により、新し
い画素P(1,1)が前面または同一の奥行きにあると
判定された場合には、記憶領域F(1,1)に格納され
ているR/G/B色情報と、記憶領域AGR1に格納さ
れている共通透明度情報α(GR1)と、新しい画素P
(1,1)のR/G/B色情報と、新しい画素P(1,
1)の透明度情報α(1,1)とに基づき、R/G/B
色情報を算出し、フレームバッファ106上の領域F
(1,1)に書込む。
【0108】ただし、グループGR1の共通奥行き情報
Z(GR1)および共通透明度情報α(GR1)につい
ては更新を行なわず、フレームバッファ106上の値お
よびZバッファ206上の値をそのまま使用する。
【0109】以下、同様の処理を各グループGR2、G
R3、…に適用し、画面上の全画素に対してZバッファ
法を用いた陰面消去処理が行なわれるようにする。
【0110】なお、上記のZバッファ法を用いた陰面消
去処理を行なうための書込み処理方法については、その
一例を示すものであり、他の書込み処理方法を行なって
も良い。
【0111】たとえば、グループGR1の共通奥行き情
報Z(GR1)として、画素P(0,0)における奥行
き情報Z(0,0)の代わりに、画素P(1,0)にお
ける奥行き情報Z(1,0)、もしくは画素P(0,
1)における奥行き情報Z(0,1)、もしくは画素P
(1,1)における奥行き情報Z(1,1)を用いる方
法が挙げられる。
【0112】さらに、上記実施の形態に示す以外の陰面
消去に伴う奥行き情報Zの更新処理ならびに透明度情報
αの更新処理を行なっても良い。
【0113】たとえば、グループGR1内の画素におけ
る共通透明度情報α(GR1)として、画素P(0,
0)の透明度情報α(0,0)、画素P(0,1)の透
明度情報α(0,1)、画素P(1,0)の透明度情報
α(1,0)、画素P(1,1)の透明度情報α(1,
1)の各々を用いる方法が挙げられる。また、グループ
GR1内の画素における共通奥行き情報Z(GR1)と
して、画素P(0,0)の奥行き情報Z(0,0)、画
素P(0,1)の奥行き情報Z(0,1)、画素P
(1,0)の奥行き情報Z(1,0)、画素P(1,
1)の奥行き情報Z(1,1)の各々を用いる方法が挙
げられる。以下、この処理方法について説明する。
【0114】画素P(0,0)については、Zバッファ
206上に記録されている共通奥行き情報Z(GR1)
と、画素P(0,0)の奥行き情報Z(0,0)との比
較を行なう。比較により、新しい画素P(0,0)が前
面または同一の奥行きにあると判定された場合には、記
憶領域F(0,0)に格納されているR/G/B色情報
と、記憶領域AGR1に格納されている共通透明度情報
α(GR1)と、新しい画素P(0,0)のR/G/B
色情報と、新しい画素P(0,0)の透明度情報α
(0,0)とに基づき、R/G/B色情報と透明度情報
とを算出し、それぞれをフレームバッファ106上の領
域F(0,0)と領域AGR1とに書込む。そして、画
素P(0,0)の奥行き情報Z(0,0)を、グループ
GR1の共通奥行き情報Z(GR1)としてZバッファ
206上の領域ZGR1に書込む。
【0115】ただし、Zバッファ206上に記録されて
いる共通奥行き情報Z(GR1)と、新しい画素P
(0,0)の奥行き情報Z(0,0)との比較を行なっ
た結果、新しい画素P(0,0)が背面にあると判定さ
れた場合には、これらの処理を行なわずに、フレームバ
ッファ106上の領域F(0,0)およびARG1に記
録されている値、ならびにZバッファ206上の領域Z
GR1に記録されている値をそのまま保持する。
【0116】画素P(1,0)については、Zバッファ
206上に記録されている共通奥行き情報Z(GR1)
と、画素P(1,0)の奥行き情報Z(1,0)との比
較を行なう。比較により、新しい画素P(1,0)が前
面または同一の奥行きにあると判定された場合には、記
憶領域F(1,0)に格納されているR/G/B色情報
と、記憶領域AGR1に格納されている共通透明度情報
α(GR1)と、新しい画素P(1,0)のR/G/B
色情報と、新しい画素P(1,0)の透明度情報α
(1,0)とに基づき、R/G/B色情報と透明度情報
とを算出し、それぞれをフレームバッファ106上の領
域F(1,0)と領域AGR1とに書込む。そして、画
素P(1,0)の奥行き情報Z(1,0)を、グループ
GR1の共通奥行き情報Z(GR1)としてZバッファ
206上の領域ZGR1に書込む。
【0117】ただし、Zバッファ206上に記録されて
いる共通奥行き情報Z(GR1)と、新しい画素P
(1,0)の奥行き情報Z(1,0)との比較を行なっ
た結果、新しい画素P(1,0)が背面にあると判定さ
れた場合には、これらの処理を行なわずに、フレームバ
ッファ106上の領域F(1,0)およびARG1に記
録されている値、ならびにZバッファ206上の領域Z
GR1に記録されている値をそのまま保持する。
【0118】画素P(0,1)については、Zバッファ
206上に記録されている共通奥行き情報Z(GR1)
と、画素P(0,1)の奥行き情報Z(0,1)との比
較を行なう。比較により、新しい画素P(0,1)が前
面または同一の奥行きにあると判定された場合には、記
憶領域F(0,1)に格納されているR/G/B色情報
と、記憶領域AGR1に格納されている共通透明度情報
α(GR1)と、新しい画素P(0,1)のR/G/B
色情報と、新しい画素P(0,1)の透明度情報α
(0,1)との基づき、R/G/B色情報と透明度情報
とを算出し、それぞれをフレームバッファ106上の領
域F(0,1)と領域AGR1とに書込む。そして、画
素P(0,1)の奥行き情報Z(0,1)を、グループ
GR1の共通奥行き情報Z(GR1)としてZバッファ
206上の領域ZGR1に書込む。
【0119】ただし、Zバッファ206上に記録されて
いる共通奥行き情報Z(GR1)と、新しい画素P
(0,1)の奥行き情報Z(0,1)との比較を行なっ
た結果、新しい画素P(0,1)が背面にあると判定さ
れた場合には、これらの処理を行なわずに、フレームバ
ッファ106上の領域F(0,1)およびARG1に記
録されている値、ならびにZバッファ206上の領域Z
GR1に記録されている値をそのまま保持する。
【0120】画素P(1,1)については、Zバッファ
206上に記録されている共通奥行き情報Z(GR1)
と、画素P(1,1)の奥行き情報Z(1,1)との比
較を行なう。比較により、新しい画素P(1,1)が前
面または同一の奥行きにあると判定された場合には、記
憶領域F(1,1)に格納されているR/G/B色情報
と、記憶領域AGR1に格納されている共通透明度情報
α(GR1)と、新しい画素P(1,1)のR/G/B
色情報と、新しい画素P(1,1)の透明度情報α
(1,1)とに基づき、R/G/B色情報と透明度情報
とを算出し、それぞれをフレームバッファ106上の領
域F(1,1)と領域AGR1とに書込む。そして、画
素P(1,1)の奥行き情報Z(1,1)を、グループ
GR1の共通奥行き情報Z(GR1)としてZバッファ
206上の領域ZGR1に書込む。
【0121】ただし、Zバッファ206上に記録されて
いる共通奥行き情報Z(GR1)と、新しい画素P
(1,1)の奥行き情報Z(1,1)との比較を行なっ
た結果、新しい画素P(1,1)が背面にあると判定さ
れた場合には、これらの処理を行なわずに、フレームバ
ッファ106上の領域F(1,1)およびARG1に記
録されている値、ならびにZバッファ206上の領域Z
GR1に記録されている値をそのまま保持する。
【0122】以下、同様の処理をグループGR2、GR
3、…のそれぞれに適用し、画面上の全画素に対してZ
バッファ法を用いた陰面消去処理が行われるようにす
る。
【0123】なお、グループGR1の共通奥行き情報Z
(GR1)として、複数の画素の持つ奥行き情報Zの平
均値を用いることは好ましくない。
【0124】これは、画素の分割単位である各グループ
が、必ずポリゴン内に含まれる(包含される)とは限ら
ないためである。たとえば、共通奥行き情報Z(GR
1)の算出に奥行き情報Z(0,0)とZ(1,1)と
の平均値を用いると仮定した場合、ポリゴンの頂点座標
が画素P(1,1)になった場合には、奥行き情報Zの
平均値を求めるために画素P(0,0)の最新の奥行き
情報が必要になるが、ポリゴンの頂点の所在が不明であ
るためである。
【0125】次に、本発明の実施の形態5による、フレ
ームバッファ106およびZバッファ206からのデー
タ読出方法、ならびに画面データ生成部205における
処理について説明する。
【0126】画面データ生成部205は、画像メモリ制
御部204を通じて、走査線の1本分の画素データをフ
レームバッファ106上から読出す。
【0127】画面のx方向の画素数をnとする。たとえ
ば、画面の第1走査線を構成する画素データを読出す場
合には、フレームバッファ106上に記録されている画
素P(0,0)、P(1,0)、P(2,0)、…、P
(n−1,0)のR/G/B色情報を読出し、領域FG
R1、…に記録されている共通透明度情報α(GR
1)、…、および領域ZGR1、…に記録されている共
通奥行き情報Z(GR1)、…は読出さない。
【0128】これらの値は、2次元で示される画面イメ
ージを生成するために使用される、中間データを格納し
ているためである。
【0129】以上の処理により、フレームバッファ10
6およびZバッファ206と、画像メモリ制御部204
との間の、もしくはグラフィックアクセラレータ200
との間のデータ転送量を軽減できる。したがって、さら
に高速なデータ処理を行なうことが可能となる。
【0130】なお、R/G/B色情報を、すべての画素
で記録する例を示したが、実施の形態1〜4に示すよう
に、R/G/B色情報についても矩形グループ内での共
有を行なうことにより、より一層の画素メモリ容量の削
減が行なうことができる。
【0131】今回開示された実施の形態はすべての点で
例示であって制限的なものではないと考えられるべきで
ある。本発明の範囲は、上記した実施の形態の説明では
なくて特許請求の範囲によって示され、特許請求の範囲
と均等の意味および範囲内でのすべての変更が含まれる
ことが意図される。
【0132】
【発明の効果】請求項1に係るグラフィックアクセラレ
ータによれば、各画素毎に、3色情報のうち1色情報を
削除して2色情報を画像メモリに記録する。そして、削
除された色情報を、画像メモリに記録されている削除さ
れた色情報を含んだ画素を用いて補間する。これによ
り、画面が増大した場合であっても、画像メモリに記録
する情報を減らすことができる。この結果、画像メモリ
とグラフィックアクセラレータとの間のデータ転送量を
減らすことができる。したがって、より高速な画像処理
が実現される。また、画像メモリ容量を小さくすること
ができるため、画像メモリとグラフィックアクセラレー
タとを1チップに収めることが可能となる。
【0133】請求項2に係るグラフィックアクセラレー
タは、請求項1に係るグラフィックアクセラレータであ
って、偶数番目の走査ライン方向に属する画素について
は、3色情報のうちのある色情報を、奇数番目の走査ラ
イン方向に属する画素については、3色情報のうちの他
の色情報を削減して、画像メモリに記録する。これによ
り、画像メモリ容量を、従来の2/3に減らすことがで
きる。また、走査ライン方向に処理するため、補間処理
のハードウェア化が容易になるとともに、回路をコンパ
クトに構成することができる。
【0134】請求項3に係るグラフィックアクセラレー
タは、請求項1に係るグラフィックアクセラレータであ
って、格子状に配置される第1複数個の画素について
は、3色情報のうちのある色情報を、他の第2複数個の
画素については、3色情報のうちの他の色情報を削減し
て、画像メモリに記録する。これにより、画像メモリ容
量を、従来の2/3に減らすことができる。
【0135】請求項4に係るグラフィックアクセラレー
タは、請求項1に係るグラフィックアクセラレータであ
って、複数の画素をブロック分割し、ブロック毎に、あ
る画素については、3色情報のうちのある色情報を、他
の画素については、3色情報のうちの他の色情報を削減
して、画像メモリに記録する。補間は、ブロック単位で
行なう。これにより、画像メモリ容量を、従来の2/3
に減らすことができる。
【0136】請求項5に係るグラフィックアクセラレー
タは、請求項1に係るグラフィックアクセラレータであ
って、ある画素については、3色情報のうちR色情報を
削除し、ある画素については、G色情報を削除し、ある
画素については、B色情報を削除する。これにより、画
像メモリ容量を、従来の2/3に減らすことができる。
【0137】請求項6、7に係るグラフィックアクセラ
レータは、請求項1に係るグラフィックアクセラレータ
であって、ある色情報については、削除しない。特に、
G色情報を削除しない。これにより、原画像い近い表示
結果が得られる。
【0138】請求項8に係るグラフィックアクセラレー
タは、請求項5に係るグラフィックアクセラレータであ
って、第(3N+1)走査ラインに属する画素について
は、3色情報のうち第1の色情報を削除し、第(3N+
2)走査ラインに属する画素については、3色情報のう
ち第2の色情報を削除し、第(3N+3)走査ラインに
属する画素については、3色情報のうち第3の色情報を
削除する。これにより、画像メモリ容量を、従来の2/
3に減らすことができる。また、走査ライン方向に処理
するため、補間処理のハードウェア化が容易になるとと
もに、回路をコンパクトに構成することができる。
【0139】請求項9、10、11に係るグラフィック
アクセラレータによれば、複数の画素をブロックに分割
し、各ブロック毎に奥行き情報Zと透明度情報αとを共
有させる。これにより、すべての画素について奥行き情
報Zと透明度情報αとを記録する従来方式に比べて、Z
バッファおよびフレームバッファの画像メモリ容量を大
幅に削減することが可能になる。したがって、より高速
な画像処理が実現される。また、画像メモリ容量を小さ
くすることができるため、こられの画像メモリとグラフ
ィックアクセラレータとを1チップに収めることが可能
となる。
【図面の簡単な説明】
【図1】 本発明の実施の形態1に係るグラフィックア
クセラレータの構成の概要を示す図である。
【図2】 本発明の実施の形態1よる記録方式について
説明するための概念図である。
【図3】 (a)〜(f)は、本発明の実施の形態1に
よるフレームバッファ106への記録情報について説明
するための概念図である。
【図4】 グラフィックアクセラレータ100の具体例
を示す構成図である。
【図5】 補間処理部114における具体的な処理手順
の一例を示すフローチャートである。
【図6】 本発明の実施の形態2によるデータ記録方式
について説明するための概念図である。
【図7】 (a)〜(f)は本発明の実施の形態2によ
るフレームバッファ106への記録情報について説明す
るための概念図である。
【図8】 本発明の実施の形態3によるデータの記録方
式について説明するための概念図である。
【図9】 (a)〜(d)は本発明の実施の形態3によ
るフレームバッファ106への記録情報について説明す
るための概念図である。
【図10】 補間処理部114における具体的な処理手
順の一例を示すフローチャートである。
【図11】 本発明の実施の形態4による画素情報のフ
レームバッファ106への記録情報について説明するた
めの概念図である。
【図12】 本発明の実施の形態5によるグラフィック
アクセラレータ200の構成を示す図である。
【図13】 (a)〜(c)は、フレームバッファおよ
びZバッファへの記録情報について説明するための概念
図である。
【図14】 本発明の実施の形態5による記録方式につ
いて説明するための概念図である。
【図15】 本発明の実施の形態5によるフレームバッ
ファ106およびZバッファ206への記録情報につい
て説明するための概念図である。
【図16】 従来の2次元のグラフィックアクセラレー
タで取扱う画像情報を示す概念図である。
【符号の説明】
100,200 グラフィックアクセラレータ、101
描画データ展開部、102,204 画像メモリ制御
部、103,205 画面データ生成部、104 画面
表示制御部、105 表示装置、106 フレームバッ
ファ、110描画コマンド展開処理部、112 色情報
削減処理部、114 補間処理部、202 ポリゴン描
写部、203 記録情報削減処理部、206 Zバッフ
ァ。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 畔川 善郁 東京都千代田区丸の内二丁目2番3号 三 菱電機株式会社内 (72)発明者 千葉 修 東京都千代田区丸の内二丁目2番3号 三 菱電機株式会社内 (72)発明者 島川 和弘 兵庫県伊丹市中央3丁目1番17号 三菱電 機システムエル・エス・アイ・デザイン株 式会社内 Fターム(参考) 5C082 AA01 BA12 BA33 BA34 BB15 CA56 CB01 DA22 DA87 MM02 MM04

Claims (11)

    【特許請求の範囲】
  1. 【請求項1】 画像メモリに記録されたデータに基づき
    表示データを生成するグラフィックアクセラレータであ
    って、 各々がRGBの3種類の色情報を有する複数の画素を受
    け、各画素における前記3種類の色情報のうちの1つを
    削除し、前記3種類の色情報のうちの第1の種類の色情
    報を除いた2種類の色情報を有した画素と、前記3種類
    の色情報のうちの前記第1の種類の色情報と異なる第2
    の種類の色情報を除いた2種類の色情報を有した画素と
    を含むように前記複数の画素を前記画像メモリに記録す
    るための記録制御部と、 前記画像メモリに記録された複数の画素の各々につい
    て、前記記録制御部により削除された色情報を、前記画
    像メモリに記録された複数の画素のうちの前記削除され
    た色情報を含んだ画素を使って補間する補間処理部とを
    備え、 前記グラフィックアクセラレータは、 前記画像メモリに記録された複数の画素と前記補間処理
    部の補間結果とに応じて、前記表示データを供給する、
    グラフィックアクセラレータ。
  2. 【請求項2】 前記記録制御部は、 偶数番目の走査ライン方向に配置される複数の画素の各
    々については、前記3種類の色情報のうちの前記第1の
    種類の色情報を除いた2種類の色情報を前記画像メモリ
    に記録し、奇数番目の走査ライン方向に配置される複数
    の画素の各々については、前記3種類の色情報のうちの
    前記第2の種類の色情報を除いた2種類の色情報を前記
    画像メモリに記録する、請求項1に記載のグラフィック
    アクセラレータ。
  3. 【請求項3】 前記記録制御部は、 前記複数の画素のうち格子状に配置される第1複数個の
    画素の各々については、前記3種類の色情報のうちの前
    記第1の種類の色情報を除いた2種類の色情報を前記画
    像メモリに記録し、前記複数の画素のうち残りの第2複
    数個の画素の各々については、前記3種類の色情報のう
    ちの前記第2の種類の色情報を除いた2種類の色情報を
    前記画像メモリに記録する、請求項1に記載のグラフィ
    ックアクセラレータ。
  4. 【請求項4】 前記記録制御部は、 前記複数の画素を複数のブロックに分割し、前記複数の
    ブロックの各々が、前記3種類の色情報のうちの前記第
    1の種類の色情報を除いた第1の種類の画素と、前記3
    種類の色情報のうちの前記第2の種類の色情報を除いた
    第2の種類の画素とを含むように、色情報を削除し、 前記補間処理部は、 補間対象となる画素の前記削除された色情報を、前記補
    間対象となる画素と同一ブロック内の前記削除された色
    情報を有する画素を用いて補間する、請求項1に記載の
    グラフィックアクセラレータ。
  5. 【請求項5】 前記記録制御部は、 出力されるべき複数の画素が、前記3種類の色情報のう
    ちのBの色情報を除いた第1の種類の画素と、前記3種
    類の色情報のうちのRの色情報を除いた第2の種類の画
    素と、前記3種類の色情報のうちのGの色情報を除いた
    第3の種類の画素とを含むように、色情報を削除する、
    請求項1に記載のグラフィックアクセラレータ。
  6. 【請求項6】 前記画像メモリに書込まれた複数の画素
    の各々には、同一の色情報が含まれている、請求項1に
    記載のグラフィックアクセラレータ。
  7. 【請求項7】 前記画像メモリに書込まれた複数の画素
    の各々には、Gの色情報が含まれている、請求項6に記
    載のグラフィックアクセラレータ。
  8. 【請求項8】 画面の走査方向に配置される画素がすべ
    て前記第1の種類の画素である第1のラインと、前記第
    1のラインの次のラインであり、かつ画面の走査方向に
    配置される画素がすべて前記第2の種類の画素である第
    2のラインと、前記第2のラインの次のラインであり、
    かつ画面の走査方向に配置される画素がすべて前記第3
    の種類の画素である第3のラインとが繰返し配置される
    ように、前記画像メモリに複数の画素が配置される、請
    求項5に記載のグラフィックアクセラレータ。
  9. 【請求項9】 画像メモリに記録されたデータに基づき
    表示データを生成するグラフィックアクセラレータであ
    って、 各々が色情報と奥行きを示すZ値情報とを有する複数の
    画素を受け、前記複数の画素を複数のブロックに分割
    し、各ブロック単位で、共有するZ値情報を更新して前
    記画像メモリに記録するとともに、前記各ブロック単位
    で、画素のZ値情報と前記画像メモリに記録された共有
    するZ値情報とを比較して、陰面消去処理に従い、画素
    の色情報を更新して前記画像メモリに記録する記録制御
    部を備え、前記画像メモリに記録された複数の画素を用
    いて、前記表示データを供給する、グラフィックアクセ
    ラレータ。
  10. 【請求項10】 入力される前記複数の画素のそれぞれ
    は、透明度を示すα値情報をさらに有し、 前記記録制御部は、 前記各ブロック単位で、共有するα値情報を更新して前
    記画像メモリに記録するとともに、画素のZ値情報と前
    記画像メモリに記録された共有するZ値情報とを比較し
    て、前記陰面消去処理およびアルファブレンディング処
    理に従い、前記画像メモリに記録された共有するα値に
    基づき、画素の色情報を更新して前記画像メモリに記録
    する、請求項9に記載のグラフィックアクセラレータ。
  11. 【請求項11】 前記画像メモリは、 前記各ブロック単位で共有するZ値情報を記録するZバ
    ッファと、 前記複数の画素のそれぞれの色情報と、前記各ブロック
    単位で共有するα値情報とを記録するフレームバッファ
    とを含む、請求項10に記載のグラフィックアクセラレ
    ータ。
JP2000151400A 1999-11-05 2000-05-23 グラフィックアクセラレータ Withdrawn JP2001195050A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2000151400A JP2001195050A (ja) 1999-11-05 2000-05-23 グラフィックアクセラレータ
CA002321370A CA2321370C (en) 1999-11-05 2000-09-27 Graphic accelerator with interpolate function
CA002417468A CA2417468A1 (en) 1999-11-05 2000-09-27 Graphic accelerator with interpolate function
US09/676,755 US6819328B1 (en) 1999-11-05 2000-10-02 Graphic accelerator with interpolate function
DE10053439A DE10053439B4 (de) 1999-11-05 2000-10-27 Grafik-Beschleuniger mit Interpolationsfunktion

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP11-314804 1999-11-05
JP31480499 1999-11-05
JP2000151400A JP2001195050A (ja) 1999-11-05 2000-05-23 グラフィックアクセラレータ

Publications (1)

Publication Number Publication Date
JP2001195050A true JP2001195050A (ja) 2001-07-19

Family

ID=26568083

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000151400A Withdrawn JP2001195050A (ja) 1999-11-05 2000-05-23 グラフィックアクセラレータ

Country Status (4)

Country Link
US (1) US6819328B1 (ja)
JP (1) JP2001195050A (ja)
CA (1) CA2321370C (ja)
DE (1) DE10053439B4 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100416494C (zh) * 2003-04-15 2008-09-03 威盛电子股份有限公司 显示控制器读取系统存储器中的存储数据的方法
WO2009107954A3 (ko) * 2008-02-27 2009-11-26 에이치기술(주) 그래픽 가속기 및 그래픽 가속 방법

Families Citing this family (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007156525A (ja) * 2005-11-30 2007-06-21 Matsushita Electric Ind Co Ltd 描画処理装置及び画像処理方法
JP2007300387A (ja) * 2006-04-28 2007-11-15 Eastman Kodak Co デジタルカメラ用基台
US8907979B2 (en) * 2006-10-24 2014-12-09 Adobe Systems Incorporated Fast rendering of knockout groups using a depth buffer of a graphics processing unit
US8358314B2 (en) * 2008-02-08 2013-01-22 Apple Inc. Method for reducing framebuffer memory accesses
US8170331B2 (en) * 2008-04-02 2012-05-01 Himax Imaging, Inc. Apparatus and method for pattern interpolation
US11792538B2 (en) 2008-05-20 2023-10-17 Adeia Imaging Llc Capturing and processing of images including occlusions focused on an image sensor by a lens stack array
US8866920B2 (en) 2008-05-20 2014-10-21 Pelican Imaging Corporation Capturing and processing of images using monolithic camera array with heterogeneous imagers
US8902321B2 (en) 2008-05-20 2014-12-02 Pelican Imaging Corporation Capturing and processing of images using monolithic camera array with heterogeneous imagers
WO2011063347A2 (en) 2009-11-20 2011-05-26 Pelican Imaging Corporation Capturing and processing of images using monolithic camera array with heterogeneous imagers
KR101824672B1 (ko) 2010-05-12 2018-02-05 포토네이션 케이맨 리미티드 이미저 어레이 구조 및 어레이 카메라
US8878950B2 (en) 2010-12-14 2014-11-04 Pelican Imaging Corporation Systems and methods for synthesizing high resolution images using super-resolution processes
CN103765864B (zh) 2011-05-11 2017-07-04 派力肯影像公司 用于传送和接收阵列照相机图像数据的系统和方法
WO2013043751A1 (en) 2011-09-19 2013-03-28 Pelican Imaging Corporation Systems and methods for controlling aliasing in images captured by an array camera for use in super resolution processing using pixel apertures
US8542933B2 (en) 2011-09-28 2013-09-24 Pelican Imaging Corporation Systems and methods for decoding light field image files
WO2013126578A1 (en) 2012-02-21 2013-08-29 Pelican Imaging Corporation Systems and methods for the manipulation of captured light field image data
US9210392B2 (en) 2012-05-01 2015-12-08 Pelican Imaging Coporation Camera modules patterned with pi filter groups
JP2015534734A (ja) 2012-06-28 2015-12-03 ペリカン イメージング コーポレイション 欠陥のあるカメラアレイ、光学アレイ、およびセンサを検出するためのシステムおよび方法
US20140002674A1 (en) 2012-06-30 2014-01-02 Pelican Imaging Corporation Systems and Methods for Manufacturing Camera Modules Using Active Alignment of Lens Stack Arrays and Sensors
WO2014031795A1 (en) 2012-08-21 2014-02-27 Pelican Imaging Corporation Systems and methods for parallax detection and correction in images captured using array cameras
CN104685513B (zh) 2012-08-23 2018-04-27 派力肯影像公司 根据使用阵列源捕捉的低分辨率图像的基于特征的高分辨率运动估计
CN104685860A (zh) 2012-09-28 2015-06-03 派力肯影像公司 利用虚拟视点从光场生成图像
US9143711B2 (en) 2012-11-13 2015-09-22 Pelican Imaging Corporation Systems and methods for array camera focal plane control
US9462164B2 (en) 2013-02-21 2016-10-04 Pelican Imaging Corporation Systems and methods for generating compressed light field representation data using captured light fields, array geometry, and parallax information
US9253380B2 (en) 2013-02-24 2016-02-02 Pelican Imaging Corporation Thin form factor computational array cameras and modular array cameras
US9774789B2 (en) 2013-03-08 2017-09-26 Fotonation Cayman Limited Systems and methods for high dynamic range imaging using array cameras
US8866912B2 (en) 2013-03-10 2014-10-21 Pelican Imaging Corporation System and methods for calibration of an array camera using a single captured image
US9519972B2 (en) 2013-03-13 2016-12-13 Kip Peli P1 Lp Systems and methods for synthesizing images from image data captured by an array camera using restricted depth of field depth maps in which depth estimation precision varies
WO2014164550A2 (en) 2013-03-13 2014-10-09 Pelican Imaging Corporation System and methods for calibration of an array camera
WO2014164909A1 (en) 2013-03-13 2014-10-09 Pelican Imaging Corporation Array camera architecture implementing quantum film sensors
US9106784B2 (en) 2013-03-13 2015-08-11 Pelican Imaging Corporation Systems and methods for controlling aliasing in images captured by an array camera for use in super-resolution processing
WO2014159779A1 (en) 2013-03-14 2014-10-02 Pelican Imaging Corporation Systems and methods for reducing motion blur in images or video in ultra low light with array cameras
WO2014153098A1 (en) 2013-03-14 2014-09-25 Pelican Imaging Corporation Photmetric normalization in array cameras
US9497429B2 (en) 2013-03-15 2016-11-15 Pelican Imaging Corporation Extended color processing on pelican array cameras
US10122993B2 (en) 2013-03-15 2018-11-06 Fotonation Limited Autofocus system for a conventional camera that uses depth information from an array camera
US9497370B2 (en) 2013-03-15 2016-11-15 Pelican Imaging Corporation Array camera architecture implementing quantum dot color filters
US9445003B1 (en) 2013-03-15 2016-09-13 Pelican Imaging Corporation Systems and methods for synthesizing high resolution images using image deconvolution based on motion and depth information
EP2973476B1 (en) 2013-03-15 2025-02-26 Adeia Imaging LLC Systems and methods for stereo imaging with camera arrays
WO2015048694A2 (en) 2013-09-27 2015-04-02 Pelican Imaging Corporation Systems and methods for depth-assisted perspective distortion correction
WO2015070105A1 (en) 2013-11-07 2015-05-14 Pelican Imaging Corporation Methods of manufacturing array camera modules incorporating independently aligned lens stacks
US10119808B2 (en) 2013-11-18 2018-11-06 Fotonation Limited Systems and methods for estimating depth from projected texture using camera arrays
WO2015081279A1 (en) 2013-11-26 2015-06-04 Pelican Imaging Corporation Array camera configurations incorporating multiple constituent array cameras
WO2015134996A1 (en) 2014-03-07 2015-09-11 Pelican Imaging Corporation System and methods for depth regularization and semiautomatic interactive matting using rgb-d images
WO2016054089A1 (en) 2014-09-29 2016-04-07 Pelican Imaging Corporation Systems and methods for dynamic calibration of array cameras
US9942474B2 (en) 2015-04-17 2018-04-10 Fotonation Cayman Limited Systems and methods for performing high speed video capture and depth estimation using array cameras
US10482618B2 (en) 2017-08-21 2019-11-19 Fotonation Limited Systems and methods for hybrid depth regularization
BR112022004811A2 (pt) 2019-09-17 2022-06-21 Boston Polarimetrics Inc Sistemas e métodos para modelagem de superfície usando indicações de polarização
CN114746717A (zh) 2019-10-07 2022-07-12 波士顿偏振测定公司 利用偏振进行表面法线感测的系统和方法
KR20230116068A (ko) 2019-11-30 2023-08-03 보스턴 폴라리메트릭스, 인크. 편광 신호를 이용한 투명 물체 분할을 위한 시스템및 방법
WO2021154386A1 (en) 2020-01-29 2021-08-05 Boston Polarimetrics, Inc. Systems and methods for characterizing object pose detection and measurement systems
KR20220133973A (ko) 2020-01-30 2022-10-05 인트린식 이노베이션 엘엘씨 편광된 이미지들을 포함하는 상이한 이미징 양식들에 대해 통계적 모델들을 훈련하기 위해 데이터를 합성하기 위한 시스템들 및 방법들
US11953700B2 (en) 2020-05-27 2024-04-09 Intrinsic Innovation Llc Multi-aperture polarization optical systems using beam splitters
US12020455B2 (en) 2021-03-10 2024-06-25 Intrinsic Innovation Llc Systems and methods for high dynamic range image reconstruction
US12069227B2 (en) 2021-03-10 2024-08-20 Intrinsic Innovation Llc Multi-modal and multi-spectral stereo camera arrays
US11954886B2 (en) 2021-04-15 2024-04-09 Intrinsic Innovation Llc Systems and methods for six-degree of freedom pose estimation of deformable objects
US11290658B1 (en) 2021-04-15 2022-03-29 Boston Polarimetrics, Inc. Systems and methods for camera exposure control
US12067746B2 (en) 2021-05-07 2024-08-20 Intrinsic Innovation Llc Systems and methods for using computer vision to pick up small objects
US12175741B2 (en) 2021-06-22 2024-12-24 Intrinsic Innovation Llc Systems and methods for a vision guided end effector
US12340538B2 (en) 2021-06-25 2025-06-24 Intrinsic Innovation Llc Systems and methods for generating and using visual datasets for training computer vision models
US12172310B2 (en) 2021-06-29 2024-12-24 Intrinsic Innovation Llc Systems and methods for picking objects using 3-D geometry and segmentation
US11689813B2 (en) 2021-07-01 2023-06-27 Intrinsic Innovation Llc Systems and methods for high dynamic range imaging using crossed polarizers
US12293535B2 (en) 2021-08-03 2025-05-06 Intrinsic Innovation Llc Systems and methods for training pose estimators in computer vision

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0522680A (ja) 1991-07-12 1993-01-29 Brother Ind Ltd 画像処理装置
US5956044A (en) 1993-05-07 1999-09-21 Eastman Kodak Company Imaging device to media compatibility and color appearance matching with flare, luminance, and white point comparison
JPH08194835A (ja) 1995-01-19 1996-07-30 Matsushita Electric Ind Co Ltd 三次元図形描画装置
US5886701A (en) * 1995-08-04 1999-03-23 Microsoft Corporation Graphics rendering device and method for operating same
GB9613039D0 (en) * 1996-06-21 1996-08-28 Philips Electronics Nv Image data compression for interactive applications
US6115047A (en) * 1996-07-01 2000-09-05 Sun Microsystems, Inc. Method and apparatus for implementing efficient floating point Z-buffering
US6356306B1 (en) * 1997-02-28 2002-03-12 Sanyo Electric Co., Ltd. Digital camera capable of converting a progressive scan signal into an interlace scan signal
JPH10327422A (ja) 1997-05-23 1998-12-08 Nippon Samusun Kk 色情報補間方法及びその補間回路
US6016151A (en) * 1997-09-12 2000-01-18 Neomagic Corp. 3D triangle rendering by texture hardware and color software using simultaneous triangle-walking and interpolation for parallel operation
US6686961B1 (en) * 1997-11-07 2004-02-03 Minolta Co., Ltd. Image pickup apparatus

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100416494C (zh) * 2003-04-15 2008-09-03 威盛电子股份有限公司 显示控制器读取系统存储器中的存储数据的方法
WO2009107954A3 (ko) * 2008-02-27 2009-11-26 에이치기술(주) 그래픽 가속기 및 그래픽 가속 방법
KR100941029B1 (ko) * 2008-02-27 2010-02-05 에이치기술(주) 그래픽 가속기 및 그래픽 가속 방법
GB2469607A (en) * 2008-02-27 2010-10-20 Ht Inc Graphic accelerator and graphic accelerating method

Also Published As

Publication number Publication date
CA2321370A1 (en) 2001-05-05
CA2321370C (en) 2004-03-30
US6819328B1 (en) 2004-11-16
DE10053439A1 (de) 2001-05-23
DE10053439B4 (de) 2004-11-11

Similar Documents

Publication Publication Date Title
JP2001195050A (ja) グラフィックアクセラレータ
JP3761085B2 (ja) 画像処理装置及びその構成部品、レンダリング処理方法
US7053907B2 (en) Image data generating apparatus
US6778177B1 (en) Method for rasterizing a graphics basic component
EP0307019B1 (en) Apparatus for modifying pixel data stored in a random access memory
US20030006983A1 (en) Graphics processor, system and method for generating screen pixels in raster order utilizing a single interpolator
JP3586991B2 (ja) テクスチャ・データ読出装置およびレンダリング装置
JPH09223244A (ja) 3次元オブジェクトを高速にレンダリングする方法および装置
EP1026636B1 (en) Image processing
JP3687945B2 (ja) 画像処理装置およびその方法
JP3979162B2 (ja) 画像処理装置およびその方法
US6476818B1 (en) Storage circuit control device and graphic computation device
JPH0644382A (ja) 並列画像生成装置
KR0165464B1 (ko) 그래픽을 위한 스팬렌더링방법 및 장치
JP4314655B2 (ja) 画像処理装置
JP2658902B2 (ja) 画像生成装置
JP2003132347A (ja) 画像処理装置
US6489967B1 (en) Image formation apparatus and image formation method
US20040004620A1 (en) Image processing apparatus and method of same
JP3587105B2 (ja) 図形データ処理装置
JP4024072B2 (ja) ミップマップデータの高速読出方式
CA2417468A1 (en) Graphic accelerator with interpolate function
JP4580475B2 (ja) 演算処理装置およびグラフィック演算装置
JPH02127785A (ja) 画像表示装置
JPH10261095A (ja) 画像処理装置及び画像処理方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20070807