JP2001176881A - ヘテロ接合バイポーラトランジスタ - Google Patents
ヘテロ接合バイポーラトランジスタInfo
- Publication number
- JP2001176881A JP2001176881A JP35885499A JP35885499A JP2001176881A JP 2001176881 A JP2001176881 A JP 2001176881A JP 35885499 A JP35885499 A JP 35885499A JP 35885499 A JP35885499 A JP 35885499A JP 2001176881 A JP2001176881 A JP 2001176881A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- base layer
- collector
- bipolar transistor
- heterojunction bipolar
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】
【課題】 高電流密度での動作時でも電流がブロックさ
れずに高速で動作するコレクタ耐圧の高いヘテロ接合バ
イポーラトランジスタを提供すること。 【解決手段】半導体からなるベース層６と、ベース層６
よりバンドギャップが大きい半導体からなるコレクタ層
４の間に、ベース層６と同じ半導体のスペーサ層５が挿
入されたへテロ接合バイポーラトランジスタにおいて、
前記スペーサ層５はベース層６のドーピング濃度より低
濃度にドープされていることを特徴とする。
れずに高速で動作するコレクタ耐圧の高いヘテロ接合バ
イポーラトランジスタを提供すること。 【解決手段】半導体からなるベース層６と、ベース層６
よりバンドギャップが大きい半導体からなるコレクタ層
４の間に、ベース層６と同じ半導体のスペーサ層５が挿
入されたへテロ接合バイポーラトランジスタにおいて、
前記スペーサ層５はベース層６のドーピング濃度より低
濃度にドープされていることを特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は、へテロ接合バイポ
ーラトランジスタに関するものである。
ーラトランジスタに関するものである。
【０００２】
【従来の技術】へテロ接合バイポーラトランジスタ（以
下、ＨＢＴと略記する）は、そのエミッタ層にベース層
よりもバンドギャップの大きな半導体をもちいることに
より、ベース層に高濃度にドーピングしてもベース層か
らエミッタ層への正孔あるいは電子の漏れを抑制でき、
いわゆるホモ接合バイポーラトランジスタに比べて高速
動作が可能になるという効果を有する。
下、ＨＢＴと略記する）は、そのエミッタ層にベース層
よりもバンドギャップの大きな半導体をもちいることに
より、ベース層に高濃度にドーピングしてもベース層か
らエミッタ層への正孔あるいは電子の漏れを抑制でき、
いわゆるホモ接合バイポーラトランジスタに比べて高速
動作が可能になるという効果を有する。
【０００３】ＨＢＴは、その高速性により様々な集積回
路に応用されているが、エミッタ層にバンドギャップが
大きい半導体を用い、ベース層とコレクタ層にはエミッ
タ層とは異なるバンドギャップが小さい同じ半導体から
成るシングルへテロ接合バイポーラトランジスタ（以
下、ＳＨＢＴと略記する）が最も一般に用いられてい
る。
路に応用されているが、エミッタ層にバンドギャップが
大きい半導体を用い、ベース層とコレクタ層にはエミッ
タ層とは異なるバンドギャップが小さい同じ半導体から
成るシングルへテロ接合バイポーラトランジスタ（以
下、ＳＨＢＴと略記する）が最も一般に用いられてい
る。
【０００４】しかし、ＨＢＴのコレクタ耐圧はコレクタ
層のバンドギャップに大きく依存し、バンドギャップが
小さい半導体をコレクタ層に用いるとコレクタ耐圧が低
くなってしまう。コレクタ耐圧が低いと、そのトランジ
スタの応用範囲が大幅に制限を受け、また信頼性を低下
させる要因ともなる。
層のバンドギャップに大きく依存し、バンドギャップが
小さい半導体をコレクタ層に用いるとコレクタ耐圧が低
くなってしまう。コレクタ耐圧が低いと、そのトランジ
スタの応用範囲が大幅に制限を受け、また信頼性を低下
させる要因ともなる。
【０００５】そのため、コレクタ耐圧を改善する目的
で、コレクタ層にはベース層と異なり、ベース層よりバ
ンドギャップの大きな半導体を用いたダブルへテロ接合
バイポーラトランジスタ（以下、ＤＨＢＴと略記する）
の開発も行われている。ＤＨＢＴでは、コレクタ層のバ
ンドギャップが大きいため、ＳＨＢＴと比べてコレクタ
耐圧は高くなるが、反面、ベース層とコレクタ層の半導
体のバンドギャップが異なるため、ベース層の伝導帯底
とコレクタの伝導帯底が不連続になるという問題を生じ
る。
で、コレクタ層にはベース層と異なり、ベース層よりバ
ンドギャップの大きな半導体を用いたダブルへテロ接合
バイポーラトランジスタ（以下、ＤＨＢＴと略記する）
の開発も行われている。ＤＨＢＴでは、コレクタ層のバ
ンドギャップが大きいため、ＳＨＢＴと比べてコレクタ
耐圧は高くなるが、反面、ベース層とコレクタ層の半導
体のバンドギャップが異なるため、ベース層の伝導帯底
とコレクタの伝導帯底が不連続になるという問題を生じ
る。
【０００６】通常用いられる半導体の組み合わせでは、
コレクタ層の伝導帯底がベース層の伝導帯底より高くな
るため、エミッタ層から注入されてきた電子がそのベー
ス層、コレクタ層間の伝導帯底の不連続面でブロックさ
れてしまう、いわゆる電流ブロッキング効果が起きてし
まう。よって、ＤＨＢＴにおいて良好な高周波特性を得
るためには、この電流ブロッキング効果を抑制し、エミ
ッタからの注入電子がコレクタ側にスムーズに流れるよ
うにするための工夫が必要である。
コレクタ層の伝導帯底がベース層の伝導帯底より高くな
るため、エミッタ層から注入されてきた電子がそのベー
ス層、コレクタ層間の伝導帯底の不連続面でブロックさ
れてしまう、いわゆる電流ブロッキング効果が起きてし
まう。よって、ＤＨＢＴにおいて良好な高周波特性を得
るためには、この電流ブロッキング効果を抑制し、エミ
ッタからの注入電子がコレクタ側にスムーズに流れるよ
うにするための工夫が必要である。
【０００７】電流ブロッキング効果を抑制する方法とし
ては、バンドギャップが小さいベース層とバンドギャッ
プが大きいコレクタ層との間に、ベース層と同じ半導体
による薄いスペーサ層を挿入する方法が一般的に用いら
れている。
ては、バンドギャップが小さいベース層とバンドギャッ
プが大きいコレクタ層との間に、ベース層と同じ半導体
による薄いスペーサ層を挿入する方法が一般的に用いら
れている。
【０００８】従来構造のエネルギーバンド構造を図３に
示す。このスペーサ層にはドーピングしないことにより
バンドを急峻に傾けて、べース層とコレクタ層の伝導帯
底１５の段差を実質的に小さくする。スペーサ層は量子
準位が形成される程度まで十分薄く設計することによ
り、スペーサ層に電子がたまらずに、スムーズに流れる
ようにすることができる。
示す。このスペーサ層にはドーピングしないことにより
バンドを急峻に傾けて、べース層とコレクタ層の伝導帯
底１５の段差を実質的に小さくする。スペーサ層は量子
準位が形成される程度まで十分薄く設計することによ
り、スペーサ層に電子がたまらずに、スムーズに流れる
ようにすることができる。
【０００９】更にコレクタ層のうち、スペーサ層と接す
る近傍の薄い範囲に高濃度にドーピングすることによ
り、伝導帯不連続の影響を更に弱める構造も報告されて
いる（例えば、文献：Ｊ．−Ｉ．Ｓｏｎｇ，Ｗ．−Ｐ．
Ｈｏｎｇ，Ｒ．Ｂｈａｔ，Ｋ．Ｂ．Ｃｈｏｕｇｈ，Ｊ．
Ｒ．Ｈａｙｅｓ，Ｂ．Ｓｕｇｅｎｇ，Ｃ．Ｊ．Ｗｅｉａ
ｎｄ Ｊ．Ｃ．Ｍ．Ｈｗａｎｇ，”Ｍｉｃｒｏｗａｖｅ
ＰｏｗｅｒＩｎＰ／ＩｎＧａＡｓ／ＩｎＰ Ｄｏｕｂ
ｌｅ−Ｈｅｔｅｒｏｊｕｎｃｔｉｏｎ Ｂｉｐｏｌａｒ
Ｔｒａｎｓｉｓｔｏｒｓ，”Ｅｌｅｃｔｒｏｎｉｃｓ
Ｌｅｔｔｅｒｓ， Ｖｏｌ．２９，Ｎｏ．８，１９９
３，ｐｐ．７２４．−７２５）。
る近傍の薄い範囲に高濃度にドーピングすることによ
り、伝導帯不連続の影響を更に弱める構造も報告されて
いる（例えば、文献：Ｊ．−Ｉ．Ｓｏｎｇ，Ｗ．−Ｐ．
Ｈｏｎｇ，Ｒ．Ｂｈａｔ，Ｋ．Ｂ．Ｃｈｏｕｇｈ，Ｊ．
Ｒ．Ｈａｙｅｓ，Ｂ．Ｓｕｇｅｎｇ，Ｃ．Ｊ．Ｗｅｉａ
ｎｄ Ｊ．Ｃ．Ｍ．Ｈｗａｎｇ，”Ｍｉｃｒｏｗａｖｅ
ＰｏｗｅｒＩｎＰ／ＩｎＧａＡｓ／ＩｎＰ Ｄｏｕｂ
ｌｅ−Ｈｅｔｅｒｏｊｕｎｃｔｉｏｎ Ｂｉｐｏｌａｒ
Ｔｒａｎｓｉｓｔｏｒｓ，”Ｅｌｅｃｔｒｏｎｉｃｓ
Ｌｅｔｔｅｒｓ， Ｖｏｌ．２９，Ｎｏ．８，１９９
３，ｐｐ．７２４．−７２５）。
【００１０】
【発明が解決しようとする課題】上記の方法は低電流密
度のときは非常に効果的であるが、ＨＢＴを高電流密度
で動作させようとすると、注入された電子によりスペー
サ層が負に帯電してしまうため、図３に破線で示すよう
にスペーサ層のコレクタ側のエネルギーバンドがもち上
がってしまう。スペーサ層のコレクタ側のエネルギーバ
ンドがもち上がると、伝導帯底１５の不連続の影響が低
減される効果は薄れ、電子が不連続面を越えられずにブ
ロックされてしまう。ＨＢＴは電流密度を高くすること
により高速性能を発揮できるため、電流密度をあまり大
きくとれないのは、特性的に非常に不利である。
度のときは非常に効果的であるが、ＨＢＴを高電流密度
で動作させようとすると、注入された電子によりスペー
サ層が負に帯電してしまうため、図３に破線で示すよう
にスペーサ層のコレクタ側のエネルギーバンドがもち上
がってしまう。スペーサ層のコレクタ側のエネルギーバ
ンドがもち上がると、伝導帯底１５の不連続の影響が低
減される効果は薄れ、電子が不連続面を越えられずにブ
ロックされてしまう。ＨＢＴは電流密度を高くすること
により高速性能を発揮できるため、電流密度をあまり大
きくとれないのは、特性的に非常に不利である。
【００１１】一方、スペーサ層を厚くしエネルギーバン
ド不連続面をベース層から遠ざけることにより、バンド
のもち上がりによる電流ブロックの効果を少なくする方
法も報告されているが、この方法ではスペーサ層が薄い
場合と比較してコレクタ耐圧が低下してしまう。
ド不連続面をベース層から遠ざけることにより、バンド
のもち上がりによる電流ブロックの効果を少なくする方
法も報告されているが、この方法ではスペーサ層が薄い
場合と比較してコレクタ耐圧が低下してしまう。
【００１２】本発明の目的は、高電流密度での動作時で
も電流がブロックされずに高速で動作するコレクタ耐圧
の高いヘテロ接合バイポーラトランジスタを提供するこ
とにある。
も電流がブロックされずに高速で動作するコレクタ耐圧
の高いヘテロ接合バイポーラトランジスタを提供するこ
とにある。
【００１３】
【課題を解決するための手段】このような目的を達成す
るために、本発明のへテロ接合バイポーラトランジスタ
は、半導体からなるベース層と、ベース層よりバンドギ
ャップが大きい半導体からなるコレクタ層の間に、ベー
ス層と同じ半導体のスペーサ層が挿入されたへテロ接合
バイポーラトランジスタにおいて、前記スペーサ層はベ
ース層のドーピング濃度より低濃度にドープされている
ことを特徴とする。
るために、本発明のへテロ接合バイポーラトランジスタ
は、半導体からなるベース層と、ベース層よりバンドギ
ャップが大きい半導体からなるコレクタ層の間に、ベー
ス層と同じ半導体のスペーサ層が挿入されたへテロ接合
バイポーラトランジスタにおいて、前記スペーサ層はベ
ース層のドーピング濃度より低濃度にドープされている
ことを特徴とする。
【００１４】
【作用】スペーサ層にアンドープ層を含むと、そのアン
ドープ層は注入電子の空間電荷により負に帯電しやす
く、電流が高注入されるとバンドがもち上がってしまう
が、ｎ型に高濃度にドーピングしておくと、そのドーピ
ングによる正の固定空間電荷以上に電子による負の電荷
が増えない限り負に帯電することはなく、高注入状態で
もスペーサ層のコレクタ側のエネルギーバンドがもち上
がることはない。
ドープ層は注入電子の空間電荷により負に帯電しやす
く、電流が高注入されるとバンドがもち上がってしまう
が、ｎ型に高濃度にドーピングしておくと、そのドーピ
ングによる正の固定空間電荷以上に電子による負の電荷
が増えない限り負に帯電することはなく、高注入状態で
もスペーサ層のコレクタ側のエネルギーバンドがもち上
がることはない。
【００１５】また、スペーサ層のドーピング濃度をベー
ス層のドーピング濃度より低くしておけば、アンドープ
層を用いた従来構造と同様な電流ブロッキング効果の抑
制効果が得られる。
ス層のドーピング濃度より低くしておけば、アンドープ
層を用いた従来構造と同様な電流ブロッキング効果の抑
制効果が得られる。
【００１６】特に、スペーサ層のドーピング濃度は、ベ
ース層のドーピング濃度より低く、ベース層のドーピン
グ濃度の１／１０以上とすることが好ましい。例えば、
高速用ＨＢＴのベース層は、ベース抵抗を下げるために
３×１０19ｃｍ-3を超える非常に高いドーピング濃度が
通常用いられるので、スペーサ層には３×１０18ｃｍ -3
あるいはそれ以上といった高濃度にドーピングしても、
ベース層より十分に濃度が低く、電流ブロッキング効果
の抑制が可能である。
ース層のドーピング濃度より低く、ベース層のドーピン
グ濃度の１／１０以上とすることが好ましい。例えば、
高速用ＨＢＴのベース層は、ベース抵抗を下げるために
３×１０19ｃｍ-3を超える非常に高いドーピング濃度が
通常用いられるので、スペーサ層には３×１０18ｃｍ -3
あるいはそれ以上といった高濃度にドーピングしても、
ベース層より十分に濃度が低く、電流ブロッキング効果
の抑制が可能である。
【００１７】よって、本発明は従来のスペーサ層にアン
ドープ層を用いる方法とは異なり、高いコレクタ耐圧を
維持しつつ、電流を高注入しても良好な特性が得られる
という特徴を持っている。
ドープ層を用いる方法とは異なり、高いコレクタ耐圧を
維持しつつ、電流を高注入しても良好な特性が得られる
という特徴を持っている。
【００１８】なお、スペーサ層の厚さは２０ｎｍ以下が
好ましい。２０ｎｍ以下とした場合、スペーサ層に電子
がたまらずに電子はスムーズに流れる。また、コレクタ
耐圧を向上させることができる。なお、スペーサ層の厚
みの下限としては製造上の観点から５ｎｍが好ましい。
好ましい。２０ｎｍ以下とした場合、スペーサ層に電子
がたまらずに電子はスムーズに流れる。また、コレクタ
耐圧を向上させることができる。なお、スペーサ層の厚
みの下限としては製造上の観点から５ｎｍが好ましい。
【００１９】
【実施例】本発明の一実施例のＨＢＴのベース、コレク
タ層のエネルギーバンド構造を図１に示す。本実施例に
おいて、べース層はｐ+−ＩｎＧａＡｓ層、スペーサ層
はｎ+―ＩｎＧａＡｓ層、コレクタ層は薄いｎ+−ＩｎＰ
層と厚いｎ-−ＩｎＰ層からなり、サブコレクタ層はｎ+
−ＩｎＧａＡｓ層である。
タ層のエネルギーバンド構造を図１に示す。本実施例に
おいて、べース層はｐ+−ＩｎＧａＡｓ層、スペーサ層
はｎ+―ＩｎＧａＡｓ層、コレクタ層は薄いｎ+−ＩｎＰ
層と厚いｎ-−ＩｎＰ層からなり、サブコレクタ層はｎ+
−ＩｎＧａＡｓ層である。
【００２０】図２に図１のエネルギーバンド図を実現す
るためのＨＢＴの断面図を示す。半絶縁性ＩｎＰ基板１
上に、４００ｎｍ厚のｎ+ＩｎＧａＡｓサブコレクタ層
２、３００ｎｍ厚のｎ-−ＩｎＰコレクタ層３、５ｎｍ
厚のｎ+−ＩｎＰコレクタ層４、５ｎｍ厚のｎ+−ＩｎＧ
ａＡｓスペーサ層５、５０ｎｍ厚のｐ+−ＩｎＧａＡｓ
ベース層６、５０ｎｍ厚のｎ−ＩｎＰエミッタ層７、２
０ｎｍ厚のｎ+−ＩｎＰエミッタキャップ層８、１００
ｎｍ厚のｎ+−ＩｎＧａＡｓエミッタキャップ層９をＩ
ｎＰに格子整合するように、ＭＯＣＶＤ装置によりエピ
タキシャル成長する。
るためのＨＢＴの断面図を示す。半絶縁性ＩｎＰ基板１
上に、４００ｎｍ厚のｎ+ＩｎＧａＡｓサブコレクタ層
２、３００ｎｍ厚のｎ-−ＩｎＰコレクタ層３、５ｎｍ
厚のｎ+−ＩｎＰコレクタ層４、５ｎｍ厚のｎ+−ＩｎＧ
ａＡｓスペーサ層５、５０ｎｍ厚のｐ+−ＩｎＧａＡｓ
ベース層６、５０ｎｍ厚のｎ−ＩｎＰエミッタ層７、２
０ｎｍ厚のｎ+−ＩｎＰエミッタキャップ層８、１００
ｎｍ厚のｎ+−ＩｎＧａＡｓエミッタキャップ層９をＩ
ｎＰに格子整合するように、ＭＯＣＶＤ装置によりエピ
タキシャル成長する。
【００２１】上記基板を選択的にウェットエッチングす
ることにより、ｐ+−ＩｎＧａＡｓベース層６、ｎ+−Ｉ
ｎＧａＡｓサブコレクタ層２の表面をそれぞれ露出する
ことが可能であり、ｎ+−ＩｎＧａＡｓエミッタキャッ
プ層９、ｐ+−ＩｎＧａＡｓベース層６、ｎ+−ＩｎＧａ
Ａｓサブコレクタ層２上に、それぞれ、エミッタ電極１
２、ベース電極１１、コレクタ電極１０を形成すること
により作製される。
ることにより、ｐ+−ＩｎＧａＡｓベース層６、ｎ+−Ｉ
ｎＧａＡｓサブコレクタ層２の表面をそれぞれ露出する
ことが可能であり、ｎ+−ＩｎＧａＡｓエミッタキャッ
プ層９、ｐ+−ＩｎＧａＡｓベース層６、ｎ+−ＩｎＧａ
Ａｓサブコレクタ層２上に、それぞれ、エミッタ電極１
２、ベース電極１１、コレクタ電極１０を形成すること
により作製される。
【００２２】電極は、例えばＴｉ／Ｐｔ／Ａｕにより構
成されている。ここでは、ＩｎＰ／ＩｎＧａＡｓＤＨＢ
Ｔの例を示したが、ＩｎＰの部分を全てＩｎＡｌＡｓに
変えることにより、ＩｎＡｌＡｓ／ＩｎＧａＡｓＤＨＢ
Ｔとしても良い。
成されている。ここでは、ＩｎＰ／ＩｎＧａＡｓＤＨＢ
Ｔの例を示したが、ＩｎＰの部分を全てＩｎＡｌＡｓに
変えることにより、ＩｎＡｌＡｓ／ＩｎＧａＡｓＤＨＢ
Ｔとしても良い。
【００２３】なお、サブコレクタ層をｎ+−ＩｎＰ層に
したり、ベース層を傾斜バンド構造にするなど、本発明
の趣旨を損なわない範囲で層の構成を変更しても良いこ
とはいうまでもない。
したり、ベース層を傾斜バンド構造にするなど、本発明
の趣旨を損なわない範囲で層の構成を変更しても良いこ
とはいうまでもない。
【００２４】また、ＩｎＰ基板に格子整合するＨＢＴを
例に示したが、ＩｎＧａＰ／ＧａＡｓやＡｌＧａＡｓ／
ＧａＡｓといったＧａＡｓ基板に格子整合するＨＢＴに
も適用できるし、ＧａＮに格子整合するＡｌＧａＮ／Ｇ
ａＮのＤＨＢＴにも適用できる。
例に示したが、ＩｎＧａＰ／ＧａＡｓやＡｌＧａＡｓ／
ＧａＡｓといったＧａＡｓ基板に格子整合するＨＢＴに
も適用できるし、ＧａＮに格子整合するＡｌＧａＮ／Ｇ
ａＮのＤＨＢＴにも適用できる。
【００２５】
【発明の効果】以上説明したことから明らかなように、
本発明によるへテロ接合バイポーラトランジスタは、コ
レクタ耐圧が高く、かつ高電流密度でも動作可能であ
る。したがって、超高速・高周波集積回路用トランジス
タ、あるいは高周波電力増幅用トランジスタとして様々
な応用が可能であり、かつ信頼性も確保できる。
本発明によるへテロ接合バイポーラトランジスタは、コ
レクタ耐圧が高く、かつ高電流密度でも動作可能であ
る。したがって、超高速・高周波集積回路用トランジス
タ、あるいは高周波電力増幅用トランジスタとして様々
な応用が可能であり、かつ信頼性も確保できる。
【図１】本発明によるＨＢＴのベース・コレクタ層のエ
ネルギーバンド構造を示す図である。
ネルギーバンド構造を示す図である。
【図２】図１のエネルギーバンド構造を実現するための
エピ構造および素子構造を示す断面図である。
エピ構造および素子構造を示す断面図である。
【図３】従来のＨＢＴのベース・コレクタ層のエネルギ
ーバンド構造を示す図である。
ーバンド構造を示す図である。
１ 半絶縁性ＩｎＰ基板 ２ ｎ+−ＩｎＧａＡｓサブコレクタ層 ３ ｎ-−ＩｎＰコレクタ層 ４ ｎ+−ＩｎＰコレクタ層 ５ ｎ+−ＩｎＧａＡｓスペーサ層 ６ ｐ+−ＩｎＧａＡｓベース層 ７ ｎ−ＩｎＰエミッタ層 ８ ｎ+−ＩｎＰエミッタキャップ層 ９ ｎ+−ＩｎＧａＡｓエミッタキャップ層 １０ コレクタ電極 １１ ベース電極 １２ エミッタ電極 １３ 電子 １４ アンドープＩｎＧａＡｓスペーサ層 １５ 伝導帯底 １６ 価電子帯上限 １７ 高電流密度時の伝導帯底
Claims (4)
- 【請求項１】 半導体からなるベース層と、ベース層よ
りバンドギャップが大きい半導体からなるコレクタ層の
間に、ベース層と同じ半導体のスペーサ層が挿入された
へテロ接合バイポーラトランジスタにおいて、前記スペ
ーサ層はベース層のドーピング濃度より低濃度にドープ
されていることを特徴とするへテロ接合バイポーラトラ
ンジスタ。 - 【請求項２】 前記スペーサ層のドーピング濃度は、ベ
ース層のドーピング濃度より低く、ベース層のドーピン
グ濃度の１／１０以上であることを特徴とする請求項１
記載のヘテロ接合バイポーラトランジスタ。 - 【請求項３】 前記スペーサ層の厚さが２０ｎｍ以下
であり、スペーサ層の全ての領域でｎ型にドーピングさ
れ、そのドーピング濃度は、１×１０18ｃｍ -3以上であ
り、前記ベース層はＰ型である請求項１又は２記載のへ
テロ接合バイボーラトランジスタ。 - 【請求項４】 前記べース層の材料がＩｎＧａＡｓであ
り、前記コレクタ層の材料がＩｎＰかＩｎＡｌＧａＡｓ
である、請求項３記載のへテロ接合バイポーラトランジ
スタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35885499A JP2001176881A (ja) | 1999-12-17 | 1999-12-17 | ヘテロ接合バイポーラトランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35885499A JP2001176881A (ja) | 1999-12-17 | 1999-12-17 | ヘテロ接合バイポーラトランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001176881A true JP2001176881A (ja) | 2001-06-29 |
Family
ID=18461450
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35885499A Pending JP2001176881A (ja) | 1999-12-17 | 1999-12-17 | ヘテロ接合バイポーラトランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001176881A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6756615B2 (en) | 2002-04-05 | 2004-06-29 | Kabushiki Kaisha Toshiba | Heterojunction bipolar transistor and its manufacturing method |
| KR100508894B1 (ko) * | 2002-01-18 | 2005-08-18 | 엔이씨 가꼬오부쯔 디바이스 가부시끼가이샤 | 헤테로접합 바이폴라트랜지스터 및 이를 이용한반도체집적회로장치 |
-
1999
- 1999-12-17 JP JP35885499A patent/JP2001176881A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100508894B1 (ko) * | 2002-01-18 | 2005-08-18 | 엔이씨 가꼬오부쯔 디바이스 가부시끼가이샤 | 헤테로접합 바이폴라트랜지스터 및 이를 이용한반도체집적회로장치 |
| US6756615B2 (en) | 2002-04-05 | 2004-06-29 | Kabushiki Kaisha Toshiba | Heterojunction bipolar transistor and its manufacturing method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10636897B2 (en) | Semiconductor device having a collector layer including first-conductivity-type semiconductor layers | |
| CN109671769B (zh) | 异质结双极晶体管 | |
| US6936871B2 (en) | Heterojunction bipolar transistor with a base layer that contains bismuth | |
| CN100565913C (zh) | 半导体装置 | |
| US7821037B2 (en) | Heterojunction bipolar transistor | |
| US6806513B2 (en) | Heterojunction bipolar transistor having wide bandgap material in collector | |
| US6873029B2 (en) | Self-aligned bipolar transistor | |
| JP5329315B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP2001176881A (ja) | ヘテロ接合バイポーラトランジスタ | |
| CN113903799A (zh) | 垂直的高阻断的iii-v族双极晶体管 | |
| JPH08288300A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP2010287603A (ja) | 化合物半導体素子及びその製造方法 | |
| Ohkubo et al. | High-reliability InGaP/GaAs HBTs with 153 GHz f T and 170 GHz f max | |
| JP2003347307A (ja) | 半導体装置 | |
| JP5946136B2 (ja) | ヘテロ接合バイポーラトランジスタおよびその製造方法 | |
| JP2005123278A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP5519542B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP5290909B2 (ja) | ヘテロ接合バイポーラトランジスタの製法 | |
| TWI269440B (en) | Bipolar transistor with a vertical geometry, and method of reducing the tendency to thermal runaway in bipolar transistor with a vertical geometry | |
| JP2014183145A (ja) | ヘテロ接合バイポーラトランジスタ | |
| Ohkubo et al. | High-reliability InGaP/GaAs HBTs with 153 GHz f^ sub T^ and 170 GHz f^ sub max^ | |
| JPH06140416A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP2004247362A (ja) | ヘテロ接合バイポーラトランジスタおよびその製造方法 | |
| JP2004335701A (ja) | 半導体装置およびその製造方法 | |
| JP2004319826A (ja) | 半導体装置およびその製造方法 |