JP2001168033A - Semiconductor manufacturing equipment - Google Patents
Semiconductor manufacturing equipmentInfo
- Publication number
- JP2001168033A JP2001168033A JP34491699A JP34491699A JP2001168033A JP 2001168033 A JP2001168033 A JP 2001168033A JP 34491699 A JP34491699 A JP 34491699A JP 34491699 A JP34491699 A JP 34491699A JP 2001168033 A JP2001168033 A JP 2001168033A
- Authority
- JP
- Japan
- Prior art keywords
- chamber
- main chamber
- sub
- passage
- state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Chemical Vapour Deposition (AREA)
Abstract
(57)【要約】
【課題】 クリーニングガスのプラズマを発生させる副
チャンバ内に堆積した反応生成物の主チャンバ内への流
入を防止することができる半導体製造装置を提供するこ
と。
【解決手段】 主チャンバ1と副チャンバ2との間を連
絡する導入通路3と真空排気通路4との間にバイパス通
路18を設けるとともに、導入通路3とバイパス通路1
8との接続点に3ポート弁17を設け、主チャンバ1の
クリーニング時は主チャンバ1と副チャンバ2とを連通
させ、副チャンバ2の真空排気時は、3ポート弁17を
切り換えてバイパス通路18を介して副チャンバ2を真
空排気通路4に接続する。これにより副チャンバ2から
主チャンバ1へのパーティクルの流入を防止することが
できる。
(57) An object of the present invention is to provide a semiconductor manufacturing apparatus capable of preventing a reaction product deposited in a sub-chamber for generating plasma of a cleaning gas from flowing into a main chamber. A bypass passage (18) is provided between an introduction passage (3) and a vacuum exhaust passage (4) communicating between a main chamber (1) and a sub-chamber (2).
8 is provided at the connection point with the main chamber 1, the main chamber 1 and the sub-chamber 2 are communicated when the main chamber 1 is cleaned, and when the sub-chamber 2 is evacuated, the 3-port valve 17 is switched to switch the bypass passage. The sub-chamber 2 is connected to the evacuation passage 4 via 18. This can prevent particles from flowing from the sub chamber 2 to the main chamber 1.
Description
【0001】[0001]
【発明の属する技術分野】本発明は半導体製造装置に関
し、更に詳しくは、チャンバ内のドライクリーニング機
能を備えた半導体製造装置に関する。[0001] 1. Field of the Invention [0002] The present invention relates to a semiconductor manufacturing apparatus, and more particularly, to a semiconductor manufacturing apparatus having a dry cleaning function in a chamber.
【0002】[0002]
【従来の技術】近年の半導体装置の製造工程では、半導
体基板表面への成膜にCVD(Chemical vapor deposit
ion )法が不可欠である。CVD法は公知のように、薄
膜材料を構成する元素からなる1種又は数種の化合物ガ
ス、単体ガスを成膜室内の半導体基板上に供給し、気相
又は半導体基板表面での化学反応により所望の薄膜を形
成する方法である。CVD法には、CVD反応の励起エ
ネルギとして熱を用いる熱CVD法や、反応性ガス(原
料ガス)のプラズマ放電分解によって薄膜を形成するプ
ラズマCVD法、光のエネルギにより気体分子を分解さ
せ薄膜を形成する光CVD法などがある。2. Description of the Related Art In recent semiconductor device manufacturing processes, a CVD (Chemical Vapor Deposit) method is used to form a film on a semiconductor substrate surface.
ion) method is essential. As is well known, the CVD method supplies one or several kinds of compound gas composed of elements constituting a thin film material and a single gas onto a semiconductor substrate in a film formation chamber and performs a chemical reaction on a gas phase or a surface of the semiconductor substrate. This is a method for forming a desired thin film. The CVD method includes a thermal CVD method using heat as excitation energy of a CVD reaction, a plasma CVD method in which a thin film is formed by plasma discharge decomposition of a reactive gas (raw material gas), and a method in which gas molecules are decomposed by light energy to form a thin film. For example, there is a photo-CVD method.
【0003】ここで、半導体基板の成膜に伴って、成膜
を行うチャンバの内壁にも薄膜材料が付着し、堆積す
る。この堆積膜の膜厚は半導体基板の処理枚数に応じて
増大する。これが部分的に剥離して半導体基板に付着す
ると、デバイスのパターン欠陥の原因となる。これを防
止するため、これら堆積膜を定期的に除去する必要があ
る。Here, as the semiconductor substrate is formed, a thin film material adheres and deposits on the inner wall of the chamber where the film is formed. The thickness of the deposited film increases according to the number of processed semiconductor substrates. If this peels off partially and adheres to the semiconductor substrate, it causes a pattern defect of the device. In order to prevent this, it is necessary to periodically remove these deposited films.
【0004】チャンバ内壁面に付着した堆積膜を除去す
る方法として、一般的に、チャンバ内を溶剤で拭き取る
ウエットクリーニング法と、クリーニングガスのプラズ
マを発生させ、そのなかのラジカルを用いて堆積膜を除
去するドライクリーニング法とがある。前者はチャンバ
内を大気に開放して作業する必要があるので、作業後の
真空排気等により装置立上げに長時間を要し、装置稼働
率の低下を招く点で問題がある。そのため、現在では後
者の方法が主流となりつつあり、例えば特開平10−2
61623号の開示例など種々の技術が提案されてい
る。[0004] As a method of removing the deposited film adhered to the inner wall surface of the chamber, generally, a wet cleaning method of wiping the inside of the chamber with a solvent, or a plasma of a cleaning gas is generated, and the deposited film is formed by using radicals in the plasma. There is a dry cleaning method to remove. In the former case, it is necessary to open the chamber to the atmosphere to perform the operation. Therefore, it takes a long time to start up the apparatus due to evacuation after the operation, which causes a problem in that the operation rate of the apparatus is reduced. For this reason, the latter method is becoming mainstream at present.
Various techniques have been proposed, such as the disclosure example of No. 61623.
【0005】図5に、チャンバ内のドライクリーニング
機能を備えた従来のプラズマCVD装置の概要を示す。
主チャンバ1は内部に半導体基板(図示略)を収容し、
トップノズル9及びサイドノズル10から供給される原
料ガスを図示しないプラズマ発生機構でプラズマ化し
て、公知のように半導体基板表面に原料ガスの薄膜を形
成する。このとき、主チャンバ1の内壁面や基板保持部
(ペデスタル)8上など半導体基板以外の場所にも薄膜
材料が付着し堆積する。副チャンバ2は、主チャンバ1
内の堆積物を除去するドライクリーニング工程で用いら
れ、その詳細が図4に示される。FIG. 5 shows an outline of a conventional plasma CVD apparatus having a dry cleaning function in a chamber.
The main chamber 1 houses a semiconductor substrate (not shown) therein,
The source gas supplied from the top nozzle 9 and the side nozzles 10 is turned into plasma by a plasma generation mechanism (not shown) to form a thin film of the source gas on the surface of the semiconductor substrate as is known. At this time, the thin film material adheres and deposits on a place other than the semiconductor substrate such as the inner wall surface of the main chamber 1 and the substrate holding portion (pedestal) 8. Subchamber 2 is main chamber 1
This is used in a dry cleaning process for removing deposits in the inside, and details thereof are shown in FIG.
【0006】図4を参照して、冷却水が循環する本体2
1の内部には石英チューブ22及びサファイアチューブ
23が設けられ、内周側のサファイアチューブ23内に
供給されるNF3 ガスを、マグネトロン26から導波管
27を介して供給されるマイクロ波28で励起すること
によりプラズマ化し、フッ素ラジカル(Fラジカル)を
発生させる。このフッ素ラジカルは導入通路3を介して
主チャンバ1内に導入され、主チャンバ1内の堆積物と
反応して蒸気圧の高い化合物となり、結果的に真空排気
されて主チャンバ1内から除去される。Referring to FIG. 4, main body 2 through which cooling water circulates
A quartz tube 22 and a sapphire tube 23 are provided inside 1, and NF 3 gas supplied into the sapphire tube 23 on the inner peripheral side is converted by a microwave 28 supplied from a magnetron 26 via a waveguide 27. When excited, it is turned into plasma to generate fluorine radicals (F radicals). The fluorine radicals are introduced into the main chamber 1 through the introduction passage 3 and react with the deposits in the main chamber 1 to become compounds having a high vapor pressure. As a result, the fluorine radicals are evacuated and removed from the main chamber 1. You.
【0007】主チャンバ1内のドライクリーニング中
は、図5を参照して、第1バルブ11及び圧力調整弁1
3を備えた真空排気通路4を介してドライポンプ5によ
り排気されるとともに、圧力調整弁13により主チャン
バ1内がドライクリーニングに最適な圧力に調整され
る。なお、図において符号6は主チャンバ1の真空排気
時に作動するターボ分子ポンプ、7はゲートバルブ、1
2はターボ分子ポンプ6の吐出口とドライポンプ5との
間の連通/遮断を行う第2バルブ、14はスロットルバ
ルブをそれぞれ示している。During the dry cleaning of the main chamber 1, referring to FIG. 5, the first valve 11 and the pressure regulating valve 1
The exhaust gas is evacuated by the dry pump 5 through the vacuum exhaust passage 4 provided with the vacuum pump 3, and the pressure in the main chamber 1 is adjusted to the optimum pressure for dry cleaning by the pressure adjusting valve 13. In the drawing, reference numeral 6 denotes a turbo molecular pump that operates when the main chamber 1 is evacuated, 7 denotes a gate valve, 1
Reference numeral 2 denotes a second valve for communicating / blocking between the discharge port of the turbo molecular pump 6 and the dry pump 5, and reference numeral 14 denotes a throttle valve.
【0008】[0008]
【発明が解決しようとする課題】ここで問題となるの
は、副チャンバ2における接ガス部がサファイアチュー
ブ23であるため、このサファイアチューブ23の内壁
面にFとAl(アルミニウム)を含んだ反応物が生成さ
れ、これが副チャンバ2内の真空排気及びAr(アルゴ
ン)ガスによる置換の際にサファイアチューブ23の内
壁面から剥離し、結果的に主チャンバ1内へ流入して、
主チャンバ1の内壁面や基板保持部8、更にはこれから
成膜を行う半導体基板上に付着し、デバイス不良を引き
起こしてしまうということである。サファイアチューブ
23は本来、プラズマの衝撃から石英チューブ23を保
護するために配置されるものであるが、従来の装置構成
では上記の問題が避けられない。The problem here is that since the gas contact portion in the sub-chamber 2 is the sapphire tube 23, the inner wall surface of the sapphire tube 23 contains a reaction containing F and Al (aluminum). A substance is generated, which is separated from the inner wall surface of the sapphire tube 23 when the sub-chamber 2 is evacuated and replaced with Ar (argon) gas, and flows into the main chamber 1 as a result.
This means that it adheres to the inner wall surface of the main chamber 1, the substrate holding unit 8, and further to the semiconductor substrate on which a film is to be formed, thereby causing a device failure. The sapphire tube 23 is originally disposed to protect the quartz tube 23 from the impact of plasma, but the above-described problem cannot be avoided in the conventional apparatus configuration.
【0009】本発明は上述の問題に鑑みてなされ、副チ
ャンバ内に堆積したプラズマ反応生成物の主チャンバ内
への流入を防止することができる半導体製造装置を提供
することを課題とする。The present invention has been made in view of the above problems, and has as its object to provide a semiconductor manufacturing apparatus capable of preventing plasma reaction products deposited in a sub chamber from flowing into a main chamber.
【0010】[0010]
【課題を解決するための手段】以上の課題を解決するに
当たり、本発明は、導入通路と真空排気通路との間に主
チャンバをバイパスするバイパス通路を設けるととも
に、導入通路とバイパス通路との接続点に、副チャンバ
と主チャンバとの間を連通させる第1の状態と、副チャ
ンバと真空排気通路とをバイパス通路を介して連通させ
る第2の状態とを選択的にとる流路切換手段を設けてい
る。この流路切換手段としては3ポート弁を用いること
ができる。そして、主チャンバのクリーニング時は流路
切換手段を第1の状態として、副チャンバで発生させた
プラズマ中のラジカルを主チャンバ内へ供給してドライ
クリーニング作用を得、副チャンバの真空排気時やガス
置換時は流路切換手段を第2の状態として、バイパス通
路を介して副チャンバ内の真空排気を行うようにし、副
チャンバ内に付着した反応生成物の主チャンバへの流入
を防止する。In order to solve the above problems, the present invention provides a bypass passage which bypasses a main chamber between an introduction passage and a vacuum exhaust passage, and connects the introduction passage and the bypass passage. At this point, a flow path switching means for selectively taking a first state in which the sub-chamber is communicated with the main chamber and a second state in which the sub-chamber is communicated with the evacuation passage via the bypass passage are provided. Provided. A three-port valve can be used as the passage switching means. When cleaning the main chamber, the flow path switching means is set to the first state, and radicals in the plasma generated in the sub chamber are supplied into the main chamber to obtain a dry cleaning action. At the time of gas replacement, the flow path switching means is set to the second state to evacuate the sub-chamber through the bypass passage, thereby preventing the reaction products attached to the sub-chamber from flowing into the main chamber.
【0011】[0011]
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して説明する。Embodiments of the present invention will be described below with reference to the drawings.
【0012】図1は本発明の実施の形態を示している。
本実施の形態では半導体製造装置として、チャンバ内の
ドライクリーニング機能を備えたプラズマCVD装置を
例にとり説明する。ここで、図5を参照して説明した従
来のプラズマCVD装置と対応する部分については同一
の符号を付し、その詳細な説明は省略するものとする。
すなわち本実施の形態におけるプラズマCVD装置で
は、主チャンバ1及び副チャンバ2の構成は従来と全く
同様に構成される。FIG. 1 shows an embodiment of the present invention.
In this embodiment, a plasma CVD apparatus having a dry cleaning function in a chamber will be described as an example of a semiconductor manufacturing apparatus. Here, portions corresponding to those of the conventional plasma CVD apparatus described with reference to FIG. 5 are denoted by the same reference numerals, and detailed description thereof will be omitted.
That is, in the plasma CVD apparatus according to the present embodiment, the configurations of main chamber 1 and sub-chamber 2 are exactly the same as those in the related art.
【0013】本実施の形態では、主チャンバ1と副チャ
ンバ2との間を連絡する導入通路3と、主チャンバ1を
真空排気手段であるドライポンプ5に接続する真空排気
通路4との間に、主チャンバ1をバイパスするバイパス
通路18が設けられている。このバイパス通路18と導
入通路3との接続点には3ポート弁17が設けられる。
また、バイパス通路18と真空排気通路4との接続点
は、圧力調整弁よりも排気方向からみて上流側、すなわ
ち第1バルブ11と圧力調整弁13との間の配管部分と
される。In the present embodiment, an inlet passage 3 communicating between the main chamber 1 and the sub-chamber 2 and an evacuation passage 4 connecting the main chamber 1 to a dry pump 5 as evacuation means. , A bypass passage 18 that bypasses the main chamber 1 is provided. A three-port valve 17 is provided at a connection point between the bypass passage 18 and the introduction passage 3.
The connection point between the bypass passage 18 and the vacuum exhaust passage 4 is located on the upstream side when viewed from the exhaust direction with respect to the pressure regulating valve, that is, a pipe portion between the first valve 11 and the pressure regulating valve 13.
【0014】3ポート弁17は本発明に係る流路切換手
段として配置され、主チャンバ1と副チャンバ2との間
を連通させる第1の状態と、副チャンバ2をバイパス通
路18を介して真空排気通路4に接続する第2の状態と
を選択的にとりうる構成とされる。The three-port valve 17 is arranged as a flow path switching means according to the present invention, and a first state in which the main chamber 1 and the sub-chamber 2 are communicated with each other and a vacuum in the sub-chamber 2 through the bypass passage 18. The second state connected to the exhaust passage 4 can be selectively taken.
【0015】本実施の形態は以上のように構成され、次
にこの作用を図2及び図3を参照して説明する。This embodiment is constructed as described above. Next, this operation will be described with reference to FIGS.
【0016】(ステップS1、t0〜t1)成膜時、半
導体基板は基板保持部8上に載置され、公知のようにト
ップノズル9及びサイドノズル10から供給される薄膜
形成ガスを図示しないプラズマ発生機構でプラズマ化し
て半導体基板表面に薄膜を形成する。このとき、第1バ
ルブ11は閉、第2バルブ12は開、ゲートバルブ7は
開、3ポート弁17は第1の状態とされ、ターボ分子ポ
ンプ6により主チャンバ1内が所定の真空度にまで排気
されている。(Step S1, t0 to t1) At the time of film formation, the semiconductor substrate is placed on the substrate holding portion 8, and a thin film forming gas supplied from the top nozzle 9 and the side nozzle 10 is supplied to a plasma (not shown) in a known manner. Plasma is generated by a generation mechanism to form a thin film on the surface of the semiconductor substrate. At this time, the first valve 11 is closed, the second valve 12 is open, the gate valve 7 is open, the three-port valve 17 is in the first state, and the inside of the main chamber 1 is set to a predetermined degree of vacuum by the turbo molecular pump 6. Has been exhausted.
【0017】主チャンバ1内のドライクリーニングは、
所定枚数の半導体基板を処理する毎に行われる。以下、
ドライクリーニング工程について説明する。The dry cleaning in the main chamber 1 is performed as follows.
This is performed every time a predetermined number of semiconductor substrates are processed. Less than,
The dry cleaning step will be described.
【0018】(ステップS2、t1〜t2)ドライクリ
ーニングは主チャンバ1から半導体基板を搬出したのち
行われる。そして、第1バルブ11を開、第2バルブ1
2及びゲートバルブ7を閉とし、クリーニング用ガスと
してNF3 ガスをマスフローコントローラ15で流量調
整して副チャンバ2内へ導入し、マグネトロン26から
のマイクロ波28を印加してNF3 ガスをプラズマ化す
る(図4参照)。プラズマ中のFラジカルは導入通路3
から第1の状態にある3ポート弁17を介して主チャン
バ1内へ導入される。導入されたFラジカルは、除去対
象である堆積物(例えばシリコン酸化膜(SiO2))と反
応して蒸気圧の高い化合物となり、真空排気通路4を介
して真空排気され、主チャンバ1内から除去される。こ
のドライクリーニング工程中、主チャンバ1内は、圧力
調整弁13によりドライクリーニングに最適な圧力に維
持される。(Step S2, t1 to t2) Dry cleaning is performed after the semiconductor substrate is carried out of the main chamber 1. Then, the first valve 11 is opened, and the second valve 1 is opened.
2 and the gate valve 7 are closed, the flow rate of NF 3 gas as a cleaning gas is adjusted by the mass flow controller 15 and introduced into the sub-chamber 2, and the microwave 28 from the magnetron 26 is applied to convert the NF 3 gas into plasma. (See FIG. 4). F radicals in the plasma are introduced into the passage 3
Through the three-port valve 17 in the first state into the main chamber 1. The introduced F radicals react with a deposit (for example, a silicon oxide film (SiO 2 )) to be removed to become a compound having a high vapor pressure, and are evacuated through the evacuation passage 4 to be evacuated from the main chamber 1. Removed. During this dry cleaning step, the pressure inside the main chamber 1 is maintained at an optimum pressure for dry cleaning by the pressure regulating valve 13.
【0019】(ステップS3、t2〜t3)ドライクリ
ーニングの終了直前、3ポート弁17が第1の状態から
第2の状態へ切り換えられる。これにより主チャンバ1
内へのFラジカルの導入が停止され、NF3 ガスはバイ
パス通路18を介して真空排気される。このときバイパ
ス通路17と真空排気通路4との接続点が、圧力調整弁
13よりも排気方向からみて上流側とされるので、ガス
流路の変更によるドライクリーニングの圧力変動が抑制
され、これにより副チャンバ2内でのFとAlの反応生
成物の剥離が抑制される。また、ドライクリーニングの
終了直前に3ポート弁17を第1の状態から第2の状態
へ切り換えるようにしているので、終了直後における圧
力の変動によって剥離した上記反応生成物の主チャンバ
1内への流入が防止される。(Step S3, t2 to t3) Immediately before the end of the dry cleaning, the three-port valve 17 is switched from the first state to the second state. Thereby, the main chamber 1
The introduction of the F radical into the inside is stopped, and the NF 3 gas is evacuated through the bypass passage 18. At this time, the connection point between the bypass passage 17 and the vacuum exhaust passage 4 is located on the upstream side as viewed from the exhaust direction with respect to the pressure regulating valve 13, so that the pressure fluctuation of the dry cleaning due to the change of the gas flow path is suppressed. Separation of the reaction product of F and Al in the sub-chamber 2 is suppressed. Further, since the three-port valve 17 is switched from the first state to the second state immediately before the end of the dry cleaning, the reaction product peeled off by the pressure change immediately after the end is introduced into the main chamber 1. Inflow is prevented.
【0020】(ステップS4、t3〜t4)次に、第1
バルブ11が閉じ、この動作を受けてNF3 ガスの供給
が停止される。そして、圧力調整弁13の開度が全開と
され、バイパス通路18を介して副チャンバ2内の真空
引きが行われる。(Step S4, t3 to t4) Next, the first
The valve 11 is closed, and in response to this operation, the supply of the NF 3 gas is stopped. Then, the opening of the pressure adjusting valve 13 is fully opened, and the evacuation of the inside of the sub-chamber 2 is performed via the bypass passage 18.
【0021】(ステップS5、t4〜t5)副チャンバ
2内の真空引きが行われた後、マスフローコントローラ
16により流量調整されたArガスが副チャンバ2内へ
供給され、副チャンバ2内のNF3 ガスを置換する。(Step S5, t4 to t5) After the evacuation of the sub-chamber 2 is performed, the Ar gas whose flow rate is adjusted by the mass flow controller 16 is supplied into the sub-chamber 2, and the NF 3 in the sub-chamber 2 is supplied. Replace the gas.
【0022】(ステップS6、t5〜t6)その後、A
rガスの供給を停止し、再度、副チャンバ2内の真空引
きを行う。(Step S6, t5 to t6) Thereafter, A
The supply of the r gas is stopped, and the inside of the sub-chamber 2 is evacuated again.
【0023】これら副チャンバ2内の真空引き、および
Arガスの置換の際、副チャンバ2内では反応生成物の
剥離が起こるおそれがあるが、これらのダストはバイパ
ス通路18を介して真空排気されるので、主チャンバ1
内に流入することはない。During the evacuation of the sub-chamber 2 and the replacement of the Ar gas, there is a possibility that the reaction products are separated in the sub-chamber 2, but these dusts are evacuated through the bypass passage 18. So the main chamber 1
It does not flow into.
【0024】(ステップS7、t6〜t7)次に、第1
バルブ11を開けて主チャンバ1内の真空引きを開始
し、一定の時間または圧力にまで減圧されると、3ポー
ト弁17を第2の状態から第1の状態へと切り換える。(Step S7, t6-t7) Next, the first
The evacuation of the main chamber 1 is started by opening the valve 11, and when the pressure is reduced to a certain time or pressure, the three-port valve 17 is switched from the second state to the first state.
【0025】(ステップS8、t7〜t8)そして、一
定時間Arガスを流して主チャンバ1内を置換する。(Step S8, t7-t8) Then, the main chamber 1 is replaced by flowing Ar gas for a predetermined time.
【0026】(ステップS9、t8〜t9)その後、A
rガスの供給を停止して、主チャンバ1内を所定圧にま
で真空排気する。(Step S9, t8 to t9) Thereafter, A
The supply of the r gas is stopped, and the main chamber 1 is evacuated to a predetermined pressure.
【0027】次いで、成膜を行う状態(ステップS1)
に主チャンバ1を切り替えるため、第2バルブ12及び
ゲートバルブ7を開いて、ターボ分子ポンプ6側からの
主チャンバ1内の真空引きを開始する。以降、この動作
を繰り返す。Next, a state in which a film is formed (step S1)
In order to switch the main chamber 1, the second valve 12 and the gate valve 7 are opened, and the evacuation of the main chamber 1 from the turbo molecular pump 6 side is started. Thereafter, this operation is repeated.
【0028】以上のように本実施の形態によれば、副チ
ャンバ2内の真空引き、副チャンバ2内のガス置換のガ
ス経路が主チャンバ1内を通らないようにしているの
で、ドライクリーニング時の副チャンバ2内の反応生成
物が主チャンバ1内へ流入することを防止することがで
きる。なお主チャンバ1内の真空排気時、副チャンバ2
内も同時に真空排気されるが、比較的低真空度からの真
空排気なので副チャンバ2内の反応生成物が剥離して主
チャンバ1内へ流入することはほとんどない。As described above, according to the present embodiment, since the gas path for evacuation in the sub-chamber 2 and the gas replacement in the sub-chamber 2 does not pass through the inside of the main chamber 1, the dry cleaning The reaction product in the sub-chamber 2 can be prevented from flowing into the main chamber 1. When the main chamber 1 is evacuated, the sub-chamber 2
The inside is evacuated at the same time. However, since the evacuation is performed from a relatively low degree of vacuum, the reaction products in the sub-chamber 2 hardly peel and flow into the main chamber 1.
【0029】したがって、成膜時、主チャンバ1の内壁
面や半導体基板、及び基板保持部8等に付着するパーテ
ィクルを減少させることができ、これによりデバイス不
良発生の抑制、膜厚の安定化、半導体基板と基板保持部
8との接触状態の安定による基板温度の安定化、更に基
板保持部8への半導体基板の搬送精度の向上、などの効
果を得ることができる。Therefore, it is possible to reduce particles adhering to the inner wall surface of the main chamber 1, the semiconductor substrate, the substrate holding portion 8 and the like during the film formation, thereby suppressing the occurrence of device failure, stabilizing the film thickness, and the like. It is possible to obtain effects such as stabilization of the substrate temperature by stabilizing the contact state between the semiconductor substrate and the substrate holding unit 8 and further improvement of the transfer accuracy of the semiconductor substrate to the substrate holding unit 8.
【0030】以上、本発明の実施の形態について説明し
たが、勿論、本発明はこれに限定されることなく、本発
明の技術的思想に基づいて種々の変形が可能である。Although the embodiment of the present invention has been described above, the present invention is, of course, not limited to this, and various modifications can be made based on the technical idea of the present invention.
【0031】例えば以上の実施の形態では、主チャンバ
1としてプラズマCVD装置を例にとり説明したが、こ
れに代えて、減圧CVD装置として適用することも可能
である。また、成膜装置に限らず、プラズマエッチング
装置あるいはアッシング装置として適用することも可能
である。For example, in the above-described embodiment, a plasma CVD apparatus has been described as an example of the main chamber 1, but the present invention can be applied to a reduced pressure CVD apparatus instead. Further, the present invention is not limited to a film forming apparatus, and can be applied as a plasma etching apparatus or an ashing apparatus.
【0032】更に、クリーニング用のラジカル元素はフ
ッ素に限らず、除去対象堆積物の種類に応じて塩素ラジ
カル等の他のラジカル元素を適用することも可能であ
る。Further, the radical element for cleaning is not limited to fluorine, and it is also possible to apply another radical element such as a chlorine radical depending on the type of the deposit to be removed.
【0033】[0033]
【発明の効果】以上述べたように、本発明の半導体製造
装置によれば、副チャンバから主チャンバ内へのパーテ
ィクルの流入を防止することができるので、デバイス不
良の発生を抑制することができるとともに、半導体基板
に対する膜厚制御の安定化、半導体基板と基板保持部と
の間の接触状態の安定による基板温度の安定化、更に半
導体基板の搬送精度の向上、などの効果を得ることがで
きるAs described above, according to the semiconductor manufacturing apparatus of the present invention, it is possible to prevent particles from flowing from the sub-chamber into the main chamber, thereby suppressing the occurrence of device defects. In addition, effects such as stabilization of film thickness control on the semiconductor substrate, stabilization of the substrate temperature by stabilization of the contact state between the semiconductor substrate and the substrate holding portion, and improvement of the transfer accuracy of the semiconductor substrate can be obtained.
【0034】また、請求項2の発明によれば、ドライク
リーニング圧力を大きく変動させることなくガス流路を
変更することができ、これにより副チャンバ内の反応生
成物の剥離を抑制することができる。According to the second aspect of the present invention, the gas flow path can be changed without greatly changing the dry cleaning pressure, whereby the separation of the reaction product in the sub-chamber can be suppressed. .
【0035】さらに請求項3の発明によれば、ドライク
リーニング終了直後における圧力の変動による副チャン
バから主チャンバへのパーティクルの流入を防止するこ
とができる。Further, according to the third aspect of the invention, it is possible to prevent particles from flowing from the sub-chamber to the main chamber due to pressure fluctuation immediately after the end of dry cleaning.
【図1】本発明の実施の形態による半導体装置の製造装
置の配管構成及び装置構成を示す断面図である。FIG. 1 is a sectional view showing a piping configuration and an apparatus configuration of a semiconductor device manufacturing apparatus according to an embodiment of the present invention.
【図2】本発明の実施の形態の作用を説明するフロー図
である。FIG. 2 is a flowchart illustrating an operation of the exemplary embodiment of the present invention.
【図3】本発明の実施の形態の作用を説明する図であ
り、各チャンバ内の圧力の概略推移、各弁の切り換えタ
イミング、及び、ガスの供給タイミングを示している。FIG. 3 is a diagram for explaining the operation of the embodiment of the present invention, showing a schematic transition of the pressure in each chamber, a switching timing of each valve, and a gas supply timing.
【図4】副チャンバの構成を示す断面図である。FIG. 4 is a sectional view showing a configuration of a sub chamber.
【図5】従来の半導体装置の製造装置の配管構成及び装
置構成を示す断面図である。FIG. 5 is a sectional view showing a piping configuration and a device configuration of a conventional semiconductor device manufacturing apparatus.
1…主チャンバ、2…副チャンバ、3…導入通路、4…
排気通路、5…ドライポンプ、6…ターボ分子ポンプ、
11…第1バルブ、12…第2バルブ、13…圧力調整
弁、17…3ポート弁(流路切換手段)、18…バイパ
ス通路、23…サファイアチューブ。DESCRIPTION OF SYMBOLS 1 ... Main chamber, 2 ... Subchamber, 3 ... Introductory path, 4 ...
Exhaust passage, 5: dry pump, 6: turbo molecular pump,
11: first valve, 12: second valve, 13: pressure regulating valve, 17: 3-port valve (flow path switching means), 18: bypass passage, 23: sapphire tube.
Claims (3)
チャンバと、この主チャンバ内の堆積物を除去するべく
クリーニングガスのプラズマを発生させる副チャンバ
と、前記主チャンバと前記副チャンバとの間を連絡し前
記プラズマ中のラジカルを前記主チャンバへ導入する導
入通路と、前記主チャンバ内を圧力調整弁を介して真空
排気手段に接続する真空排気通路とを備えた半導体製造
装置において、 前記導入通路と前記真空排気通路との間に前記主チャン
バをバイパスするバイパス通路を設けるとともに、 前記導入通路と前記バイパス通路との接続点に、前記副
チャンバと前記主チャンバとの間を連通させる第1の状
態と、前記副チャンバと真空排気通路とを前記バイパス
通路を介して連通させる第2の状態とを選択的にとる流
路切換手段を設け、 前記主チャンバのクリーニング時は前記流路切換手段を
前記第1の状態とし、前記副チャンバの真空排気時は前
記流路切換手段を前記第2の状態とすることを特徴とす
る半導体製造装置。1. A main chamber for performing a predetermined process on a surface of a semiconductor substrate, a sub-chamber for generating a plasma of a cleaning gas for removing deposits in the main chamber, and a sub-chamber for the main chamber and the sub-chamber. A semiconductor manufacturing apparatus comprising: an introduction passage that communicates between the two and introduces radicals in the plasma into the main chamber; and a vacuum exhaust passage that connects the inside of the main chamber to a vacuum exhaust unit through a pressure regulating valve. A bypass passage that bypasses the main chamber is provided between the introduction passage and the evacuation passage, and a connection point between the introduction passage and the bypass passage communicates between the sub-chamber and the main chamber. 1 and a second state in which the sub-chamber and the evacuation passage communicate with each other via the bypass passage. Wherein the channel switching means is in the first state when the main chamber is being cleaned, and the channel switching means is in the second state when the sub-chamber is evacuated. manufacturing device.
の接続点は、前記圧力調整弁よりも排気方向からみて上
流側とされることを特徴とする請求項1に記載の半導体
製造装置。2. The semiconductor manufacturing apparatus according to claim 1, wherein a connection point between the bypass passage and the vacuum exhaust passage is located upstream of the pressure regulating valve when viewed from an exhaust direction.
ドライクリーニングの終了直前に前記第1の状態から前
記第2の状態へ切り換えられることを特徴とする請求項
1に記載の半導体製造装置。3. The semiconductor manufacturing apparatus according to claim 1, wherein said flow path switching means switches from said first state to said second state immediately before completion of dry cleaning of said main chamber. .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34491699A JP2001168033A (en) | 1999-12-03 | 1999-12-03 | Semiconductor manufacturing equipment |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34491699A JP2001168033A (en) | 1999-12-03 | 1999-12-03 | Semiconductor manufacturing equipment |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001168033A true JP2001168033A (en) | 2001-06-22 |
Family
ID=18373001
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34491699A Pending JP2001168033A (en) | 1999-12-03 | 1999-12-03 | Semiconductor manufacturing equipment |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001168033A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008091651A (en) * | 2006-10-03 | 2008-04-17 | Hitachi High-Technologies Corp | Plasma etching apparatus and plasma etching method |
| JP2010199497A (en) * | 2009-02-27 | 2010-09-09 | Semiconductor Energy Lab Co Ltd | Apparatus for manufacturing semiconductor device and method for manufacturing semiconductor device |
| KR20160130994A (en) * | 2014-03-11 | 2016-11-15 | 도쿄엘렉트론가부시키가이샤 | Plasma processing device and film formation method |
-
1999
- 1999-12-03 JP JP34491699A patent/JP2001168033A/en active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008091651A (en) * | 2006-10-03 | 2008-04-17 | Hitachi High-Technologies Corp | Plasma etching apparatus and plasma etching method |
| JP2010199497A (en) * | 2009-02-27 | 2010-09-09 | Semiconductor Energy Lab Co Ltd | Apparatus for manufacturing semiconductor device and method for manufacturing semiconductor device |
| KR20160130994A (en) * | 2014-03-11 | 2016-11-15 | 도쿄엘렉트론가부시키가이샤 | Plasma processing device and film formation method |
| KR102217492B1 (en) | 2014-03-11 | 2021-02-19 | 도쿄엘렉트론가부시키가이샤 | Plasma processing device and film formation method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102158307B1 (en) | Plasma treatment process to improve in-situ chamber cleaning efficiency in plasma processing chamber | |
| KR100256453B1 (en) | Selective deposition of tungsten on semiconductor wafers | |
| US5650013A (en) | Layer member forming method | |
| KR100348575B1 (en) | A cleaning processing method of a film forming apparatus | |
| CN103962353B (en) | The cavity cleaning method of plasma etching apparatus | |
| JP2003197615A (en) | Plasma treatment apparatus and method for cleaning the same | |
| JPH10149989A (en) | Technique for cleaning deposition chamber using high-output remote excitation source | |
| JP2961000B2 (en) | Self-cleaning method for reactor | |
| JP4845269B2 (en) | Semiconductor wafer processing system, computer readable medium, and semiconductor process chamber cleaning method | |
| JPH10280151A (en) | Cleaning method for CVD equipment | |
| JP2001168033A (en) | Semiconductor manufacturing equipment | |
| US20020192972A1 (en) | Plasma processing | |
| JP2007227501A (en) | Cleaning method for semiconductor manufacturing apparatus and semiconductor manufacturing apparatus with cleaning function | |
| JP3675065B2 (en) | Dry etching method | |
| JPH10195651A (en) | Film forming apparatus and film forming method | |
| JP3563565B2 (en) | Exhaust device and exhaust method | |
| US7972961B2 (en) | Purge step-controlled sequence of processing semiconductor wafers | |
| JP3856397B2 (en) | Wafer processing method for semiconductor manufacturing apparatus and semiconductor manufacturing apparatus | |
| JP4733856B2 (en) | Remote plasma cleaning method for high density plasma CVD apparatus | |
| JP2001131751A (en) | Vapor phase growth system and manufacturing method of semiconductor system | |
| JP3820212B2 (en) | Method for conditioning a CVD chamber after CVD chamber cleaning | |
| JP2008031510A (en) | Method for cleaning film-forming apparatus, and film-forming apparatus | |
| JP3335762B2 (en) | Plasma cleaning method | |
| JP4127586B2 (en) | Semiconductor device manufacturing method and semiconductor manufacturing apparatus | |
| JP3432722B2 (en) | Plasma film forming method and plasma processing apparatus |