JP2001144318A - 光電変換素子及びその製造方法 - Google Patents
光電変換素子及びその製造方法Info
- Publication number
- JP2001144318A JP2001144318A JP32766699A JP32766699A JP2001144318A JP 2001144318 A JP2001144318 A JP 2001144318A JP 32766699 A JP32766699 A JP 32766699A JP 32766699 A JP32766699 A JP 32766699A JP 2001144318 A JP2001144318 A JP 2001144318A
- Authority
- JP
- Japan
- Prior art keywords
- conductivity type
- diffusion layer
- type diffusion
- photoelectric conversion
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Light Receiving Elements (AREA)
Abstract
(57)【要約】
【課題】 光照射に起因するドリフト電流を光電流とし
て効率よく取り出せるようにして感度の向上を図る。 【解決手段】 Ｐ型半導体基板２１に、比較的低ドーズ
量及び高エネルギーでＮ型不純物が注入されて、Ｎ拡散
層３５が埋め込まれて形成されている。Ｎ拡散層３５の
上部に存在するＰ型半導体基板２１のＰ領域２１ａでは
Ｐ型の平坦な初期不純物プロファイルが維持されてい
る。Ｐ領域２１ａの一部の領域にＮ拡散層３５のコンタ
クトとしてＮ+領域３７が形成されている。Ｎ拡散層３
５及びＮ+領域３７は素子分離用のフィールド酸化膜２
５及びその下のＰ拡散層２７から離れて形成されてい
る。
て効率よく取り出せるようにして感度の向上を図る。 【解決手段】 Ｐ型半導体基板２１に、比較的低ドーズ
量及び高エネルギーでＮ型不純物が注入されて、Ｎ拡散
層３５が埋め込まれて形成されている。Ｎ拡散層３５の
上部に存在するＰ型半導体基板２１のＰ領域２１ａでは
Ｐ型の平坦な初期不純物プロファイルが維持されてい
る。Ｐ領域２１ａの一部の領域にＮ拡散層３５のコンタ
クトとしてＮ+領域３７が形成されている。Ｎ拡散層３
５及びＮ+領域３７は素子分離用のフィールド酸化膜２
５及びその下のＰ拡散層２７から離れて形成されてい
る。
Description
【０００１】
【発明の属する技術分野】本発明は、光電変換素子及び
その製造方法に関し、特に青色などの短波長の光に対し
て高い感度をもつ光電変換素子及びその製造方法に関す
るものである。光電変換素子は、ラインセンサやエリア
センサなどのカラーＣＭＯＳイメージセンサやＣＣＤな
どに適用される。
その製造方法に関し、特に青色などの短波長の光に対し
て高い感度をもつ光電変換素子及びその製造方法に関す
るものである。光電変換素子は、ラインセンサやエリア
センサなどのカラーＣＭＯＳイメージセンサやＣＣＤな
どに適用される。
【０００２】
【従来の技術】ＣＭＯＳにより構成されるカラーイメー
ジセンサにおいては、光電変換素子として、残像が少な
く、かつ高速応答が可能なフォトダイオードがよく用い
られる。フォトダイオードを含む一般的な光電変換回路
の回路図を図１に示す。フォトダイオード１には、ゲー
ト電極にリセット信号３が与えられるＰチャネル型ＭＯ
ＳトランジスタからなるスイッチＳＷ１を介してリセッ
ト電圧電源５が接続されている。リセット信号３が与え
られてスイッチＳＷ１がオンになると、フォトダイオー
ド１は電源５のリセット電圧によって充電されて初期値
が設定される。その状態からスイッチＳＷ１がオフとな
って光照射が始まると、フォトダイオード１に発生した
電荷に起因する放電がある一定期間行われ、Ｎチャネル
型ＭＯＳトランジスタＱ１及びＮチャネル型ＭＯＳトラ
ンジスタＱ２で構成されるソースフォロワ回路７の入力
のゲート電位（トランジスタＱ１のゲート電位）を下げ
る。
ジセンサにおいては、光電変換素子として、残像が少な
く、かつ高速応答が可能なフォトダイオードがよく用い
られる。フォトダイオードを含む一般的な光電変換回路
の回路図を図１に示す。フォトダイオード１には、ゲー
ト電極にリセット信号３が与えられるＰチャネル型ＭＯ
ＳトランジスタからなるスイッチＳＷ１を介してリセッ
ト電圧電源５が接続されている。リセット信号３が与え
られてスイッチＳＷ１がオンになると、フォトダイオー
ド１は電源５のリセット電圧によって充電されて初期値
が設定される。その状態からスイッチＳＷ１がオフとな
って光照射が始まると、フォトダイオード１に発生した
電荷に起因する放電がある一定期間行われ、Ｎチャネル
型ＭＯＳトランジスタＱ１及びＮチャネル型ＭＯＳトラ
ンジスタＱ２で構成されるソースフォロワ回路７の入力
のゲート電位（トランジスタＱ１のゲート電位）を下げ
る。
【０００３】トランジスタＱ１のソースとトランジスタ
Ｑ２のドレインが接続されてソースフォロワ回路７の出
力端子を構成する。トランジスタＱ１のドレインには電
源９が接続され、トランジスタＱ２のソースは接地され
ており、トランジスタＱ２のゲート電極には、適切な負
荷電流が流れるようにバイアス１１が与えられている。
トランジスタＱ１のゲート電位の変化はフォトダイオー
ド１に照射された光量及び時間に比例し、その情報がソ
ースフォロワ回路７の出力側に接続された蓄積容量１３
に蓄積される。その蓄積電荷量は、シフトレジスタから
の選択信号１５がゲート電極に与えられるＰチャネル型
ＭＯＳトランジスタからなるスイッチＳＷ２のスイッチ
ングにより出力バッファ１７に導かれ、各画素からの信
号が各出力端子１９から順次シリアルに出力される。
Ｑ２のドレインが接続されてソースフォロワ回路７の出
力端子を構成する。トランジスタＱ１のドレインには電
源９が接続され、トランジスタＱ２のソースは接地され
ており、トランジスタＱ２のゲート電極には、適切な負
荷電流が流れるようにバイアス１１が与えられている。
トランジスタＱ１のゲート電位の変化はフォトダイオー
ド１に照射された光量及び時間に比例し、その情報がソ
ースフォロワ回路７の出力側に接続された蓄積容量１３
に蓄積される。その蓄積電荷量は、シフトレジスタから
の選択信号１５がゲート電極に与えられるＰチャネル型
ＭＯＳトランジスタからなるスイッチＳＷ２のスイッチ
ングにより出力バッファ１７に導かれ、各画素からの信
号が各出力端子１９から順次シリアルに出力される。
【０００４】図１に示す光電変換回路における出力電圧
はフォトダイオード１で発生する光電流に比例し、フォ
トダイオード１の接合容量とそれに接続されているスイ
ッチＳＷ１やソースフォロワ回路７、スイッチＳＷ２な
どの寄生容量の和に反比例する。したがって、感度の高
い光電変換を実現するためにはフォトダイオード１の光
電流を増やすか、あるいはフォトダイオード１を含む光
電変換回路の接合容量を減らすという２通りの方法があ
る。
はフォトダイオード１で発生する光電流に比例し、フォ
トダイオード１の接合容量とそれに接続されているスイ
ッチＳＷ１やソースフォロワ回路７、スイッチＳＷ２な
どの寄生容量の和に反比例する。したがって、感度の高
い光電変換を実現するためにはフォトダイオード１の光
電流を増やすか、あるいはフォトダイオード１を含む光
電変換回路の接合容量を減らすという２通りの方法があ
る。
【０００５】ＣＭＯＳプロセスにおいて最も簡便なフォ
トダイオード作製方法は、ＭＯＳトランジスタのソース
又はドレインのＰＮ接合を用いる方法である。図２は、
従来のフォトダイオードの構造を示す断面図である。こ
こでは、受光面がＮ+拡散層（Ｎ型不純物を比較的高濃
度に含む拡散層）の例を示す。フォトダイオードはＭＯ
Ｓトランジスタのソース、ドレインと同じ工程で形成さ
れる。Ｐ型半導体基板２１表面に各画素を構成するＮ+
拡散層２３が形成されてＰＮ接合が形成されている。隣
り合うＮ+拡散層２３はＰ型半導体基板２１表面に形成
された厚いフィールド酸化膜２５とその直下に形成され
たＰ拡散層（Ｐ型不純物を含む拡散層）２７によって分
離されている。Ｐ型半導体基板２１表面にはＰ型半導体
基板２１に共通の電位をとるためのＰ+拡散層（Ｐ型不
純物を比較的高濃度に含む拡散層）２９が形成されてい
る。
トダイオード作製方法は、ＭＯＳトランジスタのソース
又はドレインのＰＮ接合を用いる方法である。図２は、
従来のフォトダイオードの構造を示す断面図である。こ
こでは、受光面がＮ+拡散層（Ｎ型不純物を比較的高濃
度に含む拡散層）の例を示す。フォトダイオードはＭＯ
Ｓトランジスタのソース、ドレインと同じ工程で形成さ
れる。Ｐ型半導体基板２１表面に各画素を構成するＮ+
拡散層２３が形成されてＰＮ接合が形成されている。隣
り合うＮ+拡散層２３はＰ型半導体基板２１表面に形成
された厚いフィールド酸化膜２５とその直下に形成され
たＰ拡散層（Ｐ型不純物を含む拡散層）２７によって分
離されている。Ｐ型半導体基板２１表面にはＰ型半導体
基板２１に共通の電位をとるためのＰ+拡散層（Ｐ型不
純物を比較的高濃度に含む拡散層）２９が形成されてい
る。
【０００６】Ｎ+拡散層２３表面及びＰ+拡散層２９表面
に層間絶縁膜３１が形成され、Ｎ+拡散層２３表面には
層間絶縁膜３１上に形成された電極２３ａが、Ｐ+拡散
層２９表面には層間絶縁膜３１上に形成された電極２９
ａが層間絶縁膜３１に形成されたコンタクトホールを介
してそれぞれ接続されている。フィールド酸化膜２５
上、電極２３ａ，２９ａ上及び層間絶縁膜３１上には最
終保護膜３３が形成されている。電極２３ａ，２９ａ上
の最終保護膜３３にはパッド開口部が形成されており、
Ｎ+拡散層２３は電極２３ａを介してカソード電極２３
ｂに接続され、Ｐ+拡散層２９は電極２９ａを介してア
ノード電極２９ｂに接続される。
に層間絶縁膜３１が形成され、Ｎ+拡散層２３表面には
層間絶縁膜３１上に形成された電極２３ａが、Ｐ+拡散
層２９表面には層間絶縁膜３１上に形成された電極２９
ａが層間絶縁膜３１に形成されたコンタクトホールを介
してそれぞれ接続されている。フィールド酸化膜２５
上、電極２３ａ，２９ａ上及び層間絶縁膜３１上には最
終保護膜３３が形成されている。電極２３ａ，２９ａ上
の最終保護膜３３にはパッド開口部が形成されており、
Ｎ+拡散層２３は電極２３ａを介してカソード電極２３
ｂに接続され、Ｐ+拡散層２９は電極２９ａを介してア
ノード電極２９ｂに接続される。
【０００７】図２に示すようなフォトダイオードでは、
単位面積当たりの接合容量は、ＭＯＳトランジスタのソ
ース、ドレインと同様に、Ｐ型半導体基板２１とＮ+拡
散層２３の接合面積により決定される。接合容量を減ら
すために接合面積を小さくすると有効な受光面積も同時
に小さくなるため感度の向上にはつながらない。したが
って、感度を向上させるためには受光面積を確保しなが
ら何らかの方法で単位面積当たりの接合容量を減少させ
る必要がある。
単位面積当たりの接合容量は、ＭＯＳトランジスタのソ
ース、ドレインと同様に、Ｐ型半導体基板２１とＮ+拡
散層２３の接合面積により決定される。接合容量を減ら
すために接合面積を小さくすると有効な受光面積も同時
に小さくなるため感度の向上にはつながらない。したが
って、感度を向上させるためには受光面積を確保しなが
ら何らかの方法で単位面積当たりの接合容量を減少させ
る必要がある。
【０００８】一方、光電流については、半導体基板表面
に照射された光の強度は吸収により深さ方向に対して指
数関数的に減少する。特に青色などの短波長の光では吸
収係数が大きく、減衰は著しい。そのため短波長の光に
対しては、最も効率よく光電流を生じる空乏層領域、す
なわちＰＮ接合を浅い位置に形成することが重要とな
る。ＭＯＳトランジスタのソース、ドレインのＰＮ接合
では適切なトランジスタ特性を得ることができるように
その接合深さが決められているため、より浅いＰＮ接合
を得るためにはフォトダイオードの接合をＭＯＳトラン
ジスタのソース、ドレインと別工程で形成しなければな
らない。
に照射された光の強度は吸収により深さ方向に対して指
数関数的に減少する。特に青色などの短波長の光では吸
収係数が大きく、減衰は著しい。そのため短波長の光に
対しては、最も効率よく光電流を生じる空乏層領域、す
なわちＰＮ接合を浅い位置に形成することが重要とな
る。ＭＯＳトランジスタのソース、ドレインのＰＮ接合
では適切なトランジスタ特性を得ることができるように
その接合深さが決められているため、より浅いＰＮ接合
を得るためにはフォトダイオードの接合をＭＯＳトラン
ジスタのソース、ドレインと別工程で形成しなければな
らない。
【０００９】フォトダイオードの感度を向上させるＰＮ
接合の形成方法として、例えば特許第２７９２２１９号
公報や特開平９−２９８３０８号公報などがある。特許
第２７９２２１９号公報では、受光素子周囲の素子分離
酸化膜の端部にＰＮ接合を形成することにより、受光面
積に比して接合面積の割合を小さくして接合容量を減ら
している。受光面積は半導体基板中で発生するキャリア
による拡散電流を主とするため素子領域全面となるとし
ている。特開平９−２９８３０８号公報では、浅く、比
較的低不純物濃度に、かつ表面に近づくほどその不純物
濃度が高くなるように不純物拡散層を形成してＰＮ接合
を形成することにより、特に短波長での感度の改善を図
っている。ここでは表面に近づくほど濃度が高くなる不
純物拡散層の不純物プロファイルに起因して生じる電界
の作用により、表面付近で発生したキャリアを内部のＰ
Ｎ接合の空乏層領域まで導き、光電流として寄与させて
いる。
接合の形成方法として、例えば特許第２７９２２１９号
公報や特開平９−２９８３０８号公報などがある。特許
第２７９２２１９号公報では、受光素子周囲の素子分離
酸化膜の端部にＰＮ接合を形成することにより、受光面
積に比して接合面積の割合を小さくして接合容量を減ら
している。受光面積は半導体基板中で発生するキャリア
による拡散電流を主とするため素子領域全面となるとし
ている。特開平９−２９８３０８号公報では、浅く、比
較的低不純物濃度に、かつ表面に近づくほどその不純物
濃度が高くなるように不純物拡散層を形成してＰＮ接合
を形成することにより、特に短波長での感度の改善を図
っている。ここでは表面に近づくほど濃度が高くなる不
純物拡散層の不純物プロファイルに起因して生じる電界
の作用により、表面付近で発生したキャリアを内部のＰ
Ｎ接合の空乏層領域まで導き、光電流として寄与させて
いる。
【００１０】
【発明が解決しようとする課題】しかし、特許第２７９
２２１９号公報に記載のフォトダイオードの構造では、
最も効率よく光電流を生じる空乏層中で発生したキャリ
アによるドリフト電流は、接合面積が小さいためにその
寄与が少ないことが予想され、感度の低下要因となる。
また、特開平９−２９８３０８号公報に記載のフォトダ
イオードの構造では、不純物拡散層の不純物プロファイ
ルに起因する電界は空乏層中の電界に比べて小さいた
め、表面付近まで空乏層が伸びている場合に比べて、光
電流として取り出される前に再結合するキャリアの割合
は高いと考えられる。
２２１９号公報に記載のフォトダイオードの構造では、
最も効率よく光電流を生じる空乏層中で発生したキャリ
アによるドリフト電流は、接合面積が小さいためにその
寄与が少ないことが予想され、感度の低下要因となる。
また、特開平９−２９８３０８号公報に記載のフォトダ
イオードの構造では、不純物拡散層の不純物プロファイ
ルに起因する電界は空乏層中の電界に比べて小さいた
め、表面付近まで空乏層が伸びている場合に比べて、光
電流として取り出される前に再結合するキャリアの割合
は高いと考えられる。
【００１１】そこで本発明は、光照射に起因するドリフ
ト電流を光電流として効率よく取り出せるようにして、
特に青色などの短波長の光に対する感度を改善した光電
変換素子及びその製造方法を提供することを目的とする
ものである。
ト電流を光電流として効率よく取り出せるようにして、
特に青色などの短波長の光に対する感度を改善した光電
変換素子及びその製造方法を提供することを目的とする
ものである。
【００１２】
【課題を解決するための手段】本発明の光電変換素子
は、第１導電型の半導体基板内部に埋め込まれた第２導
電型拡散層が形成され、第２導電型拡散層の上部、下部
及び端部でＰＮ接合が形成されおり、第２導電型拡散層
のある領域の基盤表面が受光面となっており、ＰＮ接合
には逆バイアス電圧が印加されてているものである。
は、第１導電型の半導体基板内部に埋め込まれた第２導
電型拡散層が形成され、第２導電型拡散層の上部、下部
及び端部でＰＮ接合が形成されおり、第２導電型拡散層
のある領域の基盤表面が受光面となっており、ＰＮ接合
には逆バイアス電圧が印加されてているものである。
【００１３】第１導電型の半導体基板内部に埋め込まれ
た第２導電型拡散層を形成することにより、その第２導
電型拡散層の上部を含む周囲にＰＮ接合の空乏層領域を
形成することができ、より多くのドリフト電流を光電流
として取り出せる。
た第２導電型拡散層を形成することにより、その第２導
電型拡散層の上部を含む周囲にＰＮ接合の空乏層領域を
形成することができ、より多くのドリフト電流を光電流
として取り出せる。
【００１４】本発明の光電変換素子の製造方法は、第１
導電型の半導体基板中に高エネルギーで第２導電型不純
物をイオン注入して、第１導電型の半導体基板内部に埋
め込まれた、上部、下部及び端部を第１導電型の半導体
基板の第１導電型領域で囲まれた第２導電型拡散層を形
成する。
導電型の半導体基板中に高エネルギーで第２導電型不純
物をイオン注入して、第１導電型の半導体基板内部に埋
め込まれた、上部、下部及び端部を第１導電型の半導体
基板の第１導電型領域で囲まれた第２導電型拡散層を形
成する。
【００１５】高エネルギーで比較的低ドーズ量で第１導
電型の半導体基板中に第２導電型不純物をイオン注入し
て第１導電型の半導体基板内部に第２導電型拡散層を形
成することにより、第２導電型拡散層を簡便な製造工程
で容易に形成することができる。
電型の半導体基板中に第２導電型不純物をイオン注入し
て第１導電型の半導体基板内部に第２導電型拡散層を形
成することにより、第２導電型拡散層を簡便な製造工程
で容易に形成することができる。
【００１６】
【発明の実施の形態】本発明にかかる光電変換素子にお
いて、第２導電型拡散層の電極取出し部（コンタクト）
として、第１導電型の半導体基板の表面から伸びた、第
２導電型拡散に比べて高不純物濃度の第２導電型領域が
第２導電型拡散層に接続されていることが好ましい。そ
の結果、光照射によって生じるドリフト電流を光電流と
して効率よく取り出せるとともに、カソード電極側の直
列抵抗を下げ、応答速度の低下を防ぐことができる。
いて、第２導電型拡散層の電極取出し部（コンタクト）
として、第１導電型の半導体基板の表面から伸びた、第
２導電型拡散に比べて高不純物濃度の第２導電型領域が
第２導電型拡散層に接続されていることが好ましい。そ
の結果、光照射によって生じるドリフト電流を光電流と
して効率よく取り出せるとともに、カソード電極側の直
列抵抗を下げ、応答速度の低下を防ぐことができる。
【００１７】素子分離のための厚い酸化膜層下にチャネ
ルドープ層として第１導電型拡散層が形成されており、
第２導電型拡散層及び高不純物濃度の第２導電型領域
は、厚い酸化膜層及び第１導電型拡散層とは間隔をもっ
て形成されていることが好ましい。その結果、厚い酸化
膜層及び第１導電型拡散層によっては空乏層の伸びが妨
げられず、接合容量の増大を避けられる。また、接合位
置は、フィールド酸化膜端の残留ストレスの大きい領域
から離れているので低暗電流を抑制することもできる。
ルドープ層として第１導電型拡散層が形成されており、
第２導電型拡散層及び高不純物濃度の第２導電型領域
は、厚い酸化膜層及び第１導電型拡散層とは間隔をもっ
て形成されていることが好ましい。その結果、厚い酸化
膜層及び第１導電型拡散層によっては空乏層の伸びが妨
げられず、接合容量の増大を避けられる。また、接合位
置は、フィールド酸化膜端の残留ストレスの大きい領域
から離れているので低暗電流を抑制することもできる。
【００１８】第２導電型拡散層は、その内部のすべて又
はほとんどが空乏化する濃度条件で形成されていること
が好ましい。その濃度条件は、例えば第１導電型の半導
体基板の不純物濃度が１×１０14〜１×１０16／ｃ
ｍ3、第２導電型拡散層の不純物濃度が１×１０15〜１
×１０17／ｃｍ3である。その結果、接合容量が低減す
るとともに、発生したキャリアは再結合して消失するこ
とがなく、発生したすべてのキャリアがドリフト電流成
分となる。
はほとんどが空乏化する濃度条件で形成されていること
が好ましい。その濃度条件は、例えば第１導電型の半導
体基板の不純物濃度が１×１０14〜１×１０16／ｃ
ｍ3、第２導電型拡散層の不純物濃度が１×１０15〜１
×１０17／ｃｍ3である。その結果、接合容量が低減す
るとともに、発生したキャリアは再結合して消失するこ
とがなく、発生したすべてのキャリアがドリフト電流成
分となる。
【００１９】第２導電型拡散層の上部に存在する第１導
電型領域は、少なくとも動作時に表面付近まで空乏化す
る濃度条件で形成されていることが好ましい。その濃度
条件は、例えば第１導電型の半導体基板の不純物濃度が
１×１０14〜１×１０16／ｃｍ3、第２導電型拡散層の
不純物濃度が１×１０15〜１×１０17／ｃｍ3であり、
第１導電型領域の厚さが０．１〜０．５μｍ程度であ
る。その結果、吸収係数の大きい青色などの短波長の光
に対して表面付近で発生したキャリアを空乏層中で集め
ることができる。
電型領域は、少なくとも動作時に表面付近まで空乏化す
る濃度条件で形成されていることが好ましい。その濃度
条件は、例えば第１導電型の半導体基板の不純物濃度が
１×１０14〜１×１０16／ｃｍ3、第２導電型拡散層の
不純物濃度が１×１０15〜１×１０17／ｃｍ3であり、
第１導電型領域の厚さが０．１〜０．５μｍ程度であ
る。その結果、吸収係数の大きい青色などの短波長の光
に対して表面付近で発生したキャリアを空乏層中で集め
ることができる。
【００２０】第２導電型拡散層の上部に存在する第１導
電型領域の表面付近の導電型は第１導電型の半導体基板
の表面に形成された表面保護膜としての酸化膜の固定電
荷により反転していることが好ましい。例えば第１導電
型の半導体基板の不純物濃度が１×１０14〜１×１０16
／ｃｍ3であれば、第１導電型領域の表面付近の導電型
は自然反転する。その結果、最表面で熱的に発生した少
数キャリアが表面再結合することによって生じる暗電流
を低減することができる。
電型領域の表面付近の導電型は第１導電型の半導体基板
の表面に形成された表面保護膜としての酸化膜の固定電
荷により反転していることが好ましい。例えば第１導電
型の半導体基板の不純物濃度が１×１０14〜１×１０16
／ｃｍ3であれば、第１導電型領域の表面付近の導電型
は自然反転する。その結果、最表面で熱的に発生した少
数キャリアが表面再結合することによって生じる暗電流
を低減することができる。
【００２１】本発明にかかる製造方法において、第２導
電型拡散層を形成する工程とは別に、第２導電型拡散層
の上部に存在する第１導電型領域の一部に第２導電型拡
散層よりも高濃度に第２導電型不純物をイオン注入し
て、第１導電型の半導体基板表面から第２導電型拡散層
までを電気的に接続する高不純物濃度の第２導電型領域
を電極取出し部として形成することが好ましい。その結
果、光照射によって生じるドリフト電流を光電流として
効率よく取り出せるようにするとともに一方の電極側の
直列抵抗を下げ、応答速度の低下を防ぐ第２導電型拡散
層を簡便な製造工程で容易に形成することができる。
電型拡散層を形成する工程とは別に、第２導電型拡散層
の上部に存在する第１導電型領域の一部に第２導電型拡
散層よりも高濃度に第２導電型不純物をイオン注入し
て、第１導電型の半導体基板表面から第２導電型拡散層
までを電気的に接続する高不純物濃度の第２導電型領域
を電極取出し部として形成することが好ましい。その結
果、光照射によって生じるドリフト電流を光電流として
効率よく取り出せるようにするとともに一方の電極側の
直列抵抗を下げ、応答速度の低下を防ぐ第２導電型拡散
層を簡便な製造工程で容易に形成することができる。
【００２２】
【実施例】図３は、本発明にかかる光電変換素子をフォ
トダイオードに適用した一実施例の構造を示す断面図で
ある。図２と同じ部分には同じ符号を付す。ここでは受
光面がＮ拡散層（Ｎ型不純物を含む拡散層）をもつフォ
トダイオードが一次元に配列されたフォトダイオードア
レイ（ラインセンサ）に適用した例を示す。ただし、本
発明はこの実施例に限定されるものではなく、特許請求
の範囲に記載の要旨の範囲内で種々の変更が可能であ
る。
トダイオードに適用した一実施例の構造を示す断面図で
ある。図２と同じ部分には同じ符号を付す。ここでは受
光面がＮ拡散層（Ｎ型不純物を含む拡散層）をもつフォ
トダイオードが一次元に配列されたフォトダイオードア
レイ（ラインセンサ）に適用した例を示す。ただし、本
発明はこの実施例に限定されるものではなく、特許請求
の範囲に記載の要旨の範囲内で種々の変更が可能であ
る。
【００２３】不純物濃度が１×１０14〜１×１０16／ｃ
ｍ3のＰ型半導体基板２１の表面近傍に各画素を構成す
るＮ拡散層３５が埋め込まれて形成され、Ｎ拡散層３５
の上部、下部及び端部でＰＮ接合が形成されている。Ｎ
拡散層３５は、例えばＮ型不純物としてのリンが高エネ
ルギーのイオン注入によって形成され、Ｐ型半導体基板
２１の内部にピークをもち、例えば１×１０15〜１×１
０17／ｃｍ3の濃度に形成されている。Ｎ拡散層３５の
上部に存在するＰ型半導体基板２１のＰ領域２１ａでは
Ｐ型の平坦な初期不純物プロファイルが維持されてい
る。Ｐ領域２１ａの厚さは例えば０．１〜０．５μｍ程
度である。
ｍ3のＰ型半導体基板２１の表面近傍に各画素を構成す
るＮ拡散層３５が埋め込まれて形成され、Ｎ拡散層３５
の上部、下部及び端部でＰＮ接合が形成されている。Ｎ
拡散層３５は、例えばＮ型不純物としてのリンが高エネ
ルギーのイオン注入によって形成され、Ｐ型半導体基板
２１の内部にピークをもち、例えば１×１０15〜１×１
０17／ｃｍ3の濃度に形成されている。Ｎ拡散層３５の
上部に存在するＰ型半導体基板２１のＰ領域２１ａでは
Ｐ型の平坦な初期不純物プロファイルが維持されてい
る。Ｐ領域２１ａの厚さは例えば０．１〜０．５μｍ程
度である。
【００２４】Ｐ領域２１ａの一部の領域に、Ｎ拡散層３
５に比較して高濃度に例えばリンが導入されたコンタク
トとしてのＮ+領域３７がＰ型半導体基板２１の表面か
らＮ拡散層３５に達して形成されている。Ｎ+領域３７
のリン濃度は例えば５×１０1 9〜５×１０20／ｃｍ3で
ある。隣り合うＮ拡散層３５は、フィールド酸化膜２５
及びその下側のＰ拡散層２７によって分離されている。
フィールド酸化膜２５及びＰ拡散層２７とＮ拡散層３５
及びＮ+領域３７は間隔をもって形成されており、ＰＮ
接合をフィールド酸化膜２５端の残留ストレスの大きい
領域から離すことにより暗電流の発生が抑制されてい
る。Ｐ型半導体基板２１表面にはコンタクトとしてのＰ
+拡散層２９が形成されている。
５に比較して高濃度に例えばリンが導入されたコンタク
トとしてのＮ+領域３７がＰ型半導体基板２１の表面か
らＮ拡散層３５に達して形成されている。Ｎ+領域３７
のリン濃度は例えば５×１０1 9〜５×１０20／ｃｍ3で
ある。隣り合うＮ拡散層３５は、フィールド酸化膜２５
及びその下側のＰ拡散層２７によって分離されている。
フィールド酸化膜２５及びＰ拡散層２７とＮ拡散層３５
及びＮ+領域３７は間隔をもって形成されており、ＰＮ
接合をフィールド酸化膜２５端の残留ストレスの大きい
領域から離すことにより暗電流の発生が抑制されてい
る。Ｐ型半導体基板２１表面にはコンタクトとしてのＰ
+拡散層２９が形成されている。
【００２５】Ｐ領域２１ａ表面及びＰ+拡散層２９表面
に例えばシリコン酸化膜からなる層間絶縁膜３１が形成
されている。Ｐ領域２１ａの表面付近の導電型は層間絶
縁膜３１の固定電荷により反転している。これにより、
最表面で熱的に発生した少数キャリアが表面再結合する
ことによって生じる暗電流を低減することができる。Ｎ
+領域３７表面には層間絶縁膜３１上に形成された電極
３５ａが、Ｐ+拡散層２９表面には層間絶縁膜３１上に
形成された電極２９ａが層間絶縁膜３１に形成されたコ
ンタクトホールを介してそれぞれ接続されている。
に例えばシリコン酸化膜からなる層間絶縁膜３１が形成
されている。Ｐ領域２１ａの表面付近の導電型は層間絶
縁膜３１の固定電荷により反転している。これにより、
最表面で熱的に発生した少数キャリアが表面再結合する
ことによって生じる暗電流を低減することができる。Ｎ
+領域３７表面には層間絶縁膜３１上に形成された電極
３５ａが、Ｐ+拡散層２９表面には層間絶縁膜３１上に
形成された電極２９ａが層間絶縁膜３１に形成されたコ
ンタクトホールを介してそれぞれ接続されている。
【００２６】フィールド酸化膜２５上、電極２９ａ，３
５ａ上及び層間絶縁膜３１上には例えばシリコン窒化膜
からなる最終保護膜３３が形成されている。電極２９
ａ，３５ａ上の最終保護膜３３にはパッド開口部が形成
されており、Ｎ拡散層３５はＮ +領域３７及び電極３５
ａを介してカソード電極３５ｂに接続され、Ｐ+拡散層
２９は電極２９ａを介してアノード電極２９ｂに接続さ
れる。図示は省略しているが、フォトダイオードアレイ
の周辺には通常のＬＳＩと同様に配線などが形成され
る。
５ａ上及び層間絶縁膜３１上には例えばシリコン窒化膜
からなる最終保護膜３３が形成されている。電極２９
ａ，３５ａ上の最終保護膜３３にはパッド開口部が形成
されており、Ｎ拡散層３５はＮ +領域３７及び電極３５
ａを介してカソード電極３５ｂに接続され、Ｐ+拡散層
２９は電極２９ａを介してアノード電極２９ｂに接続さ
れる。図示は省略しているが、フォトダイオードアレイ
の周辺には通常のＬＳＩと同様に配線などが形成され
る。
【００２７】この実施例の動作時に、Ｐ領域２１ａを含
むＰ型半導体基板２１とＮ拡散層３５のＰＮ接合に逆バ
イアスが印加されると、Ｎ拡散層３５の上部、下部及び
端部に形成された空乏層が拡大するとともに、Ｎ拡散層
３５内部のすべて又はほとんどが空乏化する。これによ
り、光照射に起因するキャリアをドリフト電流として効
率よく取り出すことができる。また、Ｎ拡散層３５の上
部、下部及び端部にＰＮ接合を形成するので接合面積は
増えるが、Ｎ拡散層３５内部のすべて又はほとんどが空
乏化するので接合容量は低減される。
むＰ型半導体基板２１とＮ拡散層３５のＰＮ接合に逆バ
イアスが印加されると、Ｎ拡散層３５の上部、下部及び
端部に形成された空乏層が拡大するとともに、Ｎ拡散層
３５内部のすべて又はほとんどが空乏化する。これによ
り、光照射に起因するキャリアをドリフト電流として効
率よく取り出すことができる。また、Ｎ拡散層３５の上
部、下部及び端部にＰＮ接合を形成するので接合面積は
増えるが、Ｎ拡散層３５内部のすべて又はほとんどが空
乏化するので接合容量は低減される。
【００２８】さらに、フィールド酸化膜２５及びＰ拡散
層２７は、Ｎ拡散層３５及びＮ+領域３７とは間隔をも
って形成されているので、空乏層の伸びが妨げられるこ
とはない。さらに、Ｎ拡散層３５の上部に存在するＰ領
域２１ａでは表面付近まで空乏化する。これにより、光
照射に起因する表面付近で発生したキャリアを空乏層中
で集めることができる。光照射によって生じたキャリア
に起因するドリフト電流は、Ｎ+領域３７及び電極３５
ａを介して光電流としてカソード電極３５ｂに取り出さ
れる。Ｎ+領域３７はカソード電極３５ｂ側の直列抵抗
を下げるので、応答速度の低下を防ぐことができる。
層２７は、Ｎ拡散層３５及びＮ+領域３７とは間隔をも
って形成されているので、空乏層の伸びが妨げられるこ
とはない。さらに、Ｎ拡散層３５の上部に存在するＰ領
域２１ａでは表面付近まで空乏化する。これにより、光
照射に起因する表面付近で発生したキャリアを空乏層中
で集めることができる。光照射によって生じたキャリア
に起因するドリフト電流は、Ｎ+領域３７及び電極３５
ａを介して光電流としてカソード電極３５ｂに取り出さ
れる。Ｎ+領域３７はカソード電極３５ｂ側の直列抵抗
を下げるので、応答速度の低下を防ぐことができる。
【００２９】この実施例によれば、基板表面から内部ま
で空乏層内で発生したキャリアをドリフト電流として取
り出すことができるので、吸収係数の大きい青色などの
短波長の光に対しても感度の向上を図ることができ、図
２に示すようなＰＮ接合をトランジスタのソース、ドレ
イン接合と共通の工程で形成するフォトダイオードはも
ちろんのこと、従来のフォトダイオードに比べて大きな
感度改善が期待できる。
で空乏層内で発生したキャリアをドリフト電流として取
り出すことができるので、吸収係数の大きい青色などの
短波長の光に対しても感度の向上を図ることができ、図
２に示すようなＰＮ接合をトランジスタのソース、ドレ
イン接合と共通の工程で形成するフォトダイオードはも
ちろんのこと、従来のフォトダイオードに比べて大きな
感度改善が期待できる。
【００３０】次に、本発明にかかる光電変換素子の製造
方法の一実施例として、図３のフォトダイオードの製造
方法を説明する。ただし、本発明はこの実施例に限定さ
れるものではなく、特許請求の範囲に記載された本発明
の要旨の範囲内で種々の変更が可能である。
方法の一実施例として、図３のフォトダイオードの製造
方法を説明する。ただし、本発明はこの実施例に限定さ
れるものではなく、特許請求の範囲に記載された本発明
の要旨の範囲内で種々の変更が可能である。
【００３１】本考案のフォトダイオード構造は以下を特
徴とする製造方法で作製される。Ｐ型半導体基板２１の
表面に、Ｐ拡散領域２７及びその上にフィールド酸化膜
２５を形成した後、受光面となる領域のＰ型半導体基板
２１に、例えばドーズ量が５×１０10〜５×１０12／ｃ
ｍ2、エネルギーが５００ｋ（キロ）〜１Ｍ（メガ）ｅ
Ｖの条件でリンを注入してＮ拡散層３５を形成する。こ
れにより、簡便な製造工程によってＰ型半導体基板２１
の内部にＮ拡散層３５を形成することができる。
徴とする製造方法で作製される。Ｐ型半導体基板２１の
表面に、Ｐ拡散領域２７及びその上にフィールド酸化膜
２５を形成した後、受光面となる領域のＰ型半導体基板
２１に、例えばドーズ量が５×１０10〜５×１０12／ｃ
ｍ2、エネルギーが５００ｋ（キロ）〜１Ｍ（メガ）ｅ
Ｖの条件でリンを注入してＮ拡散層３５を形成する。こ
れにより、簡便な製造工程によってＰ型半導体基板２１
の内部にＮ拡散層３５を形成することができる。
【００３２】上記のイオン注入は、動作時に与えられる
逆バイアス印加でＮ拡散層３５の内部がすべて又はほと
んど空乏化するよう比較的低ドーズ量で、かつＰ領域２
１ａの不純物プロファイルが残るような高エネルギーの
条件であればどのようなドーズ量及びエネルギーであっ
てもよい。また、Ｎ拡散層３５の形成は、再分布による
プロファイルの変化を避けるために、トランジスタ形成
工程が終了した後に行なうことが好ましい。
逆バイアス印加でＮ拡散層３５の内部がすべて又はほと
んど空乏化するよう比較的低ドーズ量で、かつＰ領域２
１ａの不純物プロファイルが残るような高エネルギーの
条件であればどのようなドーズ量及びエネルギーであっ
てもよい。また、Ｎ拡散層３５の形成は、再分布による
プロファイルの変化を避けるために、トランジスタ形成
工程が終了した後に行なうことが好ましい。
【００３３】Ｎ拡散層３５の上部に存在するＰ領域２１
ａの一部の領域に、例えばドーズ量が１×１０15〜１×
１０16／ｃｍ2、エネルギーが３０〜５０ｋｅＶの条件
でリンを注入してＮ+領域３７を形成する。これによ
り、簡便な製造工程によって、Ｎ拡散層３５の電位をＰ
型半導体基板２１表面に取り出す電極を形成することが
できる。また、カソード電極３５ｂ側の直列抵抗を下げ
るためには、Ｎ+領域３７のレイアウトの最適化が重要
となる。その後、Ｐ+拡散層２９、層間絶縁膜３１、電
極２９ａ，３５ａ、最終保護膜３３及び電極２９ｂ，３
５ｂを形成する。
ａの一部の領域に、例えばドーズ量が１×１０15〜１×
１０16／ｃｍ2、エネルギーが３０〜５０ｋｅＶの条件
でリンを注入してＮ+領域３７を形成する。これによ
り、簡便な製造工程によって、Ｎ拡散層３５の電位をＰ
型半導体基板２１表面に取り出す電極を形成することが
できる。また、カソード電極３５ｂ側の直列抵抗を下げ
るためには、Ｎ+領域３７のレイアウトの最適化が重要
となる。その後、Ｐ+拡散層２９、層間絶縁膜３１、電
極２９ａ，３５ａ、最終保護膜３３及び電極２９ｂ，３
５ｂを形成する。
【００３４】図３の実施例では、本発明を受光面がＮ拡
散層をもつフォトダイオードに適用しているが、Ｐ拡散
層をもつフォトダイオードにも適用できることはいうま
でもない。
散層をもつフォトダイオードに適用しているが、Ｐ拡散
層をもつフォトダイオードにも適用できることはいうま
でもない。
【００３５】
【発明の効果】請求項１の光電変換素子においては、第
１導電型の半導体基板内部に埋め込まれた第２導電型拡
散層が形成され、第２導電型拡散層の上部、下部及び端
部でＰＮ接合が形成されているようにしたので、その第
２導電型拡散層の上部を含む周囲にＰＮ接合の空乏層領
域を形成することができ、光照射に起因するドリフト電
流を光電流として効率よく取り出すことができる。
１導電型の半導体基板内部に埋め込まれた第２導電型拡
散層が形成され、第２導電型拡散層の上部、下部及び端
部でＰＮ接合が形成されているようにしたので、その第
２導電型拡散層の上部を含む周囲にＰＮ接合の空乏層領
域を形成することができ、光照射に起因するドリフト電
流を光電流として効率よく取り出すことができる。
【００３６】請求項２の光電変換素子においては、第２
導電型拡散層の電極取出し部は、第１導電型の半導体基
板の表面から伸びた、第２導電型拡散に比べて高不純物
濃度の第２導電型領域として形成されて第２導電型拡散
層に接続されているので、ドリフト電流を光電流として
効率よく取り出せるとともに、カソード電極側の直列抵
抗を下げ、応答速度の低下を防ぐことができる。
導電型拡散層の電極取出し部は、第１導電型の半導体基
板の表面から伸びた、第２導電型拡散に比べて高不純物
濃度の第２導電型領域として形成されて第２導電型拡散
層に接続されているので、ドリフト電流を光電流として
効率よく取り出せるとともに、カソード電極側の直列抵
抗を下げ、応答速度の低下を防ぐことができる。
【００３７】請求項３の光電変換素子においては、素子
分離のための厚い酸化膜層下に第１導電型拡散層が形成
されており、第２導電型拡散層及び高不純物濃度の第２
導電型領域は、厚い酸化膜層及び第１導電型拡散層とは
間隔をもって形成されているので、空乏層の伸びが妨げ
られず、接合容量の増大を避けることができるととも
に、接合位置は、フィールド酸化膜端の残留ストレスの
大きい領域から離れているので低暗電流を抑制すること
ができる。
分離のための厚い酸化膜層下に第１導電型拡散層が形成
されており、第２導電型拡散層及び高不純物濃度の第２
導電型領域は、厚い酸化膜層及び第１導電型拡散層とは
間隔をもって形成されているので、空乏層の伸びが妨げ
られず、接合容量の増大を避けることができるととも
に、接合位置は、フィールド酸化膜端の残留ストレスの
大きい領域から離れているので低暗電流を抑制すること
ができる。
【００３８】請求項４の光電変換素子においては、第２
導電型拡散層は、その内部のすべて又はほとんどが空乏
化する濃度条件で形成されているので、接合容量が低減
するとともに、発生したキャリアは再結合して消失する
ことがなく、発生したすべてのキャリアをドリフト電流
として取り出すことができる。
導電型拡散層は、その内部のすべて又はほとんどが空乏
化する濃度条件で形成されているので、接合容量が低減
するとともに、発生したキャリアは再結合して消失する
ことがなく、発生したすべてのキャリアをドリフト電流
として取り出すことができる。
【００３９】請求項５の光電変換素子においては、第２
導電型拡散層の上部に存在する第１導電型領域は、少な
くとも動作時に表面付近まで空乏化する濃度条件で形成
されているので、吸収係数の大きい青色などの短波長の
光に対して表面付近で発生したキャリアを空乏層中で集
めることができる。
導電型拡散層の上部に存在する第１導電型領域は、少な
くとも動作時に表面付近まで空乏化する濃度条件で形成
されているので、吸収係数の大きい青色などの短波長の
光に対して表面付近で発生したキャリアを空乏層中で集
めることができる。
【００４０】請求項６の光電変換素子においては、第２
導電型拡散層の上部に存在する第１導電型領域の表面付
近の導電型は第１導電型の半導体基板の表面に形成され
た表面保護膜としての酸化膜の固定電荷により反転して
いるようにしたので、最表面で熱的に発生した少数キャ
リアが表面再結合することによって生じる暗電流を低減
することができる。
導電型拡散層の上部に存在する第１導電型領域の表面付
近の導電型は第１導電型の半導体基板の表面に形成され
た表面保護膜としての酸化膜の固定電荷により反転して
いるようにしたので、最表面で熱的に発生した少数キャ
リアが表面再結合することによって生じる暗電流を低減
することができる。
【００４１】請求項７の光電変換素子の製造方法におい
ては、第１導電型の半導体基板中に高エネルギーで第２
導電型不純物をイオン注入して、第１導電型の半導体基
板内部に埋め込まれた、上部、下部及び端部を第１導電
型の半導体基板の第１導電型領域で囲まれた第２導電型
拡散層を形成するようにしたので、第２導電型拡散層を
簡便な製造工程で容易に形成することができる。
ては、第１導電型の半導体基板中に高エネルギーで第２
導電型不純物をイオン注入して、第１導電型の半導体基
板内部に埋め込まれた、上部、下部及び端部を第１導電
型の半導体基板の第１導電型領域で囲まれた第２導電型
拡散層を形成するようにしたので、第２導電型拡散層を
簡便な製造工程で容易に形成することができる。
【００４２】請求項８の光電変換素子の製造方法におい
ては、第２導電型拡散層を形成する工程とは別に、第２
導電型拡散層の上部に存在する第１導電型領域の一部に
第２導電型拡散層よりも高濃度に第２導電型不純物をイ
オン注入して、第１導電型の半導体基板表面から第２導
電型拡散層までを電気的に接続する高不純物濃度の第２
導電型領域を形成するようにしたので、光照射によって
生じるドリフト電流を光電流として効率よく取り出せる
ようにするとともにカソード電極側の直列抵抗を下げ、
応答速度の低下を防ぐ第２導電型拡散層を簡便な製造工
程で容易に形成することができる。
ては、第２導電型拡散層を形成する工程とは別に、第２
導電型拡散層の上部に存在する第１導電型領域の一部に
第２導電型拡散層よりも高濃度に第２導電型不純物をイ
オン注入して、第１導電型の半導体基板表面から第２導
電型拡散層までを電気的に接続する高不純物濃度の第２
導電型領域を形成するようにしたので、光照射によって
生じるドリフト電流を光電流として効率よく取り出せる
ようにするとともにカソード電極側の直列抵抗を下げ、
応答速度の低下を防ぐ第２導電型拡散層を簡便な製造工
程で容易に形成することができる。
【図１】 フォトダイオードを含む一般的な光電変換回
路の回路図である。
路の回路図である。
【図２】 従来のフォトダイオードの構造を示す断面図
である。
である。
【図３】 本発明にかかる光電変換素子をフォトダイオ
ードに適用した一実施例の構造を示す断面図である。
ードに適用した一実施例の構造を示す断面図である。
２１ Ｐ型半導体基板 ２１ａ，２７ Ｐ領域 ２３ Ｎ+拡散層 ２３ａ，２９ａ，３５ａ 電極 ２３ｂ，３５ｂ カソード電極 ２５ フィールド酸化膜 ２９ Ｐ+拡散層 ２９ｂ アノード電極 ３１ 層間絶縁膜 ３３ 最終保護膜 ３５ Ｎ拡散層 ３５ Ｎ+領域
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 4M118 AA01 AA05 AB01 BA14 CA04 CA17 CA32 FA06 FA08 FA26 5F049 MA02 MB12 NA01 NA05 NA15 NA18 NB03 NB05 PA09 PA10 QA15 RA03 RA08 SZ12 WA03
Claims (8)
- 【請求項１】 第１導電型の半導体基板内部に埋め込ま
れた第２導電型拡散層が形成され、前記第２導電型拡散
層の上部、下部及び端部でＰＮ接合が形成されており、
前記第２導電型拡散層のある領域の基盤表面が受光面と
なっており、前記ＰＮ接合には逆バイアス電圧が印加さ
れていることを特徴とする光電変換素子。 - 【請求項２】 前記第２導電型拡散層の電極取出し部
は、前記第１導電型の半導体基板の表面から伸びた、前
記第２導電型拡散層に比べて高不純物濃度の第２導電型
領域として形成されて前記第２導電型拡散層に接続され
ている請求項１に記載の光電変換素子。 - 【請求項３】 素子分離のための厚い酸化膜層下に第１
導電型拡散層が形成されており、前記第２導電型拡散層
及び前記高不純物濃度の第２導電型領域は、前記厚い酸
化膜層及び前記第１導電型拡散層とは間隔をもって形成
されている請求項２に記載の光電変換素子。 - 【請求項４】 前記第２導電型拡散層は、その内部のす
べて又はほとんどが空乏化する濃度条件で形成されてい
る請求項１から３のいずれかに記載の光電変換素子。 - 【請求項５】 前記第２導電型拡散層の上部に存在する
前記第１導電型領域は、少なくとも動作時に表面付近ま
で空乏化する濃度条件で形成されている請求項１から４
のいずれかに記載の光電変換素子。 - 【請求項６】 前記第２導電型拡散層の上部に存在する
前記第１導電型領域の表面付近の導電型は前記第１導電
型の半導体基板の表面に形成された表面保護膜としての
酸化膜の固定電荷により反転している請求項１から５の
いずれかに記載の光電変換素子。 - 【請求項７】 第１導電型の半導体基板中に高エネルギ
ーで第２導電型不純物をイオン注入して、前記第１導電
型の半導体基板内部に埋め込まれた、上部、下部及び端
部を前記第１導電型の半導体基板の第１導電型領域で囲
まれた第２導電型拡散層を形成することを特徴とする光
電変換素子の製造方法。 - 【請求項８】 前記第２導電型拡散層を形成する工程と
は別に、前記第２導電型拡散層の上部に存在する前記第
１導電型領域の一部に前記第２導電型拡散層よりも高濃
度に第２導電型不純物をイオン注入して、前記第１導電
型の半導体基板表面から前記第２導電型拡散層までを電
気的に接続する高不純物濃度の第２導電型領域を形成す
る工程を備えている請求項７に記載の光電変換素子の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32766699A JP2001144318A (ja) | 1999-11-18 | 1999-11-18 | 光電変換素子及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32766699A JP2001144318A (ja) | 1999-11-18 | 1999-11-18 | 光電変換素子及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001144318A true JP2001144318A (ja) | 2001-05-25 |
Family
ID=18201623
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32766699A Pending JP2001144318A (ja) | 1999-11-18 | 1999-11-18 | 光電変換素子及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001144318A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6894268B2 (en) | 2002-08-01 | 2005-05-17 | Fujitsu Limited | Semiconductor photodetector of high sensitivity and small leak current |
| JP2006216643A (ja) * | 2005-02-02 | 2006-08-17 | Seiko Instruments Inc | Ｃｍｏｓイメージセンサ |
| JP2007531254A (ja) * | 2004-03-08 | 2007-11-01 | フォベオン・インコーポレーテッド | 垂直カラーｃｍｏｓイメージセンサの感度を改善する方法及び装置 |
| JP2012084902A (ja) * | 2006-02-24 | 2012-04-26 | Sony Corp | 固体撮像装置及びカメラ |
| US8492804B2 (en) | 2006-02-24 | 2013-07-23 | Sony Corporation | Solid-state imaging device, method for producing same, and camera |
-
1999
- 1999-11-18 JP JP32766699A patent/JP2001144318A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6894268B2 (en) | 2002-08-01 | 2005-05-17 | Fujitsu Limited | Semiconductor photodetector of high sensitivity and small leak current |
| JP2007531254A (ja) * | 2004-03-08 | 2007-11-01 | フォベオン・インコーポレーテッド | 垂直カラーｃｍｏｓイメージセンサの感度を改善する方法及び装置 |
| US8487349B2 (en) | 2004-03-08 | 2013-07-16 | Foveon, Inc. | Method and apparatus for improving sensitivity in vertical color CMOS image sensors |
| JP2006216643A (ja) * | 2005-02-02 | 2006-08-17 | Seiko Instruments Inc | Ｃｍｏｓイメージセンサ |
| JP2012084902A (ja) * | 2006-02-24 | 2012-04-26 | Sony Corp | 固体撮像装置及びカメラ |
| US8492804B2 (en) | 2006-02-24 | 2013-07-23 | Sony Corporation | Solid-state imaging device, method for producing same, and camera |
| JP2014160876A (ja) * | 2006-02-24 | 2014-09-04 | Sony Corp | 固体撮像装置の製造方法、及び、カメラ |
| US9000493B2 (en) | 2006-02-24 | 2015-04-07 | Sony Corporation | Solid-state imaging device, method for producing same, and camera |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1668701B1 (en) | IMAGE SENSOR HAVING PINNED FLOATING DIFFUSION DIODE and its method of manufacturing | |
| KR100922931B1 (ko) | 씨모스 이미지 센서 및 그 제조 방법 | |
| US8227844B2 (en) | Low lag transfer gate device | |
| JP3795843B2 (ja) | 半導体受光装置 | |
| US8743247B2 (en) | Low lag transfer gate device | |
| US7491992B2 (en) | Image sensor cells | |
| US6545302B2 (en) | Image sensor capable of decreasing leakage current between diodes and method for fabricating the same | |
| US20040108502A1 (en) | Solid-state image pickup apparatus | |
| JP5100988B2 (ja) | イメージセンサー及びその製造方法 | |
| WO2014002362A1 (ja) | 固体撮像装置及びその製造方法 | |
| US7875915B2 (en) | Integrated circuit comprising a photodiode of the floating substrate type and corresponding fabrication process | |
| KR20010061353A (ko) | 씨모스 이미지센서 및 그 제조방법 | |
| JP2001144318A (ja) | 光電変換素子及びその製造方法 | |
| JP2005166731A (ja) | 固体撮像装置 | |
| JP3621273B2 (ja) | 固体撮像装置およびその製造方法 | |
| JP2002134731A (ja) | 光電変換素子および固体撮像素子 | |
| KR100893054B1 (ko) | 크로스토크를 방지할 수 있는 이미지센서 및 그 제조 방법 | |
| KR100748323B1 (ko) | 이미지센서 제조 방법 | |
| KR100649009B1 (ko) | 시모스 이미지 센서의 광감지 소자 및 그의 제조방법 | |
| KR20040065332A (ko) | 이온주입영역을 소자분리막으로 사용한 시모스 이미지센서및 그 제조방법 | |
| KR20040058692A (ko) | 포토다이오드의 표면을 보호하는 막을 구비한 시모스이미지센서 및 그 제조방법 | |
| KR20040058689A (ko) | 시모스 이미지센서의 제조방법 | |
| KR101625452B1 (ko) | 이미지 센서 및 그 제조 방법 | |
| KR100851497B1 (ko) | 저조도 특성을 향상시킬 수 있는 이미지센서 및 그 제조방법 | |
| KR100790286B1 (ko) | 이미지센서 제조 방법 |