[go: up one dir, main page]

JP2001035961A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JP2001035961A
JP2001035961A JP11206741A JP20674199A JP2001035961A JP 2001035961 A JP2001035961 A JP 2001035961A JP 11206741 A JP11206741 A JP 11206741A JP 20674199 A JP20674199 A JP 20674199A JP 2001035961 A JP2001035961 A JP 2001035961A
Authority
JP
Japan
Prior art keywords
package body
lead terminal
semiconductor device
flat surface
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11206741A
Other languages
English (en)
Inventor
Takahiro Yotsumoto
隆広 四元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP11206741A priority Critical patent/JP2001035961A/ja
Publication of JP2001035961A publication Critical patent/JP2001035961A/ja
Pending legal-status Critical Current

Links

Classifications

    • H10W90/756—

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 実装工程において実装基板上に異物が存
在していても正確に実装基板上に実装することができる
半導体装置及びその製造方法を提供すること。 【解決手段】 ダイパッド１１、半導体素子１２、リー
ド端子１３、及び金属ワイヤ１４は、封止樹脂により封
止されており、パッケージ本体１５を構成する。パッケ
ージ本体１５の裏面には、短冊状のリード端子１３が平
行してパッケージ本体１５の四辺に沿って露出してい
る。パッケージ本体１５の裏面（実装側の面）は、平坦
面であり、この平坦面の中央であって、リード端子１３
の内側には、凹部である段差１６が形成されている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法に関し、特にリードレス型半導体装置及びそ
の製造方法に関する。
【０００２】
【従来の技術】近年、電子機器の小型化に伴い、電子機
器に搭載された半導体装置にも、小型化・高密度化が要
求されている。
【０００３】従来の半導体装置及びその製造方法につい
て説明する。図７は、従来のリードレス型半導体装置の
構成を示す断面図であり、図８は、図７に示すリードレ
ス型半導体装置のパッケージ本体の底面を示す図であ
る。
【０００４】このリードレス型半導体装置は、リード端
子若しくは半導体素子を実装するダイパッドの一部がパ
ッケージ本体から露出してなるものである。図７におい
て、ダイパッド１０１上には、ダイボンディングにより
半導体素子１０２が実装されている。
【０００５】また、この半導体素子１０２上には、電極
が形成されており、この電極とリード端子１０３とが金
属ワイヤ１０４によりワイヤボンディングされている。
これにより、半導体素子１０２とリード端子１０３と
は、金属ワイヤ１０４により電気的に接続されている。
【０００６】ダイパッド１０１、半導体素子１０２、リ
ード端子１０３、及び金属ワイヤ１０４は、封止樹脂に
より封止されており、パッケージ本体１０５を構成す
る。この場合、図８に示すように、パッケージ本体１０
５の裏面には、短冊状のリード端子１０３が平行してパ
ッケージ本体１０５の四辺に沿って露出している。
【０００７】このようなリードレス型半導体装置は、次
のようにして製造される。まず、ダイパッド１０１及び
リード端子１０３を有するリードフレームのダイパッド
１０１上に半導体素子１０２を半田又は導電性接着剤な
どでダイボンディングする。これにより、ダイパッド１
０１上に半導体素子１０２が接合される。
【０００８】次いで、ワイヤボンダーを用いて半導体素
子１０２上に形成されて電極とリードフレームのリード
端子１０３とをＡｕなどからなる金属ワイヤ１０４でワ
イヤボンディングする。これにより、半導体素子１０２
とリード端子１０３とが電気的に接続する。
【０００９】次いで、モールド金型内にワイヤボンディ
ングまでを行ったリードフレームを設置して射出成形プ
レスによりモールド成形して、半導体素子１０２の周辺
を樹脂封止することにより、パッケージ本体１０５を得
る。最後に、切断成形金型に樹脂封止したリードフレー
ムを装着して切断加工を行って、リードフレームから単
体パッケージ（半導体装置）を得る。
【００１０】
【発明が解決しようとする課題】上述したようにして得
られた半導体装置を実装基板上に実装する場合、図９に
示すように、実装基板１０９上に形成された配線パター
ン１１０上に半田ペースト１１１を介してパッケージ本
体１０５を搭載する。このとき、実装基板１０９の配線
パターン１１０とパッケージ本体１０５のリード端子１
０３とを位置合わせする。
【００１１】この実装の際に、図１０に示すように、異
物１１２が実装基板１０９上に存在すると、パッケージ
本体１０５が異物１１２のために傾いてしまい、実装基
板１０９に対してパッケージ本体１０５が平行に搭載さ
れなくなり、パッケージ本体１０５が実装基板１０９上
に正確に実装されず、接続不良が起こるという問題があ
る。
【００１２】本発明はかかる点に鑑みてなされたもので
あり、実装工程において実装基板上に異物が存在してい
ても正確に実装基板上に実装することができる半導体装
置及びその製造方法を提供することを目的とする。
【００１３】
【課題を解決するための手段】上記課題を解決するため
に、本発明は以下の手段を講じた。本発明は、リード端
子の少なくとも一部がパッケージ本体から露出してなる
リードレス型半導体装置であって、少なくとも一つの平
坦面を有するパッケージ本体と、前記平坦面の面内にお
いて露出するようにして、前記パッケージ本体内に封止
されたリード端子と、前記パッケージ本体内に封止さ
れ、前記リード端子と電気的に接続する半導体素子と、
を具備し、前記パッケージ本体における前記リード端子
が露出する平坦面に凹部が形成されていることを特徴と
する半導体装置を提供する。
【００１４】また、本発明は、リード端子の少なくとも
一部がパッケージ本体から露出してなるリードレス型半
導体装置であって、少なくとも一つの平坦面を有するパ
ッケージ本体と、前記平坦面の面内において露出するよ
うにして、前記パッケージ本体内に封止されたリード端
子と、前記パッケージ本体内に封止され、前記リード端
子と電気的に接続する半導体素子と、を具備し、前記パ
ッケージ本体における前記リード端子が露出する平坦面
に突起が形成されていることを特徴とする半導体装置を
提供する。
【００１５】また、本発明は、リード端子の少なくとも
一部がパッケージ本体から露出してなるリードレス型半
導体装置であって、少なくとも一つの平坦面を有するパ
ッケージ本体と、前記平坦面の面内において露出するよ
うにして、前記パッケージ本体内に封止されたリード端
子と、前記パッケージ本体内に封止され、前記リード端
子と電気的に接続する半導体素子と、を具備し、前記パ
ッケージ本体の平坦面において露出する前記リード端子
が突出部を有することを特徴とする半導体装置を提供す
る。
【００１６】これらの構成によれば、実装の際に、実装
基板上に異物が存在していても、凹部、突起、突出部に
よるパッケージ本体と実装基板との間の隙間で異物を収
容することができ、実装基板とパッケージ本体との搭載
に悪影響を与えることを防止できる。すなわち、実装基
板に対してパッケージ本体が平行に搭載され、パッケー
ジ本体を実装基板上に正確に実装することができ、良好
な接続を得ることができる。
【００１７】本発明は、リード端子の少なくとも一部が
パッケージ本体から露出してなるリードレス型半導体装
置の製造方法であって、電気的に接続した半導体素子及
びリード端子を少なくとも一つの平坦面を有するパッケ
ージ本体にモールドして、前記平坦面の面内において前
記リード端子が露出させる工程と、前記パッケージ本体
の前記平坦面に凹部を形成する工程と、を具備すること
を特徴とする半導体装置の製造方法を提供する。
【００１８】また、本発明は、リード端子の少なくとも
一部がパッケージ本体から露出してなるリードレス型半
導体装置の製造方法であって、電気的に接続した半導体
素子及びリード端子を少なくとも一つの平坦面を有する
パッケージ本体にモールドして、前記平坦面の面内にお
いて前記リード端子が露出させる工程と、前記工程にお
いて、パッケージ本体の前記平坦面に突起を形成するこ
とを特徴とする半導体装置の製造方法を提供する。
【００１９】また、本発明は、リード端子の少なくとも
一部がパッケージ本体から露出してなるリードレス型半
導体装置の製造方法であって、リード端子に突出部を形
成する工程と、前記突出部以外の前記リード端子部分と
半導体素子とを電気的に接続する工程と、前記半導体素
子及び前記リード端子を少なくとも一つの平坦面を有す
るパッケージ本体にモールドして、前記平坦面の面内に
おいて前記突出部を含む前記リード端子が露出させる工
程と、を具備することを特徴とする半導体装置の製造方
法を提供する。
【００２０】これらの工程を有する半導体装置の製造方
法によれば、実装基板に対してパッケージ本体が平行に
搭載され、パッケージ本体を実装基板上に正確に実装す
ることができ、良好な接続を得ることができる半導体装
置を効率良く得ることができる。
【００２１】
【発明の実施の形態】以下、本発明の実施の形態につい
て、添付図面を参照して詳細に説明する。 （実施の形態１）図１は、本発明の実施の形態１に係る
リードレス型半導体装置の構成を示す断面図であり、図
２は、図１に示すリードレス型半導体装置のパッケージ
本体の底面を示す図である。
【００２２】このリードレス型半導体装置は、リード端
子若しくは半導体素子を実装するダイパッドの一部がパ
ッケージ本体から露出してなるものである。図１におい
て、ダイパッド１１上には、ダイボンディングにより半
導体素子１２が実装されている。
【００２３】また、この半導体素子１２上には、電極が
形成されており、この電極とリード端子１３とが金属ワ
イヤ１４によりワイヤボンディングされている。これに
より、半導体素子１２とリード端子１３とは、金属ワイ
ヤ１４により電気的に接続されている。
【００２４】ダイパッド１１、半導体素子１２、リード
端子１３、及び金属ワイヤ１４は、封止樹脂により封止
されており、パッケージ本体１５を構成する。この場
合、図２に示すように、パッケージ本体１５の裏面に
は、短冊状のリード端子１３が平行してパッケージ本体
１５の四辺に沿って露出している。
【００２５】パッケージ本体１５の裏面（実装側の面）
は、平坦面であり、この平坦面の中央であって、リード
端子１３の内側には、凹部である段差１６が形成されて
いる。なお、この段差１６の深さ、大きさ、数などは特
に制限はなく、パッケージ本体１５の大きさなどに応じ
て適宜設定することができる。
【００２６】このようなリードレス型半導体装置は、次
のようにして製造される。まず、ダイパッド１１及びリ
ード端子１３を有するリードフレームのダイパッド１１
上に半導体素子１２を半田又は導電性接着剤などでダイ
ボンディングする。これにより、ダイパッド１１上に半
導体素子１２が接合される。
【００２７】次いで、ワイヤボンダーを用いて半導体素
子１２上に形成されて電極とリードフレームのリード端
子１３とをＡｕなどからなる金属ワイヤ１４でワイヤボ
ンディングする。これにより、半導体素子１２とリード
端子１３とが電気的に接続する。
【００２８】次いで、モールド金型内にワイヤボンディ
ングまでを行ったリードフレームを設置して射出成形プ
レスによりモールド成形して、半導体素子１２の周辺を
樹脂封止することにより、パッケージ本体１５を得る。
このとき、リード端子１３がパッケージの裏面において
面内で露出するようにする。そして、パッケージ本体１
５の裏面の中央であってリード端子１３の内側に、凹部
である段差１６を形成する。この段差１６を形成する方
法は特に制限はない。
【００２９】最後に、切断成形金型に樹脂封止したリー
ドフレームを装着して切断加工を行って、リードフレー
ムから単体パッケージ（半導体装置）を得る。なお、モ
ールド金型に段差対応部分を予め形成しておき、モール
ド成形の際に段差１６を一度に形成しても良い。この場
合、工程を簡略化することができる。
【００３０】上記のようにして得られた半導体装置を実
装基板上に実装する場合、実装基板上に形成された配線
パターン上に例えば半田ペーストを介してパッケージ本
体を搭載する。このとき、実装基板の配線パターンとパ
ッケージ本体のリード端子とを位置合わせする。
【００３１】実装の際に、実装基板上に異物が存在して
いても、段差１６により異物を収容することができ、実
装基板とパッケージ本体との搭載には影響を与えない。
すなわち、パッケージ本体は、段差１６以外の部分の平
坦面で実装基板と当接するので、実装の際に傾くことは
ない。したがって、実装基板に対してパッケージ本体が
平行に搭載され、パッケージ本体を実装基板上に正確に
実装することができ、良好な接続を得ることができる。
【００３２】（実施の形態２）図３は、本発明の実施の
形態２に係るリードレス型半導体装置の構成を示す断面
図であり、図４は、図３に示すリードレス型半導体装置
のパッケージ本体の底面を示す図である。
【００３３】このリードレス型半導体装置は、リード端
子若しくは半導体素子を実装するダイパッドの一部がパ
ッケージ本体から露出してなるものである。図３におい
て、ダイパッド１１上には、ダイボンディングにより半
導体素子１２が実装されている。
【００３４】また、この半導体素子１２上には、電極が
形成されており、この電極とリード端子１３とが金属ワ
イヤ１４によりワイヤボンディングされている。これに
より、半導体素子１２とリード端子１３とは、金属ワイ
ヤ１４により電気的に接続されている。
【００３５】ダイパッド１１、半導体素子１２、リード
端子１３、及び金属ワイヤ１４は、封止樹脂により封止
されており、パッケージ本体１５を構成する。この場
合、図４に示すように、パッケージ本体１５の裏面に
は、短冊状のリード端子１３が平行してパッケージ本体
１５の四辺に沿って露出している。
【００３６】パッケージ本体１５の裏面（実装側の面）
は、平坦面であり、この平坦面の四隅であって、リード
端子１３の間には、凸部である突起１７が形成されてい
る。なお、この突起１７の高さ、大きさ、数などは特に
制限はなく、パッケージ本体１５の大きさなどに応じて
適宜設定することができる。
【００３７】このようなリードレス型半導体装置は、次
のようにして製造される。まず、ダイパッド１１及びリ
ード端子１３を有するリードフレームのダイパッド１１
上に半導体素子１２を半田又は導電性接着剤などでダイ
ボンディングする。これにより、ダイパッド１１上に半
導体素子１２が接合される。
【００３８】次いで、ワイヤボンダーを用いて半導体素
子１２上に形成されて電極とリードフレームのリード端
子１３とをＡｕなどからなる金属ワイヤ１４でワイヤボ
ンディングする。これにより、半導体素子１２とリード
端子１３とが電気的に接続する。
【００３９】次いで、モールド金型内にワイヤボンディ
ングまでを行ったリードフレームを設置して射出成形プ
レスによりモールド成形して、半導体素子１２の周辺を
樹脂封止することにより、パッケージ本体１５を得る。
このとき、リード端子１３がパッケージの裏面において
面内で露出するようにする。そして、パッケージ本体１
５の裏面の四隅であってリード端子１３の間に突起１７
を形成する。この突起１７を形成する方法は特に制限は
ない。
【００４０】最後に、切断成形金型に樹脂封止したリー
ドフレームを装着して切断加工を行って、リードフレー
ムから単体パッケージ（半導体装置）を得る。なお、モ
ールド金型に突起対応部分を予め形成しておき、モール
ド成形の際に突起１７を一度に形成しても良い。この場
合、工程を簡略化することができる。
【００４１】上記のようにして得られた半導体装置を実
装基板上に実装する場合、実装基板上に形成された配線
パターン上に例えば半田ペーストを介してパッケージ本
体を搭載する。このとき、実装基板の配線パターンとパ
ッケージ本体のリード端子とを位置合わせする。
【００４２】実装の際に、実装基板上に異物が存在して
いても、突起１７により形成されたパッケージ本体と実
装基板との間の隙間で異物を収容することができ、実装
基板とパッケージ本体との搭載には影響を与えない。す
なわち、パッケージ本体は、突起１７で実装基板と当接
するので、実装の際に傾くことはない。したがって、実
装基板に対してパッケージ本体が平行に搭載され、パッ
ケージ本体を実装基板上に正確に実装することができ、
良好な接続を得ることができる。
【００４３】（実施の形態３）図５は、本発明の実施の
形態３に係るリードレス型半導体装置の構成を示す断面
図であり、図６は、図５に示すリードレス型半導体装置
のパッケージ本体の底面を示す図である。
【００４４】このリードレス型半導体装置は、リード端
子若しくは半導体素子を実装するダイパッドの一部がパ
ッケージ本体から露出してなるものである。図４におい
て、ダイパッド１１上には、ダイボンディングにより半
導体素子１２が実装されている。
【００４５】また、この半導体素子１２上には、電極が
形成されており、この電極とリード端子１３とが金属ワ
イヤ１４によりワイヤボンディングされている。これに
より、半導体素子１２とリード端子１３とは、金属ワイ
ヤ１４により電気的に接続されている。
【００４６】ダイパッド１１、半導体素子１２、リード
端子１３、及び金属ワイヤ１４は、封止樹脂により封止
されており、パッケージ本体１５を構成する。この場
合、図６に示すように、パッケージ本体１５の裏面に
は、短冊状のリード端子１３が平行してパッケージ本体
１５の四辺に沿って露出している。
【００４７】パッケージ本体１５の裏面（実装側の面）
は平坦面である。リード端子１３の端面側には、突出部
であるリード端子段差１８が形成されている。なお、こ
のリード端子段差１８の高さ、大きさ、数などは特に制
限はなく、パッケージ本体１５の大きさなどに応じて適
宜設定することができる。
【００４８】このようなリードレス型半導体装置は、次
のようにして製造される。まず、リードフレームに形成
されたリード端子に成形金型を用いて曲げ加工やせん断
加工を施して突出部を形成する。
【００４９】次いで、ダイパッド１１及びリード端子１
３を有するリードフレームのダイパッド１１上に半導体
素子１２を半田又は導電性接着剤などでダイボンディン
グする。これにより、ダイパッド１１上に半導体素子１
２が接合される。
【００５０】次いで、ワイヤボンダーを用いて半導体素
子１２上に形成されて電極とリードフレームのリード端
子１３とをＡｕなどからなる金属ワイヤ１４でワイヤボ
ンディングする。これにより、半導体素子１２とリード
端子１３とが電気的に接続する。
【００５１】次いで、モールド金型内にワイヤボンディ
ングまでを行ったリードフレームを設置して射出成形プ
レスによりモールド成形して、半導体素子１２の周辺を
樹脂封止することにより、パッケージ本体１５を得る。
このとき、リード端子段差１８を含むリード端子１３が
パッケージの裏面において面内で露出するようにする。
【００５２】最後に、切断成形金型に樹脂封止したリー
ドフレームを装着して切断加工を行って、リードフレー
ムから単体パッケージ（半導体装置）を得る。
【００５３】上記のようにして得られた半導体装置を実
装基板上に実装する場合、実装基板上に形成された配線
パターン上に例えば半田ペーストを介してパッケージ本
体を搭載する。このとき、実装基板の配線パターンとパ
ッケージ本体のリード端子とを位置合わせする。
【００５４】実装の際に、実装基板上に異物が存在して
いても、突起１７により形成されたパッケージ本体と実
装基板との間の隙間で異物を収容することができ、実装
基板とパッケージ本体との搭載には影響を与えない。す
なわち、パッケージ本体は、突起１７で実装基板と当接
するので、実装の際に傾くことはない。したがって、実
装基板に対してパッケージ本体が平行に搭載され、パッ
ケージ本体を実装基板上に正確に実装することができ、
良好な接続を得ることができる。
【００５５】
【発明の効果】以上説明したように本発明の半導体装置
は、実装の際に、実装基板上に異物が存在していても、
凹部、突起、突出部によるパッケージ本体と実装基板と
の間の隙間で異物を収容することができ、実装基板とパ
ッケージ本体との搭載に悪影響を与えることを防止でき
る。すなわち、実装基板に対してパッケージ本体が平行
に搭載され、パッケージ本体を実装基板上に正確に実装
することができ、良好な接続を得ることができる。
【００５６】また、本発明の半導体装置の製造方法は、
実装基板に対してパッケージ本体が平行に搭載され、パ
ッケージ本体を実装基板上に正確に実装することがで
き、良好な接続を可能な半導体装置を得ることができ
る。
【図面の簡単な説明】
【図１】本発明の実施の形態１に係るリードレス型半導
体装置の構成を示す断面図である。
【図２】図１に示すリードレス型半導体装置のパッケー
ジ本体の底面を示す図である。
【図３】本発明の実施の形態２に係るリードレス型半導
体装置の構成を示す断面図である。
【図４】図３に示すリードレス型半導体装置のパッケー
ジ本体の底面を示す図である。
【図５】本発明の実施の形態３に係るリードレス型半導
体装置の構成を示す断面図である。
【図６】図５に示すリードレス型半導体装置のパッケー
ジ本体の底面を示す図である。
【図７】従来のリードレス型半導体装置の構成を示す断
面図である。
【図８】図７に示すリードレス型半導体装置のパッケー
ジ本体の底面を示す図である。
【図９】リードレス型半導体装置を実装基板上に実装し
た状態を示す断面図である。
【図１０】リードレス型半導体装置を実装基板上に実装
する場合の問題点を説明するための図である。
【符号の説明】
１１…ダイパッド、１２…半導体素子、１３…リード端
子、１４…金属ワイヤ、１５…パッケージ本体、１６…
段差、１７…突起、１８…リード端子段差。

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 リード端子の少なくとも一部がパッケー
    ジ本体から露出してなるリードレス型半導体装置であっ
    て、 少なくとも一つの平坦面を有するパッケージ本体と、 前記平坦面の面内において露出するようにして、前記パ
    ッケージ本体内に封止されたリード端子と、 前記パッケージ本体内に封止され、前記リード端子と電
    気的に接続する半導体素子と、を具備し、 前記パッケージ本体における前記リード端子が露出する
    平坦面に凹部が形成されていることを特徴とする半導体
    装置。
  2. 【請求項２】 リード端子の少なくとも一部がパッケー
    ジ本体から露出してなるリードレス型半導体装置であっ
    て、 少なくとも一つの平坦面を有するパッケージ本体と、 前記平坦面の面内において露出するようにして、前記パ
    ッケージ本体内に封止されたリード端子と、 前記パッケージ本体内に封止され、前記リード端子と電
    気的に接続する半導体素子と、を具備し、 前記パッケージ本体における前記リード端子が露出する
    平坦面に突起が形成されていることを特徴とする半導体
    装置。
  3. 【請求項３】 リード端子の少なくとも一部がパッケー
    ジ本体から露出してなるリードレス型半導体装置であっ
    て、 少なくとも一つの平坦面を有するパッケージ本体と、 前記平坦面の面内において露出するようにして、前記パ
    ッケージ本体内に封止されたリード端子と、 前記パッケージ本体内に封止され、前記リード端子と電
    気的に接続する半導体素子と、を具備し、 前記パッケージ本体の平坦面において露出する前記リー
    ド端子が突出部を有することを特徴とする半導体装置。
  4. 【請求項４】 リード端子の少なくとも一部がパッケー
    ジ本体から露出してなるリードレス型半導体装置の製造
    方法であって、 電気的に接続した半導体素子及びリード端子を少なくと
    も一つの平坦面を有するパッケージ本体にモールドし
    て、前記平坦面の面内において前記リード端子が露出さ
    せる工程と、 前記パッケージ本体の前記平坦面に凹部を形成する工程
    と、を具備することを特徴とする半導体装置の製造方
    法。
  5. 【請求項５】 リード端子の少なくとも一部がパッケー
    ジ本体から露出してなるリードレス型半導体装置の製造
    方法であって、 電気的に接続した半導体素子及びリード端子を少なくと
    も一つの平坦面を有するパッケージ本体にモールドし
    て、前記平坦面の面内において前記リード端子が露出さ
    せる工程と、 前記工程において、パッケージ本体の前記平坦面に突起
    を形成することを特徴とする半導体装置の製造方法。
  6. 【請求項６】 リード端子の少なくとも一部がパッケー
    ジ本体から露出してなるリードレス型半導体装置の製造
    方法であって、 リード端子に突出部を形成する工程と、 前記突出部以外の前記リード端子部分と半導体素子とを
    電気的に接続する工程と、 前記半導体素子及び前記リード端子を少なくとも一つの
    平坦面を有するパッケージ本体にモールドして、前記平
    坦面の面内において前記突出部を含む前記リード端子が
    露出させる工程と、を具備することを特徴とする半導体
    装置の製造方法。
JP11206741A 1999-07-21 1999-07-21 半導体装置及びその製造方法 Pending JP2001035961A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11206741A JP2001035961A (ja) 1999-07-21 1999-07-21 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11206741A JP2001035961A (ja) 1999-07-21 1999-07-21 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2001035961A true JP2001035961A (ja) 2001-02-09

Family

ID=16528342

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11206741A Pending JP2001035961A (ja) 1999-07-21 1999-07-21 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2001035961A (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003030259A1 (en) * 2001-09-27 2003-04-10 Hamamatsu Photonics K.K. Semiconductor device and method of manufacturing the device
JP2005317608A (ja) * 2004-04-27 2005-11-10 Matsushita Electric Ind Co Ltd 電子部品
JP2005347503A (ja) * 2004-06-03 2005-12-15 Matsushita Electric Ind Co Ltd 電子部品
JP2006012956A (ja) * 2004-06-23 2006-01-12 Matsushita Electric Ind Co Ltd 電子部品
JP2006210941A (ja) * 2006-03-27 2006-08-10 Renesas Technology Corp 半導体装置
CN1307718C (zh) * 2002-01-29 2007-03-28 三洋电机株式会社 半导体装置及其制造方法
JP2007266385A (ja) * 2006-03-29 2007-10-11 Denso Corp 電子装置の実装構造
JP2008251795A (ja) * 2007-03-30 2008-10-16 Aoi Electronics Co Ltd 半導体装置
WO2009081494A1 (ja) * 2007-12-26 2009-07-02 Renesas Technology Corp. 半導体装置及びその製造方法
WO2015129185A1 (ja) * 2014-02-27 2015-09-03 パナソニックＩｐマネジメント株式会社 樹脂封止型半導体装置、およびその製造方法、ならびにその実装体

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003030259A1 (en) * 2001-09-27 2003-04-10 Hamamatsu Photonics K.K. Semiconductor device and method of manufacturing the device
US7098081B2 (en) 2001-09-27 2006-08-29 Hamamatsu Photonics K.K. Semiconductor device and method of manufacturing the device
CN100356560C (zh) * 2001-09-27 2007-12-19 浜松光子学株式会社 半导体装置及其制造方法
CN1307718C (zh) * 2002-01-29 2007-03-28 三洋电机株式会社 半导体装置及其制造方法
JP2005317608A (ja) * 2004-04-27 2005-11-10 Matsushita Electric Ind Co Ltd 電子部品
JP2005347503A (ja) * 2004-06-03 2005-12-15 Matsushita Electric Ind Co Ltd 電子部品
JP2006012956A (ja) * 2004-06-23 2006-01-12 Matsushita Electric Ind Co Ltd 電子部品
JP2006210941A (ja) * 2006-03-27 2006-08-10 Renesas Technology Corp 半導体装置
JP2007266385A (ja) * 2006-03-29 2007-10-11 Denso Corp 電子装置の実装構造
JP2008251795A (ja) * 2007-03-30 2008-10-16 Aoi Electronics Co Ltd 半導体装置
WO2009081494A1 (ja) * 2007-12-26 2009-07-02 Renesas Technology Corp. 半導体装置及びその製造方法
WO2015129185A1 (ja) * 2014-02-27 2015-09-03 パナソニックＩｐマネジメント株式会社 樹脂封止型半導体装置、およびその製造方法、ならびにその実装体

Similar Documents

Publication Publication Date Title
US6410979B2 (en) Ball-grid-array semiconductor device with protruding terminals
US6650020B2 (en) Resin-sealed semiconductor device
US7049684B2 (en) Lead frame and method of producing the same, and resin-encapsulated semiconductor device and method of producing the same
US6642609B1 (en) Leadframe for a semiconductor device having leads with land electrodes
KR100369393B1 (ko) 리드프레임 및 이를 이용한 반도체패키지와 그 제조 방법
JP2001313363A (ja) 樹脂封止型半導体装置
JPH11312706A (ja) 樹脂封止型半導体装置及びその製造方法、リードフレーム
JP2000307045A (ja) リードフレームおよびそれを用いた樹脂封止型半導体装置の製造方法
JP2000243887A (ja) 半導体装置とその製造方法
JPH08250641A (ja) 半導体装置とその製造方法
JP2001035961A (ja) 半導体装置及びその製造方法
JPH11191561A (ja) 半導体装置の製造方法
JP2000349222A (ja) リードフレーム及び半導体パッケージ
JPH10242385A (ja) 電力用混合集積回路装置
JPH10150227A (ja) チップ型発光素子
JP3730469B2 (ja) 樹脂封止型半導体装置及びその製造方法
JP2524482B2 (ja) Ｑｆｐ構造半導体装置
EP0999586A2 (en) Semiconductor device and method of producing same
JPH0547954A (ja) 樹脂封止型半導体装置
JP2503029B2 (ja) 薄型構造の半導体装置の製造方法
JPH10242381A (ja) 複数のｉｃチップを備えた密封型半導体装置の構造
JPH10303227A (ja) 半導体パッケージ及びその製造方法
JPH10189792A (ja) 半導体パッケージ
JP2519332B2 (ja) 半導体装置
JPS6236299Y2 (ja)