[go: up one dir, main page]

JP2001023990A - Semiconductor device and method of manufacturing the same - Google Patents

Semiconductor device and method of manufacturing the same

Info

Publication number
JP2001023990A
JP2001023990A JP19251199A JP19251199A JP2001023990A JP 2001023990 A JP2001023990 A JP 2001023990A JP 19251199 A JP19251199 A JP 19251199A JP 19251199 A JP19251199 A JP 19251199A JP 2001023990 A JP2001023990 A JP 2001023990A
Authority
JP
Japan
Prior art keywords
film
aluminum
forming
alloy film
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19251199A
Other languages
Japanese (ja)
Inventor
Takashi Yamashita
貴司 山下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP19251199A priority Critical patent/JP2001023990A/en
Publication of JP2001023990A publication Critical patent/JP2001023990A/en
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】 AlまたはAl合金膜をメイン配線とした多
層膜の金属配線を形成する際に、AlまたはAl合金膜
上の反射防止膜にクラックが入ることがあっても、Al
またはAl合金膜3中にボイド7を生じることのない良
好な半導体装置およびその製造方法を提供する。 【解決手段】 メイン配線膜であるAlまたはAl合金
膜3を1μm程度形成し、酸素雰囲気中、100〜40
0℃で1〜5分程度アニール処理を行うか、または、酸
素雰囲気中で5〜10分程度プラズマ処理を行う。その
結果、AlまたはAl合金膜3表面を数十〜200オン
グストローム程度酸化してAlの酸化膜10を形成す
る。Alの酸化膜10上にTiNからなる反射防止膜4
を300オングストローム程度形成する。
(57) [Problem] To form a multilayer metal wiring with an Al or Al alloy film as a main wiring, even if an antireflection film on the Al or Al alloy film may crack. Al
Alternatively, there is provided a good semiconductor device which does not generate voids 7 in the Al alloy film 3 and a method for manufacturing the same. SOLUTION: An Al or Al alloy film 3 as a main wiring film is formed to a thickness of about 1 μm and
Annealing is performed at 0 ° C. for about 1 to 5 minutes, or plasma processing is performed in an oxygen atmosphere for about 5 to 10 minutes. As a result, the surface of the Al or Al alloy film 3 is oxidized by about several tens to 200 angstroms to form an Al oxide film 10. Antireflection film 4 made of TiN on Al oxide film 10
Is formed on the order of 300 angstroms.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は半導体装置および
その製造方法に関し、特にアルミやアルミ合金などの金
属配線に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device and a method of manufacturing the same, and more particularly, to a metal wiring such as aluminum or an aluminum alloy.

【0002】[0002]

【従来の技術】一般に、LSIの金属配線においては、
素子の高集積化に伴い配線長が増加することにより、多
層配線が用いられている。また金属配線自身も下層との
接続やエレクトロマイグレーション耐性、更にはレジス
トパターニング特性の向上のために多層膜で形成されて
いる。
2. Description of the Related Art Generally, in LSI metal wiring,
Multi-layer wiring is used because the wiring length increases with higher integration of elements. Further, the metal wiring itself is also formed of a multilayer film in order to improve the connection with the lower layer, the electromigration resistance, and the resist patterning characteristics.

【0003】図4〜図9は従来の金属配線の形成方法を
示す断面図である。順次図にしたがって説明する。ま
ず、図4に示すように、1は半導体基板上に形成された
素子(図示なし)上の絶縁膜、2はTiN/Tiからな
るバリアメタル、3はメイン配線膜であるAlまたはA
l合金膜、4はTiNからなる反射防止膜であり、金属
配線膜はバリアメタル2,AlまたはAl合金膜3およ
び反射防止膜4からなる多層膜となっている。
FIGS. 4 to 9 are sectional views showing a conventional method for forming a metal wiring. The description will be made sequentially according to the drawings. First, as shown in FIG. 4, 1 is an insulating film on an element (not shown) formed on a semiconductor substrate, 2 is a barrier metal made of TiN / Ti, and 3 is Al or A which is a main wiring film.
The 1 alloy film and 4 are antireflection films made of TiN, and the metal wiring film is a multilayer film made up of barrier metal 2, Al or Al alloy film 3 and antireflection film 4.

【0004】次に、図5に示すように、酸素雰囲気中で
プラズマ処理を行う。これは、反射防止膜4と後に形成
されるフォトレジストパターンとの密着性の強化やフォ
トレジスト特性を劣化させる不純物、例えばフッ素など
の除去のために行なわれる。また、レジストパターン形
成後、パターン形状や寸法に不具合があるとき、レジス
トパターンを除去するためにもプラズマ処理が行われ
る。
Next, as shown in FIG. 5, plasma processing is performed in an oxygen atmosphere. This is performed to enhance the adhesion between the antireflection film 4 and a photoresist pattern to be formed later and to remove impurities, such as fluorine, which deteriorate the photoresist characteristics. In addition, when there is a defect in the pattern shape or dimensions after the formation of the resist pattern, plasma processing is also performed to remove the resist pattern.

【0005】このとき、金属配線膜2,3,4は50〜
400℃まで上昇したのち室温まで下降するという熱サ
イクルを受ける。AlまたはAl合金膜3と反射防止膜
4とでは熱膨張係数に差があるために、この過程におい
て反射防止膜4がストレスを受ける。その結果、反射防
止膜4のうちプラズマによってダメージを受けた箇所
や、粒界などの膜質的に弱い箇所にクラック5が生じ
る。
At this time, the metal wiring films 2, 3, and 4 have a thickness of 50 to
It undergoes a thermal cycle of rising to 400 ° C. and then falling to room temperature. Since there is a difference in the thermal expansion coefficient between the Al or Al alloy film 3 and the antireflection film 4, the antireflection film 4 receives stress in this process. As a result, cracks 5 are formed in the portions of the anti-reflection film 4 damaged by the plasma and in the portions where the film quality is weak such as grain boundaries.

【0006】次に、図6に示すように、写真製版工程を
行ってレジストパターン6を形成する。このときレジス
トパターン6を現像するための現像液が反射防止膜4の
クラック5からAlまたはAl合金膜3に染み込み、A
lまたはAl合金膜3を溶かしだし、AlまたはAl合
金膜3中にボイド7を生じてしまう。
Next, as shown in FIG. 6, a photolithography process is performed to form a resist pattern 6. At this time, a developing solution for developing the resist pattern 6 penetrates into the Al or Al alloy film 3 from the cracks 5 of the antireflection film 4 and A
The l or Al alloy film 3 begins to melt and voids 7 are formed in the Al or Al alloy film 3.

【0007】次に、図7に示すように、レジストパター
ン6をマスクとして金属配線パターン形成のためのドラ
イエッチングを行う。このとき、反射防止膜4がエッチ
ングされると同時にエッチング時における未反応物質が
ボイド7の側壁にデポ膜8として付着する。その後、図
8に示すように、更に金属配線膜2,3に対するエッチ
ングを続けると、デポ膜8がマスクとして働き、デポ膜
8の下部の金属配線膜2,3はエッチングされずにエッ
チング残渣9として残ってしまう。
Next, as shown in FIG. 7, dry etching for forming a metal wiring pattern is performed using the resist pattern 6 as a mask. At this time, at the same time as the antireflection film 4 is etched, unreacted substances at the time of etching adhere to the side walls of the voids 7 as a deposition film 8. Thereafter, as shown in FIG. 8, when the metal wiring films 2 and 3 are further etched, the deposition film 8 functions as a mask, and the metal wiring films 2 and 3 below the deposition film 8 are not etched and the etching residue 9 is not etched. Will remain as.

【0008】また、図9は図8の平面図であり、エッチ
ング終了後には金属配線パターンを形成するとともにエ
ッチング残渣9が残ることになり、配線間のショートを
引き起こす原因となっていた。
FIG. 9 is a plan view of FIG. 8. After etching, a metal wiring pattern is formed and an etching residue 9 remains, which causes a short circuit between wirings.

【0009】[0009]

【発明が解決しようとする課題】従来の金属配線の形成
方法は以上のようであり、図6に示すように、Alまた
はAl合金膜3上の反射防止膜4にクラック5が入り、
レジストパターン6形成時に現像液がクラック5から染
み込み、AlまたはAl合金膜3中にボイド7を生じて
しまう。その結果、エッチングして金属配線パターンを
形成する際にエッチング残渣9が生じ、配線間にショー
トを引き起こすという問題点があった。また、Alまた
はAl合金膜3中に生じたボイド7によりエレクトロマ
イグレーション耐性が劣化するという問題点もあった。
The conventional method for forming a metal wiring is as described above. As shown in FIG. 6, cracks 5 enter the antireflection film 4 on the Al or Al alloy film 3,
When the resist pattern 6 is formed, the developer penetrates from the cracks 5 to form voids 7 in the Al or Al alloy film 3. As a result, there is a problem that an etching residue 9 is generated when the metal wiring pattern is formed by etching, thereby causing a short circuit between the wirings. In addition, there is a problem that the electromigration resistance is deteriorated by the voids 7 generated in the Al or Al alloy film 3.

【0010】この発明は上記のような問題点を解消する
ためになされたもので、AlまたはAl合金膜上の反射
防止膜にクラックが入ることがあっても、AlまたはA
l合金膜中にボイドを生じることのない良好な半導体装
置およびその製造方法を提供することを目的としてい
る。
SUMMARY OF THE INVENTION The present invention has been made to solve the above-described problems. Even if a crack occurs in the antireflection film on the Al or Al alloy film, the Al or A
It is an object of the present invention to provide a good semiconductor device that does not generate voids in an l-alloy film and a method for manufacturing the same.

【0011】[0011]

【課題を解決するための手段】この発明の請求項1に係
る半導体装置は、アルミ膜またはアルミ合金膜の上部で
かつ上記反射防止膜の下部に、アルミを含む絶縁膜を設
けるようにしたものである。
According to a first aspect of the present invention, there is provided a semiconductor device wherein an insulating film containing aluminum is provided above an aluminum film or an aluminum alloy film and below the antireflection film. It is.

【0012】この発明の請求項2に係る半導体装置は、
アルミを含む絶縁膜が、アルミの酸化膜であるようにし
たものである。
A semiconductor device according to a second aspect of the present invention comprises:
The insulating film containing aluminum is an oxide film of aluminum.

【0013】この発明の請求項3に係る半導体装置は、
アルミを含む絶縁膜が、アルミの窒化膜であるようにし
たものである。
According to a third aspect of the present invention, there is provided a semiconductor device comprising:
The insulating film containing aluminum is an aluminum nitride film.

【0014】この発明の請求項4に係る半導体装置の製
造方法は、アルミ膜またはアルミ合金膜を形成する工程
の後、上記アルミ膜またはアルミ合金膜上にアルミを含
む絶縁膜を形成する工程と、上記アルミを含む絶縁膜上
に上記反射防止膜を形成する工程と、を備えるようにし
たものである。
According to a fourth aspect of the present invention, there is provided a method of manufacturing a semiconductor device, comprising the steps of forming an aluminum film or an aluminum alloy film, and then forming an insulating film containing aluminum on the aluminum film or the aluminum alloy film. Forming the antireflection film on the insulating film containing aluminum.

【0015】この発明の請求項5に係る半導体装置の製
造方法は、請求項4において、アルミ膜またはアルミ合
金膜上にアルミを含む絶縁膜を形成する工程が、上記ア
ルミ膜またはアルミ合金膜を酸素雰囲気中でアニール処
理またはプラズマ処理することにより上記アルミ膜また
はアルミ合金膜表面にアルミの酸化膜を形成する工程で
あるようにしたものである。
According to a fifth aspect of the present invention, in the method for manufacturing a semiconductor device according to the fourth aspect, the step of forming an insulating film containing aluminum on the aluminum film or the aluminum alloy film comprises forming the aluminum film or the aluminum alloy film on the aluminum film or the aluminum alloy film. This is a step of forming an aluminum oxide film on the surface of the aluminum film or aluminum alloy film by annealing or plasma treatment in an oxygen atmosphere.

【0016】この発明の請求項6に係る半導体装置の製
造方法は、請求項4において、アルミ膜またはアルミ合
金膜上にアルミを含む絶縁膜を形成する工程が、上記ア
ルミ膜またはアルミ合金膜を窒素雰囲気中でアニール処
理またはプラズマ処理することにより上記アルミ膜また
はアルミ合金膜表面にアルミの窒化膜を形成する工程で
あるようにしたものである。
According to a sixth aspect of the present invention, in the method of manufacturing a semiconductor device according to the fourth aspect, the step of forming an insulating film containing aluminum on the aluminum film or the aluminum alloy film includes the step of forming the aluminum film or the aluminum alloy film. This is a step of forming an aluminum nitride film on the surface of the aluminum film or aluminum alloy film by annealing or plasma treatment in a nitrogen atmosphere.

【0017】[0017]

【発明の実施の形態】実施の形態1.図1(a)〜
(c)および図2はこの発明の実施の形態1の金属配線
の形成方法を示す断面図である。順次図にしたがって説
明する。まず、図1(a)に示すように、半導体基板上
に形成された素子(図示なし)上に絶縁膜1を形成した
後、TiN/Tiからなるバリアメタル2を1000オ
ングストローム程度形成する。更に、メイン配線膜であ
るAlまたはAl合金膜3を1μm程度形成する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiment 1 FIG. 1 (a)-
(C) and FIG. 2 are sectional views showing a method for forming a metal wiring according to the first embodiment of the present invention. The description will be made sequentially according to the drawings. First, as shown in FIG. 1A, after an insulating film 1 is formed on an element (not shown) formed on a semiconductor substrate, a barrier metal 2 made of TiN / Ti is formed to about 1000 angstroms. Further, an Al or Al alloy film 3 as a main wiring film is formed to a thickness of about 1 μm.

【0018】その後、酸素雰囲気中、100〜400℃
で1〜5分程度アニール処理を行うか、または、酸素雰
囲気中で5〜10分程度プラズマ処理を行う。その結
果、AlまたはAl合金膜3表面を数十〜200オング
ストローム程度酸化してAlの酸化膜10を形成する。
このとき、配線抵抗の上昇を抑制するためには、Alの
酸化膜10の膜厚はAlまたはAl合金膜3の膜厚の一
割以内に抑える必要がある。
Thereafter, in an oxygen atmosphere at 100 to 400 ° C.
For about 1 to 5 minutes, or plasma processing for about 5 to 10 minutes in an oxygen atmosphere. As a result, the surface of the Al or Al alloy film 3 is oxidized by about several tens to 200 angstroms to form an Al oxide film 10.
At this time, in order to suppress an increase in wiring resistance, the thickness of the Al oxide film 10 must be suppressed to within 10% of the thickness of the Al or Al alloy film 3.

【0019】次に、図1(b)に示すように、Alの酸
化膜10上にTiNからなる反射防止膜4を300オン
グストローム程度形成する。このとき、金属配線膜はバ
リアメタル2,AlまたはAl合金膜3,Alの酸化膜
10および反射防止膜4からなる多層膜となる。
Next, as shown in FIG. 1B, an antireflection film 4 made of TiN is formed on the Al oxide film 10 to a thickness of about 300 Å. At this time, the metal wiring film becomes a multilayer film including the barrier metal 2, the Al or Al alloy film 3, the Al oxide film 10 and the antireflection film 4.

【0020】次に、図1(c)に示すように、写真製版
工程を行ってレジストパターン6を形成する。このと
き、AlまたはAl合金膜3と反射防止膜4との熱膨張
係数の差により、反射防止膜4の形成後にプラズマ処理
等で反射防止膜4がストレスを受け、反射防止膜4にク
ラック5が生じ、写真製版工程において、クラック5よ
り現像液が染み込むことがあってもAlの酸化膜10は
現像液に対しては1〜2オングストローム/min.程
度の溶解速度であるので、現像液の染み込みをAlの酸
化膜10で止めることができる。したがって、Alまた
はAl合金膜3中に、ボイド7を生じさせることがな
い。
Next, as shown in FIG. 1C, a photolithography process is performed to form a resist pattern 6. At this time, due to the difference in the thermal expansion coefficient between the Al or Al alloy film 3 and the anti-reflection film 4, the anti-reflection film 4 is subjected to stress by plasma treatment or the like after the formation of the anti-reflection film 4, and cracks 5 Is generated, and in the photomechanical process, even if the developer penetrates from the cracks 5, the Al oxide film 10 is 1 to 2 angstroms / min. Since the dissolution rate is about the same, the penetration of the developer can be stopped by the Al oxide film 10. Therefore, the void 7 is not generated in the Al or Al alloy film 3.

【0021】この様にすれば、配線形成プロセス中に反
射防止膜4にクラック5が入った後、現像液処理して
も、AlまたはAl合金膜3の表面はAlの酸化膜10
で保護されボイド7を形成することはない。
In this way, even if a crack 5 is formed in the antireflection film 4 during the wiring forming process and the developing solution is used, the surface of the Al or Al alloy film 3 remains on the Al oxide film 10.
And the void 7 is not formed.

【0022】その後、図2に示すように、レジストパタ
ーン6をマスクとしてドライエッチングを行い、金属配
線パターンを形成する。このとき、AlまたはAl合金
膜3中にボイドは形成されていないので、ボイドの側壁
へデポ膜が付着することもなく、エッチング残渣が形成
されることもない。また、エレクトロマイグレーション
耐性の劣化も抑制することができる。
Thereafter, as shown in FIG. 2, dry etching is performed using the resist pattern 6 as a mask to form a metal wiring pattern. At this time, since no voids are formed in the Al or Al alloy film 3, no deposition film adheres to the sidewalls of the voids, and no etching residue is formed. In addition, deterioration of electromigration resistance can be suppressed.

【0023】実施の形態2.上記実施の形態1ではAl
またはAl合金膜3の表面にAlの酸化膜10を形成し
た場合について説明を行ったが、ここではAlの酸化膜
10の代わりに、Alの窒化膜を形成した場合について
説明する。図3はこの発明の実施の形態2における金属
配線膜の構造を示す断面図である。
Embodiment 2 FIG. In the first embodiment, Al
Alternatively, the case where the Al oxide film 10 is formed on the surface of the Al alloy film 3 has been described. Here, the case where an Al nitride film is formed instead of the Al oxide film 10 will be described. FIG. 3 is a sectional view showing the structure of the metal wiring film according to the second embodiment of the present invention.

【0024】図3に示すように、実施の形態1の図1
(a)と同様にして、半導体基板上に形成された素子
(図示なし)上に絶縁膜1を形成した後、TiN/Ti
からなるバリアメタル2を1000オングウトローム程
度形成する。更に、メイン配線膜であるAlまたはAl
合金膜3を1μm程度形成する。
As shown in FIG. 3, FIG.
In the same manner as (a), after forming an insulating film 1 on an element (not shown) formed on a semiconductor substrate, TiN / Ti
A barrier metal 2 of about 1000 angstroms is formed. Further, the main wiring film Al or Al
The alloy film 3 is formed with a thickness of about 1 μm.

【0025】その後、窒素雰囲気中、100〜400℃
で1〜5分程度アニール処理を行うか、または、窒素雰
囲気中で5〜10分程度プラズマ処理を行う。その結
果、AlまたはAl合金膜3表面を数十〜200オング
ストローム程度窒化してAlの窒化膜11を形成する。
このとき、配線抵抗の上昇を抑制するためには、Alの
窒化膜11の膜厚はAlまたはAl合金膜3の膜厚の一
割以内に抑える必要がある。
Thereafter, in a nitrogen atmosphere at 100 to 400 ° C.
For about 1 to 5 minutes, or plasma processing for about 5 to 10 minutes in a nitrogen atmosphere. As a result, the surface of the Al or Al alloy film 3 is nitrided by about several tens to 200 angstroms to form the Al nitride film 11.
At this time, in order to suppress an increase in wiring resistance, the thickness of the Al nitride film 11 must be suppressed to within 10% of the thickness of the Al or Al alloy film 3.

【0026】次に、実施の形態1の図1(b)と同様に
して、Alの窒化膜11上にTiNからなる反射防止膜
4を形成する。このとき、金属配線膜はバリアメタル
2,AlまたはAl合金膜3,Alの窒化膜11および
反射防止膜4からなる多層膜となる。この様にすれば、
Alの窒化膜11は実施の形態1のAlの酸化膜と同様
の働きをし、実施の形態1と同様の効果が得られる。
Next, an antireflection film 4 made of TiN is formed on the Al nitride film 11 in the same manner as in FIG. 1B of the first embodiment. At this time, the metal wiring film becomes a multilayer film including the barrier metal 2, the Al or Al alloy film 3, the Al nitride film 11 and the antireflection film 4. If you do this,
The Al nitride film 11 has the same function as the Al oxide film of the first embodiment, and provides the same effect as that of the first embodiment.

【0027】[0027]

【発明の効果】以上のようにこの発明によれば、アルミ
膜またはアルミ合金膜の上部でかつ上記反射防止膜の下
部に、アルミを含む絶縁膜を設けるようにしたので、反
射防止膜にクラックが生じ、写真製版工程において、ク
ラックより現像液が染み込むことがあっても、現像液の
染み込みをアルミを含む絶縁膜で止めることができ、ア
ルミまたはアルミ合金膜中に、ボイドを生じさせること
がなく、金属配線を形成する際にエッチング残渣が残る
ことがなく、エレクトロマイグレーション耐性の劣化も
抑制することができる。
As described above, according to the present invention, the insulating film containing aluminum is provided above the aluminum film or the aluminum alloy film and below the antireflection film. In the photoengraving process, even if the developer penetrates through cracks, the developer can be stopped by the insulating film containing aluminum, and voids may be generated in the aluminum or aluminum alloy film. Also, no etching residue remains when forming the metal wiring, and deterioration of electromigration resistance can be suppressed.

【0028】また、アルミを含む絶縁膜が、アルミの酸
化膜であるようにしたので、アルミの酸化膜の現像液に
対する溶解速度は遅く、現像液の染み込みをアルミの酸
化膜で止めることができる。
Further, since the insulating film containing aluminum is made of an aluminum oxide film, the dissolving speed of the aluminum oxide film in the developing solution is low, and the penetration of the developing solution can be stopped by the aluminum oxide film. .

【0029】また、アルミを含む絶縁膜が、アルミの窒
化膜であるようにしたので、アルミの窒化膜の現像液に
対する溶解速度は遅く、現像液の染み込みをアルミの窒
化膜で止めることができる。
Since the insulating film containing aluminum is made of an aluminum nitride film, the dissolution rate of the aluminum nitride film in the developing solution is low, and the penetration of the developing solution can be stopped by the aluminum nitride film. .

【0030】また、アルミ膜またはアルミ合金膜を形成
する工程の後、上記アルミ膜またはアルミ合金膜上にア
ルミを含む絶縁膜を形成する工程と、上記アルミを含む
絶縁膜上に上記反射防止膜を形成する工程と、を備える
ようにしたので、配線形成プロセス中に反射防止膜にク
ラックが入った後、現像液処理されても、アルミまたは
アルミ合金膜の表面はアルミの絶縁膜で保護されボイド
を形成することがなく、金属配線を形成する際にエッチ
ング残渣が残ることがなく、エレクトロマイグレーショ
ン耐性の劣化も抑制することができる。
After the step of forming the aluminum film or the aluminum alloy film, a step of forming an insulating film containing aluminum on the aluminum film or the aluminum alloy film, and a step of forming the antireflection film on the insulating film containing aluminum. The surface of the aluminum or aluminum alloy film is protected by the aluminum insulation film even if the antireflection film is cracked during the wiring formation process and then treated with a developing solution. No void is formed, no etching residue remains when forming a metal wiring, and deterioration of electromigration resistance can be suppressed.

【0031】また、請求項4においてアルミ膜またはア
ルミ合金膜上にアルミを含む絶縁膜を形成する工程が、
上記アルミ膜またはアルミ合金膜を酸素雰囲気中でアニ
ール処理またはプラズマ処理することにより上記アルミ
膜またはアルミ合金膜表面にアルミの酸化膜を形成する
工程であるようにしたので、アルミの酸化膜を容易に制
御良く形成することができる。
Further, the step of forming an insulating film containing aluminum on the aluminum film or the aluminum alloy film according to claim 4 comprises:
Since the aluminum film or aluminum alloy film is annealed or plasma-treated in an oxygen atmosphere to form an aluminum oxide film on the surface of the aluminum film or aluminum alloy film, the aluminum oxide film can be easily formed. Can be formed with good control.

【0032】また、請求項4においてアルミ膜またはア
ルミ合金膜上にアルミを含む絶縁膜を形成する工程が、
上記アルミ膜またはアルミ合金膜を窒素雰囲気中でアニ
ール処理またはプラズマ処理することにより上記アルミ
膜またはアルミ合金膜表面にアルミの窒化膜を形成する
工程であるようにしたので、アルミの窒化膜を容易に制
御良く形成することができる。
Further, the step of forming an insulating film containing aluminum on the aluminum film or the aluminum alloy film according to claim 4 comprises:
The aluminum film or aluminum alloy film is subjected to annealing or plasma treatment in a nitrogen atmosphere to form an aluminum nitride film on the surface of the aluminum film or aluminum alloy film. Can be formed with good control.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 この発明の実施の形態1の金属配線の形成方
法を示す断面図である。
FIG. 1 is a sectional view illustrating a method for forming a metal wiring according to a first embodiment of the present invention;

【図2】 この発明の実施の形態1の金属配線の形成方
法を示す断面図である。
FIG. 2 is a cross-sectional view showing a method for forming a metal wiring according to the first embodiment of the present invention;

【図3】 この発明の実施の形態2における金属配線膜
の構造を示す断面図である。
FIG. 3 is a cross-sectional view illustrating a structure of a metal wiring film according to a second embodiment of the present invention.

【図4】 従来の金属配線の形成方法を示す断面図であ
る。
FIG. 4 is a cross-sectional view showing a conventional method for forming a metal wiring.

【図5】 従来の金属配線の形成方法を示す断面図であ
る。
FIG. 5 is a cross-sectional view showing a conventional method for forming a metal wiring.

【図6】 従来の金属配線の形成方法を示す断面図であ
る。
FIG. 6 is a cross-sectional view showing a conventional method for forming a metal wiring.

【図7】 従来の金属配線の形成方法を示す断面図であ
る。
FIG. 7 is a cross-sectional view showing a conventional method for forming a metal wiring.

【図8】 従来の金属配線の形成方法を示す断面図であ
る。
FIG. 8 is a cross-sectional view showing a conventional method for forming a metal wiring.

【図9】 図8の平面図である。FIG. 9 is a plan view of FIG. 8;

【符号の説明】[Explanation of symbols]

3 AlまたはAl合金膜、4 反射防止膜、6 レジ
ストパターン、10 Alの酸化膜、11 Alの窒化
膜。
3 Al or Al alloy film, 4 antireflection film, 6 resist pattern, 10 Al oxide film, 11 Al nitride film.

フロントページの続き Fターム(参考) 4M104 BB14 DD65 DD71 DD72 DD78 DD86 DD89 EE05 EE08 EE14 EE16 FF17 FF18 GG13 HH01 HH14 HH20 5F033 HH08 HH09 HH18 HH33 MM05 MM13 QQ03 QQ73 QQ76 QQ89 RR03 RR05 SS26 SS27 XX05 XX17 XX31 Continued on the front page F-term (reference) 4M104 BB14 DD65 DD71 DD72 DD78 DD86 DD89 EE05 EE08 EE14 EE16 FF17 FF18 GG13 HH01 HH14 HH20 5F033 HH08 HH09 HH18 HH33 MM05 MM13 QQ03 QQ73 QQ76 QQ89 SSRR XXRR

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 半導体基板上にアルミ膜またはアルミ合
金膜と反射防止膜とからなる多層膜の金属配線を有する
半導体装置において、 上記アルミ膜またはアルミ合金膜の上部でかつ上記反射
防止膜の下部に、アルミを含む絶縁膜を設けるようにし
たことを特徴とする半導体装置。
1. A semiconductor device having a multi-layered metal wiring composed of an aluminum film or an aluminum alloy film and an anti-reflection film on a semiconductor substrate, the upper part of the aluminum film or the aluminum alloy film and the lower part of the anti-reflection film. A semiconductor device comprising an insulating film containing aluminum.
【請求項2】 アルミを含む絶縁膜が、アルミの酸化膜
であることを特徴とする請求項1に記載の半導体装置。
2. The semiconductor device according to claim 1, wherein the insulating film containing aluminum is an oxide film of aluminum.
【請求項3】 アルミを含む絶縁膜が、アルミの窒化膜
であることを特徴とする請求項1に記載の半導体装置。
3. The semiconductor device according to claim 1, wherein the insulating film containing aluminum is an aluminum nitride film.
【請求項4】 半導体基板上にアルミ膜またはアルミ合
金膜を形成する工程と、上記アルミ膜またはアルミ合金
膜上に反射防止膜を形成する工程と、上記アルミ膜また
はアルミ合金膜および上記反射防止膜をパターニングし
て多層膜の金属配線を形成する工程と、を備えた半導体
装置の製造方法において、 上記アルミ膜またはアルミ合金膜を形成する工程の後、
上記アルミ膜またはアルミ合金膜上にアルミを含む絶縁
膜を形成する工程と、上記アルミを含む絶縁膜上に上記
反射防止膜を形成する工程と、を備えたことを特徴とす
る半導体装置の製造方法。
4. A step of forming an aluminum film or an aluminum alloy film on a semiconductor substrate, a step of forming an antireflection film on the aluminum film or aluminum alloy film, and a step of forming the aluminum film or aluminum alloy film and the antireflection film Forming a multi-layer metal wiring by patterning the film; and a method of manufacturing a semiconductor device, comprising: after the step of forming the aluminum film or aluminum alloy film,
Manufacturing a semiconductor device, comprising: a step of forming an insulating film containing aluminum on the aluminum film or the aluminum alloy film; and a step of forming the antireflection film on the insulating film containing aluminum. Method.
【請求項5】 アルミ膜またはアルミ合金膜上にアルミ
を含む絶縁膜を形成する工程が、上記アルミ膜またはア
ルミ合金膜を酸素雰囲気中でアニール処理またはプラズ
マ処理することにより上記アルミ膜またはアルミ合金膜
表面にアルミの酸化膜を形成する工程であることを特徴
とする請求項4に記載の半導体装置の製造方法。
5. The step of forming an insulating film containing aluminum on an aluminum film or an aluminum alloy film is performed by annealing or plasma-treating the aluminum film or the aluminum alloy film in an oxygen atmosphere. 5. The method according to claim 4, further comprising the step of forming an aluminum oxide film on the film surface.
【請求項6】 アルミ膜またはアルミ合金膜上にアルミ
を含む絶縁膜を形成する工程が、上記アルミ膜またはア
ルミ合金膜を窒素雰囲気中でアニール処理またはプラズ
マ処理することにより上記アルミ膜またはアルミ合金膜
表面にアルミの窒化膜を形成する工程であることを特徴
とする請求項4に記載の半導体装置の製造方法。
6. The step of forming an insulating film containing aluminum on an aluminum film or an aluminum alloy film is performed by annealing or plasma-treating the aluminum film or the aluminum alloy film in a nitrogen atmosphere. 5. The method according to claim 4, further comprising the step of forming an aluminum nitride film on the film surface.
JP19251199A 1999-07-07 1999-07-07 Semiconductor device and method of manufacturing the same Pending JP2001023990A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19251199A JP2001023990A (en) 1999-07-07 1999-07-07 Semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19251199A JP2001023990A (en) 1999-07-07 1999-07-07 Semiconductor device and method of manufacturing the same

Publications (1)

Publication Number Publication Date
JP2001023990A true JP2001023990A (en) 2001-01-26

Family

ID=16292513

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19251199A Pending JP2001023990A (en) 1999-07-07 1999-07-07 Semiconductor device and method of manufacturing the same

Country Status (1)

Country Link
JP (1) JP2001023990A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007043645A1 (en) * 2005-10-14 2007-04-19 Mitsui Mining & Smelting Co., Ltd. Process for production of devices

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007043645A1 (en) * 2005-10-14 2007-04-19 Mitsui Mining & Smelting Co., Ltd. Process for production of devices

Similar Documents

Publication Publication Date Title
US5231053A (en) Process of forming a tri-layer titanium coating for an aluminum layer of a semiconductor device
JP2003092271A (en) Semiconductor device and manufacturing method thereof
US7135399B2 (en) Deposition method for wiring thin film
JP3322305B2 (en) Method for manufacturing semiconductor device
JP3329290B2 (en) Method for manufacturing semiconductor device
JP2001023990A (en) Semiconductor device and method of manufacturing the same
US6699789B2 (en) Metallization process to reduce stress between Al-Cu layer and titanium nitride layer
KR0138864B1 (en) Manufacturing method of metal wiring in integrated circuit
KR100443363B1 (en) Method of forming metal interconnection in semiconductor device
JPH05121378A (en) Method for manufacturing semiconductor device
JP2002184858A (en) Method for manufacturing semiconductor device
JP2004031637A (en) Method of forming wiring structure
JP3641488B2 (en) Method for forming multilayer wiring structure
KR100575870B1 (en) Metal film formation method of semiconductor device
JP3096551B2 (en) Method for manufacturing semiconductor device
KR100192168B1 (en) Multilayered wiring production on semiconductor device
KR100842489B1 (en) How to Form Metal Wiring
JPH05291410A (en) Method for manufacturing semiconductor device
JPH05243226A (en) Manufacture of semiconductor device
KR100846991B1 (en) Semiconductor device manufacturing method
JPH08111455A (en) Wiring formation method
US20070148946A1 (en) Multi-layered metal wiring structure of semiconductor device and manufacturing method thereof
JPH09115906A (en) Manufacture of semiconductor device
JPH05102150A (en) Semiconductor device and its manufacture
JPH07122640A (en) Method for forming multi-layer wiring of semiconductor device