[go: up one dir, main page]

JP2001022479A - Information processing device - Google Patents

Information processing device

Info

Publication number
JP2001022479A
JP2001022479A JP11196613A JP19661399A JP2001022479A JP 2001022479 A JP2001022479 A JP 2001022479A JP 11196613 A JP11196613 A JP 11196613A JP 19661399 A JP19661399 A JP 19661399A JP 2001022479 A JP2001022479 A JP 2001022479A
Authority
JP
Japan
Prior art keywords
cpu
setting
clock
output
power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP11196613A
Other languages
Japanese (ja)
Inventor
Eiji Kaneko
英司 金子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP11196613A priority Critical patent/JP2001022479A/en
Publication of JP2001022479A publication Critical patent/JP2001022479A/en
Withdrawn legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 電源を落したり筐体を開ける事なくシステム
の状態設定を変更し、設定が適切でない場合には、強制
的にそのシステムの初期状態にできる。 【解決手段】 CPU100にクロックを供給するクロ
ック供給手段102と、CPUに電源を供給する電源供
給手段101とを備える。システム状態設定記憶手段1
03は、CPU100へ供給するクロック周波数や、C
PU内部の動作周波数、CPU印加電圧を記憶する。シ
ステム状態設定記憶手段103の出力を、設定値変更後
すぐに変更せず、システムの初期化が行われてから一定
時間経過後に出力するシステム設定値遅延手段104を
持つ。
(57) [Summary] [PROBLEMS] To change the state setting of a system without turning off the power or opening the housing, and if the setting is not appropriate, forcibly return to the initial state of the system. SOLUTION: There are provided a clock supply means 102 for supplying a clock to a CPU 100, and a power supply means 101 for supplying power to the CPU. System status setting storage means 1
03 is a clock frequency supplied to the CPU 100 and C
The operating frequency inside the PU and the voltage applied to the CPU are stored. There is a system setting value delay unit 104 that does not change the output of the system state setting storage unit 103 immediately after the setting value is changed, and outputs the output after a lapse of a predetermined time after system initialization.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、CPUの電源電圧
や動作周波数等のシステム設定値を、スイッチにより電
源を切断する事無く変更するシステム設定の方法に関す
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a system setting method for changing system setting values such as a power supply voltage and an operating frequency of a CPU without turning off a power supply by a switch.

【0002】[0002]

【従来の技術】図2に従来技術によるシステム設定のた
めのブロック構成図を示す。一般に情報処理装置はその
システムの状態、例えばCPU200の動作スピードや
電源電圧等を、ある決まった設定値に設定する事が可能
なように設計されているが、動作の根幹に相当するCP
Uに関する設定は、一度電源を落しディップスイッチ2
03やジャンパスイッチにより変更するようになってい
る。この時、現在存在するほとんどの情報処理装置は、
筐体の一部を開けて、この設定を行わなければならな
い。しかも、設定自体はスイッチの組合せであるため
に、その詳細を記したマニュアルが必要であり、誰にで
も簡単に設定できるものではなかった。
2. Description of the Related Art FIG. 2 shows a block diagram for setting a system according to the prior art. Generally, the information processing apparatus is designed so that the state of the system, for example, the operation speed and the power supply voltage of the CPU 200 can be set to a certain set value.
To set U, turn off the power once and set DIP switch 2
03 or a jumper switch. At this time, most existing information processing devices
This setting must be made by opening a part of the housing. In addition, since the setting itself is a combination of switches, a manual describing the details of the setting is required, and it cannot be easily set by anyone.

【0003】[0003]

【発明が解決しようとする課題】しかし、前述の従来技
術では、システムの状態の設定値を変える必要があるた
びに、電源を落し、筐体を開け、ディップスイッチまた
はジャンパスイッチの設定をマニュアルの指示に従い変
更し、再び電源を投入する必要がある。
However, in the above-described prior art, every time it is necessary to change the set value of the system state, the power is turned off, the housing is opened, and the setting of the dip switch or the jumper switch is manually changed. It is necessary to change according to the instructions and turn on the power again.

【0004】設定が適切ではない場合は、再びディップ
スイッチまたジャンパスイッチの設定をやり直す必要が
あるという課題があった。
[0004] If the setting is not appropriate, there is a problem that the setting of the dip switch or the jumper switch needs to be performed again.

【0005】本発明はこのような課題を解決するために
なされたものであり、電源を落したり筐体を開ける事な
くシステムの状態設定を変更し、設定が適切でない場合
には、強制的にそのシステムの初期状態にする事を可能
にする事を目的とする。
The present invention has been made to solve such a problem, and changes the state setting of the system without turning off the power or opening the case. The purpose is to enable the system to be in the initial state.

【0006】[0006]

【課題を解決するための手段】本発明の情報処理装置
は、CPUにクロックを供給するクロック供給手段と、
CPUに電源を供給する電源供給手段と、CPUからア
クセス可能なバスに接続された、CPUへ供給するクロ
ック周波数や、CPU内部の動作周波数、CPU電圧を
記憶しておくシステム状態設定記憶手段と、システム状
態設定記憶手段の出力を、設定値変更後すぐに変更せ
ず、システムの初期化が行われてから一定時間経過後に
出力するシステム設定値遅延手段を持つ事を特徴とす
る。
An information processing apparatus according to the present invention comprises: a clock supply unit for supplying a clock to a CPU;
A power supply unit for supplying power to the CPU, a system state setting storage unit connected to a bus accessible from the CPU, for storing a clock frequency supplied to the CPU, an operating frequency inside the CPU, and a CPU voltage; The present invention is characterized by having a system setting value delay unit that does not change the output of the system state setting storage unit immediately after the setting value is changed, and outputs the output after a lapse of a predetermined time from the initialization of the system.

【0007】また、CPUにクロックを供給するクロッ
ク供給手段と、前記CPUに電源を供給する電源供給手
段と、前記CPUからアクセス可能なバスに接続され
た、CPUへ供給するクロック周波数またはCPU内部
の動作周波数またはCPU印加電圧を記憶しておくシス
テム状態設定記憶手段と、該システム状態設定記憶手段
の出力を、設定値変更後すぐに変更せず、システムの初
期化が行われてから一定時間経過後に出力するシステム
設定値遅延手段と、を有することを特徴とする。
A clock supply unit for supplying a clock to the CPU; a power supply unit for supplying power to the CPU; a clock frequency supplied to the CPU connected to a bus accessible from the CPU or a clock frequency within the CPU. A system state setting storage means for storing the operating frequency or the voltage applied to the CPU, and a predetermined time after the initialization of the system without changing the output of the system state setting storage means immediately after changing the set value. And a system setting value delay means for outputting later.

【0008】さらに、前記システム設定値記憶手段の設
定値の初期値を記憶する既定値記憶手段と、前記初期値
を前記システム設定値記憶手段の設定値にする設定値初
期化手段と、を有することを特徴とする。
Further, there are provided default value storage means for storing an initial value of the set value of the system set value storage means, and set value initialization means for setting the initial value to the set value of the system set value storage means. It is characterized by the following.

【0009】[0009]

【発明の実施の形態】以下、本発明の一実施形態を用い
て本発明を詳細に説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, the present invention will be described in detail using an embodiment of the present invention.

【0010】図1は本発明の一実施例に係る情報処理装
置の、CPU状態設定部の構成を示すブロック図であ
る。本実施例ではCPUの状態つまり、CPUへの供給
クロック周波数、CPUの内部クロック周波数、及びC
PUに印加される電源電圧の設定を、どのようにして筐
体を開けず電源も落さず変更するか、と言う場合を例に
とって説明する。
FIG. 1 is a block diagram showing a configuration of a CPU state setting unit of an information processing apparatus according to one embodiment of the present invention. In this embodiment, the state of the CPU, that is, the clock frequency supplied to the CPU, the internal clock frequency of the CPU, and C
A description will be given of an example of how to change the setting of the power supply voltage applied to the PU without opening the housing and without turning off the power.

【0011】図1において、100はCPUである。C
PU100は、その動作モードを決定するために、動作
クロック114と内部動作クロック設定信号113が入
力される。通常CPU100は入力クロック周波数をN
(メガヘルツ)とすると、内部クロック周波数Mは、M
=f(N、X)つまり動作クロック114と内部動作ク
ロック設定信号113の関数で表される。ここでXは内
部動作クロック設定信号113であり、1本以上の信号
線からなる。また、CPU100の違いによっては与え
る電源電圧も変えなければならない。115はDC/D
Cコンバータ101から出力されたCPUの電源であ
る。CPUの動作モードはこれら2種類の制御信号11
3、114及びCPU電源115によって決定される。
In FIG. 1, reference numeral 100 denotes a CPU. C
The PU 100 receives an operation clock 114 and an internal operation clock setting signal 113 in order to determine the operation mode. Normally, the CPU 100 sets the input clock frequency to N
(Megahertz), the internal clock frequency M is M
= F (N, X), that is, a function of the operation clock 114 and the internal operation clock setting signal 113. Here, X is an internal operation clock setting signal 113, which is composed of one or more signal lines. Also, depending on the difference between the CPUs 100, the applied power supply voltage must be changed. 115 is DC / D
This is the CPU power output from the C converter 101. The operation mode of the CPU depends on these two types of control signals 11.
3, 114 and the CPU power supply 115.

【0012】CPU100には、バス116を介してシ
ステムの状態設定を記憶しておくシステム状態設定記憶
手段103が接続されている。システム設定記憶手段1
03の設定値は、バス116を通してCPU100から
読み書きが可能である。システム設定記憶手段103の
電源は、メインの電源を落しても供給可能なバックアッ
プ電源108に接続されている。
The CPU 100 is connected via a bus 116 to a system state setting storage means 103 for storing system state settings. System setting storage means 1
The set value of 03 can be read and written from the CPU 100 through the bus 116. The power supply of the system setting storage unit 103 is connected to a backup power supply 108 that can be supplied even if the main power supply is turned off.

【0013】また、システム設定記憶手段103には、
CPUの設定値の初期値を記憶している初期値記憶手段
106及びシステム設定記憶手段の出力107を初期値
記憶手段106の内容にするための設定値初期化手段1
05が接続されている。システム設定記憶手段103の
出力107は設定値遅延手段104に入力される。設定
値遅延手段104には、バックアップ電源108と、シ
ステム電源(以下VCC)109、及びシステム初期化
信号110が入力されている。また設定値遅延手段10
4からは、動作クロック114を生成するために、クロ
ック生成回路(以下PLLと略)102にクロックモー
ド信号111が出力され、内部動作クロック設定信号1
13はCPUに入力される。
The system setting storage means 103 includes:
Initial value storing means 106 for storing initial values of CPU setting values and setting value initializing means 1 for converting output 107 of system setting storing means into contents of initial value storing means 106
05 is connected. The output 107 of the system setting storage unit 103 is input to the set value delay unit 104. A backup power supply 108, a system power supply (hereinafter, VCC) 109, and a system initialization signal 110 are input to the set value delay unit 104. The set value delay means 10
4 outputs a clock mode signal 111 to a clock generation circuit (hereinafter abbreviated as PLL) 102 to generate an operation clock 114, and an internal operation clock setting signal 1
13 is input to the CPU.

【0014】また、CPU電源115を生成するため、
CPU電源電圧設定信号1120も設定値遅延手段10
4から出力される。また、パワーサプライ120(以下
P/Sと略す)はAC電源からシステムに必要なVCC
109等を生成する。このP/S120はソフトウエア
P/S制御信号121により、オン/オフが可能であ
る。
In order to generate the CPU power supply 115,
The CPU power supply voltage setting signal 1120 is also set value delay means 10
4 is output. The power supply 120 (hereinafter abbreviated as P / S) is connected to an AC power source to supply the necessary VCC to the system.
109, etc. are generated. The P / S 120 can be turned on / off by a software P / S control signal 121.

【0015】図3は、システム設定記憶手段103の内
部構成の一例を示す。システム設定記憶手段103の構
成は、一般的なI/Oデバイスのポートと同様のもので
構成する事が可能である。つまり、CPU100の出力
するアドレスをデコードするアドレスデコーダ300が
あり、システム設定記憶手段103を示すアドレスをア
クセスすると、チップセレクト信号307を出力する。
当アクセスがライト動作であれば、当するデータライン
308のデータが、セレクタ301を通り、ライトコマ
ンド309によってラッチ302にデータライン308
のデータが取り込まれる。
FIG. 3 shows an example of the internal configuration of the system setting storage means 103. The configuration of the system setting storage unit 103 can be the same as the port of a general I / O device. That is, there is an address decoder 300 that decodes an address output from the CPU 100. When an address indicating the system setting storage unit 103 is accessed, a chip select signal 307 is output.
If the access is a write operation, the data on the corresponding data line 308 passes through the selector 301 and is written to the latch 302 by the write command 309.
Data is taken in.

【0016】CPU100から明示的にシステム設定記
憶手段103にデータを設定する場合は、前記方法によ
り、ラッチ302に設定値が書き込まれるが、ラッチ3
02の設定値を初期値記憶手段106の値に設定する場
合を以下に示す。
When the CPU 100 explicitly sets data in the system setting storage unit 103, the set value is written to the latch 302 by the above-described method.
The case where the set value of 02 is set to the value of the initial value storage means 106 will be described below.

【0017】一般的に情報処理装置は、システムを初期
化するための初期化信号110を持っている。電源を投
入したり、初期化ボタンを押す事により、初期化信号1
10を生成する事が可能である。本発明の場合、図7に
示すように情報処理装置700の例えば前面に電源スイ
ッチ701を備え、開閉部704を持たせる。開閉部7
04の中にシステム初期化信号生成ボタン703と、例
えばスライドスイッチ702を備えスライドスイッチ7
02の設定で、初期値記憶手段106の出力112をシ
ステム設定記憶手段103に設定させるための初期化許
可信号117を生成させる。ここで、図3においてシス
テム初期化信号110がLowアクティブになった時
に、初期化許可信号117がLowであれば、初期値記
憶手段106の出力の状態によって、ゲート303かゲ
ート304のどちらか一方の出力がLowになる。ゲー
ト303若しくはゲート304のLow出力はラッチ3
02のセットまたはリセット端子を活性化し、ラッチ3
02の状態を決定し、システム設定記憶手段の出力10
7となる。
Generally, an information processing apparatus has an initialization signal 110 for initializing a system. When the power is turned on or the initialization button is pressed, the initialization signal 1
10 can be generated. In the case of the present invention, as shown in FIG. 7, a power switch 701 is provided, for example, on the front surface of an information processing apparatus 700, and an opening / closing section 704 is provided. Opening / closing part 7
04 includes a system initialization signal generation button 703 and a slide switch 702, for example.
With the setting of 02, an initialization permission signal 117 for causing the output 112 of the initial value storage means 106 to be set in the system setting storage means 103 is generated. Here, if the initialization permission signal 117 is Low when the system initialization signal 110 becomes Low active in FIG. 3, either the gate 303 or the gate 304 depends on the state of the output of the initial value storage means 106. Becomes low. The low output of the gate 303 or 304 is latch 3
02 set or reset terminal is activated and latch 3
02, and the output 10 of the system setting storage means is determined.
It becomes 7.

【0018】システム設定記憶手段の出力107は、こ
れだけでは実際にシステムの設定を変える事はない。シ
ステム設定記憶手段103の出力107を有効にするた
めには、一度システムを初期化する必要がある。特にD
C/DCコンバータ101の出力を変更するためには、
少なくともDC/DCコンバータ101の電源は一度オ
フしなければならない。電源をオフにした時のシーケン
スを図4に示し、説明する。時刻T1において電源をオ
フすると、VCC109は指数関数的なカーブで落ちて
行く。この時、図5に示すようなコンパレータ502を
使うと、抵抗500と抵抗501の値でVCCとリファ
レンス電圧VREFを比較する事が出来る。図5に於け
るリファレンス電圧は(VCC×R2)/(R1×R
2)で与えられる。この電圧VREFを下回った時刻T
2で、コンパレータ502の出力はLowとなる。これ
を初期化信号110として使う事が出来る。また、再び
電源を投入した場合、今度は逆に最初コンパレータ50
2の出力はLowであるが、リファレンス電圧VREF
を越えると、コンパレータ出力はHighとなる。ここ
でリファレンス電圧を生成するためには、VCC109
がオフしても電圧を保持するバックアップ108を用い
る。このようにして生成された初期化信号110は遅延
手段506に入力され、遅延された出力507との間で
ANDされ、図6に示すようなラッチ信号503が生成
できる。ラッチ信号503はラッチ504に入力され、
システム設定記憶手段103の出力107をラッチ50
4に取り込む。
The output 107 of the system setting storage means alone does not actually change the system settings. To make the output 107 of the system setting storage unit 103 effective, it is necessary to initialize the system once. Especially D
To change the output of the C / DC converter 101,
At least the power of the DC / DC converter 101 must be turned off once. A sequence when the power is turned off is shown in FIG. 4 and will be described. When the power is turned off at time T1, the VCC 109 falls in an exponential curve. At this time, if the comparator 502 as shown in FIG. 5 is used, the value of the resistor 500 and the value of the resistor 501 can be used to compare VCC with the reference voltage VREF. The reference voltage in FIG. 5 is (VCC × R2) / (R1 × R
Given in 2). Time T when the voltage falls below this voltage VREF
At 2, the output of the comparator 502 becomes Low. This can be used as the initialization signal 110. Also, when the power is turned on again, the comparator 50
2 is low, but the reference voltage VREF
, The comparator output becomes High. Here, in order to generate the reference voltage, the
The backup 108 is used to hold the voltage even when the power is turned off. The initialization signal 110 generated in this manner is input to the delay unit 506, and is ANDed with the delayed output 507 to generate the latch signal 503 as shown in FIG. The latch signal 503 is input to the latch 504,
The output 107 of the system setting storage means 103 is latched 50
Take in 4.

【0019】図5のような構成にすれば、VCC109
がオフの間に取り込むため、DC/DCコンバータ10
1の設定も問題無く変更可能である。
With the configuration shown in FIG.
DC / DC converter 10
The setting of 1 can be changed without any problem.

【0020】遅延手段506の遅延量は図4、図5中の
TXとなるように設定すれば、図6に示すようなタイミ
ングでラッチ504の出力505が変更される。
If the delay amount of the delay means 506 is set so as to be TX in FIGS. 4 and 5, the output 505 of the latch 504 is changed at the timing shown in FIG.

【0021】このようにVCC109がオフ中にシステ
ム設定を変更するため、CPU100やDC/DCコン
バータ101等のように、必ず電源をオフしてからでな
ければ変更が許されない設定も、CPU100によりシ
ステム設定記憶手段103の設定を変更しCPU100
によってソフトウエア的にP/S120の電源をオン/
オフすることにより、ボタン操作も不要になる。また、
本発明の構成要素は、ソフトウエアによりアクセスが可
能である他面、一連の操作を対面的に実行できるような
ソフトウエアを組み合わせれば、マニュアルを見る事無
く、システムの設定を変更する事が可能となる。
As described above, since the system settings are changed while the VCC 109 is off, the CPU 100 or the DC / DC converter 101 or the like does not allow the setting to be changed only after the power is always turned off. The setting of the setting storage unit 103 is changed and the CPU 100
Power on / off of P / S 120 by software
By turning off, button operation becomes unnecessary. Also,
The components of the present invention can be accessed by software, and if software that can execute a series of operations face-to-face is combined, it is possible to change system settings without looking at the manual. It becomes possible.

【0022】[0022]

【発明の効果】以上述べたように本発明によれば、シス
テムの電源を落として筐体の蓋を開ける事無く、システ
ムの設定を変更する事が可能になる。また、設定が不適
当である場合は強制的に初期化したシステム設定値に戻
しシステム起動が確実に行えるようになる。
As described above, according to the present invention, it is possible to change the setting of the system without turning off the power of the system and opening the lid of the housing. If the setting is inappropriate, the system setting value is forcibly returned to the initialized system setting value, and the system can be started reliably.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施形態を示すブロック図。FIG. 1 is a block diagram showing an embodiment of the present invention.

【図2】従来技術を示すブロック図。FIG. 2 is a block diagram showing a conventional technique.

【図3】システム設定記憶手段の構成例を示す図。FIG. 3 is a diagram showing a configuration example of a system setting storage unit.

【図4】電源のオン、オフを示すタイミング図。FIG. 4 is a timing chart showing turning on and off of a power supply.

【図5】システム設定値遅延手段の構成例を示す図。FIG. 5 is a diagram showing a configuration example of a system setting value delay unit.

【図6】システム設定値遅延手段内のタイミング図。FIG. 6 is a timing chart in a system setting value delay unit.

【図7】本発明を利用した情報処理装置の一形態の図。FIG. 7 is a diagram of one embodiment of an information processing apparatus using the present invention.

【符号の説明】[Explanation of symbols]

100 CPU 101 DC/DCコンバータ 102 PLL 103 システム設定記憶手段 104 設定値遅延手段 105 設定値初期化手段 106 初期値記憶手段 107 システム設定記憶手段の出力 108 バックアップ電源 109 VCC 110 システム初期化信号 111 クロックモード信号 112 CPU電源電圧設定信号 113 内部動作クロック設定信号 114 動作クロック 115 CPU電源 116 バス 117 初期化許可信号 120 P/S 121 ソフトウエアP/S制御信号 300 アドレスデコーダ 301 セレクタ 302 ラッチ 303 ゲート 304 ゲート 305 ラッチリセット信号 306 ラッチセット信号 307 チップセレクト信号 308 データ 309 ライトコマンド 500 抵抗 501 抵抗 502 コンパレータ 503 ラッチ信号 504 ラッチ 505 遅延されたシステム設定値 506 初期化信号遅延手段 507 遅延された初期化信号 700 情報処理装置 701 電源スイッチ 702 スライドスイッチ 703 初期化信号生成ボタン 704 開閉部 Reference Signs List 100 CPU 101 DC / DC converter 102 PLL 103 System setting storage means 104 Set value delay means 105 Set value initialization means 106 Initial value storage means 107 Output of system setting storage means 108 Backup power supply 109 VCC 110 System initialization signal 111 Clock mode Signal 112 CPU power supply voltage setting signal 113 Internal operation clock setting signal 114 Operation clock 115 CPU power supply 116 Bus 117 Initialization permission signal 120 P / S 121 Software P / S control signal 300 Address decoder 301 Selector 302 Latch 303 Gate 304 Gate 305 Latch reset signal 306 Latch set signal 307 Chip select signal 308 Data 309 Write command 500 Resistance 501 Resistance 502 CON Correlator 503 latch signal 504 latched 505 delayed system settings 506 initialization signal delay means 507 delayed initialization signal 700 information processing device 701 power switch 702 slide switch 703 initialization signal generation button 704 closing unit

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 CPUにクロックを供給するクロック供
給手段と、 前記CPUに電源を供給する電源供給手段と、 前記CPUからアクセス可能なバスに接続された、CP
Uへ供給するクロック周波数またはCPU内部の動作周
波数またはCPU印加電圧を記憶しておくシステム状態
設定記憶手段と、 該システム状態設定記憶手段の出力を、設定値変更後す
ぐに変更せず、システムの初期化が行われてから一定時
間経過後に出力するシステム設定値遅延手段と、を有す
ることを特徴とする情報処理装置。
1. A clock supply unit for supplying a clock to a CPU, a power supply unit for supplying power to the CPU, and a CP connected to a bus accessible from the CPU.
A system state setting storage unit for storing a clock frequency supplied to U, an operating frequency inside the CPU, or a voltage applied to the CPU; and an output of the system state setting storage unit, which is not changed immediately after the set value is changed. An information processing apparatus comprising: a system setting value delay unit that outputs a predetermined time after the initialization is performed.
【請求項2】 請求項1記載の情報処理装置において、 前記システム設定値記憶手段の設定値の初期値を記憶す
る既定値記憶手段と、 前記初期値を前記システム設定値記憶手段の設定値にす
る設定値初期化手段と、を有することを特徴とする情報
処理装置。
2. The information processing apparatus according to claim 1, wherein a default value storage unit that stores an initial value of a setting value of the system setting value storage unit, and the initial value is set to a setting value of the system setting value storage unit. An information processing apparatus comprising:
JP11196613A 1999-07-09 1999-07-09 Information processing device Withdrawn JP2001022479A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11196613A JP2001022479A (en) 1999-07-09 1999-07-09 Information processing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11196613A JP2001022479A (en) 1999-07-09 1999-07-09 Information processing device

Publications (1)

Publication Number Publication Date
JP2001022479A true JP2001022479A (en) 2001-01-26

Family

ID=16360680

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11196613A Withdrawn JP2001022479A (en) 1999-07-09 1999-07-09 Information processing device

Country Status (1)

Country Link
JP (1) JP2001022479A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100351738C (en) * 2004-07-29 2007-11-28 中兴通讯股份有限公司 Automatic power down rebooting device
CN104536321A (en) * 2014-12-24 2015-04-22 深圳市亿威尔信息技术股份有限公司 System and method for achieving power failure detection and relay state control

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100351738C (en) * 2004-07-29 2007-11-28 中兴通讯股份有限公司 Automatic power down rebooting device
CN104536321A (en) * 2014-12-24 2015-04-22 深圳市亿威尔信息技术股份有限公司 System and method for achieving power failure detection and relay state control

Similar Documents

Publication Publication Date Title
JP3894573B2 (en) Core section with asynchronous partial reset
US6823224B2 (en) Data processing system having an on-chip background debug system and method therefor
US6857065B2 (en) System and method for system initializating a data processing system by selecting parameters from one of a user-defined input, a serial non-volatile memory and a parallel non-volatile memory
US5305277A (en) Data processing apparatus having address decoder supporting wide range of operational frequencies
KR970049565A (en) Reprogramming device of flash memory and method thereof
JP2743850B2 (en) Data processing device
JP2003044303A (en) Computer system
JP2001022479A (en) Information processing device
JP4910119B2 (en) Measuring device control method
KR100327637B1 (en) Burst Mode Semiconductor Memory Device
US6631467B1 (en) Microcomputer timing control circuit provided with internal reset signal generator triggered by external reset signal
KR200170061Y1 (en) Flash memory with recovery capability
US5867431A (en) Memory device and method of controlling the same
JPH05291932A (en) Electronic circuit
JPH01290040A (en) Digital signal switching circuit
CN1332327C (en) Computer system able to input and output data on data bus at same time
JP2729012B2 (en) Microprocessor low power consumption circuit
US6148385A (en) High speed digital electronic memory having a read and write in one cycle
KR0157878B1 (en) Ready signal generating circuit for memory
KR100338402B1 (en) Memory device and method of controlling the same
KR910008413B1 (en) Memory Capacity Expansion Unit
JPH11224197A (en) Program download system for digital signal receiver
JPH05303443A (en) Precharge signal controller
KR20040014256A (en) System and method for controlling communication on a signal bus
JPH04167113A (en) Information processor

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20061003