JP2001021900A - Liquid crystal display device and method of manufacturing the same - Google Patents
Liquid crystal display device and method of manufacturing the sameInfo
- Publication number
- JP2001021900A JP2001021900A JP11190317A JP19031799A JP2001021900A JP 2001021900 A JP2001021900 A JP 2001021900A JP 11190317 A JP11190317 A JP 11190317A JP 19031799 A JP19031799 A JP 19031799A JP 2001021900 A JP2001021900 A JP 2001021900A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- crystal display
- array substrate
- display device
- alignment film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
Abstract
(57)【要約】
【課題】 スペーサ柱の周辺に生じる配向膜むらによる
表示むらを抑制する液晶表示装置及びその製造方法を提
供する。
【解決手段】 画素電極の中央領域を開口部とし、この
開口部を除く領域を遮光領域とするアレイ基板と、この
アレイ基板に対向して設けられた対向基板との間に配向
膜を介して封入された液晶とを備えるとき、アレイ基板
と対向基板との間の遮光領域に配置されると共に、それ
ぞれ隣接する開口部まで略等距離にある位置のうち、走
査線の配設方向で1本おきに、信号線の配設方向で少な
くとも1画素おきに配置されたスペーサ柱を備える。ア
レイ基板上に液晶層の厚みを制御するスペーサ柱を形成
し、アレイ基板上に配向膜を塗布し、この配向膜を仮焼
成し、続いて配向膜を本焼成するに当たり、配向膜を仮
焼成する温度を約140℃以上とする。
(57) Abstract: Provided is a liquid crystal display device which suppresses display unevenness due to uneven alignment film generated around spacer pillars, and a method of manufacturing the same. SOLUTION: An alignment film is provided between an array substrate having an opening in a central region of a pixel electrode and a region excluding the opening as a light shielding region, and an opposing substrate provided opposite to the array substrate. When the liquid crystal with the liquid crystal is enclosed, the liquid crystal is arranged in the light shielding area between the array substrate and the counter substrate, and one of the positions substantially equidistant to the adjacent opening portion in the arrangement direction of the scanning line. And a spacer column disposed at least every other pixel in the signal line arrangement direction. Forming spacer pillars to control the thickness of the liquid crystal layer on the array substrate, applying an alignment film on the array substrate, pre-baking this alignment film, and then pre-baking the alignment film when pre-baking the alignment film Temperature to be about 140 ° C. or higher.
Description
【0001】[0001]
【発明の属する技術分野】本発明は、特に高コントラス
トが必要な投射型の液晶表示装置及びその製造方法に関
する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a projection type liquid crystal display device which particularly requires high contrast and a method of manufacturing the same.
【0002】[0002]
【従来の技術】液晶表示装置を用いて、低価格で表示サ
イズも自由なフロント型やリア型の投射型液晶表示装置
が製品化されている。この投射型液晶表示装置には、ツ
イストネマチック型の液晶を用い、アレイ基板及び対向
基板に形成される配向膜のラビング角を水平方向に対し
て一方を時計回り方向で45度に、他方を反時計回り方
向で45度に設定し、互いに直交した90度ラビングの
液晶表示装置が用いられている。2. Description of the Related Art Front-type and rear-type projection type liquid crystal display devices which are inexpensive and have a free display size have been commercialized using liquid crystal display devices. This projection type liquid crystal display device uses a twisted nematic liquid crystal, and sets a rubbing angle of an alignment film formed on an array substrate and a counter substrate to 45 degrees in a clockwise direction with respect to a horizontal direction and to a rubbing angle in the other direction. A liquid crystal display device which is set at 45 degrees clockwise and rubs at 90 degrees perpendicular to each other is used.
【0003】図2はダイクロイックミラーとマイクロレ
ンズ付き液晶表示装置を用いた、カラーフィルタを用い
ない方式の投射型液晶表示装置の動作原理を説明するた
めの光学系の系統図である。これは、便宜的に、液晶表
示装置のうちR,G,Bの一組の画素部分についてのみ
示したもので、光源1からの白色光はレンズ系を介して
ダイクロイックミラー2に入射される。その入射光はダ
イクロイックミラー2で分光され、かつ、各々異なる入
射角をもった平行光3とされた後、液晶パネル5の光入
射側に配置されたマイクロレンズアレイ4に入射する。
液晶パネル5は、薄膜トランジスタ(以下、TFTと略
記する)が形成されたアレイ基板6とそれに向かい合っ
た対向基板7とで構成されている。そして、液晶パネル
5のRGBに対応する一組の画素毎に、マイクロレンズ
が設けられている。各マイクロレンズは、入射した各色
光を各色画素の開口部に集光する。そして、液晶パネル
5を透過した光は、投射レンズ系8に入射する構成にな
っている。FIG. 2 is a system diagram of an optical system for explaining the operation principle of a projection type liquid crystal display device using a dichroic mirror and a liquid crystal display device with microlenses and not using a color filter. This is for convenience only shown for a set of pixels of R, G and B in the liquid crystal display device, and white light from the light source 1 is incident on the dichroic mirror 2 via a lens system. The incident light is split by the dichroic mirror 2 and converted into parallel lights 3 having different incident angles, and then enters the microlens array 4 arranged on the light incident side of the liquid crystal panel 5.
The liquid crystal panel 5 includes an array substrate 6 on which a thin film transistor (hereinafter abbreviated as TFT) is formed, and an opposing substrate 7 facing the array substrate 6. A microlens is provided for each set of pixels of the liquid crystal panel 5 corresponding to RGB. Each microlens condenses the incident light of each color to the opening of each color pixel. The light transmitted through the liquid crystal panel 5 is incident on the projection lens system 8.
【0004】図3はマイクロレンズ4が各色光を各色画
素の開口部に集光する状態を示した略図である。同図に
おいて、液晶パネル5はアレイ基板6とそれに向かい合
った対向基板7とで構成されている。マイクロレンズア
レイ4はRGBの各色光を対向基板7の背面の水平方向
の異なった位置に集光させる。アレイ基板6にはこれら
の集光位置に対応して開口11,12,13が形成され
ている。これによってアレイ基板6の開口11,12,
13からRGBの各色光が出射される。このようにする
ことにより、カラーフィルタを用いずにカラー表示する
ことが可能となり、カラーフィルタによる光損失もなく
なるため、光学系の小型化、低コスト化が達成される。FIG. 3 is a schematic diagram showing a state in which the micro lens 4 condenses each color light to the opening of each color pixel. In FIG. 1, the liquid crystal panel 5 includes an array substrate 6 and a counter substrate 7 facing the array substrate 6. The micro lens array 4 condenses each of the RGB light beams at different positions in the horizontal direction on the back surface of the counter substrate 7. Openings 11, 12, and 13 are formed in the array substrate 6 corresponding to these light condensing positions. As a result, the openings 11, 12,
13 emits each color light of RGB. By doing so, color display can be performed without using a color filter, and light loss due to the color filter is also eliminated, so that miniaturization and cost reduction of the optical system can be achieved.
【0005】上記のような単板式のプロジェクター用液
晶表示装置では3板式のものと比較して3倍の画素数が
必要であること、また、投射レンズ等の光学系のコスト
を抑制する必要があること等から、高精細画素の設計が
可能なポリシリコンTFT技術による液晶表示装置が開
発されている。In the single-panel type liquid crystal display device for a projector as described above, three times the number of pixels is required as compared with the three-panel type liquid crystal display device, and it is necessary to reduce the cost of an optical system such as a projection lens. For this reason, a liquid crystal display device using a polysilicon TFT technology capable of designing a high definition pixel has been developed.
【0006】図4はこの液晶表示装置の光入射側から見
た平面図であり、図5はこの液晶表示装置の一部を破断
して示した斜視図である。これら各図において、液晶表
示装置10は液晶パネル5の背面にマイクロレンズアレ
イ4が装着されている。液晶パネル5はアレイ基板6と
対向基板7とで構成され、これらの間に液晶9が封入さ
れている。FIG. 4 is a plan view of the liquid crystal display device as viewed from the light incident side, and FIG. 5 is a perspective view of the liquid crystal display device with a part thereof cut away. In each of these drawings, the liquid crystal display device 10 has a microlens array 4 mounted on the back of a liquid crystal panel 5. The liquid crystal panel 5 includes an array substrate 6 and a counter substrate 7, and a liquid crystal 9 is sealed between them.
【0007】アレイ基板6は、詳細を後述するように、
透光性の基板上に略平行に配設された複数の走査線、こ
れらの走査線と交差して絶縁層を介して略平行に配設さ
れた複数の信号線、これら走査線と信号線とでそれぞれ
囲まれる領域に設けられた画素電極、これらの走査線と
信号線との各交差部に設けられたTFTでなるスイッチ
ング回路等を備えている。As will be described in detail later, the array substrate 6
A plurality of scanning lines arranged substantially in parallel on a light-transmitting substrate, a plurality of signal lines intersecting these scanning lines and arranged substantially in parallel via an insulating layer, and these scanning lines and signal lines And a switching circuit composed of a TFT provided at each intersection of the scanning line and the signal line.
【0008】そして、画面中心部の表示領域17の周囲
には、信号線を駆動するための信号線駆動回路15と、
走査線を駆動するための走査線駆動回路16とが設けら
れている。また、信号線駆動回路15や走査線駆動回路
16に動作電力を供給したり、制御信号を供給したりす
る柔軟性のプリント基板18の一端部が接続されてい
る。A signal line driving circuit 15 for driving signal lines is provided around the display area 17 at the center of the screen.
A scanning line driving circuit 16 for driving the scanning lines is provided. One end of a flexible printed circuit board 18 for supplying operating power to the signal line driving circuit 15 and the scanning line driving circuit 16 and for supplying a control signal is connected.
【0009】図6は本発明の適用対象であるアレイ基板
6の3×3画素の等価回路図である。同図において、信
号線21が画面の縦方向に互いに平行に配置され、走査
線22が画面の水平方向に互いに平行に配置されてい
る。そして、信号線21と走査線22との各交差点の近
傍には、オフ時のリーク電流を低く押さえるように、T
FT23,24が直列接続されてなるスイッチング回路
25が設けられている。このスイッチング回路25を構
成するTFT23,24の各ゲートが走査線22に接続
されている。また、スイッチング回路25の一端は信号
線21に接続され、その他端は液晶画素27を形成する
画素電極26に接続されている。さらに、スイッチング
回路25の他端には容量極板28が接続され、この容量
極板28は全ての液晶画素27に共通の補助容量線29
と絶縁膜を介して対向しており、これにより補助容量が
形成される。FIG. 6 is an equivalent circuit diagram of 3 × 3 pixels of the array substrate 6 to which the present invention is applied. In the figure, signal lines 21 are arranged parallel to each other in the vertical direction of the screen, and scanning lines 22 are arranged parallel to each other in the horizontal direction of the screen. In the vicinity of each intersection between the signal line 21 and the scanning line 22, T
A switching circuit 25 including FTs 23 and 24 connected in series is provided. The gates of the TFTs 23 and 24 constituting the switching circuit 25 are connected to the scanning line 22. One end of the switching circuit 25 is connected to the signal line 21, and the other end is connected to a pixel electrode 26 forming a liquid crystal pixel 27. Further, a capacitor electrode plate 28 is connected to the other end of the switching circuit 25, and the capacitor electrode plate 28 is connected to an auxiliary capacitor line 29 common to all the liquid crystal pixels 27.
And an insulating film therebetween, thereby forming an auxiliary capacitance.
【0010】かかる構成により、走査線22を時間分割
により順次走査すると共に、選択された信号線に信号電
圧を印加すると、走査タイミングに合った走査線22に
接続されたTFT23,24がオン状態となり、信号線
21から液晶画素27を構成する画素電極26に信号電
圧が印加され、液晶画素27の透過率を制御する。With this configuration, the scanning lines 22 are sequentially scanned by time division, and when a signal voltage is applied to the selected signal line, the TFTs 23 and 24 connected to the scanning line 22 at the scanning timing are turned on. A signal voltage is applied from the signal line 21 to the pixel electrode 26 forming the liquid crystal pixel 27 to control the transmittance of the liquid crystal pixel 27.
【0011】図7(a),(b)は図6に示した等価回
路に対応するアレイ基板6の詳細な構成を示す平面図及
びその部分断面図であり、このうち(a)に示す平面図
は理解を容易にするために層間絶縁膜を除去して示した
もので、(b)は層間絶縁膜をも併せて示したものであ
る。同図において、ガラス基板20上にTFT23及び
TFT24のチャネルを形成すると共に、容量極板28
を形成するための多結晶シリコンが積層されて島状にパ
ターニングされている。この多結晶シリコンの図面に示
す上端部には画素電極26に対するコンタクト部31を
備え、図面に示す下端部には信号線21に対するコンタ
クト部32を備えている。FIGS. 7A and 7B are a plan view and a partial sectional view showing a detailed configuration of the array substrate 6 corresponding to the equivalent circuit shown in FIG. 6, and the plan view shown in FIG. In the figure, the interlayer insulating film is removed for easy understanding, and (b) also shows the interlayer insulating film. In the figure, the channels of the TFTs 23 and 24 are formed on the glass substrate 20 and the capacitance electrode plates 28 are formed.
Are laminated and patterned in an island shape. The upper end of the polycrystalline silicon shown in the drawing has a contact portion 31 for the pixel electrode 26, and the lower end shown in the drawing has a contact portion 32 for the signal line 21.
【0012】この多結晶シリコン上にゲート絶縁膜33
を介して部分的に切欠かれた鉤形部22aを有する走査
線22及び補助容量線29が形成され、この状態で不純
物を注入することによって、走査線22をゲート電極と
するTFT23,24及び補助容量が形成される。ゲー
ト絶縁膜33上の補助容量線29は走査線22と平行に
形成された幹部29aと容量極板28に沿って分かれた
枝部29bとを有する。さらに、走査線22及び補助容
量線29の上に第1の層間絶縁膜34を介して信号線2
1が形成されている。この信号線21はコンタクト部3
2によってスイッチング回路の一端としてのTFT23
のソース側に接続される。この場合、TFT23,24
が信号線21によって覆われるように、TFT23,2
4に対向する部位の線幅が広げられている。A gate insulating film 33 is formed on the polycrystalline silicon.
A scanning line 22 and a storage capacitor line 29 having a hook-shaped portion 22a which is partially notched are formed through the TFT. By implanting impurities in this state, TFTs 23 and 24 using the scanning line 22 as a gate electrode and auxiliary lines are formed. A capacitance is formed. The auxiliary capacitance line 29 on the gate insulating film 33 has a trunk portion 29 a formed in parallel with the scanning line 22 and a branch portion 29 b divided along the capacitance electrode plate 28. Further, the signal line 2 is provided on the scanning line 22 and the auxiliary capacitance line 29 via the first interlayer insulating film 34.
1 is formed. The signal line 21 is connected to the contact portion 3
2, the TFT 23 as one end of the switching circuit
Connected to the source side. In this case, the TFTs 23 and 24
Are covered by the signal line 21 so that the TFTs 23, 2
The line width of the part facing 4 is widened.
【0013】この信号線21上に第2の層間絶縁膜35
が形成され、この第2の層間絶縁膜35上には部分的に
斜線を施して示した遮光膜36が形成されている。そし
て、この遮光膜36がコンタクト部31によって容量極
板28に接続される。さらに、遮光膜36を部分的に露
出させてなる第3の層間絶縁膜37が形成され、この上
に、縁部に斜線を施して示した画素電極26が形成され
ている。この画素電極26は遮光膜36及びコンタクト
部31を介して容量極板28に接続されている。A second interlayer insulating film 35 is formed on the signal line 21.
Is formed on the second interlayer insulating film 35, and a light-shielding film 36, which is partially shaded, is formed. Then, the light-shielding film 36 is connected to the capacitor electrode plate 28 by the contact part 31. Further, a third interlayer insulating film 37 is formed by partially exposing the light-shielding film 36, and the pixel electrode 26 indicated by hatching on the edge is formed thereon. The pixel electrode 26 is connected to the capacitance electrode plate 28 via the light-shielding film 36 and the contact portion 31.
【0014】ここで、画素電極26は信号線21と走査
線22とで囲まれる領域にそれぞれ設けられ、この画素
電極26の下端部に画素を駆動する走査線22が配置さ
れ、右側部にTFT23,24、容量極板28、補助容
量線29及び信号線21が配置されている。Here, the pixel electrode 26 is provided in a region surrounded by the signal line 21 and the scanning line 22, respectively. The scanning line 22 for driving pixels is disposed at the lower end of the pixel electrode 26, and the TFT 23 is disposed on the right side. , 24, a capacitance electrode plate 28, an auxiliary capacitance line 29, and a signal line 21.
【0015】この結果、信号線21が、コンタクト部3
2を介して、TFT23及びTFT24の直列接続回路
でなるスイッチング回路を介して容量極板28に接続さ
れ、さらに、容量極板28は、コンタクト部31及び遮
光膜36を介して画素電極26に接続されており、図6
に示した等価回路と一致する回路が構成される。As a result, the signal line 21 is
2 is connected to the capacitor electrode 28 via a switching circuit composed of a series connection circuit of the TFT 23 and the TFT 24, and the capacitor electrode 28 is connected to the pixel electrode 26 via the contact part 31 and the light shielding film 36. Figure 6
A circuit that matches the equivalent circuit shown in FIG.
【0016】ところで、液晶パネル5を構成するアレイ
基板6及び対向基板7間に封入される液晶層の厚みを制
御することは、表示品質の面から非常に重要である。こ
の液晶層の厚み、すなわち、セルギャップが一定でない
とすると、表示むらが発生する。そこで、投射形液晶表
示装置においては、ミクロパール(登録商標)と呼ばれ
るプラスチック製の球をスペーサとしてアレイ基板6及
び対向基板7間に配置していた。It is very important to control the thickness of the liquid crystal layer sealed between the array substrate 6 and the counter substrate 7 constituting the liquid crystal panel 5 from the viewpoint of display quality. If the thickness of the liquid crystal layer, that is, the cell gap is not constant, display unevenness occurs. Therefore, in the projection type liquid crystal display device, a plastic sphere called Micropearl (registered trademark) is disposed between the array substrate 6 and the counter substrate 7 as a spacer.
【0017】しかるにこのミクロパールは不所望な光抜
けや、その周辺に配光不良を起こすことによる表示むら
を生起するという問題があった。このため、ミクロパー
ルを用いないでセルギャップを制御することが、特に高
温ポリシリコン技術を用いた1〜3インチ程度もしくは
それ以下の小サイズのパネルで用いられていた。しか
し、この技術はやはり面内のセルギャップ制御が難し
く、2インチ以上のパネルサイズでは制御が不可能とな
るという問題があった。そこで、アレイ基板上にスペー
サ柱を形成してセルギャップを制御する方法が提案され
ている。However, these micropearls have a problem that they cause unwanted light leakage or display unevenness due to poor light distribution around the micropearls. For this reason, controlling the cell gap without using micropearls has been used particularly for small-sized panels of about 1 to 3 inches or less using high-temperature polysilicon technology. However, this technique still has a problem that it is difficult to control the in-plane cell gap, and cannot be controlled with a panel size of 2 inches or more. Therefore, a method of controlling a cell gap by forming a spacer pillar on an array substrate has been proposed.
【0018】図8はスペーサ柱を備えた液晶表示装置1
0の部分断面図であり、図7を用いて説明したものと同
一の要素には同一の符号を付してその説明を省略する。
ここで、コンタクト部31,32が形成された周辺領域
は、互いに交差した信号線21、走査線22や補助容量
線29が存在し、さらに、積極的に遮光する遮光膜36
が形成されているため遮光領域となっている。この遮光
領域における第3の層間絶縁膜37上に有機樹脂等でな
るスペーサ柱40が形成されている。スペーサ柱40を
形成した後、アレイ基板上に液晶の動作モードに適した
配列や傾きプレチルト角を付与するための配向膜41が
形成される。この配向膜41はスペーサ柱40上及びそ
の周辺にも印刷等により形成される。また、同様な機能
の配向膜42が対向基板7の対向面に形成される。この
ように、遮光領域にスペーサ柱40を形成することによ
って、ミクロパールを用いた場合に輝点となって見える
という現象を解消することができる。FIG. 8 shows a liquid crystal display device 1 having spacer columns.
FIG. 8 is a partial cross-sectional view of FIG. 7, and the same elements as those described with reference to FIG.
Here, in the peripheral region where the contact portions 31 and 32 are formed, the signal line 21, the scanning line 22, and the auxiliary capacitance line 29 which intersect each other are present, and further, a light shielding film 36 which positively shields light.
Are formed as light shielding areas. A spacer column 40 made of an organic resin or the like is formed on the third interlayer insulating film 37 in the light-shielding region. After the spacer pillars 40 are formed, an alignment film 41 for providing an alignment and a tilt pretilt angle suitable for the operation mode of the liquid crystal is formed on the array substrate. The alignment film 41 is also formed on the spacer pillar 40 and its periphery by printing or the like. Further, an alignment film 42 having a similar function is formed on the opposite surface of the opposite substrate 7. As described above, by forming the spacer pillars 40 in the light-shielding region, it is possible to eliminate the phenomenon that the micropearls appear as bright spots when micropearls are used.
【0019】[0019]
【発明が解決しようとする課題】上述したように、アレ
イ基板上に有機樹脂等でなるスペーサ柱を形成した液晶
表示装置を直視する限り表示むらは殆ど検知されなかっ
た。しかしながら投射型の液晶表示装置においては表示
むらが発生することを発明者等は見いだした。すなわ
ち、図8に示すようなアレイ基板構造では、当初、スペ
ーサ柱40を走査線の配設方向には1走査線おきに、信
号線の配設方向には6画素(18絵素)おきに形成して
いた。この配向膜の形成時、スペーサ柱の周辺に配向膜
41が表面張力により吸上げられ、スペーサ柱40毎に
その周囲の配向膜41に膜厚むらを生じ、これによって
液晶の膜厚、プレチルト角が異なり電圧−透過率特性が
微妙に異なる領域が生じ表示むらを生じることが発明者
等の解析結果で分かった。As described above, display irregularities were hardly detected as far as the liquid crystal display device in which spacer columns made of organic resin or the like were formed on the array substrate was directly viewed. However, the inventors have found that display unevenness occurs in a projection type liquid crystal display device. That is, in the array substrate structure as shown in FIG. 8, initially, the spacer columns 40 are arranged every other scanning line in the direction in which the scanning lines are arranged, and every six pixels (18 picture elements) in the direction in which the signal lines are arranged. Had formed. During the formation of this alignment film, the alignment film 41 is sucked up around the spacer pillars by surface tension, and the thickness of the alignment film 41 around each spacer pillar 40 becomes uneven, thereby causing the thickness of the liquid crystal and the pretilt angle. It has been found from the analysis results of the present inventors that the voltage-transmittance characteristics differ slightly, resulting in a slightly different region and display unevenness.
【0020】特に、図7に示した画素構造と図8に示し
たスペーサ柱の配置では、画素を構成する絵素がデルタ
状に配置され、例えば、走査線の配設方向の奇数行の走
査線に対応して設けられたスペーサ柱間に生じる配向膜
厚むらが、偶数行の走査線に対応する絵素、すなわち、
距離的に近い絵素の開口部に膜厚むらを生じさせてい
た。In particular, in the pixel structure shown in FIG. 7 and the arrangement of the spacer pillars shown in FIG. 8, picture elements constituting pixels are arranged in a delta shape. The unevenness of the alignment film thickness generated between the spacer columns provided corresponding to the lines is a picture element corresponding to the even-numbered scanning lines, that is,
The unevenness of the film thickness was caused in the openings of the picture elements that were close in distance.
【0021】本発明は、上記の事情を考慮してなされた
もので、その目的はスペーサ柱の周辺に生じる配向膜む
らによる表示むらを抑制することにより、表示品位の高
い液晶表示装置及びその製造方法を提供するにある。The present invention has been made in view of the above circumstances, and an object of the present invention is to suppress a display unevenness due to an alignment film unevenness generated around a spacer pillar, thereby providing a liquid crystal display device having a high display quality and its manufacture. There is a way to provide.
【0022】[0022]
【課題を解決するための手段】請求項1に係る発明は、
透光性の基板上に略平行に配設された複数の走査線、こ
れらの走査線に対して絶縁物を介して交差し、互いに略
平行に配設された複数の信号線、走査線と信号線とでそ
れぞれ囲まれる領域に設けられた画素電極を有し、画素
電極の中央領域を開口部とし、この開口部を除く領域を
遮光領域とするアレイ基板と、アレイ基板に対向して設
けられた対向基板と、アレイ基板と対向基板との間に配
向膜を介して封入された液晶とを備えた液晶表示装置に
おいて、アレイ基板と対向基板との間の遮光領域に配置
されると共に、それぞれ隣接する開口部まで略等距離に
ある位置のうち、走査線の配設方向で1本おきに、信号
線の配設方向で少なくとも1画素おきに配置されたスペ
ーサ柱を備えたことを特徴とする。The invention according to claim 1 is
A plurality of scanning lines arranged substantially in parallel on a light-transmitting substrate, a plurality of signal lines intersecting these scanning lines via an insulator, and a plurality of signal lines and scanning lines arranged substantially in parallel with each other; An array substrate having a pixel electrode provided in a region surrounded by each of the signal lines, the central region of the pixel electrode being an opening, and a region excluding this opening being a light-shielding region; In a liquid crystal display device having a counter substrate and a liquid crystal sealed via an alignment film between the array substrate and the counter substrate, the liquid crystal display device is disposed in a light-shielding region between the array substrate and the counter substrate, At positions substantially equidistant to adjacent openings, spacer columns are provided every other pixel in the arrangement direction of the scanning lines and at least every other pixel in the arrangement direction of the signal lines. And
【0023】請求項2に係る発明は、請求項1に記載の
液晶表示装置において、開口部はそれぞれ赤、青、及び
緑に対応し、スペーサ柱を青に対応する開口部に他の開
口部よりも多く隣接させたことを特徴とする。According to a second aspect of the present invention, in the liquid crystal display device according to the first aspect, the openings correspond to red, blue, and green, respectively, and the spacer pillar has another opening corresponding to the opening corresponding to blue. It is characterized in that it is made to be adjacent more than it is.
【0024】請求項3に係る発明は、請求項1又は2に
記載の液晶表示装置において、液晶を封入するシールの
内部領域及び外部領域の少なくとも一方に、スペーサ柱
を配設することを特徴とする。According to a third aspect of the present invention, in the liquid crystal display device according to the first or second aspect, a spacer column is provided in at least one of an inner region and an outer region of a seal for enclosing liquid crystal. I do.
【0025】請求項4に係る発明は、請求項3に記載の
液晶表示装置において、シールの外部に配設されるスペ
ーサ柱を、シールの内部に配設されるスペーサ柱よりも
配設密度を粗にしたことを特徴とする。According to a fourth aspect of the present invention, in the liquid crystal display device according to the third aspect, the spacer columns disposed outside the seal have a higher density than the spacer columns disposed inside the seal. It is characterized by being rough.
【0026】請求項5に係る発明は、透光性の基板上に
略平行に配設された複数の走査線、これらの走査線に対
して絶縁物を介して交差し、互いに略平行に配設された
複数の信号線、走査線と信号線とでそれぞれ囲まれる領
域に設けられた画素電極を有するアレイ基板を形成する
工程と、アレイ基板上に液晶層の厚みを制御するスペー
サ柱を形成する工程と、アレイ基板上に配向膜を塗布す
る工程と、配向膜を仮焼成する工程と、配向膜を本焼成
する工程とを備えた液晶表示装置の製造方法において、
配向膜を仮焼成する温度を約140℃以上としたことを
特徴とする。According to a fifth aspect of the present invention, a plurality of scanning lines arranged substantially in parallel on a light-transmitting substrate, intersect these scanning lines via an insulator, and are arranged substantially in parallel with each other. Forming an array substrate having pixel electrodes provided in regions respectively surrounded by a plurality of provided signal lines, scanning lines and signal lines, and forming spacer pillars on the array substrate for controlling the thickness of a liquid crystal layer And a step of applying an alignment film on an array substrate, a step of temporarily firing the alignment film, and a step of main firing the alignment film.
The temperature for temporarily firing the alignment film is set to about 140 ° C. or higher.
【0027】[0027]
【発明の実施の形態】以下、本発明を図面に示す好適な
実施形態に基づいて詳細に説明するが、その前に、表示
品位が、配向膜の膜厚むらに起因するだけでなく、配向
膜塗布後の仮焼成時温度等の工程条件によっても大きく
変わることを示す実験結果を説明することとする。図7
に示す画素構造で、例えば、絵素ピッチとして横28μ
m、縦71μmとし、スペーサ密度を(A)3絵素(1
画素)おき、(B)6絵素(2画素)おき、(C)18
絵素(6画素)おきに変えたものと、計算でランダムに
スペーサ柱を立てるようにした(D)ランダムにて54
絵素に1個のスペーサ柱を配置したものとを準備し、そ
れぞれに対して異なる温度で仮焼成した場合の表示むら
の発生率を調査した結果を表1に示す。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, the present invention will be described in detail with reference to the preferred embodiments shown in the drawings. Before that, the display quality not only depends on the unevenness of the thickness of the alignment film but also on the alignment. An experimental result showing that it changes greatly depending on the process conditions such as the temperature at the time of pre-baking after coating the film will be described. FIG.
In the pixel structure shown in FIG.
m, height 71 μm, and spacer density (A) 3 picture elements (1
(B) every 6 pixels (2 pixels), (C) 18
Changed every other pixel (six pixels) and randomly set spacer pillars by calculation (D) 54 at random
Table 1 shows the results of examining the occurrence rate of display unevenness in the case where a pixel element was prepared by arranging one spacer column on each of the pixel elements, and was preliminarily baked at different temperatures.
【0028】[0028]
【表1】 この表から明らかなように、仮焼成温度を例えば100
℃とした場合、表示むらの発生率は(A)及び(B)で
低く、(C)及び(D)で高くなるという結果が得られ
た。さらに、配向膜厚むらを詳しく観察したところ、ス
ペーサ柱密度を高くすることで、スペーサ柱1個1個の
配向膜の吸上げ量が抑制され、表示むらが出にくくなる
ことも分かった。また、仮焼成温度を従来の100℃よ
りも高い140℃とすると表示むらの発生率は(A)及
び(B)でゼロで、(C)及び(D)では100℃の場
合と比較して格段に低くなることが分かった。さらに、
仮焼成時間を短くする観点で150℃、160℃でそれ
ぞれ仮焼成すると(A),(B),(C)及び(D)の
いずれの場合においてもスペーサ柱周辺での配向膜の吸
上げが完全に抑制され、表示むらの発生率がゼロになる
ことも判明した。本実施形態はこの結果を踏まえてなさ
れたものである。[Table 1] As is clear from this table, the calcination temperature is set to, for example, 100
When the temperature was set to ° C., it was found that the occurrence rate of display unevenness was low in (A) and (B) and high in (C) and (D). Further, when the unevenness of the alignment film thickness was observed in detail, it was found that, by increasing the spacer column density, the amount of suction of the alignment film for each spacer column was suppressed, and display unevenness was less likely to occur. Further, when the calcination temperature is set to 140 ° C. which is higher than the conventional 100 ° C., the occurrence rate of display unevenness is zero in (A) and (B), and compared to the case of 100 ° C. in (C) and (D). It turned out to be much lower. further,
In the case of (A), (B), (C) and (D), when the calcination is performed at 150 ° C. and 160 ° C., respectively, from the viewpoint of shortening the calcination time, the absorption of the alignment film around the spacer pillars is increased. It was also found that the display was completely suppressed and the occurrence rate of display unevenness became zero. The present embodiment has been made based on this result.
【0029】図1は本発明に係る液晶表示装置の一実施
形態の構成を示すアレイ基板の部分平面図である。ここ
では図7に示す信号線21、走査線22、容量極板2
8、補助容量線29及び遮光膜36を全て遮光部材と見
做し、開口部38の周辺がその一部を斜めの破線で示し
たように遮光領域39として示されている。ここで、走
査線の配設方向、すなわち、図面の上下方向に隣接する
開口部38が、信号線の配設方向、すなわち、図面の左
右方向に1/2ピッチだけずれて配置されたいわゆるデ
ルタ配置になっている。そして、この実施形態は遮光領
域39のうち、走査線の配設方向で1本おきで、信号線
の配置設方向で3絵素すなわち1画素おきに、それぞれ
隣接する開口部38まで略等距離にある位置にスペーサ
柱40を設けたものである。FIG. 1 is a partial plan view of an array substrate showing a configuration of an embodiment of a liquid crystal display device according to the present invention. Here, the signal line 21, the scanning line 22, and the capacitor electrode plate 2 shown in FIG.
8, the auxiliary capacitance line 29 and the light-shielding film 36 are all regarded as light-shielding members, and the periphery of the opening 38 is partially shown as a light-shielding region 39 as indicated by an oblique broken line. Here, the so-called delta, in which the opening 38 adjacent to the scanning line arrangement direction, that is, the vertical direction in the drawing, is shifted by ピ ッ チ pitch in the signal line arrangement direction, that is, the horizontal direction in the drawing. It is arranged. In this embodiment, in the light-shielding region 39, every other pixel in the direction in which the scanning lines are disposed, and every three pixels in the direction in which the signal lines are disposed, that is, every other pixel, are approximately equidistant to the adjacent opening 38. The spacer pillar 40 is provided at the position indicated by the arrow.
【0030】スペーサ柱40をこのように配置すること
によって、奇数行の走査線に対応する開口部38及び偶
数行の走査線に対応する開口部38が、共にスペーサ柱
40の周辺に発生する配向膜の膜厚むらの影響を受け難
くなり、しかも、従来のものよりも信号線の配設方向に
狭ピッチで配置されているため、表示むらが抑制され
る。By arranging the spacer columns 40 in this manner, the openings 38 corresponding to the odd-numbered scanning lines and the openings 38 corresponding to the even-numbered scanning lines are both aligned around the spacer columns 40. The film is less susceptible to unevenness in film thickness, and furthermore, since it is arranged at a narrower pitch in the direction in which the signal lines are arranged than in the prior art, display unevenness is suppressed.
【0031】ところで、可視光領域における比視感度は
555nmの波長の近辺で最大となるため、一つの画素
を構成する三つの絵素のうち、青(B)の視感度は赤
(R)、緑(G)よりも小さい。従って、スペーサ柱4
0の周辺に発生する配向膜の膜厚むらを完全に除去し難
い場合には、スペーサ柱を赤(R)または緑(G)の絵
素領域に隣接させるよりも、青(B)の絵素領域に隣接
させる方が有利である。図1の実施形態ではスペーサ柱
40をできるだけ多くの青(B)の絵素領域に隣接させ
るようにしたので、表示むらの抑制効果が高められる。By the way, since the relative luminous efficiency in the visible light region becomes maximum near the wavelength of 555 nm, among the three picture elements constituting one pixel, the luminous efficiency of blue (B) is red (R), It is smaller than green (G). Therefore, the spacer pillar 4
In the case where it is difficult to completely remove the thickness unevenness of the alignment film around 0, the blue (B) picture is used rather than the spacer pillar adjacent to the red (R) or green (G) picture element region. Adjacent to the elementary region is advantageous. In the embodiment of FIG. 1, the spacer pillars 40 are made to be adjacent to as many blue (B) picture element regions as possible, so that the effect of suppressing display unevenness is enhanced.
【0032】なお、図示を省略するが、スペーサ柱40
は信号線の配設方向には、画素毎に設けられているが、
実際の表示領域(図4参照)をはずれた領域にも設ける
ことによってセルギャップの制御精度が高められる。そ
のために、液晶を封入するシールの内部領域や外部領域
にもスペーサ柱40を配設することとする。発明者等の
実験によれば、シールの内部領域と比較して外部領域の
スペーサ柱の配設密度を粗にしたものが良結果が得られ
ている。Although not shown, the spacer pillar 40
Is provided for each pixel in the arrangement direction of the signal lines,
By providing the actual display area (see FIG. 4) also in a deviated area, the control accuracy of the cell gap can be improved. For this purpose, spacer columns 40 are also provided in the inner and outer regions of the seal for enclosing the liquid crystal. According to the experiments performed by the inventors, good results are obtained when the density of the spacer pillars in the outer region is made lower than that in the inner region of the seal.
【0033】以上本発明に係る液晶表示装置について、
主に、アレイ基板6の構成を説明したが、この液晶表示
装置の製造方法及び仮焼成について、図7をも参照して
以下に詳しく説明する。As described above, the liquid crystal display device according to the present invention
Mainly, the configuration of the array substrate 6 has been described. The method of manufacturing the liquid crystal display device and the preliminary firing will be described in detail below with reference to FIG.
【0034】先ず、ガラス基板20上にプラズマCVD
法(PECVD法)により、アモルファスシリコン膜を
約500オングストローム堆積し、脱水素処理をしてか
らレーザ・アニール法により多結晶シリコン化し、さら
に、島状にパターニングすることによって、TFT2
3,24とするための島状部分と容量極板28とするた
めの「T」字形部分とを形成する。続いて、約1000
オングストローム堆積されるゲート絶縁膜33で上記の
島状の半導体層を覆い、さらに、モリブデン・タングス
テン(MoW)合金層を約4000オングストローム堆
積させ、この合金層をパターニングすることにより走査
線22及び補助容量線29を形成する。走査線22の一
部がTFT23,24のゲート電極となる。この場合、
ゲート電極をマスクとするセルフアラインにて不純物を
注入することにより、TFT23,24を直列接続する
導体と、容量極板28とが形成される。First, plasma CVD is performed on a glass substrate 20.
The amorphous silicon film is deposited to a thickness of about 500 angstroms by the PECVD method, dehydrogenated, converted to polycrystalline silicon by a laser annealing method, and further patterned into islands, thereby forming a TFT2.
An island-shaped portion for forming the capacitor plate 3 and 24 and a "T" -shaped portion for forming the capacitor electrode plate 28 are formed. Then, about 1000
The island-shaped semiconductor layer is covered with a gate insulating film 33 deposited by angstrom, and a molybdenum-tungsten (MoW) alloy layer is deposited for about 4000 angstroms, and the alloy layer is patterned to form the scanning line 22 and the auxiliary capacitor. A line 29 is formed. A part of the scanning line 22 becomes a gate electrode of the TFTs 23 and 24. in this case,
By implanting impurities by self-alignment using the gate electrode as a mask, a conductor connecting the TFTs 23 and 24 in series and a capacitor electrode plate 28 are formed.
【0035】次に、走査線22上に酸化シリコンを約5
000オングストローム堆積させて第1の層間絶縁膜3
4を形成する。ゲート絶縁膜33及び第1の層間絶縁膜
34には、ソース及びドレイン用コンタクトホールが形
成される。そして、約6000オングストロームの厚さ
となるように第1の層間絶縁膜34上にモリブデン(M
o)、アルミニゥム(Al)及びモリブデン(Mo)と
いう多層構造膜が積層され、これをパターニングするこ
とによりコンタクト部31及び信号線21を形成する。
なお、TFT23,24はnチャネル型であり、チャネ
ル領域に近接して、nマイナス型領域が設けられるLD
D(Light Doped Drain )構造とした。Next, about 5 silicon oxides are
Deposited on the first interlayer insulating film 3
4 is formed. Source and drain contact holes are formed in the gate insulating film 33 and the first interlayer insulating film. Then, molybdenum (M) is formed on the first interlayer insulating film 34 so as to have a thickness of about 6000 Å.
o), a multilayer structure film of aluminum (Al) and molybdenum (Mo) is laminated, and the contact portion 31 and the signal line 21 are formed by patterning this.
Note that the TFTs 23 and 24 are of an n-channel type, and an LD in which an n-type region is provided near the channel region.
D (Light Doped Drain) structure.
【0036】次に、酸化シリコンを約5000オングス
トローム堆積させることにより第2の層間絶縁膜35を
形成し、さらに、画素電極26やコンタクト部32の遮
光を要する部位に対応して低反射、金属膜から成る遮光
膜36を形成する。続いて、アクリル樹脂を約2μm積
層することにより第3の層間絶縁膜37が形成され、こ
れにより表示領域及びその周辺領域の凹凸を平坦化する
ことができる。画素電極26は第2の層間絶縁膜35及
び第3の層間絶縁膜37を貫通するコンタクト部32を
設けてから形成される。Next, a second interlayer insulating film 35 is formed by depositing silicon oxide for about 5000 angstroms, and a low-reflection, metal film corresponding to a portion of the pixel electrode 26 and the contact portion 32 which needs to be shielded from light. The light-shielding film 36 made of is formed. Subsequently, a third interlayer insulating film 37 is formed by laminating an acrylic resin by about 2 μm, whereby the unevenness in the display region and its peripheral region can be flattened. The pixel electrode 26 is formed after providing a contact portion 32 penetrating the second interlayer insulating film 35 and the third interlayer insulating film 37.
【0037】なお、第3の層間絶縁膜37は平坦化が有
効に達成できれば1〜6μmの厚さであれば良く、ま
た、アクリル樹脂以外の有機物層あるいはスピオンガラ
ス(SOG)等の無機物質を材料としても良い。また、
第3の層間絶縁膜37は有機物質の上に無機物質を重ね
た複合物質であっても良い。この場合、有機物層は感光
性であれば工程を短縮できるが、感光性を持たないもの
でも良い。The third interlayer insulating film 37 may have a thickness of 1 to 6 μm as long as flattening can be effectively achieved, and an organic material layer other than acrylic resin or an inorganic material such as spion glass (SOG). May be used as a material. Also,
The third interlayer insulating film 37 may be a composite material in which an inorganic material is overlaid on an organic material. In this case, the process can be shortened if the organic material layer is photosensitive, but the organic material layer may not be photosensitive.
【0038】なおまた、上述した仮焼成時の雰囲気とし
ては、通常は窒素ブロー等が行われるが、大面積内での
むらを抑制する観点では強制的な窒素ブローは行わない
方が望ましい。As the atmosphere during the above-mentioned preliminary firing, nitrogen blow or the like is usually performed, but it is preferable not to perform forced nitrogen blow from the viewpoint of suppressing unevenness in a large area.
【0039】以上、アレイ基板6の製造方法について説
明したが、このアレイ基板6を用いて液晶表示装置を形
成するまでの工程をさらに説明する。上記のアレイ基板
6上にアクリル樹脂を用いて凸状部の高さが3.5μm
で、直径が約12μmのスペーサ柱40を形成する。そ
して、洗浄工程を経た後に配向膜を塗布し、まず150
℃で窒素ブローなしで仮焼成し、その後、220℃で本
焼成を施した。アレイ基板6と対向基板7とはこれらの
配向膜を内側にして向かい合わされ、さらに、塗布され
るシール材で貼り合わされ、その後シール剤を熱硬化さ
せる。液晶9はシール材の一部に設けられる液晶注入口
から周知の減圧注入法で注入され、その後、注入口を封
止する。このとき、対向基板7の厚さは画素サイズに依
存するが、例えば、1画素が27μm程度であれば0.
4mmにすれば良い。The method for manufacturing the array substrate 6 has been described above. The steps up to forming a liquid crystal display device using the array substrate 6 will be further described. The height of the projections is 3.5 μm on the array substrate 6 using acrylic resin.
Thus, a spacer pillar 40 having a diameter of about 12 μm is formed. Then, after passing through a cleaning step, an alignment film is applied,
Preliminary firing was performed at 220 ° C. without nitrogen blowing, and then main firing was performed at 220 ° C. The array substrate 6 and the opposing substrate 7 face each other with these alignment films facing inward, are further bonded with a sealing material to be applied, and then the sealing agent is thermally cured. The liquid crystal 9 is injected by a well-known vacuum injection method from a liquid crystal injection port provided in a part of the sealing material, and then the injection port is sealed. At this time, the thickness of the counter substrate 7 depends on the pixel size.
What is necessary is just to make it 4 mm.
【0040】液晶パネル5が上述したようにして形成さ
れると、図示を省略した紫外線硬化型接着剤が対向基板
7上に塗布され、マイクロレンズアレイ4がこの対向基
板7上に重ねられ加圧される。これにより接着剤の厚さ
が10〜30μm程度に均一化される。When the liquid crystal panel 5 is formed as described above, an unillustrated ultraviolet curable adhesive is applied on the counter substrate 7, and the microlens array 4 is overlaid on the counter substrate 7 and pressed. Is done. Thereby, the thickness of the adhesive is made uniform to about 10 to 30 μm.
【0041】この後、マイクロレンズアレイ4は位置調
整機構を用いて位置合わせされた後、このマイクロレン
ズアレイ4のマイクロレンズ側に配置される紫外線照射
器から紫外線を照射して接着剤を硬化させることにより
対向基板7に固定される。Thereafter, the microlens array 4 is aligned using a position adjusting mechanism, and then the adhesive is cured by irradiating ultraviolet rays from an ultraviolet irradiator arranged on the microlens side of the microlens array 4. Thereby, it is fixed to the opposite substrate 7.
【0042】[0042]
【発明の効果】以上の説明によって明らかなように、本
発明によれば、スペーサ柱の周辺に生じる配向膜むらに
よる表示むらを抑制することにより、表示品位の高い液
晶表示装置及びその製造方法を提供することができる。As is clear from the above description, according to the present invention, a liquid crystal display device having high display quality and a method of manufacturing the same can be realized by suppressing display unevenness due to unevenness of an alignment film generated around spacer pillars. Can be provided.
【図1】本発明に係る液晶表示装置を構成するアレイ基
板の部分平面図。FIG. 1 is a partial plan view of an array substrate constituting a liquid crystal display device according to the present invention.
【図2】ダイクロイックミラーとマイクロレンズ付き液
晶表示装置を用いた投射型液晶表示装置の動作原理を説
明するための光学系統図。FIG. 2 is an optical system diagram for explaining the operation principle of a projection type liquid crystal display device using a dichroic mirror and a liquid crystal display device with microlenses.
【図3】図2に示したマイクロレンズが各色光を各色画
素の開口部に集光する状態を示した略図。FIG. 3 is a schematic diagram showing a state in which the microlens shown in FIG. 2 collects each color light into an opening of each color pixel.
【図4】図2に示した液晶表示装置の光入射側から見た
平面図。4 is a plan view of the liquid crystal display device shown in FIG. 2 as viewed from the light incident side.
【図5】図2に示した液晶表示装置の一部を破断して示
した斜視図。5 is a perspective view showing a part of the liquid crystal display device shown in FIG. 2 in a cutaway manner.
【図6】本発明の適用対象であるアレイ基板の等価回路
図。FIG. 6 is an equivalent circuit diagram of an array substrate to which the present invention is applied.
【図7】図6に示した等価回路に対応するアレイ基板の
詳細な構成を示す平面図及びその部分断面図。FIG. 7 is a plan view showing a detailed configuration of an array substrate corresponding to the equivalent circuit shown in FIG. 6, and a partial cross-sectional view thereof.
【図8】スペーサ柱を備えた従来の液晶表示装置の部分
断面図。FIG. 8 is a partial cross-sectional view of a conventional liquid crystal display device including a spacer column.
6A アレイ基板 20 ガラス基板 21 信号線 22 走査線 23,24 薄膜トランジスタ(TFT) 26 画素電極 28 容量極板 29 補助容量線 31,32 コンタクト部 33 ゲート絶縁膜 34 第1層間絶縁膜 35 第2の層間絶縁膜 36 遮光膜 37 第3の層間絶縁膜 38 開口部 39 遮光領域 40 スペーサ柱 41,42 配向膜 6A Array substrate 20 Glass substrate 21 Signal line 22 Scan line 23, 24 Thin film transistor (TFT) 26 Pixel electrode 28 Capacitive electrode plate 29 Auxiliary capacitance line 31, 32 Contact part 33 Gate insulating film 34 First interlayer insulating film 35 Second interlayer Insulating film 36 Light shielding film 37 Third interlayer insulating film 38 Opening 39 Light shielding region 40 Spacer pillar 41, 42 Alignment film
───────────────────────────────────────────────────── フロントページの続き (72)発明者 山 田 由 夏 埼玉県深谷市幡羅町1−9−2 株式会社 東芝深谷工場内 (72)発明者 濱 元 千 尋 埼玉県深谷市幡羅町1−9−2 株式会社 東芝深谷工場内 (72)発明者 降 矢 裕 明 神奈川県川崎市川崎区日進町7番地1 東 芝電子エンジニアリング株式会社内 Fターム(参考) 2H089 LA07 LA09 QA14 QA15 TA04 TA07 TA09 TA12 UA05 2H091 FA02Y FA29Z FA34Y FD14 FD18 GA06 GA08 GA11 GA13 GA17 LA11 LA12 LA16 MA07 2H092 JA24 JA46 JB64 KA04 KB25 NA04 NA25 NA27 PA02 PA03 PA06 PA08 PA09 RA05 ──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor Yoshikazu Yamada 1-9-2 Hara-cho, Fukaya-shi, Saitama Prefecture Toshiba Fukaya Plant Co., Ltd. (72) Inventor Chihiro Hamamoto 1-Hara-cho, Fukaya-shi, Saitama 9-2 Toshiba Fukaya Plant Co., Ltd. (72) Inventor Hiroaki Furuya 7-1 Nisshin-cho, Kawasaki-ku, Kawasaki-shi, Kanagawa F-term in Toshiba Electronic Engineering Co., Ltd. 2H089 LA07 LA09 QA14 QA15 TA04 TA07 TA09 TA12 UA05 2H091 FA02Y FA29Z FA34Y FD14 FD18 GA06 GA08 GA11 GA13 GA17 LA11 LA12 LA16 MA07 2H092 JA24 JA46 JB64 KA04 KB25 NA04 NA25 NA27 PA02 PA03 PA06 PA08 PA09 RA05
Claims (5)
の走査線、これらの走査線に対して絶縁物を介して交差
し、互いに略平行に配設された複数の信号線、前記走査
線と前記信号線とでそれぞれ囲まれる領域に設けられた
画素電極を有し、前記画素電極の中央領域を開口部と
し、この開口部を除く領域を遮光領域とするアレイ基板
と、前記アレイ基板に対向して設けられた対向基板と、
前記アレイ基板と前記対向基板との間に配向膜を介して
封入された液晶とを備えた液晶表示装置において、 前記アレイ基板と対向基板との間の前記遮光領域に配置
されると共に、それぞれ隣接する前記開口部まで略等距
離にある位置のうち、前記走査線の配設方向で1本おき
に、前記信号線の配設方向で少なくとも1画素おきに配
置されたスペーサ柱を備えたことを特徴とする液晶表示
装置。1. A plurality of scanning lines arranged substantially in parallel on a light-transmitting substrate, and a plurality of signals intersecting these scanning lines via an insulator and arranged substantially in parallel with each other. An array substrate having a pixel electrode provided in a region surrounded by each of the lines and the scanning lines and the signal lines, a central region of the pixel electrode as an opening, and a region excluding the opening as a light shielding region; A counter substrate provided to face the array substrate,
A liquid crystal display device comprising a liquid crystal sealed between the array substrate and the counter substrate with an alignment film interposed therebetween, wherein the liquid crystal display device is disposed in the light-shielding region between the array substrate and the counter substrate, and is adjacent to each other. And a spacer post disposed at every other position in the direction in which the scanning lines are disposed and at least every other pixel in the direction in which the signal lines are disposed, at positions substantially equidistant to the opening. Characteristic liquid crystal display device.
応し、 前記スペーサ柱を青に対する開口部に他の開口部よりも
多く隣接させたことを特徴とする請求項1に記載の液晶
表示装置。2. The method of claim 1, wherein the openings correspond to red, blue, and green, respectively, and the spacer post is adjacent to the opening for blue more than the other openings. Liquid crystal display.
外部領域の少なくとも一方に、前記スペーサ柱を配設す
ることを特徴とする請求項1又は2に記載の液晶表示装
置。3. The liquid crystal display device according to claim 1, wherein the spacer pillar is provided in at least one of an inner region and an outer region of the seal for enclosing the liquid crystal.
サ柱を、前記シールの内部に配設される前記スペーサ柱
よりも配設密度を粗にしたことを特徴とする請求項3に
記載の液晶表示装置。4. The arrangement according to claim 3, wherein said spacer pillars disposed outside said seal have a higher density than said spacer pillars disposed inside said seal. Liquid crystal display device.
の走査線、これらの走査線に対して絶縁物を介して交差
し、互いに略平行に配設された複数の信号線、前記走査
線と前記信号線とでそれぞれ囲まれる領域に設けられた
画素電極を有するアレイ基板を形成する工程と、前記ア
レイ基板上に液晶層の厚みを制御するスペーサ柱を形成
する工程と、前記アレイ基板上に配向膜を塗布する工程
と、前記配向膜を仮焼成する工程と、前記配向膜を本焼
成する工程とを備えた液晶表示装置の製造方法におい
て、 前記配向膜を仮焼成する温度を約140℃以上としたこ
とを特徴とする液晶表示装置の製造方法。5. A plurality of scanning lines disposed substantially in parallel on a light-transmitting substrate, and a plurality of signals intersecting these scanning lines via an insulator and disposed substantially in parallel with each other. Lines, a step of forming an array substrate having pixel electrodes provided in regions respectively surrounded by the scanning lines and the signal lines, and a step of forming spacer columns for controlling the thickness of a liquid crystal layer on the array substrate. A method of manufacturing a liquid crystal display device, comprising: a step of applying an alignment film on the array substrate; a step of temporarily firing the alignment film; and a step of fully firing the alignment film. A method of manufacturing the liquid crystal display device, wherein the temperature of the liquid crystal display device is set to about 140 ° C. or higher.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11190317A JP2001021900A (en) | 1999-07-05 | 1999-07-05 | Liquid crystal display device and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11190317A JP2001021900A (en) | 1999-07-05 | 1999-07-05 | Liquid crystal display device and method of manufacturing the same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001021900A true JP2001021900A (en) | 2001-01-26 |
Family
ID=16256170
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11190317A Pending JP2001021900A (en) | 1999-07-05 | 1999-07-05 | Liquid crystal display device and method of manufacturing the same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001021900A (en) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004151459A (en) * | 2002-10-31 | 2004-05-27 | Fujitsu Display Technologies Corp | Liquid crystal display device substrate and liquid crystal display device having the same |
| KR100443236B1 (en) * | 2000-11-09 | 2004-08-04 | 엔이씨 엘씨디 테크놀로지스, 엘티디. | Liquid crystal display device and method for manufacturing same and color filter substrate |
| US7102708B2 (en) | 2002-07-30 | 2006-09-05 | Sharp Kabushiki Kaisha | Color filter substrate with plurality of spacers having predetermined relative positions for selected ones of color filters and display device |
| US7202508B2 (en) | 2003-05-15 | 2007-04-10 | Seiko Epson Corporation | Electro-optical device and electronic apparatus device |
| JP2009069422A (en) * | 2007-09-12 | 2009-04-02 | Sony Corp | Liquid crystal display element and projection type liquid crystal display device |
| JP2013117744A (en) * | 2013-03-18 | 2013-06-13 | Sony Corp | Liquid crystal display element and projection liquid crystal display device |
| CN104377209A (en) * | 2014-11-24 | 2015-02-25 | 深圳市华星光电技术有限公司 | Thin film transistor array substrate and liquid crystal display device |
| CN108196408A (en) * | 2017-12-28 | 2018-06-22 | 深圳市华星光电技术有限公司 | The feeler switch of COA substrates and use its test method |
-
1999
- 1999-07-05 JP JP11190317A patent/JP2001021900A/en active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100443236B1 (en) * | 2000-11-09 | 2004-08-04 | 엔이씨 엘씨디 테크놀로지스, 엘티디. | Liquid crystal display device and method for manufacturing same and color filter substrate |
| US7102708B2 (en) | 2002-07-30 | 2006-09-05 | Sharp Kabushiki Kaisha | Color filter substrate with plurality of spacers having predetermined relative positions for selected ones of color filters and display device |
| US7522252B2 (en) | 2002-07-30 | 2009-04-21 | Sharp Kabushiki Kaisha | Color filter substrate and display device |
| JP2004151459A (en) * | 2002-10-31 | 2004-05-27 | Fujitsu Display Technologies Corp | Liquid crystal display device substrate and liquid crystal display device having the same |
| US7202508B2 (en) | 2003-05-15 | 2007-04-10 | Seiko Epson Corporation | Electro-optical device and electronic apparatus device |
| JP2009069422A (en) * | 2007-09-12 | 2009-04-02 | Sony Corp | Liquid crystal display element and projection type liquid crystal display device |
| JP2013117744A (en) * | 2013-03-18 | 2013-06-13 | Sony Corp | Liquid crystal display element and projection liquid crystal display device |
| CN104377209A (en) * | 2014-11-24 | 2015-02-25 | 深圳市华星光电技术有限公司 | Thin film transistor array substrate and liquid crystal display device |
| WO2016082236A1 (en) * | 2014-11-24 | 2016-06-02 | 深圳市华星光电技术有限公司 | Thin-film transistor array substrate and liquid crystal display apparatus |
| CN104377209B (en) * | 2014-11-24 | 2017-08-04 | 深圳市华星光电技术有限公司 | Thin-film transistor array base-plate and liquid crystal display device |
| CN108196408A (en) * | 2017-12-28 | 2018-06-22 | 深圳市华星光电技术有限公司 | The feeler switch of COA substrates and use its test method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100516558B1 (en) | Liquid crystal device substrate, liquid crystal device and projection display device | |
| JP3399432B2 (en) | Electro-optical device manufacturing method and electro-optical device | |
| EP1132765B1 (en) | Liquid crystal device | |
| JP3992797B2 (en) | Liquid crystal display | |
| JPWO1998016868A1 (en) | Substrate for liquid crystal device, liquid crystal device and projection display device | |
| KR100218767B1 (en) | LCD Display | |
| KR100392022B1 (en) | Liquid crystal device, Projection display device, and Method of manufacturing the liquid crystal device | |
| KR20010040214A (en) | Liquid crystal display panel and method of fabricating the same | |
| JP2001337334A (en) | Manufacturing method of liquid crystal display device | |
| JP2001021900A (en) | Liquid crystal display device and method of manufacturing the same | |
| KR20040055688A (en) | Manufacturing method for electrooptical substrate, electrooptical apparatus, and manufacturing method for same | |
| KR100538598B1 (en) | Electrooptical device, method for manufacturing the same, liquid crystal device and projection display device | |
| JP4221827B2 (en) | Electro-optical device, method of manufacturing electro-optical device, and electronic apparatus | |
| JPH08171101A (en) | Liquid crystal display manufacturing method | |
| JP3719430B2 (en) | Substrate for liquid crystal device, liquid crystal device, and projection display device | |
| JP3783500B2 (en) | Electro-optical device and projection display device | |
| JP2001033820A (en) | Electro-optical device, method of manufacturing the same, and projection display device | |
| JP4058869B2 (en) | Electro-optical device, manufacturing method thereof, and projector | |
| JP4048714B2 (en) | Liquid crystal device and manufacturing method thereof, projection display device | |
| JP3767204B2 (en) | Electro-optic device | |
| JP4613430B2 (en) | Liquid crystal device and projection display device | |
| JP3148186B2 (en) | Display panel associated with light collector and alignment method for the display panel | |
| JP3419374B2 (en) | Liquid crystal display | |
| JP2001255555A (en) | Liquid crystal display device and array substrate | |
| JP2003255376A (en) | Liquid crystal display device and manufacturing method thereof |