JP2001094362A - 送信アンプ - Google Patents
送信アンプInfo
- Publication number
- JP2001094362A JP2001094362A JP26680899A JP26680899A JP2001094362A JP 2001094362 A JP2001094362 A JP 2001094362A JP 26680899 A JP26680899 A JP 26680899A JP 26680899 A JP26680899 A JP 26680899A JP 2001094362 A JP2001094362 A JP 2001094362A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- external connection
- base
- integrated circuit
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】 半導体集積回路に内蔵された送信アンプで高
出力を得る。 【解決手段】 カレントミラー対を構成するトランジス
タのベースを第２の外部接続端子７および第３の外部接
続端子８よりインダクタ９を介して互いに接続し、エミ
ッタを第１の外部接続端子により接地し、第１のトラン
ジスタ２のベースと第１の外部接続端子６をコンデンサ
５を介して接続する。
出力を得る。 【解決手段】 カレントミラー対を構成するトランジス
タのベースを第２の外部接続端子７および第３の外部接
続端子８よりインダクタ９を介して互いに接続し、エミ
ッタを第１の外部接続端子により接地し、第１のトラン
ジスタ２のベースと第１の外部接続端子６をコンデンサ
５を介して接続する。
Description
【０００１】
【発明の属する技術分野】本発明は、通信機器などの送
信信号の増幅に用いられる送信アンプに関し、特に複数
の機能ブロックを内蔵した半導体集積回路上に送信用お
よびバイアス回路用のトランジスタを内蔵した構成の送
信アンプに関するものである。
信信号の増幅に用いられる送信アンプに関し、特に複数
の機能ブロックを内蔵した半導体集積回路上に送信用お
よびバイアス回路用のトランジスタを内蔵した構成の送
信アンプに関するものである。
【０００２】
【従来の技術】図５は、従来の送信アンプの回路図であ
る。図５を用いて従来の送信アンプについて説明する。
図５において、１は半導体集積回路、２は第１のトラン
ジスタ、３は第２のトランジスタ、４は定電流源、５は
コンデンサ、６は第１の外部接続端子、１０は高周波信
号源、１１はパッケージのインダクタンス成分、１３は
出力端子、１５は抵抗である。
る。図５を用いて従来の送信アンプについて説明する。
図５において、１は半導体集積回路、２は第１のトラン
ジスタ、３は第２のトランジスタ、４は定電流源、５は
コンデンサ、６は第１の外部接続端子、１０は高周波信
号源、１１はパッケージのインダクタンス成分、１３は
出力端子、１５は抵抗である。
【０００３】半導体集積回路１には、第１および第２の
トランジスタ２、３と、定電流源４、コンデンサ５、抵
抗１５および高周波信号源１０が構成されている。ここ
で、半導体集積回路はシリコン基板上に各回路素子を形
成したものである。定電流源４が第１のトランジスタ２
のコレクタに接続されており、コレクタとベースが接続
されている。また、第１のトランジスタ２のベースと第
２のトランジスタ３のベースが、抵抗１５を介して接続
されている。また、第１および第２のトランジスタ２、
３のエミッタが共に第１の外部接続端子６に接続される
ことにより、第１および第２のトランジスタ２、３がカ
レントミラー対を構成している。
トランジスタ２、３と、定電流源４、コンデンサ５、抵
抗１５および高周波信号源１０が構成されている。ここ
で、半導体集積回路はシリコン基板上に各回路素子を形
成したものである。定電流源４が第１のトランジスタ２
のコレクタに接続されており、コレクタとベースが接続
されている。また、第１のトランジスタ２のベースと第
２のトランジスタ３のベースが、抵抗１５を介して接続
されている。また、第１および第２のトランジスタ２、
３のエミッタが共に第１の外部接続端子６に接続される
ことにより、第１および第２のトランジスタ２、３がカ
レントミラー対を構成している。
【０００４】第１のトランジスタ２のベースがコンデン
サ５を介してエミッタに接続されている。第１の外部接
続端子６は半導体集積回路１の外にあるグランドに接続
されている。ここで半導体集積回路１はパッケージに収
容されており、グランドとの接続はパッケージのワイヤ
およびリードを介して行われる。そのため、前記ワイヤ
およびリードに起因するインダクタンスとして、パッケ
ージのインダクタンス成分１１が存在する。
サ５を介してエミッタに接続されている。第１の外部接
続端子６は半導体集積回路１の外にあるグランドに接続
されている。ここで半導体集積回路１はパッケージに収
容されており、グランドとの接続はパッケージのワイヤ
およびリードを介して行われる。そのため、前記ワイヤ
およびリードに起因するインダクタンスとして、パッケ
ージのインダクタンス成分１１が存在する。
【０００５】第２のトランジスタ３のコレクタはチョー
クコイル１２および出力端子１３に接続されている。そ
して、高周波信号源１０からの高周波信号が第２のトラ
ンジスタ３のベースに入力されると、増幅された信号が
出力端子１３より出力される。
クコイル１２および出力端子１３に接続されている。そ
して、高周波信号源１０からの高周波信号が第２のトラ
ンジスタ３のベースに入力されると、増幅された信号が
出力端子１３より出力される。
【０００６】ここで、抵抗１５とコンデンサ５はローパ
スフィルタの働きをしており、高周波信号が第１のトラ
ンジスタ２側に漏れないようにするためのものである。
スフィルタの働きをしており、高周波信号が第１のトラ
ンジスタ２側に漏れないようにするためのものである。
【０００７】
【発明が解決しようとする課題】しかしながら、上記の
従来例に示す送信アンプでは高出力時に利得が低下する
ため、十分な出力が得られないという課題があった。
従来例に示す送信アンプでは高出力時に利得が低下する
ため、十分な出力が得られないという課題があった。
【０００８】図２に図５の送信アンプの入出力特性を示
す。図２において破線でプロットした特性が従来例の入
出力特性を示している。図２より、小信号入力時（入力
−３０ｄＢｍ）の利得は１０ｄＢであるが、入力電力を
大きくするにつれて利得が低下している。そして、大信
号入力時（入力０ｄＢｍ）には利得が３ｄＢまで低下
し、出力が３ｄＢｍしか出ていない。
す。図２において破線でプロットした特性が従来例の入
出力特性を示している。図２より、小信号入力時（入力
−３０ｄＢｍ）の利得は１０ｄＢであるが、入力電力を
大きくするにつれて利得が低下している。そして、大信
号入力時（入力０ｄＢｍ）には利得が３ｄＢまで低下
し、出力が３ｄＢｍしか出ていない。
【０００９】この様に利得が低下する原因は、図５にお
いて高周波信号をカットするためのローパスフィルタに
抵抗１５を用いていることにある。入力電力が大きくな
るとベース電流が増加し、コレクタ電流が増加して出力
電力が増加する。ここで、ベース電流の増加に伴い抵抗
１５での電圧降下が大きくなるため、第２のトランジス
タ３のベースバイアス電位が低下し、これがコレクタ電
流を抑える方向に働くためである。
いて高周波信号をカットするためのローパスフィルタに
抵抗１５を用いていることにある。入力電力が大きくな
るとベース電流が増加し、コレクタ電流が増加して出力
電力が増加する。ここで、ベース電流の増加に伴い抵抗
１５での電圧降下が大きくなるため、第２のトランジス
タ３のベースバイアス電位が低下し、これがコレクタ電
流を抑える方向に働くためである。
【００１０】これに対して、高出力時の利得低下を抑え
る方法として初期電流を大きく設定する方法がある。こ
の方法の弊害として小信号入力時にも大きなコレクタ電
流が流れるために、小信号時の動作効率が著しく低下す
ることがあげられる。また、トランジスタの増幅率ｈｆ
ｅ等のばらつきなどにより特性が変化するため、特に半
導体集積回路に送信アンプを内蔵した場合に安定した特
性を得ることが難しく歩留まり低下となる。また、温度
特性も悪くなる傾向にある。
る方法として初期電流を大きく設定する方法がある。こ
の方法の弊害として小信号入力時にも大きなコレクタ電
流が流れるために、小信号時の動作効率が著しく低下す
ることがあげられる。また、トランジスタの増幅率ｈｆ
ｅ等のばらつきなどにより特性が変化するため、特に半
導体集積回路に送信アンプを内蔵した場合に安定した特
性を得ることが難しく歩留まり低下となる。また、温度
特性も悪くなる傾向にある。
【００１１】従来の送信アンプのもう一つの問題とし
て、集積回路内の他の機能回路ブロックへの高周波信号
の漏れが大きいという課題があった。図５において、第
１および第２のトランジスタ２、３のエミッタは共通の
第１の外部接続端子６を経由してグランドに接続されて
いる。ここで、パッケージのインダクタンス成分１１が
共通インピーダンスとなるため、アンプ回路として動作
している第１のトランジスタ２に流れる大きな高周波信
号の電圧の一部が前記パッケージのインダクタンス成分
１１に励起される。この電圧がバイアス回路として動作
している第１のトランジスタ２に伝わってしまう。これ
によりバイアス電圧が変動するという問題が生じる。ま
た、この電圧が第１のトランジスタを通じて定電流源４
に漏れてしまう。そして、定電流源４からカレントミラ
ー等で接続された他の機能回路ブロックにも高周波信号
が漏れ、いわゆるアイソレーション劣化を引き起こす。
例えば、図５に示す高周波信号源１０に漏れるとノイズ
特性の劣化あるいは帰還による発振現象を引き起こす場
合もある。このような現象は、特に通信機能を集積した
集積回路では、問題となる。
て、集積回路内の他の機能回路ブロックへの高周波信号
の漏れが大きいという課題があった。図５において、第
１および第２のトランジスタ２、３のエミッタは共通の
第１の外部接続端子６を経由してグランドに接続されて
いる。ここで、パッケージのインダクタンス成分１１が
共通インピーダンスとなるため、アンプ回路として動作
している第１のトランジスタ２に流れる大きな高周波信
号の電圧の一部が前記パッケージのインダクタンス成分
１１に励起される。この電圧がバイアス回路として動作
している第１のトランジスタ２に伝わってしまう。これ
によりバイアス電圧が変動するという問題が生じる。ま
た、この電圧が第１のトランジスタを通じて定電流源４
に漏れてしまう。そして、定電流源４からカレントミラ
ー等で接続された他の機能回路ブロックにも高周波信号
が漏れ、いわゆるアイソレーション劣化を引き起こす。
例えば、図５に示す高周波信号源１０に漏れるとノイズ
特性の劣化あるいは帰還による発振現象を引き起こす場
合もある。このような現象は、特に通信機能を集積した
集積回路では、問題となる。
【００１２】
【課題を解決するための手段】本発明は、半導体集積回
路に内蔵されたカレントミラー対を構成する第１および
第２のトランジスタの両ベースを第２および第３の外部
接続端子よりインダクタを介して互いに接続し、第１お
よび第２のトランジスタのエミッタを第１の外部接続端
子より接地し、第１のトランジスタのベースと第１のト
ランジスタのエミッタをコンデンサを介して接続するこ
とにより、高出力時にベース電流が増加したときにもベ
ースバイアス電位の変化がなく、高出力が得られる送信
アンプを実現するのである。また、半導体集積回路内の
他の機能回路ブロックへのアイソレーション強化を実現
するものである。
路に内蔵されたカレントミラー対を構成する第１および
第２のトランジスタの両ベースを第２および第３の外部
接続端子よりインダクタを介して互いに接続し、第１お
よび第２のトランジスタのエミッタを第１の外部接続端
子より接地し、第１のトランジスタのベースと第１のト
ランジスタのエミッタをコンデンサを介して接続するこ
とにより、高出力時にベース電流が増加したときにもベ
ースバイアス電位の変化がなく、高出力が得られる送信
アンプを実現するのである。また、半導体集積回路内の
他の機能回路ブロックへのアイソレーション強化を実現
するものである。
【００１３】
【発明の実施の形態】半導体集積回路に内蔵されたカレ
ントミラー対の親側を構成する第１のトランジスタと、
前記カレントミラー対の子側を構成する第２のトランジ
スタと、前記半導体集積回路に内蔵された定電流源およ
びコンデンサと、前記半導体集積回路に設けられた第
１、第２および第３の外部接続端子と、インダクタンス
を備え、前記定電流源を前記第１のトランジスタのコレ
クターに接続し、前記第１のトランジスタのコレクタと
ベースを接続し、前記第１および第２のトランジスタの
エミッタを前記第１の外部接続端子を介してグランドま
たは電源に接続し、前記第１のトランジスタのベースと
前記第１のトランジスタのエミッタを前記コンデンサを
介して接続し、前記第１および第２のトランジスタのベ
ースをそれぞれ前記第２および第３の外部接続端子に接
続し、前記第２および第３の外部接続端子を前記インダ
クタンスを介して接続し、前記第２のトランジスタのベ
ースに高周波信号を入力することにより増幅を行うもの
である。そして高出力時にもベースバイアス電位が低下
しないため、利得低下が生じず、高出力が得られる。
ントミラー対の親側を構成する第１のトランジスタと、
前記カレントミラー対の子側を構成する第２のトランジ
スタと、前記半導体集積回路に内蔵された定電流源およ
びコンデンサと、前記半導体集積回路に設けられた第
１、第２および第３の外部接続端子と、インダクタンス
を備え、前記定電流源を前記第１のトランジスタのコレ
クターに接続し、前記第１のトランジスタのコレクタと
ベースを接続し、前記第１および第２のトランジスタの
エミッタを前記第１の外部接続端子を介してグランドま
たは電源に接続し、前記第１のトランジスタのベースと
前記第１のトランジスタのエミッタを前記コンデンサを
介して接続し、前記第１および第２のトランジスタのベ
ースをそれぞれ前記第２および第３の外部接続端子に接
続し、前記第２および第３の外部接続端子を前記インダ
クタンスを介して接続し、前記第２のトランジスタのベ
ースに高周波信号を入力することにより増幅を行うもの
である。そして高出力時にもベースバイアス電位が低下
しないため、利得低下が生じず、高出力が得られる。
【００１４】また、半導体集積回路に内蔵されたカレン
トミラー対の親側を構成する第１のトランジスタと、前
記カレントミラー対の子側を構成する第２のトランジス
タと、前記半導体集積回路に内蔵された定電流源および
コンデンサと、前記半導体集積回路に設けられた第１、
第２、第３および第４の外部接続端子と、インダクタン
スを備え、前記定電流源を前記第１のトランジスタのコ
レクターに接続し、前記第１のトランジスタのコレクタ
とベースを接続し、前記第１のトランジスタのエミッタ
を前記第１の外部接続端子を介してグランドまたは電源
に接続し、前記第２のトランジスタのエミッタを前記第
４の外部接続端子を介してグランドまたは電源に接続
し、前記第１のトランジスタのベースと前記第１のトラ
ンジスタのエミッタを前記コンデンサを介して接続し、
前記第１および第２のトランジスタのベースをそれぞれ
前記第２および第３の外部接続端子に接続し、前記第２
および第３の外部接続端子を前記インダクタンスを介し
て接続し、前記第２のトランジスタのベースに高周波信
号を入力することにより増幅を行うものである。そし
て、第１のトランジスタのエミッタの接地端子と、第２
のトランジスタのエミッタの接地端子を独立に設けてい
るため、第１のトランジスタを含むバイアス回路側に高
周波信号が漏れないようにでき、安定した特性が得られ
る。そして、半導体集積回路内の他の機能回路ブロック
に高周波信号が漏れることを防ぐことができる。
トミラー対の親側を構成する第１のトランジスタと、前
記カレントミラー対の子側を構成する第２のトランジス
タと、前記半導体集積回路に内蔵された定電流源および
コンデンサと、前記半導体集積回路に設けられた第１、
第２、第３および第４の外部接続端子と、インダクタン
スを備え、前記定電流源を前記第１のトランジスタのコ
レクターに接続し、前記第１のトランジスタのコレクタ
とベースを接続し、前記第１のトランジスタのエミッタ
を前記第１の外部接続端子を介してグランドまたは電源
に接続し、前記第２のトランジスタのエミッタを前記第
４の外部接続端子を介してグランドまたは電源に接続
し、前記第１のトランジスタのベースと前記第１のトラ
ンジスタのエミッタを前記コンデンサを介して接続し、
前記第１および第２のトランジスタのベースをそれぞれ
前記第２および第３の外部接続端子に接続し、前記第２
および第３の外部接続端子を前記インダクタンスを介し
て接続し、前記第２のトランジスタのベースに高周波信
号を入力することにより増幅を行うものである。そし
て、第１のトランジスタのエミッタの接地端子と、第２
のトランジスタのエミッタの接地端子を独立に設けてい
るため、第１のトランジスタを含むバイアス回路側に高
周波信号が漏れないようにでき、安定した特性が得られ
る。そして、半導体集積回路内の他の機能回路ブロック
に高周波信号が漏れることを防ぐことができる。
【００１５】また、半導体集積回路に内蔵されたカレン
トミラー対の親側を構成する第１のトランジスタと、前
記カレントミラー対の子側を構成する第２のトランジス
タと、前記半導体集積回路に内蔵された定電流源と、前
記半導体集積回路に設けられた第１、第２、第３および
第４の外部接続端子と、インダクタンスと、コンデンサ
を備え、前記定電流源を前記第１のトランジスタのコレ
クターに接続し、前記第１のトランジスタのコレクタと
ベースを接続し、前記第１のトランジスタのエミッタを
前記第１の外部接続端子を介してグランドまたは電源に
接続し、前記第２のトランジスタのエミッタを前記第４
の外部接続端子を介してグランドまたは電源に接続し、
前記第１および第２のトランジスタのベースをそれぞれ
前記第２および第３の外部接続端子に接続し、前記第２
および第３の外部接続端子を前記インダクタンスを介し
て接続し、前記第２の外部接続端子を前記コンデンサを
介してグランドまたは電源に接続し、前記第２のトラン
ジスタのベースに高周波信号を入力することにより増幅
を行うものである。そして、第２のトランジスタを含む
アンプ回路と第１のトランジスタを含むバイアス回路と
が交流的に完全に独立となるため定電流源に高周波信号
が漏れることがなく、半導体集積回路内の他の機能回路
ブロックへ高周波信号が漏れることをさらに確実に抑え
ることができる。
トミラー対の親側を構成する第１のトランジスタと、前
記カレントミラー対の子側を構成する第２のトランジス
タと、前記半導体集積回路に内蔵された定電流源と、前
記半導体集積回路に設けられた第１、第２、第３および
第４の外部接続端子と、インダクタンスと、コンデンサ
を備え、前記定電流源を前記第１のトランジスタのコレ
クターに接続し、前記第１のトランジスタのコレクタと
ベースを接続し、前記第１のトランジスタのエミッタを
前記第１の外部接続端子を介してグランドまたは電源に
接続し、前記第２のトランジスタのエミッタを前記第４
の外部接続端子を介してグランドまたは電源に接続し、
前記第１および第２のトランジスタのベースをそれぞれ
前記第２および第３の外部接続端子に接続し、前記第２
および第３の外部接続端子を前記インダクタンスを介し
て接続し、前記第２の外部接続端子を前記コンデンサを
介してグランドまたは電源に接続し、前記第２のトラン
ジスタのベースに高周波信号を入力することにより増幅
を行うものである。そして、第２のトランジスタを含む
アンプ回路と第１のトランジスタを含むバイアス回路と
が交流的に完全に独立となるため定電流源に高周波信号
が漏れることがなく、半導体集積回路内の他の機能回路
ブロックへ高周波信号が漏れることをさらに確実に抑え
ることができる。
【００１６】
【実施例】以下、図面を参照して本発明の実施例につい
て説明する。
て説明する。
【００１７】（実施例１）図１は、本発明による送信ア
ンプの実施例１の構成を示す回路図である。
ンプの実施例１の構成を示す回路図である。
【００１８】図１を用いて本実施例の送信アンプについ
て説明する。図１において、１は半導体集積回路、２は
第１のトランジスタ、３は第２のトランジスタ、４は定
電流源、５はコンデンサ、６は第１の外部接続端子、７
は第２の外部接続端子、８は第３の外部接続端子、９は
インダクタ、１０は高周波信号源、１１はパッケージの
インダクタンス成分、１２はチョークコイル、１３は出
力端子である。
て説明する。図１において、１は半導体集積回路、２は
第１のトランジスタ、３は第２のトランジスタ、４は定
電流源、５はコンデンサ、６は第１の外部接続端子、７
は第２の外部接続端子、８は第３の外部接続端子、９は
インダクタ、１０は高周波信号源、１１はパッケージの
インダクタンス成分、１２はチョークコイル、１３は出
力端子である。
【００１９】半導体集積回路１には、第１および第２の
トランジスタ２、３と、定電流源４、コンデンサ５、お
よび高周波信号源１０が構成されている。ここで、半導
体集積回路はシリコン基板上に各回路素子を形成したも
のである。定電流源４が第１のトランジスタ２のコレク
タに接続されており、コレクタとベースが接続されてい
る。また、第１のトランジスタ２のベースと第２のトラ
ンジスタ３のベースがそれぞれ第２の外部接続端子７と
第３の外部接続端子８に接続されており、更に前記第２
および第３の外部接続端子７、８はインダクタ９を介し
て互いに接続されている。また、第１および第２のトラ
ンジスタ２、３のエミッタが共に第１の外部接続端子６
に接続されることにより、第１および第２のトランジス
タがカレントミラー対を構成している。そして、第１の
トランジスタ２のベースがコンデンサ５を介してエミッ
タに接続されている。
トランジスタ２、３と、定電流源４、コンデンサ５、お
よび高周波信号源１０が構成されている。ここで、半導
体集積回路はシリコン基板上に各回路素子を形成したも
のである。定電流源４が第１のトランジスタ２のコレク
タに接続されており、コレクタとベースが接続されてい
る。また、第１のトランジスタ２のベースと第２のトラ
ンジスタ３のベースがそれぞれ第２の外部接続端子７と
第３の外部接続端子８に接続されており、更に前記第２
および第３の外部接続端子７、８はインダクタ９を介し
て互いに接続されている。また、第１および第２のトラ
ンジスタ２、３のエミッタが共に第１の外部接続端子６
に接続されることにより、第１および第２のトランジス
タがカレントミラー対を構成している。そして、第１の
トランジスタ２のベースがコンデンサ５を介してエミッ
タに接続されている。
【００２０】第１の外部接続端子６はグランドに接続さ
れている。ここで半導体集積回路１はパッケージに収容
されており、グランドとの接続はパッケージのワイヤお
よびリードを介して行われる。そのため、前記ワイヤお
よびリードに起因するインダクタンスとしてパッケージ
のインダクタンス成分１１が存在する。第２のトランジ
スタ３のコレクタはチョークコイル１２および出力端子
１３に接続されている。
れている。ここで半導体集積回路１はパッケージに収容
されており、グランドとの接続はパッケージのワイヤお
よびリードを介して行われる。そのため、前記ワイヤお
よびリードに起因するインダクタンスとしてパッケージ
のインダクタンス成分１１が存在する。第２のトランジ
スタ３のコレクタはチョークコイル１２および出力端子
１３に接続されている。
【００２１】高周波信号源１０からの高周波信号が第２
のトランジスタ３のベースに入力入力されると、増幅さ
れた信号が出力端子１３より出力される。
のトランジスタ３のベースに入力入力されると、増幅さ
れた信号が出力端子１３より出力される。
【００２２】ここで、インダクタ９とコンデンサ５はロ
ーパスフィルタの働きをしており、高周波信号を第１の
トランジスタ２側に入力されないようにするためのもの
である。
ーパスフィルタの働きをしており、高周波信号を第１の
トランジスタ２側に入力されないようにするためのもの
である。
【００２３】図２に図１の送信アンプの入出力特性を示
す。図２において、実線でプロットした特性が本実施例
の入出力特性を示している。図２より、入力電力が大き
くなっても利得低下が起こらず、大信号入力時（入力０
ｄＢｍ）にも利得が１０ｄＢであり、出力は１０ｄＢｍ
が得られている。このようにベース間の接続にインダク
タ９を用いているため、高出力時に第２のトランジスタ
３のベース電流が増加してもベースバイアス電位が低下
することがなく、高出力な送信アンプを実現できる。
す。図２において、実線でプロットした特性が本実施例
の入出力特性を示している。図２より、入力電力が大き
くなっても利得低下が起こらず、大信号入力時（入力０
ｄＢｍ）にも利得が１０ｄＢであり、出力は１０ｄＢｍ
が得られている。このようにベース間の接続にインダク
タ９を用いているため、高出力時に第２のトランジスタ
３のベース電流が増加してもベースバイアス電位が低下
することがなく、高出力な送信アンプを実現できる。
【００２４】また、高周波信号源１０からの信号が小さ
いときには、ベース電流も小さくなるため、小信号出力
時にも良好な動作効率を得ることができる。そして、ベ
ース間の接続に抵抗を使った場合に比べて、電流増幅率
ｈｆｅのばらつきの影響を受けにくく、温度特性も改善
される。
いときには、ベース電流も小さくなるため、小信号出力
時にも良好な動作効率を得ることができる。そして、ベ
ース間の接続に抵抗を使った場合に比べて、電流増幅率
ｈｆｅのばらつきの影響を受けにくく、温度特性も改善
される。
【００２５】（実施例２）図３は、本発明による送信ア
ンプの実施例２の構成を示す回路図である。図３におい
て、１４は第４の外部接続端子である。また、図１と同
じ構成要素に同一の番号を付けて示した。
ンプの実施例２の構成を示す回路図である。図３におい
て、１４は第４の外部接続端子である。また、図１と同
じ構成要素に同一の番号を付けて示した。
【００２６】本実施例と上記の実施例１との違いは、第
１および第２のトランジスタ２、３のエミッタの接地を
独立に行った点である。すなわち第１のトランジスタ２
のエミッタは第１の外部接続端子６よりグランドに接続
されている。一方、第２のトランジスタ３のエミッタは
第４の外部接続端子１４よりグランドに接続されてい
る。ここで、第１のトランジスタ２のベースはコンデン
サ５を介して第１のトランジスタ２のエミッタに接続さ
れている。この点が特徴となっている。ここで、第１の
トランジスタ２のベースをコンデンサ５を介して第４の
外部接続端子１４に接続して接地すると十分な特性が得
られない。この構成の場合には、高出力時に第１のトラ
ンジスタ２のベース−エミッタ間に高周波信号が乗るた
め、第１のトランジスタ２で整流動作となりベースバイ
アス電位が急激に低下する。
１および第２のトランジスタ２、３のエミッタの接地を
独立に行った点である。すなわち第１のトランジスタ２
のエミッタは第１の外部接続端子６よりグランドに接続
されている。一方、第２のトランジスタ３のエミッタは
第４の外部接続端子１４よりグランドに接続されてい
る。ここで、第１のトランジスタ２のベースはコンデン
サ５を介して第１のトランジスタ２のエミッタに接続さ
れている。この点が特徴となっている。ここで、第１の
トランジスタ２のベースをコンデンサ５を介して第４の
外部接続端子１４に接続して接地すると十分な特性が得
られない。この構成の場合には、高出力時に第１のトラ
ンジスタ２のベース−エミッタ間に高周波信号が乗るた
め、第１のトランジスタ２で整流動作となりベースバイ
アス電位が急激に低下する。
【００２７】また、本実施例では、各エミッタの接地の
端子を独立としているため、第２のトランジスタ３を含
むアンプ回路の高周波信号が第１トランジスタ２を含む
バイアス回路に漏れにくい構成となっている。
端子を独立としているため、第２のトランジスタ３を含
むアンプ回路の高周波信号が第１トランジスタ２を含む
バイアス回路に漏れにくい構成となっている。
【００２８】すなわち、第２のトランジスタ３のエミッ
タは、第４の外部接続端子１４を経由して接地されるた
め、第１の外部接続端子６を経由して接地される第１の
トランジスタ２への高周波信号の漏れは小さくなる。そ
のため、バイアス電位変動への影響を小さくでき、また
定電流源４を通じての他の機能回路ブロックとのアイソ
レーション劣化を抑えることができる。
タは、第４の外部接続端子１４を経由して接地されるた
め、第１の外部接続端子６を経由して接地される第１の
トランジスタ２への高周波信号の漏れは小さくなる。そ
のため、バイアス電位変動への影響を小さくでき、また
定電流源４を通じての他の機能回路ブロックとのアイソ
レーション劣化を抑えることができる。
【００２９】（実施例３）図４は、本発明による送信ア
ンプの実施例３の構成を示す回路図である。図４におい
て、図１および図３と同じ構成要素に同一の番号を付け
て示した。
ンプの実施例３の構成を示す回路図である。図４におい
て、図１および図３と同じ構成要素に同一の番号を付け
て示した。
【００３０】本実施例と上記の第２の実施例との違い
は、コンデンサ５を半導体集積回路１の外に設けた点で
ある。すなわちインダクタ９と第２の外部接続端子７の
接続点をコンデンサ５を介してグランドに接続した構成
となっている。
は、コンデンサ５を半導体集積回路１の外に設けた点で
ある。すなわちインダクタ９と第２の外部接続端子７の
接続点をコンデンサ５を介してグランドに接続した構成
となっている。
【００３１】本実施例の特徴は、第１のトランジスタ２
を含むバイアス回路と第２のトランジスタ３を含むアン
プ回路とが、交流的に完全に分離されている点である。
パッケージのインダクタンス成分１１がそれぞれ第１、
第２、第３および第４の外部接続端子６、７、８、１４
にそれぞれ存在するが、本構成ではこのインダクタンス
成分の影響を受けず、コンデンサ５の接地により完全に
分離されている。
を含むバイアス回路と第２のトランジスタ３を含むアン
プ回路とが、交流的に完全に分離されている点である。
パッケージのインダクタンス成分１１がそれぞれ第１、
第２、第３および第４の外部接続端子６、７、８、１４
にそれぞれ存在するが、本構成ではこのインダクタンス
成分の影響を受けず、コンデンサ５の接地により完全に
分離されている。
【００３２】ここで半導体集積回路１に内蔵のコンデン
サでは、交流的に十分短絡するだけの容量を確保するこ
とが困難な上に、パッケージのインダクタンス成分１１
の存在のためにアイソレーション劣化が生じてしまう。
サでは、交流的に十分短絡するだけの容量を確保するこ
とが困難な上に、パッケージのインダクタンス成分１１
の存在のためにアイソレーション劣化が生じてしまう。
【００３３】上記実施例２の構成でもアイソレーション
を改善できるが、本構成では更に大きなアイソレーショ
ンを得ることができる。そして、他の機能回路ブロック
への高周波信号の漏れを抑えることができる。
を改善できるが、本構成では更に大きなアイソレーショ
ンを得ることができる。そして、他の機能回路ブロック
への高周波信号の漏れを抑えることができる。
【００３４】尚、第１のトランジスタの代わりに、ダイ
オードを用いても同様の効果を得ることが出来る。ま
た、高周波信号源を内蔵としたが、半導体集積回路の外
に構成してもよい。
オードを用いても同様の効果を得ることが出来る。ま
た、高周波信号源を内蔵としたが、半導体集積回路の外
に構成してもよい。
【００３５】
【発明の効果】以上の説明から明らかなように本発明の
発振器によれば、次の効果が得られる。
発振器によれば、次の効果が得られる。
【００３６】半導体集積回路に内蔵されたカレントミラ
ー対の親側を構成する第１のトランジスタと、前記カレ
ントミラー対の子側を構成する第２のトランジスタと、
前記半導体集積回路に内蔵された定電流源およびコンデ
ンサと、前記半導体集積回路に設けられた第１、第２お
よび第３の外部接続端子と、インダクタンスを備え、前
記定電流源を前記第１のトランジスタのコレクターに接
続し、前記第１のトランジスタのコレクタとベースを接
続し、前記第１および第２のトランジスタのエミッタを
前記第１の外部接続端子を介してグランドまたは電源に
接続し、前記第１のトランジスタのベースと前記第１の
トランジスタのエミッタを前記コンデンサを介して接続
し、前記第１および第２のトランジスタのベースをそれ
ぞれ前記第２および第３の外部接続端子に接続し、前記
第２および第３の外部接続端子を前記インダクタンスを
介して接続する構成としたため、高出力時にもベースバ
イアス電位が低下することがなく、高出力な送信アンプ
を実現できる。
ー対の親側を構成する第１のトランジスタと、前記カレ
ントミラー対の子側を構成する第２のトランジスタと、
前記半導体集積回路に内蔵された定電流源およびコンデ
ンサと、前記半導体集積回路に設けられた第１、第２お
よび第３の外部接続端子と、インダクタンスを備え、前
記定電流源を前記第１のトランジスタのコレクターに接
続し、前記第１のトランジスタのコレクタとベースを接
続し、前記第１および第２のトランジスタのエミッタを
前記第１の外部接続端子を介してグランドまたは電源に
接続し、前記第１のトランジスタのベースと前記第１の
トランジスタのエミッタを前記コンデンサを介して接続
し、前記第１および第２のトランジスタのベースをそれ
ぞれ前記第２および第３の外部接続端子に接続し、前記
第２および第３の外部接続端子を前記インダクタンスを
介して接続する構成としたため、高出力時にもベースバ
イアス電位が低下することがなく、高出力な送信アンプ
を実現できる。
【００３７】また、半導体集積回路に内蔵されたカレン
トミラー対の親側を構成する第１のトランジスタと、前
記カレントミラー対の子側を構成する第２のトランジス
タと、前記半導体集積回路に内蔵された定電流源と、前
記半導体集積回路に設けられた第１、第２、第３および
第４の外部接続端子と、インダクタンスと、コンデンサ
を備え、前記定電流源を前記第１のトランジスタのコレ
クターに接続し、前記第１のトランジスタのコレクタと
ベースを接続し、前記第１のトランジスタのエミッタを
前記第１の外部接続端子を介してグランドまたは電源に
接続し、前記第２のトランジスタのエミッタを前記第４
の外部接続端子を介してグランドまたは電源に接続し、
前記第１および第２のトランジスタのベースをそれぞれ
前記第２および第３の外部接続端子に接続し、前記第２
および第３の外部接続端子を前記インダクタンスを介し
て接続し、前記第２の外部接続端子を前記コンデンサを
介してグランドまたは電源に接続した構成としたため、
他の機能回路ブロックへの高周波信号の漏れを抑えるこ
とができる。
トミラー対の親側を構成する第１のトランジスタと、前
記カレントミラー対の子側を構成する第２のトランジス
タと、前記半導体集積回路に内蔵された定電流源と、前
記半導体集積回路に設けられた第１、第２、第３および
第４の外部接続端子と、インダクタンスと、コンデンサ
を備え、前記定電流源を前記第１のトランジスタのコレ
クターに接続し、前記第１のトランジスタのコレクタと
ベースを接続し、前記第１のトランジスタのエミッタを
前記第１の外部接続端子を介してグランドまたは電源に
接続し、前記第２のトランジスタのエミッタを前記第４
の外部接続端子を介してグランドまたは電源に接続し、
前記第１および第２のトランジスタのベースをそれぞれ
前記第２および第３の外部接続端子に接続し、前記第２
および第３の外部接続端子を前記インダクタンスを介し
て接続し、前記第２の外部接続端子を前記コンデンサを
介してグランドまたは電源に接続した構成としたため、
他の機能回路ブロックへの高周波信号の漏れを抑えるこ
とができる。
【図１】本発明の実施例１における送信アンプの回路図
【図２】同送信アンプの入出力特性図
【図３】本発明の実施例２における送信アンプの回路図
【図４】本発明の実施例３における送信アンプの回路図
【図５】従来の送信アンプの回路図
１ 半導体集積回路 ２ 第１のトランジスタ ３ 第２のトランジスタ ４ 定電流源 ５ コンデンサ ６ 第１の外部接続端子 ７ 第２の外部接続端子 ８ 第３の外部接続端子 ９ インダクタ １０ 高周波信号源 １１ パッケージのインダクタンス成分 １４ 第４の外部接続端子
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5J091 AA01 AA41 CA35 CA51 FA20 HA02 HA25 HA29 HA33 KA05 KA09 KA12 MA21 SA14 TA02 UW08 5J092 AA01 AA41 CA35 CA51 FA20 HA02 HA25 HA29 HA33 KA05 KA09 KA12 MA21 SA14 TA02
Claims (3)
- 【請求項１】半導体集積回路に内蔵されたカレントミラ
ー対の親側を構成する第１のトランジスタと、前記カレ
ントミラー対の子側を構成する第２のトランジスタと、
前記半導体集積回路に内蔵された定電流源およびコンデ
ンサと、前記半導体集積回路に設けられた第１、第２お
よび第３の外部接続端子と、インダクタンスを備え、前
記定電流源を前記第１のトランジスタのコレクターに接
続し、前記第１のトランジスタのコレクタとベースを接
続し、前記第１および第２のトランジスタのエミッタを
前記第１の外部接続端子を介してグランドまたは電源に
接続し、前記第１のトランジスタのベースと前記第１の
トランジスタのエミッタを前記コンデンサを介して接続
し、前記第１および第２のトランジスタのベースをそれ
ぞれ前記第２および第３の外部接続端子に接続し、前記
第２および第３の外部接続端子を前記インダクタンスを
介して接続し、前記第２のトランジスタのベースに高周
波信号を入力することにより増幅を行う送信アンプ。 - 【請求項２】半導体集積回路に内蔵されたカレントミラ
ー対の親側を構成する第１のトランジスタと、前記カレ
ントミラー対の子側を構成する第２のトランジスタと、
前記半導体集積回路に内蔵された定電流源およびコンデ
ンサと、前記半導体集積回路に設けられた第１、第２、
第３および第４の外部接続端子と、インダクタンスを備
え、前記定電流源を前記第１のトランジスタのコレクタ
ーに接続し、前記第１のトランジスタのコレクタとベー
スを接続し、前記第１のトランジスタのエミッタを前記
第１の外部接続端子を介してグランドまたは電源に接続
し、前記第２のトランジスタのエミッタを前記第４の外
部接続端子を介してグランドまたは電源に接続し、前記
第１のトランジスタのベースと前記第１のトランジスタ
のエミッタを前記コンデンサを介して接続し、前記第１
および第２のトランジスタのベースをそれぞれ前記第２
および第３の外部接続端子に接続し、前記第２および第
３の外部接続端子を前記インダクタンスを介して接続
し、前記第２のトランジスタのベースに高周波信号を入
力することにより増幅を行う送信アンプ。 - 【請求項３】半導体集積回路に内蔵されたカレントミラ
ー対の親側を構成する第１のトランジスタと、前記カレ
ントミラー対の子側を構成する第２のトランジスタと、
前記半導体集積回路に内蔵された定電流源と、前記半導
体集積回路に設けられた第１、第２、第３および第４の
外部接続端子と、インダクタンスと、コンデンサを備
え、前記定電流源を前記第１のトランジスタのコレクタ
ーに接続し、前記第１のトランジスタのコレクタとベー
スを接続し、前記第１のトランジスタのエミッタを前記
第１の外部接続端子を介してグランドまたは電源に接続
し、前記第２のトランジスタのエミッタを前記第４の外
部接続端子を介してグランドまたは電源に接続し、前記
第１および第２のトランジスタのベースをそれぞれ前記
第２および第３の外部接続端子に接続し、前記第２およ
び第３の外部接続端子を前記インダクタンスを介して接
続し、前記第２の外部接続端子を前記コンデンサを介し
てグランドまたは電源に接続し、前記第２のトランジス
タのベースに高周波信号を入力することにより増幅を行
う送信アンプ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26680899A JP2001094362A (ja) | 1999-09-21 | 1999-09-21 | 送信アンプ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26680899A JP2001094362A (ja) | 1999-09-21 | 1999-09-21 | 送信アンプ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001094362A true JP2001094362A (ja) | 2001-04-06 |
Family
ID=17435973
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26680899A Pending JP2001094362A (ja) | 1999-09-21 | 1999-09-21 | 送信アンプ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001094362A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007189522A (ja) * | 2006-01-13 | 2007-07-26 | Seiko Epson Corp | 演算増幅回路、駆動回路、電気光学装置及び電子機器 |
| JP2009165100A (ja) * | 2007-12-11 | 2009-07-23 | Hitachi Metals Ltd | 高周波増幅器及び高周波モジュール並びにそれらを用いた移動体無線機 |
| JP2010239481A (ja) * | 2009-03-31 | 2010-10-21 | Toshiba Corp | 半導体集積回路装置 |
| US7839217B2 (en) | 2007-12-11 | 2010-11-23 | Hitachi Metals, Ltd. | High-frequency amplifier, high-frequency module, and mobile wireless apparatus using the same |
-
1999
- 1999-09-21 JP JP26680899A patent/JP2001094362A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007189522A (ja) * | 2006-01-13 | 2007-07-26 | Seiko Epson Corp | 演算増幅回路、駆動回路、電気光学装置及び電子機器 |
| JP2009165100A (ja) * | 2007-12-11 | 2009-07-23 | Hitachi Metals Ltd | 高周波増幅器及び高周波モジュール並びにそれらを用いた移動体無線機 |
| US7839217B2 (en) | 2007-12-11 | 2010-11-23 | Hitachi Metals, Ltd. | High-frequency amplifier, high-frequency module, and mobile wireless apparatus using the same |
| JP2010239481A (ja) * | 2009-03-31 | 2010-10-21 | Toshiba Corp | 半導体集積回路装置 |
| US8040187B2 (en) | 2009-03-31 | 2011-10-18 | Kabushiki Kaisha Toshiba | Semiconductor integrated circuit device |
| US8149055B2 (en) | 2009-03-31 | 2012-04-03 | Kabushiki Kaisha Toshiba | Semiconductor integrated circuit device |
| US8410854B2 (en) | 2009-03-31 | 2013-04-02 | Kabushiki Kaisha Toshiba | Semiconductor integrated circuit device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6724263B2 (en) | High-frequency power amplifier | |
| KR101871811B1 (ko) | 잡음 필터를 사용한 ｍｅｍｓ 마이크로폰 | |
| GB2225683A (en) | High frequency amplifier prevents parametric oscillations | |
| AU2012245734B2 (en) | Low noise oscillators | |
| JP4271634B2 (ja) | 水晶発振回路 | |
| JP2001274639A (ja) | 半導体電力増幅器および多段モノリシック集積回路 | |
| US20040189387A1 (en) | Frequency characteristics-variable amplifying circuit and semiconductor integrated circuit device | |
| JPH09121173A (ja) | 電力増幅器を含む半導体装置 | |
| JP2001094362A (ja) | 送信アンプ | |
| US6005441A (en) | Amplifying circuit | |
| JPS625705A (ja) | 局部発振回路 | |
| US6208205B1 (en) | Amplifier circuit and method for reducing noise therein | |
| JP3231449B2 (ja) | マイクロ波回路 | |
| US7088184B2 (en) | High frequency amplifier in an integrated circuit | |
| WO2003009466A1 (fr) | Circuit de preamplification | |
| TWI383584B (zh) | 補償在相同封裝中之rf或微波電晶體之間之寄生耦接的方法、封裝電子裝置、rf放大器及微波放大器 | |
| US5739729A (en) | Voltage-controlled LC oscillator | |
| JP2004201317A (ja) | インピーダンス・マッチングの設計方法及び電子回路 | |
| US6388517B1 (en) | Input change-over type amplifier and frequency change-over type oscillator using the same | |
| JPH0653761A (ja) | 高周波増幅器 | |
| JP2010004304A (ja) | 電力増幅回路及び送信機並びに送受信機 | |
| JP2001077626A (ja) | バッファ回路付き発振器 | |
| JPH11330873A (ja) | 送信アンプ | |
| JP2706194B2 (ja) | 電流増幅回路 | |
| JP2001094361A (ja) | 高周波増幅回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060920 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20061012 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090507 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090519 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090709 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20091119 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20091124 |