JP2001094170A - Hall element - Google Patents
Hall elementInfo
- Publication number
- JP2001094170A JP2001094170A JP26736599A JP26736599A JP2001094170A JP 2001094170 A JP2001094170 A JP 2001094170A JP 26736599 A JP26736599 A JP 26736599A JP 26736599 A JP26736599 A JP 26736599A JP 2001094170 A JP2001094170 A JP 2001094170A
- Authority
- JP
- Japan
- Prior art keywords
- conductive layer
- hall element
- carrier concentration
- present
- semi
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims abstract description 21
- 239000013078 crystal Substances 0.000 claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 230000035945 sensitivity Effects 0.000 abstract description 9
- 239000010410 layer Substances 0.000 description 60
- 238000000034 method Methods 0.000 description 11
- 239000000969 carrier Substances 0.000 description 9
- 238000012360 testing method Methods 0.000 description 8
- 238000009826 distribution Methods 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 5
- 239000010408 film Substances 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- WPYVAWXEWQSOGY-UHFFFAOYSA-N indium antimonide Chemical compound [Sb]#[In] WPYVAWXEWQSOGY-UHFFFAOYSA-N 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 238000001721 transfer moulding Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 238000002109 crystal growth method Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Landscapes
- Hall/Mr Elements (AREA)
Abstract
(57)【要約】
【課題】 入出力抵抗や積感度等のホール素子特性が長
期間に渡り安定した新規なＧａＡｓホール素子の構造を
提供することにある。
【解決手段】 半絶縁性ＧａＡｓ結晶基板２上に、感磁
部を形成したホール素子１において、感磁部の導電層構
造を、半絶縁性ＧａＡｓ結晶基板２上に形成したキャリ
ア濃度の異なる二層以上の導電層で形成すると共に、上
層の導電層４のキャリア濃度が下層の導電層３のキャリ
ア濃度よりも低くすることで解決している。
(57) [Problem] To provide a novel GaAs Hall element structure in which Hall element characteristics such as input / output resistance and product sensitivity are stable for a long period of time. SOLUTION: In a Hall element 1 having a magnetically sensitive portion formed on a semi-insulating GaAs crystal substrate 2, a conductive layer structure of the magnetically sensitive portion is formed on a semi-insulating GaAs crystal substrate 2 with a different carrier concentration. The problem is solved by forming the conductive layer with at least two layers and making the carrier concentration of the upper conductive layer 4 lower than the carrier concentration of the lower conductive layer 3.
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、半絶縁性ＧａＡｓ
結晶基板上に、感磁部を形成した、感磁素子の一つであ
るホール素子に係り、特に、感磁部の導電層の構造を改
良したホール素子に関するものである。The present invention relates to a semi-insulating GaAs.
The present invention relates to a Hall element, which is a type of a magneto-sensitive element having a magneto-sensitive part formed on a crystal substrate, and more particularly to a Hall element in which the structure of a conductive layer of the magneto-sensitive part is improved.
【０００２】[0002]
【従来の技術】ＧａＡｓホール素子は、ＩｎＳｂ（イン
ジュウムアンチモン）ホール素子に較べ、耐熱性とホー
ル電圧の磁束密度に対する直線性が良いため、ブラシレ
スモータ等の回転位置検出素子として多用されている。
それらの導電層は半絶縁性ＧａＡｓ基板を基にイオン注
入法で形成するか、あるいはエピタキシャル法を用いて
形成している。2. Description of the Related Art A GaAs Hall element is widely used as a rotational position detecting element of a brushless motor or the like because it has better heat resistance and linearity with respect to magnetic flux density of a Hall voltage than an InSb (indium antimony) Hall element.
These conductive layers are formed on the basis of a semi-insulating GaAs substrate by an ion implantation method or by an epitaxial method.
【０００３】イオン注入法の場合、導電層のキャリア濃
度分布はガウス分布に近い分布形状を示すが、分布の細
かな制御は不可能で、自然に形成される分布形状をその
まま利用している。In the case of the ion implantation method, the carrier concentration distribution of the conductive layer shows a distribution shape close to a Gaussian distribution, but fine control of the distribution is impossible, and the distribution shape formed naturally is used as it is.
【０００４】エピタキシャル法では、各層の製造条件を
変えることにより任意のキャリア濃度分布の形成は可能
であるが、製造の容易さとコストの点から、導電層全体
でキャリア濃度が一定である一層構造を用いている。In the epitaxial method, an arbitrary carrier concentration distribution can be formed by changing the manufacturing conditions of each layer. However, from the viewpoint of easiness of manufacturing and cost, a single-layer structure in which the carrier concentration is constant in the entire conductive layer is used. Used.
【０００５】図２に示すように、従来のホール素子２０
は、半絶縁性ＧａＡｓ結晶基板２１上に、導電層２２を
十字形状にパターニングして、これら四つの端子に電極
２３を形成する。その後、電極２３部以外の全体をシリ
コン酸化膜やシリコン窒化膜等の絶縁性薄膜２４で覆
い、個別のチップに切断し、トランスファモールド法で
組み立てて構成される。[0005] As shown in FIG.
In this method, a conductive layer 22 is patterned in a cross shape on a semi-insulating GaAs crystal substrate 21 to form electrodes 23 at these four terminals. Thereafter, the entire structure other than the electrodes 23 is covered with an insulating thin film 24 such as a silicon oxide film or a silicon nitride film, cut into individual chips, and assembled by transfer molding.
【０００６】上記パターニングされた十字形状の導電層
２２部分は感磁部と呼び、この部分に印加される磁界に
よってホール電圧が発生する。The patterned cross-shaped conductive layer 22 is called a magnetic sensing portion, and a magnetic field applied to this portion generates a Hall voltage.
【０００７】[0007]
【発明が解決しようとする課題】しかしながら、従来の
ブラシレスモータ等に用いる回転位置検出用のホール素
子２０は、信頼性に関し、厳密な特性の安定性が要求さ
れていなかった。長期間の使用で、入出力抵抗や積感度
等のホール素子特性が数％程度変動しても使用上大きな
障害にならなかった。However, the Hall element 20 for detecting the rotational position used in a conventional brushless motor or the like does not require strict stability in terms of reliability. Even when the Hall element characteristics such as input / output resistance and product sensitivity fluctuated by about several% in a long-term use, no major obstacle was observed in use.
【０００８】一方、最近利用が試みられているホール素
子を用いた電流や電力等の電気計測装置では、上記のよ
うなホール素子特性が使用環境で長期に渡って安定して
いることが最も重要であり、従来のホール素子２０は、
長期間使用すると、入出力抵抗や積感度等のホール素子
特性が変動してしまうという問題があり、信頼性が不十
分な状況となってきた。On the other hand, in an electrical measuring device such as a current or a power using a Hall element which has recently been attempted to be used, it is most important that the Hall element characteristics as described above are stable in a use environment for a long period of time. And the conventional Hall element 20 is
When used for a long period of time, there is a problem that Hall element characteristics such as input / output resistance and product sensitivity fluctuate, resulting in a situation where reliability is insufficient.
【０００９】本発明の目的は、上記した問題点に鑑みて
なされたもので、入出力抵抗や積感度等のホール素子特
性が長期間に渡り安定したホール素子を提供することに
ある。An object of the present invention has been made in view of the above-mentioned problems, and an object of the present invention is to provide a Hall element having stable Hall element characteristics such as input / output resistance and product sensitivity over a long period of time.
【００１０】[0010]
【課題を解決するための手段】本発明は上記目的を達成
するために、請求項１の発明は、半絶縁性ＧａＡｓ結晶
基板上に、感磁部を形成したホール素子において、感磁
部の導電層構造を、半絶縁性ＧａＡｓ結晶基板上に形成
したキャリア濃度の異なる二層以上の導電層で形成する
と共に、上層の導電層のキャリア濃度が下層の導電層の
キャリア濃度よりも低くしたホール素子である。In order to achieve the above object, the present invention is directed to a Hall element having a magneto-sensitive portion formed on a semi-insulating GaAs crystal substrate. A hole in which the conductive layer structure is formed of two or more conductive layers having different carrier concentrations formed on a semi-insulating GaAs crystal substrate, and the carrier concentration of the upper conductive layer is lower than the carrier concentration of the lower conductive layer. Element.
【００１１】請求項２の発明は、上層の導電層のキャリ
ア濃度が、ｎ型で５×１０15個／ｃｍ3 〜１×１０17個
／ｃｍ3 であり、下層の導電層のキャリア濃度が、ｎ型
で１×１０16個／ｃｍ3 〜５×１０17個／ｃｍ3 である
請求項１記載のホール素子である。The carrier concentration of the upper conductive layer is 5 × 10 15 / cm 3 to 1 × 10 17 / cm 3 for the n-type, and the carrier concentration of the lower conductive layer is n-type. 2. The Hall element according to claim 1, wherein the n-type Hall element has a density of 1 × 10 16 / cm 3 to 5 × 10 17 / cm 3 .
【００１２】請求項３の発明は、上層の導電層の厚さが
２０ｎｍ〜５００ｎｍである請求項１または２記載のホ
ール素子である。A third aspect of the present invention is the Hall element according to the first or second aspect, wherein the thickness of the upper conductive layer is 20 nm to 500 nm.
【００１３】請求項４の発明は、導電層のシート抵抗が
室温で２００Ω〜３ｋΩである請求項１〜３いずれかに
記載のホール素子である。According to a fourth aspect of the present invention, there is provided the Hall element according to any one of the first to third aspects, wherein the sheet resistance of the conductive layer is 200 Ω to 3 kΩ at room temperature.
【００１４】上記構成によれば、上層にキャリア濃度の
低い層を形成し、これを空乏化し、実質的にキャリアの
存在する位置を表面からより深い位置に形成することに
なり、表面電位や表面で発生する応力の変動によるキャ
リア濃度の変動を軽減させることで、入出力抵抗や積感
度等ホール素子特性が長期間に渡り安定した新規なＧａ
Ａｓホール素子を実現できる。According to the above-described structure, a layer having a low carrier concentration is formed as an upper layer, the layer is depleted, and a position where carriers are substantially present is formed at a position deeper from the surface. A new Ga with stable Hall element characteristics such as input / output resistance and product sensitivity over a long period of time by reducing fluctuations in carrier concentration due to fluctuations in stress generated in
As Hall elements can be realized.
【００１５】[0015]
【発明の実施の形態】以下に、本発明の好適実施の形態
を添付図面にしたがって説明する。Preferred embodiments of the present invention will be described below with reference to the accompanying drawings.
【００１６】図１は、本発明の好適実施の形態であるホ
ール素子を示し、図１（ａ）は、その平面図、図１
（ｂ）は、そのＸ−Ｘ線断面を示したものである。FIG. 1 shows a Hall element according to a preferred embodiment of the present invention, and FIG.
(B) shows the cross section along the line XX.
【００１７】図１に示すように、本発明のホール素子１
は、半絶縁性のＧａＡｓ結晶基板２上に、感磁部となる
下層導電層３を形成し、その下層導電層３上に、上層導
電層４を形成し、この上層導電層４上に、絶縁層５を形
成し、さらに電極部６を形成して構成される。As shown in FIG. 1, the Hall element 1 of the present invention
Is formed on a semi-insulating GaAs crystal substrate 2, a lower conductive layer 3 serving as a magnetic sensing part, an upper conductive layer 4 is formed on the lower conductive layer 3, and an upper conductive layer 4 is formed on the upper conductive layer 4. An insulating layer 5 is formed, and an electrode section 6 is further formed.
【００１８】上層導電層４のキャリア濃度は、例えば、
ｎ型で５×１０15個／ｃｍ3 〜１×１０17個／ｃｍ3 と
し、下層導電層３のキャリア濃度は、例えば、ｎ型で１
×１０16個／ｃｍ3 〜５×１０17個／ｃｍ3 とする。さ
らに、上層導電層４の厚さは、２０ｎｍ〜５００ｎｍと
し、ＧａＡｓの表面電位（０．８Ｖ程度）によって上層
導電層４のキャリアをほぼ空乏化するようにしている。
また、導電層のシート抵抗を、例えば、室温で２００Ω
〜３ｋΩとなるようにしている。The carrier concentration of the upper conductive layer 4 is, for example,
5 × 10 15 / cm 3 to 1 × 10 17 / cm 3 for the n-type, and the carrier concentration of the lower conductive layer 3 is, for example, 1 for the n-type.
× 10 16 / cm 3 to 5 × 10 17 / cm 3 . Further, the thickness of the upper conductive layer 4 is set to 20 nm to 500 nm, and carriers in the upper conductive layer 4 are almost depleted by the surface potential of GaAs (about 0.8 V).
Further, the sheet resistance of the conductive layer is, for example, 200 Ω at room temperature.
３3 kΩ.
【００１９】このようにすることによって、本発明のホ
ール素子１は、実質的にキャリアの存在する下層導電層
３をＧａＡｓの結晶表面からより深い位置に形成するこ
とができ、表面電位や表面で発生する応力の変動による
キャリア濃度の変動を軽減することができる。By doing so, in the Hall element 1 of the present invention, the lower conductive layer 3 in which carriers are substantially present can be formed at a position deeper than the GaAs crystal surface, and the surface potential and the surface potential can be reduced. Variation in carrier concentration due to variation in generated stress can be reduced.
【００２０】このため、入出力抵抗や積感度等を長期間
に渡って安定化することができ、電流や電力等の電気計
測装置の主要部品として使用することが可能である。For this reason, input / output resistance, product sensitivity, and the like can be stabilized for a long period of time, and can be used as main components of an electric measurement device for measuring current, power, and the like.
【００２１】なお、本発明はＧａＡｓホール素子の導電
層の構造についてのものであり、上層にキャリア濃度の
低い層を形成し、これを空乏化し、実質的にキャリアの
存在する位置を表面からより深い位置に形成しようとす
るものである。従って、上層の導電層の厚さはＧａＡｓ
の表面電位でキャリアがほぼ空乏化される厚さが好まし
い。しかし、この厚さが設計値からずれた場合でも特性
改善の効果はあり、この厚さを厳密に規定するものでは
ない。The present invention relates to the structure of a conductive layer of a GaAs Hall element. A layer having a low carrier concentration is formed as an upper layer, and this layer is depleted. It is intended to be formed at a deep position. Therefore, the thickness of the upper conductive layer is GaAs.
It is preferable that the thickness is such that carriers are almost depleted at the surface potential. However, even when this thickness deviates from the design value, the effect of improving the characteristics is obtained, and this thickness is not strictly specified.
【００２２】次に、本発明のホール素子１の製作手順を
より具体的に説明する。Next, the procedure for manufacturing the Hall element 1 of the present invention will be described more specifically.
【００２３】図１に示すように、まず、半絶縁性のＧａ
Ａｓ結晶基板２上に、有機金属結晶成長方法（ＭＯＶＰ
Ｅ法）により、例えば、ｎ型で、キャリア濃度が１．５
×１０17個／ｃｍ3 で、厚さが１２５ｎｍの下層導電層
３を形成し、その下層導電層３上に、例えば、ｎ型で、
キャリア濃度が３×１０16個／ｃｍ3 で、厚さが２００
ｎｍの上層導電層４を形成した。As shown in FIG. 1, first, a semi-insulating Ga
On the As crystal substrate 2, an organic metal crystal growth method (MOVP
E method), for example, an n-type carrier concentration of 1.5
A lower conductive layer 3 of × 10 17 / cm 3 and a thickness of 125 nm is formed. On the lower conductive layer 3, for example, an n-type
Carrier concentration is 3 × 10 16 / cm 3 and thickness is 200
The upper conductive layer 4 was formed to have a thickness of 10 nm.
【００２４】この場合、ｎ型のＧａＡｓ結晶の表面電位
は約０．８Ｖあり、上層導電層４のキャリアはぼぼ空乏
化し、キャリアは実質的には下層導電層３中のみに存在
する。また、このときの導電層全体のシート抵抗は約７
５０Ωであった。In this case, the surface potential of the n-type GaAs crystal is about 0.8 V, the carriers in the upper conductive layer 4 are almost depleted, and the carriers exist substantially only in the lower conductive layer 3. The sheet resistance of the entire conductive layer at this time is about 7
It was 50Ω.
【００２５】次に、これら下層導電層３および上層導電
層４を、エッチングにより、十字状にパターニングし
た。Next, the lower conductive layer 3 and the upper conductive layer 4 were patterned in a cross shape by etching.
【００２６】そして、プラズマＣＶＤ法により、絶縁層
５として、例えば、全面に約０．５μｍのシリコン酸化
膜を形成し、十字状の四つの端子部のシリコン酸化膜を
除去し、ここに下層導電層３および上層導電層４へのオ
ーミック電極６ａ〜ｄを形成して、本発明のホール素子
１を製作した。Then, for example, a silicon oxide film of about 0.5 μm is formed on the entire surface as an insulating layer 5 by a plasma CVD method, and the silicon oxide films of the four cross-shaped terminal portions are removed. The ohmic electrodes 6a to 6d for the layer 3 and the upper conductive layer 4 were formed to manufacture the Hall element 1 of the present invention.
【００２７】この本発明のホール素子１との比較のため
に、図２の従来技術で説明したような導電層構造が一層
のホール素子２０も同時に製作した。For comparison with the Hall element 1 of the present invention, a Hall element 20 having a conductive layer structure as described in the prior art of FIG.
【００２８】このホール素子２０は、導電層２２が一層
であること以外、製作方法等、本発明のホール素子１の
プロセスと全く同じである。より具体的に説明すると、
導電層２２は、ｎ型でキャリア濃度が１．５×１０17個
／ｃｍ3 で、厚さが２１５ｎｍである。This Hall element 20 is exactly the same as the process of the Hall element 1 of the present invention, such as a manufacturing method, except that the conductive layer 22 is one layer. More specifically,
The conductive layer 22 is n-type, has a carrier concentration of 1.5 × 10 17 / cm 3 , and has a thickness of 215 nm.
【００２９】この場合、ＧａＡｓ結晶の表面電位は約
０．８Ｖのため、表面から深さ９０ｎｍまでのキャリア
は空乏化し、キャリアはその下部の１２５ｎｍの厚さの
みに存在する。また、導電層２２のシート抵抗は約７５
０Ωで、本発明のホール素子１の導電層のシート抵抗と
同じであった。そして、トランスファモールドによる個
別素子への組み立てプロセスは、従来のホール素子２０
と本発明のホール素子１は全く同様であり、同一ロット
で作成した。In this case, since the surface potential of the GaAs crystal is about 0.8 V, the carriers from the surface to a depth of 90 nm are depleted, and the carriers exist only in the lower portion having a thickness of 125 nm. The sheet resistance of the conductive layer 22 is about 75
0 Ω, which was the same as the sheet resistance of the conductive layer of the Hall element 1 of the present invention. The process of assembling individual elements by transfer molding is the same as the conventional Hall element 20.
And the Hall element 1 of the present invention were completely the same, and were manufactured in the same lot.
【００３０】次に、信頼性試験によって、本発明のホー
ル素子１と、従来のホール素子２０とを比較する。Next, the Hall element 1 of the present invention and the conventional Hall element 20 are compared by a reliability test.
【００３１】この信頼性試験は、１５０℃、１０００時
間の高温放置試験と、８５℃、相対湿度８５％、１００
０時間の耐湿性試験とを行うもので、これら２つの試験
下で、本発明のホール素子１と、従来のホール素子２０
とを動作させ、ホール素子特性である入出力抵抗および
積感度の初期値からの変化の割合を調べて表１に示し
た。The reliability test was performed at 150 ° C. for 1000 hours at a high temperature, and at 85 ° C. and a relative humidity of 85% for 100 hours.
A 0-hour moisture resistance test was performed. Under these two tests, the Hall element 1 of the present invention and the conventional Hall element 20 were tested.
Were operated, and the ratio of change from the initial value of the input / output resistance and the product sensitivity, which are the hall element characteristics, was examined and shown in Table 1.
【００３２】[0032]
【表１】 [Table 1]
【００３３】表１に示すように、本発明のホール素子１
は、耐湿性試験で小さな変化が認められたものの、高温
放置試験と耐湿性試験のいずれの試験に於いても、従来
のホール素子２０に比べ、大幅な特性の改善が得られ
た。特に高温放置試験では、従来のホール素子２０の特
性は大きく変化してしまうのに対し、本発明のホール素
子１の特性は全く変化を示さなかった。As shown in Table 1, the Hall element 1 of the present invention
Although a small change was observed in the moisture resistance test, in both the high-temperature storage test and the moisture resistance test, a significant improvement in characteristics was obtained as compared with the conventional Hall element 20. In particular, in the high-temperature storage test, the characteristics of the conventional Hall element 20 changed significantly, whereas the characteristics of the Hall element 1 of the present invention did not show any change.
【００３４】なお、上層の低キャリア濃度層の厚さを２
０ｎｍ〜５００ｎｍとした場合、十分な改善効果が認め
られ、また、導電層へのオーミックコンタクトをとるた
めに従来プロセスに比べ特別なプロセスを必要としない
ことも確認された。The thickness of the upper low carrier concentration layer is set to 2
In the case of 0 nm to 500 nm, a sufficient improvement effect was recognized, and it was also confirmed that a special process was not required to make ohmic contact with the conductive layer as compared with the conventional process.
【００３５】以上説明してきたように、本発明のホール
素子は、感磁部の導電層構造が半絶縁性ＧａＡｓ結晶基
板上に形成されたキャリア濃度の異なる二層以上の導電
層で感磁部を形成することによって、実質的にキャリア
の存在する下層の導電層をＧａＡｓの結晶表面からより
深い位置に形成することができ、表面電位や表面で発生
する応力の変動によるキャリア濃度の変動を軽減するこ
とができる。As described above, in the Hall element of the present invention, the conductive layer structure of the magnetic sensing portion is formed by two or more conductive layers having different carrier concentrations formed on a semi-insulating GaAs crystal substrate. Can form a lower conductive layer in which carriers are substantially present, at a position deeper than the GaAs crystal surface, and reduce fluctuations in carrier concentration due to fluctuations in surface potential and stress generated on the surface. can do.
【００３６】このため、入出力抵抗や積感度等を長期間
に渡って安定化することができ、電流や電力等の電気計
測装置の主要部品として使用することが可能である。For this reason, the input / output resistance, the product sensitivity, and the like can be stabilized for a long period of time, and the device can be used as a main component of an electric measurement device for measuring current, power, and the like.
【００３７】[0037]
【発明の効果】以上説明したことから明らかなように、
本発明によれば次のごとき優れた効果を発揮する。As is apparent from the above description,
According to the present invention, the following excellent effects are exhibited.
【００３８】（１）入出力抵抗や積感度等のホール素子
特性を長期間に渡って高い精度で安定にすることができ
る。(1) Hall element characteristics such as input / output resistance and product sensitivity can be stabilized with high accuracy over a long period of time.
【００３９】（２）電流や電力等の電気計測装置の主要
部品として使用することが可能である。(2) It can be used as a main component of an electric measuring device for measuring current, electric power, etc.
【図１】本発明の好適実施の形態を示す平面図及びその
Ｘ−Ｘ線断面である。FIG. 1 is a plan view showing a preferred embodiment of the present invention and a cross section taken along the line XX.
【図２】従来のホール素子の平面図及びそのＹ−Ｙ線断
面である。FIG. 2 is a plan view of a conventional Hall element and a cross section taken along line YY.
１ ホール素子 ２ ＧａＡｓ結晶基板 ３ 下層導電層 ４ 上層導電層 ５ 絶縁層 ６ 電極部 DESCRIPTION OF SYMBOLS 1 Hall element 2 GaAs crystal substrate 3 Lower conductive layer 4 Upper conductive layer 5 Insulating layer 6 Electrode part
Claims (4)
を形成したホール素子において、感磁部の導電層構造
を、半絶縁性ＧａＡｓ結晶基板上に形成したキャリア濃
度の異なる二層以上の導電層で形成すると共に、上層の
導電層のキャリア濃度が下層の導電層のキャリア濃度よ
りも低くしたことを特徴とするホール素子。In a Hall element having a magnetically sensitive portion formed on a semi-insulating GaAs crystal substrate, a conductive layer structure of the magnetically sensitive portion is formed by two or more layers formed on a semi-insulating GaAs crystal substrate and having different carrier concentrations. Wherein the carrier concentration of the upper conductive layer is lower than the carrier concentration of the lower conductive layer.
５×１０15個／ｃｍ3 〜１×１０17個／ｃｍ3 であり、
下層の導電層のキャリア濃度が、ｎ型で１×１０16個／
ｃｍ3 〜５×１０17個／ｃｍ3 である請求項１記載のホ
ール素子。2. The carrier concentration of the upper conductive layer is 5 × 10 15 / cm 3 to 1 × 10 17 / cm 3 for n-type,
The carrier concentration of the lower conductive layer is 1 × 10 16 /
2. The Hall element according to claim 1, wherein the Hall element has a density of cm 3 to 5 × 10 17 / cm 3 .
ｎｍである請求項１または２記載のホール素子。3. The thickness of the upper conductive layer is 20 nm to 500 nm.
The Hall element according to claim 1, wherein the diameter is in nm.
３ｋΩである請求項１〜３いずれかに記載のホール素
子。4. The sheet resistance of the conductive layer is 200Ω or less at room temperature.
The Hall element according to claim 1, wherein the Hall element has a resistance of 3 kΩ.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26736599A JP2001094170A (en) | 1999-09-21 | 1999-09-21 | Hall element |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26736599A JP2001094170A (en) | 1999-09-21 | 1999-09-21 | Hall element |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001094170A true JP2001094170A (en) | 2001-04-06 |
Family
ID=17443825
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26736599A Pending JP2001094170A (en) | 1999-09-21 | 1999-09-21 | Hall element |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001094170A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100375308C (en) * | 2001-07-26 | 2008-03-12 | 旭化成电子材料元件株式会社 | Semiconductor hall sensor |
| CN100383993C (en) * | 2002-04-05 | 2008-04-23 | 北京华源科半光电子科技有限责任公司 | Process for preparing high-linearity gallium arsenide Hall device |
| JP2011146627A (en) * | 2010-01-18 | 2011-07-28 | Asahi Kasei Electronics Co Ltd | GaAs HALL ELEMENT |
| JP2015037160A (en) * | 2013-08-15 | 2015-02-23 | 旭化成エレクトロニクス株式会社 | Semiconductor wafer for hall element, hall element and method for manufacturing hall element |
-
1999
- 1999-09-21 JP JP26736599A patent/JP2001094170A/en active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100375308C (en) * | 2001-07-26 | 2008-03-12 | 旭化成电子材料元件株式会社 | Semiconductor hall sensor |
| CN100383993C (en) * | 2002-04-05 | 2008-04-23 | 北京华源科半光电子科技有限责任公司 | Process for preparing high-linearity gallium arsenide Hall device |
| JP2011146627A (en) * | 2010-01-18 | 2011-07-28 | Asahi Kasei Electronics Co Ltd | GaAs HALL ELEMENT |
| JP2015037160A (en) * | 2013-08-15 | 2015-02-23 | 旭化成エレクトロニクス株式会社 | Semiconductor wafer for hall element, hall element and method for manufacturing hall element |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2568282B1 (en) | Ion sensitive detector | |
| US4978938A (en) | Magnetoresistor | |
| US4926154A (en) | Indium arsenide magnetoresistor | |
| CN110632538B (en) | A magnetic field/acceleration integrated sensor and integrated process method | |
| JP2009511899A (en) | Temperature sensor using rapid MIT element and alarm device equipped with the sensor | |
| KR940009999B1 (en) | Rotating conversion element and its manufacturing method | |
| TWI253174B (en) | Ion sensitive field effect transistor and fabrication method of the same | |
| JP2001094170A (en) | Hall element | |
| WO2005013376A1 (en) | Semiconductor magnetic sensor and magnetism measuring instrument using same | |
| CN118483628B (en) | Magnetic sensitive element and preparation method thereof, magnetic sensitive sensor, electronic device, chip and electronic device | |
| KR930000825B1 (en) | Improved magnetoresistance | |
| US5622874A (en) | Process for forming a magnetoresistive sensor for a read/write head | |
| US20040140514A1 (en) | Semiconductor devices containing on-chip current sensor and methods for making such devices | |
| JP2001168413A (en) | Hall element | |
| JPS60147154A (en) | resistance structure | |
| JP2000138403A (en) | Thin film magnetic sensor | |
| US5117543A (en) | Method of making indium arsenide magnetoresistor | |
| JP5424469B2 (en) | Magnetoresistive element | |
| JP3453968B2 (en) | Differential semiconductor thin film magnetoresistive element | |
| CN114639777B (en) | A three-dimensional silicon magnetic sensitive triode with a planar electrode structure and a manufacturing process thereof | |
| JPH10326921A (en) | Method of manufacturing semiconductor thin film magnetoresistive element | |
| JPS5848840A (en) | Electric resistance type humidity sensor and its manufacturing method | |
| KR101202015B1 (en) | pH Sensor Using SOI Substrate and Method for Fabricating the Same | |
| JP5339377B2 (en) | Sensor and sensor manufacturing method | |
| JP3757849B2 (en) | Method for evaluating carrier density of wafer including compound semiconductor surface layer containing In |