JP2001094026A - Lead frame and manufacturing method thereof - Google Patents
Lead frame and manufacturing method thereofInfo
- Publication number
- JP2001094026A JP2001094026A JP26910099A JP26910099A JP2001094026A JP 2001094026 A JP2001094026 A JP 2001094026A JP 26910099 A JP26910099 A JP 26910099A JP 26910099 A JP26910099 A JP 26910099A JP 2001094026 A JP2001094026 A JP 2001094026A
- Authority
- JP
- Japan
- Prior art keywords
- main surface
- thickness
- conductive
- lead
- lead frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 薄型化しても所定の強度が確保でき、搬送に
キャリアを必要としない手間も掛からず低コスト化が図
られたリードフレーム及びその製造方法を提供する。
【解決手段】 導電性の基板2の内方に周囲に枠部4を
設けて区画されたパッケージ形成領域3と、このパッケ
ージ形成領域3内に両主面側から基板2の厚さの略1/
3の厚さ寸法の配線リード8、接続リード9を残すよう
所定パターンで基板2の厚さの略1/3の深さまでハー
フエッチング等行って両主面に設けたボンディングパッ
ド6、ボールパッド7と、エッチングした部分を両主面
位置まで埋め込んだソルダーレジスト10とを備え、両
主面間で各ボンディングパッド6、ボールパッド7は、
対応するパッド同士が対をなすようにして配線リード8
によって導通しており、かつ接続リード9によって枠部
4に接続されている。
(57) [Problem] To provide a lead frame which can secure a predetermined strength even if it is made thinner, does not require a carrier for conveyance, and has a low cost, and a method for manufacturing the same. SOLUTION: A package forming area 3 partitioned by providing a frame 4 around an inner side of a conductive substrate 2, and a thickness of about 1 of the thickness of the substrate 2 in both sides of the package forming area 3 in the package forming area 3. /
Bonding pads 6 and ball pads 7 provided on both main surfaces by half-etching or the like by a predetermined pattern to a depth of approximately 1/3 of the thickness of the substrate 2 so as to leave the wiring leads 8 and the connection leads 9 having a thickness of 3 mm. And a solder resist 10 in which an etched portion is buried to both main surface positions. Each of the bonding pads 6 and the ball pad 7 is provided between the two main surfaces.
Wiring leads 8 so that the corresponding pads make a pair.
And is connected to the frame portion 4 by the connection lead 9.
Description
【0001】[0001]
【発明の属する技術分野】本発明は、例えば薄型BGA
パッケージに好適するリードフレーム及びその製造方法
に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a thin BGA
The present invention relates to a lead frame suitable for a package and a method for manufacturing the same.
【0002】[0002]
【従来の技術】従来、BGA(Ball Grid A
rray)パッケージ等においては、高密度配線となる
ため、ガラス−エポキシ基板(ガラス布基材エポキシ樹
脂基板)やポリイミドフィルムなどをベース材料とし、
表裏両面に導電膜として、例えば銅箔を貼り合わせた配
線基板を用い、表裏の導電膜を所定のパターンとなるよ
うにパターニングすると共に、スルーホールを設けて表
裏のパターンの所定部位間の導通をとるようにしてい
る。すなわち、半導体チップを搭載するため表面に形成
したボンディングパッドに対応し裏面にボールパッドを
形成すると共に、ボンディングパッドとボールパッドを
貫通するスルーホールをドリルやレーザ等によって加工
し、さらに形成されたスルーホールをCuメッキして両
パッドの導通をとるようにしている。2. Description of the Related Art Conventionally, BGA (Ball Grid A)
(rray) In a package or the like, a high-density wiring is used. Therefore, a glass-epoxy substrate (a glass cloth base epoxy resin substrate) or a polyimide film is used as a base material.
As a conductive film on both front and back surfaces, for example, using a wiring board in which copper foil is bonded, the front and back conductive films are patterned so as to have a predetermined pattern, and a through hole is provided to provide conduction between predetermined portions of the front and back patterns. I am taking it. That is, a ball pad is formed on the back surface corresponding to the bonding pad formed on the front surface for mounting the semiconductor chip, and a through hole penetrating the bonding pad and the ball pad is processed by a drill, a laser or the like, and the formed through hole is further formed. The holes are plated with Cu so that both pads are electrically connected.
【0003】しかしながら上記の従来技術では、半導体
装置の小型化、薄型化に伴いパッケージの薄型化を行っ
た場合には、当然、部材も薄くする必要があって配線基
板についても薄型化が必須となる。そして配線基板を例
えば0.1mm以下の薄い厚さとした場合、これに伴い
強度が低下し、半導体チップを搭載させてパッケージン
グ等を行うために搬送する際には、鉄−ニッケル鋼やス
テンレス鋼等でなる搬送用キャリアに貼りつけて搬送し
なくてはならなくなる。However, according to the above-mentioned prior art, when the package is made thinner along with the miniaturization and thinning of the semiconductor device, it is naturally necessary to make the members thinner, and it is necessary to make the wiring board thinner. Become. If the wiring board has a small thickness of, for example, 0.1 mm or less, the strength decreases accordingly, and when the semiconductor chip is mounted and transported for packaging or the like, iron-nickel steel or stainless steel is used. Etc., and must be transported by being attached to a carrier for transportation.
【0004】このように、高密度配線のために両面配線
を行うものではスルーホールの加工や表裏の導通をとる
ためにCuメッキを行わなくてはならず、加工に手間を
要し、また、半導体装置の薄型化に対応して配線基板を
薄くすると強度上の問題が生じ、新たに搬送用キャリア
に貼付して搬送を行わなければならなくなるなど、さら
に手間が掛かり、製造コストを上昇させてしまう虞があ
った。[0004] As described above, in the case of performing double-sided wiring for high-density wiring, Cu plating must be performed in order to process through holes and to establish conduction between the front and back surfaces, which requires time and effort. If the wiring board is made thinner in response to the thinning of the semiconductor device, there will be a problem in strength, and it will be necessary to attach it to a carrier for transport and carry it again. There was a risk of it.
【0005】[0005]
【発明が解決しようとする課題】上記のような状況に鑑
みて本発明はなされたもので、その目的とするところは
半導体装置の薄型化に対しても所定の強度が確保でき、
半導体チップを搭載して搬送する際にも、搬送用キャリ
アの貼付を必要とせず手間の掛からないコストの低廉化
が図られたリードフレーム及びその製造方法を提供する
ことにある。SUMMARY OF THE INVENTION The present invention has been made in view of the above-described circumstances. It is an object of the present invention to provide a semiconductor device having a predetermined strength even with a reduced thickness.
It is an object of the present invention to provide a lead frame and a method for manufacturing the same, which do not require a carrier carrier to be attached when carrying a semiconductor chip and transport the semiconductor chip, thereby reducing costs.
【0006】[0006]
【課題を解決するための手段】本発明のリードフレーム
及びその製造方法は、導電性金属基板の内方に周囲に枠
部を設けて区画されたパッケージ形成領域と、このパッ
ケージ形成領域内に金属基板を両主面側から所定厚さの
配線リード部分、接続リード部分を残すように所定深さ
まで削設し、かつ該両主面に導電部分を設けるようにし
て形成された所定パターンの導電部と、削設した部分に
絶縁材料を両主面位置まで埋め込み形成された絶縁部と
を具備していることを特徴とするものであり、さらに、
両主面側からの削設深さ寸法及び配線リード部分、接続
リード部分の厚さ寸法が、それぞれ金属基板の厚さの略
1/3の寸法であることを特徴とするものであり、さら
に、導電部が、両主面にそれぞれ複数の導電部分を有す
ると共に、両主面間で各導電部分は、対応する部分同士
が対をなすようにして配線リード部分によって導通して
おり、かつ接続リード部分によって枠部に接続されてい
ることを特徴とするものであり、また、導電性金属基板
の一主面を所定パターンの導電部が形成されるように所
定深さまでハーフエッチングして一主面に導電部分を形
成する工程と、金属基板のハーフエッチングされた一主
面のエッチング部分を絶縁材料によって埋め込むと共に
一主面全面に保護膜を設ける工程と、金属基板の他主面
を所定深さまでハーフエッチングして他主面に導電部の
導電部分を形成する工程と、他主面に導電部分を形成し
た後所定パターンの耐エッチング膜を形成して他主面側
からエッチングし導電部分に導通する所定厚さの配線リ
ード部分、接続リード部分を形成する工程と、金属基板
の他主面側からのエッチング部分を絶縁材料によって埋
め込んだ後に一主面の保護膜を除去する工程とを有する
ことを特徴とする方法であり、さらに、両主面側からの
ハーフエッチング寸法及び配線リード部分、接続部分の
厚さ寸法が、それぞれ金属基板の厚さの略1/3の寸法
であることを特徴とする方法であり、さらに、エッチン
グ部分を埋め込む絶縁材料がソルダーレジストであり、
保護膜がドライフィルムであることを特徴とする方法で
ある。According to the present invention, there is provided a lead frame and a method of manufacturing the same, comprising: a package forming region partitioned by providing a frame portion inside a conductive metal substrate; A conductive pattern of a predetermined pattern formed by cutting a substrate from both main surfaces to a predetermined depth so as to leave a wiring lead portion and a connection lead portion of a predetermined thickness, and providing a conductive portion on both main surfaces. And an insulating portion formed by burying an insulating material in the cut portion up to both main surface positions, and further,
The depth of the cut from both main surfaces and the thickness of the wiring lead portion and the connection lead portion are each approximately one-third the thickness of the metal substrate. The conductive portion has a plurality of conductive portions on both main surfaces, and the conductive portions between the two main surfaces are electrically connected to each other by a wiring lead portion such that corresponding portions form a pair, and are connected. It is characterized in that it is connected to the frame portion by a lead portion, and that one main surface of the conductive metal substrate is half-etched to a predetermined depth so that a conductive portion of a predetermined pattern is formed. Forming a conductive portion on the surface, embedding an etched portion of one half-etched main surface of the metal substrate with an insulating material and providing a protective film over the entire main surface, and forming the other main surface of the metal substrate at a predetermined depth. Haha Etching process to form a conductive portion of the conductive portion on the other main surface, forming a conductive portion on the other main surface, forming an etching resistant film of a predetermined pattern and etching from the other main surface to conduct to the conductive portion Forming a wiring lead portion and a connection lead portion having predetermined thicknesses, and removing a protective film on one main surface after embedding an etched portion from the other main surface side of the metal substrate with an insulating material. A half-etching dimension from both main surfaces, and a thickness dimension of a wiring lead portion and a connection portion are each approximately 1/3 of a thickness of the metal substrate. In addition, the insulating material filling the etched portion is a solder resist,
The method is characterized in that the protective film is a dry film.
【0007】[0007]
【発明の実施の形態】以下本発明の一実施形態であるB
GA(Ball Grid Array)パッケージの
リードフレームについて、図1乃至図8参照して説明す
る。図1は第1の工程を示す部分断面図であり、図2は
第2の工程を示す部分断面図であり、図3は第3の工程
を示す部分断面図であり、図4は第4の工程を示す部分
断面図であり、図5は第5の工程を示す部分断面図であ
り、図6は第5の工程を示す部分平面図であり、図7は
リードフレームの平面図であり、図8は半導体チップを
搭載した状態を示す部分平面図である。BEST MODE FOR CARRYING OUT THE INVENTION The following is an embodiment of the present invention, B
A lead frame of a ball grid array (GA) package will be described with reference to FIGS. FIG. 1 is a partial sectional view showing a first step, FIG. 2 is a partial sectional view showing a second step, FIG. 3 is a partial sectional view showing a third step, and FIG. 5 is a partial sectional view showing a fifth step, FIG. 6 is a partial plan view showing the fifth step, and FIG. 7 is a plan view of a lead frame. FIG. 8 is a partial plan view showing a state where a semiconductor chip is mounted.
【0008】先ず、図1乃至図8において、1は所定寸
法の短冊形状に形成されたリードフレームで、例えば板
厚が0.1mm以下の銅製あるいは銅合金製の基板2
を、内方部分にBGAパッケージを形成するための複数
のパッケージ形成領域3が、周囲に枠部4を設けるよう
にして区画されている。そして、各パッケージ形成領域
3には導電部として上面側にボンディングワイヤ5が接
続されるボンディングパッド6、下面側に形成されたB
GAパッケージを実装するためのボールパッド7の導電
部分と、両パッド6,7を導通する配線リード8と、さ
らに配線リード8と枠部4とを接続する接続リード9
が、基板2を所定パターンとなるようハーフエッチン
グ、あるいは板厚方向に貫通するようエッチングするこ
とによって形成されている。First, in FIGS. 1 to 8, reference numeral 1 designates a lead frame formed in a strip shape having a predetermined size, for example, a copper or copper alloy substrate 2 having a plate thickness of 0.1 mm or less.
A plurality of package forming regions 3 for forming a BGA package in an inner portion are partitioned so as to provide a frame portion 4 around the package forming region 3. In each of the package forming regions 3, a bonding pad 6 to which a bonding wire 5 is connected on the upper surface side as a conductive portion and a B formed on the lower surface side are formed.
A conductive portion of a ball pad 7 for mounting a GA package, a wiring lead 8 for conducting both pads 6, 7, and a connection lead 9 for connecting the wiring lead 8 to the frame 4.
Is formed by half-etching the substrate 2 into a predetermined pattern or by etching the substrate 2 in a thickness direction.
【0009】また、パッケージ形成領域3のハーフエッ
チング等が行われた部分には、例えばアリレート系樹脂
などのソルダーレジスト10が、全体が略同じ厚さとな
るように埋め込まれる。これにより、リードフレーム1
の上面、下面にはそれぞれボンディングパッド6、ボー
ルパッド7が露出した状態になり、さらにボンディング
パッド6、ボールパッド7の露出した面には、ニッケル
(Ni)/金(Au)めっき11a,11bが施され
る。Further, in a portion of the package forming region 3 where the half-etching or the like has been performed, a solder resist 10 such as, for example, an arylate resin is buried so as to have substantially the same thickness as a whole. Thereby, the lead frame 1
The bonding pad 6 and the ball pad 7 are exposed on the upper surface and the lower surface, respectively, and the nickel (Ni) / gold (Au) plating 11a and 11b are provided on the exposed surface of the bonding pad 6 and the ball pad 7, respectively. Will be applied.
【0010】そして、上記のように形成されたリードフ
レーム1の各パッケージ形成領域3には半導体チップ1
2がダイボンディングされ、その後、半導体チップ12
の電極13とボンディングパッド6とが、ボンディング
ワイヤ5の両端がそれぞれボンディングされ接続され
る。こうして半導体チップ12が搭載されたリードフレ
ームには、接続リード9の中間部分に外縁が位置するよ
うに合成樹脂製のパッケージ14がモールディングされ
る。さらにパッケージ14がモールディングされたリー
ドフレーム1は、パッケージ14の外縁で切断され、枠
部4側とパッケージ14側とに切り離され、これにより
BGAパッケージが形成される。The semiconductor chip 1 is provided in each package forming region 3 of the lead frame 1 formed as described above.
2 is die-bonded and then the semiconductor chip 12
The electrode 13 and the bonding pad 6 are connected by bonding both ends of the bonding wire 5 respectively. A package 14 made of a synthetic resin is molded on the lead frame on which the semiconductor chip 12 is mounted in such a manner that an outer edge is located at an intermediate portion of the connection lead 9. Further, the lead frame 1 on which the package 14 is molded is cut at the outer edge of the package 14 and separated into the frame 4 side and the package 14 side, thereby forming a BGA package.
【0011】次に、上記リードフレーム1の製造方法に
ついて説明する。先ず、図1に示す第1の工程におい
て、基板2の両面全面に、例えばフィルム、感熱層など
でなる厚さが約25〜50μmのドライフィルム15
a,15bを熱圧着等の方法によって貼り付ける。続い
て上面側のドライフィルム15a表面に図示しないフォ
トレジストを塗布し、さらに塗布されたフォトレジスト
を写真蝕刻法によってパターニングしてドライフィルム
15aによる所定パターンのマスクを形成する。その
後、形成されたマスクを用い、エッチャントに例えば塩
化第二銅を用いて基板2を上面側から所定の深さ、例え
ば板厚の約1/3の深さまでハーフエッチングする。こ
れにより、パッケージ形成領域3の上面側周囲に枠部4
の上面側を設けるようにしながらパッケージ形成領域3
内にボンディングパッド6を形成する。Next, a method of manufacturing the lead frame 1 will be described. First, in a first step shown in FIG. 1, a dry film 15 made of, for example, a film, a heat-sensitive layer or the like and having a thickness of about 25 to 50 μm is formed on both surfaces of the substrate 2.
a and 15b are attached by a method such as thermocompression bonding. Subsequently, a photoresist (not shown) is applied to the surface of the dry film 15a on the upper surface side, and the applied photoresist is patterned by photolithography to form a mask having a predetermined pattern by the dry film 15a. Thereafter, using the formed mask, the substrate 2 is half-etched from the upper surface side to a predetermined depth, for example, about 3 of the plate thickness, using, for example, cupric chloride as an etchant. Thereby, the frame portion 4 is formed around the upper surface side of the package formation region 3.
Forming region 3 while providing the upper surface side of
A bonding pad 6 is formed therein.
【0012】次に、図2に示す第2の工程において、基
板2の上面上のドライフィルム15aでなるマスクを除
去し、ハーフエッチングされた部分に、例えばアクリレ
ート系樹脂などでなるソルダーレジスト10を上面が略
平坦面となるように埋め込む。続いてソルダーレジスト
10が埋め込まれた上面全面に、再び先に貼付したもの
と同材料のドライフィルム16を熱圧着等により貼り付
ける。Next, in a second step shown in FIG. 2, the mask made of the dry film 15a on the upper surface of the substrate 2 is removed, and a solder resist 10 made of, for example, an acrylate resin is placed on the half-etched portion. It is buried so that the upper surface is substantially flat. Subsequently, a dry film 16 of the same material as that previously attached is again adhered to the entire upper surface in which the solder resist 10 is embedded by thermocompression bonding or the like.
【0013】次に、図3に示す第3の工程において、下
面側のドライフィルム15b表面に図示しないフォトレ
ジストを塗布し、さらに塗布されたフォトレジストを写
真蝕刻法によってパターニングして所定パターンのドラ
イフィルム15bによるマスクを形成する。その後、形
成されたマスクを用いて基板2を下面側から所定の深
さ、例えば板厚の約1/3の深さまでハーフエッチング
する。これにより、パッケージ形成領域3の下面側周囲
に枠部4の下面側を設けられるようにしながらパッケー
ジ形成領域3内にボールパッド7を形成する。Next, in a third step shown in FIG. 3, a photoresist (not shown) is applied to the surface of the dry film 15b on the lower surface side, and the applied photoresist is patterned by photolithography to form a predetermined pattern. A mask using the film 15b is formed. Thereafter, using the formed mask, the substrate 2 is half-etched from the lower surface side to a predetermined depth, for example, a depth of about 3 of the plate thickness. Thus, the ball pad 7 is formed in the package forming region 3 while the lower surface of the frame portion 4 is provided around the lower surface of the package forming region 3.
【0014】次に、図4に示す第4の工程において、基
板2の下面側ドライフィルム15bでなるマスクを除去
し、再び基板2の下面側全面に、例えばカゼイン系など
でなる耐エッチング性のレジスト17を塗布し、パター
ニングして配線リード8や接続リード9を形成する所定
パターンのレジスト17によるマスクを形成する。その
後、形成されたマスクを用いて、基板2を下面側から上
面側に貫通するようにエッチングし、ボンディングパッ
ド6とボールパッド7を接続する配線リード8、枠部4
と配線リード8を接続する接続リード9を形成する。さ
らに、基板2のハーフエッチング及び貫通するようにエ
ッチングした部分にソルダーレジスト10を下面が略平
坦面となるように埋め込む。Next, in a fourth step shown in FIG. 4, the mask made of the dry film 15b on the lower surface of the substrate 2 is removed, and the etching resistance of, for example, a casein-based material is again applied to the entire lower surface of the substrate 2. A resist 17 is applied and patterned to form a mask of a predetermined pattern of the resist 17 for forming the wiring leads 8 and the connection leads 9. Thereafter, using the formed mask, the substrate 2 is etched so as to penetrate from the lower surface side to the upper surface side, and the wiring leads 8 connecting the bonding pads 6 and the ball pads 7 and the frame portion 4 are formed.
Then, a connection lead 9 for connecting the wiring lead 8 is formed. Further, a solder resist 10 is buried in a portion of the substrate 2 which has been half-etched and etched to penetrate the substrate 2 so that the lower surface is substantially flat.
【0015】次に、図5に示す第5の工程において、基
板2の上面側、下面側のドライフィルム16、レジスト
17を除去する。その後、ボンディングパッド6とボー
ルパッド7の露出表面にニッケル(Ni)/金(Au)
めっき11a,11bを施すことでリードフレーム1が
形成される。Next, in a fifth step shown in FIG. 5, the dry film 16 and the resist 17 on the upper and lower surfaces of the substrate 2 are removed. Then, nickel (Ni) / gold (Au) is applied to the exposed surfaces of the bonding pad 6 and the ball pad 7.
The lead frame 1 is formed by applying the platings 11a and 11b.
【0016】そして、以上の通りの構成であるので、形
成されたリードフレーム1は、パッケージ形成領域3の
四周が板厚の厚い枠部4により囲まれた強度が比較的強
いものとすることができ、基板2を薄くした場合におい
ても搬送用キャリアを用いなくても搬送することができ
る取り扱い易いものとなり、パッケージの薄型化に十分
に対応させることができる。そして、パッケージを薄い
ものとすることができることから、半導体装置の薄型化
も容易に実現できることになる。また、パッケージ形成
領域3には、ドリルやレーザ等による手間のかかる加工
や、加工された孔に表裏間導通のための面倒なCuメッ
キを行うことなく、両面配線のための互いに導通するボ
ンディングパッド6やボールパッド7を容易に形成する
ことができ、手間のかかる加工や処理を行わず、製造コ
ストを上昇させてしまうことなく高密度配線を行うこと
ができる。Since the lead frame 1 is formed as described above, the strength of the formed lead frame 1 is relatively strong because the four circumferences of the package forming region 3 are surrounded by the thick frame portion 4. Thus, even when the substrate 2 is thinned, the substrate 2 can be transported without using a transporting carrier, so that the substrate 2 can be easily handled. Then, since the package can be made thin, the semiconductor device can be easily made thin. Further, the package forming region 3 is provided with bonding pads that are electrically connected to each other for double-sided wiring without performing complicated processing using a drill or a laser or performing cumbersome Cu plating for conduction between the front and back surfaces of the processed holes. 6 and the ball pad 7 can be easily formed, high-density wiring can be performed without performing complicated processing and processing, and without increasing the manufacturing cost.
【0017】[0017]
【発明の効果】以上の説明から明らかなように、本発明
によれば、所定の強度を確保した状態で薄型化すること
ができ、また所定の強度を有することから半導体チップ
等を搭載した状態で搬送する際にも、搬送用キャリアの
貼付を必要とせず、手間が掛からずコストを低廉化する
ことができる等の効果を奏する。As is apparent from the above description, according to the present invention, it is possible to reduce the thickness while maintaining a predetermined strength, and to provide a semiconductor chip or the like mounted on a semiconductor chip or the like because of having the predetermined strength. When transporting by means of, there is no need to attach a carrier for transporting, so that there is an effect that labor is not required and cost can be reduced.
【図1】本発明の一実施形態における第1の工程を示す
部分断面図である。FIG. 1 is a partial sectional view showing a first step in one embodiment of the present invention.
【図2】本発明の一実施形態における第2の工程を示す
部分断面図である。FIG. 2 is a partial cross-sectional view showing a second step in one embodiment of the present invention.
【図3】本発明の一実施形態における第3の工程を示す
部分断面図である。FIG. 3 is a partial sectional view showing a third step in one embodiment of the present invention.
【図4】本発明の一実施形態における第4の工程を示す
部分断面図である。FIG. 4 is a partial sectional view showing a fourth step in one embodiment of the present invention.
【図5】本発明の一実施形態における第5の工程を示す
部分断面図である。FIG. 5 is a partial cross-sectional view showing a fifth step in one embodiment of the present invention.
【図6】本発明の一実施形態における第5の工程を示す
部分平面図である。FIG. 6 is a partial plan view showing a fifth step in the embodiment of the present invention.
【図7】本発明の一実施形態におけるリードフレームの
平面図である。FIG. 7 is a plan view of a lead frame according to the embodiment of the present invention.
【図8】本発明の一実施形態に係る半導体チップを搭載
した状態を示す部分平面図である。FIG. 8 is a partial plan view showing a state where a semiconductor chip according to one embodiment of the present invention is mounted.
2…基板 3…パッケージ形成領域 4…枠部 6…ボンディングパッド 7…ボールパッド 8…配線リード 9…接続リード 10…ソルダーレジスト 12…半導体チップ 14…パッケージ 15a,15b,16…ドライフィルム 17…レジスト DESCRIPTION OF SYMBOLS 2 ... Substrate 3 ... Package formation area 4 ... Frame part 6 ... Bonding pad 7 ... Ball pad 8 ... Wiring lead 9 ... Connection lead 10 ... Solder resist 12 ... Semiconductor chip 14 ... Package 15a, 15b, 16 ... Dry film 17 ... Resist
Claims (6)
けて区画されたパッケージ形成領域と、このパッケージ
形成領域内に前記金属基板を両主面側から所定厚さの配
線リード部分、接続リード部分を残すように所定深さま
で削設し、かつ該両主面に導電部分を設けるようにして
形成された所定パターンの導電部と、削設した部分に絶
縁材料を前記両主面位置まで埋め込み形成された絶縁部
とを具備していることを特徴とするリードフレーム。1. A package forming area defined by providing a frame around the inside of a conductive metal substrate, and a wiring lead portion having a predetermined thickness from both main surfaces in the package forming area. A conductive portion of a predetermined pattern formed by cutting a predetermined depth so as to leave a connection lead portion and providing a conductive portion on both main surfaces; A lead frame comprising: an insulating portion buried to a position.
ード部分、接続リード部分の厚さ寸法が、それぞれ金属
基板の厚さの略1/3の寸法であることを特徴とする請
求項1記載のリードフレーム。2. The method according to claim 1, wherein the depth of the cut from both main surfaces and the thickness of the wiring lead portion and the connection lead portion are approximately one third of the thickness of the metal substrate. The lead frame according to claim 1.
部分を有すると共に、両主面間で各導電部分は、対応す
る部分同士が対をなすようにして配線リード部分によっ
て導通しており、かつ接続リード部分によって枠部に接
続されていることを特徴とする請求項1記載のリードフ
レーム。3. The conductive portion has a plurality of conductive portions on both main surfaces, and the conductive portions between the two main surfaces are electrically connected by a wiring lead portion such that the corresponding portions form a pair. 2. The lead frame according to claim 1, wherein the lead frame is connected to the frame by a connection lead portion.
の導電部が形成されるように所定深さまでハーフエッチ
ングして一主面に導電部分を形成する工程と、前記金属
基板のハーフエッチングされた一主面のエッチング部分
を絶縁材料によって埋め込むと共に一主面全面に保護膜
を設ける工程と、前記金属基板の他主面を所定深さまで
ハーフエッチングして他主面に前記導電部の導電部分を
形成する工程と、他主面に前記導電部分を形成した後所
定パターンの耐エッチング膜を形成して他主面側からエ
ッチングし前記導電部分に導通する所定厚さの配線リー
ド部分、接続リード部分を形成する工程と、前記金属基
板の他主面側からのエッチング部分を絶縁材料によって
埋め込んだ後に一主面の前記保護膜を除去する工程とを
有することを特徴とするリードフレームの製造方法。4. A step of half-etching one main surface of the conductive metal substrate to a predetermined depth so as to form a conductive portion of a predetermined pattern to form a conductive portion on the one main surface, and half-etching the metal substrate. Burying the etched portion of the one main surface with an insulating material and providing a protective film on the entire surface of the one main surface, and half-etching the other main surface of the metal substrate to a predetermined depth to form the conductive portion of the conductive portion on the other main surface. Forming a portion, forming the conductive portion on the other main surface, forming an etching resistant film of a predetermined pattern, etching from the other main surface side, and connecting the wiring lead portion having a predetermined thickness to conduct to the conductive portion; Forming a lead portion, and removing the protective film on one main surface after embedding an etched portion from the other main surface side of the metal substrate with an insulating material. Lead frame manufacturing method.
び配線リード部分、接続部分の厚さ寸法が、それぞれ金
属基板の厚さの略1/3の寸法であることを特徴とする
請求項4記載のリードフレームの製造方法。5. The semiconductor device according to claim 4, wherein the half-etched dimension from both main surfaces and the thickness dimension of the wiring lead portion and the connection portion are approximately one third of the thickness of the metal substrate. The method for manufacturing the lead frame described in the above.
ルダーレジストであり、保護膜がドライフィルムである
ことを特徴とする請求項4記載のリードフレームの製造
方法。6. The method for manufacturing a lead frame according to claim 4, wherein the insulating material filling the etched portion is a solder resist, and the protective film is a dry film.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26910099A JP2001094026A (en) | 1999-09-22 | 1999-09-22 | Lead frame and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26910099A JP2001094026A (en) | 1999-09-22 | 1999-09-22 | Lead frame and manufacturing method thereof |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001094026A true JP2001094026A (en) | 2001-04-06 |
Family
ID=17467680
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26910099A Pending JP2001094026A (en) | 1999-09-22 | 1999-09-22 | Lead frame and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001094026A (en) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100722635B1 (en) * | 2005-09-27 | 2007-05-28 | 삼성전기주식회사 | Semiconductor package substrate having different thickness of circuit layer between wire bonding pad surface and ball pad surface, and method for manufacturing same |
| CN102165581A (en) * | 2008-09-29 | 2011-08-24 | 凸版印刷株式会社 | Manufacturing method of lead frame substrate and semiconductor device |
| WO2011055984A3 (en) * | 2009-11-04 | 2011-09-22 | Lg Innotek Co., Ltd. | Leadframe and method of manufacuring the same |
| KR101095527B1 (en) | 2009-11-04 | 2011-12-19 | 엘지이노텍 주식회사 | Lead frame and its manufacturing method |
| JP2012517709A (en) * | 2009-02-12 | 2012-08-02 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング | Semiconductor structure and method for manufacturing semiconductor structure |
| JP2014165486A (en) * | 2013-02-26 | 2014-09-08 | Itabashi Seiki Kk | Power device module and manufacturing method thereof |
-
1999
- 1999-09-22 JP JP26910099A patent/JP2001094026A/en active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100722635B1 (en) * | 2005-09-27 | 2007-05-28 | 삼성전기주식회사 | Semiconductor package substrate having different thickness of circuit layer between wire bonding pad surface and ball pad surface, and method for manufacturing same |
| US7768116B2 (en) | 2005-09-27 | 2010-08-03 | Samsung Electro-Mechanics Co., Ltd. | Semiconductor package substrate having different thicknesses between wire bonding pad and ball pad and method for fabricating the same |
| US8236690B2 (en) | 2005-09-27 | 2012-08-07 | Samsung Electro-Mechanics Co., Ltd. | Method for fabricating semiconductor package substrate having different thicknesses between wire bonding pad and ball pad |
| CN102165581A (en) * | 2008-09-29 | 2011-08-24 | 凸版印刷株式会社 | Manufacturing method of lead frame substrate and semiconductor device |
| JP2012517709A (en) * | 2009-02-12 | 2012-08-02 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング | Semiconductor structure and method for manufacturing semiconductor structure |
| US8710609B2 (en) | 2009-02-12 | 2014-04-29 | Osram Opto Semiconductors Gmbh | Semiconductor arrangement with a solder resist layer |
| WO2011055984A3 (en) * | 2009-11-04 | 2011-09-22 | Lg Innotek Co., Ltd. | Leadframe and method of manufacuring the same |
| KR101095527B1 (en) | 2009-11-04 | 2011-12-19 | 엘지이노텍 주식회사 | Lead frame and its manufacturing method |
| JP2014165486A (en) * | 2013-02-26 | 2014-09-08 | Itabashi Seiki Kk | Power device module and manufacturing method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6589810B1 (en) | BGA package and method of fabrication | |
| JP3032964B2 (en) | Ball grid array semiconductor package and manufacturing method | |
| JP3691993B2 (en) | Semiconductor device and manufacturing method thereof, carrier substrate and manufacturing method thereof | |
| US6291271B1 (en) | Method of making semiconductor chip package | |
| US7138296B2 (en) | Board for manufacturing a BGA and method of manufacturing semiconductor device using thereof | |
| US7439097B2 (en) | Taped lead frames and methods of making and using the same in semiconductor packaging | |
| US6909178B2 (en) | Semiconductor device and method of manufacturing the same | |
| US6586834B1 (en) | Die-up tape ball grid array package | |
| JPWO1998018161A1 (en) | Semiconductor device and manufacturing method thereof, circuit board, and film carrier tape | |
| US8389334B2 (en) | Foil-based method for packaging intergrated circuits | |
| WO1998018161A1 (en) | Semiconductor device, method of its manufacture, circuit substrate, and film carrier tape | |
| US6271057B1 (en) | Method of making semiconductor chip package | |
| JP2004119726A (en) | Circuit device manufacturing method | |
| JP3664045B2 (en) | Manufacturing method of semiconductor device | |
| JP2001094026A (en) | Lead frame and manufacturing method thereof | |
| KR100658120B1 (en) | Process for manufacturing semiconductor device using film substrate | |
| JP2004207276A (en) | Circuit device and method of manufacturing the same | |
| US20060049519A1 (en) | Semiconductor device and method for manufacturing semiconductor device | |
| JP2003046054A (en) | Plate, lead frame, and method of manufacturing semiconductor device | |
| JP2003046055A (en) | Plate, lead frame, and method of manufacturing semiconductor device | |
| JPH11260989A (en) | Resin-sealed semiconductor device and method of manufacturing the same | |
| JP2000058701A (en) | Carrier tape with reinforcement and semiconductor device using the same | |
| JPH09246416A (en) | Semiconductor device | |
| JP2718146B2 (en) | Electronic component manufacturing method | |
| JPS6350862B2 (en) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040817 |