JP2001094006A - Semiconductor element mounting substrate and semiconductor device - Google Patents
Semiconductor element mounting substrate and semiconductor deviceInfo
- Publication number
- JP2001094006A JP2001094006A JP26900799A JP26900799A JP2001094006A JP 2001094006 A JP2001094006 A JP 2001094006A JP 26900799 A JP26900799 A JP 26900799A JP 26900799 A JP26900799 A JP 26900799A JP 2001094006 A JP2001094006 A JP 2001094006A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- resin molded
- molded product
- element mounting
- electric circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H10W72/0198—
-
- H10W70/63—
-
- H10W70/682—
-
- H10W72/5522—
-
- H10W74/00—
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、半導体素子搭載用
基板と半導体装置とに関し、特に、品質が安定した半導
体素子搭載用基板とこれを使用した半導体装置とに関す
る。The present invention relates to a semiconductor element mounting substrate and a semiconductor device, and more particularly to a semiconductor element mounting substrate having a stable quality and a semiconductor device using the same.
【0002】[0002]
【従来の技術】従来の半導体装置として、例えば、セラ
ミックをパッケージ材料として使用し、電気回路を印刷
によって形成したLCC(Leadless Chip
Carrier)タイプのものや、半導体素子の電極
との接続をバンプによって行ううようにしたフリップチ
ップ実装形式のものが知られている。しかし、前者のタ
イプは、セラミック材料が高価であることから製造コス
トが高く、また、後者のものについても未解決の課題が
数多くあることから、いずれの場合もその普及の程度は
低い水準にとどまっている。2. Description of the Related Art As a conventional semiconductor device, for example, an LCC (Leadless Chip) in which ceramic is used as a package material and an electric circuit is formed by printing.
(Carrier) type and flip-chip mounting type in which connection to an electrode of a semiconductor element is made by a bump. However, the former type has a high manufacturing cost due to the expensive ceramic material, and the latter has a number of unsolved problems. ing.
【0003】また、従来の他の半導体装置として、金属
板を打ち抜いたリードフレームに半導体素子を搭載し、
樹脂によって封止したタイプのものが知られている。こ
の半導体装置に使用されるリードフレームは、中央部に
半導体素子を搭載するためのデバイスホールを備え、こ
のデバイスホールに半導体素子の電極と接続するための
インナーリードを突出形成し、外側にプリント基板等に
接続するためのアウターリードを備えており、優れた特
性を有するために広く普及し、いろいろな用途において
多用されている。Further, as another conventional semiconductor device, a semiconductor element is mounted on a lead frame formed by punching a metal plate.
A type sealed with a resin is known. The lead frame used in this semiconductor device has a device hole for mounting a semiconductor element in the center, an inner lead for connecting to an electrode of the semiconductor element is formed in the device hole, and a printed circuit board is formed on the outside. It is provided with outer leads for connection to the like, and is widely used because of its excellent characteristics, and is widely used in various applications.
【0004】更に他の半導体装置として、半導体素子を
搭載可能な樹脂成形品に形成される電気回路の配線パタ
ーンが、金属めっき、蒸着またはスパッタリングなどの
非打ち抜き手段によって設けられるものがある。蒸着や
スパッタリングは、真空雰囲気を設けるために高価な設
備が必要となり、また配線パターンを形成する樹脂成形
品に対し特殊な表面処理が必要となるため、金属めっき
に基づく配線パターンの形成が多く利用されている。Still another semiconductor device is one in which a wiring pattern of an electric circuit formed on a resin molded product on which a semiconductor element can be mounted is provided by non-punching means such as metal plating, vapor deposition or sputtering. Vapor deposition and sputtering require expensive equipment to provide a vacuum atmosphere, and special surface treatment is required for the resin molded product that forms the wiring pattern, so the formation of wiring patterns based on metal plating is often used Have been.
【0005】この電気回路の配線パターンは、樹脂成形
品が非導電性であることから、まず、この樹脂成形品の
表面を例えばクロム硫酸などの薬品を使って粗化させた
後、めっき触媒を塗布し、次に、その全表面に無電解銅
めっきを施し、その後、この無電解銅めっき層にマスク
露光、現像及びエッチング処理などを実施して形成して
いる。[0005] The wiring pattern of the electric circuit is formed by first roughening the surface of the resin molded product using a chemical such as chromic sulfuric acid, since the resin molded product is non-conductive. Then, the entire surface is subjected to electroless copper plating, and thereafter, the electroless copper plating layer is formed by performing mask exposure, development, etching, and the like.
【0006】[0006]
【発明が解決しようとする課題】しかし、リードフレー
ムを用いた上述の半導体装置によると、半導体素子を搭
載するためのリードフレームのリード部分に、曲がり、
捻れ、反り、更には、これらによる相互接触などが発生
しやすく、このため、リードフレームの製造、梱包、半
導体素子搭載等の各工程においては、リードの変形を防
止するための細心の注意が必要となる。However, according to the above-described semiconductor device using the lead frame, the lead portion of the lead frame for mounting the semiconductor element bends.
Twisting, warping, and mutual contact are likely to occur. Therefore, in each process of manufacturing, packing, and mounting semiconductor elements, careful attention must be paid to prevent lead deformation. Becomes
【0007】特に、半導体素子とインナーリード間のワ
イヤボンディング後に実施される樹脂封止は、金型の中
に樹脂を圧入する形式によって行われることから、小ピ
ッチで多数突出した変形しやすいリード部や、このリー
ド部へ細い金線を接続したワイヤーボンディング部等へ
の応力作用が避けられず、従って、樹脂封止の実施に当
たっては、これらの部分を応力の作用から保護するため
に、厳しく且つ慎重な対応が必要となる。In particular, resin sealing performed after wire bonding between a semiconductor element and inner leads is performed by press-fitting a resin into a mold. In addition, a stress effect on a wire bonding portion or the like in which a thin gold wire is connected to the lead portion is unavoidable. Therefore, in performing the resin sealing, in order to protect these portions from the action of the stress, it is severe and severe. Care must be taken.
【0008】また、製造設備的にも、バリなどのない良
質なリードフレームの打ち抜きを維持するためには、常
に一定した打ち抜きクリアランスを確保しなければなら
ず、従って、このためには、リードフレームの打ち抜き
成型用の金型の管理面において相当の負担を伴うもので
あった。Further, in terms of manufacturing equipment, in order to maintain high quality punching of a lead frame without burrs, a constant punching clearance must be always secured. However, there is a considerable burden in terms of management of the die for punching.
【0009】また、電気回路の配線パターンを金属めっ
きを用いて形成した半導体装置にあっては、樹脂成形品
の表面粗化、めっき触媒の塗布、無電解銅めっきなど、
多数の煩雑な工程が必要となる。しかも、これらの各工
程においては、薬品の管理や廃棄などに十分な注意を払
わなければならない。In a semiconductor device in which a wiring pattern of an electric circuit is formed using metal plating, surface roughening of a resin molded product, application of a plating catalyst, electroless copper plating, etc.
Many complicated steps are required. In addition, in each of these steps, sufficient attention must be paid to the management and disposal of chemicals.
【0010】また、このような無電解銅めっきに基づき
形成された電気回路と半導体素子とのワイヤボンディン
グにおいては、図18(B)に示すように、無電解銅め
っき層100の表面の粗さが大きく、このため無電解銅
めっき層100表面の汚れを除去しにくいことも相俟っ
て、電気回路へのワイヤボンディング性が低下してしま
うおそれがある。[0010] Further, in wire bonding between an electric circuit formed based on such electroless copper plating and a semiconductor element, as shown in FIG. 18B, the surface roughness of the electroless copper plating layer 100 is reduced. Therefore, it is difficult to remove the stain on the surface of the electroless copper plating layer 100, and there is a possibility that the wire bonding property to the electric circuit may be reduced.
【0011】更に、無電解銅めっきの前に、樹脂成形品
101の表面を薬品等を用いて粗化させているので、こ
の樹脂成形品101の表面の機械的強度が低下して、無
電解銅めっき層100、つまり電気回路と樹脂成形品1
01との結合強度(ピール強度)が不十分となるおそれ
がある。Further, before the electroless copper plating, the surface of the resin molded article 101 is roughened by using a chemical or the like. Copper plating layer 100, that is, electric circuit and resin molded product 1
There is a possibility that the bonding strength (peel strength) with 01 may be insufficient.
【0012】これらワイヤボンディング性の低下及び電
気回路のピーク強度の低下の結果、半導体装置の品質が
低下してしまうおそれがある。As a result of these reductions in wire bonding properties and in the peak strength of the electric circuit, the quality of the semiconductor device may be reduced.
【0013】本発明の目的は、上述の事情を考慮してな
されたものであり、半導体装置を簡単且つ高品質に製造
することができる半導体装置搭載用基板及び半導体装置
を提供することにある。SUMMARY OF THE INVENTION An object of the present invention is to provide a semiconductor device mounting substrate and a semiconductor device which can manufacture a semiconductor device easily and with high quality.
【0014】[0014]
【課題を解決するための手段】請求項1に記載の発明
は、合成樹脂によって構成された樹脂成形品と、この樹
脂成形品に形成され、インナーリード及びアウターリー
ドを含む電気回路と、上記インナーリードに隣接して上
記樹脂成形品の表面に形成された半導体素子搭載部とを
有して構成される半導体素子搭載用基板において、上記
電気回路は、上記樹脂成形品に一体に圧着成形された導
電性金属層を主要部として形成され、上記樹脂成形品に
は、上記半導体素子搭載部の周りを囲むようにして隆起
部が形成されたことを特徴とするものである。According to a first aspect of the present invention, there is provided a resin molded article made of a synthetic resin, an electric circuit formed on the resin molded article and including an inner lead and an outer lead. In a semiconductor element mounting substrate configured to include a semiconductor element mounting portion formed on the surface of the resin molded product adjacent to the lead, the electric circuit is formed by pressure bonding integrally with the resin molded product. A conductive metal layer is formed as a main part, and a raised part is formed on the resin molded product so as to surround the semiconductor element mounting part.
【0015】請求項2に記載の発明は、請求項1に記載
の発明において、上記樹脂成形品は、その側面部に、上
記樹脂成形品の厚さ方向に形成された溝部を有し、この
溝部には、上記電気回路のアウターリードに接続された
アウターリード延長部が設けられたことを特徴とするも
のである。According to a second aspect of the present invention, in the first aspect of the invention, the resin molded product has a groove formed on a side surface thereof in a thickness direction of the resin molded product. The groove is provided with an outer lead extension connected to the outer lead of the electric circuit.
【0016】請求項3に記載の発明は、請求項2に記載
の発明において、上記アウターリード延長部は、上記ア
ウターリード側と反対側の端部に、接続対象物の電気回
路に対応した突状端子部を備えたことを特徴とするもの
である。According to a third aspect of the present invention, in the second aspect of the present invention, the outer lead extension portion has a protrusion corresponding to an electric circuit of an object to be connected at an end opposite to the outer lead side. Characterized by having a terminal-like portion.
【0017】請求項4に記載の発明は、合成樹脂によっ
て構成された樹脂成形品と、この樹脂成形品に形成さ
れ、インナーリード及びアウターリードを含む電気回路
と、上記インナーリードに隣接して上記樹脂成形品の表
面に形成された半導体素子搭載部とを有して構成される
半導体素子搭載用基板において、上記電気回路は、上記
樹脂成形品に一体に圧着成形された導電性金属層を主要
部として形成され、上記樹脂成形品には、上記半導体素
子搭載部の周りを囲むようにして隆起部が形成され、こ
の隆起部に上記電気回路のアウタリードが配置されたこ
とを特徴とするものである。According to a fourth aspect of the present invention, there is provided a resin molded product made of a synthetic resin, an electric circuit formed on the resin molded product and including an inner lead and an outer lead. In a semiconductor element mounting substrate configured to include a semiconductor element mounting portion formed on a surface of a resin molded product, the electric circuit mainly includes a conductive metal layer integrally press-molded on the resin molded product. A raised portion is formed on the resin molded product so as to surround the semiconductor element mounting portion, and the outer lead of the electric circuit is disposed on the raised portion.
【0018】請求項5に記載の発明は、請求項4に記載
の発明において、上記隆起部には、半導体素子搭載部側
へ下方傾斜する第一傾斜面と反対向きに下方傾斜する第
二傾斜面が形成されたことを特徴とするものである。According to a fifth aspect of the present invention, in the fourth aspect of the invention, the raised portion has a second inclined surface inclined downward in a direction opposite to the first inclined surface inclined downward toward the semiconductor element mounting portion. The surface is formed.
【0019】請求項6に記載の発明は、請求項1乃至5
のいずれかに記載の発明において、上記半導体素子搭載
部は、搭載される半導体素子を受け入れるための凹部形
状に形成されたことを特徴とするものである。請求項7
に記載の発明は、請求項1乃至6のいずれかに記載の発
明において、上記導電性金属層は、裏面に凹凸処理が施
されて構成され、この導電性金属層の凹凸処理面が上記
樹脂成形品に接合されて、これらの樹脂成形品と導電性
金属層とが一体に圧着成形されたことを特徴とするもの
である。The invention according to claim 6 is the invention according to claims 1 to 5
In the invention described in any one of the above, the semiconductor element mounting portion is formed in a concave shape for receiving the mounted semiconductor element. Claim 7
The invention according to any one of claims 1 to 6, wherein the conductive metal layer is formed by subjecting a back surface of the conductive metal layer to an uneven treatment, and the conductive metal layer is formed of the resin It is characterized in that these resin molded products and the conductive metal layer are integrally pressure-bonded and molded to the molded products.
【0020】請求項8に記載の発明は、請求項1乃至7
のいずれかに記載の発明において、上記樹脂成形品が熱
硬化性樹脂または熱可塑性樹脂から構成され、上記導電
性金属層が銅箔から構成されたことを特徴とするもので
ある。The invention described in claim 8 is the first to seventh aspects of the present invention.
In the invention described in any one of the above, the resin molded article is made of a thermosetting resin or a thermoplastic resin, and the conductive metal layer is made of a copper foil.
【0021】請求項9に記載の発明は、合成樹脂によっ
て構成された樹脂成形品と、この樹脂成形品に形成さ
れ、インナーリード及びアウターリードを含む電気回路
と、上記インナーリードに隣接して上記樹脂成形品の表
面に形成された半導体素子搭載部と、上記半導体素子搭
載部に搭載されて上記インナーリードに接続された半導
体素子と、上記半導体素子の周囲を封止するように形成
された封止部材とを有して構成された半導体装置におい
て、上記電気回路は、上記樹脂成形品に一体に圧着成形
された導電性金属層を主要部として形成され、上記樹脂
成形品には、上記半導体素子搭載部の周りを囲むように
して隆起部が形成され、上記封止部材は、上記隆起部に
囲まれた空間内に注入した液状封止材の固化物によって
構成されたことを特徴とするものである。According to a ninth aspect of the present invention, there is provided a resin molded product made of a synthetic resin, an electric circuit formed on the resin molded product and including an inner lead and an outer lead. A semiconductor element mounting portion formed on the surface of the resin molded product; a semiconductor element mounted on the semiconductor element mounting portion and connected to the inner lead; and a sealing formed to seal the periphery of the semiconductor element. In a semiconductor device having a stopper member, the electric circuit is formed mainly of a conductive metal layer integrally formed by compression-bonding on the resin molded product. A raised portion is formed so as to surround the element mounting portion, and the sealing member is formed of a solidified liquid sealing material injected into a space surrounded by the raised portion. It is an.
【0022】請求項10に記載の発明は、請求項9に記
載の発明において、上記樹脂成形品は、その側面部に、
上記樹脂成形品の厚さ方向に形成された溝部を有し、こ
の溝部には、上記電気回路のアウターリードに接続され
たアウターリード延長部が設けられたことを特徴とする
ものである。According to a tenth aspect of the present invention, in the ninth aspect of the invention, the resin molded product is provided on a side portion thereof.
It has a groove formed in the thickness direction of the resin molded product, and the groove is provided with an outer lead extension connected to an outer lead of the electric circuit.
【0023】請求項11に記載の発明は、請求項10に
記載の発明において、上記アウターリード延長部は、上
記アウターリード側と反対側の端部に、接続対象物の電
気回路に対応した突状端子部を備えたことを特徴とする
ものである。According to an eleventh aspect of the present invention, in the invention of the tenth aspect, the outer lead extension portion has a projection corresponding to an electric circuit of an object to be connected at an end opposite to the outer lead side. Characterized by having a terminal-like portion.
【0024】請求項12に記載の発明は、合成樹脂によ
って構成された樹脂成形品と、この樹脂成形品に形成さ
れ、インナーリード及びアウターリードを含む電気回路
と、上記インナーリードに隣接して上記樹脂成形品の表
面に形成された半導体素子搭載部と、上記半導体素子搭
載部に搭載されて上記インナーリードに接続された半導
体素子と、上記半導体素子の周囲を封止するように形成
された封止部材とを有して構成された半導体装置におい
て、上記電気回路は、上記樹脂成形品に一体に圧着成形
された導電性金属層を主要部として形成され、上記樹脂
成形品には、上記半導体素子搭載部の周りを囲むように
して隆起部が形成され、この隆起部に上記電気回路のア
ウタリードが配置され、上記封止部材は、上記隆起部に
囲まれた空間内に注入した液状封止材の固化物によって
設けられ、記隆起部の上記アウタリードを接続対象物の
電気回路に接続可能に構成されたことを特徴とするもの
である。According to a twelfth aspect of the present invention, there is provided a resin molded product made of a synthetic resin, an electric circuit formed on the resin molded product and including an inner lead and an outer lead. A semiconductor element mounting portion formed on the surface of the resin molded product; a semiconductor element mounted on the semiconductor element mounting portion and connected to the inner lead; and a sealing formed to seal the periphery of the semiconductor element. In a semiconductor device having a stopper member, the electric circuit is formed mainly of a conductive metal layer integrally formed by compression-bonding on the resin molded product. A raised portion is formed so as to surround the periphery of the element mounting portion, an outer lead of the electric circuit is arranged on the raised portion, and the sealing member is provided in a space surrounded by the raised portion. Provided by the solid of off to the liquid sealing material, it is characterized in that it has been configured for connection with the outer leads of the serial ridges to the electric circuit of the connection object.
【0025】請求項13に記載の発明は、請求項12に
記載の発明において、上記隆起部には、半導体素子搭載
部側へ下方傾斜する第一傾斜面と反対向きに下方傾斜す
る第二傾斜面が形成されたことを特徴とするものであ
る。According to a thirteenth aspect of the present invention, in the twelfth aspect of the present invention, the raised portion has a second inclined surface inclined downward in a direction opposite to the first inclined surface inclined downward toward the semiconductor element mounting portion. The surface is formed.
【0026】請求項14に記載の発明は、請求項9乃至
13のいずれかに記載の発明において、上記半導体素子
搭載部は、搭載される半導体素子を受け入れるための凹
部形状に形成されたことを特徴とするものである。According to a fourteenth aspect of the present invention, in any one of the ninth to thirteenth aspects, the semiconductor element mounting portion is formed in a concave shape for receiving the mounted semiconductor element. It is a feature.
【0027】請求項15に記載の発明は、請求項9乃至
14のいずれかに記載の発明において、上記導電性金属
層は、裏面に凹凸処理が施されて構成され、この導電性
金属層の凹凸処理面が上記樹脂成形品に接合されて、こ
れらの樹脂成形品と導電性金属層とが一体に圧着成形さ
れたことを特徴とするものである。According to a fifteenth aspect of the present invention, in the invention according to any one of the ninth to fourteenth aspects, the conductive metal layer is formed by subjecting a back surface of the conductive metal layer to an unevenness treatment. The uneven surface is bonded to the resin molded product, and the resin molded product and the conductive metal layer are integrally formed by pressure bonding.
【0028】請求項16に記載の発明は、請求項9乃至
15のいずれかに記載の発明において、上記樹脂成形品
が熱硬化性樹脂または熱可塑性樹脂から構成され、上記
導電性金属層が銅箔から構成されたことを特徴とするも
のである。According to a sixteenth aspect of the present invention, in the invention according to any one of the ninth to fifteenth aspects, the resin molded article is made of a thermosetting resin or a thermoplastic resin, and the conductive metal layer is made of copper. It is characterized by being composed of foil.
【0029】請求項1、4、8、9、12または16に
記載の発明には、次の作用がある。The first, fourth, eighth, ninth, twelfth or sixteenth invention has the following effects.
【0030】半導体素子搭載用基板を構成する樹脂成形
品に形成された電気回路が、樹脂成形品に一体に圧着成
形された導電性金属層を主要部として構成されたことか
ら、電気回路の表面が平滑性及び平坦性に優れ、汚れも
除去し易いので、この電気回路と、半導体素子搭載部に
搭載された半導体素子との間で、ワイヤボンディングを
良好に実施できる。このため、この半導体素子搭載用基
板を用いて構成される半導体装置の品質を向上させるこ
とができる。Since the electric circuit formed on the resin molded product constituting the substrate for mounting the semiconductor element is composed mainly of the conductive metal layer formed integrally with the resin molded product by pressure bonding, the surface of the electric circuit is formed. Is excellent in smoothness and flatness, and is easy to remove dirt. Therefore, wire bonding can be favorably performed between the electric circuit and the semiconductor element mounted on the semiconductor element mounting portion. Therefore, it is possible to improve the quality of a semiconductor device configured using the semiconductor element mounting substrate.
【0031】また、電気回路を金属めっきを用いて構成
した場合には、樹脂成形品が非導電性であることから、
この樹脂成形品の表面を粗化した後にめっき触媒を塗布
し、次に無電解金属めっきを実施しなければならず、多
数の煩雑な工程が必要になる。これに対し、本発明の場
合には、樹脂成形品に導電性金属層が一体に圧着され、
この導電性金属層を主要部として電気回路が形成される
ので、金属めっき処理による場合に比べ工程数を減少で
き、電気回路を簡単に形成できる。When the electric circuit is formed by using metal plating, since the resin molded product is non-conductive,
After roughening the surface of the resin molded article, a plating catalyst must be applied, and then electroless metal plating must be performed, which requires many complicated steps. On the other hand, in the case of the present invention, the conductive metal layer is integrally pressure-bonded to the resin molded product,
Since the electric circuit is formed with the conductive metal layer as a main part, the number of steps can be reduced as compared with the case of metal plating, and the electric circuit can be formed easily.
【0032】また、半導体素子搭載部の周りを囲むよう
にして隆起部が形成されていることから、半導体素子搭
載部に搭載された半導体素子を樹脂封止するに当たって
は、単にこの隆起部に囲まれた空間内に液状の封止材を
注入すればよく、これによって半導体素子は、自然な状
態のもとで封止材の中に埋没させられ、封止されること
になる。このため、リードフレーム打ち抜き成型用金型
を使用するときのように好ましくない応力が作用するこ
とはなく、従って、打ち抜き成型によって形成された曲
げ力に弱いインナーリードや、インナーリードに接合し
たボンディグワイヤ部等が、好ましくない力を受けるお
それはなく、従って、品質の安定した半導体素子搭載用
基板及び半導体装置を提供することができる。Further, since the raised portion is formed so as to surround the semiconductor element mounting portion, when the semiconductor element mounted on the semiconductor element mounting portion is sealed with a resin, the semiconductor element is simply surrounded by the raised portion. What is necessary is just to inject a liquid sealing material into the space, whereby the semiconductor element is buried in the sealing material in a natural state and sealed. For this reason, undesired stress does not act as when using a die for lead frame punching molding, and therefore, the inner lead weak to the bending force formed by the punching molding and the bond lead bonded to the inner lead. There is no fear that the wire portion or the like receives an undesired force. Therefore, a semiconductor element mounting substrate and a semiconductor device having stable quality can be provided.
【0033】さらに、電気回路を導電性金属層を主要部
として構成するときには、リードフレーム製造時や梱包
作業時等におけるリードの曲がり、捻れ、反り等が皆無
になるとともに、リードフレーム打ち抜き成型用金型の
ような厳しい設備管理も不要となるので、より品質の安
定した半導体素子搭載用基板及び半導体装置を提供する
ことができる。Further, when the electric circuit is composed of the conductive metal layer as a main part, the lead is not bent, twisted, warped, or the like at the time of manufacturing or packing the lead frame, and the lead frame punching and forming metal is formed. Since strict equipment management such as a mold is not required, a semiconductor element mounting substrate and a semiconductor device having more stable quality can be provided.
【0034】請求項2または10に記載の発明には、次
の作用がある。The second or tenth aspect of the present invention has the following effects.
【0035】樹脂成形品の側面部に樹脂成形品の厚さ方
向へ伸びる溝部を形成し、この溝部にアウターリード延
長部を形成したことから、プリント基板等の接続対象物
への電気回路の接続精度を向上させることができる。す
なわち、アウターリードの配線は細密であり、従って、
これをプリント基板等の接続対象物にはんだ付けする場
合には、リード間短絡が起こらないように配慮する必要
があるが、溝部の存在は、個々のアウターリード延長部
を独立させて完全に区画することから、はんだ付け作業
の精度を向上させることができる。Since a groove extending in the thickness direction of the resin molded product is formed on the side surface of the resin molded product, and the outer lead extension is formed in this groove, connection of an electric circuit to a connection target such as a printed circuit board is performed. Accuracy can be improved. That is, the wiring of the outer lead is fine,
When soldering this to a connection object such as a printed circuit board, it is necessary to take care not to cause a short circuit between the leads, but the presence of the groove completely separates the individual outer lead extensions independently. Therefore, the accuracy of the soldering operation can be improved.
【0036】請求項3または11に記載の発明には、次
の作用がある。The invention according to claim 3 or 11 has the following operation.
【0037】接続対象物の電気回路に応じて、アウター
リード延長部のアウターリード側とは反対側の端部に突
状端子部を形成したことから、この端子部を接続対象物
の電気回路の端子部に高精度に接続することができ、電
気回路の接続精度を高めることができる。According to the electric circuit of the object to be connected, a protruding terminal portion is formed at the end of the outer lead extension opposite to the outer lead side. It can be connected to the terminal with high accuracy, and the connection accuracy of the electric circuit can be increased.
【0038】請求項4または12に記載の発明には、次
の作用がある。The invention according to claim 4 or 12 has the following operation.
【0039】樹脂成形品の隆起部に電気回路のアウター
リードが配置されたことから、この半導体素子搭載用基
板により形成される半導体装置は、フェースダウン実装
方式によって、その隆起部のアウターリードを接続対象
物の電気回路に接続することにより接続対象物に実装で
きる。このため、半導体装置実装の際の接続部を容易に
観察でき、また半導体装置の交換も容易となる。Since the outer leads of the electric circuit are arranged at the raised portions of the resin molded product, the semiconductor device formed by the semiconductor element mounting substrate is connected to the outer leads of the raised portions by a face-down mounting method. By connecting to the electric circuit of the object, it can be mounted on the object to be connected. For this reason, the connection portion at the time of mounting the semiconductor device can be easily observed, and replacement of the semiconductor device becomes easy.
【0040】また、隆起部のアウターリードを接続対象
物の電気回路に接続することによって半導体装置を接続
対象物に実装できるので、半導体素子搭載用基板の製作
時に、樹脂成形品などへの貫通孔の穿設、並びにこの貫
通孔への薄付け無電解金属めっき処理及び電解金属めっ
き処理が不要となり、更に、導電性金属の圧着が樹脂成
形品の片側だけでよく、従って、半導体素子搭載用基板
の電気回路を形成するための露光も樹脂成形品の片側だ
けでよい。これらのことから、半導体素子搭載用基板及
び半導体装置のコストを低減できる。Further, the semiconductor device can be mounted on the object to be connected by connecting the outer lead of the raised portion to the electric circuit of the object to be connected. It is not necessary to drill a hole and to apply a thin electroless metal plating process and an electrolytic metal plating process to the through-hole, and the conductive metal can be pressed only on one side of the resin molded product. Exposure for forming the electric circuit described above may be performed only on one side of the resin molded product. From these, the cost of the semiconductor element mounting substrate and the semiconductor device can be reduced.
【0041】請求項5または13に記載の発明には、次
の作用がある。The invention according to claim 5 or 13 has the following operation.
【0042】隆起部に、半導体素子搭載部側へ下方傾斜
する第一傾斜面と反対向きに下方傾斜する第二傾斜面が
形成されたことから、複数の半導体素子搭載用基板を樹
脂回路成形品として一括して製作する場合、互いに隣接
配置された第二傾斜面の境界線を手折り処理すること
で、複数の半導体素子搭載用基板または半導体装置を互
いに分離させることができ、ダイシング等の機械的切断
が不要となる。A plurality of semiconductor element mounting substrates are formed on a resin circuit molded product because a second inclined surface inclined downward in a direction opposite to the first inclined surface inclined downward toward the semiconductor element mounting portion is formed in the raised portion. In the case of collectively manufacturing, by manually folding the boundary line of the second inclined surface arranged adjacent to each other, a plurality of semiconductor element mounting substrates or semiconductor devices can be separated from each other, and mechanical processing such as dicing can be performed. Cutting is not required.
【0043】請求項6または14に記載の発明には、次
の作用がある。The invention according to claim 6 or 14 has the following operation.
【0044】半導体素子搭載部が半導体素子を受け入れ
ることができるように凹状に形成され、この凹状部の中
に半導体素子を装着することから、半導体素子搭載部が
非凹状のものに比べて、樹脂成形品への半導体素子の搭
載構造が確実となり、搭載作業を安定化させることがで
きる。The semiconductor element mounting portion is formed in a concave shape so as to be able to receive the semiconductor element, and the semiconductor element is mounted in the concave portion. The mounting structure of the semiconductor element on the molded product is ensured, and the mounting operation can be stabilized.
【0045】請求項7または15に記載の発明には、次
の作用がある。The invention according to claim 7 or 15 has the following operation.
【0046】導電性金属層の凹凸処理面が樹脂成形品に
接合されて、これらの樹脂成形品と導電性金属層とが一
体に圧着成形されたことから、凹凸処理面の凹凸が樹脂
成形品に食い込んで投錨効果が発揮される。また、樹脂
成形品は、金属めっきを施す場合のように、薬品等によ
ってその表面が粗化されて機械的強度が低下してしまう
ことがない。これらの結果、導電性金属層を主要部とし
て形成される電気回路と樹脂成形品との結合強度、即ち
ピール強度が向上し、これら樹脂成形品及び電気回路か
ら成る半導体素子搭載用基板を用いて構成された半導体
装置の品質を、より一層向上させることができる。The uneven surface of the conductive metal layer was joined to the resin molded product, and the resin molded product and the conductive metal layer were integrally formed by pressure bonding. The anchor effect is exhibited by digging into. In addition, unlike a case of applying metal plating, the surface of a resin molded product is not roughened by a chemical or the like, and the mechanical strength is not reduced. As a result, the bonding strength between the electric circuit formed mainly of the conductive metal layer and the resin molded product, that is, the peel strength is improved, and the semiconductor element mounting substrate composed of the resin molded product and the electric circuit is used. The quality of the configured semiconductor device can be further improved.
【0047】[0047]
【発明の実施の形態】以下、本発明の実施の形態を、図
面に基づき説明する。Embodiments of the present invention will be described below with reference to the drawings.
【0048】[A]第一の実施の形態(図1〜図9、図
18) 図1は、本発明に係る半導体素子搭載用基板の第一の実
施の形態を示す平面図である。図2は、図1の半導体素
子搭載用基板のII−II線に沿う断面図である。[A] First Embodiment (FIGS. 1 to 9 and FIG. 18) FIG. 1 is a plan view showing a first embodiment of a semiconductor element mounting substrate according to the present invention. FIG. 2 is a cross-sectional view of the semiconductor element mounting substrate of FIG. 1 along the line II-II.
【0049】図5(G)に示す半導体装置10を製造す
るための半導体素子搭載用基板28は、図1及び図2に
示すように、樹脂成形品12と電気回路13とを有して
構成される。実際には、半導体素子搭載用基板28は単
独で製作されるのではなく、図4(D)(図7及び図8
参照)に示すように、複数が一括して樹脂回路成形品1
1として製作される。A semiconductor element mounting substrate 28 for manufacturing the semiconductor device 10 shown in FIG. 5 (G) has a resin molded product 12 and an electric circuit 13 as shown in FIGS. Is done. Actually, the semiconductor element mounting substrate 28 is not manufactured alone, but as shown in FIG. 4D (FIGS. 7 and 8).
As shown in FIG.
Manufactured as 1.
【0050】上記樹脂成形品12は、図1及び図2に示
すように、半導体素子搭載部14、隆起部17及び複数
の溝部18を備えてなる。また、上記電気回路13は、
樹脂成形品12に一体に圧着された、導電性金属層とし
ての銅箔16及び26を主要部として形成される。この
電気回路13は、インナーリード13A、アウターリー
ド13B、アウターリード延長部13C及び突状端子部
13Dから構成される。As shown in FIGS. 1 and 2, the resin molded product 12 includes a semiconductor element mounting portion 14, a raised portion 17, and a plurality of grooves 18. Further, the electric circuit 13 includes:
Copper foils 16 and 26 as a conductive metal layer, which are integrally press-bonded to the resin molded product 12, are formed as main parts. The electric circuit 13 includes an inner lead 13A, an outer lead 13B, an outer lead extension 13C, and a protruding terminal 13D.
【0051】上記半導体素子搭載部14は、半導体素子
搭載用基板28の中央位置に設けられ、半導体素子19
(図5)を搭載可能とする。この半導体素子搭載部14
は、電気回路13のインナーリード13Aに隣接して樹
脂成形品12の表面に形成される。また、上記隆起部1
7は、樹脂成形品12において半導体素子搭載部14の
周りを囲み、この半導体素子搭載部14の高さよりも高
く、更に、半導体素子搭載部14に搭載される半導体素
子19よりも高くなるように隆起して形成されたもので
ある。The semiconductor element mounting portion 14 is provided at a central position of the semiconductor element mounting substrate 28,
(FIG. 5) can be mounted. This semiconductor element mounting portion 14
Is formed on the surface of the resin molded product 12 adjacent to the inner lead 13A of the electric circuit 13. In addition, the raised portion 1
7 surrounds the periphery of the semiconductor element mounting portion 14 in the resin molded product 12, is higher than the height of the semiconductor element mounting portion 14, and is higher than the semiconductor element 19 mounted on the semiconductor element mounting portion 14. It is formed by being raised.
【0052】ここで、樹脂成形品12は、熱可塑性樹脂
または熱硬化性樹脂を成形して構成されたものである。
熱可塑性樹脂としては、例えば、芳香族ポエステル樹
脂、芳香族ポリアミド樹脂、結晶性ポリスチレン樹脂、
ポリフェニレンスルファイド(PPS)、ポリエーテル
サルフォン(PES)、或いは、ポリエーテルイミド
(PEI)などが使用され、このうち、芳香族ポリエス
テル樹脂としては、ポリプラスチックス株式会社製の商
品名「ベクトラ」、日本石油化学株式会社製の商品名
「ザイダー」、住友化学工業株式会社製の商品名「スミ
カスーパーLCP」、デュポン株式会社製の商品名「ゼ
ナイト」等が使用される。芳香族ポリアミド樹脂として
は、三井石油化学工業株式会社製の商品名「アーレ
ン」、テイジンアモコエンジニアリングプラスチックス
株式会社製の商品名「アモデル」、BASFエンジニア
リングプラスチック株式会社製の商品名「ウルトラミッ
ドT」等が使用され、結晶性ポリスチレンとしては、出
光石油化学株式会社製の商品名「ザレック」等が使用さ
れる。Here, the resin molded article 12 is formed by molding a thermoplastic resin or a thermosetting resin.
As the thermoplastic resin, for example, aromatic polyester resin, aromatic polyamide resin, crystalline polystyrene resin,
Polyphenylene sulfide (PPS), polyether sulfone (PES), polyether imide (PEI), and the like are used. Among them, as the aromatic polyester resin, a trade name “VECTRA” manufactured by Polyplastics Co., Ltd. "Zyder" (trade name, manufactured by Nippon Petrochemical Co., Ltd.), "Sumika Super LCP" (trade name, manufactured by Sumitomo Chemical Co., Ltd.), and "Zenite" (trade name, manufactured by Dupont) are used. As the aromatic polyamide resin, Mitsui Petrochemical Industries Co., Ltd. product name "Alen", Teijin Amoco Engineering Plastics Co., Ltd. product name "Amodel", BASF Engineering Plastics Co., Ltd. product name "Ultramid T" And the like, and as the crystalline polystyrene, trade name “Zarek” manufactured by Idemitsu Petrochemical Co., Ltd. is used.
【0053】また、熱硬化性樹脂としては、例えば、エ
ポキシ樹脂、熱硬化型のポリエステル樹脂、フェノール
樹脂、メラミン樹脂、ジアリルフタレート樹脂などが使
用される。特に、エポキシ樹脂組成物は好適である。ま
た、樹脂回路基板12は、射出成型機、トランスファ成
型機、圧縮成型機、注型機等の各種モールド設備によっ
て成型される。特に圧縮成型機は好適である。As the thermosetting resin, for example, epoxy resin, thermosetting polyester resin, phenol resin, melamine resin, diallyl phthalate resin and the like are used. Particularly, an epoxy resin composition is suitable. The resin circuit board 12 is molded by various molding equipment such as an injection molding machine, a transfer molding machine, a compression molding machine, and a casting machine. In particular, a compression molding machine is suitable.
【0054】上記溝部18は、図1及び図2に示すよう
に、半導体素子搭載用基板28の樹脂成形品12におい
て隆起部17の4つの各側面にそれぞれ複数形成され、
半導体素子搭載用基板28の厚さ方向に延在して設けら
れる。これらの溝部18は、図8に示す複数の貫通孔1
5の配列方向に沿って、図5(F)に示すように、樹脂
回路成形品11をダイシングすることにより形成された
貫通孔15の半内周面である。As shown in FIGS. 1 and 2, a plurality of the groove portions 18 are formed on each of the four side surfaces of the raised portion 17 in the resin molded product 12 of the semiconductor element mounting substrate 28.
It is provided to extend in the thickness direction of the semiconductor element mounting substrate 28. These grooves 18 are provided with a plurality of through holes 1 shown in FIG.
As shown in FIG. 5 (F), the semi-inner peripheral surface of the through-hole 15 formed by dicing the resin circuit molded product 11 along the arrangement direction of 5.
【0055】これらの貫通孔15は、図8に示すよう
に、樹脂回路成形品11において、半導体素子搭載部1
4の周囲に沿って直線状に配列して穿設される。これら
の貫通孔15は、後述の如く、樹脂成形品12に銅箔1
6、26が一体に圧着成形された後に、これらの樹脂成
形品12及び銅箔16、26に貫通して形成される。こ
の貫通孔15の断面形状は、円形状、楕円形状または四
角形状である。As shown in FIG. 8, these through holes 15 are formed in the semiconductor element mounting portion 1 in the resin circuit molded product 11.
4 are pierced in a straight line along the periphery of the pier. As described later, these through holes 15 are provided in the resin molded product 12 in the copper foil 1.
After the pressure-bonding moldings 6 and 26 are integrally formed, the resin moldings 12 and the copper foils 16 and 26 are formed to penetrate. The cross-sectional shape of the through hole 15 is a circle, an ellipse, or a square.
【0056】また、銅箔16及び26は、図18(A)
に示すように、裏面に凹凸処理が施されて凹凸処理面2
0が形成され、銅箔16及び26と樹脂成形品12との
一体圧着成形時に、樹脂成形品12が銅箔16及び26
の凹凸処理面20に食い込んで密着して接合される。ま
た、銅箔16及び26の表面は平滑面及び平坦面として
形成される。Further, the copper foils 16 and 26 are formed as shown in FIG.
As shown in the figure, the back surface is subjected to the unevenness treatment, and the unevenness-treated surface 2
0 is formed, and when the copper foils 16 and 26 and the resin molded product 12 are integrally pressed and formed, the resin molded product 12 is
And is closely adhered and joined. The surfaces of the copper foils 16 and 26 are formed as a smooth surface and a flat surface.
【0057】前記電気回路13は、図1及び図2に示す
ように、インナーリード13A、アウターリード13
B、アウターリード延長部13C及び突状端子部13D
が順次連続して構成される。インナーリード13Aは樹
脂成形品12の表面における隆起部17の内側に、アウ
ターリード13Bは樹脂成形品12の表面における隆起
部17上に、アウターリード延長部13Cは樹脂成形品
12の溝部18内に、突状端子部13Dは樹脂成形品1
2の裏面にそれぞれ設けられる。インナーリード13
A、アウターリード13B及びアウターリード延長部1
3Cは、後に詳説するように、樹脂成形品12の表面及
び裏面にそれぞれ一体化された銅箔16、26を、マス
ク露光、現像、及びエッチング処理することによって形
成される。また、アウターリード延長部13Cは、貫通
孔15内部に形成された後述の銅めっき層24(図4
(C))により構成され、アウターリード13Bと突状
端子部13Dとを連続する。従って、突状端子部13D
は、アウターリード延長部13Cにおけるアウターリー
ド13B側と反対側の端部に形成される。更に、この突
状端子部13Dは、接続対象物としてのプリント基板2
9(図9)の電気回路に対応して形成され、図3
(A)、(B)、(C)にそれぞれ示すように、側面視
円形状、矩形状、または台形状に構成される。As shown in FIGS. 1 and 2, the electric circuit 13 includes an inner lead 13A and an outer lead 13A.
B, outer lead extension 13C and protruding terminal 13D
Are sequentially and continuously formed. The inner lead 13A is inside the raised portion 17 on the surface of the resin molded product 12, the outer lead 13B is on the raised portion 17 on the surface of the resin molded product 12, and the outer lead extension 13C is in the groove 18 of the resin molded product 12. , The protruding terminal portion 13D is a resin molded product 1
2 is provided on each of the back surfaces. Inner lead 13
A, outer lead 13B and outer lead extension 1
3C is formed by subjecting the copper foils 16 and 26 integrated on the front and back surfaces of the resin molded product 12 to mask exposure, development, and etching, respectively, as described later in detail. In addition, the outer lead extension 13C is provided with a copper plating layer 24 (see FIG. 4) described later formed inside the through hole 15.
(C)), and the outer lead 13B and the protruding terminal portion 13D are continuous. Therefore, the protruding terminal portion 13D
Is formed at the end of the outer lead extension 13C opposite to the outer lead 13B side. Further, the protruding terminal portion 13D is connected to the printed circuit board 2 as an object to be connected.
9 (FIG. 9) corresponding to the electric circuit of FIG.
As shown in (A), (B), and (C), respectively, it is configured in a circular shape, a rectangular shape, or a trapezoidal shape in a side view.
【0058】半導体装置10は、図5(G)に示すよう
に、上述のように構成された半導体素子搭載用基板28
の半導体素子搭載部14に、接着剤を用いて半導体素子
19が搭載され(ダイボンディング)、この半導体素子
19と複数本の電気回路13のインナーリード13Aと
が金線25を用いて接続され(ワイヤボンディング)、
この半導体素子19及び金線25が封止部材30により
封止されることによって構成される。半導体素子19及
び金線25は封止部材30内に埋没して保護される。ま
た、隆起部17は封止部材30から露出して、この隆起
部17上の電気回路13、つまりアウターリード13B
が露出したものとなっている。As shown in FIG. 5 (G), the semiconductor device 10 has a semiconductor element mounting substrate 28 configured as described above.
The semiconductor element 19 is mounted on the semiconductor element mounting portion 14 using an adhesive (die bonding), and the semiconductor element 19 and the inner leads 13A of the plurality of electric circuits 13 are connected using the gold wire 25 ( Wire bonding),
The semiconductor element 19 and the gold wire 25 are sealed by a sealing member 30. The semiconductor element 19 and the gold wire 25 are buried in the sealing member 30 and protected. Further, the raised portion 17 is exposed from the sealing member 30, and the electric circuit 13 on the raised portion 17, that is, the outer lead 13B
Has been exposed.
【0059】上記接着剤は、半導体素子19を搭載する
ときに半導体素子搭載用基板28の半導体素子搭載部1
4と半導体素子19との間に供給しても良いが、半導体
素子搭載部14の表面に接着剤層として予め設けておく
ことが好ましく、更に、この接着剤層としてはフィルム
状のものが適している。The adhesive is applied to the semiconductor element mounting portion 1 of the semiconductor element mounting substrate 28 when the semiconductor element 19 is mounted.
Although it may be supplied between the semiconductor element 4 and the semiconductor element 19, it is preferable to provide the adhesive layer on the surface of the semiconductor element mounting portion 14 in advance, and a film-like adhesive layer is more suitable. ing.
【0060】また、封止部材30は、半導体素子搭載用
基板28における隆起部17に囲まれた空間内に液状封
止剤を注入し、この液状封止剤が固化することによって
形成されたものである。液状封止剤としては、注入時に
は液状を呈し、加熱等の硬化処理によって固化する性質
のものが使用され、具体的には、加熱硬化型のエポキシ
樹脂やシリコーン樹脂などが使用される。熱可塑性樹脂
を溶剤に溶解させた液状物を隆起部17に囲まれた空間
内に流し込み、これを加熱することによって熱可塑性樹
脂を乾固させ、これにより半導体素子19を封止する封
止部材30を構成しても良い。The sealing member 30 is formed by injecting a liquid sealant into a space surrounded by the raised portion 17 of the semiconductor element mounting substrate 28 and solidifying the liquid sealant. It is. As the liquid sealant, a liquid sealant having a property of being liquid at the time of injection and being solidified by a curing treatment such as heating is used, and specifically, a heat-curable epoxy resin or a silicone resin is used. A sealing material for flowing a liquid material obtained by dissolving a thermoplastic resin in a solvent into a space surrounded by the protruding portion 17 and heating the resin to dry the thermoplastic resin, thereby sealing the semiconductor element 19. 30 may be configured.
【0061】次に、上述の樹脂回路成形品11(半導体
素子搭載用基板28)を含めた半導体装置10の製造工
程を、図4及び図5などを用いて説明する。Next, the manufacturing process of the semiconductor device 10 including the resin circuit molded product 11 (semiconductor element mounting substrate 28) will be described with reference to FIGS.
【0062】まず、図4(A)及び図7に示すよう
に、複数の半導体素子搭載部14を有する樹脂回路成形
品11における樹脂成形品12の表面に銅箔16を、裏
面に銅箔26をそれぞれ一体に圧着成形して、樹脂複合
成形品21を構成する。このとき、銅箔16は、複数の
半導体素子搭載部14を覆うようにして一体成形され
る。First, as shown in FIGS. 4A and 7, a copper foil 16 is formed on the surface of the resin molded product 12 of the resin circuit molded product 11 having the plurality of semiconductor element mounting portions 14, and a copper foil 26 is formed on the back surface. Are integrally formed by pressure bonding to form a resin composite molded product 21. At this time, the copper foil 16 is integrally formed so as to cover the plurality of semiconductor element mounting portions 14.
【0063】この樹脂成形品12と銅箔16及び26と
の一体圧着成形は、図6に示すように、まず、複数の半
導体素子搭載部14が予め型成形された未硬化の樹脂成
形品12と、上記半導体素子搭載部14に対応して凹凸
形状に予め型成形された銅箔16と、平坦面形状の銅箔
26とを、上型22と下型23との間に配置する。この
とき、銅箔16及び26の凹凸処理面20を樹脂成形品
12側に向ける。次に、これら上型22及び下型23を
用いて、例えば180℃の加熱状態下で、樹脂成形品1
2と銅箔16及び26に2分間、100kgf/cm2
の圧力を作用する。このようにして、未硬化の樹脂成形
品12を溶融、成形、硬化させることによって、図18
(A)に示すように、銅箔16及び26の凹凸処理面2
0を溶融状態の樹脂成形品12に食い込ませ、樹脂成形
品12の硬化後、銅箔16及び26を樹脂成形品12に
密着させて一体に圧着成形する。As shown in FIG. 6, the integral press-molding of the resin molded product 12 and the copper foils 16 and 26 is performed by first molding an uncured resin molded product 12 in which a plurality of semiconductor element mounting portions 14 are molded in advance. Then, the copper foil 16 preliminarily formed into an uneven shape corresponding to the semiconductor element mounting portion 14 and the copper foil 26 having a flat surface shape are arranged between the upper mold 22 and the lower mold 23. At this time, the uneven surface 20 of the copper foils 16 and 26 faces the resin molded product 12 side. Next, using the upper mold 22 and the lower mold 23, for example, under a heating state of 180 ° C., the resin molded product 1 is heated.
2 and copper foils 16 and 26 for 2 minutes at 100 kgf / cm 2
Acting pressure. In this way, the uncured resin molded product 12 is melted, molded, and cured to obtain the resin molded product 12 shown in FIG.
As shown in (A), the uneven surface 2 of the copper foils 16 and 26
0 is cut into the resin molded product 12 in a molten state, and after the resin molded product 12 is cured, the copper foils 16 and 26 are brought into close contact with the resin molded product 12 and integrally press-molded.
【0064】次に、図4(B)及び図8に示すよう
に、樹脂複合成形品21の各半導体素子搭載部14の周
囲に沿って、複数の貫通孔15を直線状に配列して穿設
する。各貫通孔15は、樹脂成形品12と、この樹脂成
形品12の表面、裏面にそれぞれ一体化された銅箔1
6、26とを貫通して形成される。Next, as shown in FIGS. 4B and 8, a plurality of through holes 15 are arranged linearly along the periphery of each semiconductor element mounting portion 14 of the resin composite molded article 21. Set up. Each through hole 15 is formed of a resin molded product 12 and a copper foil 1 integrated on the front and back surfaces of the resin molded product 12, respectively.
6, 26 are formed.
【0065】次に、図4(C)に示すように、貫通孔
15の内部を主目的として、樹脂複合成形品21の全表
面及び全裏面に薄付け無電解銅めっきを実施して、厚さ
約1μmの無電解銅めっき層を形成する。その後、この
無電解銅めっき層の上に電解銅めっきを実施して、厚さ
約10μmの電解銅めっき層を形成する。こうして、主
に貫通孔15の内部に、樹脂複合成形品21表面の銅箔
16と裏面の銅箔26とを連続する銅めっき層24が形
成される。Next, as shown in FIG. 4 (C), the entire surface and the entire back surface of the resin composite molded article 21 are subjected to thin electroless copper plating mainly for the inside of the through-hole 15, and An electroless copper plating layer having a thickness of about 1 μm is formed. Thereafter, electrolytic copper plating is performed on the electroless copper plating layer to form an electrolytic copper plating layer having a thickness of about 10 μm. In this way, a copper plating layer 24 is formed mainly in the through-hole 15 so that the copper foil 16 on the front surface of the resin composite molded article 21 and the copper foil 26 on the rear surface are continuous.
【0066】次に、図示しないが、樹脂複合成形品2
1の全表面にポジ型電着レジストを塗布してレジスト層
を形成し、このレジスト層をマスキングフィルムで覆っ
て紫外線露光し現像する。この現像により、電気回路1
3の形成に不必要な部分のレジスト層が除去される。次
に、エッチング処理を実施して、レジスト層で覆われて
いない部分の銅箔16及び26並びに銅めっき層24を
エッチング除去し、その後、残余のレジスト層を除去す
る。Next, although not shown, the resin composite molded product 2
A positive electrodeposition resist is applied to the entire surface of 1 to form a resist layer, and the resist layer is covered with a masking film and exposed to ultraviolet light for development. By this development, the electric circuit 1
The unnecessary part of the resist layer for the formation of 3 is removed. Next, an etching process is performed to etch away the portions of the copper foils 16 and 26 and the copper plating layer 24 that are not covered with the resist layer, and then remove the remaining resist layer.
【0067】これにより、図4(D)に示すように樹脂
回路成形品11が製作される。この樹脂回路成形品11
の電気回路13は、樹脂成形品12の表面及び裏面並び
に貫通孔15内部に、銅箔16及び26を主要部とし
て、各半導体素子搭載部14近傍と、隆起部17上と、
複数の貫通孔15内部と、樹脂成形品12裏面の貫通孔
15周縁部とを連続して形成される。Thus, the resin circuit molded product 11 is manufactured as shown in FIG. This resin circuit molded product 11
The electric circuit 13 includes, on the front and back surfaces of the resin molded product 12 and the inside of the through-hole 15, copper foils 16 and 26 as main parts, in the vicinity of each semiconductor element mounting portion 14, on the raised portion 17,
The inside of the plurality of through holes 15 and the peripheral portion of the through hole 15 on the back surface of the resin molded product 12 are formed continuously.
【0068】次に、図5(E)及び図9に示すよう
に、各半導体素子搭載部14に半導体素子19をダイボ
ンディングして搭載し、その後、この半導体素子19と
電気回路13のインナーリード13Aとを、金線25を
用いてワイヤボンディングして電気的に接続する。Next, as shown in FIGS. 5E and 9, a semiconductor element 19 is mounted on each semiconductor element mounting portion 14 by die bonding, and thereafter, the semiconductor element 19 and inner leads of the electric circuit 13 are mounted. 13A is electrically connected by wire bonding using a gold wire 25.
【0069】その後、図5(F)に示すように、各半
導体素子搭載用基板28相当部分において隆起部17に
囲まれた空間内に液状封止剤を注入し、全体を加熱して
液状封止剤を固化させ、封止部材30を形成する。この
封止部材30により半導体素子19及び金線25を埋没
させて保護する。Thereafter, as shown in FIG. 5 (F), a liquid sealing agent is injected into a space surrounded by the protruding portion 17 in a portion corresponding to each semiconductor element mounting substrate 28, and the whole is heated to form a liquid sealing material. The sealant is solidified to form the sealing member 30. The semiconductor element 19 and the gold wire 25 are buried and protected by the sealing member 30.
【0070】最後に、樹脂回路成形品11を複数の貫
通孔15の配列方向に沿って、図5(F)の破線に示す
ようにダイシングし、図5(G)に示すように個々の半
導体装置10を形成する。上記ダイシングによって、各
半導体装置10の半導体素子搭載用基板28における隆
起部17の側面に複数の溝部18が形成され、更に、貫
通孔15内に設けられた銅めっき層24がアウターリー
ド延長部13Cとなる。Finally, the resin circuit molded product 11 is diced along the direction in which the plurality of through holes 15 are arranged as shown by the broken lines in FIG. 5 (F), and individual semiconductors are formed as shown in FIG. 5 (G). The device 10 is formed. By the above dicing, a plurality of grooves 18 are formed on the side surfaces of the raised portions 17 in the semiconductor element mounting substrate 28 of each semiconductor device 10, and further, the copper plating layer 24 provided in the through hole 15 is formed by the outer lead extension 13 </ b> C. Becomes
【0071】このようにして製作された半導体装置1
0は、図9に示すようにプリント基板29に実装され
る。このとき、半導体装置10の突状端子部13Dがプ
リント基板29の電気回路にはんだ31を用いて電気的
に接続される。突状端子部13Dがプリント基板29の
電気回路に対応して形成されたこと、更に、各アウター
リード延長部13Cがそれぞれの溝部18内に設けられ
てはんだが他の溝部18内へ流れ込むことがないことな
どから、半導体装置10とプリント基板29との接続精
度が高められる。The semiconductor device 1 manufactured as described above
0 is mounted on the printed circuit board 29 as shown in FIG. At this time, the protruding terminal portion 13D of the semiconductor device 10 is electrically connected to the electric circuit of the printed circuit board 29 using the solder 31. The protruding terminal portion 13D is formed corresponding to the electric circuit of the printed circuit board 29. Further, each outer lead extension portion 13C is provided in each groove portion 18 so that the solder flows into another groove portion 18. For example, the connection accuracy between the semiconductor device 10 and the printed circuit board 29 is improved.
【0072】従って、上記実施の形態によれば、次の効
果(1)〜(9)を奏する。Therefore, according to the above embodiment, the following effects (1) to (9) can be obtained.
【0073】(1)半導体素子搭載用基板28を構成す
る樹脂成形品12に形成された電気回路13が、樹脂成
形品12に一体に圧着成形された銅箔16及び26を主
要部として構成されたことから、図18(A)に示すよ
うに、電気回路13の表面が平滑性及び平坦性に優れ、
汚れも除去しやすいので、この電気回路13と、半導体
素子搭載部14に搭載された半導体素子19との間で、
金線25を用いてワイヤボンディングを良好に実施でき
る。このため、この半導体素子搭載用基板28を用いて
構成される半導体装置10の品質を向上させることがで
きる。(1) The electric circuit 13 formed on the resin molded product 12 constituting the semiconductor element mounting board 28 is composed mainly of the copper foils 16 and 26 which are integrally formed on the resin molded product 12 by pressure bonding. Therefore, as shown in FIG. 18A, the surface of the electric circuit 13 has excellent smoothness and flatness,
Since dirt is also easily removed, the electric circuit 13 and the semiconductor element 19 mounted on the semiconductor element mounting portion 14
Wire bonding can be favorably performed using the gold wire 25. Therefore, the quality of the semiconductor device 10 configured using the semiconductor element mounting substrate 28 can be improved.
【0074】(2)銅箔16及び26の凹凸処理面20
が樹脂成形品12に接合され、これら樹脂成形品12と
銅箔16及び26とが一体に圧着成形されて、樹脂複合
成形品21が構成されたことから、凹凸処理面20の凹
凸が樹脂成形品12に食い込んで投錨効果が発揮され
る。また、樹脂成形品12は、金属めっきを施す場合の
ように、薬品などによってその表面が粗化されて機械的
強度が低下してしまうことがない。これらの結果、銅箔
16及び26を主要部として形成される電気回路13と
樹脂成形品12との結合強度、すなわちピール強度が向
上し、樹脂成形品12及び電気回路13からなる半導体
素子搭載用基板28を用いて構成される半導体装置10
の品質を、より一層向上させることができる。(2) The uneven surface 20 of the copper foils 16 and 26
Are bonded to the resin molded product 12 and the resin molded product 12 and the copper foils 16 and 26 are integrally formed by pressure bonding to form the resin composite molded product 21. The anchoring effect is exerted by digging into the product 12. Further, unlike the case of applying metal plating, the surface of the resin molded product 12 is not roughened by a chemical or the like, and the mechanical strength is not reduced. As a result, the bond strength between the electric circuit 13 formed mainly of the copper foils 16 and 26 and the resin molded product 12, that is, the peel strength is improved, and the semiconductor element mounting device including the resin molded product 12 and the electric circuit 13 is mounted. Semiconductor device 10 configured using substrate 28
Quality can be further improved.
【0075】(3)電気回路13を金属めっきを用いて
構成した場合には、樹脂成形品12が非導電性であるこ
とから、この樹脂成形品12の表面を粗化した後にめっ
き触媒を塗布し、次に無電解銅めっきを実施しなければ
ならず、多数の煩雑な工程が必要になる。これに対し、
本実施の形態の場合には、樹脂成形品12に銅箔16及
び26が一体に圧着成形され、この銅箔16及び26を
主要部として電気回路13が形成されるので、金属めっ
き処理による場合に比べ工程数を減少でき、電気回路1
3を簡単に形成できる。この結果、半導体装置10を容
易に製造できる。(3) When the electric circuit 13 is formed using metal plating, since the resin molded product 12 is non-conductive, the surface of the resin molded product 12 is roughened and then a plating catalyst is applied. Then, electroless copper plating must be performed, and many complicated steps are required. In contrast,
In the case of the present embodiment, the copper foils 16 and 26 are integrally press-molded on the resin molded product 12 and the electric circuit 13 is formed with the copper foils 16 and 26 as main parts. The number of processes can be reduced compared to
3 can be easily formed. As a result, the semiconductor device 10 can be easily manufactured.
【0076】(4)上述の銅めっき処理により電気回路
を形成する場合には、樹脂成形品の表面粗化、めっき触
媒の塗布、無電解銅めっき処理において各種の薬品が必
要になるが、本実施の形態において、主に貫通孔15内
に無電解銅めっき及び電解銅めっきを施す場合には、使
用される薬品の数が少なく、従って、薬品の管理及び廃
棄が容易となる。(4) In the case where an electric circuit is formed by the above-described copper plating, various chemicals are required for surface roughening of a resin molded product, application of a plating catalyst, and electroless copper plating. In the embodiment, when the electroless copper plating and the electrolytic copper plating are mainly performed in the through holes 15, the number of chemicals used is small, and thus the management and disposal of the chemicals are facilitated.
【0077】(5)半導体素子19を搭載可能な複数の
半導体素子搭載部14を有する樹脂回路成形品11を一
括成形により得、これをダイシングすることにより、半
導体素子搭載用基板28及び半導体装置10を製造でき
るので、個別部品としての半導体装置10を効率的に複
数同時に製造することができる。(5) The resin circuit molded article 11 having a plurality of semiconductor element mounting portions 14 on which the semiconductor element 19 can be mounted is obtained by collective molding, and this is diced to obtain the semiconductor element mounting substrate 28 and the semiconductor device 10. Therefore, a plurality of semiconductor devices 10 as individual components can be efficiently manufactured at the same time.
【0078】(6)半導体素子搭載用基板28におい
て、半導体素子搭載部14の周りを囲むようにして隆起
部17が形成されていることから、半導体素子搭載部1
4に搭載された半導体素子19を封止部材30を用いて
樹脂封止するに当たっては、単に隆起部17に囲まれた
空間内に液状の封止剤を注入すれば良く、これによって
半導体素子19は、自然な状態の下で封止部材30の中
に埋没させられ、封止されることになる。このため、リ
ードフレーム打ち抜き成型用金型を使用するときのよう
に好ましくない応力が作用することはなく、従って、打
ち抜き成型によって形成された曲げ力に弱いインナーリ
ードや、インナーリードに接合したボンディングワイヤ
部等が、好ましくない力を受けるおそれはなく、従っ
て、品質の安定した半導体素子搭載用基板28及び半導
体装置10を提供できる。(6) Since the raised portion 17 is formed on the semiconductor element mounting substrate 28 so as to surround the semiconductor element mounting portion 14, the semiconductor element mounting portion 1
When the semiconductor element 19 mounted on the semiconductor device 19 is sealed with a resin using the sealing member 30, a liquid sealing agent may be simply injected into a space surrounded by the raised portion 17. Is buried in the sealing member 30 under a natural state and is sealed. For this reason, undesired stress does not act as when using a die for lead frame punching molding, and therefore, the inner lead which is weak to the bending force formed by punching and the bonding wire bonded to the inner lead are used. There is no possibility that the parts and the like receive an undesired force, and therefore, it is possible to provide the semiconductor element mounting substrate 28 and the semiconductor device 10 with stable quality.
【0079】(7)電気回路13が銅箔16及び26を
主要部として構成されるときには、リードフレーム製造
時や梱包作業時などにおけるリードの曲がり、捻れ、反
り等が皆無になるとともに、リードフレーム打ち抜き成
型用金型のような厳しい設備管理も不要となるので、よ
り品質の安定した半導体素子搭載用基板28及び半導体
装置10を提供することができる。(7) When the electric circuit 13 is composed mainly of the copper foils 16 and 26, there is no bending, twisting, warping or the like of the lead during manufacture of the lead frame or at the time of packing operation, and the lead frame is eliminated. Since strict equipment management such as a die for punching molding is not required, the semiconductor element mounting substrate 28 and the semiconductor device 10 with more stable quality can be provided.
【0080】(8)半導体素子搭載用基板28における
樹脂成形品12の側面部に樹脂成形品12の厚さ方向へ
延びる溝部18を形成し、この溝部18に電気回路13
のアウターリード延長部13Cを設けたことから、プリ
ント基板29への電気回路13の接続精度を向上させる
ことができる。すなわち、電気回路13の配線は細密で
あり、従って、これをプリント基板29にはんだ付けす
る場合には、電気回路13に短絡が起こらないように配
慮する必要があるが、溝部18の存在は、個々のアウタ
ーリード延長部13Cを独立させて完全に区画すること
から、はんだが他の溝部18内へ流れ込まず、はんだ付
け作業の精度を向上させることができる。(8) A groove 18 extending in the thickness direction of the resin molded product 12 is formed on the side surface of the resin molded product 12 in the semiconductor element mounting substrate 28, and the electric circuit 13 is formed in the groove 18.
Since the outer lead extension 13C is provided, the connection accuracy of the electric circuit 13 to the printed circuit board 29 can be improved. That is, the wiring of the electric circuit 13 is fine. Therefore, when soldering the wiring to the printed circuit board 29, it is necessary to take care not to cause a short circuit in the electric circuit 13, but the existence of the groove 18 Since the individual outer lead extension portions 13C are completely separated independently, the solder does not flow into the other groove portions 18, and the accuracy of the soldering operation can be improved.
【0081】(9)電気回路13におけるアウターリー
ド13Bとは反対側の端部に突状端子部13Dが、プリ
ント基板29の電気回路に対応して形成されたことか
ら、この突状端子部13Dをプリント基板29の電気回
路の端子部に高精度に接続することができ、電気回路1
3の接続精度を高めることができる。(9) Since the protruding terminal portion 13D is formed at the end of the electric circuit 13 opposite to the outer lead 13B corresponding to the electric circuit of the printed circuit board 29, the protruding terminal portion 13D is formed. Can be connected to the terminals of the electric circuit of the printed circuit board 29 with high accuracy.
3 can improve the connection accuracy.
【0082】[B]第二の実施の形態(図10、図1
1) 図10は、本発明に係る半導体素子搭載用基板の第二の
実施の形態を示す平面図である。この第二の実施の形態
において、前記第一の実施の形態と同様な部分は、同一
の符号を付すことにより説明を省略する。[B] Second Embodiment (FIG. 10, FIG. 1)
1) FIG. 10 is a plan view showing a semiconductor element mounting substrate according to a second embodiment of the present invention. In the second embodiment, the same parts as those in the first embodiment are denoted by the same reference numerals, and description thereof will be omitted.
【0083】この第二の実施の形態の半導体素子搭載用
基板41が前記第一の実施の形態の半導体素子搭載用基
板28と異なるのは、図10及び図11に示すように、
半導体素子搭載部42が、搭載される半導体素子19を
受け入れるための凹部形状に構成された点である。この
とき、半導体素子搭載部42内に搭載された半導体素子
19の上面が電気回路13のインナーリード13Aとほ
ぼ同一面となるよう半導体素子搭載部42の深さが設定
される。The difference between the semiconductor element mounting substrate 41 of the second embodiment and the semiconductor element mounting substrate 28 of the first embodiment is that, as shown in FIGS.
The point is that the semiconductor element mounting portion 42 is formed in a concave shape for receiving the semiconductor element 19 to be mounted. At this time, the depth of the semiconductor element mounting portion 42 is set such that the upper surface of the semiconductor element 19 mounted in the semiconductor element mounting portion 42 is substantially flush with the inner lead 13A of the electric circuit 13.
【0084】従って、上記第二の実施の形態の半導体素
子搭載用基板41、及びこの半導体素子搭載用基板41
から構成される半導体装置40によれば、前記第一の実
施の形態の効果(1)〜(9)の他、次の効果(10)
及び(11)を奏する。Therefore, the semiconductor element mounting substrate 41 of the second embodiment and the semiconductor element mounting substrate 41
According to the semiconductor device 40 composed of the following, in addition to the effects (1) to (9) of the first embodiment, the following effect (10)
And (11).
【0085】(10)半導体素子搭載用基板41の半導
体素子搭載部42が半導体素子19を受け入れることが
できるように凹部形状に形成され、この凹部形状の中に
半導体素子19を装着することから、半導体素子搭載部
42が非凹部形状のものに比べて、樹脂成形品12への
半導体素子19の搭載構造が確実となり、搭載作業を安
定化させることができるとともに、場合によっては、半
導体素子19搭載用接着剤を省略することができる。(10) The semiconductor element mounting portion 42 of the semiconductor element mounting substrate 41 is formed in a concave shape so as to receive the semiconductor element 19, and the semiconductor element 19 is mounted in this concave shape. As compared with the semiconductor element mounting portion 42 having a non-recessed shape, the mounting structure of the semiconductor element 19 on the resin molded product 12 is more reliable, and the mounting work can be stabilized. Adhesive can be omitted.
【0086】(11)半導体素子搭載部42に半導体素
子19を搭載させることにより、この半導体素子19の
上面と電気回路13のインナーリード13Aとがほぼ同
一面となるので、ダイボンディング用の金線25を短く
でき、半導体素子19とインナーリード13Aとのワイ
ヤボンディングを容易化できる。(11) When the semiconductor element 19 is mounted on the semiconductor element mounting portion 42, the upper surface of the semiconductor element 19 and the inner lead 13A of the electric circuit 13 are substantially flush with each other. 25 can be shortened, and wire bonding between the semiconductor element 19 and the inner lead 13A can be facilitated.
【0087】[C]第三の実施の形態(図12〜図1
5) 図12(A)は、本発明に係る半導体素子搭載用基板の
第三の実施の形態を示す平面図であり、(B)は図12
(A)のXII−XII線に沿う断面図である。この第
三の実施の形態において、前記第一の実施の形態と同様
な部分は、同一の符号を付すことにより説明を省略す
る。[C] Third Embodiment (FIGS. 12 to 1)
5) FIG. 12A is a plan view showing a third embodiment of the semiconductor element mounting board according to the present invention, and FIG.
It is sectional drawing which follows the XII-XII line of (A). In the third embodiment, the same parts as those in the first embodiment are denoted by the same reference numerals, and description thereof will be omitted.
【0088】この実施の形態の半導体素子搭載用基板5
1が前記第一の実施の形態の半導体素子搭載用基板28
と異なるのは、側面部に溝部18がなく、この溝部18
内にアウターリード延長部13Cがなく、裏面に突状端
子部13Dがなく、更に、半導体素子搭載部14周囲に
設けられた隆起部53に、半導体素子搭載部14側へ下
方傾斜する第1傾斜部54と反対向きに下方傾斜する第
2傾斜部55が形成された点である。この第2傾斜部5
5を含めた隆起部53上にアウターリード13Bが設け
られ、従って、電気回路13はインナーリード13A及
びアウターリード13Bから構成される。Semiconductor device mounting substrate 5 of this embodiment
Reference numeral 1 denotes the semiconductor element mounting substrate 28 of the first embodiment.
The difference is that there is no groove 18 on the side surface, and this groove 18
There is no outer lead extension 13C inside, no protruding terminal portion 13D on the back surface, and furthermore, a first inclined portion 53 downwardly inclined toward the semiconductor element mounting portion 14 at a raised portion 53 provided around the semiconductor element mounting portion 14. This is the point where the second inclined portion 55 inclined downward in the opposite direction to the portion 54 is formed. This second inclined portion 5
The outer leads 13B are provided on the raised portions 53 including 5, and therefore, the electric circuit 13 includes the inner leads 13A and the outer leads 13B.
【0089】上記実施の形態の半導体素子搭載用基板5
1、並びにこの半導体素子搭載用基板51から構成され
る半導体装置50は、図13に示すように、下記の如く
製造される。The semiconductor element mounting substrate 5 of the above embodiment.
1 and a semiconductor device 50 composed of the semiconductor element mounting substrate 51 are manufactured as follows, as shown in FIG.
【0090】まず、図13(A)及び図14に示すよ
うに、複数の半導体素子搭載部14を有する樹脂成形品
12の表面に銅箔16を一体に圧着成形して、樹脂複合
成形品21を構成する。このとき、銅箔16は、複数の
半導体素子搭載部14を覆うようにして一体成形され
る。この半導体素子搭載部14と銅箔16との圧着成形
は、前述の第一実施例と同様に、上型22及び下型23
を用いて実施される。First, as shown in FIGS. 13A and 14, a copper foil 16 is integrally formed on the surface of a resin molded product 12 having a plurality of semiconductor element mounting portions 14 by pressure bonding. Is configured. At this time, the copper foil 16 is integrally formed so as to cover the plurality of semiconductor element mounting portions 14. The compression molding of the semiconductor element mounting portion 14 and the copper foil 16 is performed in the same manner as in the first embodiment described above.
It is implemented using.
【0091】次に、第一の実施の形態と同様にして、
レジスト層の形成、紫外線露光、現像及びエッチング処
理を施して、インナーリード13A及びアウターリード
13Bからなる電気回路13を形成し、図13(B)に
示すような樹脂回路成形品11が製作される。Next, as in the first embodiment,
The electric circuit 13 including the inner lead 13A and the outer lead 13B is formed by forming a resist layer, exposing to ultraviolet light, developing, and etching to form a resin circuit molded article 11 as shown in FIG. 13B. .
【0092】次に、図13(C)に示すように、各半
導体素子搭載部14に半導体素子19をダイボンディン
グして搭載し、その後、半導体素子19と電気回路13
のインナーリード13Aとを金線25を用いてワイヤボ
ンディングする。Next, as shown in FIG. 13C, a semiconductor element 19 is mounted on each semiconductor element mounting portion 14 by die bonding, and thereafter, the semiconductor element 19 and the electric circuit 13 are mounted.
Is wire-bonded to the inner lead 13A using the gold wire 25.
【0093】その後、図13(D)に示すように、各
半導体素子搭載部14を含む、隆起部53に囲まれた空
間内に液状封止体を封入して封止部材30を形成し、こ
の封止部材30により半導体素子19及び金線25を埋
没して保護する。Thereafter, as shown in FIG. 13 (D), a sealing member 30 is formed by enclosing the liquid sealing body in a space including the respective semiconductor element mounting portions 14 and surrounded by the raised portions 53. The semiconductor element 19 and the gold wire 25 are buried and protected by the sealing member 30.
【0094】最後に、樹脂回路成形品11において、
隣接する各半導体素子搭載用基板28相当部分における
相互の第2傾斜部55の境界線56を用いて、樹脂回路
成形品11を手折りまたは機械的にダイシングすること
により、図13(E)に示す単独の半導体装置50を製
造する。Finally, in the resin circuit molded product 11,
The resin circuit molded product 11 is manually folded or mechanically diced using the boundary line 56 of the second inclined portion 55 in a portion corresponding to each of the adjacent semiconductor element mounting substrates 28, as shown in FIG. A single semiconductor device 50 is manufactured.
【0095】この半導体装置50では、隆起部53上に
設けられた電気回路13のアウターリード13Bが封止
部材30によっても埋没することがなく露出して設けら
れたことから、このアウターリード13Bがプリント基
板29の電気回路に接続可能に構成される。In the semiconductor device 50, the outer leads 13B of the electric circuit 13 provided on the raised portions 53 are provided without being buried by the sealing member 30 so as to be exposed. It is configured to be connectable to an electric circuit of the printed board 29.
【0096】つまり、図15に示すように、半導体装置
50は、上下反転して、またはプリント基板29が上下
反転して、隆起部53上のアウターリード13Bとプリ
ント基板29の電気回路とがはんだ57にて電気的に接
続される(フェースダウン実装方式)。That is, as shown in FIG. 15, the semiconductor device 50 is turned upside down, or the printed board 29 is turned upside down, so that the outer leads 13B on the raised portions 53 and the electric circuit of the printed board 29 are soldered. It is electrically connected at 57 (face-down mounting method).
【0097】従って、上記実施の形態によれば、前記第
一の実施の形態の効果(1)、(2)、(3)、
(5)、(6)及び(7)と同様な効果を奏する他、次
の効果(12)〜(14)を奏する。Therefore, according to the above embodiment, the effects (1), (2), (3),
In addition to the effects similar to (5), (6) and (7), the following effects (12) to (14) are obtained.
【0098】(12)樹脂成形品12の隆起部53に電
気回路13のアウターリード13Bが配置されたことか
ら、この半導体素子搭載用基板51により形成される半
導体装置50は、フェースダウン実装方式によって、そ
の隆起部53のアウターリード13Bをプリント基板2
9の電気回路に接続することによりプリント基板29に
実装できる。このため、半導体装置50の実装の際の接
続部を容易に観察でき、また半導体装置50の交換も容
易となる。(12) Since the outer leads 13B of the electric circuit 13 are arranged on the raised portions 53 of the resin molded product 12, the semiconductor device 50 formed by the semiconductor element mounting substrate 51 can be mounted face down. The outer lead 13B of the raised portion 53 is
9 can be mounted on the printed circuit board 29 by connecting to the electric circuit. For this reason, the connection part at the time of mounting the semiconductor device 50 can be easily observed, and the replacement of the semiconductor device 50 becomes easy.
【0099】(13)隆起部53のアウターリード13
Bをプリント基板29の電気回路に接続することによっ
て半導体装置50をプリント基板29に実装できるの
で、半導体素子搭載用基板51の製作時に、樹脂成形品
12などへの貫通孔15の穿設、並びにこの貫通孔15
への薄付け無電解銅めっき処理及び電解銅めっき処理が
不要となり、更に銅箔16の圧着が樹脂成形品12の片
側だけで良く、従って、半導体素子搭載用基板51の電
気回路13を形成するための露光も樹脂成形品12の片
側だけで良い。これらのことから、半導体素子搭載用基
板51及び半導体装置50の製作コストを低減できると
ともに、使用される薬品の数が少なく、薬品の管理及び
廃棄を容易化できる。(13) Outer lead 13 of raised portion 53
Since the semiconductor device 50 can be mounted on the printed circuit board 29 by connecting B to the electric circuit of the printed circuit board 29, the through-hole 15 is formed in the resin molded product 12 or the like when the semiconductor element mounting board 51 is manufactured. This through hole 15
A thin electroless copper plating process and an electrolytic copper plating process are not required, and the pressure bonding of the copper foil 16 may be performed only on one side of the resin molded product 12, so that the electric circuit 13 of the semiconductor element mounting substrate 51 is formed. Exposure may be performed only on one side of the resin molded product 12. From these, the manufacturing cost of the semiconductor element mounting substrate 51 and the semiconductor device 50 can be reduced, the number of chemicals used is small, and the management and disposal of the chemicals can be facilitated.
【0100】(14)半導体素子搭載用基板51の隆起
部53に、半導体素子搭載部14側へ下方傾斜する第1
傾斜部54と反対向きに下方傾斜する第2傾斜部55が
形成されたことから、複数の半導体素子搭載用基板51
を樹脂回路成形品11として一括して製作する場合、互
いに隣接配置された第2傾斜部55の境界線56を手折
り処理することで、複数の半導体素子搭載用基板51ま
たは半導体装置50を相互に分離させることができ、ダ
イシングなどの機械的切断が不要となる。(14) The first projecting portion 53 of the substrate 51 for mounting a semiconductor element has the first
Since the second inclined portion 55 inclined downward in the opposite direction to the inclined portion 54 is formed, the plurality of semiconductor element mounting substrates 51 are formed.
Are collectively manufactured as the resin circuit molded product 11, the boundary lines 56 of the second inclined portions 55 arranged adjacent to each other are manually folded so that the plurality of semiconductor element mounting substrates 51 or the semiconductor devices 50 are mutually connected. It can be separated, and mechanical cutting such as dicing is not required.
【0101】[D]第四の実施の形態(図16、図1
7) 図16(A)は本発明に係る半導体素子搭載用基板の第
四の実施の形態を示す平面図であり、図16(B)は図
16(A)のXVI−XVI線に沿う断面図である。こ
の第四の実施の形態において、前記第三の実施の形態と
同様な部分は、同一の符号を付すことにより説明を省略
する。[D] Fourth Embodiment (FIG. 16, FIG. 1)
7) FIG. 16A is a plan view showing a fourth embodiment of the semiconductor element mounting board according to the present invention, and FIG. 16B is a cross section taken along line XVI-XVI in FIG. FIG. In the fourth embodiment, the same parts as those in the third embodiment are denoted by the same reference numerals, and the description is omitted.
【0102】この第四の実施の形態の半導体素子搭載用
基板61では、各半導体素子搭載用基板61の半導体素
子搭載部14周囲に形成された隆起部62に、電気回路
13のアウターリード13Bの間隔に対応して多数の凹
凸63が形成されている。この凹凸63の形態は図17
に示され、図17(A)の形態は、半円柱状の凸部64
を所定間隔に配置したものである。図17(B)の形態
は、矩形状の凸部65を所定間隔に配置したものであ
る。図17(C)の形態は、ともに丸みを帯びた凸部6
6及び凹部67を交互に形成したものである。図17
(D)の形態は、台形上の凸部68を所定間隔に配置し
たものである。いずれの形態にあっても、凸部64、6
5、66、68の稜線に沿ってアウターリード13Bが
設けられる。これにより、隣接するアウターリード13
B間には凹部による空間が確保されるので、この半導体
素子搭載用基板61にて構成される半導体装置60をプ
リント基板29に実装する際に、アウターリード13B
間ではんだが繋がることがない。尚、凸部及び凹部は、
図示したものに限らず、断面が半円形、長方形、台形、
楕円形、或いはこれらの組み合わせの形状でも良い。In the semiconductor element mounting board 61 of the fourth embodiment, the protrusions 62 formed around the semiconductor element mounting section 14 of each semiconductor element mounting board 61 are provided with the outer leads 13 B of the electric circuit 13. Many irregularities 63 are formed corresponding to the intervals. The form of the unevenness 63 is shown in FIG.
17 (A) shows a semi-cylindrical convex portion 64.
Are arranged at predetermined intervals. In the form of FIG. 17B, rectangular convex portions 65 are arranged at predetermined intervals. The form shown in FIG. 17C has a convex portion 6 which is rounded.
6 and concave portions 67 are formed alternately. FIG.
In the form (D), trapezoidal convex portions 68 are arranged at predetermined intervals. In any case, the projections 64, 6
Outer leads 13B are provided along the ridge lines 5, 66 and 68. As a result, the adjacent outer leads 13
Since a space is secured between B and the concave portion, when mounting the semiconductor device 60 composed of the semiconductor element mounting substrate 61 on the printed circuit board 29, the outer leads 13B
No solder is connected between them. In addition, the convex part and the concave part are:
Not limited to those shown, the cross-section is semicircular, rectangular, trapezoidal,
The shape may be an ellipse or a combination thereof.
【0103】従って、この第四の実施の形態において
も、第一の実施の形態の効果(1)、(2)、(3)、
(5)、(6)及び(7)、並びに第三の実施の形態の
効果(12)〜(14)と同様な効果を奏する他、次の
効果(15)を奏する。Therefore, also in the fourth embodiment, the effects (1), (2), (3),
(5), (6) and (7), and the following effects (15) in addition to the effects similar to the effects (12) to (14) of the third embodiment.
【0104】(15)半導体素子搭載用基板61におけ
る電気回路13のアウターリード13Bが、隆起部62
に形成された凹凸63の凸部に設けられたことから、半
導体装置60を半導体装置50と同様に、フェースダウ
ン実装方式によってプリント基板29に実装する際に、
各アウターリード13B間に凹凸63の凹部による空間
が確保されるので、隣接したアウターリード13Bがは
んだ等によって誤って接続されることがなく、半導体装
置60の実装時における電気回路13の接続精度を向上
させることができる。(15) The outer leads 13 B of the electric circuit 13 on the semiconductor element mounting board 61 are
When the semiconductor device 60 is mounted on the printed circuit board 29 by the face-down mounting method similarly to the semiconductor device 50,
Since a space is formed between the outer leads 13B by the concave portions of the irregularities 63, the adjacent outer leads 13B are not erroneously connected by solder or the like, and the connection accuracy of the electric circuit 13 when the semiconductor device 60 is mounted is improved. Can be improved.
【0105】以上、本発明を上記実施の形態に基づいて
説明したが、本発明はこれに限定されるものではない。The present invention has been described based on the above embodiment, but the present invention is not limited to this.
【0106】例えば、第三の実施の形態の半導体素子搭
載用基板51及び第四の実施の形態の半導体素子搭載用
基板61において、半導体素子搭載部14を、第二の実
施の形態と同様に、搭載される半導体素子19を受け入
れるための凹部形状に構成されたものとしても良い。For example, in the semiconductor element mounting board 51 of the third embodiment and the semiconductor element mounting board 61 of the fourth embodiment, the semiconductor element mounting portion 14 is connected in the same manner as in the second embodiment. It may be configured in a concave shape for receiving the semiconductor element 19 to be mounted.
【0107】また、各実施の形態において、導電性金属
層は銅箔16の場合を述べたが、銅板、またはニッケル
もしくは金の箔または板であっても良い。Further, in each of the embodiments, the case where the conductive metal layer is the copper foil 16 has been described. However, the conductive metal layer may be a copper plate or a nickel or gold foil or plate.
【0108】[0108]
【発明の効果】請求項1に記載の発明に係る半導体素子
搭載用基板によれば、合成樹脂によって構成された樹脂
成形品と、この樹脂成形品に形成され、インナーリード
及びアウターリードを含む電気回路と、上記インナーリ
ードに隣接して上記樹脂成形品の表面に形成された半導
体素子搭載部とを有して構成される半導体素子搭載用基
板において、上記電気回路は、上記樹脂成形品に一体に
圧着成形された導電性金属層を主要部として形成され、
上記樹脂成形品には、上記半導体素子搭載部の周りを囲
むようにして隆起部が形成されたことから、半導体装置
を簡単且つ高品質に製造することができる。According to the first aspect of the present invention, there is provided a substrate for mounting a semiconductor element, comprising: a resin molded product made of a synthetic resin; and an electric device formed on the resin molded product and including inner leads and outer leads. In a semiconductor element mounting board comprising a circuit and a semiconductor element mounting portion formed on the surface of the resin molded article adjacent to the inner lead, the electric circuit is integrated with the resin molded article. A conductive metal layer formed by compression bonding is formed as a main part,
Since the raised portion is formed on the resin molded product so as to surround the semiconductor element mounting portion, the semiconductor device can be manufactured easily and with high quality.
【0109】請求項4に記載の発明に係る半導体素子搭
載用基板によれば、合成樹脂によって構成された樹脂成
形品と、この樹脂成形品に形成され、インナーリード及
びアウターリードを含む電気回路と、上記インナーリー
ドに隣接して上記樹脂成形品の表面に形成された半導体
素子搭載部とを有して構成される半導体素子搭載用基板
において、上記電気回路は、上記樹脂成形品に一体に圧
着成形された導電性金属層を主要部として形成され、上
記樹脂成形品には、上記半導体素子搭載部の周りを囲む
ようにして隆起部が形成され、この隆起部に上記電気回
路のアウタリードが配置されたことから、半導体装置を
簡単且つ高品質に製造することができる。According to the semiconductor element mounting substrate according to the fourth aspect of the present invention, a resin molded product made of a synthetic resin and an electric circuit formed on the resin molded product and including inner leads and outer leads are provided. A semiconductor element mounting portion formed on the surface of the resin molded product adjacent to the inner lead, wherein the electric circuit is integrally press-bonded to the resin molded product. The molded conductive metal layer was formed as a main part, and the resin molded product was formed with a raised portion so as to surround the semiconductor element mounting portion, and the outer lead of the electric circuit was arranged on the raised portion. Therefore, the semiconductor device can be manufactured easily and with high quality.
【0110】請求項9に記載の発明に係る半導体装置よ
れば、合成樹脂によって構成された樹脂成形品と、この
樹脂成形品に形成され、インナーリード及びアウターリ
ードを含む電気回路と、上記インナーリードに隣接して
上記樹脂成形品の表面に形成された半導体素子搭載部
と、上記半導体素子搭載部に搭載されて上記インナーリ
ードに接続された半導体素子と、上記半導体素子の周囲
を封止するように形成された封止部材とを有して構成さ
れた半導体装置において、上記電気回路は、上記樹脂成
形品に一体に圧着成形された導電性金属層を主要部とし
て形成され、上記樹脂成形品には、上記半導体素子搭載
部の周りを囲むようにして隆起部が形成され、上記封止
部材は、上記隆起部に囲まれた空間内に注入した液状封
止材の固化物によって構成されたことから、半導体装置
を簡単且つ高品質に製造することができる。According to the semiconductor device of the ninth aspect of the present invention, a resin molded product made of a synthetic resin, an electric circuit formed on the resin molded product and including inner leads and outer leads, A semiconductor element mounting portion formed on the surface of the resin molded product adjacent to the semiconductor device; a semiconductor element mounted on the semiconductor element mounting portion and connected to the inner lead; and a periphery of the semiconductor element sealed. And a sealing member formed on the resin molded product, wherein the electric circuit is formed with a conductive metal layer integrally formed by pressure bonding on the resin molded product as a main part, and the resin molded product A raised portion is formed so as to surround the semiconductor element mounting portion, and the sealing member is formed by a solidified liquid sealing material injected into a space surrounded by the raised portion. From what has been configured, it is possible to produce a simple and high-quality semiconductor device.
【0111】請求項12に記載の発明に係る半導体装置
によれば、合成樹脂によって構成された樹脂成形品と、
この樹脂成形品に形成され、インナーリード及びアウタ
ーリードを含む電気回路と、上記インナーリードに隣接
して上記樹脂成形品の表面に形成された半導体素子搭載
部と、上記半導体素子搭載部に搭載されて上記インナー
リードに接続された半導体素子と、上記半導体素子の周
囲を封止するように形成された封止部材とを有して構成
された半導体装置において、上記電気回路は、上記樹脂
成形品に一体に圧着成形された導電性金属層を主要部と
して形成され、上記樹脂成形品には、上記半導体素子搭
載部の周りを囲むようにして隆起部が形成され、この隆
起部に上記電気回路のアウタリードが配置され、上記封
止部材は、上記隆起部に囲まれた空間内に注入した液状
封止材の固化物によって設けられ、記隆起部の上記アウ
タリードを接続対象物の電気回路に接続可能に構成され
たことから、半導体装置を簡単且つ高品質に製造するこ
とができる。According to the semiconductor device of the twelfth aspect, a resin molded article made of a synthetic resin is provided.
An electric circuit formed on the resin molded product, including an inner lead and an outer lead, a semiconductor element mounting portion formed on a surface of the resin molded product adjacent to the inner lead, and mounted on the semiconductor element mounting portion. A semiconductor device having a semiconductor element connected to the inner lead and a sealing member formed so as to seal the periphery of the semiconductor element. The resin molded article is formed with a conductive metal layer integrally formed by pressure bonding as a main part, and a protruding portion is formed on the resin molded product so as to surround the semiconductor element mounting portion. Is disposed, and the sealing member is provided by a solidified liquid sealing material injected into a space surrounded by the raised portion, and connects the outer lead of the raised portion to the connection pair. From what has been configured to be connectable to an electrical circuit of the object it can be produced easily and with high quality semiconductor device.
【図1】本発明に係る半導体素子搭載用基板の第一の実
施の形態を示す平面図である。FIG. 1 is a plan view showing a first embodiment of a semiconductor element mounting substrate according to the present invention.
【図2】図1の半導体素子搭載用基板のII−II線に
沿う断面図である。FIG. 2 is a cross-sectional view of the semiconductor element mounting substrate of FIG. 1 taken along the line II-II.
【図3】(A)図2のIII矢視図であり、(B)は図
3(A)の突状端子部の変形例を示す拡大図であり、
(C)は図3(A)の突状端子部の他の変形例を示す拡
大図である。3 (A) is a view on arrow III in FIG. 2, and FIG. 3 (B) is an enlarged view showing a modified example of the protruding terminal portion in FIG. 3 (A);
(C) is an enlarged view showing another modified example of the protruding terminal portion of FIG. 3 (A).
【図4】図1の半導体素子搭載用基板及び本発明に係る
半導体装置の製造工程における前半部分を示す断面工程
図である。FIG. 4 is a sectional process view showing the first half of the manufacturing process of the semiconductor element mounting substrate of FIG. 1 and the semiconductor device according to the present invention;
【図5】図4の製造工程における後半部分を示す断面工
程図である。FIG. 5 is a sectional process view showing a latter half of the manufacturing process of FIG. 4;
【図6】図4(A)の樹脂複合成形品を製作するための
製作工程を示す断面図である。FIG. 6 is a cross-sectional view showing a manufacturing process for manufacturing the resin composite molded article of FIG. 4 (A).
【図7】図4(A)に示す断面図の切断箇所(IVA−
IVA線)を付加した樹脂複合成形品の平面図である。FIG. 7 is a cross-sectional view (IVA-) of the cross-sectional view shown in FIG.
FIG. 4 is a plan view of the resin composite molded product to which (IVA line) is added.
【図8】図4(B)に示す断面図の切断箇所(IVB−
IVB線)を付加した樹脂複合成形品を示す平面図であ
る。FIG. 8 is a cross-sectional view (IVB-
FIG. 4 is a plan view showing a resin composite molded product to which (IVB line) is added.
【図9】図5(G)に示す半導体装置をプリント基板に
実装した状態の断面図である。9 is a cross-sectional view illustrating a state where the semiconductor device illustrated in FIG. 5G is mounted on a printed board.
【図10】本発明に係る半導体素子搭載基板の第二の実
施の形態を示す平面図である。FIG. 10 is a plan view showing a second embodiment of the semiconductor element mounting board according to the present invention.
【図11】図10の半導体素子搭載基板にて構成された
半導体装置の断面図である。FIG. 11 is a cross-sectional view of a semiconductor device including the semiconductor element mounting substrate of FIG. 10;
【図12】(A)は本発明に係る半導体素子搭載用基板
の第三の実施の形態を示す平面図であり、(B)は図1
2(A)のXII−XII線に沿う断面図である。12A is a plan view showing a third embodiment of the substrate for mounting a semiconductor element according to the present invention, and FIG.
It is sectional drawing which follows the XII-XII line of 2 (A).
【図13】図12(A)の半導体素子搭載用基板及び本
発明に係る半導体装置の製造工程を示す断面工程図であ
る。FIG. 13 is a sectional process view showing a manufacturing process of the semiconductor element mounting substrate of FIG. 12A and the semiconductor device according to the present invention;
【図14】図13(A)に示す断面図の切断箇所(XI
II−XIII線)を付加した樹脂複合成形品を示す平
面図である。FIG. 14 is a cross-sectional view (XI) of the cross-sectional view shown in FIG.
It is a top view which shows the resin composite molded article to which II-XIII line was added.
【図15】図13(E)の半導体装置をプリント基板に
実装した状態を示す断面図である。15 is a cross-sectional view illustrating a state where the semiconductor device in FIG. 13E is mounted on a printed circuit board.
【図16】(A)は本発明に係る半導体素子搭載用基板
の第四の実施の形態を示す平面図であり、(B)は図1
6(A)のXVI−XVI線に沿う断面図である。FIG. 16A is a plan view showing a fourth embodiment of the semiconductor element mounting board according to the present invention, and FIG.
FIG. 6 (A) is a sectional view taken along the line XVI-XVI.
【図17】図16(A)の隆起部における凹凸形状を示
す略断面図である。FIG. 17 is a schematic cross-sectional view showing a concavo-convex shape in a raised portion in FIG.
【図18】(A)は図1に示す電気回路を構成する銅箔
と樹脂成形品との結合状態を示す断面図であり、(B)
は、従来の電気回路を構成する無電解銅めっきと樹脂成
形品との結合状態を示す断面図である。FIG. 18A is a cross-sectional view showing a bonding state between a copper foil and a resin molded product constituting the electric circuit shown in FIG. 1, and FIG.
FIG. 2 is a cross-sectional view showing a state in which a conventional electric circuit is combined with electroless copper plating and a resin molded product.
10 半導体装置 12 樹脂成形品 13 電気回路 14 半導体素子搭載部 16、26 銅箔 17 隆起部 18 溝部 19 半導体素子 20 凹凸処理面 28 半導体素子搭載用基板 29 プリント基板(接続対象物) 30 封止部材 13A インナーリード 13B アウターリード 13C アウターリード延長部 13D 突状端子部 40 半導体装置 41 半導体素子搭載用基板 42 半導体素子搭載部 50 半導体装置 51 半導体素子搭載用基板 53 隆起部 54 第1傾斜部 55 第2傾斜部 56 境界線 60 半導体装置 61 半導体素子搭載用基板 62 隆起部 63 凹凸 Reference Signs List 10 semiconductor device 12 resin molded article 13 electric circuit 14 semiconductor element mounting portion 16, 26 copper foil 17 raised portion 18 groove portion 19 semiconductor element 20 unevenness treated surface 28 semiconductor element mounting substrate 29 printed board (connection object) 30 sealing member 13A Inner lead 13B Outer lead 13C Outer lead extension 13D Projecting terminal 40 Semiconductor device 41 Semiconductor element mounting substrate 42 Semiconductor element mounting portion 50 Semiconductor device 51 Semiconductor element mounting substrate 53 Raised portion 54 First inclined portion 55 Second Inclined portion 56 Boundary line 60 Semiconductor device 61 Semiconductor element mounting substrate 62 Raised portion 63 Unevenness
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 23/50 H01L 23/12 L Fターム(参考) 5F061 AA01 BA03 CA01 CA21 CB02 CB03 5F067 AA08 AA11 AA13 AB04 BB19 BC08 BE10 CC03 CC07 DA01 DA05 DA16 DC02 EA04 ──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 7 Identification code FI Theme coat ゛ (Reference) H01L 23/50 H01L 23/12 L F term (Reference) 5F061 AA01 BA03 CA01 CA21 CB02 CB03 5F067 AA08 AA11 AA13 AB04 BB19 BC08 BE10 CC03 CC07 DA01 DA05 DA16 DC02 EA04
Claims (16)
と、この樹脂成形品に形成され、インナーリード及びア
ウターリードを含む電気回路と、上記インナーリードに
隣接して上記樹脂成形品の表面に形成された半導体素子
搭載部とを有して構成される半導体素子搭載用基板にお
いて、 上記電気回路は、上記樹脂成形品に一体に圧着成形され
た導電性金属層を主要部として形成され、 上記樹脂成形品には、上記半導体素子搭載部の周りを囲
むようにして隆起部が形成されたことを特徴とする半導
体素子搭載用基板。1. A resin molded product made of a synthetic resin, an electric circuit formed on the resin molded product and including an inner lead and an outer lead, and formed on a surface of the resin molded product adjacent to the inner lead. A semiconductor element mounting substrate configured to include: a conductive metal layer formed integrally with the resin molded article by pressure bonding; A semiconductor element mounting substrate, wherein a protrusion is formed on the molded product so as to surround the semiconductor element mounting portion.
樹脂成形品の厚さ方向に形成された溝部を有し、この溝
部には、上記電気回路のアウターリードに接続されたア
ウターリード延長部が設けられたことを特徴とする請求
項1に記載の半導体素子搭載用基板。2. The resin molded article has a groove formed on a side surface thereof in a thickness direction of the resin molded article, and the groove has an outer lead connected to an outer lead of the electric circuit. 2. The substrate for mounting a semiconductor element according to claim 1, wherein an extension is provided.
ターリード側と反対側の端部に、接続対象物の電気回路
に対応した突状端子部を備えたことを特徴とする請求項
2に記載の半導体素子搭載用基板。3. The outer lead extension portion includes a protruding terminal portion corresponding to an electric circuit of an object to be connected at an end opposite to the outer lead side. Semiconductor element mounting substrate.
と、この樹脂成形品に形成され、インナーリード及びア
ウターリードを含む電気回路と、上記インナーリードに
隣接して上記樹脂成形品の表面に形成された半導体素子
搭載部とを有して構成される半導体素子搭載用基板にお
いて、 上記電気回路は、上記樹脂成形品に一体に圧着成形され
た導電性金属層を主要部として形成され、 上記樹脂成形品には、上記半導体素子搭載部の周りを囲
むようにして隆起部が形成され、この隆起部に上記電気
回路のアウターリードが配置されたことを特徴とする半
導体素子搭載用基板。4. A resin molded product made of a synthetic resin, an electric circuit formed on the resin molded product and including an inner lead and an outer lead, and formed on a surface of the resin molded product adjacent to the inner lead. A semiconductor element mounting substrate configured to include: a conductive metal layer formed integrally with the resin molded product by pressure bonding; A substrate for mounting a semiconductor element, wherein a raised part is formed on the molded product so as to surround the periphery of the semiconductor element mounting part, and outer leads of the electric circuit are arranged on the raised part.
下方傾斜する第一傾斜面と反対向きに下方傾斜する第二
傾斜面が形成されたことを特徴とする請求項4に記載の
半導体素子搭載用基板。5. The protrusion according to claim 4, wherein a second inclined surface inclined downward in a direction opposite to the first inclined surface inclined downward toward the semiconductor element mounting portion is formed in the raised portion. Substrate for mounting semiconductor elements.
導体素子を受け入れるための凹部形状に形成されたこと
を特徴とする請求項1乃至5のいずれかに記載の半導体
素子搭載用基板。6. The semiconductor element mounting substrate according to claim 1, wherein said semiconductor element mounting portion is formed in a concave shape for receiving a semiconductor element to be mounted.
施されて構成され、この導電性金属層の凹凸処理面が上
記樹脂成形品に接合されて、これらの樹脂成形品と導電
性金属層とが一体に圧着成形されたことを特徴とする請
求項1乃至6のいずれかに記載の半導体素子搭載用基
板。7. The conductive metal layer is formed by subjecting a back surface of the conductive metal layer to an uneven treatment, and the uneven surface of the conductive metal layer is joined to the resin molded product, and the resin molded product is electrically conductive with the resin molded product. 7. The substrate for mounting a semiconductor element according to claim 1, wherein the metal layer and the metal layer are integrally formed by pressure bonding.
可塑性樹脂から構成され、上記導電性金属層が銅箔から
構成されたことを特徴とする請求項1乃至7のいずれか
に記載の半導体素子搭載用基板。8. The method according to claim 1, wherein the resin molded article is made of a thermosetting resin or a thermoplastic resin, and the conductive metal layer is made of a copper foil. Substrate for mounting semiconductor elements.
と、この樹脂成形品に形成され、インナーリード及びア
ウターリードを含む電気回路と、上記インナーリードに
隣接して上記樹脂成形品の表面に形成された半導体素子
搭載部と、上記半導体素子搭載部に搭載されて上記イン
ナーリードに接続された半導体素子と、上記半導体素子
の周囲を封止するように形成された封止部材とを有して
構成された半導体装置において、 上記電気回路は、上記樹脂成形品に一体に圧着成形され
た導電性金属層を主要部として形成され、 上記樹脂成形品には、上記半導体素子搭載部の周りを囲
むようにして隆起部が形成され、 上記封止部材は、上記隆起部に囲まれた空間内に注入し
た液状封止材の固化物によって構成されたことを特徴と
する半導体装置。9. A resin molded article made of a synthetic resin, an electric circuit formed on the resin molded article and including an inner lead and an outer lead, and formed on a surface of the resin molded article adjacent to the inner lead. A semiconductor element mounting part, a semiconductor element mounted on the semiconductor element mounting part and connected to the inner lead, and a sealing member formed to seal the periphery of the semiconductor element. In the semiconductor device having the above structure, the electric circuit is formed mainly of a conductive metal layer formed integrally with the resin molded product by pressure bonding. A semiconductor device, wherein a raised portion is formed as described above, and the sealing member is made of a solidified liquid sealing material injected into a space surrounded by the raised portion.
記樹脂成形品の厚さ方向に形成された溝部を有し、この
溝部には、上記電気回路のアウターリードに接続された
アウターリード延長部が設けられたことを特徴とする請
求項9に記載の半導体装置。10. The resin molded article has a groove formed on a side surface thereof in a thickness direction of the resin molded article, and the groove has an outer lead connected to an outer lead of the electric circuit. The semiconductor device according to claim 9, further comprising an extension.
ウターリード側と反対側の端部に、接続対象物の電気回
路に対応した突状端子部を備えたことを特徴とする請求
項10に記載の半導体装置。11. The outer lead extension portion has a protruding terminal portion corresponding to an electric circuit of an object to be connected at an end opposite to the outer lead side. Semiconductor device.
品と、この樹脂成形品に形成され、インナーリード及び
アウターリードを含む電気回路と、上記インナーリード
に隣接して上記樹脂成形品の表面に形成された半導体素
子搭載部と、上記半導体素子搭載部に搭載されて上記イ
ンナーリードに接続された半導体素子と、上記半導体素
子の周囲を封止するように形成された封止部材とを有し
て構成された半導体装置において、 上記電気回路は、上記樹脂成形品に一体に圧着成形され
た導電性金属層を主要部として形成され、 上記樹脂成形品には、上記半導体素子搭載部の周りを囲
むようにして隆起部が形成され、この隆起部に上記電気
回路のアウタリードが配置され、 上記封止部材は、上記隆起部に囲まれた空間内に注入し
た液状封止材の固化物によって設けられ、上記隆起部の
上記アウタリードを接続対象物の電気回路に接続可能に
構成されたことを特徴とする半導体装置。12. A resin molded product made of a synthetic resin, an electric circuit formed on the resin molded product and including an inner lead and an outer lead, and formed on a surface of the resin molded product adjacent to the inner lead. A semiconductor element mounting part, a semiconductor element mounted on the semiconductor element mounting part and connected to the inner lead, and a sealing member formed to seal the periphery of the semiconductor element. In the configured semiconductor device, the electric circuit is formed mainly of a conductive metal layer integrally formed on the resin molded product by pressure bonding, and the resin molded product surrounds the periphery of the semiconductor element mounting portion. The outer lead of the electric circuit is disposed on the raised portion, and the sealing member is formed by solidifying a liquid sealing material injected into a space surrounded by the raised portion. Wherein the outer lead of the raised portion is configured to be connectable to an electric circuit of a connection target.
へ下方傾斜する第一傾斜面と反対向きに下方傾斜する第
二傾斜面が形成されたことを特徴とする請求項12に記
載の半導体装置。13. The protrusion according to claim 12, wherein a second inclined surface inclined downward in a direction opposite to the first inclined surface inclined downward toward the semiconductor element mounting portion is formed in the raised portion. Semiconductor device.
半導体素子を受け入れるための凹部形状に形成されたこ
とを特徴とする請求項9乃至13のいずれかに記載の半
導体装置。14. The semiconductor device according to claim 9, wherein said semiconductor element mounting portion is formed in a concave shape for receiving a semiconductor element to be mounted.
が施されて構成され、この導電性金属層の凹凸処理面が
上記樹脂成形品に接合されて、これらの樹脂成形品と導
電性金属層とが一体に圧着成形されたことを特徴とする
請求項9乃至14のいずれかに記載の半導体装置。15. The conductive metal layer is formed by subjecting a back surface of the conductive metal layer to a concavo-convex treatment. The semiconductor device according to claim 9, wherein the metal layer and the metal layer are integrally formed by pressure bonding.
熱可塑性樹脂から構成され、上記導電性金属層が銅箔か
ら構成されたことを特徴とする請求項9乃至15のいず
れかに記載の半導体装置。16. The method according to claim 9, wherein the resin molded product is made of a thermosetting resin or a thermoplastic resin, and the conductive metal layer is made of a copper foil. Semiconductor device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26900799A JP2001094006A (en) | 1999-09-22 | 1999-09-22 | Semiconductor element mounting substrate and semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26900799A JP2001094006A (en) | 1999-09-22 | 1999-09-22 | Semiconductor element mounting substrate and semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001094006A true JP2001094006A (en) | 2001-04-06 |
Family
ID=17466377
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26900799A Pending JP2001094006A (en) | 1999-09-22 | 1999-09-22 | Semiconductor element mounting substrate and semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001094006A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002368023A (en) * | 2001-06-06 | 2002-12-20 | Hitachi Ltd | Method for manufacturing semiconductor device |
| US7002803B2 (en) | 2002-02-27 | 2006-02-21 | Nec Compound Semiconductor Devices, Ltd. | Electronic product with heat radiating plate |
| JP2008300817A (en) * | 2007-05-29 | 2008-12-11 | Headway Technologies Inc | Method for manufacturing electronic component package, method for manufacturing wafer for electronic component package, and method for manufacturing basic structure for electronic component package |
| WO2015129185A1 (en) * | 2014-02-27 | 2015-09-03 | パナソニックIpマネジメント株式会社 | Resin-sealed semiconductor device, production method therefor, and mounting body therefor |
-
1999
- 1999-09-22 JP JP26900799A patent/JP2001094006A/en active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002368023A (en) * | 2001-06-06 | 2002-12-20 | Hitachi Ltd | Method for manufacturing semiconductor device |
| US7002803B2 (en) | 2002-02-27 | 2006-02-21 | Nec Compound Semiconductor Devices, Ltd. | Electronic product with heat radiating plate |
| JP2008300817A (en) * | 2007-05-29 | 2008-12-11 | Headway Technologies Inc | Method for manufacturing electronic component package, method for manufacturing wafer for electronic component package, and method for manufacturing basic structure for electronic component package |
| WO2015129185A1 (en) * | 2014-02-27 | 2015-09-03 | パナソニックIpマネジメント株式会社 | Resin-sealed semiconductor device, production method therefor, and mounting body therefor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6291271B1 (en) | Method of making semiconductor chip package | |
| KR100447313B1 (en) | Semiconductor device and process for manufacturing the same | |
| KR100437437B1 (en) | Semiconductor package manufacturing method and semiconductor package | |
| CN1295645C (en) | Method for manufacturing a contactless data carrier | |
| US5949142A (en) | Chip size package and method of manufacturing the same | |
| CN103367300B (en) | The manufacture method of lead frame, semiconductor device and lead frame | |
| JP2004342903A (en) | Semiconductor device and manufacturing method thereof | |
| JP2009302476A (en) | Semiconductor device, and method of manufacturing the same | |
| CN113496981A (en) | Package substrate and method of manufacturing the same | |
| JP2001196504A (en) | Semiconductor package element, three-dimensional semiconductor device, and manufacturing method thereof | |
| CN1901183A (en) | Substrate, smart card modules and methods for fabricating the same | |
| JP3979873B2 (en) | Non-contact data carrier manufacturing method | |
| JP2001094006A (en) | Semiconductor element mounting substrate and semiconductor device | |
| JP2004071946A (en) | Wiring board, substrate for semiconductor package, semiconductor package, and method of manufacturing them | |
| JPH07302859A (en) | Method for manufacturing multilayer wiring board for mounting semiconductor chip and method for manufacturing semiconductor chip mounting device | |
| JP3869693B2 (en) | Manufacturing method of semiconductor device | |
| JP2006165198A (en) | 3D molded circuit component manufacturing method and 3D molded circuit component manufactured thereby | |
| JP2003142634A (en) | Semiconductor device, method of manufacturing the same, and electronic equipment | |
| US20230411170A1 (en) | Integrated circuit having a routable leadframe | |
| CN114864799B (en) | Packaging structure and manufacturing method thereof | |
| JP4859376B2 (en) | Electric structure and method for manufacturing electric structure | |
| CN108807335A (en) | Substrate and its manufacturing method | |
| JPH11238829A (en) | Semiconductor element mounting substrate and semiconductor device | |
| JPH11297750A (en) | Semiconductor device, method of manufacturing the same, and method of mounting semiconductor device | |
| US20090309208A1 (en) | Semiconductor device and method of manufacturing the same |