[go: up one dir, main page]

JP2001092378A - Active matrix substrate - Google Patents

Active matrix substrate

Info

Publication number
JP2001092378A
JP2001092378A JP27222399A JP27222399A JP2001092378A JP 2001092378 A JP2001092378 A JP 2001092378A JP 27222399 A JP27222399 A JP 27222399A JP 27222399 A JP27222399 A JP 27222399A JP 2001092378 A JP2001092378 A JP 2001092378A
Authority
JP
Japan
Prior art keywords
signal wiring
electrode
active matrix
matrix substrate
pixel electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP27222399A
Other languages
Japanese (ja)
Inventor
Masaya Yamakawa
真弥 山川
Yoshihiro Okada
美広 岡田
Atsushi Ban
厚志 伴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP27222399A priority Critical patent/JP2001092378A/en
Publication of JP2001092378A publication Critical patent/JP2001092378A/en
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】 【課題】 高開口率で、かつ、表示品質を向上できる、
液晶表示装置に好適に用いられるアクティブマトリクス
基板を提供する。 【解決手段】 光透過性を有する絶縁性の基板1上に複
数の走査配線2を形成する。上記各走査配線2と交差し
て複数の信号配線8を配置する。上記走査配線2と信号
配線8との交差部分に薄膜トランジスタからなるスイッ
チング素子18をそれぞれ配置する。上記スイッチング
素子18にそれぞれ接続された画素電極13を設ける。
所定の電圧に保持されるシールド電極22を、信号配線
8を挟んで、上記画素電極13と反対側の位置にゲート
絶縁層5を介して設ける。
(57) [Summary] [Problem] To improve the display quality with a high aperture ratio.
An active matrix substrate suitably used for a liquid crystal display device is provided. SOLUTION: A plurality of scanning wirings 2 are formed on an insulating substrate 1 having a light transmitting property. A plurality of signal wirings 8 are arranged so as to intersect with the scanning wirings 2. Switching elements 18 each composed of a thin film transistor are arranged at intersections of the scanning lines 2 and the signal lines 8. The pixel electrodes 13 connected to the switching elements 18 are provided.
A shield electrode 22 maintained at a predetermined voltage is provided via the gate insulating layer 5 at a position opposite to the pixel electrode 13 with the signal wiring 8 interposed therebetween.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、液晶表示装置など
に用いられるアクティブマトリクス基板に関するもので
ある。
The present invention relates to an active matrix substrate used for a liquid crystal display device and the like.

【0002】[0002]

【従来の技術】従来より、液晶表示装置において、互い
に交差する複数本ずつのゲート配線とデータ配線と共
に、アモルファスSiにより構成した薄膜トランジスタ
(TFT)をスイッチング素子として基板上に形成し
た、いわゆるアクティブマトリクス基板を用いることが
知られている。図7に従来のアクティブマトリクス基板
の構成図を示す。図7(a)はアクティブマトリクス基
板の一画素部分の概略平面図であり、図7(b)は上記
概略平面図に示したA−B−C線における上記アクティ
ブマトリクス基板の要部断面図である。
2. Description of the Related Art Conventionally, in a liquid crystal display device, a so-called active matrix substrate in which a thin film transistor (TFT) made of amorphous Si is formed as a switching element on a substrate together with a plurality of gate lines and data lines crossing each other. It is known to use FIG. 7 shows a configuration diagram of a conventional active matrix substrate. FIG. 7A is a schematic plan view of one pixel portion of the active matrix substrate, and FIG. 7B is a cross-sectional view of a main part of the active matrix substrate taken along the line ABC shown in the schematic plan view. is there.

【0003】このようなアクティブマトリクス基板につ
いて、その製造方法に基づいて説明すると以下の通りで
ある。まず、透明つまり光透過性と電気絶縁性とを有す
るガラスやプラスチック等からなる基板51上に、走査
配線52およびその走査配線52より延出して形成され
たゲート電極53、補助容量配線54を形成する。
[0003] Such an active matrix substrate will be described below based on a manufacturing method thereof. First, a scanning wiring 52, a gate electrode 53 extending from the scanning wiring 52, and an auxiliary capacitance wiring 54 are formed on a substrate 51 made of glass, plastic, or the like having transparency, that is, light transmission and electrical insulation. I do.

【0004】次に、ゲート絶縁層55、アモルファスS
i層56、ソース、ドレイン電極となるn+アモルファ
スSi層57を積層した後、アモルファスSi層56お
よびn+アモルファスSi層57を島状にパターニング
し、ゲート電極53上に島状パターンを形成する。
Next, a gate insulating layer 55, amorphous S
After laminating the i-layer 56 and the n + amorphous Si layer 57 serving as source and drain electrodes, the amorphous Si layer 56 and the n + amorphous Si layer 57 are patterned in an island shape to form an island pattern on the gate electrode 53.

【0005】次いで、画素電極70となるITOなどか
らなる透明金属層と、信号配線58となる金属層とを、
それぞれ、島状のn+アモルファスSi層57、および
ゲート絶縁層55上に同層となるように積層し、上記金
属層および透明金属層に対しパターニングを行い、信号
配線58および画素電極70をそれぞれ形成する。信号
配線58となる金属層は、Ta、Cr、Mo、Al等の
金属から構成しても、またはこれらの金属の内の複数を
積層しても構わない。
Next, a transparent metal layer made of ITO or the like serving as the pixel electrode 70 and a metal layer serving as the signal wiring 58 are
Each is laminated on the island-shaped n + amorphous Si layer 57 and the gate insulating layer 55 so as to be the same layer, and the metal layer and the transparent metal layer are patterned to form the signal wiring 58 and the pixel electrode 70, respectively. I do. The metal layer serving as the signal wiring 58 may be formed of a metal such as Ta, Cr, Mo, or Al, or a plurality of these metals may be stacked.

【0006】次いで、島状のアモルファスSi層56お
よびn+アモルファスSi層57の内、信号配線58お
よびドレイン電極71の間の部分となるn+アモルファ
スSi層57をエッチングにより除去して、ソース電
極、ドレイン電極に分割しスイッチング素子68を形成
する。スイッチング素子68の形成後SiNx等からな
るTFT保護層60を形成し、アクティブマトリクス基
板が完成する。
Next, of the island-shaped amorphous Si layer 56 and the n + amorphous Si layer 57, the n + amorphous Si layer 57 which is a portion between the signal wiring 58 and the drain electrode 71 is removed by etching, and the source electrode and the drain electrode are removed. The switching element 68 is formed by dividing the electrode into electrodes. After the formation of the switching element 68, the TFT protection layer 60 made of SiNx or the like is formed, and the active matrix substrate is completed.

【0007】このアクティブマトリクス基板に配向膜6
4を形成し、カラーフィルター66および遮光膜69並
びに対向電極65となる透明金属層が積層された対向基
板67を所定の間隙をもって張り合わせ、前記間隙に液
晶層82を充填により形成し所望の液晶表示装置が完成
する。
An alignment film 6 is formed on the active matrix substrate.
4, a color filter 66, a light shielding film 69, and a counter substrate 67 on which a transparent metal layer serving as a counter electrode 65 is laminated with a predetermined gap, and a liquid crystal layer 82 is filled in the gap to form a desired liquid crystal display. The device is completed.

【0008】上記のアクティブマトリクス基板の場合、
画素電極70と信号配線58とは同一平面上にあるた
め、画素電極70と信号配線58とは、B−C線で示す
要部断面図にて示すように、互いに所定の間隔を有して
形成されている。
In the case of the above active matrix substrate,
Since the pixel electrode 70 and the signal wiring 58 are on the same plane, the pixel electrode 70 and the signal wiring 58 are spaced apart from each other by a predetermined distance as shown in a cross-sectional view of a main part indicated by line BC. Is formed.

【0009】従って、画素電極70と信号配線58の間
の液晶層82は画素電極70からの電界が印加されず、
よって光抜けによるコントラストの低下を抑制するため
に、この部分は遮光膜69によって遮光を行う必要があ
る。従って、この構造では開口率が下がるという欠点が
ある。
Therefore, the electric field from the pixel electrode 70 is not applied to the liquid crystal layer 82 between the pixel electrode 70 and the signal wiring 58,
Therefore, in order to suppress a decrease in contrast due to light leakage, this portion needs to be shielded by the light shielding film 69. Therefore, this structure has a disadvantage that the aperture ratio is reduced.

【0010】このような欠点を回避するため、例えば図
8に示すように、画素電極63を信号配線58とは層間
絶縁層61を介して形成し、画素電極63を信号配線5
8上にも重なるように形成することで、信号配線58に
面した、各画素電極63間の遮光領域を省いて高開口率
を得る構造のアクティブマトリクス基板が考案されてい
る。図8(a)は、従来の他のアクティブマトリクス基
板の一画素部分の概略平面図、図8(b)は、上記アク
ティブマトリクス基板におけるA−B−C線の要部断面
図である。
In order to avoid such a drawback, for example, as shown in FIG. 8, the pixel electrode 63 is formed via an interlayer insulating layer 61 with the signal wiring 58, and the pixel electrode 63 is connected to the signal wiring 5 as shown in FIG.
An active matrix substrate having a structure in which a high aperture ratio is formed by omitting the light-shielding region between the pixel electrodes 63 facing the signal wiring 58 by forming the same so as to overlap on the wiring 8 has been devised. FIG. 8A is a schematic plan view of one pixel portion of another conventional active matrix substrate, and FIG. 8B is a cross-sectional view of a principal part of the active matrix substrate taken along line ABC.

【0011】このような図8に示すアクティブマトリク
ス基板について、その製造方法に基づき、図7に示すア
クティブマトリクス基板との相違点に関してのみを説明
すると以下の通りである。
With respect to the active matrix substrate shown in FIG. 8, only the differences from the active matrix substrate shown in FIG. 7 will be described below based on the manufacturing method.

【0012】まず、前述のSiNx等からなるTFTの
保護層60を形成した後、フォトプロセスによりパター
ン形成後HF等からなるエッチング溶液にて保護層60
にエッチングにより、画素電極63との接続用のコンタ
クトホール60aを補助容量配線54上に形成する。
First, after forming the above-described protective layer 60 of TFT made of SiNx or the like, after forming a pattern by a photo process, the protective layer 60 is etched with an etching solution made of HF or the like.
Then, a contact hole 60a for connection with the pixel electrode 63 is formed on the auxiliary capacitance wiring 54 by etching.

【0013】次いで、アクリルなどからなる感光性の有
機樹脂系の層間絶縁層61をスピン塗布法にて塗布後、
露光工程にてコンタクトホール62を形成する。コンタ
クトホール62を介して画素電極63を形成し、アクテ
ィブマトリクス基板が完成する。このアクティブマトリ
クス基板に配向膜64を形成し、カラーフィルター66
および対向電極65となる透明金属層が積層された対向
基板67を所定の間隙をもって張り合わせ、前記間隙に
液晶層82を充填により形成し所望の液晶表示装置が完
成する。
Next, a photosensitive organic resin-based interlayer insulating layer 61 made of acrylic or the like is applied by a spin coating method.
A contact hole 62 is formed in the exposure step. The pixel electrode 63 is formed via the contact hole 62, and the active matrix substrate is completed. An alignment film 64 is formed on this active matrix substrate, and a color filter 66 is formed.
A counter substrate 67 on which a transparent metal layer serving as a counter electrode 65 is laminated is attached with a predetermined gap, and the gap is filled with a liquid crystal layer 82 to complete a desired liquid crystal display device.

【0014】[0014]

【発明が解決しようとする課題】ところが、以上が高開
口率を実現するためのアクティブマトリクス基板の作成
法であるが、このような構造にした場合、光抜けを防ぐ
ために、画素電極63が信号配線58上に覆い被さるよ
うに形成されているので、特に画素電極63と信号配線
58間の容量が増加するという問題が生じている。
However, the above is a method of manufacturing an active matrix substrate for realizing a high aperture ratio. In such a structure, in order to prevent light from leaking, the pixel electrode 63 is driven by a signal. Since it is formed so as to cover the wiring 58, there is a problem that the capacitance between the pixel electrode 63 and the signal wiring 58 is increased.

【0015】図9に、アクティブマトリクス基板におけ
る1画素部分の等価回路を示す。ここで、Clcは液晶層
82を挟んだ画素電極63と対向電極65間の容量、C
csは画素電極63と補助容量配線64間の補助容量、C
sdは画素電極63と信号配線58間の容量、Cgdは画素
電極63と走査配線52間の容量である。
FIG. 9 shows an equivalent circuit of one pixel portion on the active matrix substrate. Here, Clc is the capacitance between the pixel electrode 63 and the counter electrode 65 with the liquid crystal layer 82 interposed therebetween,
cs is an auxiliary capacitance between the pixel electrode 63 and the auxiliary capacitance line 64;
sd is the capacitance between the pixel electrode 63 and the signal wiring 58, and Cgd is the capacitance between the pixel electrode 63 and the scanning wiring 52.

【0016】このように画素電極63には画素容量、補
助容量以外の寄生抵抗があるため、画素電極63の電位
は信号配線58や走査配線52の電圧が変化することで
変動する。
As described above, since the pixel electrode 63 has a parasitic resistance other than the pixel capacitance and the auxiliary capacitance, the potential of the pixel electrode 63 fluctuates when the voltage of the signal wiring 58 or the scanning wiring 52 changes.

【0017】通常、液晶層82が電気分解されて劣化す
るのを防ぐため、液晶層82には交流電界が印加され
る。このため信号配線58には1ラインあるいは1画面
走査するごとに極性の異なった電圧が印加される。
Normally, an AC electric field is applied to the liquid crystal layer 82 in order to prevent the liquid crystal layer 82 from being electrolyzed and deteriorated. Therefore, a voltage having a different polarity is applied to the signal wiring 58 every time one line or one screen is scanned.

【0018】このとき信号配線58の電圧変動を△Vs
とすると、信号配線58の電圧変化による画素電極63
の電圧変動は△VIc=△Vs*Csd/(Clc+Ccs+
Csd)となる。
At this time, the voltage fluctuation of the signal wiring 58 is ΔVs
Then, the pixel electrode 63 due to the voltage change of the signal wiring 58
The voltage fluctuation of △ VIc = △ Vs * Csd / (Clc + Ccs +
Csd).

【0019】特に最近では高開口率、高解像度の液晶表
示装置(液晶ディスプレイ)が必須となっており、この
ような液晶表示装置に用いられるアクティブマトリクス
基板においては、画素の小型化により液晶層82の容量
(Clc)が小さくなり、かつ高開口率を要求されるた
め、開口率を落とす原因となる補助容量(Ccs)は小さ
くする必要がある。
In particular, recently, a liquid crystal display device (liquid crystal display) having a high aperture ratio and a high resolution has become essential. In an active matrix substrate used in such a liquid crystal display device, the liquid crystal layer 82 is formed by downsizing pixels. Is required to have a small opening (Clc) and a high aperture ratio. Therefore, it is necessary to reduce the auxiliary capacitance (Ccs) which causes a decrease in the opening ratio.

【0020】このような液晶表示装置では特に画素電圧
の変動は大きな問題となり、例えば表示パターンの周囲
に信号配線58または走査配線52に沿って周囲と色が
変わって見える、いわゆるクロストークとなり表示品位
を劣化させる結果となる。
In such a liquid crystal display device, in particular, the fluctuation of the pixel voltage is a serious problem. For example, the display pattern has a so-called crosstalk around the signal pattern 58 or the scanning pattern 52 along the signal wiring 58 or the scanning wiring 52, which causes a so-called crosstalk. Is degraded.

【0021】上記の式より、画素電極63の電圧変動を
少なくするためには、Ccsを大きくするか、またはCsd
を小さくする必要がある。しかしながら、前述したよう
に補助容量を大きくすることは開口率を小さくすること
になるため、その実現は困難である。そのため、何らか
の方法でCsdを小さくすることが必要となるという問題
を生じている。
From the above equation, in order to reduce the voltage fluctuation of the pixel electrode 63, Ccs must be increased or Csd
Needs to be smaller. However, as described above, increasing the auxiliary capacitance decreases the aperture ratio, which is difficult to realize. Therefore, there is a problem that it is necessary to reduce Csd by some method.

【0022】そこで、従来、画素電極と信号配線との間
の容量を低減する方法については、いくつかの方式が提
案されている。
Therefore, several methods have conventionally been proposed for reducing the capacitance between the pixel electrode and the signal wiring.

【0023】まず、画素電極70が信号配線58と同一
層上に形成された構造のアクティブマトリクス基板にお
いては、例えば特開平4−349430号公報に示され
ているように、図10(a)又は図10(b)に示すよ
うなシールド電極72を信号配線58と画素電極70の
間、又は信号配線58下に配置し画素電極70と信号配
線58との間の電界を遮蔽することにより、上記両者間
の容量を低減する構成が提案されている。
First, in an active matrix substrate having a structure in which the pixel electrode 70 is formed on the same layer as the signal wiring 58, as shown in, for example, JP-A-4-349430, FIG. By arranging a shield electrode 72 as shown in FIG. 10B between the signal wiring 58 and the pixel electrode 70 or below the signal wiring 58 and blocking the electric field between the pixel electrode 70 and the signal wiring 58, A configuration for reducing the capacity between the two has been proposed.

【0024】一方、画素電極63を層間絶縁層61を挟
んで信号配線58上にも形成する構造のアクティブマト
リクス基板においては、例えば図11に示すように、シ
ールド電極72を画素電極63と信号配線58の間に形
成し、画素電極63と信号配線58間の電界を遮蔽し
て、上記両者間の容量を低減する構成が提案されている
(特開平5−273593号公報)。
On the other hand, in an active matrix substrate having a structure in which the pixel electrode 63 is also formed on the signal wiring 58 with the interlayer insulating layer 61 interposed therebetween, for example, as shown in FIG. A configuration has been proposed in which the capacitance is formed between the pixel electrodes 63 to block the electric field between the pixel electrode 63 and the signal wiring 58 to reduce the capacitance between the two (see JP-A-5-273593).

【0025】しかしながら、上記公報の構成では、この
ような構造に形成するために、層間絶縁層61を2層構
造とし、その層間にシールド電極72を形成する必要が
あるため、作成プロセスが複雑になるという欠点があ
る。
However, in the configuration of the above publication, in order to form such a structure, it is necessary to form the interlayer insulating layer 61 in a two-layer structure and to form the shield electrode 72 between the layers. Disadvantage.

【0026】[0026]

【課題を解決するための手段】本発明者らは、従来に見
られるような画素電極と信号配線間の容量を低減するた
めに画素電極と信号配線の間にシールド電極(電界遮蔽
電極)を形成するのではなく、信号配線を挟んで画素電
極とは反対側にシールド電極を形成することによっても
画素電極とシールド配線間の容量を低減できることを見
い出し、本発明を完成した。
Means for Solving the Problems The inventors of the present invention provided a shield electrode (electric field shield electrode) between a pixel electrode and a signal wiring in order to reduce the capacitance between the pixel electrode and the signal wiring as conventionally seen. It has been found that the capacitance between the pixel electrode and the shield wiring can be reduced by forming the shield electrode on the opposite side of the pixel electrode with respect to the signal wiring instead of forming the signal wiring, and completed the present invention.

【0027】本発明のアクティブマトリクス基板は、以
上の課題を解決するために、光透過性を有する絶縁性基
板上に形成された複数の走査配線と、上記各走査配線と
交差して配置された複数の信号配線と、上記走査配線と
信号配線との交差部分にそれぞれ配置された薄膜トラン
ジスタからなるスイッチング素子と、上記スイッチング
素子にそれぞれ接続された画素電極と、信号配線を対し
絶縁層を介して設けられた、所定の電圧に保持される電
界遮蔽電極とを具備し、上記電界遮蔽電極は、信号配線
を挟んで、上記画素電極と反対側の位置に設けられてい
ることを特徴としている。
In order to solve the above problems, the active matrix substrate of the present invention is arranged so that a plurality of scanning lines formed on a light-transmitting insulating substrate and each of the scanning lines intersect. A plurality of signal wirings, a switching element formed of a thin film transistor disposed at an intersection of the scanning wiring and the signal wiring, a pixel electrode connected to the switching element, and a signal wiring provided via an insulating layer. And an electric field shielding electrode maintained at a predetermined voltage, wherein the electric field shielding electrode is provided at a position opposite to the pixel electrode with the signal wiring interposed therebetween.

【0028】上記構成によれば、画素電極を、信号配線
上にも形成して、上記画素電極の開口率を向上させて
も、従来のように、画素電極と信号配線間の容量を低減
するために画素電極と信号配線の間に電界遮蔽電極(シ
ールド電極)を形成するのではなく、信号配線を挟んで
画素電極とは反対側に電界遮蔽電極を形成することによ
り、画素電極と信号配線との間の容量を低減できる。
According to the above configuration, even if the pixel electrode is formed on the signal wiring and the aperture ratio of the pixel electrode is improved, the capacitance between the pixel electrode and the signal wiring is reduced as in the related art. Therefore, instead of forming an electric field shielding electrode (shield electrode) between the pixel electrode and the signal wiring, the electric field shielding electrode is formed on the opposite side of the pixel electrode with the signal wiring therebetween, so that the pixel electrode and the signal wiring are formed. Can be reduced.

【0029】これにより、上記構成では、画素電極の開
口率を低下させることなく、かつ、電界遮蔽電極を、例
えば走査配線と同層にて形成することによって、上記電
界遮蔽電極の形成のための製造工程も一切増加させるこ
となく画素電極と信号配線との間の容量を低減すること
ができる。
Thus, in the above configuration, the electric field shielding electrode is formed, for example, in the same layer as the scanning wiring without lowering the aperture ratio of the pixel electrode. The capacitance between the pixel electrode and the signal wiring can be reduced without any increase in the number of manufacturing steps.

【0030】また、上記構成では、電界遮蔽電極を、各
画素電極間に沿って形成されている信号配線を挟んで、
つまり上記信号配線に沿って形成しているので、隣合う
各画素電極間に対する遮光体として用いることもでき
る。これにより、上記構成では、信号配線と画素電極を
重ね合わせる必要がなくなる、つまり遮光体としての信
号配線の幅を、隣り合う各画素電極間の間隔より狭く設
定しても、電界遮蔽電極により隣合う各画素電極間を遮
光できる。
Further, in the above configuration, the electric field shielding electrode is sandwiched by the signal wiring formed along each pixel electrode.
That is, since it is formed along the signal wiring, it can be used as a light shield between adjacent pixel electrodes. Accordingly, in the above configuration, it is not necessary to overlap the signal wiring and the pixel electrode. In other words, even if the width of the signal wiring as the light shield is set to be smaller than the distance between the adjacent pixel electrodes, the signal wiring and the pixel electrode become adjacent to each other. Light can be shielded between the corresponding pixel electrodes.

【0031】このことから、上記構成では、隣り合う各
画素電極間からの光抜けを防止しながら、信号配線の幅
を小さく設定できて、更に画素電極と信号配線間の容量
を、さらに低減することができ、高開口率、かつ、高表
示品位の液晶表示装置を一切の製造工程の変更や追加無
しに実現することができる。
Thus, in the above configuration, the width of the signal wiring can be set small while preventing light from leaking between adjacent pixel electrodes, and the capacitance between the pixel electrode and the signal wiring is further reduced. Thus, a liquid crystal display device having a high aperture ratio and a high display quality can be realized without any change or addition of a manufacturing process.

【0032】上記構成では、前記画素電極と、前記走査
配線および信号配線との間に、層間絶縁層が形成されて
いてもよい。上記構成では、高開口率、かつ、高表示品
位の液晶表示装置を、より確実に得られる。
In the above structure, an interlayer insulating layer may be formed between the pixel electrode and the scanning line and the signal line. With the above configuration, a liquid crystal display device having a high aperture ratio and a high display quality can be obtained more reliably.

【0033】上記構成では、前記電界遮蔽電極は、前記
走査配線から延出して形成されていてもよい。上記構成
によれば、高開口率、かつ、高表示品位の液晶表示装置
を一切の製造工程の変更や追加無しに実現することがで
きる。
In the above configuration, the electric field shielding electrode may be formed to extend from the scanning wiring. According to the above configuration, a liquid crystal display device having a high aperture ratio and a high display quality can be realized without any change or addition of a manufacturing process.

【0034】上記構成では、前記走査配線間に、画素電
極の容量保持用の容量保持用配線を具備し、前記電界遮
蔽電極は、上記容量保持用配線から延出して形成されて
いてもよい。上記構成によれば、電界遮蔽電極を、容量
保持用配線から延出して形成したことによって、高開口
率、かつ、高表示品位の液晶表示装置を一切の製造工程
の変更や追加無しに実現することができる。
In the above configuration, a capacitance holding line for holding the capacitance of the pixel electrode may be provided between the scanning lines, and the electric field shielding electrode may be formed to extend from the capacitance holding line. According to the above configuration, since the electric field shielding electrode is formed to extend from the capacitance holding wiring, a liquid crystal display device having a high aperture ratio and a high display quality can be realized without changing or adding any manufacturing process. be able to.

【0035】上記構成では、前記電界遮蔽電極の幅は、
隣り合う前記の各画素電極の間隔より大きく、かつ、前
記信号配線の幅より大きくなるように形成されているこ
とが好ましい。上記構成によれば、信号配線の幅を小さ
く設定できるので、画素電極と信号配線との間の容量を
低減できて、高開口率、かつ、高表示品位の液晶表示装
置を、より確実に得られる。
In the above configuration, the width of the electric field shielding electrode is
It is preferable that the pixel electrode is formed so as to be larger than the interval between the adjacent pixel electrodes and larger than the width of the signal wiring. According to the above configuration, since the width of the signal wiring can be set small, the capacitance between the pixel electrode and the signal wiring can be reduced, and a liquid crystal display device with a high aperture ratio and high display quality can be obtained more reliably. Can be

【0036】上記構成では、前記電界遮蔽電極は、前記
信号配線に対面する位置に形成されていてもよい。上記
構成によれば、隣合う各画素電極間に対する遮光を、上
記電界遮蔽電極により、より確実化できるので、高開口
率、かつ、高表示品位の液晶表示装置を、より確実に得
られる。
In the above configuration, the electric field shielding electrode may be formed at a position facing the signal wiring. According to the above configuration, light shielding between adjacent pixel electrodes can be more reliably performed by the electric field shielding electrode, so that a liquid crystal display device having a high aperture ratio and a high display quality can be obtained more reliably.

【0037】上記構成では、前記電界遮蔽電極は、前記
信号配線に対面する位置における、上記信号配線の幅方
向に変位させて形成されていてもよい。上記構成によれ
ば、隣合う各画素電極間に対する、上記電界遮蔽電極に
よる遮光をより広範囲に設定できることから、信号配線
の幅を、より小さく設定でき、高開口率、かつ、高表示
品位の液晶表示装置を、より確実に得られる。
In the above configuration, the electric field shielding electrode may be formed so as to be displaced in a width direction of the signal wiring at a position facing the signal wiring. According to the above configuration, since the light shielding between the adjacent pixel electrodes by the electric field shielding electrode can be set in a wider range, the width of the signal wiring can be set smaller, a high aperture ratio, and a high display quality liquid crystal. A display device can be obtained more reliably.

【0038】[0038]

【発明の実施の形態】本発明の実施の各形態について図
1ないし図6に基づいて説明すれば、以下の通りであ
る。
Embodiments of the present invention will be described below with reference to FIGS. 1 to 6.

【0039】(実施の形態1)本実施の形態1に係るア
クティブマトリクス基板の概略構成図を図1に示し、図
1(a)はアクティブマトリクス基板の一画素部分の概
略平面図、図1(b)はA−B−C線にて示される、上
記アクティブマトリクス基板における要部断面図であ
る。
(Embodiment 1) FIG. 1 is a schematic configuration diagram of an active matrix substrate according to Embodiment 1, and FIG. 1A is a schematic plan view of one pixel portion of the active matrix substrate. FIG. 2B is a cross-sectional view of a principal part of the active matrix substrate, which is indicated by line ABC.

【0040】上記アクティブマトリクス基板は、基板1
上に、複数の各走査配線2と、複数の信号配線8と、各
スイッチング素子18と、マトリクス状の各画素電極1
3と、シールド電極(電界遮蔽電極)22とを具備する
ものである。
The active matrix substrate is a substrate 1
A plurality of scanning wirings 2, a plurality of signal wirings 8, each switching element 18, and each pixel electrode 1 in a matrix
3 and a shield electrode (electric field shield electrode) 22.

【0041】上記基板1は、透明つまり光透過性と電気
絶縁性とを有する、ガラスまたはプラスチック等からな
るものである。上記走査配線2は、相互に平行に設けら
れている。上記信号配線8は、上記各走査配線2とそれ
ぞれ直行するように交差して配置され、相互に平行に形
成されている。上記スイッチング素子18は、上記走査
配線2と信号配線8との交差部分にそれぞれ、配置され
た薄膜トランジスタからなるものである。上記画素電極
13は、光透過性を有する、略長方形状の導電体からな
り、上記スイッチング素子18にそれぞれ接続されたマ
トリクス状、つまり碁盤の目状に配設されている。
The substrate 1 is made of glass, plastic, or the like, which is transparent, that is, has optical transparency and electrical insulation. The scanning lines 2 are provided in parallel with each other. The signal wirings 8 are arranged so as to cross each of the scanning wirings 2 so as to be orthogonal to each other, and are formed in parallel with each other. The switching element 18 is formed of a thin film transistor disposed at each intersection of the scanning wiring 2 and the signal wiring 8. The pixel electrodes 13 are made of a substantially rectangular conductor having a light-transmitting property, and are arranged in a matrix, that is, in a grid pattern connected to the switching elements 18.

【0042】そして、上記シールド電極22は、所定の
電圧に保持されるようになっており、信号配線8を対し
ゲート絶縁層5を介して、信号配線8を挟んで、上記画
素電極13と反対側の位置にそれぞれ設けられている。
The shield electrode 22 is maintained at a predetermined voltage, and is opposite to the pixel electrode 13 with the signal wiring 8 interposed therebetween with the signal wiring 8 interposed therebetween through the gate insulating layer 5. Side positions.

【0043】このようなアクティブマトリクス基板につ
いて、その製造方法に基づいて説明すれば以下の通りで
ある。まず、基板1上に、走査配線2およびその走査配
線2より延出して形成されたゲート電極3、補助容量配
線4を互いに同層にて形成する。このとき同時に補助容
量配線4から延出して、つまり同層にてシールド電極2
2を、後述する信号配線8の下、つまり信号配線8と基
板1との間にゲート絶縁層5を介して形成する。
The following is a description of such an active matrix substrate based on its manufacturing method. First, a scanning line 2, a gate electrode 3 extending from the scanning line 2, and an auxiliary capacitance line 4 are formed in the same layer on a substrate 1. At this time, the shield electrode 2 extends from the auxiliary capacitance wiring 4 at the same time, that is, in the same layer.
2 is formed below the signal wiring 8 described later, that is, between the signal wiring 8 and the substrate 1 via the gate insulating layer 5.

【0044】次に、SiNx等からなるゲート絶縁層
5、アモルファスSi層6、ソース電極およびドレイン
電極となるn+アモルファスSi層7をさらに順次積層
した後、アモルファスSi層6およびn+アモルファス
Si層7をパターニングし、ゲート電極3上に島状のパ
ターンを形成する。
Next, after a gate insulating layer 5 made of SiNx or the like, an amorphous Si layer 6, and an n + amorphous Si layer 7 serving as a source electrode and a drain electrode are further laminated sequentially, the amorphous Si layer 6 and the n + amorphous Si layer 7 are formed. By patterning, an island pattern is formed on the gate electrode 3.

【0045】次いで、画素電極13との接続電極9、お
よび信号配線8となる金属層を積層しパターニングを行
う。この金属層はTa、Cr、Mo、Al、ITO等の
金属からなり、又はこれらの金属の内の複数を積層して
も構わない。
Next, the connection electrode 9 with the pixel electrode 13 and the metal layer serving as the signal wiring 8 are laminated and patterned. This metal layer may be made of a metal such as Ta, Cr, Mo, Al, and ITO, or a plurality of these metals may be laminated.

【0046】次いで、島状のアモルファスSi層6およ
びn+アモルファスSi層7の内、信号配線8および接
続電極9の間の部分のn+アモルファスSi層7をエッ
チングにより除去し、上記n+アモルファスSi層7か
ら、ソース電極、ドレイン電極を分割により作成してス
イッチング素子18を形成する。
Next, of the island-shaped amorphous Si layer 6 and the n + amorphous Si layer 7, the n + amorphous Si layer 7 at a portion between the signal wiring 8 and the connection electrode 9 is removed by etching, and the n + amorphous Si layer 7 is removed. Then, the switching element 18 is formed by forming a source electrode and a drain electrode by division.

【0047】スイッチング素子18の形成後、SiNx
等からなるTFT用の保護層10を、さらに、上記基板
1上に形成し、フォトプロセスによりパターン形成後、
HF等からなるエッチング溶液にて保護層10をエッチ
ングにより、後述する画素電極13との接続用のコンタ
クトホール10aを、補助容量配線4上の接続電極9を
露出するように形成する。
After the formation of the switching element 18, SiNx
A TFT protective layer 10 made of, for example, is further formed on the substrate 1, and after a pattern is formed by a photo process,
By etching the protective layer 10 with an etching solution made of HF or the like, a contact hole 10a for connection with the pixel electrode 13 described later is formed so as to expose the connection electrode 9 on the auxiliary capacitance line 4.

【0048】次いで、アクリル樹脂などからなる感光性
の有機樹脂をスピン塗布法にて、さらに、上記基板1上
に塗布して有機樹脂層を形成した後、パターン露光工程
にて、上記有機樹脂層から層間絶縁層11を形成すると
共に、上記層間絶縁層11に対しコンタクトホール12
を上記コンタクトホール10a上に形成する。
Next, a photosensitive organic resin such as an acrylic resin is applied on the substrate 1 by a spin coating method to form an organic resin layer. An interlayer insulating layer 11 from above and a contact hole 12 with respect to the interlayer insulating layer 11.
Is formed on the contact hole 10a.

【0049】続いて、上記層間絶縁層11上に画素電極
層を形成し、エッチング等により、上記画素電極層から
上記画素電極13を上記層間絶縁層11上に形成すると
共に、コンタクトホール12を介して接続電極9と上記
画素電極13とを互いに接続して、アクティブマトリク
ス基板が完成する。
Subsequently, a pixel electrode layer is formed on the interlayer insulating layer 11, and the pixel electrode 13 is formed on the interlayer insulating layer 11 from the pixel electrode layer by etching or the like. Then, the connection electrode 9 and the pixel electrode 13 are connected to each other to complete the active matrix substrate.

【0050】このアクティブマトリクス基板における各
画素電極13上および層間絶縁層11上に配向膜14を
形成する一方、各カラーフィルター16および対向電極
15となる透明金属層が積層された対向基板17を形成
し、このアクティブマトリクス基板と、上記対向基板1
7とを所定の間隙を有するように互いに張り合わせ、前
記間隙に液晶層19を充填により形成して所望の液晶表
示装置が完成する。
While an alignment film 14 is formed on each pixel electrode 13 and on the interlayer insulating layer 11 of the active matrix substrate, a counter substrate 17 on which a color filter 16 and a transparent metal layer serving as the counter electrode 15 are laminated is formed. The active matrix substrate and the opposing substrate 1
7 are bonded to each other so as to have a predetermined gap, and the gap is filled with a liquid crystal layer 19 to complete a desired liquid crystal display device.

【0051】本発明では、画素電極13が層間絶縁層1
1を介して信号配線8上に形成され、かつ開口率を向上
させるため画素電極13を信号配線8上にも重なるよう
に形成した高開口率のアクティブマトリクス基板におい
て、図1(b)および図2に示すように走査配線2ある
いは補助容量配線4を形成する際に同時に走査配線2あ
るいは補助容量配線4から延出して形成されたシールド
電極22を、信号配線8を挟んで画素電極13とは反対
側に配置している構成である。
In the present invention, the pixel electrode 13 is formed of the interlayer insulating layer 1
1 (b) and FIG. 1 (b) show a high aperture ratio active matrix substrate which is formed on the signal wiring 8 via the first electrode 1 and in which the pixel electrode 13 is formed so as to also overlap the signal wiring 8 in order to improve the aperture ratio. As shown in FIG. 2, when forming the scanning wiring 2 or the auxiliary capacitance wiring 4, the shield electrode 22 formed at the same time as extending from the scanning wiring 2 or the auxiliary capacitance wiring 4 is connected to the pixel electrode 13 with the signal wiring 8 interposed therebetween. This is a configuration arranged on the opposite side.

【0052】これにより、上記構成では、画素電極13
と信号配線8の間の電界8aの形成を上記シールド電極
22の設置により低減できて、上記画素電極13と信号
配線8の間の容量を軽減できる。
Thus, in the above configuration, the pixel electrode 13
The formation of the electric field 8a between the pixel electrode 13 and the signal wiring 8 can be reduced by providing the shield electrode 22, and the capacitance between the pixel electrode 13 and the signal wiring 8 can be reduced.

【0053】したがって、上記のシールド電極22の構
造を、画素電極13と信号配線8を層間絶縁層11を介
して形成したアクティブマトリクス基板に適用すること
によって、上記アクティブマトリクス基板を用いた液晶
表示装置において、シャドーイング等の表示品質の劣化
が発生することを抑制し、高画質の液晶表示装置を従来
と製造工程を変えること無しに、つまり、追加の工程を
省いた簡素な方法により実現することができる。
Therefore, by applying the structure of the shield electrode 22 to an active matrix substrate in which the pixel electrode 13 and the signal wiring 8 are formed via the interlayer insulating layer 11, a liquid crystal display device using the active matrix substrate In order to suppress the occurrence of display quality deterioration such as shadowing, and to realize a high-quality liquid crystal display device without changing the manufacturing process from the conventional one, that is, by a simple method without additional steps Can be.

【0054】このような構造のアクティブマトリクス基
板における画素電極13と信号配線8との間の容量低減
の結果の一例を表1として以下に示す。ただし、隣り合
う各画素電極13の間隔は3μm、シールド電極22の
幅、信号配線8の幅は8μmにそれぞれ設定し、ゲート
絶縁層5の厚さ350nm、誘電率6.9、層間絶縁層
11の厚さ3000nm、誘電率3.4にそれぞれ設定
した。また、従来構造としては、図1においてシールド
電極22を省き、他の構造を同様に設定した、図8に示
すような構造を用いた。
An example of the result of the capacitance reduction between the pixel electrode 13 and the signal wiring 8 in the active matrix substrate having such a structure is shown in Table 1 below. However, the distance between the adjacent pixel electrodes 13 is set to 3 μm, the width of the shield electrode 22 and the width of the signal wiring 8 are set to 8 μm, the thickness of the gate insulating layer 5 is 350 nm, the dielectric constant is 6.9, and the interlayer insulating layer 11 is Of 3,000 nm and a dielectric constant of 3.4. Further, as a conventional structure, a structure as shown in FIG. 8 was used in which the shield electrode 22 was omitted in FIG. 1 and other structures were similarly set.

【0055】[0055]

【表1】 [Table 1]

【0056】以上の表1に示す様に、本実施の形態1に
係る構造では図8の様な従来構造に対して、画素電極1
3と信号配線8との間の容量を約36%削減できること
が分かった。
As shown in Table 1 above, the structure according to the first embodiment is different from the conventional structure shown in FIG.
It has been found that the capacitance between the wiring 3 and the signal wiring 8 can be reduced by about 36%.

【0057】(実施の形態2)前記の実施の形態1より
シールド電極22、信号配線8、画素電極13の重なり
の部分(B−C部)の構造を変えた場合を図3(a)に
示す。実施の形態1では、画素電極13間の遮光は信号
配線8を、隣り合う各画素電極13の間と重なるように
配置することで行っていたが、本実施の形態2では、シ
ールド電極22も用いて上記の遮光を行うことにより、
信号配線8の電極幅を上記より細く設定したものであ
る。
(Embodiment 2) FIG. 3A shows a case where the structure of the overlapping portion (BC portion) of the shield electrode 22, the signal wiring 8, and the pixel electrode 13 is changed from that of the above-mentioned Embodiment 1. Show. In the first embodiment, the light shielding between the pixel electrodes 13 is performed by arranging the signal wiring 8 so as to overlap between the adjacent pixel electrodes 13. However, in the second embodiment, the shield electrode 22 is also provided. By performing the above light shielding using
The electrode width of the signal wiring 8 is set smaller than the above.

【0058】例えば、各画素電極13の間隔3μm、信
号配線8の幅5μm、シールド電極22の幅8μmに、
それぞれ設定した場合、上記構造で信号配線8の幅が8
μmの場合と比べると、以下の表2に示す様に画素電極
13と信号配線8間の容量を低減することができる。本
構造においては従来構造と比べて画素電極13と信号配
線8の容量を、さらに約64%削減できることが分かっ
た。
For example, the distance between the pixel electrodes 13 is 3 μm, the width of the signal wiring 8 is 5 μm, and the width of the shield electrode 22 is 8 μm.
When each is set, the width of the signal wiring 8 is 8
As compared with the case of μm, the capacitance between the pixel electrode 13 and the signal wiring 8 can be reduced as shown in Table 2 below. It has been found that in the present structure, the capacitance of the pixel electrode 13 and the signal wiring 8 can be further reduced by about 64% as compared with the conventional structure.

【0059】これにより、上記構造では、上記容量をさ
らに削減できるので、信号配線8における信号の遅延
を、より抑制できる。したがって、上記構造では、さら
に高画質の液晶表示装置を従来と製造工程を変えること
無しに、つまり、追加の工程を省いた簡素な方法により
実現することができる。
Thus, in the above structure, the capacitance can be further reduced, so that the signal delay in the signal wiring 8 can be further suppressed. Therefore, with the above structure, a liquid crystal display device with higher image quality can be realized without changing the manufacturing process from the conventional one, that is, by a simple method without additional steps.

【0060】[0060]

【表2】 [Table 2]

【0061】ところで、従来では、例えば図4(a)に
示すように、画素電極63は一部が信号配線58と重な
るように形成することにより、バックライトより入射し
た光81が画素電極13の領域以外、つまり隣り合う各
画素電極13の間から外部へ漏れること(光抜け)を防
止している。
Conventionally, as shown in FIG. 4A, for example, as shown in FIG. 4A, the pixel electrode 63 is formed so as to partially overlap the signal wiring 58 so that the light 81 incident from the backlight is Leakage (light leakage) outside the region, that is, between adjacent pixel electrodes 13 is prevented.

【0062】また、例えば図4(b)に示す様に信号配
線58の幅を、各画素電極63の間隔と同じか小さくし
た場合には、画素電極63と信号配線58の重なりが小
さくなるため画素電極63と信号配線58間の容量は小
さくすることができるが、光81の入射角度によっては
画素電極13の領域以外から光が通過することとなり、
コントラストの低下として表示品位を劣化させることと
なる。
When the width of the signal line 58 is equal to or smaller than the distance between the pixel electrodes 63 as shown in FIG. 4B, for example, the overlap between the pixel electrode 63 and the signal line 58 is reduced. Although the capacitance between the pixel electrode 63 and the signal wiring 58 can be reduced, light passes through the area other than the pixel electrode 13 depending on the incident angle of the light 81,
As the contrast decreases, the display quality deteriorates.

【0063】しかしながら、本発明では、図3(a)お
よび図4(c)に示すように信号配線8の下にシールド
電極22を形成したので、信号配線8の電極幅を細くし
た場合でもシールド電極22が遮光体となり、画素電極
13の領域以外からの光21の抜けを防ぐことができ
る。
However, in the present invention, since the shield electrode 22 is formed below the signal wiring 8 as shown in FIGS. 3A and 4C, even when the electrode width of the signal wiring 8 is reduced, the shield electrode 22 is formed. The electrode 22 serves as a light-shielding body, so that light 21 can be prevented from leaking out of the region of the pixel electrode 13.

【0064】したがって、上記構成では、光抜け防止の
ために、画素電極13と信号配線8とを、特に重ね合わ
せて形成する必要がなくなり、画素電極13と信号配線
8との間の容量をさらに低減することができる。よっ
て、上記構成では、より高画質な液晶表示装置を構成で
きる。
Therefore, in the above configuration, it is not necessary to particularly form the pixel electrode 13 and the signal wiring 8 so as to overlap each other in order to prevent light leakage, and the capacitance between the pixel electrode 13 and the signal wiring 8 is further increased. Can be reduced. Therefore, with the above configuration, a liquid crystal display device with higher image quality can be configured.

【0065】(実施の形態3)上記各実施の形態1およ
び2では、シールド電極22を信号配線8の下に重なる
ように形成することで画素電極13と信号配線8間の容
量を低減することができることを示したが、例えば大型
で高精細のディスプレイになってくると信号配線8とシ
ールド電極22間の容量が大きくなることから、信号配
線8における信号の遅延という問題が生じてくる。
(Embodiment 3) In each of Embodiments 1 and 2, the capacitance between the pixel electrode 13 and the signal wiring 8 is reduced by forming the shield electrode 22 so as to overlap below the signal wiring 8. However, for example, in a large-sized and high-definition display, the capacity between the signal wiring 8 and the shield electrode 22 becomes large, so that a problem of signal delay in the signal wiring 8 arises.

【0066】この問題を解決するために、本発明に係る
実施の形態3では、図3(b)に示すように、シールド
電極22を信号配線8の幅方向に分割し、かつ、各シー
ルド電極22を信号配線8の幅方向にそれぞれ変位させ
て配置して、信号配線8とシールド電極22の重なり領
域を小さくすることで、信号配線8とシールド電極22
間の容量を、より小さくなるように設定している。
In order to solve this problem, in the third embodiment according to the present invention, as shown in FIG. 3B, the shield electrode 22 is divided in the width direction of the signal wiring 8 and each shield electrode 22 is divided. 22 are displaced in the width direction of the signal wiring 8, respectively, and the overlapping area between the signal wiring 8 and the shield electrode 22 is reduced.
The capacity between them is set to be smaller.

【0067】ただし、本構造においても、隣り合う各画
素電極13間での光抜けを防止するために信号配線8と
各シールド電極22は、それらの一部をそれらの幅方向
の端部において、互いに、それらの厚さ方向に重なるよ
うに配置されている。このような構造により、上記光抜
けを防止するための遮光領域を、容量の増加を回避しな
がら増大化できるので、画素電極13間での光抜けを、
さらに効率よく防止できる。
However, also in this structure, in order to prevent light leakage between the adjacent pixel electrodes 13, the signal wiring 8 and the shield electrodes 22 are partially connected at their ends in the width direction. They are arranged so as to overlap each other in their thickness direction. With such a structure, a light-shielding region for preventing the light leakage can be increased while avoiding an increase in capacitance. Therefore, light leakage between the pixel electrodes 13 can be reduced.
Furthermore, it can be prevented more efficiently.

【0068】(実施の形態4)以上の実施の各形態1〜
3は、いずれも走査配線2と補助容量配線4とを互いに
別配線で形成した場合の例である。しかしながら、以上
の実施の各形態1〜3における、接続電極9と補助容量
配線4との間にて形成される補助容量を隣の走査配線2
上に形成することで補助容量配線4を省くことができ、
そのような構造のアクティブマトリクス基板に、本発明
のシールド電極22の構造を適用した場合の例を図5お
よび図6に示す。
(Embodiment 4) Each of the above embodiments 1 to
3 is an example in which the scanning wiring 2 and the auxiliary capacitance wiring 4 are formed as separate wirings. However, in each of the first to third embodiments, the auxiliary capacitance formed between the connection electrode 9 and the auxiliary capacitance wiring 4 is replaced with the adjacent scanning wiring 2.
By forming it above, the auxiliary capacitance wiring 4 can be omitted,
FIGS. 5 and 6 show examples in which the structure of the shield electrode 22 of the present invention is applied to an active matrix substrate having such a structure.

【0069】実施の各形態1〜3では、シールド電極2
2は補助容量配線4から延出して形成していたが、本実
施の形態4では、シールド電極22を走査配線2から延
出して形成していると共に、上記補助容量を、コンタク
トホール12を用いて、画素電極13に電気的に接続さ
れた接続電極9aと走査配線2との間にて形成してい
る。
In each of the first to third embodiments, the shield electrode 2
In the fourth embodiment, the shield electrode 22 is formed so as to extend from the scanning wiring 2, and the auxiliary capacitance is formed using the contact hole 12. Thus, it is formed between the connection electrode 9 a electrically connected to the pixel electrode 13 and the scanning wiring 2.

【0070】本実施の形態4では、図5(b)に示すよ
うに、コンタクトホール12と基板1との間に下地層4
1が、前述の補助容量配線4と同様の素材から、上記コ
ンタクトホール12の空隙部に面する位置に島状に形成
されている。
In the fourth embodiment, as shown in FIG. 5B, the underlayer 4 is provided between the contact hole 12 and the substrate 1.
1 is formed in the shape of an island at a position facing the void of the contact hole 12 from the same material as the above-described auxiliary capacitance wiring 4.

【0071】このような下地層41を設けることによ
り、コンタクトホール12やコンタクトホール10aを
エッチングにより形成するときに、エッチング剤による
基板1に対する腐食や浸食や薬剤の拡散を、耐薬品性に
優れた上記下地層41によって確実に防止できる。
By providing such an underlayer 41, when the contact holes 12 and the contact holes 10a are formed by etching, corrosion, erosion, and diffusion of a chemical to the substrate 1 due to an etching agent are excellent in chemical resistance. The underlayer 41 can surely prevent this.

【0072】なお、本実施の形態4では、図5および図
6に示すように、補助容量配線4から延出してシールド
電極22を形成した場合の実施の形態1に相当する構造
について本実施の形態4に係る発明を適用した例を記述
しているが、実施の形態2および3に示したような構造
に本実施の形態4に係る発明をそれぞれ適用することも
可能であることは明らかである。
In the fourth embodiment, as shown in FIGS. 5 and 6, a structure corresponding to the first embodiment in which the shield electrode 22 is formed extending from the auxiliary capacitance line 4 is described. Although an example in which the invention according to the fourth embodiment is applied is described, it is apparent that the invention according to the fourth embodiment can be applied to the structures shown in the second and third embodiments. is there.

【0073】また、前述の実施の形態1〜3に示した、
補助容量配線4を、走査配線2と別配線にて形成した場
合においても、本実施の形態4に示すように、シールド
電極22を走査配線2から延出して形成することも可能
であることは明らかである。
Further, the first to third embodiments have been described.
Even when the auxiliary capacitance line 4 is formed separately from the scanning line 2, it is possible that the shield electrode 22 can be formed to extend from the scanning line 2 as shown in the fourth embodiment. it is obvious.

【0074】このように本発明では、画素電極13が層
間絶縁層11を介して信号配線8上に形成され、かつ、
開口率を下げないため画素電極13を信号配線8上にも
重ねて形成した高開口率のアクティブマトリクス基板に
おいて、走査配線2あるいは補助容量配線4を形成する
際に同時に走査配線2あるいは補助容量配線4から延出
して形成されたシールド電極22を、信号配線8を挟ん
で画素電極13と反対側に配置している。
As described above, according to the present invention, the pixel electrode 13 is formed on the signal line 8 via the interlayer insulating layer 11, and
In a high aperture ratio active matrix substrate in which the pixel electrode 13 is also formed on the signal wiring 8 so as not to lower the aperture ratio, the scanning wiring 2 or the auxiliary capacitance wiring 4 is simultaneously formed when the scanning wiring 2 or the auxiliary capacitance wiring 4 is formed. The shield electrode 22 extending from 4 is arranged on the opposite side of the pixel electrode 13 with the signal wiring 8 interposed therebetween.

【0075】これにより、上記構成では、従来の製造方
法に対し、何らの工程を増加すること無しに画素電極1
3と信号配線8間の容量を30〜70%程度低減するこ
とができる。この結果、上記構成では、上記容量の低減
によって、液晶表示装置に用いた場合、表示画面上にお
いて、特に縦方向のクロストークを低減できて、その表
示品位を向上させることができる。
Thus, in the above configuration, the pixel electrode 1 can be formed without increasing the number of steps in the conventional manufacturing method.
3 and the signal wiring 8 can be reduced by about 30 to 70%. As a result, in the above configuration, when used in a liquid crystal display device, the crosstalk on the display screen, particularly in the vertical direction, can be reduced and the display quality can be improved due to the reduction in the capacitance.

【0076】[0076]

【発明の効果】本発明のアクティブマトリクス基板は、
以上のように、光透過性を有する絶縁性基板上に形成さ
れた複数の走査配線と、上記各走査配線と交差して配置
された複数の信号配線と、上記走査配線と信号配線との
交差部分にそれぞれ配置された薄膜トランジスタからな
るスイッチング素子と、上記スイッチング素子にそれぞ
れ接続された画素電極と、信号配線を対し絶縁層を介し
て設けられた、所定の電圧に保持される電界遮蔽電極と
を具備し、上記電界遮蔽電極は、信号配線を挟んで、上
記画素電極と反対側の位置に設けられている構成であ
る。
According to the present invention, the active matrix substrate
As described above, the plurality of scanning lines formed on the light-transmitting insulating substrate, the plurality of signal lines intersecting with each of the scanning lines, and the intersection of the scanning lines and the signal lines A switching element composed of a thin film transistor arranged in each part, a pixel electrode respectively connected to the switching element, and an electric field shielding electrode which is provided through an insulating layer for the signal wiring and is held at a predetermined voltage. And the electric field shielding electrode is provided at a position opposite to the pixel electrode with the signal wiring interposed therebetween.

【0077】それゆえ、上記構成は、画素電極を、信号
配線上にも形成して、上記画素電極の開口率を向上させ
ても、信号配線を挟んで画素電極とは反対側に電界遮蔽
電極を、例えば走査配線と同層にて形成することによ
り、画素電極と信号配線間の容量を低減できる。
Therefore, in the above configuration, even if the pixel electrode is formed also on the signal wiring and the aperture ratio of the pixel electrode is improved, the electric field shielding electrode is located on the opposite side to the pixel electrode with the signal wiring interposed therebetween. Is formed in the same layer as the scanning wiring, for example, the capacitance between the pixel electrode and the signal wiring can be reduced.

【0078】これにより、上記構成では、画素電極の開
口率を低下させることなく、かつ、電界遮蔽電極を、例
えば走査配線と同層にて形成することによって製造工程
も一切増加させることなく画素電極と信号配線間の容量
を低減することができる。
Thus, in the above configuration, the pixel electrode can be formed without lowering the aperture ratio of the pixel electrode and without increasing the manufacturing process by forming the electric field shielding electrode in the same layer as the scanning wiring, for example. , And the capacitance between the signal wiring can be reduced.

【0079】この結果、上記構成では、高開口率、か
つ、画素電極と信号配線間の容量の低減による高表示品
位の液晶表示装置を一切の製造工程の変更や追加無しに
実現することができるという効果を奏する。
As a result, in the above configuration, a liquid crystal display device having a high aperture ratio and a high display quality due to the reduction of the capacitance between the pixel electrode and the signal wiring can be realized without any change or addition of the manufacturing process. This has the effect.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明に係るアクティブマトリクス基板の実施
の形態1の説明図であり、(a)は、アクティブマトリ
クス基板の一画素部分の概略平面図、(b)は、上記図
1(a)のA−B−C線にて示される上記アクティブマ
トリクス基板における要部断面図である。
FIGS. 1A and 1B are explanatory diagrams of an active matrix substrate according to a first embodiment of the present invention, wherein FIG. 1A is a schematic plan view of one pixel portion of the active matrix substrate, and FIG. FIG. 4 is a cross-sectional view of a main part of the active matrix substrate, which is indicated by line ABC in FIG.

【図2】上記アクティブマトリクス基板における、画素
電極と信号配線との電界の様子とシールド電極の構造を
示す断面図である。
FIG. 2 is a cross-sectional view showing a state of an electric field between a pixel electrode and a signal wiring and a structure of a shield electrode in the active matrix substrate.

【図3】上記アクティブマトリクス基板における、信号
配線に対するシールド電極の配置を示す要部断面図であ
り、(a)は一例であり、(b)は他の例である。
FIGS. 3A and 3B are cross-sectional views of a main part showing an arrangement of shield electrodes with respect to signal wirings in the active matrix substrate. FIG. 3A is an example, and FIG. 3B is another example.

【図4】上記アクティブマトリクス基板における、種々
の構造での画素電極間での光抜けの様子を表す各説明図
であり、(a)は従来の例を示し、(b)は従来の他の
例を示し、(c)は本発明を示すものである。
FIGS. 4A and 4B are explanatory diagrams showing states of light leakage between pixel electrodes in various structures in the active matrix substrate, wherein FIG. 4A shows a conventional example and FIG. 4B shows another conventional example. An example is shown, and (c) shows the present invention.

【図5】本発明に係るアクティブマトリクス基板の実施
の形態4の説明図であり、(a)は、アクティブマトリ
クス基板の一画素部分の概略平面図、(b)は、上記図
5(a)のA−B−C線にて示される上記アクティブマ
トリクス基板における要部断面図である。
5A and 5B are explanatory diagrams of an active matrix substrate according to a fourth embodiment of the present invention, wherein FIG. 5A is a schematic plan view of one pixel portion of the active matrix substrate, and FIG. FIG. 4 is a cross-sectional view of a main part of the active matrix substrate, which is indicated by line ABC in FIG.

【図6】上記図5(a)に示すD−E線にて示される上
記アクティブマトリクス基板の要部断面図である。
FIG. 6 is a cross-sectional view of a main part of the active matrix substrate, which is indicated by a line D-E shown in FIG. 5A.

【図7】従来のアクティブマトリクス基板の説明図であ
り、(a)は、アクティブマトリクス基板の一画素部分
の概略平面図、(b)は、上記図7(a)のA−B−C
線にて示される上記アクティブマトリクス基板における
要部断面図である。
7A and 7B are explanatory views of a conventional active matrix substrate, in which FIG. 7A is a schematic plan view of one pixel portion of the active matrix substrate, and FIG. 7B is a diagram showing ABC of FIG.
FIG. 3 is a cross-sectional view of a main part of the active matrix substrate indicated by a line.

【図8】従来の他のアクティブマトリクス基板の説明図
であり、(a)は、アクティブマトリクス基板の一画素
部分の概略平面図、(b)は、上記図8(a)のA−B
−C線にて示される上記アクティブマトリクス基板にお
ける要部断面図である。
FIGS. 8A and 8B are explanatory views of another conventional active matrix substrate, in which FIG. 8A is a schematic plan view of one pixel portion of the active matrix substrate, and FIG.
FIG. 3 is a cross-sectional view of a main part of the active matrix substrate, which is indicated by a line C.

【図9】上記アクティブマトリクス基板における一画素
あたりの等価回路を表す説明図である。
FIG. 9 is an explanatory diagram showing an equivalent circuit per pixel in the active matrix substrate.

【図10】上記の図7に示すアクティブマトリクス基板
における、信号配線に対するシールド電極の配置を示す
要部断面図であり、(a)は、上記配置の一例であり、
(b)は上記配置の他の例である。
10A and 10B are cross-sectional views of main parts showing an arrangement of shield electrodes with respect to signal wirings in the active matrix substrate shown in FIG. 7; FIG. 10A is an example of the arrangement;
(B) is another example of the above arrangement.

【図11】上記の図8に示すアクティブマトリクス基板
における、信号配線に対するシールド電極の配置を示す
要部断面図である。
11 is a cross-sectional view of a principal part showing the arrangement of shield electrodes with respect to signal wirings in the active matrix substrate shown in FIG.

【符号の説明】[Explanation of symbols]

1 基板 2 走査配線 5 ゲート絶縁層 8 信号配線 13 画素電極 18 スイッチング素子 22 シールド電極(電界遮蔽電極) DESCRIPTION OF SYMBOLS 1 Substrate 2 Scanning wiring 5 Gate insulating layer 8 Signal wiring 13 Pixel electrode 18 Switching element 22 Shield electrode (electric field shielding electrode)

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 21/336 (72)発明者 伴 厚志 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 Fターム(参考) 2H092 JA26 JA29 JA38 JA42 JA44 JB13 JB23 JB32 JB33 JB38 JB53 JB63 JB69 KA05 KA07 KB14 MA05 MA08 MA13 MA17 MA27 MA35 MA37 MA41 NA22 NA25 PA09 4M104 AA10 BB02 BB13 BB16 BB17 BB36 CC01 GG20 5C094 AA06 AA09 AA10 AA43 BA45 CA19 EB02 GB10 5F110 AA02 CC07 DD02 FF03 GG15 HK09 HK16 HL03 HL04 HL07 NN24 NN43 NN80 ──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 7 Identification symbol FI Theme coat 参考 (Reference) H01L 21/336 (72) Inventor Atsushi Ban 22-22 Nagaikecho, Abeno-ku, Osaka-shi, Osaka F-term (reference) 2H092 JA26 JA29 JA38 JA42 JA44 JB13 JB23 JB32 JB33 JB38 JB53 JB63 JB69 KA05 KA07 KB14 MA05 MA08 MA13 MA17 MA27 MA35 MA37 MA41 NA22 NA25 PA09 4M104 AA10 BB02 BB13 BB16 ABAA BB19A09 ABC09A01 GB10 5F110 AA02 CC07 DD02 FF03 GG15 HK09 HK16 HL03 HL04 HL07 NN24 NN43 NN80

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】光透過性を有する絶縁性基板上に形成され
た複数の走査配線と、 上記各走査配線と交差して配置された複数の信号配線
と、 上記走査配線と信号配線との交差部分にそれぞれ配置さ
れた薄膜トランジスタからなるスイッチング素子と、 上記スイッチング素子にそれぞれ接続された画素電極
と、 信号配線を対し絶縁層を介して設けられた、所定の電圧
に保持される電界遮蔽電極とを具備し、 上記電界遮蔽電極は、信号配線を挟んで、上記画素電極
と反対側の位置に設けられていることを特徴とするアク
ティブマトリクス基板。
A plurality of scanning lines formed on an insulating substrate having a light-transmitting property; a plurality of signal lines intersecting with each of the scanning lines; and an intersection between the scanning lines and the signal lines. A switching element composed of a thin film transistor disposed in each of the portions, a pixel electrode connected to the switching element, and an electric field shielding electrode provided at a predetermined voltage and provided via an insulating layer for the signal wiring. An active matrix substrate, wherein the electric field shielding electrode is provided at a position opposite to the pixel electrode with the signal wiring interposed therebetween.
【請求項2】前記画素電極と、前記走査配線および信号
配線との間に、層間絶縁層が形成されていることを特徴
とする請求項1記載のアクティブマトリクス基板。
2. The active matrix substrate according to claim 1, wherein an interlayer insulating layer is formed between said pixel electrode and said scanning wiring and signal wiring.
【請求項3】前記電界遮蔽電極は、前記走査配線から延
出して形成されていることを特徴とする請求項1または
2に記載のアクティブマトリクス基板。
3. The active matrix substrate according to claim 1, wherein the electric field shielding electrode is formed to extend from the scanning wiring.
【請求項4】前記走査配線間に、画素電極の容量保持用
の容量保持用配線を具備し、 前記電界遮蔽電極は、上記容量保持用配線から延出して
形成されていることを特徴とする請求項1または2に記
載のアクティブマトリクス基板。
4. A capacitance holding line for holding capacitance of a pixel electrode between the scanning lines, wherein the electric field shielding electrode is formed to extend from the capacitance holding line. The active matrix substrate according to claim 1.
【請求項5】前記電界遮蔽電極の幅は、隣り合う前記の
各画素電極の間隔より大きく、かつ、前記信号配線の幅
より大きくなるように形成されていることを特徴とする
請求項1ないし4の何れか一項に記載のアクティブマト
リクス基板。
5. The electric field shielding electrode according to claim 1, wherein a width of said electric field shielding electrode is formed to be larger than a distance between said adjacent pixel electrodes and larger than a width of said signal wiring. 5. The active matrix substrate according to any one of 4.
【請求項6】前記電界遮蔽電極は、前記信号配線に対面
する位置に形成されていることを特徴とする請求項1な
いし5の何れか一項に記載のアクティブマトリクス基
板。
6. The active matrix substrate according to claim 1, wherein said electric field shielding electrode is formed at a position facing said signal wiring.
【請求項7】前記電界遮蔽電極は、前記信号配線に対面
する位置における、上記信号配線の幅方向に変位させて
形成されていることを特徴とする請求項1ないし5の何
れか一項に記載のアクティブマトリクス基板。
7. The electric field shielding electrode according to claim 1, wherein the electric field shielding electrode is formed so as to be displaced in a width direction of the signal wiring at a position facing the signal wiring. An active matrix substrate as described in the above.
JP27222399A 1999-09-27 1999-09-27 Active matrix substrate Pending JP2001092378A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27222399A JP2001092378A (en) 1999-09-27 1999-09-27 Active matrix substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27222399A JP2001092378A (en) 1999-09-27 1999-09-27 Active matrix substrate

Publications (1)

Publication Number Publication Date
JP2001092378A true JP2001092378A (en) 2001-04-06

Family

ID=17510838

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27222399A Pending JP2001092378A (en) 1999-09-27 1999-09-27 Active matrix substrate

Country Status (1)

Country Link
JP (1) JP2001092378A (en)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005215343A (en) * 2004-01-29 2005-08-11 Sharp Corp Display device
JP2008097035A (en) * 2007-12-12 2008-04-24 Sharp Corp Display device
JP2009211094A (en) * 2009-06-17 2009-09-17 Semiconductor Energy Lab Co Ltd Display, and method of driving display, and electronic device
JP2011191771A (en) * 2011-04-19 2011-09-29 Semiconductor Energy Lab Co Ltd Electrophoretic display device and display device
US8253872B2 (en) 2004-01-29 2012-08-28 Sharp Kabushiki Kaisha Liquid crystal display device having source-drain parasitic capacitances of a delta arrangement
US8537103B2 (en) 2001-09-07 2013-09-17 Semiconductor Energy Laboratory Co., Ltd. Electrophoresis display device and electronic equipments using the same
JP2017201431A (en) * 2017-08-07 2017-11-09 Tianma Japan株式会社 Display device and terminal device
JP2018041101A (en) * 2008-09-12 2018-03-15 株式会社半導体エネルギー研究所 Display device
CN112103339A (en) * 2020-09-03 2020-12-18 Oppo广东移动通信有限公司 Thin film transistor, pixel circuit, display panel, and electronic device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05203994A (en) * 1991-09-24 1993-08-13 Toshiba Corp Liquid crystal display
JPH1090702A (en) * 1996-09-18 1998-04-10 Toshiba Corp Liquid crystal display
JPH11242244A (en) * 1997-12-25 1999-09-07 Toshiba Corp Liquid crystal display

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05203994A (en) * 1991-09-24 1993-08-13 Toshiba Corp Liquid crystal display
JPH1090702A (en) * 1996-09-18 1998-04-10 Toshiba Corp Liquid crystal display
JPH11242244A (en) * 1997-12-25 1999-09-07 Toshiba Corp Liquid crystal display

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8537103B2 (en) 2001-09-07 2013-09-17 Semiconductor Energy Laboratory Co., Ltd. Electrophoresis display device and electronic equipments using the same
JP2005215343A (en) * 2004-01-29 2005-08-11 Sharp Corp Display device
US8253872B2 (en) 2004-01-29 2012-08-28 Sharp Kabushiki Kaisha Liquid crystal display device having source-drain parasitic capacitances of a delta arrangement
JP2008097035A (en) * 2007-12-12 2008-04-24 Sharp Corp Display device
JP2018041101A (en) * 2008-09-12 2018-03-15 株式会社半導体エネルギー研究所 Display device
US11024763B2 (en) 2008-09-12 2021-06-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2009211094A (en) * 2009-06-17 2009-09-17 Semiconductor Energy Lab Co Ltd Display, and method of driving display, and electronic device
JP2011191771A (en) * 2011-04-19 2011-09-29 Semiconductor Energy Lab Co Ltd Electrophoretic display device and display device
JP2017201431A (en) * 2017-08-07 2017-11-09 Tianma Japan株式会社 Display device and terminal device
CN112103339A (en) * 2020-09-03 2020-12-18 Oppo广东移动通信有限公司 Thin film transistor, pixel circuit, display panel, and electronic device

Similar Documents

Publication Publication Date Title
KR100895016B1 (en) Transverse electric field liquid crystal display device and manufacturing method thereof
KR101848827B1 (en) Liquid crystal display device
CN101369588B (en) Thin film transistor array panel and manufacturing method thereof
KR101374078B1 (en) Display substrate, method of manufacturing the same and display apparatus having the same
KR100876403B1 (en) Transverse electric field liquid crystal display device and manufacturing method thereof
KR101799938B1 (en) Liquid crystal display device
JP2002116712A (en) Display device and its manufacturing method
JP4784382B2 (en) Liquid crystal display
JP4370806B2 (en) Thin film transistor panel and manufacturing method thereof
JP2001092378A (en) Active matrix substrate
KR20130030975A (en) Liquid crystal display device
KR20120015162A (en) Liquid crystal display device and manufacturing method thereof
KR101402047B1 (en) Display substrate, method of manufacturing thereof and display apparatus having the same
JP2008233149A (en) Electro-optical device, electronic apparatus, and method of manufacturing electro-optical device
TWI335483B (en) Pixel structure and liquid crystal display panel
JPH06258668A (en) Matrix array substrate, manufacturing method thereof, and liquid crystal display device using the same
JPH11295760A (en) Array substrate for display device and method of manufacturing the same
JPH0820643B2 (en) Active matrix display
JP4798094B2 (en) Electro-optic device
JPH1138437A (en) Liquid crystal display device and method of manufacturing the same
KR100669077B1 (en) Structure of Active Panel LCD and Manufacturing Method Thereof
JPH0527249A (en) Active matrix substrate
JP6519494B2 (en) Liquid crystal display
JP4007381B2 (en) Electro-optic device
JP4131520B2 (en) Liquid crystal display

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040512

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040525

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040723

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20041102