JP2001085361A - 半導体装置およびその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 半導体装置のコンパクト化を損なうことなく
かつ好適に基板に電位を付与し得る半導体装置の製造方
法を提供する。 【解決手段】 基板ウエハ１１Ａ上に絶縁層１２を介し
て、多数の同一の半導体回路が集合的に形成された半導
体層１３と、これを覆う表面酸化膜１４と、その上に前
記各半導体回路ごとに形成された前記基板のための電極
パッド１６とを備えるウエハ１１Ａを前記各半導体回路
毎のチップ１０に分離すべく表面酸化膜１４から前記基
板に達する切り溝１８をウエハ１１Ａに形成する。ウエ
ハ１１Ａのチップ１０への分離に先立ち、切り溝面１８
ａおよび１８ｂの基板領域１１から切り溝面１８ａおよ
び１８ｂを経て各パッド１６に至る導電層１７を形成す
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置および
その製造方法に関し、特に、ＳＯＩ構造に好適な半導体
装置およびその製造方法に関する。

【０００２】

【従来の技術】半導体の製造技術の１つに、酸化シリコ
ンあるいはサファイアのような絶縁基板上に、緩衝層と
して酸化シリコンのような絶縁膜を成長させた後、この
絶縁膜上に半導体薄膜を形成し、この半導体薄膜内に例
えばＭＯＳトランジスタのようなユニポーラトランジス
タ素子あるいはバイポーラトランジスタ素子を組み込
む、ＳＯＩ（Semiconductor-on-insulator）技術があ
る。このＳＯＩ技術により形成されたＳＯＩ構造を有す
る半導体集積回路（ＩＣ）のような半導体装置によれ
ば、バルク半導体に形成された半導体装置に比較して、
接合容量の低減が図られ、これにより動作速度が向上す
る等の利点が得られる。

【０００３】このようなＩＣは、一般的には、基板とし
て個々に分離される基板ウエハを用いて多数の同一部分
が集合的に形成される。この基板ウエハの表面には、Ｉ
Ｃ部分毎にそれぞれの内部回路への接続端となるパッド
が形成される。基板ウエハの各ＩＣ部分は、例えばスク
ライブを利用した劈開により、各チップ毎に分離され、
これにより、個々のＩＣチップが形成される。

【０００４】各ＩＣチップは、回路基板等への組み付け
時の取り扱いを容易とするために、パッケージングを施
される。いわゆるチップスケールパッケージ（ＣＳＰ）
では、前記各パッドに対応する接続端子が設けられた例
えばポリイミドのような絶縁板からなるパッケージ板が
用いられる。ＣＳＰでは、各ＩＣチップへの分離前のウ
エハの状態で、各内部回路のためのそれぞれの表面に設
けられた前記パッドが、パッケージ板の対応する接続端
子に当接するように、各ＩＣチップ表面が連続する前記
パッケージ板に覆われる。

【０００５】ところで、このようなＩＣチップの例えば
安定した動作を確保するために、ＩＣの基板に電位を付
与することがある。このようなＩＣ基板への電位の付与
のために、パッケージ板が位置する側であるＩＣチップ
表面にＩＣ基板のためのパッドを設け、該パッドからＩ
Ｃチップ内をその基板に向けて伸長するプラグ埋め込み
部を形成することが提案されている。これによれば、Ｉ
Ｃの裏面であるＩＣ基板からＩＣの表面に設けられる基
板用パッドに至る導電部がＩＣチップ内を伸長するプラ
グ埋め込み部で形成されることから、ＩＣチップが占め
る面積の実質的な寸法の拡大を招くことなく、したがっ
て、ＩＣチップのコンパクト性を損なうことなく、パッ
ケージ板が位置しかつ内部回路のための他のパッドが設
けられたと同一側であるＩＣチップ表面から、そのＩＣ
基板に電位を付与することができる。

【０００６】

【発明が解決しようとする課題】しかしながら、前記し
たような従来の構造では、プラグ埋め込み部を形成する
ためのエッチング孔をＩＣチップの本体内部に形成する
ための格別な工程が付加されることから、製造工程が煩
雑化する。また、エッチング孔を埋め込むプラグ埋め込
み部と、基板との接触面積は、エッチング孔の口径等に
よって決まり、比較的小さいことから、確実かつ安定し
た電位の付与の観点から望ましいものではない。その
上、チップレイアウトにも影響を与える。そこで、本発
明は、半導体装置のコンパクト性を損なうことなく、安
定した基板電位を確保することができ、比較的容易に製
造し得る半導体装置およびその製造方法を提供すること
にある。

【０００７】

【課題を解決するための手段】本発明は、以上の点を解
決するために、基本的には、半導体装置が集合的に形成
される基板ウエハを分離すべく該ウエハに形成される切
り溝を利用し、この切り溝の溝面に基板のための電極パ
ッドに至る導電層を形成することにある。 〈構成〉すなわち、本発明に係る半導体製造方法は、基
板となるウエハであって該ウエハ上に絶縁層を介して配
置されかつ多数の同一の半導体回路が集合的に形成され
た半導体層と、該半導体層を覆う表面酸化膜と、該表面
酸化膜上に前記各半導体回路ごとに形成された前記基板
のための電極パッドとを備えるウエハを前記各半導体回
路毎のチップに分離すべく前記表面酸化膜から前記基板
に達する切り溝を前記ウエハに形成すること、該ウエハ
の前記チップへの分離に先立ち、前記切り溝の溝面の前
記基板領域から前記切り溝面を経て前記各パッドに至る
導電層を形成することを特徴とする。

【０００８】本発明に係る前記方法によれば、チップの
裏面側に位置するチップ基板とチップの表面側に位置す
る基板用電極パッドとを接続する導電層は、チップ内部
に設けられることはなく、この導電層の形成のために、
チップ内部にエッチングを施す必要はない。また、導電
層は、チップ分離のために設けられる切り溝を利用して
その溝面に形成されることから、ボンディングワイヤに
おけるようなＩＣチップの外方への大きな張り出しを生
じることはなく、ＩＣチップの実質的な寸法増大を招く
ことなく、したがって、ＩＣチップのコンパクト性が損
なわれることはない。さらに、基板用電極パッドと基板
とを接続する前記導電層は、前記基板の周面で該基板に
接続されることから、従来のプラグ埋め込み部に比較し
て、より広い面積で前記基板に接続される。これによ
り、確実かつ安定的に前記基板に所望の電位を印加する
ことができる。

【０００９】前記切り溝は、各チップの分離のために基
板ウエハ上に相互に格子状に形成されるグリッドライン
とすることができる。また、前記導電層は、加熱により
硬化する例えば半田ペーストあるいは銀ペーストのよう
なペースト状の導電材料を前記切り溝面を含む所定箇所
へ塗布した後、これを加熱することにより形成すること
ができる。本発明に係る前記製造方法は、前記ウエハが
酸化シリコンからなり、この酸化シリコンが前記絶縁層
および半導体層と共にＳＯＩ構造を構成する、いわゆる
ＳＯＩデバイスの製造に好適であるが、これに代えて、
基板から絶縁層を介して電気的に分離されたウエル部等
が設けられるＣＭＯＳ−ＬＳＩあるいは誘電体により基
板から電気的に分離されたＬＳＩ等に適用することがで
きる。

【００１０】本発明に係る半導体装置は、基板と、該基
板上に絶縁層を介して配置され、半導体回路が組み込ま
れた半導体層と、該半導体層を覆う表面酸化膜と、該表
面酸化膜上に設けられた前記基板のための電極パッド
と、該電極パッドと前記基板とを電気的に接続するため
の導電層とを含み、前記導電層は、前記基板の側面を含
む前記半導体装置の周面を取り巻きかつ前記表面酸化膜
の縁部を取り巻いて形成されていることを特徴とする。

【００１１】前記導電層は、前記基板の側面を取り巻い
て形成されていることから、電極パッドと基板とを接続
するための、半導体装置の外方に大きく張り出すボンデ
ィングワイヤを用いることなく、またＩＣチップ内を伸
長する従来の導電プラグを用いることなく、前記導電層
前記基板と、該基板を覆う表面酸化膜上に形成された電
極パッドとを好適に接続することができる。

【００１２】前記導電層は、前記基板の周面の周方向に
連続して形成する必要はなく、前記基板の周方向へ見て
断続的に形成することができ、これにより、該基板の側
面をその周方向で見て前記導電層から部分的に露出させ
ることができる。しかしながら、より確実な電気的接触
を得る上で、また導電層にチップの保護機能を兼ね与え
る上で、前記導電層は前記基板の側面の全域および前記
表面酸化膜の縁部で前記半導体装置の周方向に連続して
形成することが望ましい。

【００１３】

【発明の実施の形態】以下、本発明をＳＯＩ構造を有す
る半導体ＩＣチップの製造に適用した図示の実施の形態
について、詳細に説明する。 〈具体例〉図１および図２は、本発明に係るＳＯＩ構造
を有する半導体ＩＣチップ１０を模式的に示す平面図お
よび断面図である。ＳＯＩ構造を有するＩＣチップ１０
では、図２に示されているように、例えばシリコン基板
１１上に例えば酸化シリコンからなる絶縁層１２を介し
て積層されたシリコン半導体結晶層１３内に、図示しな
いが、従来よく知られたＭＯＳトランジスタのようなユ
ニポーラトランジスタ素子あるいはバイポーラトランジ
スタ素子等の電子回路素子を必要に応じて組み込んだ電
子回路が形成されている。

【００１４】前記電子回路が組み込まれたシリコン結晶
層すなわち半導体層１３の表面は、該表面を全体的に覆
う酸化シリコンからなる表面酸化膜１４により保護され
ている。表面酸化膜１４の周縁部を除く中央部分には、
図１に示すように、複数の内部電極パッド１５が配列さ
れており、また、表面酸化膜１４の周縁部には、複数の
基板用電極パッド１６が配列されている。

【００１５】各内部電極パッド１５は、図２に示されて
いるように表面酸化膜１４をその膜厚方向に貫通し、従
来よく知られているように、シリコン結晶層１３内の前
記電子回路の対応する接続端子に接続されている。他
方、各基板用電極パッド１６は、表面酸化膜１４を貫通
することなく、該表面酸化膜１４上に支持されている。
ＩＣチップ１０には、図２に示すように、シリコン基板
１１の側面に沿って、該基板領域から基板用電極パッド
１６に向けて立ち上がる導電層１７が形成されている。

【００１６】また、導電層１７は、図１に示されている
ように、表面酸化膜１４上の全ての基板用電極パッド１
６に電気的に接続されるように、表面酸化膜１４の縁部
を取り巻いて形成され、さらにＩＣチップ１０の周辺を
取り巻くように、シリコン基板１１を含む積層体（１
１、１２、１３および１４）の周面を取り巻いて形成さ
れている。導電層１７は、後述するような例えば半田ペ
ースト、銀ペーストのような加熱により硬化する導電性
を有する金属材料で形成されている。

【００１７】導電層１７は、シリコン結晶層１３および
シリコン基板１１を取り巻く広い接触面積でもってこれ
らに接続され、かつ各基板用電極パッド１６に接続され
ていることから、表面酸化膜１４上の基板用電極パッド
１６は、表面酸化膜１４下のシリコン結晶層１３と、該
シリコン結晶層下にある絶縁層１２下のシリコン基板１
１とに、比較的低い電気抵抗値で確実に接続されてい
る。従って、ＩＣチップ１０の表面側である表面酸化膜
１４上に形成された基板用電極パッド１６に所要の電位
を付与することにより、シリコン結晶層１３および前記
積層体（１１、１２、１３および１４）を所定の電位に
適正に保持することができ、これによりＩＣチップ１０
を安定した動作状態で使用することができる。また、導
電層１７は、金属材料からなり、ＩＣチップ１０の周辺
を取り巻いて形成されることから、このＩＣチップ１０
の全体的な強度を高めることにより、ＩＣチップ１０
は、その耐久性の向上が図られる。

【００１８】本発明に係るＩＣチップ１０では、チップ
本体を構成する前記積層体（１１、１２、１３および１
４）内に伸びる従来のようなエッチング孔を前記積層体
に形成することなく、ＩＣチップ１０の表面側からシリ
コン基板１１に所定の電位を与えることができる。ま
た、ＩＣチップ１０のシリコン基板１１からＩＣチップ
１０の表面に設けられた基板用電極パッド１６に至るリ
ード線をＩＣチップ１０の側方へ大きく膨らませて配置
させることなく、両者を導電層１７によりコンパクトに
接続することができることから、ＩＣチップ１０のコン
パクト性を損なうことなく、好適にシリコン基板１１に
所望の電位を付与することができる。

【００１９】ＩＣチップ１０の製造方法を図３ないし５
に沿って説明する。前記した各パッド１５およびパッド
１６が形成された前記積層体（１１、１２、１３および
１４）は、従来よく知られた半導体製造工程に従って、
図３に示すように一枚のシリコン基板からなるウエハ１
１Ａ上に集合的に形成される。ウエハ１１Ａは、これを
各ＩＣチップ１０に分離するための前処理として、表面
酸化膜１４からシリコン結晶層１３、絶縁層１２を経
て、シリコン基板１１に達する切り溝１８が形成され
る。この切り溝１８は、各ＩＣチップ１０の境界に沿っ
て格子状に形成されることから、いわゆるグリッドライ
ンと称されている。

【００２０】グリッドラインすなわち切り溝１８は、図
４に示されているように、相互に近接する２つのＩＣチ
ップ１０の基板用電極パッド１６間で、相互に間隔をお
いて下方に伸長する一対の側壁面１８ａと、両側壁面の
下端から下方に収束する傾斜底壁面１８ｂとにより規定
され、両傾斜底壁面１８ｂは、シリコン基板１１の底面
に達することなくこれからわずかな間隔をおいて相互に
収束する。そのため、ウエハ１１Ａは、切り溝１８の下
方にわずかな肉厚を残すいわゆるハーフカット状態にお
かれる。このような切り溝１８は、従来よく知られてい
るように、例えばダイヤモンドカッターを備えるスクラ
イバーを用いて形成することができる。

【００２１】切り溝１８の形成後、該溝の壁面１８ａお
よび１８ｂから基板用電極パッド１６に至る領域に、半
田ペースト、銀ペーストのような、導電性を有するペー
スト状の金属材料（１７）が塗布される。このペースト
材料（１７）に適正な加熱処理が施され、これにより、
前記したペースト材料（１７）が硬化し、このペースト
材料（１７）の硬化により、前記した基板用電極パッド
１６およびシリコン基板１１を接続する導電層１７が隣
接するＩＣチップ１０毎に相互に連続的に形成される。

【００２２】導電層１７の形成後、切り溝１８に沿っ
て、ウエハ１１Ａが分割され、このウエハ１１Ａの分割
に伴い、該各チップ１０と一体的にそれぞれの導電層１
７が相互に分割され、この集合的に形成された多数のＩ
Ｃチップ１０の分離により、前記した各ＩＣチップ１０
が得られる。

【００２３】本発明に係る前記本願方法によれば、前記
したように、従来の半導体製造工程で用いられていた各
ＩＣチップの分離のためのグリッドラインである切り溝
を利用することにより、基板用電極パッド１６とシリコ
ン基板１１とを接続するための格別なエッチング孔およ
びそのためのエッチング工程を付加することなく、ＩＣ
チップ表面から基板電位を付与できる多数のＩＣチップ
を効率的に形成することができる。

【００２４】図６および図７は、本発明に係る他の半導
体ＩＣチップ１０およびその製造工程をそれぞれ示す。
図６に示すＩＣチップ１０は、基本的には、その製造工
程を示す図５と同様な図７で示されているように、図１
に示したＩＣチップ１０におけると同様に、シリコン基
板１１、絶縁層１２、シリコン結晶層１３および表面酸
化膜１４からなる積層構造のＳＯＩ構造を有する。図６
に示すＩＣチップ１０では、前記した電子回路が組み込
まれるシリコン結晶層１３は、例えばＬＯＣＯＳ法ある
いはＳＴＩ法により形成されたシリコン酸化層からなる
３つの絶縁帯１９ａ、１９ｂおよび１９ｃにより、絶縁
層１２上で相互に電気的に分離され、これにより電子回
路が組み込まれるシリコン結晶層１３がそれぞれの回路
ブロック１３ａ、１３ｂおよび１３ｃと、これら回路ブ
ロックを取り巻く周辺部１３ｄに分割されている。

【００２５】これら３つの回路ブロック１３ａ、１３ｂ
および１３ｃは、例えばアナログ回路／デジタル回路あ
るいは高速動作回路／低速動作回路等の専用領域とし
て、従来よく知られているように、適宜それらの電子回
路が組み込まれる。また、各回路ブロック１３ａ、１３
ｂおよび１３ｃには、従来よく知られた前記したと同様
なそれぞれの電子回路のための内部電極パッド１５が表
面酸化膜１４上に設けられている。また、前記した全回
路ブロック１３ａ、１３ｂおよび１３ｃを取り囲むシリ
コン基板１１の縁部には、多数の基板用電極パッド１６
が表面酸化膜１４上に配列され、さらに、これら基板用
電極パッド１６に接続される導電層１７がシリコン基板
１１の縁部を取り巻いて形成されている。

【００２６】図６に示すＩＣチップ１０では、その製造
工程を示す図７に明示されているように、基板用電極パ
ッド１６は、該パッドから表面酸化膜１４を貫通してシ
リコン結晶層１３の各周辺部１３ｄ内に伸びる拡散層部
分２０を経て、シリコン結晶層１３の各周辺部１３ｄに
確実に電気接続されている。この基板用電極パッド１６
は、前記した例におけると同様に、ＩＣチップ１０の周
辺を取り巻く導電層１７を経て、シリコン基板１１に接
続されている。従って、ＩＣチップ１０の表面に設けら
れた基板用電極パッド１６に所定の電位を印加すること
により、シリコン基板１１に加えて、シリコン結晶層１
３の周辺部１３ｄを確実に所定の電位に保持することが
できる。この周辺部１３ｄへの電位の付与は、従来よく
知られているように、耐ノイズ特性の向上に有効であ
る。

【００２７】周辺部１３ｄに拡散層部分２０を経て接続
された基板用電極パッド１６にシリコン基板１１を確実
に接続する導電層１７は、図５と同様な図７に示されて
いるとおり、前記したと同様なウエハ１１Ａ上に集合的
に形成された多数のＩＣチップ１０をそれぞれに分離す
るためのシリコン基板１１に達する切り溝１８に関連し
て、その溝面１８ａおよび１８ｂに形成され、導電層１
７の形成後、各ＩＣチップ１０に分離される。

【００２８】図８は、前記したＩＣチップ１０のパッケ
ージング例を示す。ＩＣチップ１０は、一端開放の例え
ばモールドあるいはセラミック等からなるパッケージ本
体２１のキャビティすなわち凹所２２内に、その基板用
電極パッド１６が設けられた上面を凹所２２の開放端側
に位置させて収容される。パッケージ本体２１の凹所２
２を取り巻くパッケージ本体２１の縁部には、基板用電
極パッド１６のためのパッケージ電極２３が設けられて
いる。また、図８では、図面の簡素化のために内部電極
パッド１５が省略されているが、前記縁部には、内部電
極パッド１５のためのパッケージ電極（図示せず）が設
けられている。

【００２９】シリコン基板１１に導電層１７を経てこれ
に電気的に接続された基板用電極パッド１６は、パッケ
ージ本体２１の前記縁部にあって基板用電極パッド１６
と同一側に位置するパッケージ電極２３にボンディング
ワイヤ２４を介して接続される。

【００３０】従って、図８に示すパッケージによれば、
ＩＣチップ１０のシリコン基板１１への電位の付与のた
め従来のようなパッケージ本体２１の凹所２２の壁面を
経る導電路を形成することなく、これにより予め前記凹
所２２の壁面に導電路を形成することなく、パッケージ
電極２３への電位の付与により、ＩＣチップ１０のシリ
コン基板１１に所定の電位を付与することができる。ま
た、基板用電極パッド１６およびこれに接続されるパッ
ケージ電極２３が同一側に位置することから、両者を接
続するボンディングワイヤ２４が凹所２２内を巡ること
なく該ボンディングワイヤをコンパクトに引き回すこと
ができることから、パッケージの全体的な大型化を招く
ことなく、また従来に比較して製造工程の煩雑化を招く
ことなく、パッケージングの全体的な小型化を実現する
ことができる。

【００３１】図９〜図１０は、本発明をＣＳＰに適用し
た例を示す。図９は、ＣＳＰの製造工程を示す図５およ
び図７と同様な図面である。シリコン基板１１、絶縁層
１２、シリコン結晶層１３および表面酸化膜１４が形成
された積層構造を有するウエハ１１Ａには、該ウエハの
各ＩＣチップ１０の部分毎に対応したパッケージ板部分
２５ａが連続的に形成された例えばポリイミド樹脂材料
からなる絶縁板２５がＩＣチップ１０の前記表面に向き
合うように、結合される。

【００３２】絶縁板２５には、各ＩＣチップ１０に対応
したパッケージ板部分２５ａを区画すべく各ＩＣチップ
１０の境界に沿って伸びるスロット２５ｂが形成されて
おり、これらスロット２５ｂにより区画された各パッケ
ージ板部分２５ａには、対応する各ＩＣチップ１０の前
記したと同様な内部電極パッド１５に接続されかつ絶縁
板２５をその板厚方向へ貫通する導電部２６と、該導電
部に接続されかつ絶縁板２５の表面に設けられた接続端
子となるボール２７とが形成されている。また、各パッ
ケージ板部分２５ａのスロット２５ｂの近傍には、前記
したＩＣチップ１０の基板１１のための電極パッド１６
がＩＣチップ１０の表面酸化膜１４上に伸長する。各基
板用電極パッド１６は、パッケージ板部分２５ａを貫通
する導電部２８を経て、ボール２７と同様に絶縁板２５
の表面に整列して配置された接続端子となるボール２９
に接続されている。

【００３３】絶縁板２５とウエハ１１Ａとの結合後、ス
ロット２５ｂに沿って、前記したと同様に切り溝１８が
形成される。その後、基板用電極パッド１６とシリコン
基板１１とを接続する導電層１７が、前記したと同様
に、切り溝１８の前記溝面に沿って形成される。導電層
１７の形成後、切り溝１８に沿って、ウエハ１１Ａが分
割され、このウエハ１１Ａの分割に伴い、該各チップ１
０と一体的にそれぞれの導電層１７が相互に分割され、
この集合的に形成された多数のＩＣチップ１０の分離に
より、ＣＳＰの各ＩＣチップ１０が得られる。

【００３４】前記した絶縁板２５にスロット２５ｂを形
成することに代えて、図１０に示すように、スロット２
５ｂに対応する部分を導電材料で埋設して基板用電極パ
ッド１６を形成することができる。基板用電極パッド１
６は、絶縁板２５の前記表面側でボール２９に伸びる導
電部２５ｃを経て、ボール２９に接続されている。この
例では、導電部２８は、導電機能を果たすことはなく、
ボール２９の保持部として機能する。

【００３５】基板用電極パッド１６でスロット２５ｂが
埋設された絶縁板２５が図１０に示すとおり、ウエハ１
１Ａの所定箇所に結合されると、絶縁板２５の側からシ
リコン基板１１へ向けて、前記したと同様な切り溝１８
が形成される。この切り溝１８は、図１１に示すよう
に、スロット２５ｂを満たす基板用電極パッド１６を分
断すべくシリコン基板１１内に達する。

【００３６】切り溝１８の形成後、該溝面に前記したと
同様な導電層１７が形成される。この導電層１７は、切
り溝１８の溝面１８ａおよび１８ｂを経て、基板用電極
パッド１６に伸長することから、該パッドに導電部２５
ｃを経て接続されたボール２９にシリコン基板１１が接
続されることとなる。

【００３７】導電層１７の形成後、図９に沿って説明し
たと同様に、切り溝１８に沿って、ウエハ１１Ａが分割
され、このウエハ１１Ａの分割に伴い、該各チップ１０
と一体的にそれぞれの導電層１７が相互に分割され、こ
の集合的に形成された多数のＩＣチップ１０の分離によ
り、ＣＳＰの各ＩＣチップ１０が得られる。

【００３８】前記したところでは、導電層１７がＩＣチ
ップ１０の周面をその周方向へ連続的に取り巻く例を示
したが、これに代えて、導電層１７をＩＣチップ１０の
周方向へ部分的すなわち断続的に形成することができ
る。しかしながら、基板用電極パッド１６とシリコン基
板１１との確実かつ良好な接続状態を得る上で、またＩ
Ｃチップ１０の機械的強度を高める上で、導電層１７を
ＩＣチップ１０の周方向へ連続的に形成することが望ま
しい。

【００３９】また、前記したところでは、本発明をＳＯ
Ｉ構造を有する半導体ＩＣ装置およびその製造方法につ
いて説明したが、これに限らず、本発明は、基板に対し
電気的に分離された領域であるウエル部を備えるＣＭＯ
Ｓ−ＬＳＩあるいは誘電体により基板から電気的に分離
された領域を有する誘電分離型ＬＳＩのような半導体装
置およびその製造に適用することができる。

【００４０】

【発明の効果】本発明によれば、前記したように、チッ
プ基板と基板用電極パッドとを接続する導電層の形成の
ためにチップ内部にエッチングを施す必要はなく、また
前記導電層は、チップ分離のために設けられる切り溝を
利用してその溝面に形成されることから、ＩＣチップの
コンパクト性が損なわれることはなく、さらに、前記導
電層は、前記基板の周面で該基板に接続されることか
ら、確実かつ安定的に前記基板に所望の電位を印加する
ことができる。

【００４１】従って、本発明に係る前記方法によれば、
コンパクト性を損なうことなく、安定した基板電位を確
保することができる半導体装置を比較的容易に製造する
ことが可能となる。

【００４２】また、本発明によれば、前記基板の側面を
取り巻いて形成される導電層により、従来のようなＩＣ
チップ内を伸長する導電プラグを用いることなく、ま
た、チップの外方に大きく張り出すボンディングワイヤ
を用いることなく、前記基板と、該基板を覆う表面酸化
膜上に形成された電極パッドとを好適に接続することが
できることから、安定した基板電位を保持することによ
り安定した動作を示すコンパクトな半導体装置を提供す
ることができる。

【図面の簡単な説明】

【図１】本発明に係る半導体装置の平面図である。

【図２】図１に示す線II−IIに沿って得られた断面図で
ある。

【図３】本発明に係る半導体装置が集合的に形成される
基板ウエハへのグリッドラインの形成工程を示す基板ウ
エハの平面図である。

【図４】図３に示した基板ウエハの一部を破断して示す
断面図である。

【図５】図３に示した基板ウエハへの導電層の形成工程
を示す図４と同様な断面図である。

【図６】本発明に係る他の半導体装置の図１と同様な図
面である。

【図７】図６に示した半導体装置の製造工程を破断して
部分的に示す図５と同様な図面である。

【図８】本発明に係る半導体装置のパッケージ例を示す
断面図である。

【図９】半導体装置の製造方法をパッケージ板を用いる
他のパッケージ例であるＣＳＰに適用した本発明に係る
製造工程を示す断面図である。

【図１０】本発明に係るＣＳＰに用いられるパッケージ
板の他の例を示すパッケージ板配置工程を示す断面図で
ある。

【図１１】図１０に示したＣＳＰにおける切り溝および
導電層の各形成工程を示す断面図である。

【符号の説明】

１０ （半導体装置）ＩＣチップ １１ 基板 １１Ａ ウエハ １２ 絶縁層 １３ （半導体層）シリコン結晶層 １４ 表面酸化膜 １６ 電極パッド １７ 導電層 １８ 切り溝

Claims (6)

【特許請求の範囲】
1. 【請求項１】 基板となるウエハであって該ウエハ上に
   絶縁層を介して配置されかつ多数の同一の半導体回路が
   集合的に形成された半導体層と、該半導体層を覆う表面
   酸化膜と、該表面酸化膜上に前記各半導体回路ごとに形
   成された前記基板のための電極パッドとを備えるウエハ
   を前記各半導体回路毎のチップに分離すべく前記表面酸
   化膜から前記基板に達する切り溝を前記ウエハに形成す
   ること、該ウエハの前記チップへの分離に先立ち、前記
   切り溝の溝面の前記基板領域から前記切り溝面を経て前
   記各パッドに至る導電層を形成することを特徴とする半
   導体装置の製造方法。
2. 【請求項２】 前記切り溝は、相互に格子状に配置され
   るグリッドラインである請求項１記載の製造方法。
3. 【請求項３】 前記導電層は、加熱により硬化するペー
   スト状の導電材料を前記切り溝面を含む所定箇所へ塗布
   した後の加熱により形成されることを特徴とする請求項
   １記載の製造方法。
4. 【請求項４】 前記ウエハは、酸化シリコンからなり、
   前記絶縁層および半導体層と共にＳＯＩ構造を構成する
   請求項１記載の製造方法。
5. 【請求項５】 基板と、該基板上に絶縁層を介して配置
   され、半導体回路が組み込まれた半導体層と、該半導体
   層を覆う表面酸化膜と、該表面酸化膜上に設けられた前
   記基板のための電極パッドと、該電極パッドと前記基板
   とを電気的に接続するための導電層とを含む半導体装置
   であって、前記導電層は、前記基板の側面を含む前記半
   導体装置の周面を取り巻きかつ前記表面酸化膜の縁部を
   取り巻いて形成されていることを特徴とする半導体装
   置。
6. 【請求項６】 前記導電層は前記基板の側面および前記
   表面酸化膜の縁部で前記半導体装置の周方向に連続して
   形成されている請求項５記載の半導体装置。