JP2001083549A - Liquid crystal display - Google Patents
Liquid crystal displayInfo
- Publication number
- JP2001083549A JP2001083549A JP2000227534A JP2000227534A JP2001083549A JP 2001083549 A JP2001083549 A JP 2001083549A JP 2000227534 A JP2000227534 A JP 2000227534A JP 2000227534 A JP2000227534 A JP 2000227534A JP 2001083549 A JP2001083549 A JP 2001083549A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- display
- liquid crystal
- display device
- poly
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は液晶表示装置に係
り、特に、液晶などを用いたアクティブマトリクス方式
の表示装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device, and more particularly to an active matrix type display device using a liquid crystal or the like.
【0002】[0002]
【従来の技術】近年、液晶を表示に用いるディスプレイ
などでは、各画素の液晶を駆動するために、各画素ごと
に薄膜トランジスタ(Thin Film Transistor:略してT
FT)を形成するアクティブマトリクス(Active Matri
x:略してAMX)方式が用いられている。このディスプ
レイ用基板としては、普通、ガラス基板が使用されるた
め、ディスプレイを製作するためのプロセス温度が約6
40℃以下に制限される。このため、とりわけ、TFT
の能動層を多結晶シリコン(PolycrystallineSilicon:
略してPoly−Si)中に形成する場合、減圧CVD(L
PCVD)法などによるPoly−Siの堆積温度も制約さ
れてしまう。この制約の下に膜の堆積温度を最高プロセ
ス温度近くまで上げることにより、Poly−Siの結晶性
を上げ、Poly−Siの粒径を大きくし、TFTのキャリ
ア移動を上げる試みがなされている。この例としては、
日経エレクトロニクス1984.9.10 P211(堆積
温度600℃),第33回応物学会予稿集(1986年
春) P544(堆積温度610℃)Japan Display Tech
Digest(1986)3,5(堆積温度630℃)などに
記載がある。これらのPoly−Si膜を堆積温度から判断
すると(J.Electrochem.Soc、127,686(198
0),131,676(1984)参照)いずれも{1
10}が主たる配向となっていることがわかる。In recent years, such as the display using a liquid crystal display, for driving the liquid crystal of each pixel, the thin film transistors for each pixel (T hin F ilm T ransistor: short T
Active matrix to form a FT) (A ctive M atri
x : AMX) system is used for short. Since a glass substrate is usually used as the display substrate, the process temperature for manufacturing the display is about 6 ° C.
Limited to 40 ° C or less. For this reason, TFT
The active layer is made of polycrystalline silicon (PolycrystallineSilicon:
When it is formed in Poly-Si for short, low pressure CVD (L
The deposition temperature of Poly-Si by the PCVD method or the like is also restricted. Attempts have been made to increase the crystallinity of Poly-Si, increase the particle size of Poly-Si, and increase the carrier movement of the TFT by raising the deposition temperature of the film to near the maximum process temperature under this restriction. For this example,
Nikkei Electronics 1984.9.10 P211 (deposition temperature 600 ° C), 33rd Proceedings of the Japan Society for Materials Science (spring 1986) P544 (deposition temperature 610 ° C) Japan Display Tech
Digest (1986) 3, 5 (deposition temperature: 630 ° C.). Judging these Poly-Si films from the deposition temperature (J. Electrochem. Soc, 127, 686 (198)
0), 131, 676 (1984))
It can be seen that 10 ° is the main orientation.
【0003】[0003]
【発明が解決しようとする課題】従来のAMX方式の表
示装置では、キャリアの移動度がまだまだ十分でないた
めに、いくつかの問題があった。第一の問題点は、表示
部と同一基板上に形成した周辺駆動回路のアドレス時間
に長い時間を要していた点である。このため、表示部の
画素数をあまり増加させることができず、画質は必ずし
も満足なものではなかった。第二の問題点は、表示部の
TFTの寸法をあまり縮小できないため、開口率が上が
らずにこのことからも画質は十分なものではなかった点
である。The conventional AMX type display device has several problems because the carrier mobility is still insufficient. The first problem is that it takes a long time for the address time of the peripheral drive circuit formed on the same substrate as the display section. For this reason, the number of pixels of the display unit could not be increased much, and the image quality was not always satisfactory. The second problem is that since the size of the TFT in the display unit cannot be reduced so much, the aperture ratio does not increase and the image quality is not sufficient from this.
【0004】本発明の目的は、高性能・高画質の液晶表
示装置を提供することにある。An object of the present invention is to provide a high-performance and high-quality liquid crystal display device.
【0005】[0005]
【課題を解決するための手段】本発明の液晶表示装置に
よれば、通常ガラス基板上に、マトリクス状に配置され
た複数の薄膜半導体素子と、この複数の薄膜半導体素子
のそれぞれに接続された複数の画素電極を有する。通常
ガラス基板上には、薄膜半導体素子の能動層として{1
11}を主たる配向とする多結晶シリコン膜が形成され
る。According to the liquid crystal display device of the present invention, a plurality of thin film semiconductor elements arranged in a matrix on a glass substrate and each of the plurality of thin film semiconductor elements are connected to each other. It has a plurality of pixel electrodes. Usually, on a glass substrate, an active layer of a thin film semiconductor device is # 1.
A polycrystalline silicon film having a main orientation of 11 ° is formed.
【0006】初めに、{111}を主たる配向とするPoly
−SiTFT が他の配向のPoly−SiTFTに比べキ
ャリアの移動度が大きい理由を述べる。図2はPoly−S
iの粒界近くにできる空乏層とバンド構成の様子を示
す。図2(a)は{111}配向のPoly−Siを、図2
(b)は他の配向のPoly−Siを示す。単結晶シリコンと
酸化膜との界面における表面電荷密度は{100},
{110},{111}の結晶方位順に増加することが
知られている (Appl.Phys.Lett.8,31(1966)
参照)。この電荷密度の考え方は、Poly−Si表面とゲ
ート酸化膜との界面だけでなく、Poly−Si中の酸素が
結晶粒界に偏析することから、結晶粒界についてもあて
はまる。従って、基板と垂直方向(図2では上下方向)
では、粒界付近にできる空乏層は{100}配向,{1
10}配向,{111}配向の順で相対的に広くなる。
反対に、キャリアの走行方向(図2では左右方向)で
は、粒界付近にできる空乏層は{100}配向,{11
0}配向,{111}配向の順で相対的に狭くなる。従
って、粒界に生じる電位障壁は、キャリアの走行方向で
は、{100}配向,{110}配向,{111}配向
の順で相対的に低くなる。Poly−Siのキャリアの移動
度は粒界付近に生じる電位障壁の高さで決まる。よっ
て、{111}を主たる配向とするPoly−SiTFT
は、相対的に、他の配向のPoly−SiTFTよりキャリ
アの移動度が大きくなることがわかる。First, Poly with {111} as the main orientation
The reason why -SiTFT has a higher carrier mobility than Poly-SiTFT of other orientations will be described. Figure 2 shows Poly-S
The depletion layer formed near the grain boundary of i and the band configuration are shown. FIG. 2A shows Poly-Si of {111} orientation, and FIG.
(b) shows Poly-Si of another orientation. The surface charge density at the interface between single crystal silicon and oxide film is {100},
It is known that the crystal orientation increases in the order of {110} and {111} (Appl. Phys. Lett. 8, 31 (1966)).
reference). This concept of charge density applies not only to the interface between the Poly-Si surface and the gate oxide film, but also to the crystal grain boundaries because oxygen in Poly-Si segregates at the crystal grain boundaries. Therefore, the direction perpendicular to the substrate (the vertical direction in FIG. 2)
Then, the depletion layer formed near the grain boundary is {100} oriented,
The orientation becomes relatively wide in the order of 10 ° orientation and {111} orientation.
Conversely, in the carrier traveling direction (the horizontal direction in FIG. 2), the depletion layer formed near the grain boundary has {100} orientation, {11}.
The orientation becomes relatively narrow in the order of 0 orientation and {111} orientation. Therefore, the potential barrier generated at the grain boundary becomes relatively lower in the order of {100} orientation, {110} orientation, and {111} orientation in the carrier traveling direction. The mobility of poly-Si carriers is determined by the height of a potential barrier generated near a grain boundary. Therefore, Poly-Si TFT with {111} as the main orientation
Indicates that the mobility of carriers is relatively higher than that of Poly-Si TFTs of other orientations.
【0007】このようにキャリアの移動度が大きい{1
11}を主たる配向とするPoly−SiTFTを用いて、
表示部を形成すると、表示部の画素数を増やせる。As described above, the carrier mobility is large.
Using a Poly-Si TFT with 11 ° as the main orientation,
When the display portion is formed, the number of pixels of the display portion can be increased.
【0008】また、{111}を主たる配向とするPoly
−SiTFTを、表示部のアクティブマトリクスに用い
ることにより、開口率を上げられる。In addition, Poly with {111} as the main orientation
The aperture ratio can be increased by using the -Si TFT for the active matrix of the display unit.
【0009】[0009]
【発明の実施の形態】液晶表示装置(LCD)の基本的
な構成を図6に示す。FIG. 6 shows a basic structure of a liquid crystal display (LCD).
【0010】マイクロプロセッサー(図示せず)等の外
部からの信号は、コントロール回路104に入力され
る。表示情報を記憶するメモリ105やキャラクタ・ジ
ェネレータ(図示せず)等からの表示データ(文字デー
タ)は、コントロール回路104によって管理制御さ
れ、走査側駆動回路103,データ側駆動回路102を
通して、表示部101に表示される。 〔実施例 1〕このようにキャリアの移動度が大きい
{111}を主たる配向とするPoly−SiTFTを用い
て周辺駆動回路を形成すると、表示部5の画素数を増や
せる点について述べる。表示装置の駆動回路は、図1に
示すように、一般に、走査回路8と信号回路に分けら
れ、信号回路はマルチプレクサ9,分割マトリクススイ
ッチ10,基板4に外付けする高速シフトレジスタ11
から成る。表示部の画素は能動素子たるTFT20と、
表示媒質たる液晶および画素電極からなるキャバシタ1
9とからなり、図示するようにマトリクス状に配列され
ている。表示部5の画素数は、主として、信号回路のマ
ルチプレクサ9と分割マトリクススイッチ10の特性で
決まる。信号側から見た1つの画素当りの書込み時間T
adは、A signal from an external device such as a microprocessor (not shown) is input to the control circuit 104. Display data (character data) from a memory 105 for storing display information, a character generator (not shown), and the like are managed and controlled by a control circuit 104, and are passed through a scanning drive circuit 103 and a data drive circuit 102 to a display unit. Displayed at 101. [Embodiment 1] A description will be given of a point that the number of pixels of the display unit 5 can be increased by forming a peripheral driving circuit using a Poly-Si TFT having a large carrier mobility of {111} having a main orientation as described above. As shown in FIG. 1, the driving circuit of the display device is generally divided into a scanning circuit 8 and a signal circuit, and the signal circuit includes a multiplexer 9, a divided matrix switch 10, and a high-speed shift register 11 externally attached to the substrate 4.
Consists of The pixels of the display unit include a TFT 20 as an active element,
A capacitor 1 composed of a liquid crystal as a display medium and a pixel electrode
9 and are arranged in a matrix as shown. The number of pixels of the display unit 5 is mainly determined by the characteristics of the multiplexer 9 and the divided matrix switch 10 of the signal circuit. Write time T per pixel viewed from the signal side
ad is
【0011】[0011]
【数1】 (Equation 1)
【0012】とあらわせる。ここで、fF はフレーム周
波数(通常60Hz)、Nは信号側のライン数である。
Tadは信号回路のTFT特性であり、通常、約10μse
c である。ここで{111}を主たる配向とするPoly−
SiTFTを用いて回路を形成すると、キャリア移動度
が大きくON特性が優れているため、Tadを1μsec 以
下に減少させることが可能となる。従って、信号側のラ
イン数Nを1ケタ以上増加させることが可能である。走
査回路8に関しては信号回路ほど条件はきびしくない
が、クロック周波数fcpが回路特性のめやすとなり## EQU1 ## Here, f F is the frame frequency (normally 60 Hz), and N is the number of lines on the signal side.
Tad is the TFT characteristic of the signal circuit and is usually about 10 μse
c. Here, Poly− with {111} as the main orientation
When a circuit is formed using a SiTFT, Tad can be reduced to 1 μsec or less because the carrier mobility is large and the ON characteristics are excellent. Therefore, it is possible to increase the number N of lines on the signal side by one digit or more. The condition of the scanning circuit 8 is not as severe as that of the signal circuit, but the clock frequency fcp is a measure of the circuit characteristics.
【0013】[0013]
【数2】 fcp=fF ×M …(数2) とあらわせる。ここで、Mは走査ライン数である。fcp
は、通常、約10KHzであるが、{111}を主たる
配向とするPoly−SiTFTを用いれば、fcpをMHz
オーダまで上げることが可能である。従って、走査側の
ライン数を2ケタ以上増加させることができる。以上か
ら、表示部の画素M×Nは、従来法に比べ、3ケタ以上
増加させることが可能である。 〔実施例 2〕次に{111}を主たる配向とするPoly
−SiTFTを表示部のアクティブマトリクスに用いる
ことにより、開口率を上げられる点について述べる。開
口率は表示部において、透明電極による液晶の駆動可能
領域を示し、表示装置の画質の1つの目やすである。開
口率をある値以上に上げられない理由は、TFTとAl
電極が各画素上に存在するからである。TFTのゲート
幅Wとゲート長Lは、普通、それぞれ50μm,10μ
mなる値である。プロセス加工最小寸法が約10μmで
あることからLの値が決まり、次に、十分なTFTのオ
ン電流を得るために、ゲート幅が決まっている。{11
1}配向Poly−SiTFTを各画素に用いれば、プロセ
ス加工寸法が現状のままで、ゲート幅を20μm以下ま
で縮小できる。ゲート幅が減少することは、ゲート領域
のみならず、ソースとドレイン領域の面積も減少するこ
とになる。従って、開口率を従来の約65%から約75
%まで増加させることができる。これに、伴い表示部の
画質が向上する。なお、TFTの寸法縮小は歩留り向上
にもつながる。 〔実施例 3〕本実施例では、{111}を主たる配向
とするPoly−SiTFTの構造と製造方法について述べ
る。[Expression 2] fcp = f F × M (Expression 2) Here, M is the number of scanning lines. fcp
Is usually about 10 KHz, but if a Poly-Si TFT having {111} as the main orientation is used, fcp can be changed to MHz.
It is possible to raise to the order. Therefore, the number of lines on the scanning side can be increased by two digits or more. As described above, the number of pixels M × N in the display unit can be increased by three digits or more compared to the conventional method. [Embodiment 2] Poly with {111} as the main orientation
The point that the aperture ratio can be increased by using the -Si TFT for the active matrix of the display portion will be described. The aperture ratio indicates a region where the liquid crystal can be driven by the transparent electrode in the display unit, and is an indicator of the image quality of the display device. The reason why the aperture ratio cannot be increased beyond a certain value is that TFT and Al
This is because an electrode exists on each pixel. The gate width W and gate length L of a TFT are usually 50 μm and 10 μm, respectively.
m. The value of L is determined because the minimum dimension of the process is about 10 μm, and then the gate width is determined in order to obtain a sufficient ON current of the TFT. {11
1) If a poly-Si TFT is used for each pixel, the gate width can be reduced to 20 μm or less while the process dimensions remain unchanged. Decreasing the gate width reduces not only the area of the gate region but also the area of the source and drain regions. Therefore, the aperture ratio is reduced from about 65% to about 75
% Can be increased. Accordingly, the image quality of the display unit is improved. The reduction in the size of the TFT also leads to an improvement in the yield. [Embodiment 3] In this embodiment, a structure and a manufacturing method of a Poly-Si TFT having {111} as a main orientation will be described.
【0014】図3は、図1に示す表示装置を形成する
{111}を主たる配向とするPoly−SiTFTの断面
構造を示す。基板4は歪温度約640℃のガラス板であ
る。FIG. 3 shows a cross-sectional structure of a Poly-Si TFT having a main orientation of {111} forming the display device shown in FIG. The substrate 4 is a glass plate having a strain temperature of about 640 ° C.
【0015】基板4を550℃に保ち、ヘリウムで20
%に希釈したモノシランガスを原料として減圧CVD法
により膜12を堆積させる。膜厚は1500Åである。
次に、N2 中、600℃の条件で24時間の熱処理を行
う。熱処理後、{111}配向Poly−SiTFT膜12
が形成される。ホト・エッチング工程後、常圧CVD法
によりSiO2 ゲート絶膜19を1500Å堆積させ
る。次にゲート電極を形成する。ホト・エッチング工程
後、ソース,ドレイン領域13,14のインプラを行
う。条件としては、リン(P)を30KeVの電圧で5
×1015cm-2のドーズ量打込む。続いて、リンガラス
(Phospho Silicate Glass、略してPSG)16を48
0℃で5000Å堆積させる。さらに、N2 中、600
℃の条件で20時間の熱処理を行い、インプラ領域を活
性化させる。コンタクト用のホト・エッチング工程の
後、Al電極17を6000Åスパッタする。ホト・エ
ッチング工程の後、透明電極であるITO(Indium Tit
an Oxyde)を1000Åスパッタする。ホト・エッチン
グ工程の後、カラーフィルタと偏光膜を備えた他のガラ
ス基板との間に液晶を封入して表示装置が完成する。本
実施例の表示部におけるTFTのチャネル幅,チャネル
長はそれぞれ20μm,10μmである。表示部5のマ
トリクスにおけるライン数は600×1980である。
また、開口率は75%である。本実施例では、図1のキ
ャパシタとなる液晶19を駆動するTFT20を例に説
明したが、このようなTFTは、周辺回路、例えば、走
査回路8に用いてもよいことは言うまでもない。 〔実施例 4〕図4は、本発明の別の実施例を示す。本
実施例では、走査回路8および信号回路18等の駆動回
路がすべて基板4に外付けされているため{111}を
主たる配向とするPoly−SiTFTを用いて、表示部5
のアクティブマトリクスのみを形成した。これにより、
実施例2と同様開口率を従来の65%から75%に増加
することができた。 〔実施例 5〕図5は本発明の別の実施例を示す。本実
施例では{111}を主たる配向とするPoly−SiTF
Tを用いて、これまで基板4以外の部分に外付けしてい
た信号回路の高速シフトレジスタ11も表示部5と同一
基板に内蔵することができる。The substrate 4 is kept at 550.degree.
The film 12 is deposited by a low pressure CVD method using a monosilane gas diluted to% as a raw material. The film thickness is 1500 °.
Next, a heat treatment is performed in N 2 at 600 ° C. for 24 hours. After heat treatment, {111} oriented Poly-Si TFT film 12
Is formed. After the photo-etching step, an SiO 2 gate insulating film 19 is deposited at 1500 ° by a normal pressure CVD method. Next, a gate electrode is formed. After the photo-etching step, the source and drain regions 13 and 14 are implanted. The conditions are as follows: phosphorus (P) is supplied at a voltage of 30 KeV for 5
A dose of × 10 15 cm -2 is implanted. Then, Phospho Silicate Glass (PSG) 16 was added to 48
Deposit 5000 ° C at 0 ° C. Further, in N 2 , 600
A heat treatment is performed for 20 hours at a temperature of ° C. to activate the implant region. After the contact photo-etching step, the Al electrode 17 is sputtered at 6000 °. After the photo-etching process, the transparent electrode ITO (Indium Tit
an Oxyde) is sputtered at 1000 °. After the photo-etching step, the liquid crystal is sealed between the color filter and another glass substrate provided with a polarizing film to complete a display device. The channel width and the channel length of the TFT in the display section of this embodiment are 20 μm and 10 μm, respectively. The number of lines in the matrix of the display unit 5 is 600 × 1980.
The aperture ratio is 75%. In the present embodiment, the TFT 20 for driving the liquid crystal 19 serving as the capacitor in FIG. 1 has been described as an example. However, it is needless to say that such a TFT may be used for a peripheral circuit, for example, the scanning circuit 8. [Embodiment 4] FIG. 4 shows another embodiment of the present invention. In this embodiment, since all the driving circuits such as the scanning circuit 8 and the signal circuit 18 are externally mounted on the substrate 4, the display unit 5 is formed by using a Poly-Si TFT having {111} as a main orientation.
Of the active matrix was formed. This allows
As in the case of Example 2, the aperture ratio could be increased from 65% of the prior art to 75%. [Embodiment 5] FIG. 5 shows another embodiment of the present invention. In this embodiment, Poly-SiTF having {111} as a main orientation
By using T, the high-speed shift register 11 of the signal circuit which has been externally attached to a portion other than the substrate 4 can be incorporated in the same substrate as the display unit 5.
【0016】これにより、本実施例では接続端子数を従
来の177本から38本に減らすことができた。As a result, in the present embodiment, the number of connection terminals could be reduced from the conventional 177 to 38.
【0017】従来は、TFTの移動度が低い(小さい)
ため、同一基板上に高速シフトレジスタ11を表示部5
と同一基板上に設けることは困難であった。 〔実施例 6〕本実施例は{111}配向Poly−Siを
周辺駆動回路のみに用いる場合を示す。これには、Poly
−Si堆積温度を変えて、2度LPCVD層をつける必
要がある。はじめにL字型の石英板を周辺回路形成位置
においてマスクとし、表示部のTFT形成位置に、60
0℃,0.6Torr の条件でLPCVD膜を1500Å堆
積させる。次に、長方形の石英板を表示部のTFT形成
位置に置いてマスクとし、周辺回路形成位置に550
℃,0.6Torr の条件でLPCVD膜を1500Å堆積
させる。続いて、600℃,24時間の熱処理を行う
と、550℃で堆積させた膜は{111}を主たる配向
とするPoly−Si膜となり、600℃で堆積させた膜は
{111}を主たる配向とするPoly−Si膜となる。以
後のプロセスは前記と同じである。このような周辺回路
のみを{111}配向としたディスプレイは以下の特徴
を持つ。すなわち、高速動作を要求される周辺回路は
{111}配向であるため、寸法を小さいままで駆動可
能である。Conventionally, the mobility of a TFT is low (small).
Therefore, the high-speed shift register 11 is provided on the display unit 5 on the same substrate.
It is difficult to provide them on the same substrate. [Embodiment 6] This embodiment shows a case where {111} -oriented Poly-Si is used only in a peripheral driving circuit. This includes Poly
It is necessary to apply the LPCVD layer twice by changing the Si deposition temperature. First, an L-shaped quartz plate is used as a mask at a peripheral circuit forming position, and a 60
An LPCVD film is deposited at 1500 ° C. under the conditions of 0 ° C. and 0.6 Torr. Next, a rectangular quartz plate is placed at the TFT forming position of the display section to serve as a mask, and 550 is placed at the peripheral circuit forming position.
An LPCVD film is deposited at 1500 ° C. under the conditions of 0.6 ° C. and 0.6 Torr. Subsequently, when heat treatment is performed at 600 ° C. for 24 hours, the film deposited at 550 ° C. becomes a Poly-Si film having {111} as a main orientation, and the film deposited at 600 ° C. has {111} as a main orientation. To be a Poly-Si film. Subsequent processes are the same as described above. A display in which only such peripheral circuits are oriented {111} has the following features. That is, since the peripheral circuits requiring high-speed operation have the {111} orientation, they can be driven with their dimensions kept small.
【0018】マトリクス部分のTFTは、{111}配
向であるために、寸法を縮小して、開口率を上げること
はできないが、オフ電源を減らすことが可能であり、こ
の分だけ、周辺回路による表示部分駆動のための、動作
マージンが大きくとれる。Since the TFTs in the matrix portion are {111} oriented, the dimensions cannot be reduced and the aperture ratio cannot be increased, but the off-power supply can be reduced, and the peripheral circuit has a corresponding amount. An operation margin for driving the display portion can be increased.
【0019】また、上記実施例中に記載した効果以外に
{111}を主たる配向とするキャリアの移動度の高い
Poly−SiTFTを用いれば、同一基板上に従来の移動
度の低いPoly−Siでは混載できなかった回路までの混
載できるため、装置の小型化も図ることができるという
効果である。In addition to the effects described in the above embodiments, the carrier having a high orientation of {111} has a high mobility.
If a Poly-Si TFT is used, it is possible to mix circuits that could not be mixed with a conventional low-mobility Poly-Si on the same substrate, so that the size of the device can be reduced.
【0020】上記各図中で、同符号がついている部分は
同じ機能を果たす部分である。In the above-mentioned drawings, the parts denoted by the same reference numerals are parts that perform the same function.
【0021】[0021]
【発明の効果】本発明によれば、液晶表示装置の画質を
向上させることができる。According to the present invention, the image quality of a liquid crystal display device can be improved.
【図1】本発明の一実施例における表示装置の平面構成
図である。FIG. 1 is a plan view of a display device according to an embodiment of the present invention.
【図2】多結晶シリコンの配向性とバンド構造との関係
を示す模式図である。FIG. 2 is a schematic diagram showing a relationship between orientation of polycrystalline silicon and a band structure.
【図3】本発明の一実施例におけるTFTの断面構成図
である。FIG. 3 is a cross-sectional configuration diagram of a TFT according to one embodiment of the present invention.
【図4】本発明の別の実施例における表示装置の平面構
成図である。FIG. 4 is a plan view of a display device according to another embodiment of the present invention.
【図5】本発明のさらに別の実施例における表示装置の
平面構成図である。FIG. 5 is a plan view of a display device according to still another embodiment of the present invention.
【図6】本発明の表示装置の全体構成を示す図である。FIG. 6 is a diagram showing an overall configuration of a display device of the present invention.
1…結晶粒、2…結晶粒界、3…空乏層、4…基板、5
…表示部、6…価電子帯の最大エネルギー位置、7…伝
導帯の最大エネルギー位置、8…走査回路、9…マルチ
プレクサ、10…マトリクススイッチ、11…高速シフ
トレジスタ、12…{111}を主たる配向とする多結
晶シリコン膜、13…ソース、14…ドレイン、15…
ゲート電極、16…リンガラス、17…Al電極、18
…信号回路、101…表示部、102…データ側駆動回
路、103…走査側駆動回路、104…コントロール回
路、105…メモリ。DESCRIPTION OF SYMBOLS 1 ... Crystal grain, 2 ... Grain boundary, 3 ... Depletion layer, 4 ... Substrate, 5
... Display part, 6 ... Maximum energy position of valence band, 7 ... Maximum energy position of conduction band, 8 ... Scanning circuit, 9 ... Multiplexer, 10 ... Matrix switch, 11 ... High-speed shift register, 12 ... {111} Polycrystalline silicon film to be oriented, 13 ... source, 14 ... drain, 15 ...
Gate electrode, 16 ... phosphor glass, 17 ... Al electrode, 18
.., A signal circuit, 101, a display unit, 102, a data-side driving circuit, 103, a scanning-side driving circuit, 104, a control circuit, and 105, a memory.
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 29/78 620 (72)発明者 鈴木 誉也 茨城県日立市久慈町4026番地 株式会社日 立製作所日立研究所内 (72)発明者 宮田 健治 茨城県日立市久慈町4026番地 株式会社日 立製作所日立研究所内──────────────────────────────────────────────────の Continued on the front page (51) Int.Cl. 7 Identification symbol FI Theme coat ゛ (Reference) H01L 29/78 620 (72) Inventor Takaya Suzuki 4026 Kuji-cho, Hitachi City, Hitachi, Ibaraki Prefecture Hitachi, Ltd. Hitachi, Ltd. In the laboratory (72) Inventor Kenji Miyata 4026 Kuji-cho, Hitachi City, Ibaraki Prefecture Hitachi Research Laboratory, Hitachi, Ltd.
Claims (4)
する液晶表示装置であって、 前記駆動回路部のクロック周波数が1MHz以上であ
り、 前記表示部は、複数の画素により構成され、各画素は少
なくとも1つの薄膜トランジスタ有しており、 前記駆動回路部により前記表示部の駆動を行う液晶表示
装置。1. A liquid crystal display device having a display portion and a drive circuit portion on a glass substrate, wherein a clock frequency of the drive circuit portion is 1 MHz or more, and the display portion is constituted by a plurality of pixels. A liquid crystal display device in which a pixel includes at least one thin film transistor and drives the display unit with the drive circuit unit.
タを有しており、 該駆動回路部の薄膜トランジスタの能動層が{111}を
主たる配向とする多結晶シリコンである請求項1の液晶
表示装置。2. The liquid crystal display device according to claim 1, wherein the drive circuit section has a plurality of thin film transistors, and an active layer of the thin film transistors in the drive circuit section is polycrystalline silicon having {111} as a main orientation. .
複数の走査配線に交差して形成された複数の信号配線
と、これらの配線のそれぞれの交点に対応して形成され
た薄膜トランジスタと、該薄膜トランジスタに接続され
た画素電極とを有して構成された請求項1又は2の液晶
表示装置。3. The display section includes: a plurality of scanning wirings; a plurality of signal wirings intersecting the plurality of scanning wirings; and a thin film transistor formed corresponding to each intersection of these wirings. 3. The liquid crystal display device according to claim 1, comprising a pixel electrode connected to said thin film transistor.
ある請求項3の液晶表示装置。4. The liquid crystal display device according to claim 3, wherein the glass substrate has a strain temperature of about 640 ° C.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000227534A JP2001083549A (en) | 2000-07-24 | 2000-07-24 | Liquid crystal display |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000227534A JP2001083549A (en) | 2000-07-24 | 2000-07-24 | Liquid crystal display |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12672099A Division JP3542301B2 (en) | 1999-05-07 | 1999-05-07 | Liquid crystal display |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001083549A true JP2001083549A (en) | 2001-03-30 |
Family
ID=18720967
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000227534A Withdrawn JP2001083549A (en) | 2000-07-24 | 2000-07-24 | Liquid crystal display |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001083549A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100377202C (en) * | 2004-02-19 | 2008-03-26 | 夏普株式会社 | Liquid crystal display device |
-
2000
- 2000-07-24 JP JP2000227534A patent/JP2001083549A/en not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100377202C (en) * | 2004-02-19 | 2008-03-26 | 夏普株式会社 | Liquid crystal display device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5153702A (en) | Thin film semiconductor device and method for fabricating the same | |
| US4740782A (en) | Dot-matrix liquid crystal display | |
| JP3109968B2 (en) | Method for manufacturing active matrix circuit board and method for manufacturing liquid crystal display device using the circuit board | |
| JP3070062B2 (en) | Liquid crystal display device and method of manufacturing the same | |
| EP0430592A2 (en) | An active matrix display device | |
| JP2001051303A (en) | Liquid crystal display device and method of manufacturing the same | |
| JP3402909B2 (en) | Thin film transistor device and liquid crystal display device | |
| KR20000028785A (en) | Electro-optical apparatus, driving substrate for an electro-optical apparatus and method of manufacturing them | |
| JPH06230421A (en) | Method of manufacturing thin film transistor matrix | |
| JP3009380B2 (en) | Liquid crystal display | |
| JP2001083549A (en) | Liquid crystal display | |
| JP3542301B2 (en) | Liquid crystal display | |
| JP2898509B2 (en) | Active matrix substrate and manufacturing method thereof | |
| JP2997737B2 (en) | Liquid crystal display | |
| JP2791280B2 (en) | Liquid crystal display | |
| JP2001066640A (en) | Liquid crystal display | |
| JP2001094117A (en) | Liquid crystal display | |
| JPH11345979A (en) | Liquid crystal display | |
| JPS63307431A (en) | Thin film semiconductor display device | |
| JP4104888B2 (en) | Method for manufacturing thin film transistor device | |
| JPH04366924A (en) | active matrix substrate | |
| JPS58106860A (en) | Matrix substrate for thin-film transistor | |
| JPH07248508A (en) | Liquid crystal display | |
| JP2596407B2 (en) | Liquid crystal display | |
| JPS61235820A (en) | Active matrix panel |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20040226 |