[go: up one dir, main page]

JP2001077154A - Semiconductor chip mounting method, semiconductor chip mounting structure, and chip-integrated liquid crystal display module - Google Patents

Semiconductor chip mounting method, semiconductor chip mounting structure, and chip-integrated liquid crystal display module

Info

Publication number
JP2001077154A
JP2001077154A JP24953699A JP24953699A JP2001077154A JP 2001077154 A JP2001077154 A JP 2001077154A JP 24953699 A JP24953699 A JP 24953699A JP 24953699 A JP24953699 A JP 24953699A JP 2001077154 A JP2001077154 A JP 2001077154A
Authority
JP
Japan
Prior art keywords
semiconductor chip
conductive film
anisotropic conductive
mounting
bump
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP24953699A
Other languages
Japanese (ja)
Inventor
Masahiro Yanagi
雅宏 柳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP24953699A priority Critical patent/JP2001077154A/en
Publication of JP2001077154A publication Critical patent/JP2001077154A/en
Pending legal-status Critical Current

Links

Classifications

    • H10W74/15
    • H10W90/724
    • H10W90/734

Landscapes

  • Liquid Crystal (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 半導体チップを配線パターンに対して確実に
導通させた状態とし、高い接続信頼性を得ることができ
る半導体チップの実装方法を提供する。 【解決手段】 実装基板10A上の接続端子部11A,
21Aに対して異方性導電膜30の上から半導体チップ
ICのバンプBPを突き合わせ、これらの接続端子部1
1A,21AとバンプBPとを異方性導電膜30によっ
て導通させながら半導体チップICを実装基板10A上
に接合する半導体チップの実装方法であって、異方性導
電膜30を形成する前、接続端子部11A,21A上に
絶縁層40を形成する一方、その絶縁層40の各所にバ
ンプBPよりも小口で、かつ、接続端子部11A,21
Aに達する開口部40Aを形成しておき、これらの開口
部40A内を満たしつつ絶縁層40の表面上に異方性導
電膜30を形成した後、この異方性導電膜30を介して
半導体チップICを実装する。
(57) Abstract: Provided is a method of mounting a semiconductor chip capable of ensuring high connection reliability by ensuring that a semiconductor chip is electrically connected to a wiring pattern. SOLUTION: A connection terminal portion 11A on a mounting board 10A,
The bumps BP of the semiconductor chip IC are abutted against the anisotropic conductive film 30 against 21A, and these connection terminal portions 1
This is a method for mounting a semiconductor chip in which a semiconductor chip IC is bonded to a mounting substrate 10A while conducting an electrical connection between 1A, 21A and a bump BP by an anisotropic conductive film 30. While the insulating layer 40 is formed on the terminal portions 11A and 21A, each portion of the insulating layer 40 has a smaller area than the bump BP and is connected to the connection terminal portions 11A and 21A.
A is formed beforehand, and after forming an anisotropic conductive film 30 on the surface of the insulating layer 40 while filling the opening 40A, a semiconductor is formed via the anisotropic conductive film 30. The chip IC is mounted.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本願発明は、実装基板上に異
方性導電膜を介して半導体チップを接合する半導体チッ
プの実装方法、そのような実装方法により構成される半
導体チップの実装構造、およびドライバICなどの半導
体チップをガラス基板などに直接実装した構造のチップ
一体型の液晶表示モジュールに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of mounting a semiconductor chip on a mounting substrate via an anisotropic conductive film via a semiconductor chip, a mounting structure of a semiconductor chip constituted by such a mounting method, and The present invention relates to a chip-integrated liquid crystal display module having a structure in which a semiconductor chip such as a driver IC is directly mounted on a glass substrate or the like.

【0002】[0002]

【従来の技術】たとえば、液晶テレビや携帯電話などに
組み込まれる液晶表示モジュールには、液晶表示面とな
る一方のガラス基板上に直接ドライバICなどの半導体
チップを実装した構造、いわゆるCOG(Chip On Glas
s) 方式のものがある。図7は、一般的なCOG方式に
係る液晶表示モジュールの一例を示した概略斜視図であ
って、液晶表示モジュールXは、重なり合った2枚のガ
ラス基板100,200間に液晶封止部を有して構成さ
れる。一方の基板100は、実装基板として他方の基板
200の側部200Aから延出した部分(延出部100
A)を有している。このような延出部100Aには、液
晶封止部から引き出すようにして透明電極パターン11
0,210が露出形成され、これらの透明電極パターン
110,210に導通した状態で半導体チップICが接
合される。
2. Description of the Related Art For example, a liquid crystal display module incorporated in a liquid crystal television or a mobile phone has a structure in which a semiconductor chip such as a driver IC is directly mounted on one glass substrate serving as a liquid crystal display surface, so-called COG (Chip On Chip). Glas
s) There is a method. FIG. 7 is a schematic perspective view showing an example of a general COG type liquid crystal display module. The liquid crystal display module X has a liquid crystal sealing portion between two overlapping glass substrates 100 and 200. It is composed. One of the substrates 100 is a portion extending from a side portion 200A of the other substrate 200 as a mounting substrate (extending portion 100).
A). The extending portion 100A is provided with the transparent electrode pattern 11 so as to be pulled out from the liquid crystal sealing portion.
The semiconductor chip IC is bonded to the transparent electrode patterns 110 and 210 in a state where they are exposed.

【0003】さらに、図8は、図7のI−I線に沿う断
面を拡大して示した拡大断面図であって、この図8を参
照して半導体チップICの実装構造について見ると、延
出部100Aにおいては、透明電極パターン110,2
10の接続端子部110A,210Aを覆うように異方
性導電膜300が形成される。半導体チップICは、異
方性導電膜300を加圧・加熱した後、上記接続端子部
110A,210Aに対して異方性導電膜300の上か
らバンプBPを突き合わすように位置合わせしながら圧
着され、最終的に固化した異方性導電膜300を介して
延出部100A上に接合されている。
FIG. 8 is an enlarged cross-sectional view showing an enlarged cross section taken along the line II of FIG. 7. When the mounting structure of the semiconductor chip IC is referred to with reference to FIG. In the protruding portion 100A, the transparent electrode patterns 110, 2
An anisotropic conductive film 300 is formed so as to cover the ten connection terminal portions 110A and 210A. After the semiconductor chip IC presses and heats the anisotropic conductive film 300, the semiconductor chip IC is pressed against the connection terminal portions 110A and 210A while aligning the bumps BP from above the anisotropic conductive film 300. Then, it is joined on the extension 100A via the finally solidified anisotropic conductive film 300.

【0004】図9は、図8に示すバンプBP付近をさら
に拡大して示した要部拡大断面図であるが、この図9に
示すように、異方性導電膜300は、ニッケル、はんだ
などの導電粒子300Aを接着母材300B中に分散混
入したものであって、厚み方向に導電性を有する一方、
平面方向には絶縁性を保つものである。このような異方
性導電膜300を用いることにより、バンプBPと接続
端子部110A,210Aとの厚み方向に沿う隙間に
は、接着母材300Bとともに導電粒子300Aが介在
した状態とされ、このような導電粒子300Aを介して
半導体チップICと透明電極パターン110,210と
が導通可能とされる。
FIG. 9 is an enlarged cross-sectional view showing the vicinity of the bump BP shown in FIG. 8 in a further enlarged manner. As shown in FIG. The conductive particles 300A are dispersed and mixed in the adhesive base material 300B, and have conductivity in the thickness direction.
The insulating property is maintained in the plane direction. By using such an anisotropic conductive film 300, a gap along the thickness direction between the bump BP and the connection terminal portions 110A and 210A is in a state where the conductive particles 300A are interposed together with the adhesive base material 300B. The semiconductor chip IC and the transparent electrode patterns 110 and 210 can be conducted through the conductive particles 300A.

【0005】[0005]

【発明が解決しようとする課題】ところで、液晶駆動用
の半導体チップICは、液晶表示の高精細化などに伴っ
て接点となるバンプBPの数が増加する傾向にある。そ
して、バンプBPの数が増加するとバンプピッチがより
狭められ、バンプBP自体の外形サイズも必然的に小さ
くなる。そうすると、接続端子部110A,210Aに
面した各バンプBPの対面幅が小さくなり、異方性導電
膜300の上から半導体チップICを圧着する際、バン
プBPと接続端子部110A,210Aとの隙間に十分
な個数の導電粒子300Aを介在させることができず、
あるいは、その隙間から導電粒子300Aの一部個数を
横方向に流出してしまうおそれがあった。その結果、た
とえば半導体チップICと透明電極パターン110,2
10との間でほとんど導通しないような電気的支障が生
じ、半導体チップICの実装構造としては、高い接続信
頼性を得ることができなかった。
In a semiconductor chip IC for driving a liquid crystal, the number of bumps BP serving as a contact tends to increase as the definition of a liquid crystal display increases. When the number of bumps BP increases, the bump pitch becomes narrower, and the outer size of the bump BP itself also inevitably decreases. Then, the facing width of each of the bumps BP facing the connection terminal portions 110A and 210A decreases, and when the semiconductor chip IC is pressed from above the anisotropic conductive film 300, the gap between the bump BP and the connection terminal portions 110A and 210A is reduced. A sufficient number of conductive particles 300A cannot be interposed,
Alternatively, there is a possibility that a part of the conductive particles 300A may flow out from the gap in the lateral direction. As a result, for example, the semiconductor chip IC and the transparent electrode patterns 110, 2
Therefore, an electrical trouble that hardly conducts between the semiconductor chip IC and the semiconductor chip IC occurs, and high connection reliability cannot be obtained as a mounting structure of the semiconductor chip IC.

【0006】そこで、本願発明は、上記した事情のもと
で考え出されたものであって、半導体チップを配線パタ
ーンに対して確実に導通させた状態とし、高い接続信頼
性を得ることができる半導体チップの実装方法、半導体
チップの実装構造、およびチップ一体型の液晶表示モジ
ュールを提供することをその課題とする。
Therefore, the present invention was conceived under the circumstances described above, and it is possible to obtain a high connection reliability by ensuring that the semiconductor chip is electrically connected to the wiring pattern. It is an object to provide a semiconductor chip mounting method, a semiconductor chip mounting structure, and a chip-integrated liquid crystal display module.

【0007】[0007]

【発明の開示】上記課題を解決するため、本願発明で
は、次の技術的手段を講じている。
DISCLOSURE OF THE INVENTION In order to solve the above problems, the present invention employs the following technical means.

【0008】すなわち、本願発明の第1の側面により提
供される半導体チップの実装方法は、実装基板上に露出
した配線パターンを覆うように異方性導電膜を形成する
一方、上記配線パターンの接続端子部に対して上記異方
性導電膜の上から半導体チップのバンプを突き合わせ、
これらの接続端子部とバンプとを上記異方性導電膜によ
って導通させながら上記半導体チップを上記実装基板上
に接合する半導体チップの実装方法であって、上記異方
性導電膜を形成する前、上記配線パターンの上に絶縁層
を形成する一方、その絶縁層の各所に上記バンプよりも
小口で、かつ、上記接続端子部に達する開口部を形成し
ておき、これらの開口部内を満たしつつ上記絶縁層の表
面上に上記異方性導電膜を形成した後、上記開口部上か
ら上記バンプを圧着するようにして上記半導体チップを
上記実装基板上に接合することを特徴としている。
That is, according to the method for mounting a semiconductor chip provided by the first aspect of the present invention, an anisotropic conductive film is formed so as to cover a wiring pattern exposed on a mounting substrate, while the connection of the wiring pattern is performed. The bump of the semiconductor chip is abutted against the terminal part from above the anisotropic conductive film,
A method of mounting a semiconductor chip in which the semiconductor chip is bonded to the mounting substrate while the connection terminal portions and the bumps are electrically connected by the anisotropic conductive film, and before forming the anisotropic conductive film, While an insulating layer is formed on the wiring pattern, openings are formed in various parts of the insulating layer with smaller holes than the bumps and reach the connection terminal portions, and the openings are filled while filling these openings. After the anisotropic conductive film is formed on the surface of the insulating layer, the semiconductor chip is joined to the mounting substrate by pressing the bump from above the opening.

【0009】また、本願発明の第2の側面により提供さ
れる半導体チップの実装構造は、上記第1の側面に係る
半導体チップの実装方法により製作されたことを特徴と
している。
A semiconductor chip mounting structure provided by the second aspect of the present invention is characterized by being manufactured by the semiconductor chip mounting method according to the first aspect.

【0010】さらに、本願発明の第3の側面により提供
されるチップ一体型の液晶表示モジュールは、液晶表示
用として重ね合わせた2枚の透明基板のうち、一方の基
板には、配線パターンとしての透明電極パターンが露出
形成され、その一方の基板を実装基板として半導体チッ
プが接合されているチップ一体型の液晶表示モジュール
であって、上記半導体チップは、上記第2の側面に係る
半導体チップの実装構造により上記一方の基板上に接合
されていることを特徴としている。
Further, in the chip-integrated liquid crystal display module provided by the third aspect of the present invention, one of the two transparent substrates superposed for liquid crystal display has a wiring pattern as a wiring pattern. A chip-integrated liquid crystal display module in which a transparent electrode pattern is formed exposed and a semiconductor chip is bonded to one of the substrates as a mounting substrate, wherein the semiconductor chip is mounted on the semiconductor chip according to the second side surface. It is characterized in that it is bonded on the one substrate by a structure.

【0011】上記第2の側面に係る半導体チップの実装
構造は、上記第1の側面に係る実装方法を経て完成され
るものである。また、上記第3の側面に係るチップ一体
型の液晶表示モジュールは、上記第2の側面に係る実装
構造を適用したものであり、透明基板をガラス基板とし
たCOG方式、あるいは透明基板をフィルム基板とした
COF(Chip On Film)方式に応用したものである。
The mounting structure of the semiconductor chip according to the second aspect is completed through the mounting method according to the first aspect. The chip-integrated liquid crystal display module according to the third aspect applies the mounting structure according to the second aspect, and includes a COG method using a transparent substrate as a glass substrate, or a transparent substrate as a film substrate. This is applied to a COF (Chip On Film) method.

【0012】上記第1の側面に係る半導体チップの実装
方法、上記第2の側面に係る半導体チップの実装構造、
上記第3の側面に係るチップ一体型の液晶表示モジュー
ルによれば、実装基板上から順に、配線パターン、絶縁
層、異方性導電膜が形成される。配線パターンと異方性
導電膜との中間に形成された絶縁層には、配線パターン
の接続端子部に達する深さの開口部が各所にわたって形
成され、各開口部の内部にも異方性導電膜が被着した状
態とされる。そして、加熱などで異方性導電膜を軟化し
つつ配線パターンの接続端子部に対して半導体チップの
バンプを突き合わせる。つまり、半導体チップのバンプ
を開口部上に位置合わせしながら圧着することにより、
バンプと接続端子部との間に異方性導電膜を介入させた
状態で半導体チップが実装基板上に接合される。この
際、バンプと接続端子部との間に介入した異方性導電膜
は、開口部内に封じ込められた状態にあり、導電性を与
えるのに十分な幅、厚みが確保される。したがって、異
方性導電膜の上から半導体チップを圧着する際、バンプ
と接続端子部との隙間には、十分な幅、厚みの異方性導
電膜が安定的に存在するので、半導体チップと配線パタ
ーンとの間で導通しないような電気的支障を生じること
もなく、確実に半導体チップを配線パターンに対して導
通させることができ、半導体チップの実装基板に対する
接合形態として高い接続信頼性を得ることができる。
A semiconductor chip mounting method according to the first aspect, a semiconductor chip mounting structure according to the second aspect,
According to the chip-integrated liquid crystal display module according to the third aspect, the wiring pattern, the insulating layer, and the anisotropic conductive film are sequentially formed from the mounting substrate. In the insulating layer formed between the wiring pattern and the anisotropic conductive film, openings having a depth reaching the connection terminals of the wiring pattern are formed in various places. The state where the film is applied is obtained. Then, bumps of the semiconductor chip are butted against connection terminal portions of the wiring pattern while softening the anisotropic conductive film by heating or the like. In other words, by crimping while positioning the bumps of the semiconductor chip on the openings,
The semiconductor chip is bonded to the mounting substrate with the anisotropic conductive film interposed between the bump and the connection terminal. At this time, the anisotropic conductive film interposed between the bump and the connection terminal is in a state of being sealed in the opening, and a sufficient width and thickness for providing conductivity are secured. Therefore, when the semiconductor chip is pressure-bonded from above the anisotropic conductive film, the anisotropic conductive film having a sufficient width and thickness is stably present in the gap between the bump and the connection terminal portion. The semiconductor chip can be reliably made conductive with respect to the wiring pattern without causing an electrical trouble such as no electrical connection with the wiring pattern, and high connection reliability can be obtained as a bonding form of the semiconductor chip to the mounting substrate. be able to.

【0013】上記第1〜第3の側面に係る本願発明の好
ましい実施の形態としては、上記絶縁層の厚みは、上記
異方性導電膜に含まれる導電粒子の粒径より小さく形成
されている構成とすることができる。
In a preferred embodiment of the present invention according to the first to third aspects, the thickness of the insulating layer is formed to be smaller than the particle size of conductive particles contained in the anisotropic conductive film. It can be configured.

【0014】このような構成によれば、異方性導電膜中
に分散混入して含まれる導電粒子が厚み方向に導電性を
もたらすのであるが、このような導電粒子が開口部外に
流出することなく、開口部の上部から部分的にはみ出た
状態で開口部内に存留されるので、導電粒子の上側にバ
ンプを接するとともに、その下側に接続端子部を接した
状態とすることができ、そのような導電粒子を挟んで確
実に半導体チップを配線パターンに対して導通させるこ
とができる。
According to such a configuration, the conductive particles dispersed and mixed in the anisotropic conductive film provide conductivity in the thickness direction, but such conductive particles flow out of the opening. Without, since it is retained in the opening in a state that it partially protrudes from the upper part of the opening, it is possible to make the state in which the bump is in contact with the upper side of the conductive particles and the connection terminal is in contact with the lower side thereof, The semiconductor chip can be reliably conducted to the wiring pattern with such conductive particles interposed therebetween.

【0015】他の好ましい実施の形態としては、上記バ
ンプの底面から側面へと回り込む周辺部は、湾曲状に形
成されている構成とすることができる。
In another preferred embodiment, the periphery of the bump that goes from the bottom surface to the side surface may be formed in a curved shape.

【0016】このような構成によれば、たとえば外形サ
イズの小さなバンプを形成する際、エッチングなどの半
導体微細加工技術によりバンプの周辺部が湾曲状に形成
される場合があるが、そのような湾曲状の周辺部を有す
るバンプであっても、比較的平坦なバンプの底面に対し
て開口部内の導電粒子を必ず接触させることができ、確
実に半導体チップを配線パターンに対して導通させるこ
とができる。
According to such a configuration, for example, when a bump having a small external size is formed, the periphery of the bump may be formed in a curved shape by a semiconductor fine processing technique such as etching. Even if the bump has a peripheral portion, the conductive particles in the opening can always be brought into contact with the relatively flat bottom surface of the bump, and the semiconductor chip can be reliably conducted to the wiring pattern. .

【0017】さらに他の好ましい実施の形態としては、
上記開口部は、上記バンプの周辺部より小さな口径とし
て形成されている構成とすることができる。
In still another preferred embodiment,
The opening may have a smaller diameter than the periphery of the bump.

【0018】このような構成によれば、湾曲状の周辺部
を回避しつつ比較的平坦なバンプの底面を開口部上に位
置させることができ、そのような底面に対して開口部内
に存留する導電粒子を接触させた状態で、確実に半導体
チップを配線パターンに対して導通させることができ
る。
According to such a configuration, the relatively flat bottom surface of the bump can be positioned on the opening while avoiding the curved peripheral portion, and the bump remains with respect to such a bottom surface in the opening. In a state where the conductive particles are in contact with each other, the semiconductor chip can be reliably conducted to the wiring pattern.

【0019】本願発明のその他の特徴および利点は、添
付図面を参照して以下に行う詳細な説明によって、より
明らかとなろう。
Other features and advantages of the present invention will become more apparent from the detailed description given below with reference to the accompanying drawings.

【0020】[0020]

【発明の実施の形態】以下、本願発明の好ましい実施の
形態について、図面を参照して具体的に説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Preferred embodiments of the present invention will be specifically described below with reference to the drawings.

【0021】図1は、本願発明に係る半導体チップの実
装構造が応用された液晶表示モジュールの一実施形態を
示した概略斜視図、図2は、図1のII−II線に沿う断面
を拡大して示した拡大断面図である。なお、各図におい
ては、本願発明の特徴とは関係のない部分を便宜上簡略
化して示す。また、厚み方向の寸法は、幾分強調して示
す。
FIG. 1 is a schematic perspective view showing an embodiment of a liquid crystal display module to which a semiconductor chip mounting structure according to the present invention is applied, and FIG. 2 is an enlarged cross section taken along line II-II of FIG. It is the expanded sectional view shown. In each of the drawings, portions that are not related to the features of the present invention are simplified for convenience. The dimensions in the thickness direction are shown with some emphasis.

【0022】これらの図に示すように、本願発明に係る
液晶表示モジュールAは、液晶表示面となる両ガラス基
板10,20を重ね合わせ、一方の基板10にあって
は、他方の基板20の側部20aからはみ出るように半
導体チップ実装用の延出部10Aを有したものである。
半導体チップICは、液晶駆動用のドライバICなどで
あり、上記延出部10A上に直接実装することで一体化
される。このような液晶表示モジュールAは、COG方
式の接合形態と言われる。
As shown in these figures, in the liquid crystal display module A according to the present invention, the two glass substrates 10 and 20 serving as the liquid crystal display surface are overlapped. It has an extension 10A for mounting a semiconductor chip so as to protrude from the side 20a.
The semiconductor chip IC is, for example, a driver IC for driving a liquid crystal, and is integrated by being directly mounted on the extension portion 10A. Such a liquid crystal display module A is referred to as a COG type bonding mode.

【0023】両ガラス基板10,20間に形成された液
晶封止部Lから延出部10Aにかけては、多数の信号線
からなる配線パターンとしての透明電極パターン11,
21が形成される。延出部10Aの表面上においては、
透明電極パターン11,21が露出しており、さらに図
2に良く示すように、これらの透明電極パターン11,
21の接続端子部11A,21Aが半導体チップICの
実装箇所付近へと配線されている。また、延出部10A
の表面上には、半導体チップICと外部との接続を図る
ための外部接続パターン13も露出形成される。このよ
うな外部接続パターン13の接続端子部13Aは、半導
体チップICの実装箇所付近へと配線される一方、外部
との接続に用いられる外部端子部13Bが延出部10A
の端寄りに配線されている。
From the liquid crystal sealing portion L formed between the two glass substrates 10 and 20 to the extension portion 10A, the transparent electrode pattern 11 as a wiring pattern comprising a large number of signal lines is provided.
21 are formed. On the surface of the extension 10A,
The transparent electrode patterns 11 and 21 are exposed, and as shown in FIG.
The connection terminal portions 11A, 21A of 21 are wired near the mounting location of the semiconductor chip IC. Also, the extension part 10A
An external connection pattern 13 for connecting the semiconductor chip IC to the outside is also exposed on the surface of the semiconductor chip IC. The connection terminal portion 13A of the external connection pattern 13 is wired near the mounting position of the semiconductor chip IC, while the external terminal portion 13B used for connection with the outside is extended to the extension portion 10A.
It is wired near the end.

【0024】そして、半導体チップICは、透明電極パ
ターン11,21および外部接続パターン13に対して
導通した状態で接合されるが、そのために本実施形態で
は、導電性を有する接着材として異方性導電膜30を用
いる一方、異方性導電膜30を形成する前に絶縁層40
を形成している。図2を参照して説明すると、延出部1
0A上には、露出した透明電極パターン11,21およ
び外部接続パターン13、絶縁層40、異方性導電膜3
0をその順に形成している。各パターン11,21,1
3と異方性導電膜30との間に形成された絶縁層40に
は、各パターン11,21,13の接続端子部11A,
21A,13Aに対応する部分を除去することで、厚み
方向に深さを有する開口部40Aを形成している。異方
性導電膜30は、絶縁層40の表面上から開口部40A
の内部にわたって被着した状態にある。このような開口
部40Aに位置合わせした状態で、異方性導電膜30の
上から半導体チップICのバンプBPが圧着され、この
異方性導電膜30を介してバンプBPと接続端子部11
A,21A,13Aとが導通されている。
The semiconductor chip IC is joined to the transparent electrode patterns 11 and 21 and the external connection pattern 13 in a conductive state. For this reason, in the present embodiment, an anisotropic conductive material is used as an adhesive. While the conductive film 30 is used, the insulating layer 40 is formed before the anisotropic conductive film 30 is formed.
Is formed. Explaining with reference to FIG.
0A, the exposed transparent electrode patterns 11, 21 and the external connection pattern 13, the insulating layer 40, the anisotropic conductive film 3
0 are formed in that order. Each pattern 11, 21, 1
3 and the anisotropic conductive film 30, the connecting terminal portions 11A, 11A,
By removing portions corresponding to 21A and 13A, an opening 40A having a depth in the thickness direction is formed. The anisotropic conductive film 30 is formed on the surface of the insulating layer 40 through the opening 40A.
In the state of being attached over the inside. The bump BP of the semiconductor chip IC is press-bonded from above the anisotropic conductive film 30 in a state where the bump BP is aligned with the opening 40A, and the bump BP and the connection terminal portion 11 are interposed via the anisotropic conductive film 30.
A, 21A and 13A are electrically connected.

【0025】図3は、図2に示すバンプBP付近をさら
に拡大して示した要部拡大断面図であり、この図を参照
して本願発明の要点についてさらに詳しく説明すると、
バンプBPは、半導体チップICの実装面上に突き出た
構造とされ、比較的平坦な底面BP1と側面BP2とを
有している。底面BP1から側面BP2へと回り込む周
辺部BP3は、バンプBPの外形サイズSがたとえば数
十μm程度に小寸とされることから、最大で5μm程度
の幅をもって若干丸みを帯びた湾曲状を呈している。
FIG. 3 is an enlarged cross-sectional view of a main portion showing the vicinity of the bump BP shown in FIG. 2 in further enlargement. Referring to FIG.
The bump BP has a structure protruding above the mounting surface of the semiconductor chip IC, and has a relatively flat bottom surface BP1 and side surfaces BP2. The peripheral portion BP3 that goes from the bottom surface BP1 to the side surface BP2 has a slightly rounded curved shape with a maximum width of about 5 μm because the outer size S of the bump BP is reduced to, for example, about several tens of μm. ing.

【0026】異方性導電膜30は、たとえばニッケル、
はんだなどの導電粒子30Aをエポキシ樹脂などの接着
母材30B中に分散混入したものである。異方性導電膜
30の特性としては、導電粒子30Aにより厚み方向に
導電性を有する一方、平面方向には絶縁性を保つように
設計されている。導電粒子30Aの粒径は、約5μm程
度である。このような異方性導電膜30は、半導体チッ
プICを圧着する際、加圧・加熱などによって軟化さ
れ、その後冷却などして固化することで強い接着力を発
揮する。また、異方性導電膜30は、半導体チップIC
の実装面(下面)にも付着するように十分な厚みを有し
ている。
The anisotropic conductive film 30 is made of, for example, nickel,
Conductive particles 30A such as solder are dispersed and mixed in an adhesive base material 30B such as epoxy resin. The properties of the anisotropic conductive film 30 are designed to have conductivity in the thickness direction by the conductive particles 30A, while maintaining insulation in the plane direction. The particle size of the conductive particles 30A is about 5 μm. Such an anisotropic conductive film 30 is softened by pressurizing and heating when the semiconductor chip IC is pressed, and then exerts a strong adhesive force by being solidified by cooling or the like. Further, the anisotropic conductive film 30 is a semiconductor chip IC
Has a sufficient thickness so as to adhere to the mounting surface (lower surface).

【0027】絶縁層40は、たとえば感光性耐熱樹脂で
あるポリイミド樹脂などを接続端子部11A,21Aな
どの表面全体にわたって塗布し、開口部40Aを形成す
るためフォトエッチングなどを経て形成される。絶縁層
40の厚みTは、上記導電粒子30Aの粒径よりも小さ
い約1〜5μm程度とされ、この厚みTが開口部40A
の深さに相当する。開口部40Aは、接続端子部11
A,21Aなどに相当する部分のみに形成されている。
開口部40Aの口径Dは、バンプBPの周辺部BP3よ
りも小さく、すなわちバンプBPの底面BP1の幅に相
当する程度の寸法とされる。このような開口部40Aの
内部には、加圧・加熱などによって軟化した異方性導電
膜30が付着した状態とされ、これにより導電粒子30
Aが開口部40A外に流出することなく開口部40A内
に封じ込められる。そして、開口部40Aの深さTが導
電粒子30Aの粒径よりも小さく形成されることから、
開口部40A内の導電粒子30Aは、開口部40Aの上
部から部分的にはみ出た状態でバンプBPの底面BP1
に接する一方、下方においては接続端子部11A,21
Aに接した状態とされる。要するに、バンプBPと接続
端子部11A,21Aとの厚み方向に沿う隙間には、導
電性に寄与する十分な数の導電粒子30Aが安定的に挟
み込まれた状態とされるのである。
The insulating layer 40 is formed by applying, for example, a polyimide resin, which is a photosensitive heat-resistant resin, over the entire surface of the connection terminal portions 11A and 21A, and performing photoetching or the like to form the opening 40A. The thickness T of the insulating layer 40 is about 1 to 5 μm, which is smaller than the particle size of the conductive particles 30A.
Corresponding to the depth of The opening 40A is connected to the connection terminal 11.
It is formed only in portions corresponding to A, 21A and the like.
The diameter D of the opening 40A is smaller than the peripheral portion BP3 of the bump BP, that is, a size corresponding to the width of the bottom surface BP1 of the bump BP. Inside the opening 40A, the anisotropic conductive film 30 softened by pressurization and heating is attached, so that the conductive particles 30
A is sealed in the opening 40A without flowing out of the opening 40A. Since the depth T of the opening 40A is formed smaller than the particle size of the conductive particles 30A,
The conductive particles 30A in the opening 40A are partially protruded from the upper part of the opening 40A, and the bottom surface BP1 of the bump BP is formed.
While the connection terminals 11A, 21
A is brought into contact with A. In short, a sufficient number of conductive particles 30A contributing to conductivity are stably sandwiched in the gap along the thickness direction between the bump BP and the connection terminal portions 11A and 21A.

【0028】次に、本実施形態の作用について、さらに
図4ないし図6を参照しながら説明する。
Next, the operation of the present embodiment will be described with reference to FIGS. 4 to 6.

【0029】図4ないし図6は、半導体チップICの実
装方法を説明するために示した説明図である。なお、こ
れらの図においては、液晶表示モジュールの要部のみを
あらわす。また、図5は、図4に対応する斜視図であ
る。
FIGS. 4 to 6 are explanatory diagrams shown for explaining a method of mounting a semiconductor chip IC. In these drawings, only the main part of the liquid crystal display module is shown. FIG. 5 is a perspective view corresponding to FIG.

【0030】まず、図4および図5に示すように、ガラ
ス基板10の延出部10A上には、透明電極パターン1
1,21や外部接続パターン13の接続端子部11A,
21A,13Aを覆うように絶縁層40を形成する。そ
して、絶縁層40の上記接続端子部11A,21A,1
3Aに相当する部分には、フォトエッチング処理などに
より小さな開口部40Aを形成しておく。なお、図にお
いては、延出部10A上の半導体チップICを実装する
箇所付近のみに絶縁層40を形成したが、延出部10A
の表面全体にわたって絶縁層40を形成するようにして
も良い。そうした場合、露出した透明電極パターン1
1,21などの保護膜として絶縁層40を機能させるこ
とができる。
First, as shown in FIGS. 4 and 5, a transparent electrode pattern 1 is formed on the extension 10A of the glass substrate 10.
1, 21 and connection terminal portions 11A of the external connection pattern 13,
An insulating layer 40 is formed so as to cover 21A and 13A. Then, the connection terminal portions 11A, 21A, 1 of the insulating layer 40 are formed.
A small opening 40A is formed in a portion corresponding to 3A by photoetching or the like. Although the insulating layer 40 is formed only in the vicinity of the place where the semiconductor chip IC is mounted on the extension 10A in the drawing, the extension 10A
The insulating layer 40 may be formed over the entire surface of the substrate. In such a case, the exposed transparent electrode pattern 1
The insulating layer 40 can function as a protective film such as 1, 21 or the like.

【0031】次に、図6に示すように、絶縁層40の表
面全体にわたって異方性導電膜30を貼着した後、加圧
・加熱することによって異方性導電膜30を軟化させ、
異方性導電膜30の上から吸着コレットCなどを用いて
半導体チップICを圧着する。この際、半導体チップI
CのバンプBPは、開口部40A上に位置合わせされ
る。異方性導電膜30は、軟化することで開口部40A
内にも被着した状態とされる。こうして半導体チップI
Cを圧着する際、図3に示すように、バンプBPの底面
BP1には、開口部40A内に留まる導電粒子30Aが
接触した状態とされるが、このような底面BP1に接触
する導電粒子30Aは、開口部40Aに封じ込められる
ことで十分な数をもって確保される。また、バンプBP
の底面BP1に接した導電粒子30Aは、その下方にお
いて接続端子部11A,21A(13A)にも接した状
態にある。すなわち、バンプBPと接続端子部11A,
21A(13A)とは、当初は異方性導電膜30中にラ
ンダムに存在するが、開口部40A内に収まって安定的
に存留する十分な数の導電粒子30Aを介することによ
り、互いに接続不良のおそれなく確実に導通した状態と
される。
Next, as shown in FIG. 6, after the anisotropic conductive film 30 is adhered over the entire surface of the insulating layer 40, the anisotropic conductive film 30 is softened by applying pressure and heat.
The semiconductor chip IC is pressure-bonded from above the anisotropic conductive film 30 using a suction collet C or the like. At this time, the semiconductor chip I
The bump BP of C is aligned with the opening 40A. The anisotropic conductive film 30 is softened to form the opening 40A.
Inside. Thus, the semiconductor chip I
When C is pressed, as shown in FIG. 3, the bottom surface BP1 of the bump BP is brought into contact with the conductive particles 30A remaining in the opening 40A, and the conductive particles 30A contacting such a bottom surface BP1. Are secured in a sufficient number by being enclosed in the opening 40A. Also, bump BP
The conductive particles 30A in contact with the bottom surface BP1 are also in contact with the connection terminals 11A and 21A (13A) below. That is, the bump BP and the connection terminal 11A,
21A (13A) is initially randomly present in the anisotropic conductive film 30, but is poorly connected to each other by passing through a sufficient number of conductive particles 30A that fit in the opening 40A and remain stably. The conduction state is ensured without fear of occurrence.

【0032】したがって、上記実装方法を経て構成され
た液晶表示モジュールAによれば、異方性導電膜30の
上から半導体チップICを圧着する際、バンプBPと接
続端子部11A,21A,13Aとの隙間には、十分な
幅、厚みの異方性導電膜30が開口部40Aに封じられ
て安定的に存在する。そして、異方性導電膜30中にお
ける導電粒子30Aも、開口部40A内に安定的に確保
される。そのため、開口部40A内の導電粒子30Aを
通じてバンプBPと接続端子部11A,21A,13A
とが確実に導通した状態とされるので、半導体チップI
Cと透明電極パターン11,21などとが電気的に接続
不良となるような支障を生じることもなく、確実に半導
体チップICを透明電極パターン11,21などに対し
て導通させることができ、半導体チップICの基板10
に対する接合形態として高い接続信頼性を得ることがで
きる。
Therefore, according to the liquid crystal display module A configured through the above mounting method, when the semiconductor chip IC is pressure-bonded from above the anisotropic conductive film 30, the bump BP and the connection terminal portions 11A, 21A, 13A are connected to each other. An anisotropic conductive film 30 having a sufficient width and thickness is stably enclosed in the opening 40A in the gap. The conductive particles 30A in the anisotropic conductive film 30 are also stably secured in the opening 40A. Therefore, the bumps BP and the connection terminals 11A, 21A, 13A are formed through the conductive particles 30A in the openings 40A.
Are reliably brought into conduction, so that the semiconductor chip I
The semiconductor chip IC can be reliably conducted to the transparent electrode patterns 11, 21 and the like without causing any trouble such as an electrical connection failure between C and the transparent electrode patterns 11, 21 and the like. Chip IC substrate 10
High connection reliability can be obtained as a bonding mode for

【0033】なお、上記実施形態は、本願発明を液晶表
示モジュールAに適用したものであるが、本願発明は液
晶表示モジュールに限らず、もちろんその他の実装部品
に適用できるのは言うまでもない。
In the above embodiment, the present invention is applied to the liquid crystal display module A. However, it goes without saying that the present invention is not limited to the liquid crystal display module but can be applied to other mounted components.

【0034】また、バンプBPは、図に示す形状に限ら
れず、完全なストレートウォール型やマッシュルーム型
のバンプでも良い。
The shape of the bump BP is not limited to the shape shown in the figure, and may be a complete straight wall type or mushroom type bump.

【0035】さらに、一般的な液晶表示モジュールにお
ける実装構造として半導体チップICの実装箇所を延出
部10Aとしたが、このような実装構造は、延出部10
A以外の箇所に半導体チップを実装する場合においても
適用できるのは言うまでもない。
Further, as a mounting structure in a general liquid crystal display module, the mounting portion of the semiconductor chip IC is set as the extension 10A.
Needless to say, the present invention can be applied to a case where a semiconductor chip is mounted in a portion other than A.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本願発明に係る半導体チップの実装構造が応用
された液晶表示モジュールの一実施形態を示した概略斜
視図である。
FIG. 1 is a schematic perspective view showing an embodiment of a liquid crystal display module to which a semiconductor chip mounting structure according to the present invention is applied.

【図2】図1のII−II線に沿う断面を拡大して示した拡
大断面図である。
FIG. 2 is an enlarged cross-sectional view showing a cross section taken along line II-II of FIG.

【図3】図2に示すバンプ付近をさらに拡大して示した
要部拡大断面図である。
FIG. 3 is an enlarged cross-sectional view of a main part, showing the vicinity of a bump shown in FIG. 2 in a further enlarged manner.

【図4】半導体チップの実装方法を説明するために示し
た説明図である。
FIG. 4 is an explanatory diagram for explaining a method of mounting a semiconductor chip;

【図5】半導体チップの実装方法を説明するために示し
た説明図である。
FIG. 5 is an explanatory diagram for explaining a method of mounting a semiconductor chip;

【図6】半導体チップの実装方法を説明するために示し
た説明図である。
FIG. 6 is an explanatory diagram shown to explain a method of mounting a semiconductor chip;

【図7】一般的なCOG方式に係る液晶表示モジュール
の一例を示した概略斜視図である。
FIG. 7 is a schematic perspective view showing an example of a liquid crystal display module according to a general COG method.

【図8】図7のI−I線に沿う断面を拡大して示した拡
大断面図である。
FIG. 8 is an enlarged cross-sectional view showing a cross-section along line II of FIG. 7 in an enlarged manner.

【図9】図8に示すバンプ付近をさらに拡大して示した
要部拡大断面図である。
FIG. 9 is an enlarged cross-sectional view of a main part, in which the vicinity of the bump shown in FIG. 8 is further enlarged.

【符号の説明】[Explanation of symbols]

10 ガラス基板(実装基板) 20 ガラス基板 11,21 透明電極パターン(配線パターン) 11A,21A 接続端子部 30 異方性導電膜 30A 導電粒子 30B 接着母材 40 絶縁層 40A 開口部 A 液晶表示モジュール IC 半導体チップ BP バンプ Reference Signs List 10 glass substrate (mounting substrate) 20 glass substrate 11, 21 transparent electrode pattern (wiring pattern) 11A, 21A connection terminal portion 30 anisotropic conductive film 30A conductive particle 30B adhesive base material 40 insulating layer 40A opening A liquid crystal display module IC Semiconductor chip BP bump

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 実装基板上に露出した配線パターンを覆
うように異方性導電膜を形成する一方、上記配線パター
ンの接続端子部に対して上記異方性導電膜の上から半導
体チップのバンプを突き合わせ、これらの接続端子部と
バンプとを上記異方性導電膜によって導通させながら上
記半導体チップを上記実装基板上に接合する半導体チッ
プの実装方法であって、 上記異方性導電膜を形成する前、上記配線パターンの上
に絶縁層を形成する一方、その絶縁層の各所に上記バン
プよりも小口で、かつ、上記接続端子部に達する開口部
を形成しておき、これらの開口部内を満たしつつ上記絶
縁層の表面上に上記異方性導電膜を形成した後、上記開
口部上から上記バンプを圧着するようにして上記半導体
チップを上記実装基板上に接合することを特徴とする、
半導体チップの実装方法。
An anisotropic conductive film is formed so as to cover a wiring pattern exposed on a mounting substrate, and a bump of a semiconductor chip is formed on the connection terminal portion of the wiring pattern from above the anisotropic conductive film. A method for mounting the semiconductor chip on the mounting substrate while electrically connecting the connection terminal portions and the bumps with the anisotropic conductive film, the method comprising forming the anisotropic conductive film. Before forming, an insulating layer is formed on the wiring pattern, and openings each having a smaller area than the bumps and reaching the connection terminal portion are formed at various portions of the insulating layer, and the insides of these openings are formed. After forming the anisotropic conductive film on the surface of the insulating layer while filling, the semiconductor chip is joined to the mounting substrate by pressing the bump from above the opening. That,
How to mount semiconductor chips.
【請求項2】 上記絶縁層の厚みは、上記異方性導電膜
に含まれる導電粒子の粒径より小さく形成される、請求
項1に記載の半導体チップの実装方法。
2. The method for mounting a semiconductor chip according to claim 1, wherein the thickness of the insulating layer is formed smaller than the particle size of conductive particles contained in the anisotropic conductive film.
【請求項3】 上記バンプの底面から側面へと回り込む
周辺部は、湾曲状に形成される、請求項1または請求項
2に記載の半導体チップの実装方法。
3. The method of mounting a semiconductor chip according to claim 1, wherein a peripheral portion of the bump that extends from the bottom surface to the side surface is formed in a curved shape.
【請求項4】 上記開口部は、上記バンプの周辺部より
小さな口径として形成される、請求項3に記載の半導体
チップの実装方法。
4. The method according to claim 3, wherein the opening has a smaller diameter than a peripheral portion of the bump.
【請求項5】 請求項1ないし請求項4のいずれかに記
載の半導体チップの実装方法により製作されたことを特
徴とする、半導体チップの実装構造。
5. A semiconductor chip mounting structure manufactured by the semiconductor chip mounting method according to any one of claims 1 to 4.
【請求項6】 液晶表示用として重ね合わせた2枚の透
明基板のうち、一方の基板には、配線パターンとしての
透明電極パターンが露出形成され、その一方の基板を実
装基板として半導体チップが接合されているチップ一体
型の液晶表示モジュールであって、 上記半導体チップは、請求項5に記載の半導体チップの
実装構造により上記一方の基板上に接合されていること
を特徴とする、チップ一体型の液晶表示モジュール。
6. A transparent electrode pattern as a wiring pattern is formed on one of two transparent substrates which are superposed for liquid crystal display, and a semiconductor chip is bonded to the one substrate as a mounting substrate. A chip-integrated liquid crystal display module, wherein the semiconductor chip is joined to the one substrate by the semiconductor chip mounting structure according to claim 5. LCD module.
JP24953699A 1999-09-03 1999-09-03 Semiconductor chip mounting method, semiconductor chip mounting structure, and chip-integrated liquid crystal display module Pending JP2001077154A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24953699A JP2001077154A (en) 1999-09-03 1999-09-03 Semiconductor chip mounting method, semiconductor chip mounting structure, and chip-integrated liquid crystal display module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24953699A JP2001077154A (en) 1999-09-03 1999-09-03 Semiconductor chip mounting method, semiconductor chip mounting structure, and chip-integrated liquid crystal display module

Publications (1)

Publication Number Publication Date
JP2001077154A true JP2001077154A (en) 2001-03-23

Family

ID=17194456

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24953699A Pending JP2001077154A (en) 1999-09-03 1999-09-03 Semiconductor chip mounting method, semiconductor chip mounting structure, and chip-integrated liquid crystal display module

Country Status (1)

Country Link
JP (1) JP2001077154A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100453152B1 (en) * 2000-12-25 2004-10-15 가부시키가이샤 히타치세이사쿠쇼 Liquid crystal display device
KR100943730B1 (en) 2003-06-27 2010-02-23 엘지디스플레이 주식회사 Chip on glass type Liquid Crystal Display Device
JP2011081538A (en) * 2009-10-06 2011-04-21 Sony Corp Mounting structure, electro-optical apparatus, and touch panel

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100453152B1 (en) * 2000-12-25 2004-10-15 가부시키가이샤 히타치세이사쿠쇼 Liquid crystal display device
KR100943730B1 (en) 2003-06-27 2010-02-23 엘지디스플레이 주식회사 Chip on glass type Liquid Crystal Display Device
JP2011081538A (en) * 2009-10-06 2011-04-21 Sony Corp Mounting structure, electro-optical apparatus, and touch panel
US8711320B2 (en) 2009-10-06 2014-04-29 Japan Display West Inc. Mounting structure, electro-optical apparatus, and touch panel

Similar Documents

Publication Publication Date Title
JP3927759B2 (en) Mounting electronic components on a circuit board
US6537854B1 (en) Method for bonding IC chips having multi-layered bumps with corrugated surfaces and devices formed
JP3603890B2 (en) Electronic device, method of manufacturing the same, and electronic apparatus
CN101060205B (en) Flat display panel and connection structure
JP2002358026A (en) Display module, flexible wiring board, and method of connecting flexible wiring board
JPS63119552A (en) Lsi chip
JP3491415B2 (en) Manufacturing method of liquid crystal display device
CN103140052A (en) Electronic module
JP5125314B2 (en) Electronic equipment
JP2013030789A (en) Packaging structure and manufacturing method therefor
KR20040018158A (en) Method of mounting a semiconductor device, mounting structure of a semiconductor device, electro-optical device, method of manufacturing an electro-optical device and electronic apparatus
JPH09213753A (en) Connection structure between semiconductor device and printed circuit board
JP5169071B2 (en) Electronic component, electronic device, mounting structure for electronic component, and method for manufacturing mounting structure for electronic component
JP2001077154A (en) Semiconductor chip mounting method, semiconductor chip mounting structure, and chip-integrated liquid crystal display module
JP2008015403A (en) Flexible wiring sheet, flat display device including the same, and manufacturing method thereof
JP2003124259A (en) Electronic component mounting structure, electronic component module, and electronic component mounting method
JP2004134653A (en) Substrate connection structure and method of manufacturing electronic component having the substrate connection structure
JP3923248B2 (en) Method of mounting electronic component on circuit board and circuit board
JP2004193277A (en) Wiring board and electronic circuit element having the same
JPH11135909A (en) Electronic equipment and flexible wiring board
JP2005121757A (en) Substrate connection structure, electronic component, liquid crystal display device, and method of manufacturing electronic component
KR102860690B1 (en) Display device and manufacturing method thereof
JPH06140554A (en) Outgoing lead of electronic component and joining method therefor
JP2003124258A (en) Semiconductor chip mounting method and semiconductor chip mounting structure
JP2000214794A (en) Connection structure between display panel and drive circuit, display device and electronic device using the same, and method of manufacturing display device