JP2001069747A

JP2001069747A - 昇圧回路

Info

Publication number: JP2001069747A
Application number: JP24176999A
Authority: JP
Inventors: Fumiaki Miyamitsu; 文明宮光
Original assignee: Texas Instruments Japan Ltd
Current assignee: Texas Instruments Japan Ltd
Priority date: 1999-08-27
Filing date: 1999-08-27
Publication date: 2001-03-16
Also published as: US6469569B1

Abstract

(57)【要約】【課題】消費電力が小さく、スイッチングノイズが小さ
い昇圧回路を提供する。【解決手段】本発明の昇圧回路１は、ゲート回路４₁〜
４₇と、補助制御回路９とを有し、各ゲート回路４₁〜４
₇は、コンデンサ５₁〜５₇を充放電する充放電回路１１
と補助充放電回路１２を有している。充放電回路１１
は、補助制御回路９の制御下で、単独動作と、補助充放
電回路１２との並列動作を選択的に行なうことができる
ように構成されており、起動時には、充放電回路１１と
補助充放電回路１２とが並列動作してゲート回路４のド
ライブ能力を大きくして、チャージポンプ回路２₁〜２₇
内のコンデンサ５₁〜５₇の充電時間を短縮することがで
き、他方、定常状態では、充放電回路１１のみを単独動
作させることで、起動時に比してドライブ能力を低下さ
せることで、消費電力のロスやノイズを低減することが
できる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、昇圧回路に関し、
特に、電源回路等に用いられるチャージポンプ型の昇圧
回路に関する。

【０００２】

【従来の技術】図１０の符号１０１に、従来の昇圧回路
の一例を示す。この昇圧回路１０１は、複数個のチャー
ジポンプ回路を有し、各チャージポンプ回路が直列接続
されることで構成されている。ここでは７個のチャージ
ポンプ回路１０２₁〜１０２₇を有しているものとする。

【０００３】初段のチャージポンプ回路１０２₁の入力
端子は電源電圧Ｖccに接続され、その出力端子は二段目
のチャージポンプ回路１０２₂に接続されている。初段
のチャージポンプ回路の次段のチャージポンプ回路か
ら、最後段のチャージポンプ回路の前段のチャージポン
プ回路、すなわち二段目〜六段目のチャージポンプ回路
１０２₂〜１０２₆の入力端子は、前段のチャージポンプ
回路の出力端子にそれぞれ接続されている。

【０００４】最終段のチャージポンプ回路１０２₇の入
力端子はその前段のチャージポンプ回路１０２₆の出力
端子に接続され、その出力端子は逆流防止用ダイオード
１８０を介して出力端子１１０に接続されている。そし
て、その出力端子１１０から図示しない負荷回路に昇圧
電圧を出力できるように構成されている。また、出力端
子１１０と接地電位との間に、出力用コンデンサ１９０
が接続されている。

【０００５】各チャージポンプ回路１０２の内部構成は
共通であって、それぞれがダイオード１０３と、ゲート
回路１０４と、コンデンサ１０５とを有している。ダイ
オード１０３は、そのアノード端子が各チャージポンプ
回路１０２の入力端子とされており、初段のチャージポ
ンプ回路１０２₁内のダイオード１０３₁のアノード端子
は電源電圧Ｖccに接続され、二段目以降のチャージポン
プ回路１０２₂〜１０２₇内のダイオード１０３₂〜１０
３₇のアノード端子は、それぞれ前段のチャージポンプ
回路１０２₁〜１０２₆内のダイオード１０３₁〜１０３₆
のカソード端子に接続されている。最終段のチャージポ
ンプ回路１０２₇内のカソード端子は、逆流防止用ダイ
オード１８０を介して出力端子１１０に接続されてい
る。

【０００６】各ダイオード１０３₁〜１０３₇のカソード
端子には、それぞれコンデンサ１０５の一端が接続さ
れ、コンデンサ１０５の他端は後述するゲート回路１０
４の出力端子にそれぞれ接続されている。

【０００７】ゲート回路１０４はインバータ回路からな
り、その入力端子はチャージポンプ回路の制御端子とさ
れ、制御信号が入力されるように構成されており、ハイ
レベルの制御信号が入力されると、コンデンサ１０５の
低電位側の端子を接地電位GNDに接続し、ローレベルの
制御信号が入力されると、コンデンサ１０５の低電位側
の端子を電源電圧Ｖccに接続する。

【０００８】初段のゲート回路１０４₁にハイレベルの
制御信号が入力された場合には、初段のゲート回路１０
４₁は、初段のチャージポンプ回路１０２₁内のコンデン
サ１０５₁の低電位側の端子を接地電位GNDに接続する。
このとき初段のチャージポンプ回路１０２₁内のダイオ
ード１０３₁のアノード端子には電源電圧Ｖccが印加さ
れているから、ダイオード１０３₁が順バイアスされ、
コンデンサ１０５₁が電源電圧Ｖccで充電される。

【０００９】この状態から、初段のチャージポンプ回路
１０２₁内のゲート回路１０４₁にローレベルの制御信号
が入力されると、コンデンサ１０５₁の低電位側の端子
は電源電圧Ｖccに接続され、コンデンサ１０５₁の高電
位側の端子の電位が、コンデンサ１０５₁の充電電圧(Ｖ
cc)から電源電圧Ｖccだけ昇圧されて２Ｖccとなる。初
段のチャージポンプ回路１０２₁内のダイオード１０３₁
のアノード端子の電位は、電源電圧Ｖccであり、カソー
ド端子の電位より低いので、ダイオード１０３ ₁は逆バ
イアスされる。

【００１０】この状態で、二段目のチャージポンプ回路
１０２₂のゲート回路１０４₂が、コンデンサ１０５₂の
低電位側の端子を接地電位GNDに接続する。二段目のチ
ャージポンプ回路１０２₂内のダイオード１０３₂のアノ
ード端子には２Ｖccが印加されているから、ダイオード
１０３₂は順バイアスされ、二段目のチャージポンプ回
路１０２₂内のコンデンサ１０５₂が昇圧電圧２Ｖccで充
電される。

【００１１】この状態から、二段目のチャージポンプ回
路１０２₂内のゲート回路１０４₂がコンデンサ１０５₂
の低電位側の端子を電源電圧Ｖccに接続すると、コンデ
ンサ１０５₂の高電位側の端子の電位が、コンデンサ１
０５₂の充電電圧(２Ｖcc)から電源電圧Ｖccだけ昇圧さ
れて３Ｖccになる。二段目のダイオード１０３₂のアノ
ード端子には、初段のチャージポンプ回路１０２₁の出
力電圧２Ｖccが印加されているので、二段目のダイオー
ド１０３₂は、昇圧された電圧３Ｖccにより逆バイアス
される。

【００１２】このとき、三段目のチャージポンプ回路１
０２₃内のゲート回路１０４₃にハイレベルの制御信号が
入力されると、三段目のチャージポンプ回路１０２₃内
のゲート回路１０４₃が、三段目のコンデンサ１０５₃の
低電位側の端子を接地電位GNDに接続し、そのコンデン
サ１０５₃が、二段目のチャージポンプ回路１０２₂で昇
圧された電圧３Ｖccで充電される。

【００１３】このようにして、上記の昇圧回路１０１で
は、各チャージポンプ回路１０２₁〜１０２₆がそれぞれ
に入力された電圧を電源電圧Ｖccだけ昇圧することによ
り、最終段のチャージポンプ回路１０２₇からは、（チ
ャージポンプ回路の段数＋１)×Ｖccの電圧すなわち８
Ｖccが出力され、逆流防止ダイオード１８０及び出力端
子１１０を介して、図示しない負荷回路へと出力され
る。

【００１４】上述したチャージポンプ回路１０２では、
定常状態では各コンデンサ１０５は予めチャージポンプ
回路１０２の段数に応じた電圧で充電されているのに対
し、起動前は各コンデンサ１０５の両端子間の電圧は０
Ｖであるので、各コンデンサ１０５に充電される電荷量
は、起動時の方が定常状態よりも多くなる。

【００１５】そこで従来では、ゲート回路１０５のドラ
イブ能力を予め大きくしておくことで、起動時に所定電
荷が充電されるまでの時間を短縮していた。この場合に
は定常状態で、各ゲート回路１０５が必要以上に大きい
ドライブ能力を有することになるので、定常状態におけ
る消費電力やノイズが必要以上に大きくなってしまって
いた。

【００１６】また、上述の昇圧回路１０１においては、
各チャージポンプ回路で電源電圧Ｖccだけ昇圧するため
には、所定段のチャージポンプ回路１０２_n内のゲート
回路１０４_nにハイレベルの制御信号が入力されるとき
には、その前段と次段のチャージポンプ回路内のゲート
回路１０４_n-1、１０４_n+1にはローレベルの制御信号が
入力される必要があるので、互いに隣接する段のゲート
回路には、互いに逆相の制御信号が入力されることが好
ましい。

【００１７】このため、上記従来の昇圧回路１０１に
は、制御信号を生成する信号生成回路１０８が設けられ
ており、奇数段のチャージポンプ回路内のゲート回路１
０４₁、１０４₃、１０４₅、１０４₇にはともに同じ第１
の制御信号が入力され、偶数段のチャージポンプ回路内
のゲート回路１０４₂、１０４₄、１０４₆には、第１の
制御信号と位相の異なる第２の制御信号が入力されるよ
うにされている。ここでは第１、第２の制御信号は、互
いに逆相にされているものとする。

【００１８】この場合には、奇数段のチャージポンプ回
路内のゲート回路１０４₁、１０４₃、１０４₅、１０４₇
には同じ第１の制御信号が入力されるので、第１の制御
信号の論理レベルが切り換わると、ゲート回路１０
４₁、１０４₃、１０４₅、１０４₇の出力信号の論理レベ
ルが一斉に切り換わる。

【００１９】他方、偶数段のチャージポンプ回路内のゲ
ート回路１０４₂、１０４₄、１０４ ₆にも、ともに同じ
第２の制御信号が入力されるので、第２の制御信号の論
理レベルが切り換わると、これらのゲート回路１０
４₂、１０４₄、１０４₆の出力信号の論理レベルも一斉
に切り換わる。

【００２０】各ゲート回路１０４は、その出力信号の論
理レベルが切り換わるとコンデンサ１０５の充放電が切
換わり、各ゲート回路１０４に電流が流れる。図１１
に、ゲート回路の出力信号と、全ゲート回路１０４₁〜
１０４₇に流れる電流の総和Ｉcaとの関係を示す。

【００２１】出力信号の論理レベルの切換え時に、個々
のゲート回路１０４に流れる電流量は微量であるが、従
来は、奇数段のゲート回路１０４₁、１０４₃、１０
４₅、１０４₇と、偶数段のゲート回路１０４₂、１０
４₄、１０４₆とが、それぞれ一斉に出力信号の論理レベ
ルを切り換え、各ゲート回路に接続されたコンデンサを
一斉に充放電させていたので、論理レベルの切換時に電
流が集中して大電流が流れてしまい、スイッチングノイ
ズが大きくなってしまうという問題が生じていた。

【００２２】

【発明が解決しようとする課題】本発明は上記従来技術
の不都合を解決するために創作されたものであり、その
目的は、消費電力のロスを小さくし、スイッチングノイ
ズを低減することが可能な昇圧回路を提供することにあ
る。

【００２３】

【課題を解決するための手段】上記課題を解決するため
に、請求項１に記載の昇圧回路は、電圧入力端子と電圧
出力端子との間にアノード側端子を上記電圧入力端子側
として電気的に直列に接続されているＮ個の整流素子
と、上記各整流素子のカソード側端子に一方の端子がそ
れぞれ電気的に接続されているＮ個のコンデンサと、上
記各コンデンサの他方の端子に出力端子がそれぞれ電気
的に接続され、制御信号に応じて上記コンデンサの他方
の端子を第１の電圧又は第２の電圧に駆動するＮ個の駆
動回路と、奇数段目の上記駆動回路に第１の制御信号を
供給し、偶数段目の上記駆動回路に上記第１の制御信号
と位相が逆の第２の制御信号を供給する信号供給回路
と、上記電圧出力端子の出力電圧を監視し、上記出力電
圧が所定の値以上であるときに上記各駆動回路に禁止信
号を出力する制御回路とを有し、上記駆動回路は上記コ
ンデンサの他方の端子を上記第１の電圧又は上記第２の
電圧に駆動する第１及び第２の駆動部を含み、上記第２
の駆動部は上記禁止信号に応じて上記コンデンサの他方
の端子の駆動を休止する。請求項２に記載の発明は、請
求項１に記載の昇圧回路であって、Ｎ段目の整流素子の
カソード側端子と上記電圧出力端子との間に電気的に接
続されている逆流防止用ダイオードと、上記電圧出力端
子と基準電位との間に電気的に接続されている出力用コ
ンデンサとを有し、上記整流素子がダイオードで構成さ
れている。請求項３に記載の昇圧回路は、電圧入力端子
と電圧出力端子との間にアノード側端子を上記電圧入力
端子側として電気的に直列に接続されているＮ個の整流
素子と、上記各整流素子のカソード側端子に一方の端子
がそれぞれ電気的に接続されているＮ個のコンデンサ
と、奇数段目の上記コンデンサの他方の端子に第１の制
御信号を供給し、偶数段目の上記コンデンサの他方の端
子に上記第１の制御信号と位相が逆の第２の制御信号を
供給する信号供給回路とを有し、上記奇数段目の各コン
デンサの他方の端子に供給される上記各第１の制御信号
には順次第１の遅延時間がそれぞれ与えられており、上
記偶数段目の各コンデンサの他方の端子に供給される上
記各第２の制御信号には順次第２の遅延時間がそれぞれ
与えられている。請求項４に記載の発明は、請求項３に
記載の昇圧回路であって、Ｎ段目の整流素子のカソード
側端子と上記電圧出力端子との間に電気的に接続されて
いる逆流防止用ダイオードと、上記電圧出力端子と基準
電位との間に電気的に接続されている出力用コンデンサ
とを有し、上記整流素子がダイオードで構成されてお
り、上記信号供給回路がリングオシレータで構成されて
いる。

【００２４】本発明の昇圧回路では、第１の駆動部（充
放電回路）と、第２の駆動部（補助充放電回路）とが設
けられ、充放電回路は、単独動作と、補助充放電回路と
の並列動作ができるようにされている。

【００２５】このように構成することにより、昇圧回路
の起動時には、充放電回路と補助充放電回路とを並列動
作させ、駆動回路（ゲート回路）のドライブ能力を大き
くして、コンデンサの充電時間を短縮し、他方、大きな
ドライブ能力を要求されない定常状態では、充放電回路
を単独動作させることにより、起動時に比してドライブ
能力を低下させることにより、常時ドライブ能力の大き
いゲート回路を用いていた従来に比して、消費電力のロ
スやノイズを低減することができる。

【００２６】出力電圧（昇圧電圧）は、定常状態では高
電圧であるが、起動時には低電圧なので、昇圧回路の出
力を検出することで、昇圧回路が定常状態と起動時のい
ずれの状態にあるかを検出することができる。

【００２７】従って、昇圧回路の出力が低電圧である起
動時には充放電回路を補助充放電回路と並列動作させ、
高電圧である定常状態では充放電回路を単独動作させる
ことにより、起動時にのみドライブ能力を大きくするよ
うにすることができる。

【００２８】更に、本発明のその他の昇圧回路では、信
号供給回路（タイミング制御回路）の内部で生成された
第１及び第２の制御信号が、各チャージポンプ回路ごと
に異なる遅延時間だけ遅延された後に、各段の整流素子
とコンデンサとで構成される各チャージポンプ回路にそ
れぞれ出力される構成としてもよい。各チャージポンプ
回路は、それぞれに入力された制御信号に同期して、コ
ンデンサの充放電の切換えを行うため、各チャージポン
プ回路内に設けられたコンデンサの充放電の切換えが、
全て異なる時に行われるようにし、同時に２個以上のコ
ンデンサの充放電が切換わらないようにすることができ
る。

【００２９】また、本発明のその他の昇圧回路におい
て、タイミング制御回路は、複数のインバータから成る
リングオシレータで構成され、インバータの出力信号
が、チャージポンプ回路に入力されるようにしてもよ
い。

【００３０】特に、インバータの段数をチャージポンプ
回路の段数と同じにし、各インバータの出力信号が、そ
れぞれチャージポンプ回路に入力されるようにした場合
には、リングオシレータの周期をＴとし、インバータの
個数をＮ個としたリングオシレータ内では、各インバー
タに入力された信号が(Ｔ／(２×Ｎ))だけ遅延されなが
ら伝搬されるので、常に１個ずつインバータの出力信号
が切り換わっている。

【００３１】各チャージポンプ回路は、インバータの出
力信号の切り換わりによって、各チャージポンプ回路内
のコンデンサの充放電の切換えを行なうので、常に１個
のコンデンサの充放電が切換わるようにすることができ
る。

【００３２】

【発明の実施の形態】以下で図面を参照し、本発明の実
施の形態について説明する。図１の符号１に、本発明の
一実施形態の昇圧回路を示す。

【００３３】この昇圧回路１は、７個のチャージポンプ
回路２₁〜２₇と、信号生成回路８と、補助制御回路９
と、逆流防止用ダイオード８０と、出力用コンデンサ９
０と、出力端子１０を有している。

【００３４】各チャージポンプ回路２₁〜２₇は直列接続
されており、初段のチャージポンプ回路２₁の入力端子
は電源電圧Ｖccに接続され、出力端子は二段目のチャー
ジポンプ回路２₂の入力端子に接続されている。

【００３５】初段のチャージポンプ回路の次段のチャー
ジポンプ回路から、最後段のチャージポンプ回路の前段
のチャージポンプ回路まで、すなわち二段目〜六段目の
チャージポンプ回路２₂〜２₆の各入力端子は、その前段
のチャージポンプ回路２₁〜２₅の出力端子にそれぞれ接
続されており、各出力端子は次段のチャージポンプ回路
２₃〜２₇の入力端子にそれぞれ接続されている。

【００３６】最終段のチャージポンプ回路２₇の入力端
子は、その前段のチャージポンプ回路２₆の出力端子に
接続され、出力端子は逆流防止用ダイオード８０を介し
て昇圧回路１の出力端子１０に接続されている。また出
力端子１０は、図示しない負荷回路に接続されている。

【００３７】補助制御回路９は、その入力端子が出力端
子１０に接続され、後述するように、出力電圧の大きさ
を検出し、補助制御信号を出力するように構成されてい
る。各チャージポンプ回路２は、ゲート回路４をそれぞ
れ有しており、補助制御信号は、各ゲート回路４に入力
されている。

【００３８】各チャージポンプ回路２は、ゲート回路４
の他に、ダイオード３と、コンデンサ５とをそれぞれ有
している。ダイオード３は、そのアノード端子が各チャ
ージポンプ回路２の入力端子とされており、初段のチャ
ージポンプ回路２₁内のダイオード３₁のアノード端子は
電源電圧Ｖccに接続され、二段目以降のチャージポンプ
回路２₂〜２₇内のダイオード３₂〜３₇のアノード端子
は、それぞれ前段のチャージポンプ回路２₁〜２₆内のダ
イオード３₁〜３₆のカソード端子に接続されている。最
終段のチャージポンプ回路２₇内のダイオード３₇のカソ
ード端子は、逆流防止用ダイオード８０を介して出力端
子１０に接続されている。

【００３９】各コンデンサ５₁〜５₇は、その一端が各ダ
イオード３₁〜３₇のカソード端子にそれぞれ接続され、
他端がゲート回路４₁〜４₇の出力端子にそれぞれ接続さ
れている。

【００４０】初段のゲート回路４₁に信号生成回路８か
らハイレベルの制御信号が入力されると、初段のゲート
回路４₁の出力電圧が接地電位GNDになり、初段のチャー
ジポンプ回路２₁内のコンデンサ５₁の低電位側の端子を
接地電位GNDに接続する。このとき初段のダイオード３₁
のアノード端子に印加された電源電圧Ｖccでダイオード
３₁が順バイアスされ、初段のコンデンサ５₁が電源電圧
Ｖccで充電される。

【００４１】この状態から、初段のゲート回路４₁に信
号生成回路８からローレベルの制御信号が入力される
と、コンデンサ５₁の低電位側の端子は電源電圧Ｖccに
接続され、コンデンサ５₁の高電位側の端子の電位が、
コンデンサ５₁の充電電圧から電源電圧Ｖccだけ昇圧さ
れる。この昇圧された電圧により初段のチャージポンプ
回路２₁内のダイオード３₁が逆バイアスされる。

【００４２】この状態で、二段目のチャージポンプ回路
２₂内のゲート回路４₂にハイレベルの制御信号が入力さ
れると、二段目のチャージポンプ回路２₂内のコンデン
サ５₂の低電位側の端子が接地電位GNDに接続され、初段
のチャージポンプ回路２₁の出力電圧で二段目のチャー
ジポンプ回路２₂内のダイオード３₂が順バイアスされ、
二段目のチャージポンプ回路２₂内のコンデンサ５₂が充
電されることにより、初段のコンデンサ５₁から二段目
のコンデンサ５₂へと電荷が送られる。

【００４３】この状態から、二段目のチャージポンプ回
路２₂内のゲート回路４₂にローレベルの制御信号が入力
されると、二段目のコンデンサ５₂の低電位側の端子は
電源電圧Ｖccに接続され、二段目のコンデンサ５₂の高
電位側の端子の電位が、二段目のコンデンサ５₂の充電
電圧から電源電圧Ｖccだけ昇圧され、昇圧された電圧で
ダイオード３₂が逆バイアスされる。

【００４４】このとき、三段目のチャージポンプ回路２
₃内のゲート回路４₃にハイレベルの制御信号が入力され
ると、三段目のチャージポンプ回路２₃内のゲート回路
４₃が、三段目のチャージポンプ回路２₃内のコンデンサ
５₃の端子を接地電位GNDに接続し、三段目のコンデンサ
５₃が、二段目のチャージポンプ回路２₂の出力電圧で充
電され、二段目のコンデンサ５₂から三段目のコンデン
サ５₃へと電荷が送られる。

【００４５】このように、各チャージポンプ回路２₁〜
２₇では、各コンデンサ５₁〜５₇を充放電することで、
最終段のチャージポンプ回路２₇内のコンデンサ５₇まで
順次電荷を送り、各チャージポンプ回路２₁〜２₇に入力
される電圧を昇圧することができるように構成されてお
り、最終段のチャージポンプ回路２₇内のコンデンサ５₇
の高電圧側の端子から、逆流防止用ダイオード８０を介
して出力端子から負荷回路へと、昇圧電圧を供給するこ
とができる。

【００４６】上述した各ゲート回路４は、図２に示すよ
うに、それぞれ入力端子１５と、出力端子１６と、充放
電回路１１と、補助充放電回路１２とを有している。入
力端子１５は、上述の信号生成回路８の出力端子に接続
され、出力端子１６は、コンデンサ５の低電圧側の端子
に接続されている。

【００４７】充放電回路１１は、プッシュプル接続され
たＰＮＰ型、ＮＰＮ型の出力トランジスタ２１、２２
と、ＮＰＮ型の駆動トランジスタ２６とを有している。
駆動トランジスタ２６のエミッタ端子は接地電位に接続
され、コレクタ端子は抵抗を介して電源電圧及びＰＮＰ
型の出力トランジスタ２１のベース端子に接続されてい
る。

【００４８】ＰＮＰ型の出力トランジスタ２１のコレク
タ端子は、ＮＰＮ型の出力トランジスタ２２のコレクタ
端子に接続され、エミッタ端子は電源電圧Ｖccに接続さ
れており、ＮＰＮ型の出力トランジスタ２２のエミッタ
端子は接地電位に接続されている。

【００４９】かかる充放電回路１１においては、ゲート
回路の入力端子１５に制御信号が入力されると、制御信
号は、ＮＰＮ型の出力トランジスタ２２のベース端子に
入力されるとともに、インバータで反転された後に駆動
トランジスタ２６のベース端子に入力される。出力トラ
ンジスタ２１、２２の両コレクタ端子は、ともにゲート
回路の出力端子１６に接続されている。

【００５０】ゲート回路４の入力端子１５にローレベル
の制御信号が入力された場合には、駆動トランジスタ２
６は、そのベース端子に反転されたハイレベルの信号が
入力され、導通状態になるので、ＰＮＰ型の出力トラン
ジスタ２１のベース電位が低下して導通状態になる。こ
のときＮＰＮ型の出力トランジスタ２２は、そのベース
端子にローレベルの信号が入力されて非導通状態になっ
ているので、ゲート回路の出力端子１６は、ＰＮＰトラ
ンジスタ２１を介して電源電圧Ｖccに接続され、コンデ
ンサ５の低電圧側の端子が電源電圧Ｖccに接続される。

【００５１】他方、入力端子１５にハイレベルの制御信
号が入力された場合には、上述の動作と逆の動作とな
り、ＰＮＰトランジスタ２１、ＮＰＮトランジスタ２２
がそれぞれ非導通状態、導通状態になるので、ゲート回
路の出力端子１６がＮＰＮトランジスタ２２を介して接
地電位に接続され、コンデンサ５の低電圧側の端子が接
地される。

【００５２】他方、補助充放電回路１２は、ＮＰＮ型の
駆動トランジスタ２５と、ＰＮＰ型、ＮＰＮ型の出力ト
ランジスタ２３、２４とを有しており、それぞれが充放
電回路１１内の駆動トランジスタ２６、出力トランジス
タ２１、２２と対応している。補助充放電回路１２の内
部の構成は充放電回路１１と同様なので、詳細な説明は
省略する。

【００５３】この補助充放電回路１２は、ゲート回路４
の入力端子、出力端子１５、１６の間で充放電回路１１
と並列に接続されており、充放電回路１１と並列動作す
る。この補助充放電回路１２は、補助制御回路９の制御
下で動作し、充放電回路１１と並列動作することができ
る。

【００５４】上述の補助制御回路９は、ツェナーダイオ
ード６１と、インバータ６２と、ＮＰＮ型の検出トラン
ジスタ２７と、ＮＰＮ型の制御トランジスタ２８、２９
とを有している。

【００５５】ツェナーダイオード６１は、そのカソード
端子が補助制御端子１７を介して昇圧回路の出力端子１
０に接続され、アノード端子が検出トランジスタ２７の
ベース端子に接続されており、昇圧回路の出力端子１０
の電位が高電圧になると導通して、検出トランジスタ２
７のベース端子の電位を高電圧にする。また、検出トラ
ンジスタ２７のベース端子は、抵抗を介して接地電位に
接続されている。

【００５６】検出トランジスタ２７は、そのエミッタ端
子が接地電位に接続され、コレクタ端子が抵抗を介して
電源電圧Ｖccに接続されるとともに、インバータ６２の
入力端子に接続されており、ベース端子の電位が高電圧
になると導通し、インバータの入力端子を接地電位に接
続して、インバータ６２の入力端子の電位をローレベル
にする。

【００５７】インバータ６２は、その出力端子が抵抗を
介して制御トランジスタ２８、２９のベース端子にそれ
ぞれ接続されており、入力端子の電位がローレベルのと
きには、制御トランジスタ２８、２９のベース端子にハ
イレベルを出力する。

【００５８】制御トランジスタ２８、２９は、そのコレ
クタ端子がそれぞれ補助充放電回路１２内のＮＰＮ型の
出力トランジスタ２４と、駆動トランジスタ２５のベー
ス端子に接続され、エミッタ端子が接地電位に接続され
ており、ベース端子の電位がハイレベルのときに導通す
る。

【００５９】制御トランジスタ２８、２９が導通する
と、補助充放電回路１２内の駆動トランジスタ２５、Ｎ
ＰＮ型の出力トランジスタ２４の各ベース端子は、各制
御トランジスタ２８、２９を介して接地電位に接続され
るので、補助充放電回路１２内の駆動トランジスタ２５
と、ＮＰＮ型の出力トランジスタ２４の動作が停止さ
れ、補助充放電回路１２の動作が禁止される。

【００６０】図３に、昇圧回路１の起動時における、各
チャージポンプ回路２の出力電圧の波形図を示す。図３
において符号Ｃ１、Ｃ２、Ｃ３は、それぞれ初段、二段
目、三段目のチャージポンプ回路２₁、２₂、２₃の出力
電圧の波形をそれぞれ示している。

【００６１】昇圧回路１の起動時においては、昇圧回路
１の出力端子１０は低電圧であるため、補助制御回路９
内のツェナーダイオード６１は導通せず、検出トランジ
スタ２７が非導通状態になることで、インバータ６２の
入力電圧はハイレベルになる。このためインバータ６２
の出力電圧はローレベルになり、制御トランジスタ２
８、２９のベース端子の電位が低電圧になることで、制
御トランジスタ２８、２９はともに非導通状態になる。

【００６２】従って、補助充放電回路１２内の駆動トラ
ンジスタ２５、ＮＰＮ型の出力トランジスタ２４の各ベ
ース端子は、各制御トランジスタ２８、２９を介して接
地電位に接続されないので、駆動トランジスタ２５、出
力トランジスタ２４はそれぞれ、ゲート回路の入力端子
１５の電位に応じて動作し、補助充放電回路１２は充放
電回路１１と並列に動作する。こうして充放電回路１１
が補助充放電回路１２と並列動作することにより、ゲー
ト回路４のドライブ能力は大きくなる。

【００６３】このように、ドライブ能力の大きいゲート
回路４で、各コンデンサ５が充放電され、初段のチャー
ジポンプ回路２₁から最終段のチャージポンプ回路２₇へ
と順次電荷が送られることにより、昇圧回路１の出力端
子１０の電圧が上昇し、やがては定常状態になる。図４
に、定常状態における各チャージポンプ回路の出力電圧
を示す。図４の符号ＣＬＫは、二段目のチャージポンプ
回路２₂に入力される制御信号の波形を示しており、符
号Ｃ１、Ｃ２、Ｃ３はそれぞれ、初段、二段目、三段目
のチャージポンプ回路２₁、２₂、２₃の出力電圧の波形
を示している。

【００６４】かかる定常状態では、初段のチャージポン
プ回路２₁は、入力された電源電圧ＶccをＶccだけ昇圧
し、昇圧電圧２Ｖccを二段目のチャージポンプ回路２₂
に出力し、二段目のチャージポンプ回路２２は、初段の
チャージポンプ回路２₁の昇圧電圧２ＶccをＶccだけ昇
圧して三段目のチャージポンプ回路２₃に出力してお
り、各チャージポンプ回路２₁〜２₇は、それぞれに入力
された電圧を電源電圧Ｖccだけ昇圧している。このた
め、最終段のチャージポンプ回路２₇からは、（チャー
ジポンプ回路の段数＋１)×Ｖccの電圧すなわち８Ｖcc
の電圧が出力され、逆流防止ダイオード８０及び出力端
子１０を介して、図示しない負荷回路へと出力される。

【００６５】定常状態では、昇圧回路の出力端子１０の
電圧が高電圧になるため、補助制御回路９内のツェナー
ダイオード６１が導通して、検出トランジスタ２７が導
通し、インバータ６２の入力端子は検出トランジスタ２
７を介して接地電位に接続される。このためインバータ
６２の出力電圧はハイレベルになり、制御トランジスタ
２８、２９はともに導通状態になる。

【００６６】これにより、補助充放電回路１２内の駆動
トランジスタ２５、出力トランジスタ２４の各ベース端
子は、各制御トランジスタ２９、２８を介して接地電位
に接続されるので、駆動トランジスタ２５、出力トラン
ジスタ２４が動作しなくなり、補助充放電回路１２の動
作が禁止される。こうして補助充放電回路１２が動作し
なくなることで、定常状態では充放電回路１１が単独動
作をする。単独動作の際には、並列動作をしている場合
に比して、ゲート回路４のドライブ能力は小さくなる。

【００６７】その後負荷回路に電流が流れると、最終段
のコンデンサ５₇に充電された電荷が減り、その不足分
の電荷が順次前段から後段のコンデンサへと送られる
が、この場合にも充放電回路１１は単独動作し、各ゲー
ト回路４のドライブ能力は小さいままになっている。

【００６８】以上説明したように、昇圧回路１の起動時
には、充放電回路１１が補助充放電回路１２と並列動作
することでゲート回路４のドライブ能力が大きくなり、
定常状態では充放電回路１１が単独動作することでゲー
ト回路４のドライブ能力が小さくなる。

【００６９】図５(ａ)、(ｂ)に、ドライブ能力の大きい
ゲート回路を用いた場合と、小ドライブ能力のゲート回
路を用いた場合のそれぞれにおいて、電源電圧Ｖcc側か
ら各ゲート回路に流れる電流の波形を示す。図５(ａ)、
(ｂ)に示すように、ドライブ能力の大きいゲート回路を
用いた場合には、スイッチング時に流れる突入電流が大
きくなっており、小ドライブ能力のゲート回路を用いた
場合には、スイッチング時に流れる電流が小さくなって
いる。

【００７０】常時ドライブ能力の大きいゲート回路を用
いていた従来では、定常状態においても図５(ａ)に示す
ような大きな突入電流が流れるため、消費電力のロスが
大きく、かつノイズが大きくなっていたが、本実施形態
では大ドライブ能力が要求される起動時には、補助充放
電回路１２を充放電回路１１と並列動作させることでゲ
ート回路４のドライブ能力を大きくし、他方、大きなド
ライブ能力が不要な定常状態では、充放電回路１１を単
独動作させ、ゲート回路４のドライブ能力を小さくする
ことにより、図５(ｂ)に示すように流れる電流を小さく
しているので、従来に比して、定常状態における消費電
力のロスやノイズを低減することができる。

【００７１】以下、本発明の他の実施形態について説明
する。図６の符号３１に、本発明の他の実施形態の昇圧
回路を示す。この昇圧回路３１は、図１の昇圧回路１と
同様に、複数個のチャージポンプ回路が直列接続されて
構成されている。ここでは７個のチャージポンプ回路３
２₁〜３２₇が直列接続されているものとする。

【００７２】各チャージポンプ回路３２₁〜３２₇は、そ
れぞれがダイオード３３₁〜３３₃と、コンデンサ３５₁
〜３５₇を有している点では図１のチャージポンプ回路
２₁〜２₇と同様であるが、コンデンサ３５₁〜３５₇の充
放電を制御するためのゲート回路３４₁〜３４₇がインバ
ータで構成され、チャージポンプ回路３２₁〜３２₇の外
部に設けられている点で図１のチャージポンプ回路２₁
〜２₇と異なる。

【００７３】これらのゲート回路３４₁〜３４₇は直列接
続され、最終段のゲート回路３４₇の出力は初段のゲー
ト回路３４₁に入力されるようにされており、各ゲート
回路３４₁〜３４₇によりリングオシレータ３８が構成さ
れている。

【００７４】各ゲート回路３４₁〜３４₇の出力端子は、
各チャージポンプ回路３２₁〜３２₇内のコンデンサ３５
₁〜３５₇の低電位側の端子にそれぞれ接続されており、
各ゲート回路３４₁〜３４₇は、その出力信号がローレベ
ル又はハイレベルのときには、各コンデンサ３５₁〜３
５₇の低電位側の端子を接地電位又は電源電圧にそれぞ
れ接続して、各コンデンサ３５₁〜３５₇を充放電させる
ことができる。

【００７５】リングオシレータ３８の動作について以下
で説明する。図７に、各ゲート回路３４₁〜３４₇の出力
電圧３７₁〜３７₇の波形図を示す。リングオシレータ３
８内の各ゲート回路３４₁〜３４₇は、入力された信号を
反転して、遅延時間τだけ遅延させた後に次段のゲート
回路へと出力している。

【００７６】初段のゲート回路３４₁の出力信号がハイ
レベルのときには、ハイレベルの信号が二段目のゲート
回路３４₂に入力されてローレベルに反転され、遅延時
間τだけ遅延されたのちに三段目のゲート回路３４₃に
出力される。三段目のゲート回路３４₃に入力されたロ
ーレベルの信号は、三段目のゲート回路３４₃でハイレ
ベルに反転され、遅延時間τだけ遅延された後に四段目
のゲート回路３４₄に出力される。こうして初段のゲー
ト回路３４₁の出力信号は、順次ゲート回路３４で反転
されながら遅延時間τだけ遅延されて最終段のゲート回
路３４₇に出力される。

【００７７】最終段のゲート回路３４₇の出力信号は、
二段目〜最終段のゲート回路３４₂〜３４₇で計６回反転
され、ハイレベルにされて初段のゲート回路３４₁の入
力端子に出力される。その後は、初段のゲート回路３４
₁からローレベルの信号が出力され、順次各ゲート回路
３４₂〜３４₇で反転されながら、次段のゲート回路へと
出力される。

【００７８】このように、各ゲート回路３４₁〜３４
₇で、信号が反転されながら伝搬されることにより、互
いに隣接する二個のゲート回路からは、互いに逆相の信
号が出力され、初段のチャージポンプ回路３２₁に入力
された電源電圧Ｖccを、各チャージポンプ回路３２₁〜
３２₇で順次電源電圧Ｖccだけ昇圧させ、最終段のチャ
ージポンプ回路３２₇から、（チャージポンプ回路の段
数＋１)×Ｖccなる電圧値を有する昇圧電圧を、逆流防
止ダイオード８０及び出力端子１０を介して、図示しな
い負荷回路へと出力する。

【００７９】ゲート回路３４₁〜３４₇の段数は７であ
り、各ゲート回路３４₁〜３４₇で遅延時間τだけ遅延さ
れた信号は、７×２回遅延されると元の位相に戻るの
で、リングオシレータの発振周期をＴとすると、７×２
τ＝Ｔとなり、各ゲート回路における遅延時間τは、Ｔ
／１４となる。

【００８０】従って、各ゲート回路３４₁〜３４₇の出力
信号の論理レベルが切り換わると、各ゲート回路３４₁
〜３４₇の出力信号の論理レベルが切り換わった時刻か
ら、τ＝Ｔ／１４だけ経過した後に、その次段のゲート
回路３４₂〜３４₁の出力信号の論理レベルが切り換わる
ことになる。

【００８１】こうして各ゲート回路３４₁〜３４₇では、
その出力信号の論理レベルが順次Ｔ／１４ずつずれなが
ら切り換わっていくので、二個以上のゲート回路で、同
時に出力信号の論理レベルが切り換わることはない。

【００８２】出力信号の論理レベルの切換わり時に各ゲ
ート回路３４₁〜３４₇には電流が流れるが、上述したよ
うに二個以上のゲート回路で、同時に出力信号の論理レ
ベルが切り換わることはないため、全部のゲート回路が
出力信号の論理レベルを一斉に切り換え、大電流が流れ
ていた従来と異なり、図７に示すように、各ゲート回路
３４に流れる電流の総和Ｉcaを小さくし、ノイズを低減
することができる。

【００８３】上述した図６の回路では、各コンデンサ３
５₁〜３５₇を充放電させるゲート回路３４₁〜３４₇でリ
ングオシレータ３８を構成していたが、本発明の構成は
これに限らず、例えば、図８の符号４１に示すように、
ゲート回路３４₁〜３４₇の他に新たに７個のインバータ
３９₁〜３９₇を設け、これらのインバータ３９₁〜３９₇
でリングオシレータ４８を構成し、各インバータ３９₁
〜３９₇の出力が、充放電用のゲート回路３４₁〜３４₇
にそれぞれ入力されるような構成としてもよい。このよ
うに、充放電用のゲート回路３４₁〜３４₇と、リングオ
シレータ４８とを分離することにより、負荷変動の影響
が及ばないようにすることができる。

【００８４】また、図９に示すように、図８の昇圧回路
４１のリングオシレータ４８に代えて、信号生成回路８
とタイミング制御回路５８を設けるような構成にしても
よい。

【００８５】タイミング制御回路５８は、第１〜第７の
遅延回路５４₁〜５４₇を有している。第１〜第７の遅延
回路５４₁〜５４₇のうち、第１、第３、第５、第７の遅
延回路５４₁、５４₃、５４₅、５４₇と、第２、第４、第
６の遅延回路５４₂、５４₄、５４₆とは、それぞれ直列
接続されており、第１、第２の遅延回路５４₁、５４₂の
入力端子は、それぞれ信号生成回路８の出力端子に接続
されている。第１の遅延回路５４₁の遅延時間はΔｔと
され、第２〜第７の遅延回路５４₂〜５４₇の遅延時間は
ともに２Δｔとされている。

【００８６】信号生成回路８から第１の遅延回路５４₁
に制御信号が出力されると、制御信号は第１の遅延回路
５４₁で遅延時間Δｔだけ遅延されて第３の遅延回路５
４₃に出力され、その後第３、第５、第７の遅延回路５
４₃、５４₅、５４₇でそれぞれ２Δｔだけ遅延される。

【００８７】このため第３の遅延回路５４₃では、制御
信号が第１の遅延回路５４₁の遅延時間Δｔと、第３の
遅延回路５４₃の遅延時間２Δｔの合計(Δｔ＋２Δｔ)
＝３Δｔだけ遅延されて出力される。同様にして、第５
の遅延回路５４₅では、制御信号が(Δｔ＋２Δｔ＋２Δ
ｔ)＝５Δｔだけ遅延されて出力され、第７の遅延回路
５４₇では、制御信号が(Δｔ＋２Δｔ＋２Δｔ＋２Δ
ｔ)＝７Δｔだけ遅延された後に出力される。

【００８８】他方、第２の遅延回路５４₂に、第１の遅
延回路５４₁に入力された制御信号と逆相の制御信号が
入力されると、この制御信号は、第２、第４、第６の遅
延回路５４₂、５４₄、５４₆でそれぞれ２Δｔずつ遅延
されるので、第２、第４、第６の遅延回路５４₂、５
４₄、５４₆からは、制御信号がそれぞれ２Δｔ、４Δ
ｔ、６Δｔだけ遅延されて出力される。

【００８９】第１の遅延回路５４₁に入力される制御信
号の論理レベルが切換わると、第１の遅延回路５４₁の
出力信号の論理レベルは、制御信号の論理レベルが切り
換わった時刻からΔｔだけ経過した後に切り換わる。同
様に、第３、第５、第７の遅延回路５４₃、５４₅、５４
₇の出力信号の論理レベルは、制御信号の論理レベルが
切り換わった時刻から３Δｔ、５Δｔ、７Δｔだけ経過
した後に切り換わることになる。他方、第２の遅延回路
５４₂に入力される制御信号の論理レベルが切換わる
と、第２の遅延回路５４₂の出力信号の論理レベルは、
制御信号の論理レベルが切り換わった時刻から２Δｔだ
け経過した後に切り換わる。同様に、第４、第６の遅延
回路５４₄、５４₆の出力信号の論理レベルは、制御信号
の論理レベルが切り換わった時刻から４Δｔ、６Δｔだ
け経過した後に切り換わることになる。

【００９０】第１、第２の遅延回路５４₁、５４₂にそれ
ぞれ入力される制御信号は互いに逆相なので、論理レベ
ルの切換えは各制御信号間ではほぼ同時に行われるが、
上述したように、第１〜第７の遅延回路５４₁〜５４₇で
は、各制御信号の論理レベルが切り換わった時刻から、
互いに異なる遅延時間Δｔ〜７Δｔだけ経過した後に、
それぞれの出力信号の論理レベルが切り換わるので、二
個以上の遅延回路の出力信号の論理レベルが同時に切り
換わることはない。

【００９１】各ゲート回路は３４₁〜３４₇は、遅延回路
５４₁〜５４₇の出力信号の論理レベルの切り換わりに同
期して、各チャージポンプ回路内のコンデンサ３５₁〜
３５₇の充放電を切り換えるので、リングオシレータを
用いた図６、図８の昇圧回路３１、４１と同様に、一度
に二個以上のコンデンサが充放電の切換えを行わないよ
うにすることができ、充放電の切り換え時に大電流が流
れないようにすることができる。

【００９２】なお、上述の昇圧回路１、３１、４１、５
１は、ともに７段のチャージポンプ回路で構成されるも
のとしているが、本発明のチャージポンプ回路の段数は
これに限られるものではない。

【００９３】また、図９の昇圧回路５１において、タイ
ミング制御回路５８の構成は、図９に示すものに限られ
るものではなく、制御信号が、各チャージポンプ回路ご
とに異なる遅延時間だけ遅延された後に各チャージポン
プ回路に出力されるような構成であればよい。

【００９４】

【発明の効果】チャージポンプ回路を用いた昇圧回路の
消費電力やノイズを低減することができる。

【図面の簡単な説明】

【図１】本発明の一実施形態の昇圧回路を示す回路図

【図２】本発明の一実施形態の昇圧回路のゲート回路と
補助制御回路との関係を示す回路図

【図３】本発明の昇圧回路の起動時における各チャージ
ポンプ回路の出力電圧の波形図

【図４】本発明の昇圧回路の定常状態における各チャー
ジポンプ回路の出力電圧の波形図

【図５】(ａ)：ドライブ能力が大きいゲート回路に流れ
る電流の波形図 (ｂ)：ドライブ能力が小さいゲート回路に流れる電流の
波形図

【図６】本発明の他の実施形態の昇圧回路を示す回路図

【図７】本発明の他の実施形態の昇圧回路におけるリン
グオシレータの動作を説明する波形図

【図８】本発明の他の実施形態の昇圧回路の変形例を説
明する図

【図９】本発明のその他の実施形態の昇圧回路を示す回
路図

【図１０】従来の昇圧回路の一例を示す回路図

【図１１】従来の昇圧回路の動作を説明する波形図

【符号の説明】

１、３１、４１、５１……昇圧回路２₁〜２₇、３１
₁〜３１₇……チャージポンプ回路３₁〜３₇、３３₁
〜３３₇……ダイオード４₁〜４₇、３４₁〜３４₇…
…ゲート回路５₁〜５₇、３５₁〜３５₇……コンデン
サ３８、４８……リングオシレータ９……補助
制御回路５８……タイミング制御回路

Claims

【特許請求の範囲】

【請求項１】電圧入力端子と電圧出力端子との間にアノ
ード側端子を上記電圧入力端子側として電気的に直列に
接続されているＮ個の整流素子と、上記各整流素子のカソード側端子に一方の端子がそれぞ
れ電気的に接続されているＮ個のコンデンサと、上記各コンデンサの他方の端子に出力端子がそれぞれ電
気的に接続され、制御信号に応じて上記コンデンサの他
方の端子を第１の電圧又は第２の電圧に駆動するＮ個の
駆動回路と、奇数段目の上記駆動回路に第１の制御信号を供給し、偶
数段目の上記駆動回路に上記第１の制御信号と位相が逆
の第２の制御信号を供給する信号供給回路と、上記電圧出力端子の出力電圧を監視し、上記出力電圧が
所定の値以上であるときに上記各駆動回路に禁止信号を
出力する制御回路と、を有し、上記駆動回路は上記コンデンサの他方の端子を
上記第１の電圧又は上記第２の電圧に駆動する第１及び
第２の駆動部を含み、上記第２の駆動部は上記禁止信号
に応じて上記コンデンサの他方の端子の駆動を休止する
昇圧回路。
【請求項２】Ｎ段目の整流素子のカソード側端子と上記
電圧出力端子との間に電気的に接続されている逆流防止
用ダイオードと、上記電圧出力端子と基準電位との間に
電気的に接続されている出力用コンデンサとを有し、上
記整流素子がダイオードで構成されている請求項１に記
載の昇圧回路。
【請求項３】電圧入力端子と電圧出力端子との間にアノ
ード側端子を上記電圧入力端子側として電気的に直列に
接続されているＮ個の整流素子と、上記各整流素子のカソード側端子に一方の端子がそれぞ
れ電気的に接続されているＮ個のコンデンサと、奇数段目の上記コンデンサの他方の端子に第１の制御信
号を供給し、偶数段目の上記コンデンサの他方の端子に
上記第１の制御信号と位相が逆の第２の制御信号を供給
する信号供給回路と、を有し、上記奇数段目の各コンデンサの他方の端子に供
給される上記各第１の制御信号には順次第１の遅延時間
がそれぞれ与えられており、上記偶数段目の各コンデン
サの他方の端子に供給される上記各第２の制御信号には
順次第２の遅延時間がそれぞれ与えられている昇圧回
路。
【請求項４】Ｎ段目の整流素子のカソード側端子と上記
電圧出力端子との間に電気的に接続されている逆流防止
用ダイオードと、上記電圧出力端子と基準電位との間に
電気的に接続されている出力用コンデンサとを有し、上
記整流素子がダイオードで構成されており、上記信号供
給回路がリングオシレータで構成されている請求項３に
記載の昇圧回路。