[go: up one dir, main page]

JP2001067229A - 情報処理装置起動方式 - Google Patents

情報処理装置起動方式

Info

Publication number
JP2001067229A
JP2001067229A JP24067399A JP24067399A JP2001067229A JP 2001067229 A JP2001067229 A JP 2001067229A JP 24067399 A JP24067399 A JP 24067399A JP 24067399 A JP24067399 A JP 24067399A JP 2001067229 A JP2001067229 A JP 2001067229A
Authority
JP
Japan
Prior art keywords
memory
bios
information processing
processing apparatus
failure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP24067399A
Other languages
English (en)
Inventor
Nobuhiro Ichida
信浩 市田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP24067399A priority Critical patent/JP2001067229A/ja
Publication of JP2001067229A publication Critical patent/JP2001067229A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Stored Programmes (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

(57)【要約】 【課題】 メモリ障害の発生時にも情報処理装置の起動
を可能とし、情報処理装置のOSの運用を継続したまま
BIOS記憶手段(フラッシュROM等)内のBIOS
の書換えを可能とする。 【解決手段】 BIOS展開手段51は、情報処理装置
の起動時に、CPU3の処理を抑止した上で、メモリ1
を初期化し、フラッシュROM6に格納されたBIOS
をメモリ1に展開する。メモリ障害対処手段52は、メ
モリコントローラ2より通知される障害情報を障害情報
格納手段7に格納し、情報処理装置の起動時に障害情報
格納手段7内の障害情報に基づきBIOSが展開されよ
うとしたメモリ領域に障害が発生していることを検知し
た場合に、メモリ1上のBIOSの格納箇所を障害のな
いメモリ領域に変更する。BIOS書換え手段53は、
OSの運用を継続したまま、フラッシュROM6内のB
IOSの書換えを行う。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、情報処理装置を起
動するための情報処理装置起動方式に関し、特にBIO
S(Basic Input Output Syst
em)と呼ばれる当該情報処理装置の初期化を行うプロ
グラムをメモリに展開(格納)する処理を含む情報処理
装置起動方式に関する。
【0002】
【従来の技術】従来、この種の情報処理装置起動方式で
は、CPU(Central Processing
Unit)の制御によってメモリの初期化やメモリへの
BIOSの展開(格納)が行われており、後述する「サ
ービスプロセッサ」のような構成要素は存在しなかっ
た。
【0003】図9は、従来の情報処理装置起動方式の一
例の構成を示すブロック図である。
【0004】図9を参照すると、この情報処理装置起動
方式は、プログラムおよびデータを保持しておくための
メモリ901と、メモリ901を制御するメモリコント
ローラ902と、プログラムに記述された命令コードに
従い処理を行うCPU903と、メモリコントローラ9
02,CPU903,およびフラッシュROM(Fla
sh Read Only Memory)905のそ
れぞれの間を接続しプログラムおよびデータの送受信を
行うために使用されるシステムバス904と、情報処理
装置(当該情報処理装置起動方式が適用される情報処理
装置)の初期化を行うBIOSと呼ばれるプログラム
(プログラムコード群)を格納するためのフラッシュR
OM905とを含んで構成されている。なお、「フラッ
シュROM」は、より一般的な表現をすると、「BIO
S記憶手段」ということになる(フラッシュROMはB
IOS記憶手段の代表例ではあるもののあくまでも一例
である)。
【0005】このような構成を有する情報処理装置起動
方式は、以下のように動作する(図4参照)。
【0006】当該情報処理装置の電源の投入(図4のス
テップB1)に伴い、CPU903がフラッシュROM
905からBIOSコードを入手し実行を開始する(ス
テップB2)。
【0007】そして、CPU903は、フラッシュRO
M905に格納されたBIOSコードに従い当該情報処
理装置の初期化処理を開始する(ステップB3)。
【0008】こうして、CPU903は、メモリコント
ローラ902を制御し、メモリ901の初期化を行い、
メモリ901を使用できる状態にする(ステップB
4)。
【0009】ここで、メモリコントローラ902は、ス
テップB4におけるメモリ901の初期化において、メ
モリ901に異常があるか否か(メモリ障害を検出した
か否か)を判定する(ステップB5)。
【0010】メモリコントローラ902は、ステップB
5で「メモリ障害を検出した」と判定した場合には、C
PU903に当該メモリ障害(メモリ901の異常)を
通知(報告)する。メモリコントローラ902より当該
メモリ障害の通知を受けたCPU903は、「メモリ障
害」の旨を液晶画面等に表示して、この情報処理装置の
起動(立ち上げ)を停止する(ステップB6)。
【0011】したがって、従来の情報処理装置起動方式
による処理では、メモリ障害時には情報処理装置の起動
ができなくなるという問題点があった。
【0012】なお、ステップB5でメモリコントローラ
902によりメモリ障害が検出されない場合には、CP
U903はフラッシュROM905内に格納されている
BIOSを読み出し、当該BIOSをメモリ901内の
所定のメモリ領域(メモリ部分)に格納(展開)する
(ステップB7)。
【0013】その後に、CPU903のBIOSコード
入手先が、フラッシュROM905からメモリ901に
変更される(ステップB8)。
【0014】そして、メモリ901内に格納されたBI
OSに従って、CPU903により残りの初期化処理
(当該情報処理装置の初期化処理)が実行され(ステッ
プB9)、OS(Operating System)
ローダが起動され(ステップB10)、当該OSローダ
によりOSが起動される(ステップB11)。
【0015】また、従来の情報処理装置起動方式では、
BIOS記憶手段(フラッシュROM等)内のBIOS
の書換えに際しては、一旦当該情報処理装置のOSの運
用が停止され、BIOSを書き換えるためのユーティリ
ティが起動され、CPUによりBIOS記憶手段内のB
IOSの内容を書き換える必要があった。
【0016】
【発明が解決しようとする課題】上述したように、従来
の情報処理装置起動方式では、メモリの初期化処理はB
IOSコードに従いCPUが行う作業であった(図4の
ステップB4参照)。そして、CPUによりフラッシュ
ROM(より一般的には「BIOS記憶手段」)内のB
IOSがメモリに格納された後に、CPUのBIOSコ
ード入手先がフラッシュROMからメモリに変更され
(ステップB8参照)、メモリ内に格納されたBIOS
に基づいてCPUにより残りの初期化処理が行われてい
た(ステップB9参照)。
【0017】このような全体動作に起因して、従来の情
報処理装置起動方式には、以下のa〜cに示すような問
題点があった。
【0018】a.従来の情報処理装置起動方式が適用さ
れる情報処理装置では、メモリ障害時に、当該情報処理
装置の起動ができなくなる。
【0019】b.従来の情報処理装置起動方式による情
報処理装置の起動においては、まずフラッシュROM内
のBIOSがCPUによって取り出され、BIOSの処
理でメモリの初期化が行なわれた後に、BIOSがメモ
リに展開され、その後の初期化処理が行われるという処
理手順が必要であった。ここで、「CPUがフラッシュ
ROMにアクセスする処理時間」が「CPUがメモリに
アクセスする処理時間」よりも非常に遅いため、当該情
報処理装置の立ち上げ時間が大きくなる。
【0020】c.フラッシュROM内のBIOSコード
をCPUから直接アクセスすることが可能なため、フラ
ッシュROM内のBIOSコードがCPUの不正動作に
より破壊される可能性がある。
【0021】また、従来の情報処理装置起動方式では、
BIOS記憶手段(フラッシュROM等)内のBIOS
の書き換えに際して、一旦当該情報処理装置のOSの運
用が停止され、BIOSを書き換えるためのユーティリ
ティが起動され、CPUによりBIOS記憶手段内のB
IOSの内容を書き換える必要があるので、当該情報処
理装置の運用効率が悪化するという問題点があった。
【0022】本発明の目的は、上述の点に鑑み、情報処
理装置の起動時にBIOSをメモリに展開する処理等を
行うための「サービスプロセッサ」と呼ばれる専用のプ
ロセッサを導入することにより、BIOSを格納するメ
モリ領域に障害が発生した場合にBIOSの格納箇所を
障害のないメモリ領域に変更することによってメモリ障
害時(BIOSを格納するメモリ領域の障害時)にも情
報処理装置の起動を可能とし、情報処理装置のOSの運
用を継続したままBIOS記憶手段(フラッシュROM
等)内のBIOSの書換えを可能とする情報処理装置起
動方式を提供することにある。
【0023】なお、本願発明に対する従来技術に関する
特許公報としては、特開昭58−16349号公報,特
開平4−106647号公報,および特開平11−14
3718号公報がある。
【0024】上述の特開昭58−16349号公報に記
載された技術(メモリ拡張代替方式)および特開平4−
106647号公報に記載された技術(メモリ診断方
式)は、障害やエラーに起因してプログラムを別のメモ
リエリアに移動する考え方が提示されている点で本願発
明と類似している。しかし、これらの技術は、「情報処
理装置の起動時にBIOSをメモリに格納するという局
面での処理」に関する技術を提示している本願発明と
は、明確に異なるものである。
【0025】また、上述の特開平11−143718号
公報に記載された技術(BIOS格納並びに制御方法)
は、BIOSのメモリ展開時の処理に関する点で本願発
明と類似している。しかし、この技術は、BIOSの格
納専用のフラッシュROMを使用しないことを1つの特
徴とするものであり、フラッシュROM等のBIOS記
憶手段(通信手段を介してBIOSを供給するコンピュ
ータを含む)の存在を前提としている本願発明とは明確
に異なるものである。
【0026】
【課題を解決するための手段】本発明の情報処理装置起
動方式は、プログラムおよびデータを保持しておくため
のメモリ,前記メモリを制御するメモリコントローラ,
プログラムに記述された命令コードに従い処理を行うC
PU,ならびにプログラムおよびデータの送受信を行う
ためのシステムバスを備える情報処理装置において、前
記情報処理装置の初期化を行うためのBIOSを記憶す
るBIOS記憶手段(フラッシュROM等)と、前記メ
モリの障害情報を保持する障害情報格納手段と、前記情
報処理装置の起動時に前記CPUの処理を抑止した上で
前記メモリを初期化し前記BIOS記憶手段に格納され
たBIOSを前記メモリに展開するサービスプロセッサ
内のBIOS展開手段と、前記メモリコントローラより
通知される障害情報を前記障害情報格納手段に格納し、
前記情報処理装置の起動時に前記障害情報格納手段内の
障害情報に基づき前記BIOS展開手段によりBIOS
が展開されようとしたメモリ領域に障害が発生している
ことを検知した場合に前記メモリ上のBIOSの格納箇
所を障害のないメモリ領域に変更するサービスプロセッ
サ内のメモリ障害対処手段と、前記情報処理装置のOS
の運用を継続したまま前記BIOS記憶手段内のBIO
Sの書換えを行うサービスプロセッサ内のBIOS書換
え手段とを有する。
【0027】ここで、「サービスプロセッサ内のメモリ
障害対処手段および障害情報格納手段」が存在しない場
合や、「サービスプロセッサ内のBIOS書換え手段」
が存在しない場合でも、上記の情報処理装置起動方式は
発明として成立しうる。
【0028】なお、本発明の情報処理装置起動方式は、
プログラムおよびデータを保持しておくためのメモリ,
前記メモリを制御するメモリコントローラ,プログラム
に記述された命令コードに従い処理を行うCPU,なら
びにプログラムおよびデータの送受信を行うために使用
されるシステムバスを備える情報処理装置に設けられ、
前記情報処理装置の初期化を行うためのBIOSを記憶
するBIOS記憶手段および前記メモリの障害情報を保
持する障害情報格納手段を接続しているサービスプロセ
ッサを、前記情報処理装置の起動時に前記CPUの処理
を抑止した上で前記メモリを初期化し前記BIOS記憶
手段に格納されたBIOSを前記メモリに展開するBI
OS展開手段,前記メモリコントローラより通知される
障害情報を前記障害情報格納手段に格納し、前記情報処
理装置の起動時に前記障害情報格納手段内の障害情報に
基づき前記BIOS展開手段によりBIOSが展開され
ようとしたメモリ領域に障害が発生していることを検知
した場合に前記メモリ上のBIOSの格納箇所を障害の
ないメモリ領域に変更するメモリ障害対処手段,および
前記情報処理装置のOSの運用を継続したまま前記BI
OS記憶手段内のBIOSの書換えを行うBIOS書換
え手段として機能させるためのプログラムを記録した記
録媒体として実現することも可能である。
【0029】また、本発明の情報処理装置起動方式は、
プログラムおよびデータを保持しておくためのメモリ,
前記メモリを制御するメモリコントローラ,プログラム
に記述された命令コードに従い処理を行うCPU,なら
びにプログラムおよびデータの送受信を行うために使用
されるシステムバスを備える情報処理装置において、前
記情報処理装置の起動時に前記情報処理装置の初期化を
行うためのBIOSを通信手段を介して前記情報処理装
置に供給するコンピュータと、前記メモリの障害情報を
保持する障害情報格納手段と、前記情報処理装置の起動
時に前記CPUの処理を抑止した上で前記メモリを初期
化し前記コンピュータから供給されるBIOSを前記メ
モリに展開するサービスプロセッサ内のBIOS展開手
段と、前記メモリコントローラより通知される障害情報
を前記障害情報格納手段に格納し、前記情報処理装置の
起動時に前記障害情報格納手段内の障害情報に基づき前
記BIOS展開手段によりBIOSが展開されようとし
たメモリ領域に障害が発生していることを検知した場合
に前記メモリ上のBIOSの格納箇所を障害のないメモ
リ領域に変更するサービスプロセッサ内のメモリ障害対
処手段とを有する構成にすることもできる。
【0030】なお、本発明の情報処理装置起動方式は、
プログラムおよびデータを保持しておくためのメモリ,
前記メモリを制御するメモリコントローラ,プログラム
に記述された命令コードに従い処理を行うCPU,なら
びにプログラムおよびデータの送受信を行うために使用
されるシステムバスを備える情報処理装置に設けられ、
前記情報処理装置の起動時に前記情報処理装置の初期化
を行うためのBIOSを通信手段を介して前記情報処理
装置に供給するコンピュータと前記通信手段を介して接
続されており、前記メモリの障害情報を保持する障害情
報格納手段を接続しているサービスプロセッサを、前記
情報処理装置の起動時に前記CPUの処理を抑止した上
で前記メモリを初期化し前記コンピュータから供給され
るBIOSを前記メモリに展開するBIOS展開手段,
および前記メモリコントローラより通知される障害情報
を前記障害情報格納手段に格納し、前記情報処理装置の
起動時に前記障害情報格納手段内の障害情報に基づき前
記BIOS展開手段によりBIOSが展開されようとし
たメモリ領域に障害が発生していることを検知した場合
に前記メモリ上のBIOSの格納箇所を障害のないメモ
リ領域に変更するメモリ障害対処手段として機能させる
ためのプログラムを記録した記録媒体として実現するこ
とも可能である。
【0031】
【発明の実施の形態】次に、本発明について図面を参照
して詳細に説明する。
【0032】(1) 第1の実施の形態 図1は、本発明の第1の実施の形態に係る情報処理装置
起動方式の構成を示すブロック図である。
【0033】図1を参照すると、本実施の形態に係る情
報処理装置起動方式は、プログラムおよびデータを保持
しておくためのメモリ1と、メモリ1を制御するメモリ
コントローラ2と、プログラムに記述された命令コード
に従い処理を行うCPU3と、メモリコントローラ2,
CPU3,およびサービスプロセッサ5のそれぞれの間
を接続しプログラムおよびデータの送受信を行うために
使用されるシステムバス4と、フラッシュROM6内に
格納されたBIOSをメモリコントローラ2を介してメ
モリ1に格納するサービスプロセッサ5と、本実施の形
態に係る情報処理装置起動方式が適用される情報処理装
置の初期化を行うためのBIOSを記憶するフラッシュ
ROM6(より一般的には「BIOS記憶手段」)と、
サービスプロセッサ5に接続されメモリ1の障害情報を
保持する障害情報格納手段7とを含んで構成されてい
る。
【0034】サービスプロセッサ5は、BIOS展開手
段51と、メモリ障害対処手段52と、BIOS書換え
手段53とを含んで構成されている。
【0035】BIOS展開手段51は、当該情報処理装
置の起動時に、CPU3の処理を抑止した上で、メモリ
1の初期化処理(メモリ1内の各メモリ領域とアドレス
空間との対応付け(例えば、BIOSの格納箇所とBI
OS用空間との対応付け)を含む)を行い、フラッシュ
ROM6に格納されたBIOSをメモリ1に展開(格
納)する。
【0036】メモリ障害対処手段52は、メモリコント
ローラ2より通知される障害情報を障害情報格納手段7
に格納し、当該情報処理装置の起動時に障害情報格納手
段7内の障害情報に基づきBIOS展開手段51により
BIOSが展開されようとしたメモリ領域に障害が発生
していることを検知した場合にメモリ1上のBIOSの
格納箇所を障害のないメモリ領域に変更する。
【0037】BIOS書換え手段53は、当該情報処理
装置のOSの運用を継続したままフラッシュROM6内
のBIOSの書換えを行う。
【0038】図2は、本実施の形態に係る情報処理装置
起動方式、ひいては本発明の情報処理装置起動方式にお
ける障害情報に基づくBIOSの格納箇所の変更処理の
概念を示す図である。
【0039】図3は、本実施の形態に係る情報処理装置
起動方式の処理を示す流れ図である。この処理は、電源
投入ステップA1と、CPU動作抑止ステップA2と、
障害情報入手ステップA3と、メモリ初期化ステップA
4と、BIOSメモリ格納ステップA5と、CPU動作
抑止解除ステップA6と、残存初期化処理実行ステップ
A7と、OSローダ起動ステップA8と、OS起動ステ
ップA9とからなる。
【0040】図4は、先にも言及したように、従来の情
報処理装置起動方式の一例の処理を示す流れ図である。
この処理は、電源投入ステップB1と、CPU実行開始
ステップB2と、CPU初期化処理開始ステップB3
と、メモリ初期化ステップB4と、メモリ障害検出判定
ステップB5と、立ち上げ停止ステップB6と、BIO
Sメモリ格納ステップB7と、BIOS入手先変更ステ
ップB8と、残存初期化処理実行ステップB9と、OS
ローダ起動ステップB10と、OS起動ステップB11
とからなる。この図4と上記の図3とを比較参照するこ
とにより、本実施の形態、ひいては本発明の情報処理装
置起動方式の特徴が明確になる。
【0041】次に、上記のように構成された本実施の形
態に係る情報処理装置起動方式の全体の動作について詳
細に説明する。
【0042】第1に、当該情報処理装置の起動時におけ
る本実施の形態に係る情報処理装置起動方式の動作につ
いて説明する。
【0043】まず、本実施の形態に係る情報処理装置起
動方式が適用される情報処理装置の電源の投入(図3の
ステップA1)が行われると、サービスプロセッサ5内
のBIOS展開手段51は、CPU3が何もしないよう
に、CPU1の処理(動作)を抑止する(ステップA
2)。
【0044】そして、サービスプロセッサ5は、障害情
報格納手段7よりメモリ1の障害情報を入手する(ステ
ップA3)。
【0045】障害情報格納手段7には、これより前の立
ち上げ(当該情報処理装置の起動)や当該情報処理装置
の運用中においてメモリコントローラ2で検出されたメ
モリ1の障害発生箇所を示す障害情報が格納されてい
る。すなわち、これより前の立ち上げ時や運用時におい
て、メモリコントローラ2がメモリ1の一部(メモリ領
域)に障害を検出した場合には、メモリコントローラ2
よりサービスプロセッサ5内のメモリ障害対処手段52
に障害発生箇所を示す障害情報が通知され、この障害情
報がメモリ障害対処手段52により障害情報格納手段7
に格納され、障害情報格納手段7により当該障害情報が
保持されている。上記のように、サービスプロセッサ5
は、このような障害情報を今回の立ち上げ時に入手す
る。
【0046】次に、サービスプロセッサ5内のBIOS
展開手段51は、メモリコントローラ2を制御し、メモ
リ1の初期化処理を起動する(ステップA4)。
【0047】ステップA4のメモリ1の初期化処理に際
して、メモリ障害対処手段52は、ステップA3で障害
情報格納手段7から入手した障害情報(今回の初期化処
理の過程で検出された障害発生箇所を示す情報を含む)
に基づいて、次のような処理を行う(図2参照)。
【0048】すなわち、フラッシュROM6に格納され
ているBIOSをメモリ1に展開するための格納箇所
(メモリ領域)が障害発生箇所に該当する場合には、当
該格納箇所をメモリ1の障害が検出されていない箇所
(メモリ領域)に変更する。
【0049】また、そのように変更した新たなBIOS
の格納箇所に対応するメモリアドレスの割り振り(割り
当て)をBIOS用空間に変更する。このようにして、
BIOS用空間が障害のないメモリ領域に確保されるよ
うに、メモリ1の初期化を実現する。
【0050】上記のようなメモリ障害対処手段52の処
理により、予め決められているBIOSを格納するため
のメモリ領域においてメモリ1の障害が発生した場合に
も、当該情報処理装置の立ち上げができなくなることを
避けることが可能となる。
【0051】サービスプロセッサ5内のBIOS展開手
段51は、ステップA4におけるメモリ1の初期化処理
が完了すると、フラッシュROM6内に格納されている
BIOS(BIOSのプログラム全体)を読み出し、当
該BIOSをメモリ1内の所定のメモリ領域(上記のメ
モリ1の初期化処理でBIOSの格納箇所として割り当
てられたメモリ領域)に格納する(ステップA5)。こ
のときに、上述のようにBIOSの格納箇所は障害が発
生していないことが保証されている。
【0052】ここで、従来の情報処理装置起動方式にお
ける全体動作では、先に述べたように(図4参照)、上
記の図3に示す処理とは処理内容が大きく異なり、メモ
リ障害時には情報処理装置の起動ができないという問題
点があった。これは、先にも述べたように、従来の情報
処理装置起動方式では、メモリの初期化処理はBIOS
コードに従いCPUが行う作業であったからである(図
4のステップB4参照)。
【0053】これに対して、本実施の形態、ひいては本
発明においては、サービスプロセッサ5がメモリ1の初
期化処理を行う(ステップA4参照)。したがって、本
発明の情報処理装置起動方式では、上記のようにメモリ
障害が生じても情報処理装置の起動が可能となる。ま
た、BIOSにおいては、メモリ1を初期化するための
プログラムが不要となる(この点も従来技術とは異な
る)。
【0054】さて、サービスプロセッサ5は、BIOS
がメモリ1内に格納されたら、CPU3の処理の抑止を
解除する(ステップA6)。これにより、CPU3は、
メモリ1内のBIOSコードの読み取りを開始し、当該
BIOSコードに従い以降の初期化処理(残存する当該
情報処理装置の初期化処理)を実行する(ステップA
7)。
【0055】こうして、当該情報処理装置の初期化処理
が行われ、OSローダが起動され(ステップA8)、当
該OSローダによりOSが起動される(ステップA
9)。
【0056】第2に、当該情報処理装置のOSの運用中
におけるBIOSの書換えに関する本実施の形態に係る
情報処理装置起動方式の動作について説明する。
【0057】従来の情報処理装置起動方式では、情報処
理装置の初期化を行うためのBIOSの書き換えに際し
ては、一旦当該情報処理装置のOSの運用を停止させ、
BIOSを書き換えるためのユーティリティを起動し、
CPUによりBIOS記憶手段(フラッシュROM等)
内のBIOSの内容を書き換える必要があった。
【0058】これに対して、本実施の形態、ひいては本
発明の情報処理装置起動方式では、OSの運用には関与
していないサービスプロセッサ5内のBIOS書換え手
段53が、CPU3によるOSの運用を継続させたま
ま、フラッシュROM6内のBIOSの内容を書き換え
る。
【0059】ところで、上述の本実施の形態に係る情報
処理装置起動方式には、以下のaおよびbに示す変形形
態が考えられる。
【0060】a.第1に、サービスプロセッサ5内のメ
モリ障害対処手段52および障害情報格納手段7が存在
しない形態が考えられる。この場合には、図3に示す一
連の処理において、ステップA3における障害情報の入
手処理が存在せず、ステップA4におけるメモリ1の初
期化処理において「障害情報に基づくBIOS格納箇所
の変更処理」が行われない。
【0061】b.第2に、サービスプロセッサ5内のB
IOS書換え手段53が存在しない形態が考えられる。
この場合においても、「当該情報処理装置の起動時にお
ける動作」は、上記の本実施の形態に係る情報処理装置
起動方式における動作と同様になる。
【0062】(2) 第2の実施の形態 図5は、本発明の第2の実施の形態に係る情報処理装置
起動方式の構成を示すブロック図である。
【0063】図5を参照すると、本実施の形態に係る情
報処理装置起動方式は、プログラムおよびデータを保持
しておくためのメモリ501と、メモリ501を制御す
るメモリコントローラ502と、プログラムに記述され
た命令コードに従い処理を行うCPU503と、メモリ
コントローラ502,CPU503,およびサービスプ
ロセッサ505のそれぞれの間を接続しプログラムおよ
びデータの送受信を行うために使用されるシステムバス
504と、フラッシュROM506内に格納されたBI
OSをメモリコントローラ502を介してメモリ501
に格納するサービスプロセッサ505と、本実施の形態
に係る情報処理装置起動方式が適用される情報処理装置
の初期化を行うためのBIOSを記憶するフラッシュR
OM506(より一般的には「BIOS記憶手段」)
と、サービスプロセッサ505に接続されメモリ501
の障害情報を保持する障害情報格納手段507と、サー
ビスプロセッサ505と外部との通信を行うために使用
される通信手段508と、フラッシュROM506内の
BIOSを書き換えるための情報を通信手段508を介
して外部から供給するPC(Personal Com
puter)509とを含んで構成されている。なお、
PC509は、より一般的な表現をすると、「コンピュ
ータ」ということになる。
【0064】サービスプロセッサ505は、BIOS展
開手段551と、メモリ障害対処手段552と、BIO
S書換え手段553とを含んで構成されている。
【0065】BIOS展開手段551は、当該情報処理
装置の起動時に、CPU503の処理を抑止した上で、
メモリ501の初期化処理(メモリ501内の各メモリ
領域とアドレス空間との対応付け(例えば、BIOSの
格納箇所とBIOS用空間との対応付け)を含む)を行
い、フラッシュROM506に格納されたBIOSをメ
モリ501に展開(格納)する。
【0066】メモリ障害対処手段552は、メモリコン
トローラ502より通知される障害情報を障害情報格納
手段507に格納し、当該情報処理装置の起動時に障害
情報格納手段507内の障害情報に基づきBIOS展開
手段551によりBIOSが展開されようとしたメモリ
領域に障害が発生していることを検知した場合にメモリ
501上のBIOSの格納箇所を障害のないメモリ領域
に変更する。
【0067】BIOS書換え手段553は、PC509
からの情報に基づき、当該情報処理装置のOSの運用を
継続したままフラッシュROM506内のBIOSの書
換えを行う。
【0068】次に、上記のように構成された本実施の形
態に係る情報処理装置起動方式の動作について説明す
る。
【0069】当該情報処理装置の起動時における本実施
の形態に係る情報処理装置起動方式の動作は、上記の第
1の実施の形態に係る情報処理装置起動方式の動作と同
様なものになる。したがって、ここでは、当該情報処理
装置のOSの運用中におけるBIOSの書換えに関する
本実施の形態に係る情報処理装置起動方式の動作につい
てのみ説明する。
【0070】本実施の形態に係る情報処理装置起動方式
は、サービスプロセッサ505とPC509との間の通
信を行うために使用される通信手段508を備えてい
る。この通信手段508は、例えば、TCP/IP(T
ransmission Control Proto
col/Internet Protocol)による
通信を可能にする(このことは、後述する第3の実施の
形態においても同様である)。
【0071】当該情報処理装置のOSの運用中にフラッ
シュROM506内のBIOSを置き換える必要がある
場合には、PC509は、上記のような通信手段508
を介してサービスプロセッサ505にアクセスする。そ
して、サービスプロセッサ505内のBIOS書換え手
段553に対して、BIOSの書換えの指示および書換
え内容を供給する。
【0072】サービスプロセッサ505内のBIOS書
換え手段553は、当該書換え指示および当該書換え内
容に基づき、OSの運用に影響を与えずに、フラッシュ
ROM506に格納されたBIOSの書換え(BIOS
の置換え)を行う。
【0073】これにより、当該情報処理装置の次回の立
ち上げ時には、上記のようにして置き換えられたフラッ
シュROM506内のBIOSがメモリ501に格納さ
れ使用されることになる。
【0074】なお、本実施の形態に対しても、上記の第
1の実施の形態に対する変形形態のaと同様の変形形態
(サービスプロセッサ505内のメモリ障害対処手段5
52および障害情報格納手段507が存在しない形態)
が考えられる。
【0075】(3) 第3の実施の形態 図6は、本発明の第3の実施の形態に係る情報処理装置
起動方式の構成を示すブロック図である。
【0076】図6を参照すると、本実施の形態に係る情
報処理装置起動方式は、プログラムおよびデータを保持
しておくためのメモリ601と、メモリ601を制御す
るメモリコントローラ602と、プログラムに記述され
た命令コードに従い処理を行うCPU603と、メモリ
コントローラ602,CPU603,およびサービスプ
ロセッサ605のそれぞれの間を接続しプログラムおよ
びデータの送受信を行うために使用されるシステムバス
604と、通信手段608を介してPC609から供給
されるBIOSをメモリコントローラ602お介してメ
モリ601に格納するサービスプロセッサ605と、サ
ービスプロセッサ605に接続されメモリ601の障害
情報を保持する障害情報格納手段607と、サービスプ
ロセッサ605と外部との通信を行うために使用される
通信手段608と、本実施の形態に係る情報処理装置起
動方式が適用される情報処理装置の初期化を行うための
BIOSを通信手段608を介して外部からサービスプ
ロセッサ605に供給するPC609とを含んで構成さ
れている。なお、PC609は、より一般的な表現をす
ると、「コンピュータ」ということになる。
【0077】サービスプロセッサ605は、BIOS展
開手段651と、メモリ障害対処手段652とを含んで
構成されている。
【0078】BIOS展開手段651は、当該情報処理
装置の起動時に、CPU603の処理を抑止した上で、
メモリ601の初期化処理(メモリ601内の各メモリ
領域とアドレス空間との対応付け(例えば、BIOSの
格納箇所とBIOS用空間との対応付け)を含む)を行
い、通信手段608を介してPC609から供給された
BIOSをメモリ601に展開(格納)する。
【0079】メモリ障害対処手段652は、メモリコン
トローラ602より通知される障害情報を障害情報格納
手段607に格納し、当該情報処理装置の起動時に障害
情報格納手段607内の障害情報に基づきBIOS展開
手段651によりBIOSが展開されようとしたメモリ
領域に障害が発生していることを検知した場合にメモリ
601上のBIOSの格納箇所を障害のないメモリ領域
に変更する。
【0080】次に、上記のように構成された本実施の形
態に係る情報処理装置起動方式の動作について説明す
る。
【0081】当該情報処理装置の起動時における本実施
の形態に係る情報処理装置起動方式の動作は、上記の第
1の実施の形態に係る情報処理装置起動方式の動作とほ
ぼ同様なものになる。ただし、下記の点が第1の実施の
形態における動作(図3参照)とは相違している。
【0082】すなわち、本実施の形態に係る情報処理装
置起動方式では、図3中のステップA5の処理に代え
て、次のような処理が行われる。つまり、メモリ601
の初期化が完了すると、サービスプロセッサ605内の
BIOS展開手段651は、BIOSを供給するPC6
09から、通信手段608を介してBIOSを入手し、
入手したBIOSをメモリ601内の所定のメモリ領域
(メモリ601の初期化処理でBIOSの格納箇所とし
て割り当てられたメモリ領域)に格納する。
【0083】なお、本実施の形態に対しても、上記の第
1の実施の形態に対する変形形態のaと同様の変形形態
(サービスプロセッサ605内のメモリ障害対処手段6
52および障害情報格納手段607が存在しない形態)
が考えられる。
【0084】(4) 第4の実施の形態 図7は、本発明の第4の実施の形態に係る情報処理装置
起動方式の構成を示すブロック図である。
【0085】図7を参照すると、本発明の第4の実施の
形態に係る情報処理装置起動方式は、図1に示した第1
の実施の形態に係る情報処理装置起動方式に対して、情
報処理装置起動処理プログラムを記録した記録媒体70
を備える点が異なっている。この記録媒体70は、磁気
ディスク,半導体メモリ,その他の記録媒体であってよ
い。
【0086】情報処理装置起動処理プログラムは、記録
媒体70からサービスプロセッサ5(BIOS展開手段
51,メモリ障害対処手段52,およびBIOS書換え
手段53を有し、システムバス4,フラッシュROM
6,障害情報格納手段7と接続しているプロセッサ)に
読み込まれ、当該サービスプロセッサ5の動作をBIO
S展開手段51,メモリ障害対処手段52,およびBI
OS書換え手段53として制御する。情報処理装置起動
処理プログラムの制御によるサービスプロセッサ5の動
作は、第1の実施の形態におけるサービスプロセッサ5
の動作と全く同様になるので、その詳しい説明を割愛す
る。
【0087】(5) 第5の実施の形態 図8は、本発明の第5の実施の形態に係る情報処理装置
起動方式の構成を示すブロック図である。
【0088】図8を参照すると、本発明の第5の実施の
形態に係る情報処理装置起動方式は、図6に示した第3
の実施の形態に係る情報処理装置起動方式に対して、情
報処理装置起動処理プログラムを記録した記録媒体80
を備える点が異なっている。この記録媒体80は、磁気
ディスク,半導体メモリ,その他の記録媒体であってよ
い。
【0089】情報処理装置起動処理プログラムは、記録
媒体80からサービスプロセッサ605(BIOS展開
手段651およびメモリ障害対処手段652を有し、シ
ステムバス604および障害情報格納手段607と接続
しており、通信手段608を介してPC609と接続し
ているプロセッサ)に読み込まれ、当該サービスプロセ
ッサ605の動作をBIOS展開手段651およびメモ
リ障害対処手段652として制御する。情報処理装置起
動処理プログラムの制御によるサービスプロセッサ60
5の動作は、第3の実施の形態におけるサービスプロセ
ッサ605の動作と全く同様になるので、その詳しい説
明を割愛する。
【0090】
【発明の効果】以上説明したように、本発明によると、
以下に示すような効果が生じる。
【0091】第1の効果は、BIOSを格納するメモリ
内の格納箇所(メモリ領域)に障害が発生した場合で
も、情報処理装置の起動が可能になるということであ
る。
【0092】このような効果が生じる理由は、本発明の
情報処理装置起動方式においては、CPUとは別にサー
ビスプロセッサという専用のプロセッサを備えているた
めである。サービスプロセッサを備えていることによ
り、情報処理装置の起動時に、BIOSの格納場所を障
害のないメモリ部分に変更することが可能となり、上記
の効果が生じる。
【0093】第2の効果は、BIOSの処理としてメモ
リの初期化処理をプログラムする必要がなくなるという
ことである。これにより、BIOSを格納するためのB
IOS記憶手段(フラッシュROM等)の容量を削減す
ることができる。
【0094】このような効果が生じる理由は、本発明の
情報処理装置起動方式においては、サービスプロセッサ
を備えているため、メモリの初期化処理については、こ
のサービスプロセッサに行わせることができるためであ
る。
【0095】第3の効果は、本発明の情報処理装置起動
方式が適用される情報処理装置の起動において、起動処
理時間の短縮を図ることができるということである。
【0096】このような効果が生じる理由は、本発明の
情報処理装置起動方式においては、CPUの起動の前に
メモリの初期化処理をサービスプロセッサが行い、BI
OSが予めフラッシュROM(より一般的な表現では
「BIOS記憶手段」)からメモリに格納されているた
め、CPUが起動する際にはメモリが全て使用できる状
態になっているためである。従来の情報処理装置起動方
式においては、まずフラッシュROM内のBIOSをC
PUが取り出し、BIOSによりメモリの初期化を行っ
た後に、BIOSをメモリに展開するという処理が必要
であった。これに対して、本発明の情報処理装置起動方
式では、この部分の処理が予めサービスプロセッサによ
り行われるため、起動処理時間が短縮される。
【0097】第4の効果は、フラッシュROM等のBI
OS記憶手段内のBIOSコードをOS上の処理によっ
て壊される可能性が少なくなるということである。
【0098】このような効果が生じる理由は、本発明の
情報処理装置起動方式においては、CPUが直接BIO
S記憶手段にアクセスすることはなく、BIOS記憶手
段内の内容はサービスプロセッサを介して更新され、ま
たサービスプロセッサによりメモリに格納されるので、
メモリ上のデータを壊されたとしても、再度立ち上げ直
すことにより、メモリ上にあるBIOSデータの内容を
元に戻すことが可能となるからである。
【0099】第5の効果は、情報処理装置のOSの運用
中においても、BIOS記憶手段(フラッシュROM
等)に格納されたBIOSの書換え処理を行うことがで
きるということである。
【0100】このような効果が生じる理由は、本発明の
情報処理装置起動方式においては、OSの運用を行うC
PUとは別にサービスプロセッサを備えているためであ
る。すなわち、OSの運用とは別に、サービスプロセッ
サによりBIOS記憶手段内に格納されているBIOS
の書換え処理を行うことができるからである。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態に係る情報処理装置
起動方式の構成を示すブロック図である。
【図2】本発明の情報処理装置起動方式における障害情
報に基づくBIOSの格納箇所の変更処理の概念を示す
図である。
【図3】図1に示す情報処理装置起動方式の処理を示す
流れ図である。
【図4】従来の情報処理装置起動方式の一例(図9に示
す情報処理装置起動方式)の処理を示す流れ図である。
【図5】本発明の第2の実施の形態に係る情報処理装置
起動方式の構成を示すブロック図である。
【図6】本発明の第3の実施の形態に係る情報処理装置
起動方式の構成を示すブロック図である。
【図7】本発明の第4の実施の形態に係る情報処理装置
起動方式の構成を示すブロック図である。
【図8】本発明の第5の実施の形態に係る情報処理装置
起動方式の構成を示すブロック図である。
【図9】従来の情報処理装置起動方式の一例の構成を示
すブロック図である。
【符号の説明】
1,501,601 メモリ 2,502,602 メモリコントローラ 3,503,603 CPU 4,504,604 システムバス 5,505,605 サービスプロセッサ 6,506 フラッシュROM 7,507,607 障害情報格納手段 51,551,651 BIOS展開手段 52,552,652 メモリ障害対処手段 53,553 BIOS書換え手段 70,80 記録媒体 508,608 通信手段 509,609 PC

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】 プログラムおよびデータを保持しておく
    ためのメモリ,前記メモリを制御するメモリコントロー
    ラ,プログラムに記述された命令コードに従い処理を行
    うCPU,ならびにプログラムおよびデータの送受信を
    行うために使用されるシステムバスを備える情報処理装
    置において、前記情報処理装置の初期化を行うためのB
    IOSを記憶するBIOS記憶手段と、前記メモリの障
    害情報を保持する障害情報格納手段と、前記情報処理装
    置の起動時に前記CPUの処理を抑止した上で前記メモ
    リを初期化し前記BIOS記憶手段に格納されたBIO
    Sを前記メモリに展開するサービスプロセッサ内のBI
    OS展開手段と、前記メモリコントローラより通知され
    る障害情報を前記障害情報格納手段に格納し、前記情報
    処理装置の起動時に前記障害情報格納手段内の障害情報
    に基づき前記BIOS展開手段によりBIOSが展開さ
    れようとしたメモリ領域に障害が発生していることを検
    知した場合に前記メモリ上のBIOSの格納箇所を障害
    のないメモリ領域に変更するサービスプロセッサ内のメ
    モリ障害対処手段とを有することを特徴とする情報処理
    装置起動方式。
  2. 【請求項2】 プログラムおよびデータを保持しておく
    ためのメモリ,前記メモリを制御するメモリコントロー
    ラ,プログラムに記述された命令コードに従い処理を行
    うCPU,ならびにプログラムおよびデータの送受信を
    行うために使用されるシステムバスを備える情報処理装
    置において、前記情報処理装置の初期化を行うためのB
    IOSを記憶するBIOS記憶手段と、前記情報処理装
    置の起動時に前記CPUの処理を抑止した上で前記メモ
    リを初期化し前記BIOS記憶手段に格納されたBIO
    Sを前記メモリに展開するサービスプロセッサ内のBI
    OS展開手段と、前記情報処理装置のOSの運用を継続
    したまま前記BIOS記憶手段内のBIOSの書換えを
    行うサービスプロセッサ内のBIOS書換え手段とを有
    することを特徴とする情報処理装置起動方式。
  3. 【請求項3】 プログラムおよびデータを保持しておく
    ためのメモリ,前記メモリを制御するメモリコントロー
    ラ,プログラムに記述された命令コードに従い処理を行
    うCPU,ならびにプログラムおよびデータの送受信を
    行うためのシステムバスを備える情報処理装置におい
    て、前記情報処理装置の初期化を行うためのBIOSを
    記憶するBIOS記憶手段と、前記メモリの障害情報を
    保持する障害情報格納手段と、前記情報処理装置の起動
    時に前記CPUの処理を抑止した上で前記メモリを初期
    化し前記BIOS記憶手段に格納されたBIOSを前記
    メモリに展開するサービスプロセッサ内のBIOS展開
    手段と、前記メモリコントローラより通知される障害情
    報を前記障害情報格納手段に格納し、前記情報処理装置
    の起動時に前記障害情報格納手段内の障害情報に基づき
    前記BIOS展開手段によりBIOSが展開されようと
    したメモリ領域に障害が発生していることを検知した場
    合に前記メモリ上のBIOSの格納箇所を障害のないメ
    モリ領域に変更するサービスプロセッサ内のメモリ障害
    対処手段と、前記情報処理装置のOSの運用を継続した
    まま前記BIOS記憶手段内のBIOSの書換えを行う
    サービスプロセッサ内のBIOS書換え手段とを有する
    ことを特徴とする情報処理装置起動方式。
  4. 【請求項4】 BIOS書換え手段に対するBIOSの
    書換えの指示および書換え内容を通信手段を介して供給
    するコンピュータを有することを特徴とする請求項2ま
    たは請求項3記載の情報処理装置起動方式。
  5. 【請求項5】 BIOS記憶手段がフラッシュROMで
    実現されることを特徴とする請求項1,請求項2,請求
    項3,または請求項4記載の情報処理装置起動方式。
  6. 【請求項6】 プログラムおよびデータを保持しておく
    ためのメモリ,前記メモリを制御するメモリコントロー
    ラ,プログラムに記述された命令コードに従い処理を行
    うCPU,ならびにプログラムおよびデータの送受信を
    行うために使用されるシステムバスを備える情報処理装
    置において、前記情報処理装置の起動時に前記情報処理
    装置の初期化を行うためのBIOSを通信手段を介して
    前記情報処理装置に供給するコンピュータと、前記メモ
    リの障害情報を保持する障害情報格納手段と、前記情報
    処理装置の起動時に前記CPUの処理を抑止した上で前
    記メモリを初期化し前記コンピュータから供給されるB
    IOSを前記メモリに展開するサービスプロセッサ内の
    BIOS展開手段と、前記メモリコントローラより通知
    される障害情報を前記障害情報格納手段に格納し、前記
    情報処理装置の起動時に前記障害情報格納手段内の障害
    情報に基づき前記BIOS展開手段によりBIOSが展
    開されようとしたメモリ領域に障害が発生していること
    を検知した場合に前記メモリ上のBIOSの格納箇所を
    障害のないメモリ領域に変更するサービスプロセッサ内
    のメモリ障害対処手段とを有することを特徴とする情報
    処理装置起動方式。
  7. 【請求項7】 プログラムおよびデータを保持しておく
    ためのメモリ,前記メモリを制御するメモリコントロー
    ラ,プログラムに記述された命令コードに従い処理を行
    うCPU,ならびにプログラムおよびデータの送受信を
    行うために使用されるシステムバスを備える情報処理装
    置に設けられ、前記情報処理装置の初期化を行うための
    BIOSを記憶するBIOS記憶手段および前記メモリ
    の障害情報を保持する障害情報格納手段を接続している
    サービスプロセッサを、前記情報処理装置の起動時に前
    記CPUの処理を抑止した上で前記メモリを初期化し前
    記BIOS記憶手段に格納されたBIOSを前記メモリ
    に展開するBIOS展開手段,前記メモリコントローラ
    より通知される障害情報を前記障害情報格納手段に格納
    し、前記情報処理装置の起動時に前記障害情報格納手段
    内の障害情報に基づき前記BIOS展開手段によりBI
    OSが展開されようとしたメモリ領域に障害が発生して
    いることを検知した場合に前記メモリ上のBIOSの格
    納箇所を障害のないメモリ領域に変更するメモリ障害対
    処手段,および前記情報処理装置のOSの運用を継続し
    たまま前記BIOS記憶手段内のBIOSの書換えを行
    うBIOS書換え手段として機能させるためのプログラ
    ムを記録した記録媒体。
  8. 【請求項8】 プログラムおよびデータを保持しておく
    ためのメモリ,前記メモリを制御するメモリコントロー
    ラ,プログラムに記述された命令コードに従い処理を行
    うCPU,ならびにプログラムおよびデータの送受信を
    行うために使用されるシステムバスを備える情報処理装
    置に設けられ、前記情報処理装置の起動時に前記情報処
    理装置の初期化を行うためのBIOSを通信手段を介し
    て前記情報処理装置に供給するコンピュータと前記通信
    手段を介して接続されており、前記メモリの障害情報を
    保持する障害情報格納手段を接続しているサービスプロ
    セッサを、前記情報処理装置の起動時に前記CPUの処
    理を抑止した上で前記メモリを初期化し前記コンピュー
    タから供給されるBIOSを前記メモリに展開するBI
    OS展開手段,および前記メモリコントローラより通知
    される障害情報を前記障害情報格納手段に格納し、前記
    情報処理装置の起動時に前記障害情報格納手段内の障害
    情報に基づき前記BIOS展開手段によりBIOSが展
    開されようとしたメモリ領域に障害が発生していること
    を検知した場合に前記メモリ上のBIOSの格納箇所を
    障害のないメモリ領域に変更するメモリ障害対処手段と
    して機能させるためのプログラムを記録した記録媒体。
JP24067399A 1999-08-27 1999-08-27 情報処理装置起動方式 Pending JP2001067229A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24067399A JP2001067229A (ja) 1999-08-27 1999-08-27 情報処理装置起動方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24067399A JP2001067229A (ja) 1999-08-27 1999-08-27 情報処理装置起動方式

Publications (1)

Publication Number Publication Date
JP2001067229A true JP2001067229A (ja) 2001-03-16

Family

ID=17063013

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24067399A Pending JP2001067229A (ja) 1999-08-27 1999-08-27 情報処理装置起動方式

Country Status (1)

Country Link
JP (1) JP2001067229A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014130562A (ja) * 2012-12-27 2014-07-10 Giga-Byte Technology Co Ltd 基本入出力システムがアップデート可能な電子装置及びアップデート方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0816408A (ja) * 1994-06-29 1996-01-19 Mitsubishi Electric Corp 情報処理装置
JPH10333893A (ja) * 1997-05-30 1998-12-18 Nec Eng Ltd システム構成制御装置及びシステム構成制御方法並びにシステム構成制御プログラムを記録した記録媒体
JPH113290A (ja) * 1997-06-11 1999-01-06 Hitachi Ltd メモリ制御方式
JPH11143717A (ja) * 1997-11-14 1999-05-28 Mitsubishi Electric Corp 基本ソフトウエアロード方式

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0816408A (ja) * 1994-06-29 1996-01-19 Mitsubishi Electric Corp 情報処理装置
JPH10333893A (ja) * 1997-05-30 1998-12-18 Nec Eng Ltd システム構成制御装置及びシステム構成制御方法並びにシステム構成制御プログラムを記録した記録媒体
JPH113290A (ja) * 1997-06-11 1999-01-06 Hitachi Ltd メモリ制御方式
JPH11143717A (ja) * 1997-11-14 1999-05-28 Mitsubishi Electric Corp 基本ソフトウエアロード方式

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014130562A (ja) * 2012-12-27 2014-07-10 Giga-Byte Technology Co Ltd 基本入出力システムがアップデート可能な電子装置及びアップデート方法
US9256443B2 (en) 2012-12-27 2016-02-09 Giga-Byte Technology Co., Ltd. Electronic device having updatable bios and bios updating method thereof

Similar Documents

Publication Publication Date Title
US6807630B2 (en) Method for fast reinitialization wherein a saved system image of an operating system is transferred into a primary memory from a secondary memory
JP5119686B2 (ja) 情報処理装置および設定方法
TW446864B (en) Automatic BIOS backup method
US20040255106A1 (en) Recovery of operating system configuration data by firmware of computer system
EP1873638A1 (en) Portable apparatus supporting multiple operating systems and supporting method therefor
US20040015941A1 (en) Information-processing apparatus equipped with nonvolatile memory device and firmware-updating method for use in the apparatus
JP2003099268A (ja) 選択された機能を有するオペレーティングシステムを作成し使用する方法及びシステム
TWI498822B (zh) 可更新基本輸入輸出系統的電子裝置及其基本輸入輸出系統的更新方法
EP1691281B1 (en) Memory dump program boot method
JPH10307726A (ja) 起動エラー時におけるファームウェアリカバリ方式
WO2000054133A1 (en) Information processor, method for saving/loading data, and information recorded medium
JP2004054616A (ja) ファームウェア自動修復機能を有する情報処理装置
JP2001067229A (ja) 情報処理装置起動方式
JP2000357093A (ja) コンピュータシステムおよび不揮発性メモリの書き換え方法
JP2003044284A (ja) コンピュータ装置の起動方法および起動用プログラム
WO2008048581A1 (en) A processing device operation initialization system
JPH10187454A (ja) Bios書き換え方式
JP2002049509A (ja) データ処理システム
JP2005050079A (ja) サーバ装置、bios更新プログラム、初期起動プログラム、及びbios更新方法
US20040236932A1 (en) Apparatus and method for firmware upgrade in microprocessor-based processing units
JP3308920B2 (ja) 情報処理装置
JP2003122575A (ja) 情報処理装置
JP2001273143A (ja) 電子制御装置
JP2000200193A (ja) デ―タ処理装置
CN119376800B (zh) 一种多固件加载优化方法及相应的嵌入式系统

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040304