[go: up one dir, main page]

JP2001060838A - Composite parts - Google Patents

Composite parts

Info

Publication number
JP2001060838A
JP2001060838A JP11236027A JP23602799A JP2001060838A JP 2001060838 A JP2001060838 A JP 2001060838A JP 11236027 A JP11236027 A JP 11236027A JP 23602799 A JP23602799 A JP 23602799A JP 2001060838 A JP2001060838 A JP 2001060838A
Authority
JP
Japan
Prior art keywords
varistor
inductor
composite component
static electricity
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11236027A
Other languages
Japanese (ja)
Other versions
JP3211816B2 (en
Inventor
Tomoo Takazawa
知生 高澤
Seiji Sakai
清司 坂井
Takaaki Oi
隆明 大井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP23602799A priority Critical patent/JP3211816B2/en
Publication of JP2001060838A publication Critical patent/JP2001060838A/en
Application granted granted Critical
Publication of JP3211816B2 publication Critical patent/JP3211816B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Coils Or Transformers For Communication (AREA)
  • Filters And Equalizers (AREA)

Abstract

(57)【要約】 【課題】 十分な静電気抑制効果を有し、かつ、高周波
信号の波形の歪みの小さい小型の複合部品を提供する。 【解決手段】 複合部品1は、バリスタ3とインダクタ
4からなる並列回路5に、さらに、バリスタ2を電気的
に直列に接続した回路構成を有している。バリスタ2と
並列回路5との直列回路の両端に、それぞれ入出力電極
10とグランド電極11が電気的に接続されている。
(57) [Problem] To provide a small composite component having a sufficient static electricity suppressing effect and having a small waveform distortion of a high-frequency signal. A composite component (1) has a circuit configuration in which a varistor (2) is electrically connected in series to a parallel circuit (5) including a varistor (3) and an inductor (4). An input / output electrode 10 and a ground electrode 11 are electrically connected to both ends of a series circuit of the varistor 2 and the parallel circuit 5, respectively.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、複合部品、特に、
バリスタ素子を有した複合部品に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a composite part,
The present invention relates to a composite component having a varistor element.

【0002】[0002]

【従来の技術】近年、IC、LSI等の半導体デバイス
は、高集積化のため、静電気に対して更に弱くなってい
る。この静電気対策として、バリスタ等の電子部品が使
用されている。また、これとは別に、図6に示す回路構
成を有する複合部品60も提案されている。該複合部品
60は、一つのインダクタ53と二つのバリスタからな
るπ型回路を有している。図6において、50は入力電
極、51は出力電極、52はグランド電極である。
2. Description of the Related Art In recent years, semiconductor devices such as ICs and LSIs have become more vulnerable to static electricity due to higher integration. As a countermeasure against this static electricity, electronic components such as a varistor are used. Apart from this, a composite component 60 having a circuit configuration shown in FIG. 6 has also been proposed. The composite component 60 has a π-type circuit including one inductor 53 and two varistors. In FIG. 6, 50 is an input electrode, 51 is an output electrode, and 52 is a ground electrode.

【0003】[0003]

【発明が解決しようとする課題】ところで、ハードディ
スク等の装置における高周波でかつ高品位(波形歪みが
ない)の信号を使用する高速信号ラインにおいて、静電
気対策が必要な用途が増えてきている。このような用途
では、静電気が加わっていない通常作動状態では信号周
波数領域で高インピーダンスであり、かつ静電気に対し
ては、装置に対し十分な保護効果を有する部品が必要と
される。しかしながら、バリスタは容量成分をもつた
め、静電気が加わっていない通常作動状態では、高周波
領域でインピーダンスが小さくなり、信号波形を歪ませ
る問題があった。また、容量値を小さくすることで高周
波でのインピーダンスを小さくすることは、バリスタの
サージ耐量を小さくしてしまうという問題があった。ま
た、図6に示した従来の複合部品60は、静電気が加わ
っていない通常作動状態では、高周波でのインピーダン
スが小さくなり、これも信号波形を歪ませる問題があっ
た。
In high-speed signal lines using high-frequency and high-quality (no waveform distortion) signals in devices such as hard disks, applications requiring measures against static electricity are increasing. In such an application, a component that has a high impedance in a signal frequency region in a normal operation state where no static electricity is applied and has a sufficient protective effect on the device against static electricity is required. However, since the varistor has a capacitance component, in a normal operation state in which static electricity is not applied, the impedance becomes small in a high frequency region, and there is a problem that a signal waveform is distorted. Also, reducing the impedance at high frequencies by reducing the capacitance value has the problem of reducing the surge withstand capability of the varistor. Further, the conventional composite component 60 shown in FIG. 6 has a problem that the impedance at a high frequency becomes small in a normal operation state where no static electricity is applied, which also distorts a signal waveform.

【0004】そこで、本発明の目的は、十分な静電気抑
制効果を有し、かつ、高周波信号の波形の歪みの小さい
小型の複合部品を提供することにある。
SUMMARY OF THE INVENTION It is an object of the present invention to provide a small composite component having a sufficient static electricity suppressing effect and having a small waveform distortion of a high-frequency signal.

【0005】[0005]

【課題を解決するための手段】以上の目的を達成するた
め、本発明に係る複合部品は、(a)第1のバリスタと
インダクタからなる並列回路と、(b)前記並列回路に
電気的に直列に接続された第2のバリスタと、(c)前
記第2のバリスタと前記並列回路との直列回路の両端に
接続された入出力電極及びグランド電極と、を備えたこ
とを特徴とする。
In order to achieve the above object, a composite part according to the present invention comprises: (a) a parallel circuit comprising a first varistor and an inductor; and (b) an electrically connected parallel circuit. A second varistor connected in series; and (c) an input / output electrode and a ground electrode connected to both ends of a series circuit of the second varistor and the parallel circuit.

【0006】また、本発明に係る複合部品は、(d)複
数の絶縁層と複数のインダクタパターンと複数のバリス
タパターンとを積み重ねて構成した積層体と、(e)前
記積層体に内蔵された、前記インダクタパターンにより
形成されるインダクタと、(f)前記積層体に内蔵され
た、前記バリスタパターンにより形成される第1のバリ
スタ及び第2のバリスタと、(g)前記積層体の表面に
設けられた入出力電極及びグランド電極とを備え、
(h)前記第1のバリスタと前記インダクタからなる並
列回路に、前記第2のバリスタが電気的に直列に接続さ
れていること、を特徴とする。
Further, the composite component according to the present invention comprises: (d) a laminate formed by stacking a plurality of insulating layers, a plurality of inductor patterns, and a plurality of varistor patterns; and (e) a laminate built in the laminate. An inductor formed by the inductor pattern; (f) a first varistor and a second varistor formed by the varistor pattern, which are built in the laminate; and (g) provided on a surface of the laminate. Provided input / output electrodes and ground electrodes,
(H) The second varistor is electrically connected in series to a parallel circuit including the first varistor and the inductor.

【0007】[0007]

【作用】以上の構成により、入出力電極とグランド電極
の間に、第1のバリスタと第2のバリスタが直列接続さ
れているため、静電気はこれらバリスタによって吸収、
除去される。インダクタに並列に接続されている第1の
バリスタ及び第2のバリスタは、静電気印加時に低イン
ピーダンスとなり、静電気を吸収する。しかも、一般
に、バリスタはコンデンサ機能も有しているため、第1
のバリスタとインダクタとでLC並列共振回路を形成
し、バンドパスフィルタを構成する。バンドパスフィル
タは高周波領域でのインピーダンスを高くすることが可
能であり、高周波信号の波形の歪みを抑えることができ
る。
According to the above configuration, since the first varistor and the second varistor are connected in series between the input / output electrode and the ground electrode, static electricity is absorbed by these varistors.
Removed. The first varistor and the second varistor connected in parallel to the inductor have low impedance when static electricity is applied and absorb the static electricity. Moreover, in general, the varistor also has a capacitor function.
The varistor and the inductor form an LC parallel resonance circuit to constitute a bandpass filter. The bandpass filter can increase the impedance in a high-frequency region, and can suppress the distortion of the waveform of the high-frequency signal.

【0008】[0008]

【発明の実施の形態】以下、本発明に係る複合部品の一
実施形態について添付図面を参照して説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS One embodiment of a composite part according to the present invention will be described below with reference to the accompanying drawings.

【0009】図1に示すように、複合部品1は、バリス
タ3とインダクタ4からなる並列回路5に、さらに、バ
リスタ2を電気的に直列に接続した回路構成を有してい
る。バリスタ2と並列回路5との直列回路の両端に、そ
れぞれ入出力電極10とグランド電極11が電気的に接
続されている。
As shown in FIG. 1, the composite component 1 has a circuit configuration in which a varistor 2 is electrically connected in series to a parallel circuit 5 including a varistor 3 and an inductor 4. An input / output electrode 10 and a ground electrode 11 are electrically connected to both ends of a series circuit of the varistor 2 and the parallel circuit 5, respectively.

【0010】前記のような回路構成を有する複合部品1
としては、例えば図2〜図4に示すような構成を有する
ものがある。図2に示すように、複合部品1は、インダ
クタパターン31,32,33,34をそれぞれ表面に
設けた絶縁性シート22,23,24,25と、バリス
タパターン35,36をそれぞれ表面に設けた絶縁性シ
ート27,29と、バリスタパターン37を表面に設け
た絶縁性シート26,28等にて構成されている。
[0010] The composite component 1 having the above circuit configuration
For example, there is one having a configuration as shown in FIGS. As shown in FIG. 2, the composite component 1 has insulating sheets 22, 23, 24, and 25 having inductor patterns 31, 32, 33, and 34 provided on the surface thereof, and varistor patterns 35 and 36 provided on the surface. It is composed of insulating sheets 27 and 29 and insulating sheets 26 and 28 provided with a varistor pattern 37 on the surface.

【0011】インダクタパターン31〜34は、シート
22〜24にそれぞれ設けたビアホール40a,40
b,40cを介して電気的に直列に接続され、螺旋状イ
ンダクタ4を構成している。インダクタパターン31の
引出し部31aはシート22の右辺に露出している。
The inductor patterns 31 to 34 are formed in via holes 40 a and 40 provided in the sheets 22 to 24, respectively.
b, 40c and are electrically connected in series to form a spiral inductor 4. The lead portion 31a of the inductor pattern 31 is exposed on the right side of the sheet 22.

【0012】バリスタパターン35は、シート27,2
9の左寄りの位置にそれぞれ形成され、その一端はシー
ト27,29の左辺に露出している。同様に、バリスタ
パターン36は、シート27,29の右寄りの位置にそ
れぞれ形成され、その一端はシート27,29の右辺に
露出している。バリスタパターン35,36は、絶縁性
シート26〜28を挟んで広面積のバリスタパターン3
7に対向し、それぞれバリスタ2,3を形成する。バリ
スタパターン37は、シート25〜27にそれぞれ設け
たビアホール40d,40e,40fを介してインダク
タ4の一端(具体的には、インダクタパターン34)に
電気的に接続されている。そして、バリスタ3とインダ
クタ4にて並列回路5を構成する。
The varistor pattern 35 includes the sheets 27 and 2
9 are formed on the left side, respectively, and one end thereof is exposed on the left side of the sheets 27 and 29. Similarly, the varistor patterns 36 are formed at positions on the right side of the sheets 27 and 29, respectively, and one end thereof is exposed on the right side of the sheets 27 and 29. The varistor patterns 35 and 36 have a wide area varistor pattern 3 with the insulating sheets 26 to 28 interposed therebetween.
7, varistors 2 and 3 are formed respectively. The varistor pattern 37 is electrically connected to one end of the inductor 4 (specifically, the inductor pattern 34) via via holes 40d, 40e, and 40f provided in the sheets 25 to 27, respectively. The varistor 3 and the inductor 4 constitute a parallel circuit 5.

【0013】絶縁性シート21〜29は、バリスタ特性
を有する半導体セラミック材料(例えば、ZnOセラミ
ックを主成分とした材料)からなる四角形状のシートで
ある。パターン31〜37は、Pt,Ag,Pd,C
u,Au,Ag−Pd等からなり、印刷等の方法により
形成される。
The insulating sheets 21 to 29 are square sheets made of a semiconductor ceramic material having varistor characteristics (for example, a material mainly composed of ZnO ceramic). Patterns 31 to 37 are Pt, Ag, Pd, C
u, Au, Ag-Pd, etc., and formed by a method such as printing.

【0014】以上の各シート21〜29を、図2に示す
ように、順に積み重ねて圧着した後、一体的に焼成する
ことにより、図3に示す積層体41を形成する。この積
層体41は、インダクタ4を内蔵したインダクタ部42
を上部に配置し、バリスタ2,3を内蔵したバリスタ部
43を下部に配置している。積層体41の左右の端面に
は、それぞれAg等からなる入出力電極10及びグラン
ド電極11が形成されている。入出力電極10にはバリ
スタパターン35が電気的に接続され、グランド電極1
1にはインダクタパターン31の引出し部31a及びバ
リスタパターン36が電気的に接続されている。
As shown in FIG. 2, the above-described sheets 21 to 29 are sequentially stacked and pressed, and then integrally fired to form a laminate 41 shown in FIG. The laminated body 41 includes an inductor portion 42 having the inductor 4 built therein.
Are arranged at the upper part, and the varistor part 43 containing the varistors 2 and 3 is arranged at the lower part. On the left and right end surfaces of the laminate 41, an input / output electrode 10 and a ground electrode 11 made of Ag or the like are formed, respectively. A varistor pattern 35 is electrically connected to the input / output electrode 10, and the ground electrode 1
1, a lead portion 31a of the inductor pattern 31 and a varistor pattern 36 are electrically connected.

【0015】以上の構成からなる複合部品1は、入出力
電極10とグランド電極11の間にバリスタ2,3が直
列接続されているので、静電気印加時はこれらバリスタ
2,3によって静電気を吸収、除去することができる。
通常、信号ラインとGNDの間にインダクタを有する
と、静電気の抑制効果が不十分となる。しかし、本発明
の場合は、インダクタ4に並列にバリスタ3が接続され
ているので、バリスタ3は静電気印加時に低インピーダ
ンスとなり、静電気による電流はバリスタ3に流れる。
従って、静電気が十分に抑制される。
In the composite component 1 having the above structure, the varistors 2 and 3 are connected in series between the input / output electrode 10 and the ground electrode 11, so that when the static electricity is applied, the varistors 2 and 3 absorb the static electricity. Can be removed.
Usually, if an inductor is provided between the signal line and GND, the effect of suppressing static electricity becomes insufficient. However, in the case of the present invention, since the varistor 3 is connected in parallel with the inductor 4, the varistor 3 has a low impedance when static electricity is applied, and a current due to the static electricity flows through the varistor 3.
Therefore, static electricity is sufficiently suppressed.

【0016】しかも、静電気が加わらない通常作動時は
一般に、バリスタはコンデンサ機能も有しているので、
バリスタ3とインダクタ4はLC並列共振回路を形成
し、バンドパスフィルタを構成する。バンドパスフィル
タは高周波領域でのインピーダンスを高くすることが可
能であり、複合部品1は高周波信号の波形の歪みを抑え
ることができる。具体的には、バリスタパターン35〜
37の対向面積や間隔を変えてバリスタ3が有するキャ
パシタンスを変更したり、インダクタパターン31〜3
4の巻回数や形状を変えてインダクタ4が有するインダ
クタンスを変更したりして、信号周波数帯域にLC並列
共振回路の共振周波数を合わせる。因みに、複合部品1
のインピーダンス特性を図5に示す(実線47参照)。
比較のため、バリスタのインピーダンス特性も併せて記
載している(点線48参照)。図5から分かるように、
複合部品1のインピーダンスは高周波領域でアップして
いる。
In addition, since the varistor generally has a capacitor function during normal operation in which static electricity is not applied,
The varistor 3 and the inductor 4 form an LC parallel resonance circuit, and form a bandpass filter. The bandpass filter can increase the impedance in the high frequency region, and the composite component 1 can suppress the distortion of the waveform of the high frequency signal. Specifically, the varistor patterns 35 to
37, the capacitance of the varistor 3 can be changed by changing the facing area and spacing, and the inductor patterns 31 to 3 can be changed.
The resonance frequency of the LC parallel resonance circuit is adjusted to the signal frequency band by changing the number of turns or the shape of the coil 4 to change the inductance of the inductor 4. By the way, composite part 1
Is shown in FIG. 5 (see the solid line 47).
For comparison, the impedance characteristics of the varistor are also shown (see dotted line 48). As can be seen from FIG.
The impedance of the composite component 1 increases in the high frequency range.

【0017】さらに、複合部品1は、二つのバリスタ
2,3と一つのインダクタ4を一つの積層体41に内蔵
しているので、実装スペースを小さく、かつ、部品点数
を少なくすることができる。
Further, since the composite component 1 has the two varistors 2 and 3 and the one inductor 4 incorporated in one laminated body 41, the mounting space can be reduced and the number of components can be reduced.

【0018】なお、本発明に係る複合部品は前記実施形
態に限定するものではなく、その要旨の範囲内で種々に
変更することができる。前記実施形態の複合部品は、二
つのバリスタと一つのインダクタを一つの積層体に内蔵
した場合を好ましい例として説明しているが、ディスク
リート部品のバリスタとインダクタを回路基板に実装し
て構成したものであってもよい。
The composite component according to the present invention is not limited to the above embodiment, but can be variously modified within the scope of the invention. Although the composite component of the above embodiment has been described as a preferred example in which two varistors and one inductor are incorporated in one laminate, the composite component is configured by mounting a varistor and an inductor of a discrete component on a circuit board. It may be.

【0019】また、前記実施形態のインダクタ部42の
絶縁性シート21〜25の材料として、フェライト等の
磁性体材料を使用し、バリスタ部43の絶縁性シート2
6〜29の材料であるバリスタ特性を有する半導体セラ
ミック材料と共焼成するようにしてもよい。
Further, a magnetic material such as ferrite is used as the material of the insulating sheets 21 to 25 of the inductor section 42 of the above-described embodiment, and the insulating sheet 2 of the varistor section 43 is used.
Co-firing may be performed with a semiconductor ceramic material having varistor characteristics, which is a material of Nos. 6 to 29.

【0020】また、積層体に内蔵されているインダクタ
とバリスタの電気的接続手段としては、ビアホールの他
に、積層体の表面に中継電極を形成し、この中継電極に
インダクタとバリスタの端部をそれぞれ引き出して電気
的に接続する構造であってもよい。
As means for electrically connecting the inductor and the varistor built in the laminate, a relay electrode is formed on the surface of the laminate in addition to the via hole, and the ends of the inductor and the varistor are connected to the relay electrode. The structure which draws out each and electrically connects may be sufficient.

【0021】さらに、前記実施形態は、それぞれインダ
クタパターンやバリスタパターンが形成された絶縁性シ
ートを積み重ねた後、一体的に焼成するものであるが、
必ずしもこれに限定されない。絶縁性シートは予め焼成
されたものを用いてもよい。また、以下に説明する製法
によって複合部品を作成してもよい。印刷等の方法によ
りペースト状の絶縁材料にて絶縁層を形成した後、その
絶縁層の表面にペースト状の導電性材料を塗布して任意
のパターンを形成する。次に、ペースト状の絶縁材料を
前記パターンの上から塗布してパターンが内蔵された絶
縁層とする。同様にして、順に重ね塗りすることにより
積層構造を有する複合部品が得られる。
Further, in the above embodiment, the insulating sheets on which the inductor patterns and the varistor patterns are respectively formed are stacked and then integrally fired.
It is not necessarily limited to this. As the insulating sheet, a pre-fired one may be used. Further, a composite component may be created by a manufacturing method described below. After an insulating layer is formed from a paste-like insulating material by a method such as printing, a paste-like conductive material is applied to the surface of the insulating layer to form an arbitrary pattern. Next, a paste-like insulating material is applied from above the pattern to form an insulating layer in which the pattern is embedded. Similarly, a composite part having a laminated structure can be obtained by successively applying layers.

【0022】[0022]

【発明の効果】以上の説明で明らかなように、本発明に
よれば、入出力電極とグランド電極の間に、第1のバリ
スタと第2のバリスタを直列接続しているため、静電気
はこれらバリスタによって吸収、除去される。インダク
タに並列に接続されている第1のバリスタは、静電気印
加時に低インピーダンスとなり、静電気による電流は第
1のバリスタに流れ、インダクタには殆ど流れない。従
って、静電気が十分に抑制される。しかも、一般に、バ
リスタはコンデンサ機能も有しているため、第1のバリ
スタとインダクタとでLC並列共振回路を形成し、バン
ドパスフィルタを構成する。バンドパスフィルタは高周
波領域でのインピーダンスを高くすることが可能であ
り、高周波信号の波形の歪みを抑えることができる。さ
らに、二つのバリスタと一つのインダクタを一つの積層
体に内蔵することにより、実装スペースが小さく、か
つ、部品点数が少ない複合部品を得ることができる。
As is apparent from the above description, according to the present invention, the first varistor and the second varistor are connected in series between the input / output electrode and the ground electrode. Absorbed and removed by the varistor. The first varistor connected in parallel to the inductor has a low impedance when static electricity is applied, and a current due to the static electricity flows through the first varistor and hardly flows through the inductor. Therefore, static electricity is sufficiently suppressed. In addition, since the varistor generally also has a capacitor function, an LC parallel resonance circuit is formed by the first varistor and the inductor to form a band-pass filter. The bandpass filter can increase the impedance in a high-frequency region, and can suppress the distortion of the waveform of the high-frequency signal. Furthermore, by incorporating two varistors and one inductor in one laminate, a composite component having a small mounting space and a small number of components can be obtained.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明に係る複合部品の一実施形態を示す電気
回路図。
FIG. 1 is an electric circuit diagram showing one embodiment of a composite component according to the present invention.

【図2】本発明に係る複合部品の一実施形態の構成を示
す分解斜視図。
FIG. 2 is an exploded perspective view showing the configuration of an embodiment of the composite component according to the present invention.

【図3】図2に示した複合部品の外観斜視図。FIG. 3 is an external perspective view of the composite component shown in FIG. 2;

【図4】図2に示した複合部品の模式断面図。FIG. 4 is a schematic sectional view of the composite component shown in FIG.

【図5】図2に示した複合部品のインピーダンス特性を
示すグラフ。
5 is a graph showing impedance characteristics of the composite component shown in FIG.

【図6】従来の複合部品の電気回路図。FIG. 6 is an electric circuit diagram of a conventional composite part.

【符号の説明】[Explanation of symbols]

1…複合部品 2,3…バリスタ 4…インダクタ 5…並列回路 10…入出力電極 11…グランド電極 21〜29…絶縁性シート 31〜34…インダクタパターン 35〜37…バリスタパターン 41…積層体 DESCRIPTION OF SYMBOLS 1 ... Composite component 2, 3 ... Varistor 4 ... Inductor 5 ... Parallel circuit 10 ... Input / output electrode 11 ... Ground electrode 21-29 ... Insulating sheet 31-34 ... Inductor pattern 35-37 ... Varistor pattern 41 ... Laminate

───────────────────────────────────────────────────── フロントページの続き (72)発明者 大井 隆明 京都府長岡京市天神二丁目26番10号 株式 会社村田製作所内 Fターム(参考) 5J024 AA09 BA11 DA21 DA29 DA35 ────────────────────────────────────────────────── ─── Continued on the front page (72) Inventor Takaaki Oi 2-26-10 Tenjin, Nagaokakyo-shi, Kyoto F-term in Murata Manufacturing Co., Ltd. (Reference) 5J024 AA09 BA11 DA21 DA29 DA35

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 第1のバリスタとインダクタからなる並
列回路と、 前記並列回路に電気的に直列に接続された第2のバリス
タと、 前記第2のバリスタと前記並列回路との直列回路の両端
に接続された入出力電極及びグランド電極と、 を備えたことを特徴とする複合部品。
1. A parallel circuit comprising a first varistor and an inductor; a second varistor electrically connected to the parallel circuit in series; and both ends of a series circuit of the second varistor and the parallel circuit. A composite component comprising: an input / output electrode and a ground electrode connected to the component.
【請求項2】複数の絶縁層と複数のインダクタパターン
と複数のバリスタパターンとを積み重ねて構成した積層
体と、 前記積層体に内蔵された、前記インダクタパターンによ
り形成されるインダクタと、 前記積層体に内蔵された、前記バリスタパターンにより
形成される第1のバリスタ及び第2のバリスタと、 前記積層体の表面に設けられた入出力電極及びグランド
電極とを備え、 前記第1のバリスタと前記インダクタからなる並列回路
に、前記第2のバリスタが電気的に直列に接続されてい
ること、 を特徴とする複合部品。
2. A laminated body formed by stacking a plurality of insulating layers, a plurality of inductor patterns, and a plurality of varistor patterns; an inductor built in the laminated body and formed by the inductor pattern; A first varistor and a second varistor formed by the varistor pattern, and an input / output electrode and a ground electrode provided on the surface of the multilayer body; the first varistor and the inductor Wherein the second varistor is electrically connected in series to a parallel circuit comprising:
JP23602799A 1999-08-23 1999-08-23 Composite parts Expired - Lifetime JP3211816B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23602799A JP3211816B2 (en) 1999-08-23 1999-08-23 Composite parts

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23602799A JP3211816B2 (en) 1999-08-23 1999-08-23 Composite parts

Publications (2)

Publication Number Publication Date
JP2001060838A true JP2001060838A (en) 2001-03-06
JP3211816B2 JP3211816B2 (en) 2001-09-25

Family

ID=16994691

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23602799A Expired - Lifetime JP3211816B2 (en) 1999-08-23 1999-08-23 Composite parts

Country Status (1)

Country Link
JP (1) JP3211816B2 (en)

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1662610A1 (en) * 2004-11-30 2006-05-31 TDK Corporation Surge absorption circuit
KR100716137B1 (en) 2005-03-28 2007-05-10 조인셋 주식회사 Surface Mount Chip Array and Manufacturing Method Thereof
US7312971B2 (en) 2004-12-15 2007-12-25 Tdk Corporation Surge absorption circuit and laminated surge absorption device
JP2008109189A (en) * 2006-10-23 2008-05-08 Toyota Motor Corp Antenna circuit
JP2008154366A (en) * 2006-12-18 2008-07-03 Sankosha Corp Protector
US7400485B2 (en) 2005-09-28 2008-07-15 Tdk Corporation Surge absorber
US7446992B2 (en) 2005-09-30 2008-11-04 Tdk Corporation Connector
US7502213B2 (en) 2005-07-04 2009-03-10 Tdk Corporation Surge absorber
US7576965B2 (en) 2005-07-29 2009-08-18 Tdk Corporation Surge absorption element and surge absorption circuit
US7589947B2 (en) 2005-06-24 2009-09-15 Tdk Corporation Surge absorption circuit
US7606018B2 (en) 2005-07-25 2009-10-20 Tdk Corporation Surge absorbing circuit
US7830239B2 (en) 2005-06-27 2010-11-09 Samsung Electronics Co., Ltd. Device to protect against a surge voltage and an electronic apparatus including the same
JP2011187676A (en) * 2010-03-09 2011-09-22 Panasonic Corp Composite component
KR101178145B1 (en) 2009-12-15 2012-09-07 티디케이가부시기가이샤 Electrostatic protective device and electronic device having the same
JP2023094005A (en) * 2021-12-23 2023-07-05 Tdk株式会社 Mounting structure of transient voltage protection components and transient voltage protection components
JP2023094004A (en) * 2021-12-23 2023-07-05 Tdk株式会社 Transient voltage protection circuit
US20230283253A1 (en) * 2022-01-31 2023-09-07 Tdk Corporation Notch filter

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7397646B2 (en) 2004-11-30 2008-07-08 Tdk Corporation Surge absorption circuit
EP1662610A1 (en) * 2004-11-30 2006-05-31 TDK Corporation Surge absorption circuit
US7821759B2 (en) 2004-11-30 2010-10-26 Tdk Corporation Surge absorption circuit
US7312971B2 (en) 2004-12-15 2007-12-25 Tdk Corporation Surge absorption circuit and laminated surge absorption device
CN100454758C (en) * 2004-12-15 2009-01-21 Tdk株式会社 Surge absorption circuit and laminated surge absorption device
KR100716137B1 (en) 2005-03-28 2007-05-10 조인셋 주식회사 Surface Mount Chip Array and Manufacturing Method Thereof
US7589947B2 (en) 2005-06-24 2009-09-15 Tdk Corporation Surge absorption circuit
US7830239B2 (en) 2005-06-27 2010-11-09 Samsung Electronics Co., Ltd. Device to protect against a surge voltage and an electronic apparatus including the same
DE102006030858B4 (en) * 2005-07-04 2016-08-18 Tdk Corp. Surge arresters
US7502213B2 (en) 2005-07-04 2009-03-10 Tdk Corporation Surge absorber
US7606018B2 (en) 2005-07-25 2009-10-20 Tdk Corporation Surge absorbing circuit
US7576965B2 (en) 2005-07-29 2009-08-18 Tdk Corporation Surge absorption element and surge absorption circuit
US7400485B2 (en) 2005-09-28 2008-07-15 Tdk Corporation Surge absorber
US7446992B2 (en) 2005-09-30 2008-11-04 Tdk Corporation Connector
JP2008109189A (en) * 2006-10-23 2008-05-08 Toyota Motor Corp Antenna circuit
JP2008154366A (en) * 2006-12-18 2008-07-03 Sankosha Corp Protector
KR101178145B1 (en) 2009-12-15 2012-09-07 티디케이가부시기가이샤 Electrostatic protective device and electronic device having the same
JP2011187676A (en) * 2010-03-09 2011-09-22 Panasonic Corp Composite component
JP2023094005A (en) * 2021-12-23 2023-07-05 Tdk株式会社 Mounting structure of transient voltage protection components and transient voltage protection components
JP2023094004A (en) * 2021-12-23 2023-07-05 Tdk株式会社 Transient voltage protection circuit
JP7746151B2 (en) 2021-12-23 2025-09-30 Tdk株式会社 Transient Voltage Protection Circuit
JP7746152B2 (en) 2021-12-23 2025-09-30 Tdk株式会社 Transient voltage protection component and mounting structure for the transient voltage protection component
US20230283253A1 (en) * 2022-01-31 2023-09-07 Tdk Corporation Notch filter
US12542525B2 (en) * 2022-01-31 2026-02-03 Tdk Corporation Notch filter

Also Published As

Publication number Publication date
JP3211816B2 (en) 2001-09-25

Similar Documents

Publication Publication Date Title
JP3211816B2 (en) Composite parts
JP2598940B2 (en) LC composite parts
US5898562A (en) Integrated dual frequency noise attenuator
JP6269574B2 (en) Composite electronic components
EP0428907B1 (en) LC Noise filter
JP4404089B2 (en) Feedthrough capacitor array
JP2004311877A (en) Anti-static parts
WO2002011160A1 (en) Integrated dual frequency noise attenuator and transient suppressor
US6791435B2 (en) Multilayer LC filter with improved magnetic coupling characteristics
US20020063611A1 (en) Multilayered LC filter
JP2626143B2 (en) Composite laminated electronic components
JPH0653049A (en) Chip type lc filter
JPH07263908A (en) Chip type high frequency low pass filter
JPH0653048A (en) Chip type lc filter
KR100638802B1 (en) Multilayer Chip Device with Various Capacitance Values
US6831530B2 (en) Monolithic LC filter with enhanced magnetic coupling between resonator inductors
JPH11225033A (en) Laminated-type band pass filter
JPH0878991A (en) Chip type lc filter element
JP2000252164A (en) Multilayer ceramic filter
JPH0653046A (en) Noise filter
JPH0338813A (en) Lc composite component
JP2004015572A (en) Composite component
JP3454126B2 (en) RC element array
JPH06290946A (en) Low-pass filter
KR100849789B1 (en) Electrostatic discharge filter

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080719

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090719

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090719

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100719

Year of fee payment: 9