JP2001060719A - Nitride semiconductor light emitting diode - Google Patents
Nitride semiconductor light emitting diodeInfo
- Publication number
- JP2001060719A JP2001060719A JP23300199A JP23300199A JP2001060719A JP 2001060719 A JP2001060719 A JP 2001060719A JP 23300199 A JP23300199 A JP 23300199A JP 23300199 A JP23300199 A JP 23300199A JP 2001060719 A JP2001060719 A JP 2001060719A
- Authority
- JP
- Japan
- Prior art keywords
- nitride semiconductor
- substrate
- layer
- growth
- sapphire
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Led Devices (AREA)
Abstract
(57)【要約】
【課題】 発光効率の高い発光出力の良好な、発光ピー
ク波長が380nm以下の紫外領域に発光する窒化物半
導体素子を提供することである。
【解決手段】 転位密度が106/cm2以下の窒化物半
導体基板1上に、発光ピーク波長が380nm以下の窒
化物半導体からなる素子構造を形成する。
An object of the present invention is to provide a nitride semiconductor device which emits light in an ultraviolet region having a light emission peak wavelength of 380 nm or less with high light emission efficiency and good light emission output. SOLUTION: An element structure made of a nitride semiconductor having an emission peak wavelength of 380 nm or less is formed on a nitride semiconductor substrate 1 having a dislocation density of 10 6 / cm 2 or less.
Description
【0001】[0001]
【発明の属する技術分野】本発明は、発光ダイオード
(LED)、レーザダイオード(LD)、太陽電池、光
センサーなどの発光素子、受光素子に使用される窒化物
半導体素子(InXAlYGa1-X-YN、0≦X、0≦Y、X
+Y≦1)に関し、特に、発光ピーク波長が380nm
以下の紫外領域に発光する窒化物半導体素子に関する。The present invention relates to a nitride semiconductor device (In X Al Y Ga 1 ) used for a light emitting device such as a light emitting diode (LED), a laser diode (LD), a solar cell, an optical sensor, and a light receiving device. -XY N, 0 ≦ X, 0 ≦ Y, X
+ Y ≦ 1), especially when the emission peak wavelength is 380 nm.
The present invention relates to the following nitride semiconductor device that emits light in the ultraviolet region.
【0002】[0002]
【従来の技術】近年、紫外LEDが実用レベルとなって
いる。例えば、応用物理、第68巻、第2号(199
9)、p152〜p155には、サファイア基板上に、
GaNバッファ層、n型GaNコンタクト層、n型Al
GaNクラッド層、アンドープInGaNの活性層(I
n組成はほとんどゼロ)、p型AlGaNクラッド層、
p型GaNコンタクト層が積層されてなる窒化物半導体
素子が記載されている。この紫外LEDは、発光ピーク
波長が371nmの場合には、発光出力が5mWとなる
ものである。2. Description of the Related Art In recent years, ultraviolet LEDs have reached a practical level. For example, Applied Physics, Vol. 68, No. 2 (199
9) On p152 to p155, on a sapphire substrate,
GaN buffer layer, n-type GaN contact layer, n-type Al
GaN cladding layer, undoped InGaN active layer (I
n composition is almost zero), p-type AlGaN cladding layer,
A nitride semiconductor device in which a p-type GaN contact layer is laminated is described. This ultraviolet LED has an emission output of 5 mW when the emission peak wavelength is 371 nm.
【0003】[0003]
【発明が解決しようとする課題】しかしながら、紫外L
EDの応用の幅を広げるために、さらに短波長化にする
ことが望まれるが、発光ピーク波長を371nmより短
波長にすると発光出力が急激に低くなる。この理由は定
かではないが、Inの非常に少ない又はInのない状態
では、活性層の発光効率が極端に低下するためと考えら
れる。紫外LED、特に371nmより短波長の発光ピ
ーク波長を有するLEDの発光効率を向上させることが
できれば、励起光源をはじめとして多くの応用が可能と
なる。However, the ultraviolet L
In order to expand the range of application of the ED, it is desired to further shorten the wavelength. However, when the emission peak wavelength is shorter than 371 nm, the emission output sharply decreases. Although the reason for this is not clear, it is considered that the luminous efficiency of the active layer is extremely reduced in a state where the amount of In is very small or no In is contained. If the luminous efficiency of an ultraviolet LED, particularly an LED having an emission peak wavelength shorter than 371 nm, can be improved, many applications including an excitation light source are possible.
【0004】そこで、本発明の目的は、発光効率の高い
発光出力の良好な、発光ピーク波長が380nm以下の
紫外領域に発光する窒化物半導体素子を提供することで
ある。An object of the present invention is to provide a nitride semiconductor device which emits light in an ultraviolet region having a light emission peak wavelength of 380 nm or less with high light emission efficiency and good light emission output.
【0005】[0005]
【課題を解決するための手段】即ち、本発明は、下記
(1)〜(2)の構成により本発明の目的を達成するこ
とができる。 (1) 転位密度が106/cm2以下の窒化物半導体基
板上に、発光ピーク波長が380nm以下の窒化物半導
体からなる素子構造を形成してなることを特徴とする窒
化物半導体発光ダイオード。 (2) 前記転位密度が106/cm2以下の窒化物半導
体基板が、窒化物半導体と異なる材料よりなる異種基板
又は窒化物半導体基板上に、窒化物半導体の横方向の成
長を利用して成長させてなるものであることを特徴とす
る前記(2)に記載の窒化物半導体素子。That is, the present invention can achieve the object of the present invention by the following constitutions (1) and (2). (1) A nitride semiconductor light emitting diode comprising a nitride semiconductor substrate having an emission peak wavelength of 380 nm or less formed on a nitride semiconductor substrate having a dislocation density of 10 6 / cm 2 or less. (2) The nitride semiconductor substrate having a dislocation density of 10 6 / cm 2 or less is formed on a heterogeneous substrate or a nitride semiconductor substrate made of a material different from the nitride semiconductor by utilizing lateral growth of the nitride semiconductor. The nitride semiconductor device according to the above (2), which is grown.
【0006】つまり、本発明は、基板として、転位密度
が106/cm2以下の窒化物半導体基板上に、素子構造
を形成することにより、良好な発光効率を有する発光ピ
ーク波長が380nm以下の窒化物半導体素子を提供す
ることができる。That is, according to the present invention, by forming an element structure on a nitride semiconductor substrate having a dislocation density of 10 6 / cm 2 or less, an emission peak wavelength having good luminous efficiency of 380 nm or less is obtained. A nitride semiconductor device can be provided.
【0007】従来公知の青色や緑色のLEDは、発光効
率が高く既に商品化されている。この青色及び緑色のL
EDは、格子定数が異なるサファイア基板上に成長され
ており、格子定数不一致による多くの貫通転位が存在す
るにもかかわらず良好な発光効率を有している。一方、
紫外LEDは、青色及び緑色のLEDと同様に、サファ
イア基板に成長されているが、前記したように発光効率
が悪いために発光出力が低く、特に371nmより短波
長では極端に発光出力が低下する。Conventionally known blue and green LEDs have high luminous efficiency and have already been commercialized. This blue and green L
EDs are grown on sapphire substrates having different lattice constants, and have good luminous efficiency despite the presence of many threading dislocations due to lattice constant mismatch. on the other hand,
Ultraviolet LEDs, like blue and green LEDs, are grown on sapphire substrates. However, as described above, the luminous output is low due to poor luminous efficiency, and the luminous output is extremely low particularly at wavelengths shorter than 371 nm. .
【0008】このような発光効率の相違について、本発
明者は種々検討の結果、活性層のIn組成比により、発
光のメカニズムに大きな違いがあるのではないかと考え
た。この発光メカニズムの相違は、前記応用物理、第6
8巻、第2号に記載されている、青色LEDでは順方向
電流が増加するにつれてブルーシフトするが、紫外LE
Dでは順方向電流の増加に従いレッドシフトすることか
らも推測される。また、サファイア基板との格子定数不
一致による貫通転位の部分では、活性層に注入されたキ
ャリアが非発光再結合し、発光に関与しなくなる。青色
や緑色LEDの場合には、恐らく、活性層でIn組成不
均一が生じ、Inが多く含まれる部分のバンドギャップ
エネルギーが小さくなってポテンシャルの谷が形成さ
れ、この谷に、活性層に注入されたキャリアが良好に閉
じ込められ、そして、ポテンシャルンの谷に閉じ込めら
れたキャリアは、良好に発光再結合するために、高発光
効率を有するのではないかと考えられる。これに対し
て、紫外LEDの場合には、活性層のIn含有量が非常
に小さいため、In組成不均一で生じるポテンシャルの
谷が浅く、さらにポテンシャルの谷の密度が小さいなど
の理由で、活性層に注入されたキャリアを閉じ込めてお
く効果が小さく、その結果、活性層に注入されたキャリ
アの一部が拡散により非発光再結合中心へ到達し非発光
再結合するために発光効率が悪くなると考えられる。As a result of various studies on such a difference in luminous efficiency, the present inventor thought that there is a great difference in the luminescence mechanism depending on the In composition ratio of the active layer. The difference in the light emission mechanism is described in the aforementioned Applied Physics,
The blue LED described in Vol. 8, No. 2 shifts blue as the forward current increases, but the UV LE
In the case of D, it can be inferred from the fact that the red shift occurs as the forward current increases. In addition, at the threading dislocation due to the lattice constant mismatch with the sapphire substrate, the carriers injected into the active layer are non-radiatively recombined and do not participate in light emission. In the case of a blue or green LED, inhomogeneous In composition probably occurs in the active layer, the band gap energy of the portion containing a large amount of In decreases, and a potential valley is formed. It is considered that the carriers confined in the valley of the potential are well confined, and the carriers confined in the valley of the potential have high luminous efficiency because of good radiative recombination. On the other hand, in the case of an ultraviolet LED, since the In content of the active layer is very small, the potential valley generated due to non-uniform In composition is shallow, and the density of the potential valley is small. The effect of confining the carriers injected into the layer is small, and as a result, a part of the carriers injected into the active layer reaches the non-radiative recombination center by diffusion and non-radiative recombination, so that the luminous efficiency deteriorates. Conceivable.
【0009】そこで、本発明者は、以上のように、活性
層での発光効率の低下の原因が、貫通転位による非発光
再結合中心の形成によるためでなはないかという考察を
もとに、非発光再結合中心となる貫通転位の少ない窒化
物半導体を基板として用いることにより、キャリアが良
好に発光再結合して発光効率を向上させることを達成し
ている。本発明は、発光ピーク波長が380nm以下の
LEDの場合に、発光効率が極端に低下すると言った問
題点を、転位密度の極めて少ないかほとんど転位のない
窒化物半導体を基板とすることで、発光効率を向上させ
ることができるものである。また、本発明において、転
位密度の測定方法は、透過型電子顕微鏡による観察(T
EM法)である。このTEM法により、転位密度が10
6/cm2以下となる窒化物半導体基板を用いると発光効
率を良好に向上させることができる。転位密度が106
/cm2以下とは、転位密度がほとんどゼロか、転位が
存在しない状態を示す。Therefore, the present inventor has made a study based on the consideration as described above as to whether the cause of the decrease in luminous efficiency in the active layer may be due to the formation of non-radiative recombination centers due to threading dislocations. By using a nitride semiconductor having a small number of threading dislocations as a non-radiative recombination center as a substrate, it is possible to achieve good radiative recombination of carriers and improve luminous efficiency. The present invention solves the problem that the luminous efficiency is extremely reduced in the case of an LED having an emission peak wavelength of 380 nm or less, by using a nitride semiconductor having a very small or almost no dislocation density as a substrate. The efficiency can be improved. In the present invention, the method for measuring the dislocation density is based on observation with a transmission electron microscope (T
EM method). According to this TEM method, the dislocation density is 10
When a nitride semiconductor substrate having a density of 6 / cm 2 or less is used, luminous efficiency can be improved satisfactorily. Dislocation density is 10 6
/ Cm 2 or less indicates a state where the dislocation density is almost zero or no dislocation exists.
【0010】また、本発明において、基板となる転位密
度が106/cm2以下の窒化物半導体が、窒化物半導体
と異なる材料よりなる異種基板又は窒化物半導体基板上
に、窒化物半導体の横方向の成長を利用して成長(EL
OG成長:epitaxially laterally overgrown GaN 成
長)させたものであると、転位密度を良好に低減させる
ことができ、貫通転位部分での非発光再結合を防止し発
光効率を向上させる点で好ましい。In the present invention, a nitride semiconductor having a dislocation density of 10 6 / cm 2 or less as a substrate is placed on a heterogeneous substrate or a nitride semiconductor substrate made of a material different from the nitride semiconductor. Growth using growth in the direction (EL
OG growth (epitaxially laterally overgrown GaN growth) is preferable in that dislocation density can be reduced favorably, non-radiative recombination at threading dislocations is prevented, and luminous efficiency is improved.
【0011】[0011]
【発明の実施の形態】本発明の窒化物半導体素子は、少
なくとも発光ピーク波長が380nm以下であって、且
つ、転位密度が106/cm2以下の窒化物半導体基板上
に成長されてなるものであれば特に限定されない。具体
的な好ましい素子としては、例えば図1に示される素子
を挙げることができる。図1は、本発明の一実施の形態
である窒化物半導体素子の模式的断面図である。図1に
は、転位密度が106/cm2以下のGaN基板1上に、
バッファ層2、AlaGa1-aN(0≦a<0.1)を含
んでなるn型コンタクト層3、AleGa1-eN(0<e
<0.3)を含んでなるn型クラッド層4、InfGa
1-fN(0≦f<0.1)の活性層5、AldGa1-dN
(0<d<0.4)を含んでなるp型クラッド層6、A
lbGa1-bN(0≦b<0.1)を含んでなるp型コン
タクト層7を積層成長させてなり、発光ピーク波長が3
80nm以下の窒化物半導体素子が記載されている。そ
して、n型コンタクト層3にはn電極が、p型コンタク
ト層7にはp電極がそれぞれ形成されている。BEST MODE FOR CARRYING OUT THE INVENTION A nitride semiconductor device of the present invention is formed by growing on a nitride semiconductor substrate having at least an emission peak wavelength of 380 nm or less and a dislocation density of 10 6 / cm 2 or less. If it is, there is no particular limitation. Specific preferred elements include, for example, the element shown in FIG. FIG. 1 is a schematic sectional view of a nitride semiconductor device according to one embodiment of the present invention. FIG. 1 shows that on a GaN substrate 1 having a dislocation density of 10 6 / cm 2 or less,
Buffer layer 2, n-type contact layer 3 containing Al a Ga 1-a N (0 ≦ a <0.1), Al e Ga 1-e N (0 <e
<N-type cladding layer 4 comprising 0.3), In f Ga
Active layer 5 of 1-fN (0 ≦ f <0.1), Al d Ga 1-d N
P-type cladding layer 6 containing (0 <d <0.4), A
l b Ga 1-b N ( 0 ≦ b <0.1) are stacked grow a p-type contact layer 7 comprising becomes, the emission peak wavelength of 3
A nitride semiconductor device of 80 nm or less is described. An n-electrode is formed on the n-type contact layer 3, and a p-electrode is formed on the p-type contact layer 7.
【0012】以下に、素子構造を形成するための転位密
度が106/cm2以下の窒化物半導体基板について説明
する。 [窒化物半導体基板1]本発明において、素子構造を形
成するための窒化物半導体基板1としては、転位密度が
106/cm2以下であるGaNからなる窒化物半導体が
挙げられる。転位密度が106/cm2以下となるGaN
の成長方法としては、特に限定されず、少なくとも転位
密度が少なくなるような成長方法であればよい。例えば
好ましくは、窒化物半導体の縦方向の成長を少なくとも
部分的に一時的止めて、横方向の成長を利用して転位を
抑制することのできる成長方法(ELOG成長)をあげ
ることができる。Hereinafter, a nitride semiconductor substrate having a dislocation density of 10 6 / cm 2 or less for forming an element structure will be described. [Nitride Semiconductor Substrate 1] In the present invention, as the nitride semiconductor substrate 1 for forming an element structure, a nitride semiconductor made of GaN having a dislocation density of 10 6 / cm 2 or less can be mentioned. GaN with a dislocation density of 10 6 / cm 2 or less
Is not particularly limited, and any growth method may be used as long as at least the dislocation density is reduced. For example, preferably, a growth method (ELOG growth) in which vertical growth of a nitride semiconductor is at least partially temporarily stopped and dislocations can be suppressed by utilizing horizontal growth can be given.
【0013】例えばELOG成長の具体例としては、窒
化物半導体と異なる材料からなる異種基板上に、窒化物
半導体が成長しないかまたは成長しにくい材料からなる
保護膜を部分的に形成し、その上から窒化物半導体を成
長させることにより、保護膜が形成されていない部分か
ら窒化物半導体が成長し、成長を続けることにより保護
膜上に向かって横方向に成長することにより厚膜の窒化
物半導体(ELOG基板)が得られる成長方法が挙げら
れる。このような成長方法としては、例えば特願平10
−275826号、特願平10−119377号、特願
平10−146431号、特願平11−37826号、
各明細書に記載の方法が挙げられる。For example, as a specific example of ELOG growth, a protective film made of a material on which a nitride semiconductor does not grow or hardly grows is partially formed on a heterogeneous substrate made of a material different from that of a nitride semiconductor. The nitride semiconductor grows from a portion where the protective film is not formed by growing the nitride semiconductor from the above, and the nitride semiconductor grows in a lateral direction toward the protective film by continuing the growth, thereby forming a thick nitride semiconductor. (ELOG substrate). As such a growth method, for example, Japanese Patent Application No.
-275826, Japanese Patent Application No. 10-119377, Japanese Patent Application No. 10-146431, Japanese Patent Application No. 11-37826,
The method described in each specification is mentioned.
【0014】また、その他のELOG成長の具体例とし
ては、保護膜を用いない方法であり、窒化物半導体と異
なる材料からなる異種基板上に成長させた窒化物半導体
上に、凹凸を形成し、この上から再び窒化物半導体を成
長させてなる窒化物半導体(ELOG基板)が得られる
成長方法が挙げられる。また、保護膜を用いず、窒化物
半導体の表面を部分的に改質して窒化物半導体の横方向
の成長を意図的に行わせる方法が挙げられる。このよう
な成長方法としては、例えば特願平11−378227
号、特願平11−168079号、特願平11−142
400号、各明細書に記載の方法が挙げられる。Another specific example of ELOG growth is a method without using a protective film. In this method, irregularities are formed on a nitride semiconductor grown on a heterogeneous substrate made of a material different from that of the nitride semiconductor. A growth method for obtaining a nitride semiconductor (ELOG substrate) by growing a nitride semiconductor again from above. In addition, there is a method in which the surface of the nitride semiconductor is partially modified without using a protective film so that the lateral growth of the nitride semiconductor is intentionally performed. As such a growth method, for example, Japanese Patent Application No. 11-378227.
No., Japanese Patent Application No. 11-168079, Japanese Patent Application No. 11-142
No. 400, the method described in each specification.
【0015】また更に、上記のようなELOG成長等に
より得られた窒化物半導体を基板とし、この窒化物半導
体上に、上記に示したような保護膜を用いて行う又は凹
凸を形成する等のELOG成長を繰り返して転位を良好
に低減される窒化物半導体を得る成長方法が挙げられ
る。このような成長方法としては、例えば特願平11−
80288号明細書に記載の方法が挙げられる。Further, a nitride semiconductor obtained by the above-described ELOG growth or the like is used as a substrate, and the above-described protective film is used on the nitride semiconductor, or a method such as forming unevenness is used. There is a growth method for obtaining a nitride semiconductor in which dislocation is favorably reduced by repeating ELOG growth. As such a growth method, for example, Japanese Patent Application No.
80288.
【0016】上記したELOG成長として好ましくは保
護膜を用いないで成長させる方法、及び窒化物半導体上
にELOG成長させる方法である。このような方法で行
うと転位の低減の点で好ましく、さらには転位の低減さ
れたELOG基板上に素子構造を形成すると、しきい値
電流密度の低減及び寿命特性の向上の点で好ましい。上
記に挙げたELOG成長方法についての詳細は、上記列
記した各号明細書の記載の通りであるが、好ましい一例
を以下に示す。しかし、本発明はこれに限定されない。The above-mentioned ELOG growth is preferably a method of growing without using a protective film, and a method of growing ELOG on a nitride semiconductor. Such a method is preferable in terms of reducing dislocations, and it is preferable to form an element structure on an ELOG substrate in which dislocations are reduced in terms of reduction in threshold current density and improvement in life characteristics. The details of the ELOG growth method mentioned above are as described in the above-listed specifications, but a preferred example is shown below. However, the present invention is not limited to this.
【0017】以下に、本発明に用いることのできる好ま
しいELOG成長の一実施の形態を図2を用いて説明す
る。図2(a−1〜a−4)は、窒化物半導体の成長方
法の一実施の形態を段階的に示した模式図である。ま
ず、図2(a−1)の第1の工程において、異種基板4
1上に第1の窒化物半導体42を成長させ、図2(a−
2)の第2の工程において、第1の窒化物半導体42に
凹凸を形成し、続いて図2(a−3)の第3の工程にお
いて、凹凸の形成された第1の窒化物半導体42上に、
常圧以上の圧力条件下で、第2の窒化物半導体43を成
長させる。An embodiment of a preferred ELOG growth that can be used in the present invention will be described below with reference to FIG. FIG. 2 (a-1 to a-4) is a schematic view showing stepwise an embodiment of a nitride semiconductor growing method. First, in the first step of FIG.
1 is grown on the first nitride semiconductor 42, and FIG.
In the second step of 2), irregularities are formed on the first nitride semiconductor 42. Subsequently, in the third step of FIG. 2A-3, the first nitride semiconductor 42 having the irregularities is formed. above,
The second nitride semiconductor 43 is grown under normal pressure or higher pressure conditions.
【0018】以下に上記各工程ごとに図2を用いて更に
詳細に説明する。 (第1の工程)図2(a−1)は異種基板41上に、第
1の窒化物半導体42を成長させる第1の工程を行った
模式的段面図である。この第1の工程において、用いる
ことのできる異種基板41としては、例えば、C面、R
面、及びA面のいずれかを主面とするサファイア、スピ
ネル(MgA12O4)のような絶縁性基板、SiC(6
H、4H、3Cを含む)、ZnS、ZnO、GaAs、
Si、及び窒化物半導体と格子整合する酸化物基板等、
従来知られている窒化物半導体と異なる基板材料を用い
ることができる。好ましい異種基板としては、サファイ
ア、スピネルが挙げられる。異種基板としてサファイア
を用いる場合、サファイアの主面をどの面にするかによ
り、凹凸を形成した時の凸部上部と凹部側面の窒化物半
導体の面方位が特定される傾向があり、その面方位によ
って、窒化物半導体の成長速度がやや異なることから、
凹部側面に成長し易い面方位がくるように主面を選択し
てもよい。Hereinafter, each of the above steps will be described in more detail with reference to FIG. (First Step) FIG. 2A-1 is a schematic step view in which a first step of growing a first nitride semiconductor 42 on a heterogeneous substrate 41 is performed. In the first step, as the heterogeneous substrate 41 that can be used, for example,
Surface, and sapphire to either the main surface of the surface A, the insulating substrate such as spinel (MgA1 2 O 4), SiC (6
H, 4H, 3C), ZnS, ZnO, GaAs,
Si, and oxide substrates lattice-matched with nitride semiconductors, etc.
A substrate material different from a conventionally known nitride semiconductor can be used. Preferred heterosubstrates include sapphire and spinel. When sapphire is used as a dissimilar substrate, the orientation of the nitride semiconductor on the upper portion of the projection and the side surface of the depression when the unevenness is formed tends to be specified depending on which surface is the main surface of the sapphire. Because the growth rate of nitride semiconductors is slightly different,
The main surface may be selected such that a plane orientation that facilitates growth is provided on the side surface of the concave portion.
【0019】また、第1の工程において、異種基板41
上に第1の窒化物半導体42を成長させる前に、異種基
板41上にバッファ層(図示されていない)を形成して
もよい。バッファ層としては、AlN、GaN、AlG
aN、InGaN等が用いられる。バッファ層は、90
0℃以下300℃以上の温度で、膜厚0.5μm〜10
オングストロームで成長される。このように異種基板1
上にバッファ層を900℃以下の温度で形成すると、異
種基板41と第1の窒化物半導体42との格子定数不正
を緩和し、第1の窒化物半導体42の結晶欠陥が少なく
なる傾向にある。In the first step, the heterogeneous substrate 41
Before growing the first nitride semiconductor 42 thereon, a buffer layer (not shown) may be formed on the heterogeneous substrate 41. AlN, GaN, AlG
aN, InGaN or the like is used. The buffer layer is 90
At a temperature of 0 ° C. or less and 300 ° C. or more, a film thickness of 0.5 μm to 10 μm
Growing in Angstrom. Thus, the heterogeneous substrate 1
When the buffer layer is formed thereon at a temperature of 900 ° C. or lower, the lattice constant between the heterogeneous substrate 41 and the first nitride semiconductor 42 is reduced, and the crystal defects of the first nitride semiconductor 42 tend to be reduced. .
【0020】第1の工程において、異種基板41上に形
成される第1の窒化物半導体42としては、アンドープ
(不純物をドープしない状態、undope)のGaN、S
i、Ge、及びS等のn型不純物をドープしたGaNを
用いることができる。第1の窒化物半導体42は、高
温、具体的には約900℃より高温〜1100℃、好ま
しくは1050℃で異種基板41上に成長される。この
ような温度で成長させると、第1の窒化物半導体42は
単結晶となる。第1の窒化物半導体42の膜厚は特に限
定しないが、凹部内部での縦方向の成長を抑えて、横方
向の成長が促進できるように、凹凸の形状を調整するこ
とが可能な膜厚であることが好ましく、少なくとも50
0オングストローム以上、好ましくは5μm以上、より
好ましくは10μm以上の膜厚で形成する。In the first step, as the first nitride semiconductor 42 formed on the heterogeneous substrate 41, undoped GaN, S
GaN doped with n-type impurities such as i, Ge, and S can be used. The first nitride semiconductor 42 is grown on the heterogeneous substrate 41 at a high temperature, specifically, higher than about 900 ° C. to 1100 ° C., preferably 1050 ° C. When grown at such a temperature, first nitride semiconductor 42 becomes a single crystal. Although the thickness of the first nitride semiconductor 42 is not particularly limited, the thickness of the first nitride semiconductor 42 can be adjusted so that the growth in the vertical direction inside the concave portion can be suppressed and the growth in the horizontal direction can be promoted. And preferably at least 50
The film is formed to have a thickness of 0 Å or more, preferably 5 μm or more, more preferably 10 μm or more.
【0021】(第2の工程)次に、図2(a−2)は異
種基板41上に第1の窒化物半導体42を成長させた
後、第1の窒化物半導体42に部分的に凹凸を形成し
て、凹部側面に第1の窒化物半導体42を露出させてな
る模式的断面図である。(Second Step) Next, FIG. 2A-2 shows that after the first nitride semiconductor 42 is grown on the heterogeneous substrate 41, the first nitride semiconductor 42 is partially roughened. Is formed, and the first nitride semiconductor 42 is exposed on the side surface of the concave portion.
【0022】第2の工程において、部分的に凹凸を形成
するとは、少なくとも凹部側面に第1の窒化物半導体4
2が露出されるように、第1の窒化物半導体42の表面
から異種基板41方向に窪みを形成してあればよく、第
1の窒化物半導体42にいずれの形状で凹凸を設けても
よく、例えば、ランダムな窪み、ストライプ状、碁盤目
状、ドット状に形成できる。好ましい形状としては、ス
トライプ状であり、この形状とすると、異常成長が少な
く、より平坦に埋まり好ましい。第1の窒化物半導体4
2に部分的に設けられた凹凸は、第1の窒化物半導体4
2の途中まで、異種基板に達する深さまで、又は異種基
板に達する深さまでエッチングしエッチング深さが50
0〜3000オングストローム(好ましくは1000〜
2000オングストローム)となる深さまでの形状で形
成され、好ましくは異種基板が露出する程度の深さ、又
は異種基板を上記の深さで削った形状であり、より好ま
しくは、異種基板を上記の深さで削った形状が好まし
い。In the second step, the step of partially forming the unevenness means that the first nitride semiconductor 4 is formed at least on the side surface of the concave portion.
A recess may be formed in the direction of the heterogeneous substrate 41 from the surface of the first nitride semiconductor 42 so that 2 is exposed. Irregularities may be provided in the first nitride semiconductor 42 in any shape. For example, they can be formed in random depressions, stripes, grids, or dots. A preferable shape is a stripe shape, and this shape is preferable because it has less abnormal growth and is buried more flat. First nitride semiconductor 4
2 are partially provided on the first nitride semiconductor 4.
Etching up to the middle of 2, the depth reaching the heterogeneous substrate, or the depth reaching the heterogeneous substrate, the etching depth is 50
0-3000 angstroms (preferably 1000-
2000 angstrom), preferably a depth such that a heterogeneous substrate is exposed, or a shape obtained by shaving a heterogeneous substrate at the above-described depth. More preferably, the heterogeneous substrate is formed at the above-described depth. The shape shaved off is preferable.
【0023】凹凸の形状は、凹部側面の長さや、凸部上
部の幅と凹部底部の幅などは、特に限定されないが、少
なくとも凹部内での縦方向の成長が抑制され、凹部開口
部から厚膜に成長する第2の窒化物半導体43が凹部側
面から横方向に成長したものとなるように調整されてい
ることが好ましい。凹凸の形状をストライプ状とする場
合、ストライプの形状として特に限定されないが、例え
ばストライプ幅(凸部上部の幅)を1〜20μm、好ま
しくは1〜10μmであり、ストライプ間隔(凹部底部
の幅)を10〜40μm、好ましくは15〜35μmで
あるものを形成することができる。このようなストライ
プ形状を有していると、転位の低減と面状態を良好にす
る点で好ましい。凹部開口部から成長する第2の窒化物
半導体43の部分を多くするには、凹部底部の幅を広く
し、凸部上部の幅を狭くすることで可能となり、このよ
うにすると転位の低減された部分を多くすることができ
る。凹部底部の幅を広くした場合には、凹部の深さを深
めにすることが、凹部底部から成長する可能性のある縦
方向の成長を防止するのに好ましい。The shape of the concavities and convexities is not particularly limited, such as the length of the side surface of the concave portion, the width of the upper portion of the convex portion and the width of the bottom portion of the concave portion. It is preferable that the second nitride semiconductor 43 grown in the film is adjusted so as to grow laterally from the side surface of the concave portion. When the shape of the unevenness is a stripe shape, the shape of the stripe is not particularly limited. For example, the stripe width (width of the upper portion of the convex portion) is 1 to 20 μm, preferably 1 to 10 μm, and the stripe interval (width of the lower portion of the concave portion). Is 10 to 40 μm, preferably 15 to 35 μm. Having such a stripe shape is preferable in terms of reducing dislocations and improving the surface state. Increasing the portion of the second nitride semiconductor 43 that grows from the opening of the concave portion can be achieved by increasing the width of the bottom portion of the concave portion and decreasing the width of the upper portion of the convex portion, thereby reducing dislocations. Can be more. When the width of the bottom of the recess is increased, it is preferable to increase the depth of the recess in order to prevent the growth in the vertical direction that may grow from the bottom of the recess.
【0024】第2の工程で凹凸を設ける方法としては、
第1の窒化物半導体42を一部分取り除くことができる
方法であればいずれの方法でもよく、例えばエッチン
グ、ダイシング等が挙げられる。エッチングにより、第
1の窒化物半導体42に部分的(選択的)に凹凸を形成
する場合は、フォトリソグラフィー技術における種々の
形状のマスクパターンを用いて、ストライプ状、碁盤目
状等のフォトマスクを作製し、レジストパターンを第1
の窒化物半導体2に形成してエッチングすることにより
形成できる。フォトマスクは、エッチングして凹凸を形
成後に除去される。また、ダイシングで行う場合は、例
えば、ストライプ状や碁盤目状に形成できる。As a method of providing irregularities in the second step,
Any method may be used as long as the first nitride semiconductor 42 can be partially removed, and examples thereof include etching and dicing. When unevenness is formed partially (selectively) on the first nitride semiconductor 42 by etching, using a mask pattern of various shapes in photolithography technology, a photomask such as a stripe shape or a grid shape is used. Fabricate the resist pattern first
Formed on the nitride semiconductor 2 and then etched. The photomask is removed after etching to form irregularities. When dicing is performed, for example, it can be formed in a stripe shape or a grid shape.
【0025】第2の工程において窒化物半導体をエッチ
ングする方法には、ウエットエッチング、ドライエッチ
ング等の方法があり、平滑な面を形成するには、好まし
くはドライエッチングを用いる。ドライエッチングに
は、例えば反応性イオンエッチング(RIE)、反応性
イオンビームエッチング(RIBE)、電子サイクロト
ロンエッチング(ECR)、イオンビームエッチング等
の装置があり、いずれもエッチングガスを適宜選択する
ことにより、窒化物半導体をエッチングしてできる。例
えば、本出願人が先に出願した特開平8−17803号
公報記載の窒化物半導体の具体的なエッチング手段を用
いることができる。また、エッチングによって凹凸を形
成する場合、エッチング面(凹部側面)が、図2(a−
2)に示すように異種基板に対して端面がほぼ垂直とな
る形状、又は順メサ形状や逆メサ形状でもよく、あるい
は階段状になるように形成された形状等がある。好まし
くは転位の低減や面状態の良好性などの点から、垂直、
逆メサ、順メサであり、より好ましくは垂直である。The method of etching the nitride semiconductor in the second step includes wet etching, dry etching, and the like. To form a smooth surface, dry etching is preferably used. Dry etching includes, for example, devices such as reactive ion etching (RIE), reactive ion beam etching (RIBE), electron cyclotron etching (ECR), and ion beam etching. It can be formed by etching a nitride semiconductor. For example, a specific nitride semiconductor etching means described in Japanese Patent Application Laid-Open No. H8-17803 previously filed by the present applicant can be used. In the case where unevenness is formed by etching, the etched surface (the side surface of the concave portion) is formed as shown in FIG.
As shown in 2), there may be a shape in which the end face is substantially perpendicular to the heterogeneous substrate, a forward mesa shape or an inverted mesa shape, or a shape formed in a step shape. Preferably, from the viewpoint of reduction of dislocation and good surface condition,
Inverse mesas, forward mesas, and more preferably vertical.
【0026】また、第2の工程において、凹凸の形状を
ストライプ状とする場合に、ストライプを、図5(b)
に示すように、オリフラ面を例えばサファイアのA面と
し、このオリフラ面の垂直軸に対して左右どちらかに、
θ=0.1°〜1°、好ましくはθ=0.1°〜0.5
°ずらして形成すると、成長面がより平坦な良好な結晶
が得られ好ましい。ちなみに、図5(b)のθが0°の
場合は、表面が平坦にならない場合があり、このような
状態の成長面に素子構造を形成すると、素子特性の低下
が生じ易くなる傾向が見られる。表面が平坦であると歩
留まりの向上の点でも好ましい。In the second step, when the unevenness is formed in a stripe shape, the stripe is formed as shown in FIG.
As shown in the figure, the orientation flat surface is, for example, a surface A of sapphire, and either left or right with respect to a vertical axis of the orientation flat surface,
θ = 0.1 ° to 1 °, preferably θ = 0.1 ° to 0.5
It is preferable to form the crystal by shifting the crystal by a good angle because a good crystal having a more flat growth surface can be obtained. By the way, when θ in FIG. 5B is 0 °, the surface may not be flat, and when the element structure is formed on the growth surface in such a state, there is a tendency that the element characteristics are likely to deteriorate. Can be A flat surface is also preferable in terms of improving the yield.
【0027】(第3の工程)次に、図2(a−3)は、
エッチングにより凹凸を有する第1の窒化物半導体42
上に、常圧以上の加圧条件下で、第2の窒化物半導体4
3を成長させる第3の工程を行った模式的断面図であ
る。第2の窒化物半導体43としては、前記第1の窒化
物半導体42と同様のものを用いることができる。第2
の窒化物半導体43の成長温度は、第1の窒化物半導体
42を成長させる場合と同様であり、このような温度で
成長させる第2の窒化物半導体43は単結晶となる。ま
た、第2の窒化物半導体43を成長させる際に、不純物
(例えばSi、Ge、Sn、Be、Zn、Mn、Cr、
及びMg等)をドープして成長させる、または窒化物半
導体の原料となるIII族とV族の成分のモル比(II
I/Vのモル比)を調整して成長させる等により、横方
向の成長を縦方向の成長に比べて促進させ転位を低減さ
せる点で好ましく、さらに第2の窒化物半導体43の表
面の面状態を良好にする点で好ましい。(Third Step) Next, FIG.
First nitride semiconductor 42 having irregularities by etching
On top of the second nitride semiconductor 4
FIG. 13 is a schematic cross-sectional view showing a state where a third step of growing a third layer is performed. As the second nitride semiconductor 43, the same as the first nitride semiconductor 42 can be used. Second
The growth temperature of the nitride semiconductor 43 is the same as that for growing the first nitride semiconductor 42, and the second nitride semiconductor 43 grown at such a temperature is a single crystal. Further, when growing the second nitride semiconductor 43, impurities (for example, Si, Ge, Sn, Be, Zn, Mn, Cr,
And Mg, etc.), or the molar ratio of the group III and group V components (II
It is preferable in that the growth in the lateral direction is promoted as compared with the growth in the vertical direction to reduce dislocations by performing growth while adjusting the molar ratio of I / V, and the like. It is preferable in terms of improving the condition.
【0028】上記の常圧以上の加圧条件とは、常圧(意
図的に圧力を加えない状態の圧力)から、装置などを調
整し意図的に圧力を加えて加圧条件にした状態で反応を
行うことである。具体的な圧力としては、常圧以上の圧
力であれば特に限定されないが、好ましくは常圧(ほぼ
1気圧)〜2.5気圧であり、好ましい圧力としては、
常圧〜1.5気圧である。このような圧力の条件下で第
2の窒化物半導体を成長させると、第2の窒化物半導体
の表面の面状態を良好にする点で好ましい。The above-mentioned pressurizing condition that is equal to or higher than the normal pressure is a condition in which the device or the like is adjusted from normal pressure (pressure in a state where no pressure is intentionally applied) to intentionally apply a pressure to obtain a pressurizing condition. To perform the reaction. The specific pressure is not particularly limited as long as it is equal to or higher than normal pressure, but is preferably from normal pressure (approximately 1 atm) to 2.5 atm.
Normal pressure to 1.5 atm. It is preferable to grow the second nitride semiconductor under such a pressure condition in that the surface state of the surface of the second nitride semiconductor is improved.
【0029】また、第3の工程において、凹部内部では
凹部の側面から横方向に成長するものと、凹部底部から
縦方向に成長するものとがあると思われるが、成長し続
ける過程で、凹部側面から成長した第2の窒化物半導体
同士が接合し、凹部底部からの成長を抑制する。その結
果、凹部開口部から成長した第2の窒化物半導体には転
位がほとんど見られない。凹部底部からの縦方向の成長
は、凹部側面からの横方向の成長に比べ、成長速度が遅
いと思われる。また、凹部底部の表面が、サファイアな
どの異種基板であると、凹部底部からの第2の窒化物半
導体の成長が抑制され、凹部側面からの第2の窒化物半
導体の成長が良好となり、転位の低減の点で好ましい。In the third step, it is considered that some of the inside of the concave portion grow laterally from the side surface of the concave portion, and some grow vertically from the bottom portion of the concave portion. The second nitride semiconductors grown from the side surfaces are bonded to each other to suppress the growth from the bottom of the concave portion. As a result, almost no dislocation is seen in the second nitride semiconductor grown from the opening of the concave portion. The growth rate in the vertical direction from the bottom of the concave portion seems to be slower than that in the lateral direction from the side surface of the concave portion. In addition, when the surface of the bottom of the concave portion is a heterogeneous substrate such as sapphire, the growth of the second nitride semiconductor from the bottom of the concave portion is suppressed, and the growth of the second nitride semiconductor from the side surface of the concave portion is improved. It is preferable in terms of reduction of the amount.
【0030】一方、凸部上部から成長した第2の窒化物
半導体部分には、凹部開口部から成長するものに比べて
やや多めの転位が見られるが、凸部上部に縦方向に成長
を始める窒化物半導体も、縦方向に成長する速度より
も、凹部開口部に向かって横方向に成長する傾向があ
り、凹凸を形成しないで縦方向に成長させた場合に比べ
れば転位が低減する。また、本発明の第2及び第3の工
程を繰り返すことで、凸部上部の転位をなくすことがで
きる。また、凸部上部と凹部内部から成長した第2の窒
化物半導体は、成長の過程で接合し、図2(a−4)の
ようになる。On the other hand, in the second nitride semiconductor portion grown from the upper portion of the convex portion, dislocations slightly larger than those grown from the opening portion of the concave portion are observed, but the second nitride semiconductor portion starts growing vertically in the upper portion of the convex portion. The nitride semiconductor also tends to grow in the lateral direction toward the opening of the concave portion rather than in the vertical direction, and dislocations are reduced as compared with the case where the nitride semiconductor is grown in the vertical direction without forming irregularities. Further, by repeating the second and third steps of the present invention, dislocations at the upper portion of the convex portion can be eliminated. In addition, the second nitride semiconductor grown from the upper portion of the convex portion and the inside of the concave portion is joined during the growth process, and becomes as shown in FIG.
【0031】更に、第3の工程において、第2の窒化物
半導体を成長させる際に、圧力を常圧以上の加圧条件に
調整することにより、第2の窒化物半導体の表面が異常
成長の少ない平坦な良好な面状態となる。Further, in the third step, when growing the second nitride semiconductor, the pressure is adjusted to a pressure condition equal to or higher than the normal pressure, so that the surface of the second nitride semiconductor becomes abnormally grown. A good and flat surface state is obtained.
【0032】また、本発明において、第2及び第3の工
程を繰り返す場合、図2(b−1)に示すように、第1
の窒化物半導体に形成した凹部上部に凸部が、第1の窒
化物半導体に形成した凸部上部に凹部が、それぞれ位置
するように第2の窒化物半導体に部分的に凹凸を形成す
る。そして凹凸を形成された第2の窒化物半導体上に第
3の窒化物半導体4を成長させる。第3の窒化物半導体
4は、全体的に転位の少ない窒化物半導体となり好まし
い。第3の窒化物半導体としては第2の窒化物半導体と
同様のものを成長させる。また、第2及び第3の工程を
繰り返す場合、第2の窒化物半導体の膜厚を、繰り返さ
ない場合に比べて、やや薄く成長させ、第2の窒化物半
導体に形成される凹部底部がサファイアなどの異種基板
面となるように第2の窒化物半導体をエッチングする
と、転位のより少ない面状態の良好な第3の窒化物半導
体が得られ好ましい。In the present invention, when the second and third steps are repeated, as shown in FIG.
The second nitride semiconductor is partially formed with projections and depressions such that the projections are located above the depressions formed in the nitride semiconductor and the depressions are located above the projections formed in the first nitride semiconductor. Then, the third nitride semiconductor 4 is grown on the second nitride semiconductor having the unevenness. The third nitride semiconductor 4 is preferably a nitride semiconductor having few dislocations as a whole. As the third nitride semiconductor, the same as the second nitride semiconductor is grown. Further, when the second and third steps are repeated, the second nitride semiconductor is grown slightly thinner than when it is not repeated, and the bottom of the concave portion formed in the second nitride semiconductor is made of sapphire. Etching the second nitride semiconductor so as to form a heterogeneous substrate surface such as that described above is preferable because a third nitride semiconductor having less dislocations and a good surface state can be obtained.
【0033】また、第2の窒化物半導体43は、この上
に素子構造となる窒化物半導体を成長させるための基板
となるが、素子構造を形成するには異種基板を予め除去
してから行う場合と、異種基板等を残して行う場合があ
る。また、素子構造を形成した後で異種基板を除去する
場合もある。異種基板等を除去する場合の第2の窒化物
半導体5の膜厚は、50μm以上、好ましくは100μ
m以上、好ましくは500μm以下である。この範囲で
あると異種基板及び保護膜等を研磨除去しても、第2の
窒化物半導体43が割れにくくハンドリングが容易とな
り好ましい。The second nitride semiconductor 43 serves as a substrate on which a nitride semiconductor for forming an element structure is grown. The formation of the element structure is performed after removing a different kind of substrate in advance. In some cases, the process is performed while leaving a different substrate or the like. In some cases, the heterogeneous substrate is removed after the element structure is formed. The thickness of the second nitride semiconductor 5 when removing a heterogeneous substrate or the like is 50 μm or more, preferably 100 μm or more.
m, preferably 500 μm or less. When the thickness is in this range, the second nitride semiconductor 43 is less likely to be broken even when the heterogeneous substrate, the protective film, and the like are polished and removed, so that handling is preferable.
【0034】また異種基板等を残して行う場合の第2の
窒化物半導体43の膜厚は、特に限定されないが、10
0μm以下、好ましくは50μm以下、より好ましくは
20μm以下である。この範囲であると異種基板と窒化
物半導体の熱膨張係数差によるウエハの反りが防止で
き、更に素子基板となる第2の窒化物半導体45の上に
素子構造となる窒化物半導体を良好に成長させることが
できる。The thickness of the second nitride semiconductor 43 in the case where a different substrate or the like is left is not particularly limited.
It is 0 μm or less, preferably 50 μm or less, more preferably 20 μm or less. Within this range, warpage of the wafer due to the difference in thermal expansion coefficient between the heterogeneous substrate and the nitride semiconductor can be prevented, and a nitride semiconductor having an element structure can be favorably grown on the second nitride semiconductor 45 serving as an element substrate. Can be done.
【0035】本発明の窒化物半導体の成長方法におい
て、第1の窒化物半導体42、及び第2の窒化物半導体
43を成長させる方法としては、特に限定されないが、
MOVPE(有機金属気相成長法)、HVPE(ハライ
ド気相成長法)、MBE(分子線エピタキシー法)、M
OCVD(有機金属化学気相成長法)等、窒化物半導体
を成長させるのに知られている全ての方法を適用でき
る。好ましい成長方法としては、膜厚が100μm以下
ではMOCVD法を用いると成長速度をコントロールし
易い。また膜厚が100μm以下ではHVPEでは成長
速度が速くてコントロールが難しい。In the method for growing a nitride semiconductor of the present invention, the method for growing the first nitride semiconductor 42 and the second nitride semiconductor 43 is not particularly limited.
MOVPE (metalorganic vapor phase epitaxy), HVPE (halide vapor phase epitaxy), MBE (molecular beam epitaxy), M
All methods known for growing nitride semiconductors, such as OCVD (metal organic chemical vapor deposition), can be applied. As a preferable growth method, when the film thickness is 100 μm or less, the growth rate can be easily controlled by using the MOCVD method. When the film thickness is less than 100 μm, HVPE has a high growth rate and is difficult to control.
【0036】また本発明において、第2の窒化物半導体
43上には、素子構造となる窒化物半導体を形成するこ
とができるので、明細書内において第2の窒化物半導体
を素子基板又は窒化物半導体基板と言う場合がある。In the present invention, since a nitride semiconductor having an element structure can be formed on the second nitride semiconductor 43, the second nitride semiconductor is used in the specification as an element substrate or a nitride. It may be called a semiconductor substrate.
【0037】また第1の工程における前記異種基板とな
る材料の主面をオフアングルさせた基板、さらにステッ
プ状にオフアングルさせた基板を用いたほうが好まし
い。オフアングルさせた基板を用いると、表面に3次元
成長が見られず、ステップ成長があらわれ表面が平坦に
なり易い。更にステップ状にオフアングルされているサ
ファイア基板のステップに沿う方向(段差方向)が、サ
ファイアのA面に対して垂直に形成されていると、窒化
物半導体のステップ面がレーザの共振器方向と一致し、
レーザ光が表面粗さにより乱反射されることが少なくな
り好ましい。Further, it is preferable to use a substrate in which the main surface of the material to be the heterogeneous substrate in the first step is off-angled, and further a substrate whose stepped off-angle is used. When a substrate with an off-angle is used, three-dimensional growth is not observed on the surface, and step growth appears, so that the surface tends to be flat. Furthermore, when the direction (step direction) along the step of the sapphire substrate that is off-angled in a step shape is formed perpendicular to the A-plane of sapphire, the step surface of the nitride semiconductor is aligned with the cavity direction of the laser. Matches,
This is preferable because laser light is less likely to be irregularly reflected due to surface roughness.
【0038】更に好ましい異種基板としては、(000
1)面[C面]を主面とするサファイア、(112−0)
面[A面]を主面とするサファイア、又は(111)面を
主面とするスピネルである。ここで異種基板が、(00
01)面[C面]を主面とするサファイアであるとき、前
記第1の窒化物半導体等に形成される凹凸のストライプ
形状が、そのサファイアの(112−0)面[A面]に対
して垂直なストライプ形状を有していること[窒化物半
導体の(101−0)[M面]に平行方向にストライプを
形成すること]が好ましく、また、オフアングルのオフ
角θ(図7に示すθ)は0.1°〜0.5°、好ましく
は0.1°〜0.2°が好ましい。また(112−0)
面[A面]を主面とするサファイアであるとき、前記凹凸
のストライプ形状はそのサファイアの(11−02)面
[R面]に対して垂直なストライプ形状を有していること
が好ましく、また(111)面を主面とするスピネルで
あるとき、前記凹凸のストライプ形状はそのスピネルの
(110)面に対して垂直なストライプ形状を有してい
ることが好ましい。ここでは、凹凸がストライプ形状の
場合について記載したが、本発明においてサファイアの
A面及びR面、スピネルの(110)面に窒化物半導体
が横方向に成長し易いので、これらの面に第1の窒化物
半導体の端面が形成されるように第1の窒化物半導体2
に段差を形成するために保護膜の形成を考慮することが
好ましい。Further preferred heterogeneous substrates include (000
1) Sapphire whose main surface is plane [C-plane], (112-0)
Sapphire whose main surface is the [A-plane] or spinel whose main surface is the (111) plane. Here, the heterogeneous substrate is (00
01) When the sapphire has the [C-plane] as the main surface, the uneven stripe shape formed on the first nitride semiconductor or the like is different from the (112-0) -plane [A-plane] of the sapphire. [It is preferable to form a stripe in a direction parallel to the (101-0) [M plane] of the nitride semiconductor], and the off angle off angle θ (see FIG. 7). Θ) shown is 0.1 ° to 0.5 °, preferably 0.1 ° to 0.2 °. Also (112-0)
When the sapphire is a sapphire whose main surface is the plane [A-plane], the stripe shape of the irregularities is (11-02) plane of the sapphire.
It is preferable that the spinel has a stripe shape perpendicular to the [R-plane]. When the spinel has a (111) plane as a main surface, the uneven stripe shape is in relation to the (110) plane of the spinel. And preferably have a vertical stripe shape. Here, the case where the irregularities are in the form of stripes is described. However, in the present invention, the nitride semiconductor easily grows in the lateral direction on the A and R planes of sapphire and the (110) plane of spinel. Nitride semiconductor 2 such that an end face of the first nitride semiconductor is formed.
In order to form a step, it is preferable to consider formation of a protective film.
【0039】本発明に用いられる異種基板について図を
用いて更に詳細に説明する。図3はサファイアの結晶構
造を示すユニットセル図である。まず本発明の方法にお
いて、C面を主面とするサファイアを用い、凹凸はサフ
ァイアA面に対して垂直なストライプ形状とする場合に
ついて説明する。例えば、図5(a)は主面側のサファ
イア基板の平面図である。この図はサファイアC面を主
面とし、オリエンテーションフラット(オリフラ)面を
A面としている。この図に示すように凹凸のストライプ
をA面に対して垂直方向で、互いに平行なストライプを
形成する。図5(a)に示すように、サファイアC面上
に窒化物半導体を選択成長させた場合、窒化物半導体は
面内ではA面に対して平行な方向で成長しやすく、垂直
な方向では成長しにくい傾向にある。従ってA面に対し
て垂直な方向でストライプを設けると、ストライプとス
トライプの間の窒化物半導体がつながって成長しやすく
なり、図2に示したような結晶成長が容易に可能となる
と考えられるが詳細は定かではない。さらに、前記した
ように図5(b)のように、わずかにずらすと面状態が
良好となり好ましい。The heterogeneous substrate used in the present invention will be described in more detail with reference to the drawings. FIG. 3 is a unit cell diagram showing the crystal structure of sapphire. First, in the method of the present invention, a case will be described in which sapphire having a C-plane as a main surface is used, and the unevenness has a stripe shape perpendicular to the sapphire A-plane. For example, FIG. 5A is a plan view of a sapphire substrate on the main surface side. In this figure, the sapphire C plane is the main surface, and the orientation flat (orientation flat) surface is the A surface. As shown in the figure, stripes having irregularities are formed in parallel with each other in a direction perpendicular to the A-plane. As shown in FIG. 5A, when a nitride semiconductor is selectively grown on a sapphire C plane, the nitride semiconductor easily grows in a plane parallel to the A plane and grows in a vertical direction. It tends to be difficult. Therefore, if the stripes are provided in a direction perpendicular to the A-plane, the nitride semiconductors between the stripes are connected and grow easily, and it is thought that the crystal growth as shown in FIG. 2 can be easily performed. Details are not clear. Further, as described above, as shown in FIG. 5B, it is preferable to slightly shift the surface state because the surface state becomes good.
【0040】次に、A面を主面とするサファイア基板を
用いた場合、上記C面を主面とする場合と同様に、例え
ばオリフラ面をR面とすると、R面に対して垂直方向
に、互いに平行なストライプを形成することにより、ス
トライプ幅方向に対して窒化物半導体が成長しやすい傾
向にあるため、結晶欠陥の少ない窒化物半導体層を成長
させることができる。Next, when a sapphire substrate having the A surface as the main surface is used, similarly to the case where the C surface is the main surface, for example, if the orientation flat surface is an R surface, the orientation flat surface is perpendicular to the R surface. By forming stripes parallel to each other, a nitride semiconductor tends to grow in the stripe width direction, so that a nitride semiconductor layer with few crystal defects can be grown.
【0041】また次に、スピネル(MgAl2O4)に対
しても、窒化物半導体の成長は異方性があり、窒化物半
導体の成長面を(111)面とし、オリフラ面を(11
0)面とすると、窒化物半導体は(110)面に対して
平行方向に成長しやすい傾向がある。従って、(11
0)面に対して垂直方向にストライプを形成すると窒化
物半導体層と隣接する窒化物半導体同士が保護膜の上部
でつながって、結晶欠陥の少ない結晶を成長できる。な
おスピネルは四方晶であるため特に図示していない。Next, also for spinel (MgAl 2 O 4 ), the growth of the nitride semiconductor is anisotropic, the growth surface of the nitride semiconductor is (111) plane, and the orientation flat surface is (11).
When the plane is the 0) plane, the nitride semiconductor tends to grow in a direction parallel to the (110) plane. Therefore, (11
When a stripe is formed in the direction perpendicular to the 0) plane, the nitride semiconductor layer and the adjacent nitride semiconductor are connected to each other at the upper portion of the protective film, and a crystal having few crystal defects can be grown. The spinel is not shown in the figure because it is tetragonal.
【0042】また、以下に、オフアングルされたサファ
イア基板のステップに沿う方向が、サファイア基板のA
面に対して垂直に形成されてなる場合について図4を用
いて説明する。ステップ状にオフアングルしたサファイ
アなどの異種基板は、図4に示すようにほぼ水平なテラ
ス部分Aと、段差部分Bとを有している。テラス部分A
の表面凹凸は少なく、ほぼ規則正しく形成されている。
このようなオフ角θを有するステップ状部分は、基板全
体にわたって連続して形成されていることが望ましい
が、特に部分的に形成されていてもよい。なおオフ角θ
とは、図4に示すように、複数の段差の底部を結んだ直
線と、最上層のステップの水平面との角度を示すものと
する。また異種基板はオフ角が0.1°〜0.5°、好
ましくは0.1°〜0.2°である。オフ角を上記範囲
とすると、第1の窒化物半導体42表面は細かな筋状の
モフォロジーとなり、エピタキシャル成長表面(第2の
窒化物半導体43表面)は波状のモフォロジーとなり、
この基板を用いて得られる窒化物半導体素子は平滑で、
特性も長寿命、高効率、高出力、歩留まりの向上したも
のが得られる。In the following, the direction along the steps of the sapphire substrate that has been off-angled corresponds to the A of the sapphire substrate.
The case of being formed perpendicular to the plane will be described with reference to FIG. The dissimilar substrate such as sapphire, which is off-angled in a step shape, has a substantially horizontal terrace portion A and a step portion B as shown in FIG. Terrace part A
Have few surface irregularities and are almost regularly formed.
The step portion having such an off angle θ is desirably formed continuously over the entire substrate, but may be formed particularly partially. Note that the off angle θ
4 indicates the angle between the straight line connecting the bottoms of the plurality of steps and the horizontal plane of the uppermost step as shown in FIG. The off-angle of the heterogeneous substrate is 0.1 ° to 0.5 °, preferably 0.1 ° to 0.2 °. When the off angle is in the above range, the surface of the first nitride semiconductor 42 has a fine streak morphology, and the epitaxial growth surface (the surface of the second nitride semiconductor 43) has a wavy morphology.
The nitride semiconductor device obtained using this substrate is smooth,
Characteristics with long life, high efficiency, high output, and improved yield can be obtained.
【0043】またさらに、上記のELOG成長等により
得られた窒化物半導体基板上に更にELOG成長を行っ
て得られる窒化物半導体を素子構造の基板とすると、転
位の低減及び反りの低減などが良好となり、本発明の効
果を得るのに好ましい。この好ましい一実施の形態とし
ては、特願平11−80288号明細書に記載されてい
る内容が挙げられる。例えば好ましい一例として、上記
の図2に示された工程により得られた第2の窒化物半導
体43上に更に、例えばHVPEなどによって厚膜、例
えば80〜500μmの第3の窒化物半導体を成長さ
せ、その後、異種基板などを除去して第3の窒化物半導
体のみとし、この第3の窒化物半導体の異種基板除去面
とは反対の面上に、HVPE等により第4の窒化物半導
体を成長させる。第4の窒化物半導体の膜厚は、第3の
窒化物半導体の膜厚と、第4の窒化物半導体の膜厚の合
計が、例えば好ましくは400〜80μm程度の膜厚と
なるように調整される。このような第3及び第4の窒化
物半導体からなる窒化物半導体上にELOG成長を繰り
返すと転位が良好に低減された窒化物半導体基板を得る
ことができ、本発明の効果を得るのに好ましい。Further, when a nitride semiconductor obtained by further performing ELOG growth on the nitride semiconductor substrate obtained by the above-described ELOG growth or the like is used as a substrate having an element structure, reduction in dislocation and reduction in warpage are excellent. Which is preferable for obtaining the effects of the present invention. A preferred embodiment of the present invention is described in Japanese Patent Application No. 11-80288. For example, as a preferable example, a thick film, for example, a third nitride semiconductor having a thickness of, for example, 80 to 500 μm is grown on the second nitride semiconductor 43 obtained by the process shown in FIG. After that, the heterogeneous substrate is removed to make only the third nitride semiconductor, and a fourth nitride semiconductor is grown by HVPE or the like on the surface of the third nitride semiconductor opposite to the surface from which the heterogeneous substrate is removed. Let it. The thickness of the fourth nitride semiconductor is adjusted so that the sum of the thickness of the third nitride semiconductor and the thickness of the fourth nitride semiconductor is, for example, preferably about 400 to 80 μm. Is done. Repeated ELOG growth on such a nitride semiconductor composed of the third and fourth nitride semiconductors can provide a nitride semiconductor substrate with reduced dislocations, which is preferable for obtaining the effects of the present invention. .
【0044】上記のような、転位の少ない窒化物半導体
を基板とし、この基板上に素子構造を形成すれば結晶性
の良好な素子が得られ、発光効率の向上の点で好まし
い。さらにしきい値電流密度の低減及び寿命特性の向上
の点でも好ましい。When a nitride semiconductor having few dislocations as described above is used as a substrate and an element structure is formed on this substrate, an element having good crystallinity can be obtained, which is preferable from the viewpoint of improving luminous efficiency. Further, it is preferable in terms of reduction of threshold current density and improvement of life characteristics.
【0045】以下に、図1に示される素子構造について
説明する。しかし、本発明は、発光ピーク波長が380
nmとなるような活性層を有する素子構造であれば特に
限定されない。Hereinafter, the element structure shown in FIG. 1 will be described. However, according to the present invention, the emission peak wavelength is 380.
The element structure is not particularly limited as long as it has an active layer having a thickness of nm.
【0046】[n型コンタクト層3]本発明において、
n型コンタクト層3としては、少なくともAlaGa1-a
N(0≦a<0.5、好ましくは0<a<0.5、より
好ましくは0.01<a<0.05)を含んでなる窒化
物半導体層である。n型コンタクト層がAlを含み更に
Al組成比が上記範囲であると、自己吸収の防止と共
に、結晶性とオーミック接触の点で好ましい。更に前記
n型コンタクト層3は、n型不純物を1×1017〜1×
1019/cm 3、好ましくは1×1018〜1×1019/
cm3の濃度で含有していると、オーミック接触の維
持、クラック発生の防止、結晶性の維持の点で好まし
い。このようにn型コンタクト層を構成するAl組成比
とn型不純物濃度を組み合わせると、自己吸収を防止で
きると共に、オーミック接触やクラック防止の点で好ま
しい。n型不純物としては、特に限定されないが、例え
ば、Si、Ge等が挙げられ、好ましくはSiである。
n型コンタクト層3の膜厚は、特に限定されないが、
0.1〜20μmが好ましく、より好ましくは1〜10
μmである。膜厚がこの範囲であると、界面付近(例え
ばn型クラッド層との界面付近)の結晶性(下地とし
て)と抵抗率の低下の点で好ましい。[N-type contact layer 3] In the present invention,
As the n-type contact layer 3, at least AlaGa1-a
N (0 ≦ a <0.5, preferably 0 <a <0.5, more
Nitriding preferably comprising 0.01 <a <0.05)
Semiconductor layer. the n-type contact layer contains Al;
When the Al composition ratio is within the above range, self-absorption can be prevented and at the same time.
This is preferable in terms of crystallinity and ohmic contact. Further
The n-type contact layer 3 has an n-type impurity of 1 × 1017~ 1 ×
1019/ Cm Three, Preferably 1 × 1018~ 1 × 1019/
cmThreeAt a concentration of 0.1% to maintain ohmic contact.
Retention, prevention of cracking, and maintenance of crystallinity
No. Thus, the Al composition ratio constituting the n-type contact layer
And n-type impurity concentration can prevent self-absorption
As well as ohmic contact and crack prevention.
New The n-type impurity is not particularly limited.
For example, Si, Ge and the like can be mentioned, and preferably, Si is used.
Although the thickness of the n-type contact layer 3 is not particularly limited,
0.1-20 μm is preferred, and more preferably 1-10
μm. When the film thickness is within this range, the vicinity of the interface (for example,
(Near the interface with the n-type cladding layer)
) Is preferred in terms of lowering the resistivity.
【0047】[n型クラッド層4]本発明において、n
型クラッド層4としては、活性層5のバンドギャップエ
ネルギーより大きくなる組成であり、活性層5へのキャ
リアの閉じ込めが可能であれば特に限定されないが、好
ましい組成としては、AleGa1-eN(0<e<0.
3、好ましくは0.1<e<0.2)のものが挙げられ
る。n型クラッド層が、このようなAlGaNからなる
と、活性層へのキャリアの閉じ込めの点で好ましい。n
型クラッド層の膜厚は、特に限定されないが、好ましく
は0.01〜0.1μmであり、より好ましくは0.0
3〜0.06μmである。n型クラッド層のn型不純物
濃度は、特に限定されないが、好ましくは1×1017〜
1×1020/cm3であり、より好ましくは1×1018
〜1×1019/cm3である。不純物濃度がこの範囲で
あると、抵抗率及び結晶性の点で好ましい。[N-type cladding layer 4]
The type cladding layer 4 has a composition that is larger than the band gap energy of the active layer 5 and is not particularly limited as long as carriers can be confined in the active layer 5, but a preferable composition is Al e Ga 1 -e. N (0 <e <0.
3, preferably 0.1 <e <0.2). It is preferable that the n-type cladding layer is made of such AlGaN in terms of confining carriers in the active layer. n
The thickness of the mold cladding layer is not particularly limited, but is preferably 0.01 to 0.1 μm, more preferably 0.0 to 0.1 μm.
3 to 0.06 μm. The n-type impurity concentration of the n-type cladding layer is not particularly limited, but is preferably 1 × 10 17 to
1 × 10 20 / cm 3 , more preferably 1 × 10 18
11 × 10 19 / cm 3 . It is preferable that the impurity concentration be in this range in terms of resistivity and crystallinity.
【0048】n型クラッド層は、上記のような単一層の
他に、多層膜層(超格子構造を含む)とすることもでき
る。多層膜層の場合は、上記のAleGa1-eNと、それ
よりバンドギャップエネルギーの小さい窒化物半導体層
とからなる多層膜層であればよいが、例えばバンドギャ
ップエネルギーの小さい層としては、InhGa1-hN
(0≦h<1)、AljGa1-jN(0≦j<1、e>
j)が挙げられる。多層膜層を形成する各層の膜厚は、
特に限定されないが、超格子構造の場合は、一層の膜厚
が100オングストローム以下、好ましくは70オング
ストローム以下、より好ましくは10〜40オングスト
ロームと、超格子構造を形成しない単一層の場合は、上
記の組成からなる層とすることができる。また、n型ク
ラッド層がバンドギャップエネルギーの大きい層と、バ
ンドギャップエネルギーの小さい層からなる多層膜層で
ある場合、バンドギャップエネルギーの大きい層及び小
さい層の少なくともいずれか一方にn型不純物をドープ
させてもよい。また、バンドギャップエネルギーの大き
い層及び小さい層の両方にドープする場合は、ドープ量
は同一でも異なってもよい。The n-type cladding layer may be a multilayer film (including a superlattice structure) in addition to the single layer as described above. In the case of a multilayer film layer, a multilayer film layer composed of the above Al e Ga 1-e N and a nitride semiconductor layer having a smaller band gap energy may be used. , In h Ga 1-h N
(0 ≦ h <1), Al j Ga 1-j N (0 ≦ j <1, e>)
j). The thickness of each layer forming the multilayer film layer is
Although not particularly limited, in the case of a superlattice structure, the thickness of one layer is 100 angstrom or less, preferably 70 angstrom or less, more preferably 10 to 40 angstrom. It can be a layer composed of a composition. In the case where the n-type cladding layer is a multilayer film layer including a layer having a large band gap energy and a layer having a small band gap energy, at least one of the layer having a large band gap energy and the layer having a small band gap energy is doped with an n-type impurity. May be. When doping both the layer having a large band gap energy and the layer having a small band gap energy, the doping amount may be the same or different.
【0049】[活性層5]本発明において、活性層5と
しては、発光ピーク波長が380nm以下、好ましくは
発光ピーク波長が370nm以下となるような組成の窒
化物半導体が挙げられる。好ましくはInfGa1-fN
(0≦f<0.1)の窒化物半導体が挙げられる。活性
層のIn組成比は、発光ピーク波長が短波長となるに従
いIn組成比を小さくしていくが、In組成比はほとん
どゼロに近く、また波長によってはゼロでもよい。活性
層の膜厚としては、特に限定されないが、量子効果の得
られる程度の膜厚が挙げられ、例えば好ましくは0.0
01〜0.01μmであり、より好ましくは0.003
〜0.007μmである。膜厚が上記範囲であると発光
出力の点で好ましい。また、活性層は、上記のような単
一量子井戸構造の他に、上記InfGa1-fNを井戸層と
して、この井戸層よりバンドギャップエネルギーが大き
い組成からなる障壁層とからなる多重量子井戸構造とし
てもよい。また、活性層には、不純物をドープしてもよ
い。[Active Layer 5] In the present invention, the active layer 5 may be a nitride semiconductor having a composition such that the emission peak wavelength is 380 nm or less, preferably the emission peak wavelength is 370 nm or less. Preferably In f Ga 1-f N
(0 ≦ f <0.1) nitride semiconductor. The In composition ratio of the active layer decreases as the emission peak wavelength becomes shorter, but the In composition ratio is almost zero, and may be zero depending on the wavelength. The thickness of the active layer is not particularly limited, but may be a thickness at which a quantum effect can be obtained.
0.01 to 0.01 μm, more preferably 0.003 to 0.01 μm.
0.000.007 μm. It is preferable that the film thickness is in the above range in terms of light emission output. The active layer consists in addition of a single quantum well structure as described above, the well layer and the In f Ga 1-f N, a barrier layer having the composition larger bandgap energy than the well layer multiplexing It may be a quantum well structure. The active layer may be doped with impurities.
【0050】また、活性層のIn組成比の調整として
は、発光ピーク波長が380nm以下となるIn組成比
であれば特に限定されず、具体的な値としては、例えば
下記の理論値の計算式から求められる値を近似的な値と
して挙げることができる。しかし、実際に発光させて得
られる波長は、量子井戸構造をとる量子準位が形成され
るため、波長のエネルギー(Eλ)がInGaNのバン
ドギャップエネルギー(Eg)よりも大きくなり、図7
に示すように計算式などから求められる発光波長より、
短波長側へシフトする傾向がある。The adjustment of the In composition ratio of the active layer is not particularly limited as long as the In peak ratio is such that the emission peak wavelength is 380 nm or less. Can be cited as an approximate value. However, since a wavelength obtained by actually emitting light has a quantum level having a quantum well structure, the energy of the wavelength (Eλ) becomes larger than the band gap energy (Eg) of InGaN, and FIG.
From the emission wavelength obtained from the calculation formula etc. as shown in
It tends to shift to shorter wavelengths.
【0051】[理論値の計算式] Eg=(1−χ)3.40+1.95χ−Bχ(1−
χ) 波長(nm)=1240/Eg Eg:InGaN井戸層のバンドギャップエネルギー χ:Inの組成比 3.40(eV):GaNのバンドギャップエネルギー 1.95(eV):InNのバンドギャップエネルギー B:ボーイングパラメーターを示し、1〜6eVとす
る。このようにボーイングパラメータが変動するのは、
最近の研究では、SIMS分析などから、従来は結晶に
歪みがないと仮定して1eVとされていたが、In組成
比の割合や膜厚が薄い場合等により歪みの生じる程度が
異なり、1eV以上となることが明らかとなってきてい
るためである。[Calculation formula of theoretical value] Eg = (1-() 3.40 + 1.95χ-Bχ (1-
χ) wavelength (nm) = 1240 / Eg Eg: band gap energy of InGaN well layer χ: composition ratio of In 3.40 (eV): band gap energy of GaN 1.95 (eV): band gap energy of InN B : Indicates a bowing parameter, which is 1 to 6 eV. The variation of the Boeing parameter like this is
In recent studies, from SIMS analysis and the like, it has been conventionally assumed that the crystal has no distortion, but it is set to 1 eV. It is becoming clear that
【0052】上記のように井戸層のSIMS分析などか
ら求められる具体的なIn組成比から考えられる発振波
長と、実際に発振させたときの発振波長とには、やや相
違があるものの、実際の発振波長が所望する波長となる
ように調整される。As described above, although there is a slight difference between the oscillation wavelength considered from the specific In composition ratio obtained from the SIMS analysis of the well layer and the like when actually oscillated, the actual oscillation wavelength is slightly different. The oscillation wavelength is adjusted to be a desired wavelength.
【0053】[p型クラッド層6]本発明において、p
型クラッド層6としては、活性層5のバンドギャップエ
ネルギーより大きくなる組成であり、活性層5へのキャ
リアの閉じ込めができるものであれば特に限定されない
が、好ましくは、AldGa1-dN(0<d≦0.4、好
ましくは0.15≦d≦0.3)のものが挙げられる。
p型クラッド層が、このようなAlGaNからなると、
活性層へのキャリアの閉じ込めの点で好ましい。p型ク
ラッド層の膜厚は、特に限定されないが、好ましくは
0.01〜0.15μmであり、より好ましくは0.0
4〜0.08μmである。p型クラッド層のp型不純物
濃度は、特に限定されないが、好ましくは1×1018〜
1×1021/cm3であり、より好ましくは1×1019
〜1×1020/cm3である。p型不純物濃度が上記範
囲であると、結晶性を低下させることなくバルク抵抗を
低下させる点で好ましい。[P-type cladding layer 6]
The type cladding layer 6 is not particularly limited as long as it has a composition larger than the band gap energy of the active layer 5 and can confine carriers in the active layer 5, but is preferably Al d Ga 1 -dN. (0 <d ≦ 0.4, preferably 0.15 ≦ d ≦ 0.3).
When the p-type cladding layer is made of such AlGaN,
This is preferable in terms of confining carriers in the active layer. The thickness of the p-type cladding layer is not particularly limited, but is preferably 0.01 to 0.15 μm, more preferably 0.01 to 0.15 μm.
4 to 0.08 μm. The p-type impurity concentration of the p-type cladding layer is not particularly limited, but is preferably 1 × 10 18 to
1 × 10 21 / cm 3 , more preferably 1 × 10 19
11 × 10 20 / cm 3 . It is preferable that the p-type impurity concentration is within the above range, since the bulk resistance is reduced without lowering the crystallinity.
【0054】p型クラッド層は、上記のような単一層の
他に、多層膜層(超格子構造を含む)とすることもでき
る。多層膜層の場合は、上記のAldGa1-dNと、それ
よりバンドギャップエネルギーの小さい窒化物半導体層
とからなる多層膜層であればよいが、例えばバンドギャ
ップエネルギーの小さい層としては、n型クラッド層の
場合と同様に、InhGa1-hN(0≦h<1)、Alj
Ga1-jN(0≦j<1、e>j)が挙げられる。多層
膜層を形成する各層の膜厚は、特に限定されないが、超
格子構造の場合は、一層の膜厚が100オングストロー
ム以下、好ましくは70オングストローム以下、より好
ましくは10〜40オングストロームと、超格子構造を
形成しない単一層の場合は、上記の組成からなる層とす
ることができる。また、p型クラッド層がバンドギャッ
プエネルギーの大きい層と、バンドギャップエネルギー
の小さい層からなる多層膜層である場合、バンドギャッ
プエネルギーの大きい層及び小さい層の少なくともいず
れか一方にp型不純物をドープさせてもよい。また、バ
ンドギャップエネルギーの大きい層及び小さい層の両方
にドープする場合は、ドープ量は同一でも異なってもよ
い。The p-type cladding layer can be a multilayer film layer (including a superlattice structure) in addition to the single layer as described above. In the case of a multilayer film layer, it may be a multilayer film layer composed of the above Al d Ga 1-d N and a nitride semiconductor layer having a smaller band gap energy. , In h Ga 1 -hN (0 ≦ h <1), Al j
Ga 1-j N (0 ≦ j <1, e> j). The thickness of each layer forming the multilayer film layer is not particularly limited, but in the case of a superlattice structure, the thickness of each layer is 100 Å or less, preferably 70 Å or less, more preferably 10 to 40 Å. In the case of a single layer that does not form a structure, it can be a layer having the above composition. Further, when the p-type cladding layer is a multilayer film layer including a layer having a large band gap energy and a layer having a small band gap energy, at least one of the layer having a large band gap energy and the layer having a small band gap energy is doped with a p-type impurity. May be. When doping both the layer having a large band gap energy and the layer having a small band gap energy, the doping amount may be the same or different.
【0055】[p型コンタクト層7]本発明において、
p型コンタクト層7としては、少なくともAlbGa1-b
N(0≦b<0.5、好ましくは0<b<0.1、より
好ましくは0.01≦b≦0.05)を含んでなる窒化
物半導体層である。p型コンタクト層がAlを含んでな
るさらにAl組成比が上記範囲であると、n型コンタク
ト層の場合と同様に自己吸収の防止と共に、結晶性とオ
ーミック接触の点で好ましい。更に、前記p型コンタク
ト層7は、p型不純物を1×1018〜1×1021/cm
3、好ましくは5×1019〜5×1020/cm3の濃度で
含有していると、オーミック接触、クラック発生の防
止、結晶性、バルク抵抗の点で好ましい。このようにp
型コンタクト層を構成するAl組成比とn型不純物濃度
を組み合わせると、自己吸収を防止できると共に、オー
ミック接触やクラック防止の点で好ましい。p型不純物
としては、特に限定されないが、例えば好ましくはMg
が挙げられる。p型コンタクト層7の膜厚は、特に限定
されないが、0.03〜0.5μmが好ましく、より好
ましくは0.1〜0.15μmである。膜厚がこの範囲
であると、理由は定かではないが、光の取り出し効率及
び発光出力の点で好ましい。[P-type contact layer 7]
As the p-type contact layer 7, at least Al b Ga 1-b
A nitride semiconductor layer containing N (0 ≦ b <0.5, preferably 0 <b <0.1, more preferably 0.01 ≦ b ≦ 0.05). When the p-type contact layer contains Al and the Al composition ratio is in the above range, it is preferable in terms of crystallinity and ohmic contact as well as prevention of self-absorption as in the case of the n-type contact layer. Further, the p-type contact layer 7 contains p-type impurities of 1 × 10 18 to 1 × 10 21 / cm.
3 , preferably at a concentration of 5 × 10 19 to 5 × 10 20 / cm 3 , is preferable in terms of ohmic contact, prevention of crack generation, crystallinity, and bulk resistance. Thus p
The combination of the Al composition ratio and the n-type impurity concentration constituting the mold contact layer is preferable in terms of preventing self-absorption and preventing ohmic contact and cracking. The p-type impurity is not particularly limited, but is preferably, for example, Mg
Is mentioned. The thickness of the p-type contact layer 7 is not particularly limited, but is preferably from 0.03 to 0.5 μm, and more preferably from 0.1 to 0.15 μm. When the film thickness is in this range, the reason is not clear, but it is preferable in terms of light extraction efficiency and light emission output.
【0056】また、本発明において、p電極及びn電極
は、種々のものを用いることができ、公知の電極材料等
から適宜選択して用いる。電極としての具体例は、後述
の実施例に記載されているものが挙げられる。In the present invention, various types of p-electrode and n-electrode can be used, and are appropriately selected from known electrode materials and the like. Specific examples of the electrode include those described in Examples below.
【0057】また、本発明の素子は、p側層をp型化し
て低抵抗とするために、アニーリング処理を行ってい
る。アニーリング処理としては、特許第2540791
号に記載されているように、気相成長法により、p型不
純物がドープされた窒化ガリウム系化合物半導体を成長
させた後、実質的に水素を含まない雰囲気中、400℃
以上の温度で熱処理を行い、p型不純物がドープされた
窒化ガリウム系化合物半導体から水素を出すことにより
p型にする方法が挙げられる。The device of the present invention is subjected to an annealing treatment in order to make the p-side layer p-type and have a low resistance. The annealing process is described in Japanese Patent No. 2540791.
As described above, after growing a gallium nitride-based compound semiconductor doped with a p-type impurity by a vapor phase growth method, the gallium nitride-based compound semiconductor is heated at 400 ° C. in an atmosphere substantially containing no hydrogen.
There is a method in which a heat treatment is performed at the above temperature to generate hydrogen from a gallium nitride-based compound semiconductor doped with a p-type impurity to make the semiconductor p-type.
【0058】[0058]
【実施例】以下に、本発明の一実施の形態である実施例
を挙げて本発明を更に詳細に説明する。しかし、本発明
はこれに限定されない。また発明の詳細な説明に記載し
たように、In組成比の理論値の計算式の値と、量子井
戸構造をとる量子準位の形成による短波長へのシフトな
どによる実際の発振波長とは異なるために、実施例の活
性層のIn組成比は近似的な値である。The present invention will be described below in more detail with reference to examples which are embodiments of the present invention. However, the present invention is not limited to this. Further, as described in the detailed description of the invention, the value of the formula for calculating the theoretical value of the In composition ratio is different from the actual oscillation wavelength due to a shift to a short wavelength due to the formation of a quantum level having a quantum well structure. Therefore, the In composition ratio of the active layer of the example is an approximate value.
【0059】[実施例1]実施例1として、図1に示さ
れる本発明の一実施の形態である窒化物半導体発光素子
を作製する。Example 1 As Example 1, a nitride semiconductor light emitting device according to an embodiment of the present invention shown in FIG. 1 is manufactured.
【0060】異種基板41として、図4に示すようにス
テップ状にオフアングルされたC面を主面とし、オフア
ングル角θ=0.15°、ステップ段差およそ20オン
グストローム、テラス幅Wおよそ800オングストロー
ムであり、オリフラ面をA面とし、ステップがA面に垂
直であるサファイア基板を用意する。このサファイア基
板を反応容器内にセットし、温度を510℃にして、キ
ャリアガスに水素、原料ガスにアンモニアとTMG(ト
リメチルガリウム)とを用い、サファイア基板上にGa
Nよりなる低温成長のバッファ層(図示されていない)
を200オングストロームの膜厚で成長させる。バッフ
ァ層成長後、TMGのみ止めて、温度を1050℃まで
上昇させ、1050℃になったら、原料ガスにTMG、
アンモニアを用い、アンドープのGaNからなる第1の
窒化物半導体層42を2μmの膜厚で成長させる。次
に、第1の窒化物半導体層42を積層したウェーハ上に
ストライプ状のフォトマスクを形成し、スパッタ装置に
よりストライプ幅(凸部の上部になる部分)5μm、ス
トライプ間隔(凹部底部となる部分)10μmにパター
ニングされたSiO2膜を形成し、続いて、RIE装置
によりSiO2膜の形成されていない部分の第1の窒化
物半導体層42を全てエッチングし更にサファイアを1
200オングストロームの深さまでエッチングして凹凸
を形成することにより、凹部側面に第1の窒化物半導体
層42を露出させる。凹凸を形成後に、凸部上部のSi
O 2膜を除去する。なおストライプ方向は、図5(b)
に示すように、オリフラ面に対して0.3°ずらして形
成する。次に、反応容器にセットし、常圧で、原料ガス
にTMG、アンモニアを用い、アンドープのGaNより
なる第2の窒化物半導体層43を15μmの膜厚で成長
させ窒化物半導体基板1とする。得られた窒化物半導体
を窒化物半導体基板1として以下の素子構造を積層成長
させる(図2)。得られた窒化物半導体基板1の表面の
転位をTEM法により観測すると、凹部上部には転位が
ほとんど見られなく、凸部上部にはやや多めの転位が観
測された。この窒化物半導体基板上1に、下記の各層を
成長させる。As shown in FIG.
The principal plane is the C-plane that is off-angled in a step shape,
Angle angle θ = 0.15 °, step step about 20 ON
Gustrom, terrace width W about 800 angstroms
With the orientation flat surface as surface A and the step perpendicular to surface A.
Prepare a straight sapphire substrate. This sapphire group
Place the plate in the reaction vessel, raise the temperature to 510 ° C,
Hydrogen for carrier gas, ammonia and TMG for source gas
Limethyl gallium) and Ga on the sapphire substrate.
Low temperature growth buffer layer of N (not shown)
Is grown to a thickness of 200 angstroms. Buff
After layer growth, stop only TMG and raise temperature to 1050 ° C
When the temperature reaches 1050 ° C., TMG
The first of undoped GaN using ammonia
The nitride semiconductor layer 42 is grown to a thickness of 2 μm. Next
On the wafer on which the first nitride semiconductor layer 42 is laminated.
Form a striped photomask and use it for sputtering equipment
The stripe width (the part that becomes the upper part of the projection) is 5 μm,
Putter to 10μm at tripe interval (part to be the bottom of concave part)
SiOTwoForming a film, followed by an RIE device
By SiOTwoFirst nitridation of a portion where a film is not formed
The entire semiconductor layer 42 is etched and sapphire is further
Etching to a depth of 200 angstroms to make it uneven
Forming the first nitride semiconductor on the side surface of the concave portion.
The layer 42 is exposed. After forming the irregularities, the Si
O TwoRemove the film. The stripe direction is shown in FIG.
As shown in the figure, the shape is shifted by 0.3 ° with respect to the orientation flat surface.
To achieve. Next, set in a reaction vessel, at normal pressure,
Using TMG and ammonia for undoped GaN
Grown second nitride semiconductor layer 43 with a thickness of 15 μm
Thus, a nitride semiconductor substrate 1 is obtained. Obtained nitride semiconductor
The following element structure is laminated and grown using the substrate as a nitride semiconductor substrate 1.
(FIG. 2). Of the surface of the obtained nitride semiconductor substrate 1
Observation of dislocations by TEM method shows that
Almost no dislocations are seen, and slightly more dislocations are seen
Was measured. The following layers are formed on the nitride semiconductor substrate 1.
Let it grow.
【0061】(n型コンタクト層3)次に、得られた窒
化物半導体基板1上に、1050℃でTMG、TMA
(トリメチルアルミニウム)、アンモニア、シラン(S
iH4)を用い、Siを5×1018/cm3ドープしたn
型Al0.04Ga0.96Nよりなるn型コンタクト層3を4
μmの膜厚で成長させる。(N-type contact layer 3) Next, on the obtained nitride semiconductor substrate 1, TMG, TMA
(Trimethylaluminum), ammonia, silane (S
iH 4 ) and n doped with 5 × 10 18 / cm 3 of Si
N-type contact layer 3 of Al 0.04 Ga 0.96 N
It is grown to a thickness of μm.
【0062】(n型クラッド層4)次に1050℃でT
MG、TMA、アンモニア、シランを用い、Siを5×
1017/cm3ドープしたn型Al0.18Ga0.82Nより
なるn型クラッド層4を400オングストロームの膜厚
で形成する。(N-type cladding layer 4) Next, at 1050 ° C., T
Using MG, TMA, ammonia, silane, Si is 5 ×
An n-type cladding layer 4 made of n-type Al 0.18 Ga 0.82 N doped with 10 17 / cm 3 is formed to a thickness of 400 Å.
【0063】(活性層5)次に窒素雰囲気中、700℃
でTMI、TMG、アンモニアを用い、アンドープIn
GaNよりなる活性層を55オングストロームの膜厚で
成長させる。In組成比は、測定不可能な程度に微量
(ほとんどゼロ又はゼロ)である。(Active Layer 5) Next, at 700 ° C. in a nitrogen atmosphere.
Undoped In using TMI, TMG and ammonia
An active layer made of GaN is grown to a thickness of 55 Å. The In composition ratio is so small (almost zero or zero) that it cannot be measured.
【0064】(p型クラッド層6)次に水素雰囲気中、
1050℃でTMG、TMA、アンモニア、Cp2Mg
(シクロペンタジエニルマグネシウム)を用い、Mgを
1×1020/cm3ドープしたAl0.2Ga0.8Nよりな
るp型クラッド層6を600オングストロームの膜厚で
成長させる。(P-type cladding layer 6) Next, in a hydrogen atmosphere,
TMG, TMA, ammonia, Cp 2 Mg at 1050 ° C
Using (cyclopentadienyl magnesium), a p-type cladding layer 6 made of Al 0.2 Ga 0.8 N doped with Mg at 1 × 10 20 / cm 3 is grown to a thickness of 600 Å.
【0065】(p型コンタクト層7)続いて、TMG、
TMA、アンモニア、Cp2Mgで、Mgを1×1020
/cm3ドープしたAl0.04Ga0.96Nよりなるp型コ
ンタクト層7を0.12μmの膜厚で成長させる。(P-type contact layer 7) Subsequently, TMG,
Mg is 1 × 10 20 with TMA, ammonia and Cp 2 Mg.
A p-type contact layer 7 of Al 0.04 Ga 0.96 N doped with / cm 3 is grown to a thickness of 0.12 μm.
【0066】成長終了後、窒素雰囲気中、ウェーハを反
応容器内において、700℃でアニーリングを行い、p
型層をさらに低抵抗化した後、ウェーハを反応容器から
取り出し、最上層のp型コンタクト層7の表面に所定の
形状のマスクを形成し、RIE(反応性イオンエッチン
グ)装置でp型コンタクト層側からエッチングを行い、
図1に示すようにn型コンタクト層3の表面を露出させ
る。After the growth is completed, the wafer is annealed at 700 ° C. in a reaction vessel in a nitrogen atmosphere,
After further reducing the resistance of the mold layer, the wafer is taken out of the reaction vessel, a mask having a predetermined shape is formed on the surface of the uppermost p-type contact layer 7, and the p-type contact layer is formed by an RIE (reactive ion etching) apparatus. Etching from the side,
As shown in FIG. 1, the surface of the n-type contact layer 3 is exposed.
【0067】エッチング後、最上層にあるp型コンタク
ト層7のほぼ全面に膜厚200オングストロームのNi
とAuを含む透光性のp電極8と、そのp電極8の上に
ボンディング用のAuよりなるpパッド電極10を0.
2μmの膜厚で形成する。一方エッチングにより露出さ
せたn型コンタクト層3の表面にはWとAlを含むn電
極9を形成する。最後にp電極8の表面を保護するため
にSiO2よりなる絶縁膜を形成した後、ウェーハをス
クライブにより分離して350μm角のLED素子とす
る。但し、LEDは、発光する活性層が窒化物半導体基
板1の転位のほとんどない凹部の上部に位置し、更に凹
部の中心部分を避け、例えば図1のような位置になるよ
うに作製されるAfter etching, almost 200 angstrom of Ni is formed on almost the entire surface of the uppermost p-type contact layer 7.
And a translucent p-electrode 8 containing Au and Au, and a p-pad electrode 10 made of Au for bonding on the p-electrode 8.
It is formed with a thickness of 2 μm. On the other hand, an n-electrode 9 containing W and Al is formed on the surface of the n-type contact layer 3 exposed by etching. Finally, after an insulating film made of SiO 2 is formed to protect the surface of the p-electrode 8, the wafer is separated by scribing to obtain LED elements of 350 μm square. However, the LED is manufactured such that the active layer that emits light is located above the concave portion of the nitride semiconductor substrate 1 where there is almost no dislocation, and further avoids the central portion of the concave portion and is located, for example, as shown in FIG.
【0068】このLED素子は順方向電圧10mAにお
いて、発光ピーク波長が371nmを示し、Vfは3.
5V、出力は2.0mWである。実施例1のLEDの発
光効率は、5.7%となる。また、このデータを図6に
●としてプロットする。This LED element has an emission peak wavelength of 371 nm at a forward voltage of 10 mA, and Vf is 3.
5V, the output is 2.0 mW. The luminous efficiency of the LED of Example 1 is 5.7%. This data is plotted as ● in FIG.
【0069】[実施例2]実施例1において、発光ピー
ク波長が、360nm、377nmとなるように活性層
のIn組成比を調節する他は同様にしてLEDを作製す
る。得られたLEDの発光効率は、発光ピーク波長が3
60nmの場合は0.59%、発光ピーク波長が377
nmの場合は5.85%となる。また、これらのデータ
を図6に●としてプロットする。Example 2 An LED is manufactured in the same manner as in Example 1, except that the In composition ratio of the active layer is adjusted so that the emission peak wavelength becomes 360 nm and 377 nm. The luminous efficiency of the obtained LED is such that the luminous peak wavelength is 3
In the case of 60 nm, 0.59%, the emission peak wavelength is 377.
In the case of nm, it is 5.85%. These data are plotted as ● in FIG.
【0070】[比較例1]実施例1において、発光ピー
ク波長が470nm、520nmとなるように活性層の
In組成比を調整する他は同様にしてLEDを作製す
る。得られたLEDの発光効率はそれぞれ6.0%、
3.0%となる。また、これらのデータを図6に●とし
てプロットする。Comparative Example 1 An LED was manufactured in the same manner as in Example 1, except that the In composition ratio of the active layer was adjusted so that the emission peak wavelength became 470 nm and 520 nm. The luminous efficiency of the obtained LED is 6.0%,
3.0%. These data are plotted as ● in FIG.
【0071】[比較例2]更に実施例1において、窒化
物半導体基板1の代わりに、サファイア基板を用い、さ
らにサファイア基板上に、550℃でGaNからなるバ
ッファ層を300オングストローム成長させ、このバッ
ファ層上に、実施例1と同様のコンタクト層などの複数
層からなる素子構造を成長させる他は同様にして、LE
Dを作製する。但し、活性層のIn組成比を調整して、
発光ピーク波長が360nm、371nm、377n
m、470nm、520nmとなる比較のLEDを作製
する。得られた比較のLEDの各発光効率は、それぞれ
0.25%、4.8%、5.1%、6.0%、3.0%
となる。これらのデータを図6に■としてプロットす
る。[Comparative Example 2] Further, in Example 1, a sapphire substrate was used in place of the nitride semiconductor substrate 1, and a GaN buffer layer was grown on the sapphire substrate at 550 ° C. at 300 Å. On the layer, an element structure consisting of a plurality of layers such as a contact layer similar to that of the first embodiment is grown.
D is made. However, by adjusting the In composition ratio of the active layer,
Emission peak wavelength is 360 nm, 371 nm, 377 n
m, 470 nm, and 520 nm are produced as comparative LEDs. The luminous efficiencies of the obtained comparative LEDs were 0.25%, 4.8%, 5.1%, 6.0%, and 3.0%, respectively.
Becomes These data are plotted as ■ in FIG.
【0072】(実施例と比較例のLEDの発光効率の比
較)図6は、窒化物半導体基板を用いてなるLEDの発
光ピーク波長の変化による発光効率の値[●]と、サフ
ァイア基板を用いてなるLEDの発光ピーク波長の変化
による発光効率の値[■]とをプロットしたグラフであ
る。以下には、図6に示されている上記の実施例及び比
較例で得られた値[波長と発光効率のデータ]を一覧表
にまとめる。(Comparison of Luminous Efficiency of LED of Example and Comparative Example) FIG. 6 shows the value of the luminous efficiency [●] of the LED using a nitride semiconductor substrate due to the change of the luminous peak wavelength and the sapphire substrate 5 is a graph plotting luminous efficiency values [■] according to changes in the luminous peak wavelength of each LED. Hereinafter, the values [data of wavelength and luminous efficiency] obtained in the above-described example and comparative example shown in FIG. 6 are summarized in a list.
【0073】[0073]
【表1】 −−−−−−−−−−−−−−−−−−−−−−−−−−−−− 波長(nm) 発光効率(%) 窒化物半導体基板 サファイア基板 −−−−−−−−−−−−−−−−−−−−−−−−−−−−− 360 0.59 0.25 371 5.70 4.80 377 5.85 5.10 470 6.00 6.00 520 3.00 3.00 −−−−−−−−−−−−−−−−−−−−−−−−−−−−−Table 1 Wavelength (nm) Luminous efficiency (%) Nitride semiconductor substrate Sapphire substrate---------------------------------- --------------------------------------------------------------------------- 0.5 0.50 0.25 371 5.70 4.80 377 5.85 5.10 470 6 .00 6.00 520 3.00 3.00 −−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−
【0074】図6を用いて、基板の相違と、発光ピーク
波長の相違による発光効率の変化について以下に考察す
る。まず、発光ピーク波長が470nm及び520nm
の場合には、窒化物半導体基板を用いてなるLED
[●:比較例1]と、サファイア基板を用いてなるLE
D[■:比較例2]とは、同じ発光効率を有する。そし
て、これらのLEDは、発光ピーク波長が470nmか
ら380nmに向かって変化すると、発光効率が緩やか
に低下する。このような緩やかな低下は、サファイア基
板を用いたLED[■]に比べて、転位の少ない窒化物
半導体基板を用いたLED[●]の方が低下の割合が小
さい。このことは、窒化物半導体基板を用いたLED
[●]の方が高い発光効率を維持し易いことを示してい
る。さらに、発光ピーク波長が380nm以下となると
両者とも、発光効率が急激に低下する傾向を示す。The change in luminous efficiency due to the difference in the substrate and the difference in the emission peak wavelength will be discussed below with reference to FIG. First, emission peak wavelengths are 470 nm and 520 nm.
In the case of, the LED using the nitride semiconductor substrate
[●: Comparative Example 1] and LE using sapphire substrate
D [■: Comparative Example 2] has the same luminous efficiency. When the emission peak wavelength changes from 470 nm to 380 nm, the luminous efficiency of these LEDs gradually decreases. Such a gradual decrease is smaller in the LED [●] using the nitride semiconductor substrate with less dislocation than in the LED [■] using the sapphire substrate. This means that LEDs using nitride semiconductor substrates
[●] indicates that it is easier to maintain high luminous efficiency. Further, when the emission peak wavelength is 380 nm or less, both tend to sharply decrease the luminous efficiency.
【0075】しかし、サファイア基板を用いてなるLE
D[■:比較例]に比べて、窒化物半導体基板を用いて
なるLED[●:実施例]は、発光効率が高い。例え
ば、発光ピーク波長が360nmの場合には、窒化物半
導体基板を用いてなるLEDの方が、サファイア基板を
用いてなるものに対して、2.36倍もの発光効率を示
す。However, the LE using the sapphire substrate
As compared with D [■: Comparative Example], the LED [●: Example] using the nitride semiconductor substrate has higher luminous efficiency. For example, when the emission peak wavelength is 360 nm, the LED using the nitride semiconductor substrate shows 2.36 times the luminous efficiency as compared to the LED using the sapphire substrate.
【0076】以上のように、紫外領域の発光を示す紫外
LEDの場合には、特に転位密度の少ない窒化物半導体
基板を用いると、発光効率が良好に向上する。そして、
発光効率が向上することで、発光出力の向上も達成する
ことができる。As described above, in the case of an ultraviolet LED that emits light in the ultraviolet region, the luminous efficiency is improved favorably by using a nitride semiconductor substrate having a low dislocation density. And
By improving the luminous efficiency, the luminous output can be improved.
【0077】[0077]
【発明の効果】本発明は、発光ピーク波長が380nm
以下の紫外領域に発光する窒化物半導体素子を、非常に
転位密度の少ない窒化物半導体基板上に成長させること
により、発光効率を良好に向上させることができる。According to the present invention, the emission peak wavelength is 380 nm.
By growing a nitride semiconductor device emitting light in the following ultraviolet region on a nitride semiconductor substrate having a very low dislocation density, luminous efficiency can be improved satisfactorily.
【図1】図1は、本発明の一実施の形態であるLEDの
模式的断面図である。FIG. 1 is a schematic sectional view of an LED according to an embodiment of the present invention.
【図2】図2は、本発明で用いることのできるELOG
成長の一実施の形態の各工程の構造を示す模式的断面図
である。FIG. 2 shows an ELOG that can be used in the present invention.
It is a typical sectional view showing the structure of each process of one embodiment of growth.
【図3】図3は、サファイアの面方位を示すユニットセ
ル図である。FIG. 3 is a unit cell diagram showing a plane orientation of sapphire.
【図4】図4は、オフアングルした異種基板の部分的な
形状を示す模式的断面図である。FIG. 4 is a schematic cross-sectional view showing a partial shape of an off-angled heterogeneous substrate.
【図5】図5は、凹凸のストライプ方向を説明するため
の基板主面側の平面図である。FIG. 5 is a plan view of the main surface of the substrate for explaining the stripe direction of the unevenness.
【図6】図6は、実施例及び比較例のLEDの発光効率
と波長の関係を示すグラフである。FIG. 6 is a graph showing the relationship between the luminous efficiency and the wavelength of the LEDs of Examples and Comparative Examples.
【図7】図7は、活性層の井戸層のバンドギャップエネ
ルギー(Eg)と、量子準位の形成による発振波長のエ
ネルギー(Eλ)とを示した模式的断面図である。FIG. 7 is a schematic cross-sectional view showing band gap energy (Eg) of a well layer of an active layer and energy (Eλ) of an oscillation wavelength due to formation of a quantum level.
1・・・基板 2・・・バッファ層 3・・・n型コンタクト層 4・・・n型クラッド層 5・・・活性層 6・・・p型クラッド層 7・・・p型コンタクト層 8・・・p電極 9・・・n電極 10・・・パッド電極 DESCRIPTION OF SYMBOLS 1 ... Substrate 2 ... Buffer layer 3 ... N-type contact layer 4 ... N-type cladding layer 5 ... Active layer 6 ... P-type cladding layer 7 ... P-type contact layer 8 ... p electrode 9 ... n electrode 10 ... pad electrode
Claims (2)
導体基板上に、発光ピーク波長が380nm以下の窒化
物半導体からなる素子構造を形成してなることを特徴と
する窒化物半導体素子。1. A nitride semiconductor device comprising: a nitride semiconductor device having a light emission peak wavelength of 380 nm or less formed on a nitride semiconductor substrate having a dislocation density of 10 6 / cm 2 or less. .
物半導体基板が、窒化物半導体と異なる材料よりなる異
種基板又は窒化物半導体基板上に、窒化物半導体の横方
向の成長を利用して成長させてなるものであることを特
徴とする請求項2に記載の窒化物半導体素子。 2. A nitride semiconductor substrate having a dislocation density of 10 6 / cm 2 or less is formed by utilizing lateral growth of a nitride semiconductor on a heterogeneous substrate or a nitride semiconductor substrate made of a material different from a nitride semiconductor. The nitride semiconductor device according to claim 2, wherein the nitride semiconductor device is grown by growing.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23300199A JP4005275B2 (en) | 1999-08-19 | 1999-08-19 | Nitride semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23300199A JP4005275B2 (en) | 1999-08-19 | 1999-08-19 | Nitride semiconductor device |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004238463A Division JP4517770B2 (en) | 2004-08-18 | 2004-08-18 | Nitride semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001060719A true JP2001060719A (en) | 2001-03-06 |
| JP4005275B2 JP4005275B2 (en) | 2007-11-07 |
Family
ID=16948267
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23300199A Expired - Fee Related JP4005275B2 (en) | 1999-08-19 | 1999-08-19 | Nitride semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4005275B2 (en) |
Cited By (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001160539A (en) * | 1999-09-24 | 2001-06-12 | Sanyo Electric Co Ltd | Forming method for nitride semiconductor device and nitride semiconductor |
| WO2001069662A1 (en) * | 2000-03-14 | 2001-09-20 | Toyoda Gosei Co., Ltd. | Group iii nitride compound semiconductor and method for manufacturing the same |
| JP2002353503A (en) * | 2001-05-29 | 2002-12-06 | Seiwa Electric Mfg Co Ltd | Gallium nitride based compound semiconductor light emitting device |
| US6580098B1 (en) | 1999-07-27 | 2003-06-17 | Toyoda Gosei Co., Ltd. | Method for manufacturing gallium nitride compound semiconductor |
| US6617668B1 (en) | 1999-05-21 | 2003-09-09 | Toyoda Gosei Co., Ltd. | Methods and devices using group III nitride compound semiconductor |
| US6645295B1 (en) | 1999-05-10 | 2003-11-11 | Toyoda Gosei Co., Ltd. | Method for manufacturing group III nitride compound semiconductor and a light-emitting device using group III nitride compound semiconductor |
| US6664560B2 (en) | 2001-06-15 | 2003-12-16 | Cree, Inc. | Ultraviolet light emitting diode |
| JP2004289180A (en) * | 2004-06-29 | 2004-10-14 | Toyoda Gosei Co Ltd | Group iii nitride compound semiconductor light emitting device |
| JP2004336080A (en) * | 2004-08-18 | 2004-11-25 | Nichia Chem Ind Ltd | Nitride semiconductor device |
| US6830948B2 (en) | 1999-12-24 | 2004-12-14 | Toyoda Gosei Co., Ltd. | Method for producing group III nitride compound semiconductor and group III nitride compound semiconductor device |
| US6844246B2 (en) | 2001-03-22 | 2005-01-18 | Toyoda Gosei Co., Ltd. | Production method of III nitride compound semiconductor, and III nitride compound semiconductor element based on it |
| US6855620B2 (en) | 2000-04-28 | 2005-02-15 | Toyoda Gosei Co., Ltd. | Method for fabricating Group III nitride compound semiconductor substrates and semiconductor devices |
| US6861305B2 (en) | 2000-03-31 | 2005-03-01 | Toyoda Gosei Co., Ltd. | Methods for fabricating group III nitride compound semiconductors and group III nitride compound semiconductor devices |
| US6860943B2 (en) | 2001-10-12 | 2005-03-01 | Toyoda Gosei Co., Ltd. | Method for producing group III nitride compound semiconductor |
| US6979584B2 (en) | 1999-12-24 | 2005-12-27 | Toyoda Gosei Co, Ltd. | Method for producing group III nitride compound semiconductor and group III nitride compound semiconductor device |
| US7052979B2 (en) | 2001-02-14 | 2006-05-30 | Toyoda Gosei Co., Ltd. | Production method for semiconductor crystal and semiconductor luminous element |
| US7097920B2 (en) | 2002-03-26 | 2006-08-29 | Nec Corporation | Group III nitride based semiconductor substrate and process for manufacture thereof |
| US7141444B2 (en) | 2000-03-14 | 2006-11-28 | Toyoda Gosei Co., Ltd. | Production method of III nitride compound semiconductor and III nitride compound semiconductor element |
| JP2007281140A (en) * | 2006-04-05 | 2007-10-25 | Hamamatsu Photonics Kk | Compound semiconductor substrate, manufacturing method thereof, and semiconductor device |
| CN100380675C (en) * | 2002-04-30 | 2008-04-09 | 克利公司 | High voltage microelectronic devices including GaN |
| DE112006002450T5 (en) | 2005-09-15 | 2008-07-03 | Matsushita Electric Industrial Co., Ltd., Kadoma | Semiconductor light emitting device |
| WO2009041237A1 (en) | 2007-09-27 | 2009-04-02 | Showa Denko K.K. | Iii nitride semiconductor light emitting element |
| WO2009050955A1 (en) | 2007-10-19 | 2009-04-23 | Showa Denko K.K. | Iii nitride semiconductor light emitting element |
| US7601985B2 (en) | 2005-09-15 | 2009-10-13 | Panasonic Corporation | Semiconductor light-emitting device |
| US7619261B2 (en) | 2000-08-07 | 2009-11-17 | Toyoda Gosei Co., Ltd. | Method for manufacturing gallium nitride compound semiconductor |
| US7687822B2 (en) | 2003-08-26 | 2010-03-30 | Sumitomo Electric Industries, Ltd. | Light emitting apparatus |
| US8076679B2 (en) | 2004-03-19 | 2011-12-13 | Panasonic Corporation | Nitride-based semiconductor light-emitting diode and illuminating device |
| JP2019083222A (en) * | 2017-10-27 | 2019-05-30 | 日機装株式会社 | Nitride semiconductor light-emitting element and manufacturing method of the same |
| JP2021158140A (en) * | 2020-03-25 | 2021-10-07 | 日機装株式会社 | Semiconductor light-emitting element |
| JP2022153366A (en) * | 2016-11-03 | 2022-10-12 | スージョウ レキン セミコンダクター カンパニー リミテッド | Semiconductor device and semiconductor device package including the same |
| CN115210885A (en) * | 2020-01-22 | 2022-10-18 | 波拉科技有限公司 | Red LED and method of manufacture |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998047170A1 (en) * | 1997-04-11 | 1998-10-22 | Nichia Chemical Industries, Ltd. | Method of growing nitride semiconductors, nitride semiconductor substrate and nitride semiconductor device |
| WO1999030373A1 (en) * | 1997-12-08 | 1999-06-17 | Mitsubishi Cable Industries, Ltd. | GaN-BASED SEMICONDUCTOR LIGHT EMITTING DEVICE AND METHOD OF PRODUCING GaN-BASED CRYSTAL |
| JPH11191659A (en) * | 1997-10-09 | 1999-07-13 | Nichia Chem Ind Ltd | Method for growing nitride semiconductor and nitride semiconductor device |
| JPH11224969A (en) * | 1997-12-05 | 1999-08-17 | Nichia Chem Ind Ltd | Nitride semiconductor laser device |
-
1999
- 1999-08-19 JP JP23300199A patent/JP4005275B2/en not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998047170A1 (en) * | 1997-04-11 | 1998-10-22 | Nichia Chemical Industries, Ltd. | Method of growing nitride semiconductors, nitride semiconductor substrate and nitride semiconductor device |
| JPH11191659A (en) * | 1997-10-09 | 1999-07-13 | Nichia Chem Ind Ltd | Method for growing nitride semiconductor and nitride semiconductor device |
| JPH11224969A (en) * | 1997-12-05 | 1999-08-17 | Nichia Chem Ind Ltd | Nitride semiconductor laser device |
| WO1999030373A1 (en) * | 1997-12-08 | 1999-06-17 | Mitsubishi Cable Industries, Ltd. | GaN-BASED SEMICONDUCTOR LIGHT EMITTING DEVICE AND METHOD OF PRODUCING GaN-BASED CRYSTAL |
Cited By (52)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6645295B1 (en) | 1999-05-10 | 2003-11-11 | Toyoda Gosei Co., Ltd. | Method for manufacturing group III nitride compound semiconductor and a light-emitting device using group III nitride compound semiconductor |
| US6617668B1 (en) | 1999-05-21 | 2003-09-09 | Toyoda Gosei Co., Ltd. | Methods and devices using group III nitride compound semiconductor |
| US6881651B2 (en) | 1999-05-21 | 2005-04-19 | Toyoda Gosei Co., Ltd. | Methods and devices using group III nitride compound semiconductor |
| US7176497B2 (en) | 1999-07-27 | 2007-02-13 | Toyoda Gosei Co., Ltd. | Group III nitride compound semiconductor |
| US6835966B2 (en) | 1999-07-27 | 2004-12-28 | Toyoda Gosei Co., Ltd. | Method for manufacturing gallium nitride compound semiconductor |
| US6893945B2 (en) | 1999-07-27 | 2005-05-17 | Toyoda Gosei Co., Ltd. | Method for manufacturing gallium nitride group compound semiconductor |
| US6580098B1 (en) | 1999-07-27 | 2003-06-17 | Toyoda Gosei Co., Ltd. | Method for manufacturing gallium nitride compound semiconductor |
| US6930329B2 (en) | 1999-07-27 | 2005-08-16 | Toyoda Gosei Co., Ltd. | Method for manufacturing gallium nitride compound semiconductor |
| US6818926B2 (en) | 1999-07-27 | 2004-11-16 | Toyoda Gosei Co., Ltd. | Method for manufacturing gallium nitride compound semiconductor |
| JP2001160539A (en) * | 1999-09-24 | 2001-06-12 | Sanyo Electric Co Ltd | Forming method for nitride semiconductor device and nitride semiconductor |
| US6979584B2 (en) | 1999-12-24 | 2005-12-27 | Toyoda Gosei Co, Ltd. | Method for producing group III nitride compound semiconductor and group III nitride compound semiconductor device |
| US6830948B2 (en) | 1999-12-24 | 2004-12-14 | Toyoda Gosei Co., Ltd. | Method for producing group III nitride compound semiconductor and group III nitride compound semiconductor device |
| US7560725B2 (en) | 1999-12-24 | 2009-07-14 | Toyoda Gosei Co., Ltd. | Method for fabricating group III nitride compound semiconductors and group III nitride compound semiconductor devices |
| US7141444B2 (en) | 2000-03-14 | 2006-11-28 | Toyoda Gosei Co., Ltd. | Production method of III nitride compound semiconductor and III nitride compound semiconductor element |
| US7462867B2 (en) | 2000-03-14 | 2008-12-09 | Toyoda Gosei Co., Ltd. | Group III nitride compound semiconductor devices and method for fabricating the same |
| US6967122B2 (en) | 2000-03-14 | 2005-11-22 | Toyoda Gosei Co., Ltd. | Group III nitride compound semiconductor and method for manufacturing the same |
| WO2001069662A1 (en) * | 2000-03-14 | 2001-09-20 | Toyoda Gosei Co., Ltd. | Group iii nitride compound semiconductor and method for manufacturing the same |
| US6861305B2 (en) | 2000-03-31 | 2005-03-01 | Toyoda Gosei Co., Ltd. | Methods for fabricating group III nitride compound semiconductors and group III nitride compound semiconductor devices |
| US7491984B2 (en) | 2000-03-31 | 2009-02-17 | Toyoda Gosei Co., Ltd. | Method for fabricating group III nitride compound semiconductors and group III nitride compound semiconductor devices |
| US6855620B2 (en) | 2000-04-28 | 2005-02-15 | Toyoda Gosei Co., Ltd. | Method for fabricating Group III nitride compound semiconductor substrates and semiconductor devices |
| US7619261B2 (en) | 2000-08-07 | 2009-11-17 | Toyoda Gosei Co., Ltd. | Method for manufacturing gallium nitride compound semiconductor |
| US7052979B2 (en) | 2001-02-14 | 2006-05-30 | Toyoda Gosei Co., Ltd. | Production method for semiconductor crystal and semiconductor luminous element |
| US6844246B2 (en) | 2001-03-22 | 2005-01-18 | Toyoda Gosei Co., Ltd. | Production method of III nitride compound semiconductor, and III nitride compound semiconductor element based on it |
| JP2002353503A (en) * | 2001-05-29 | 2002-12-06 | Seiwa Electric Mfg Co Ltd | Gallium nitride based compound semiconductor light emitting device |
| USRE43725E1 (en) | 2001-06-15 | 2012-10-09 | Cree, Inc. | Ultraviolet light emitting diode |
| US6734033B2 (en) | 2001-06-15 | 2004-05-11 | Cree, Inc. | Ultraviolet light emitting diode |
| US6664560B2 (en) | 2001-06-15 | 2003-12-16 | Cree, Inc. | Ultraviolet light emitting diode |
| US6860943B2 (en) | 2001-10-12 | 2005-03-01 | Toyoda Gosei Co., Ltd. | Method for producing group III nitride compound semiconductor |
| US7097920B2 (en) | 2002-03-26 | 2006-08-29 | Nec Corporation | Group III nitride based semiconductor substrate and process for manufacture thereof |
| CN100380675C (en) * | 2002-04-30 | 2008-04-09 | 克利公司 | High voltage microelectronic devices including GaN |
| US8698286B2 (en) | 2002-04-30 | 2014-04-15 | Cree, Inc. | High voltage switching devices and process for forming same |
| US8390101B2 (en) | 2002-04-30 | 2013-03-05 | Cree, Inc. | High voltage switching devices and process for forming same |
| US8174089B2 (en) | 2002-04-30 | 2012-05-08 | Cree, Inc. | High voltage switching devices and process for forming same |
| US7795707B2 (en) | 2002-04-30 | 2010-09-14 | Cree, Inc. | High voltage switching devices and process for forming same |
| US7687822B2 (en) | 2003-08-26 | 2010-03-30 | Sumitomo Electric Industries, Ltd. | Light emitting apparatus |
| US8076679B2 (en) | 2004-03-19 | 2011-12-13 | Panasonic Corporation | Nitride-based semiconductor light-emitting diode and illuminating device |
| JP2004289180A (en) * | 2004-06-29 | 2004-10-14 | Toyoda Gosei Co Ltd | Group iii nitride compound semiconductor light emitting device |
| JP2004336080A (en) * | 2004-08-18 | 2004-11-25 | Nichia Chem Ind Ltd | Nitride semiconductor device |
| US7863623B2 (en) | 2005-09-15 | 2011-01-04 | Panasonic Corporation | Semiconductor light emitting device |
| US7601985B2 (en) | 2005-09-15 | 2009-10-13 | Panasonic Corporation | Semiconductor light-emitting device |
| DE112006002450T5 (en) | 2005-09-15 | 2008-07-03 | Matsushita Electric Industrial Co., Ltd., Kadoma | Semiconductor light emitting device |
| JP2007281140A (en) * | 2006-04-05 | 2007-10-25 | Hamamatsu Photonics Kk | Compound semiconductor substrate, manufacturing method thereof, and semiconductor device |
| US8389975B2 (en) | 2007-09-27 | 2013-03-05 | Showa Denko K.K. | Group III nitride semiconductor light-emitting device |
| WO2009041237A1 (en) | 2007-09-27 | 2009-04-02 | Showa Denko K.K. | Iii nitride semiconductor light emitting element |
| US8227790B2 (en) | 2007-10-19 | 2012-07-24 | Showa Denko K.K. | Group III nitride semiconductor light-emitting device |
| WO2009050955A1 (en) | 2007-10-19 | 2009-04-23 | Showa Denko K.K. | Iii nitride semiconductor light emitting element |
| JP2022153366A (en) * | 2016-11-03 | 2022-10-12 | スージョウ レキン セミコンダクター カンパニー リミテッド | Semiconductor device and semiconductor device package including the same |
| JP2019083222A (en) * | 2017-10-27 | 2019-05-30 | 日機装株式会社 | Nitride semiconductor light-emitting element and manufacturing method of the same |
| JP6993843B2 (en) | 2017-10-27 | 2022-01-14 | 日機装株式会社 | Nitride semiconductor light emitting device and method for manufacturing a nitride semiconductor light emitting device |
| CN115210885A (en) * | 2020-01-22 | 2022-10-18 | 波拉科技有限公司 | Red LED and method of manufacture |
| JP2021158140A (en) * | 2020-03-25 | 2021-10-07 | 日機装株式会社 | Semiconductor light-emitting element |
| JP7428564B2 (en) | 2020-03-25 | 2024-02-06 | 日機装株式会社 | semiconductor light emitting device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4005275B2 (en) | 2007-11-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4005275B2 (en) | Nitride semiconductor device | |
| JP4288743B2 (en) | Nitride semiconductor growth method | |
| JP3791246B2 (en) | Nitride semiconductor growth method, nitride semiconductor device manufacturing method using the same, and nitride semiconductor laser device manufacturing method | |
| JP3770014B2 (en) | Nitride semiconductor device | |
| JP3436128B2 (en) | Method for growing nitride semiconductor and nitride semiconductor device | |
| JP3659050B2 (en) | Nitride semiconductor growth method and nitride semiconductor device | |
| JP4304750B2 (en) | Nitride semiconductor growth method and nitride semiconductor device | |
| JP3491538B2 (en) | Method for growing nitride semiconductor and nitride semiconductor device | |
| JP2000277437A5 (en) | ||
| JP2001007447A (en) | Nitride semiconductor laser element | |
| JP3460581B2 (en) | Method for growing nitride semiconductor and nitride semiconductor device | |
| JP4406999B2 (en) | Group III nitride compound semiconductor manufacturing method and group III nitride compound semiconductor device | |
| JP3395631B2 (en) | Nitride semiconductor device and method of manufacturing nitride semiconductor device | |
| JP3896718B2 (en) | Nitride semiconductor | |
| JP4529215B2 (en) | Nitride semiconductor growth method | |
| JP3678061B2 (en) | Nitride semiconductor growth method and nitride semiconductor device | |
| JP4625998B2 (en) | Nitride semiconductor laser device | |
| JP4106516B2 (en) | Method for growing nitride semiconductor substrate | |
| JP4165040B2 (en) | Manufacturing method of nitride semiconductor substrate | |
| JP4051892B2 (en) | Group III nitride compound semiconductor manufacturing method and group III nitride compound semiconductor device | |
| JP2008034862A (en) | Nitride semiconductor growth method | |
| JP4784012B2 (en) | Nitride semiconductor substrate and manufacturing method thereof | |
| JP4637503B2 (en) | Manufacturing method of nitride semiconductor laser device | |
| JP2007036174A (en) | Gallium nitride-based light emitting diode | |
| JP2004158500A (en) | Nitride semiconductor, nitride semiconductor substrate, nitride semiconductor device, and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040123 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040203 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040317 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20040317 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040622 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040818 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050104 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050128 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20050302 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20050408 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070823 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100831 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100831 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100831 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110831 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110831 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120831 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120831 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120831 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130831 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |