JP2001060760A - Circuit electrode and method for forming the same - Google Patents
Circuit electrode and method for forming the sameInfo
- Publication number
- JP2001060760A JP2001060760A JP28503199A JP28503199A JP2001060760A JP 2001060760 A JP2001060760 A JP 2001060760A JP 28503199 A JP28503199 A JP 28503199A JP 28503199 A JP28503199 A JP 28503199A JP 2001060760 A JP2001060760 A JP 2001060760A
- Authority
- JP
- Japan
- Prior art keywords
- film
- concentration
- electroless
- plating film
- circuit electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
(57)【要約】
【課題】 本発明は集積回路のパッケージなどに設けら
れる回路電極に関し、半田接合部に十分な接合強度を付
与し、かつ、Ni−P膜の表面酸化を確実に防止するこ
とを目的とする。
【解決手段】 有機基板10に形成されたパターン12
と導通する回路電極を設ける。7〜12重量%の濃度で
リンを含有し、3〜10μmの膜厚でパターン12の所
定部分を覆う無電界高濃度Ni−Pメッキ膜30を設け
る。3重量%以下の濃度でリンを含有し、0.5〜10
μmの膜厚で無電界高濃度Ni−Pメッキ膜30を覆う
無電界低濃度Ni−Pメッキ膜32を設ける。無電界低
濃度Ni−Pメッキ膜32の表面を覆う酸化防止膜とし
て、0.05〜0.5μmの膜厚を有する無電界金メッ
キ膜16を設ける。
(57) Abstract: The present invention relates to a circuit electrode provided in a package of an integrated circuit and the like, which imparts sufficient bonding strength to a solder bonding portion and reliably prevents surface oxidation of a Ni-P film. The purpose is to: A pattern formed on an organic substrate is provided.
And a circuit electrode which conducts with the circuit. An electroless high-concentration Ni-P plating film 30 containing phosphorus at a concentration of 7 to 12% by weight and covering a predetermined portion of the pattern 12 with a thickness of 3 to 10 μm is provided. Phosphorus is contained at a concentration of 3% by weight or less,
An electroless low-concentration Ni-P plating film 32 covering the electroless high-concentration Ni-P plating film 30 having a thickness of μm is provided. An electroless gold plating film 16 having a thickness of 0.05 to 0.5 μm is provided as an antioxidant film covering the surface of the electroless low-concentration Ni—P plating film 32.
Description
【0001】[0001]
【発明の属する技術分野】本発明は、回路電極およびそ
の形成方法に係り、特に、集積回路のパッケージや印刷
回路基板に設けられる回路電極、およびその形成方法に
関する。The present invention relates to a circuit electrode and a method for forming the same, and more particularly, to a circuit electrode provided on a package of an integrated circuit or a printed circuit board, and a method for forming the same.
【0002】[0002]
【従来の技術】従来、集積回路の多ピン化への要求に適
したパッケージとして、例えばBGA(Ball Grid Arra
y)パッケージや、CSP(Chip Scale Package)が知
られている。これらのパッケージでは、銅(Cu)など
の金属パターンを無電界メッキで被覆した回路電極が用
いられる。2. Description of the Related Art Conventionally, for example, a BGA (Ball Grid Arra
y) Packages and CSP (Chip Scale Package) are known. In these packages, circuit electrodes in which a metal pattern such as copper (Cu) is covered by electroless plating are used.
【0003】図6は、上記構造の回路電極を備える従来
の集積回路パッケージの断面図である。従来の集積回路
パッケージは有機基板10を備えている。有機基板10
の上層には、Cuなどの金属で構成されるパターン12
が形成されている。パターン12は、無電界Ni−Pメ
ッキ膜14(以下、「Ni−P膜14」と称す)および
無電界金メッキ膜16(以下、「Au膜16」と称す)
により覆われている。有機基板10の表面には、パター
ン12の酸化防止や半田流れの防止のために、パッシベ
ーション膜18が形成されている。FIG. 6 is a cross-sectional view of a conventional integrated circuit package having a circuit electrode having the above structure. A conventional integrated circuit package includes an organic substrate 10. Organic substrate 10
In the upper layer, a pattern 12 composed of a metal such as Cu
Are formed. The pattern 12 includes an electroless Ni-P plating film 14 (hereinafter, referred to as “Ni-P film 14”) and an electroless gold plating film 16 (hereinafter, referred to as “Au film 16”).
Covered by A passivation film 18 is formed on the surface of the organic substrate 10 in order to prevent the pattern 12 from being oxidized and the solder from flowing.
【0004】Ni−P膜14は、Niを主成分とし、6
〜8%(重量%、以下同様)程度の濃度でPを含有する
無電界メッキ膜であり、パターン12を構成するCuの
拡散防止を主目的として設けられる。また、Au膜16
は、Ni−P膜14上に置換メッキ法で成膜された無電
界メッキ膜であり、Ni−P膜14の酸化防止を主目的
として形成される。上記の構成によれば、パターン1
2,Ni−P膜14、およびAu膜16により回路電極
が構成される。上記の回路電極は、Au膜16上に形成
される半田ボールや半田バンプを介して、または、Au
膜16上にワイヤボンディングが施されることにより、
印刷回路基板の電極等と接合される。The Ni—P film 14 is mainly composed of Ni,
This is an electroless plating film containing P at a concentration of about 8% (% by weight, the same applies hereinafter), and is provided mainly for preventing diffusion of Cu forming the pattern 12. The Au film 16
Is an electroless plating film formed by a displacement plating method on the Ni-P film 14, and is formed mainly for preventing oxidation of the Ni-P film 14. According to the above configuration, the pattern 1
2, a circuit electrode is constituted by the Ni—P film 14 and the Au film 16. The above-mentioned circuit electrodes are formed via solder balls or solder bumps formed on the Au film
By performing wire bonding on the film 16,
It is joined to electrodes and the like of a printed circuit board.
【0005】Auの無電界メッキ膜は、置換メッキ法、
或いは還元メッキ法により成膜することができる。しか
しながら、Ni−P膜14が下地である場合は、Niイ
オンの存在により還元メッキ法によるAu膜の成長が妨
げられる。このため、Au膜16は、上記の如く、還元
メッキ法を用いる前に、置換メッキ法で成膜する必要が
ある。[0005] The electroless plating film of Au is formed by a displacement plating method,
Alternatively, a film can be formed by a reduction plating method. However, when the Ni—P film 14 is a base, the growth of the Au film by the reduction plating method is hindered by the presence of Ni ions. Therefore, the Au film 16 needs to be formed by the displacement plating method before using the reduction plating method as described above.
【0006】置換メッキ法は、Ni−P膜14中のNi
をAuに置き換えることによりAu膜を成膜する方法で
ある。この際、AuはPとは置換されないため、Au膜
16のメッキ処理の過程では、Ni−P膜14の表面の
うちPの存在しない部分に優先的にAuが析出する。従
って、Au膜16のメッキ処理の過程において、Niと
Auとの置換反応はNi−P膜14に含まれるPの濃度
が低いほど高速となる。[0006] The displacement plating method uses the Ni-P
Is replaced with Au to form an Au film. At this time, since Au is not replaced with P, during the plating process of the Au film 16, Au is preferentially deposited on a portion of the surface of the Ni—P film 14 where P does not exist. Therefore, in the process of plating the Au film 16, the substitution reaction between Ni and Au becomes faster as the concentration of P contained in the Ni—P film 14 is lower.
【0007】換言すると、Ni−P膜14中のP濃度が
高すぎると、NiとAuとの置換反応が十分に行われ
ず、Au膜16にピンホールが生じ易くなる。Au膜1
6にピンホールが発生すると、Ni−P膜14の酸化が
防止できなくなり、ワイヤボンディングやフラックスを
用いずに半田付けを行うことが困難となる。従って、N
i−P膜中のP濃度は、過度に大きな値とすることはで
きない。In other words, if the P concentration in the Ni—P film 14 is too high, the substitution reaction between Ni and Au is not sufficiently performed, and pinholes are easily formed in the Au film 16. Au film 1
If a pinhole occurs in 6, the oxidation of the Ni-P film 14 cannot be prevented, and it becomes difficult to perform soldering without using wire bonding or flux. Therefore, N
The P concentration in the i-P film cannot be set to an excessively large value.
【0008】従来の回路電極において、Ni−P膜14
には6〜8%のPが含有されている。つまり、Ni−P
膜14の表面領域のうち、6〜8%程度の部分にはPが
存在している。Au膜16のメッキ処理の過程では、P
の存在しない部分においてNiがAuに置き換えられる
ことにより、AuによるNiの侵食が縦方向に進行す
る。この際、AuとNiとの反応速度が速いと、Auに
よる侵食が顕著となり、Ni−P膜14にクラック状の
侵食部が形成される。In the conventional circuit electrode, the Ni-P film 14
Contains 6 to 8% of P. That is, Ni-P
P exists in about 6 to 8% of the surface area of the film 14. In the process of plating the Au film 16, P
Ni is replaced by Au in a portion where no Ni is present, whereby the erosion of Ni by Au proceeds in the vertical direction. At this time, if the reaction rate between Au and Ni is high, erosion by Au becomes remarkable, and a crack-like erosion portion is formed in the Ni—P film 14.
【0009】AuとNiとの反応速度は、Ni−P膜1
4に含有されるPの濃度が低いほど高速となる。例え
ば、Ni−P膜14のP含有量が3.5%である場合は
10分間のメッキ処理でAuの析出が0.5μm得られ
る。その含有量が7.5%である場合は10分間のメッ
キ処理で得られるAuの析出量が0.3μmとなる。更
に、その含有量が9.5%となると、10分間のメッキ
処理で得られるAuの析出量が0.05μm以下とな
る。従って、Ni−P膜14のP含有量が低いほど、メ
ッキ処理の過程でAuに置き換えられるNiの量が多量
となり、また、Ni−P膜14にクラック状の侵食部が
形成され易くなる。The reaction rate between Au and Ni is as follows.
The higher the concentration of P contained in No. 4, the higher the speed. For example, when the P content of the Ni—P film 14 is 3.5%, 0.5 μm of Au is obtained by plating for 10 minutes. When the content is 7.5%, the amount of deposited Au obtained by plating for 10 minutes is 0.3 μm. Further, when the content becomes 9.5%, the amount of Au deposition obtained by the plating treatment for 10 minutes becomes 0.05 μm or less. Therefore, the lower the P content of the Ni—P film 14, the greater the amount of Ni replaced by Au during the plating process, and the more easily crack-like eroded portions are formed in the Ni—P film 14.
【0010】Ni−P膜14のうち、NiがAuで置き
換えられた部分のP濃度は相対的に上昇する。この際、
P濃度は、Auと置換されたNiが多量であるほど大き
く上昇する。従って、Au膜16とNi−P膜14との
界面付近におけるP濃度は、Ni−P膜14中に当初含
まれていたPの濃度が低いほどAu膜16が成膜された
段階で相対的に高濃度となる。The P concentration of the Ni-P film 14 where Ni is replaced by Au is relatively increased. On this occasion,
The P concentration increases significantly as the amount of Ni substituted with Au increases. Therefore, the P concentration near the interface between the Au film 16 and the Ni—P film 14 is relatively lower at the stage when the Au film 16 is formed as the P concentration initially contained in the Ni—P film 14 is lower. High concentration.
【0011】図7(A)は、図6に示す回路電極の上に
半田ボール20を接合した後の状態を示す。また、図7
(B)は、シェアテストが実行されることにより半田ボ
ール20が回路電極から剥離した状態を示す。尚、図7
において、図6に示す部分と同一または対応する部分に
は同一の符号を付してその説明を省略する。FIG. 7A shows a state after the solder balls 20 have been joined onto the circuit electrodes shown in FIG. FIG.
(B) shows a state in which the solder ball 20 has peeled off from the circuit electrode due to the execution of the shear test. FIG. 7
In FIG. 6, the same or corresponding portions as those shown in FIG. 6 are denoted by the same reference numerals, and description thereof will be omitted.
【0012】半田ボール20は、鉛(Pb)と錫(S
n)とを含む共晶半田で構成されている。半田ボール2
0が回路電極に接合される過程で、Ni−P膜14を覆
っていたAu膜は半田ボール20の中に溶融する。その
結果、半田ボール20がNi−P膜14と直接接する状
態が形成される。半田ボール20がNi−P膜14と接
触した後、半田ボール20中のSnがNi−P膜14中
のNiと反応してNi/Sn化合物24(Ni3Sn4)
が生成される。The solder balls 20 are made of lead (Pb) and tin (S
n). Solder ball 2
The Au film covering the Ni—P film 14 melts into the solder ball 20 in the process of bonding the “0” to the circuit electrode. As a result, a state where the solder ball 20 is in direct contact with the Ni-P film 14 is formed. After the solder balls 20 are in contact with the Ni-P film 14, Sn in the solder ball 20 is reacted with Ni in the Ni-P film 14 Ni / Sn compound 24 (Ni 3 Sn 4)
Is generated.
【0013】Ni/Sn化合物24が生成される過程
で、Ni−P膜14の表面にPが存在する部位では、そ
のPの存在に起因してNiの拡散速度が抑制される。こ
のため、Ni−P膜14の表面に高い濃度でPが存在す
ると、図7に示す如く、Ni/Sn化合物24は柱状と
なりやすい。また、Ni/Sn化合物24が生成される
過程でPはNi−P膜14中に取り残されるため、半田
ボール20とNi−P膜14との界面付近には、他の部
位に比してP濃度の高いPリッチ層22が生成される。In the process where the Ni / Sn compound 24 is generated, at the site where P exists on the surface of the Ni—P film 14, the diffusion speed of Ni is suppressed due to the presence of P. Therefore, if P is present at a high concentration on the surface of the Ni—P film 14, the Ni / Sn compound 24 tends to be columnar as shown in FIG. Further, since P is left in the Ni—P film 14 in the process of forming the Ni / Sn compound 24, P near the interface between the solder ball 20 and the Ni—P film 14 as compared with other portions. A P-rich layer 22 having a high concentration is generated.
【0014】半田ボール20とNi−P膜14とは、N
i/Sn化合物24が接着剤として働くことで接合され
ている。上記のPリッチ層22は、Ni/Sn化合物2
4とNi−P膜14との間に生成されるため、Ni/S
n化合物24の接着作用を弱める汚染層として働く。こ
のため、Pリッチ層22が形成されることにより半田ボ
ール22とNi−P膜14との接合強度は低下し、図7
(B)に示すようにPリッチ層22において剥離が生じ
易くなる。The solder ball 20 and the Ni-P film 14 are
The i / Sn compound 24 is joined by acting as an adhesive. The P-rich layer 22 is made of a Ni / Sn compound 2
4 and the Ni-P film 14, so that Ni / S
It functions as a contaminant layer that weakens the adhesive action of n-compound 24. For this reason, by forming the P-rich layer 22, the bonding strength between the solder ball 22 and the Ni—P film 14 is reduced, and FIG.
As shown in (B), peeling easily occurs in the P-rich layer 22.
【0015】上述の如く、Ni−P膜14表面のP濃度
は、Au膜16の成膜に伴う侵食が顕著であるほど相対
的に大きく増加する。つまり、Ni−P膜14表面のP
は、Au膜16の成膜に伴う侵食が顕著であるほど大き
く濃縮される。半田ボール20の接合の段階でNi−P
膜14表面のPが濃縮されているほどPリッチ層22は
形成されやすい。このため、Au膜16の成膜に伴って
Ni−P膜14が顕著に侵食されるほど、半田ボール2
0とNi−P膜14の接合強度は低下し易い。As described above, the P concentration on the surface of the Ni—P film 14 relatively increases as the erosion accompanying the formation of the Au film 16 becomes more remarkable. That is, the P on the surface of the Ni-P film 14
Is more concentrated as the erosion accompanying the formation of the Au film 16 becomes more remarkable. At the stage of joining the solder balls 20, Ni-P
The more P on the surface of the film 14 is concentrated, the more easily the P-rich layer 22 is formed. Therefore, as the Ni—P film 14 is significantly eroded with the formation of the Au film 16, the solder balls 2
0 and the Ni—P film 14 are apt to decrease in bonding strength.
【0016】また、Ni−P膜14がAuによって顕著
に侵食ることにより生ずるクラック状の侵食部では、N
iの濃度が相対的に大きく低下している。このため、回
路電極と半田ボール20とを接合させる際に、その侵食
部にはNi/Sn化合物24が生成されにくい。この点
においても、AuによるNi−P14膜の侵食が顕著で
ある場合には、半田ボール20とNi−P膜14との接
合強度が低下し易い。従って、半田ボール20の接合強
度を確保するためには、AuによるNi−P膜14の侵
食を抑制ことが必要である。In a crack-like eroded portion caused by significant erosion of the Ni—P film 14 by Au, N
The density of i is relatively largely reduced. Therefore, when the circuit electrode and the solder ball 20 are joined, the Ni / Sn compound 24 is less likely to be generated at the eroded portion. Also in this regard, when the erosion of the Ni-P14 film by Au is remarkable, the bonding strength between the solder ball 20 and the Ni-P film 14 is likely to decrease. Therefore, in order to secure the bonding strength of the solder ball 20, it is necessary to suppress the erosion of the Ni-P film 14 by Au.
【0017】上述の如く、Ni−P膜14のP濃度は、
Au膜16のピンホールを防止する観点より過度に高い
値とすることはできない。また、そのP濃度は、Auに
よるNi−P膜14の侵食を抑制する観点より過度に小
さな値とすることはできない。Ni−P膜14のP濃度
として従来用いられていた6〜8%は、これら双方の要
求を考慮して決定された値である。As described above, the P concentration of the Ni—P film 14 is
The value cannot be excessively high from the viewpoint of preventing pinholes in the Au film 16. Further, the P concentration cannot be set to an excessively small value from the viewpoint of suppressing the erosion of the Ni—P film 14 by Au. The 6 to 8% conventionally used as the P concentration of the Ni-P film 14 is a value determined in consideration of both requirements.
【0018】[0018]
【発明が解決しようとする課題】しかし、従来のNi−
P膜14によっては、Auによる侵食および半田付けに
伴うPリッチ層22の発生を十分に防止することはでき
ない。例えば、7.5%のPを含むNi−P膜14に
0.2μm程度のAu膜16を積層した場合、Ni−P
膜14の表面から1μm程度の範囲ではPの濃度が1
0.2%となる。更に、その上層に半田ボール20を接
合すると、Ni/Sn化合物24の直下におけるPの濃
度は17.5%となる。However, the conventional Ni-
Depending on the P film 14, it is not possible to sufficiently prevent the P-rich layer 22 from being eroded by Au and soldered. For example, when an Au film 16 of about 0.2 μm is laminated on a Ni—P film 14 containing 7.5% of P, Ni—P
In the range of about 1 μm from the surface of the film 14, the concentration of P is 1
0.2%. Furthermore, when the solder ball 20 is joined to the upper layer, the P concentration immediately below the Ni / Sn compound 24 becomes 17.5%.
【0019】このため、6〜8%のPを含むNi−P膜
14を用いる従来の回路電極では、半田ボール20と回
路電極との間に、依然として半田不良が発生することが
ある。例えば、Cuのパターン12に、6〜8%のPを
含むNi−P膜14、および0.12μm厚のAu膜1
6を積層した0.6mm径の回路電極では、シェアテス
トによる不良破断発生率が40%を越えることがある。For this reason, in the conventional circuit electrode using the Ni-P film 14 containing 6 to 8% of P, a solder defect may still occur between the solder ball 20 and the circuit electrode. For example, a Ni—P film 14 containing 6 to 8% of P and an Au film 1 having a thickness of 0.12 μm are formed on a Cu pattern 12.
In the case of a 0.6 mm-diameter circuit electrode on which No. 6 is laminated, the rate of occurrence of defective breakage by a shear test may exceed 40%.
【0020】従来の回路電極を用いて、AuによるNi
−P膜14の侵食を抑えて、Pリッチ層22の発生を回
避する手法としては、例えばAu膜16の膜厚を薄くす
ることが考えられる。しかしながら、Au膜16には、
その膜厚が薄いほどピンホールが発生し易い。このた
め、Au膜16を薄くすると、ワイヤボンディングやフ
ラックスレスの半田付けを行う直前に、回路電極表面の
酸化膜を除去するためのエッチングを行う必要等が生ず
る。従って、Au膜16を薄くしてPリッチ層22の発
生を回避しようとすると、回路の信頼性低下やコスト上
昇等の不都合が生ずる。Using a conventional circuit electrode, Ni by Au
As a method of suppressing the erosion of the P film 14 and avoiding the generation of the P-rich layer 22, for example, it is conceivable to reduce the thickness of the Au film 16. However, the Au film 16 has
Pinholes are more likely to occur as the film thickness is smaller. For this reason, if the Au film 16 is made thin, it is necessary to perform etching for removing the oxide film on the surface of the circuit electrode immediately before performing wire bonding or fluxless soldering. Therefore, if the Au film 16 is made thinner to avoid the generation of the P-rich layer 22, problems such as a decrease in circuit reliability and an increase in cost occur.
【0021】本発明は、上記のような課題を解決するた
めになされたもので、半田接合部に十分な接合強度を付
与することができ、かつ、Ni−P膜の表面酸化を確実
に防止することのできる回路電極、およびその形成方法
を提供することを目的とする。The present invention has been made to solve the above-mentioned problems, and can provide a solder joint with a sufficient bonding strength and reliably prevent the surface oxidation of the Ni-P film. It is an object of the present invention to provide a circuit electrode and a method for forming the same.
【0022】[0022]
【課題を解決するための手段】請求項1記載の発明は、
有機基板に形成されたパターンと導通する回路電極であ
って、7〜12重量%の濃度でリンを含有し、3〜10
μmの膜厚で前記パターンの所定部分を覆う無電界高濃
度Ni−Pメッキ膜と、3重量%以下の濃度でリンを含
有し、0.5〜10μmの膜厚で前記無電界高濃度Ni
−Pメッキ膜を覆う無電界低濃度Ni−Pメッキ膜と、
前記無電界低濃度Ni−Pメッキ膜の表面を覆う酸化防
止膜と、を備えることを特徴とするものである。According to the first aspect of the present invention,
A circuit electrode which is electrically connected to a pattern formed on an organic substrate and contains phosphorus at a concentration of 7 to 12% by weight,
an electroless high-concentration Ni-P plating film covering a predetermined portion of the pattern with a thickness of .mu.m, containing phosphorus at a concentration of 3% by weight or less,
-An electroless low-concentration Ni-P plating film covering the -P plating film;
An oxidation preventing film covering a surface of the electroless low-concentration Ni-P plating film.
【0023】請求項2記載の発明は、請求項1記載の回
路電極であって、前記酸化防止膜は0.05〜0.5μ
mの膜厚を有する無電界金メッキ膜であることを特徴と
するものである。According to a second aspect of the present invention, there is provided the circuit electrode according to the first aspect, wherein the antioxidant film has a thickness of 0.05 to 0.5 μm.
An electroless gold-plated film having a thickness of m.
【0024】請求項3記載の発明は、請求項2記載の回
路電極であって、前記無電界金メッキ膜の表面に金線が
ワイヤボンディングされていることを特徴とするもので
ある。According to a third aspect of the present invention, there is provided the circuit electrode according to the second aspect, wherein a gold wire is wire-bonded to a surface of the electroless gold plating film.
【0025】請求項4記載の発明は、請求項1記載の回
路電極であって、前記酸化防止膜は無電界半田メッキ膜
であることを特徴とするものである。According to a fourth aspect of the present invention, there is provided the circuit electrode according to the first aspect, wherein the oxidation preventing film is an electroless solder plating film.
【0026】請求項5記載の発明は、請求項4記載の回
路電極であって、前記無電界半田メッキ膜の表面に、半
田ボールまたは半田バンプが固定されている、または半
田線がワイヤボンディングされていることを特徴とする
ものである。The invention according to claim 5 is the circuit electrode according to claim 4, wherein a solder ball or a solder bump is fixed to the surface of the electroless solder plating film, or a solder wire is wire-bonded. It is characterized by having.
【0027】請求項6記載の発明は、請求項1乃至5の
何れか1項記載の回路電極であって、前記無電界高濃度
Ni−Pメッキ膜と、前記無電界低濃度Ni−Pメッキ
膜との間に、6〜8重量%以下の濃度でリンを含有する
無電界中濃度Ni−Pメッキ膜を備えることを特徴とす
るものである。According to a sixth aspect of the present invention, there is provided the circuit electrode according to any one of the first to fifth aspects, wherein the electroless high concentration Ni-P plating film and the electroless low concentration Ni-P plating are provided. A non-electric-field-concentration Ni-P plating film containing phosphorus at a concentration of 6 to 8% by weight or less is provided between the film and the film.
【0028】請求項7記載の発明は、請求項1乃至6の
何れか1項記載の回路電極であって、前記回路電極は、
集積回路のパッケージに設けられていることを特徴とす
るものである。According to a seventh aspect of the present invention, there is provided the circuit electrode according to any one of the first to sixth aspects, wherein the circuit electrode comprises:
It is provided in a package of an integrated circuit.
【0029】請求項8記載の発明は、請求項1乃至6の
何れか1項記載の回路電極であって、前記回路電極は、
印刷回路基板に設けられていることを特徴とするもので
ある。The invention according to claim 8 is the circuit electrode according to any one of claims 1 to 6, wherein the circuit electrode is:
It is characterized by being provided on a printed circuit board.
【0030】請求項9記載の発明は、有機基板にパター
ンと導通する回路電極を形成する回路電極の製造方法で
あって、前記パターンの所定部分が覆われるように、7
〜12重量%の濃度でリンを含有し、かつ、3〜10μ
mの膜厚を有する無電界高濃度Ni−Pメッキ膜を形成
するステップと、前記無電界高濃度Ni−Pメッキ膜の
上層に、3重量%以下の濃度でリンを含有し、かつ、
0.5〜10μmの膜厚を有する無電界低濃度Ni−P
メッキ膜を形成するステップと、前記無電界低濃度Ni
−Pメッキ膜の上層に酸化防止膜を形成するステップ
と、を備えることを特徴とするものである。According to a ninth aspect of the present invention, there is provided a method of manufacturing a circuit electrode for forming a circuit electrode which is electrically connected to a pattern on an organic substrate, wherein a predetermined portion of the pattern is covered.
Containing phosphorus at a concentration of 1212% by weight, and
forming an electroless high-concentration Ni-P plating film having a film thickness of m, and containing phosphorus at a concentration of 3% by weight or less in an upper layer of the electroless high-concentration Ni-P plating film, and
Electroless low concentration Ni-P having a thickness of 0.5 to 10 μm
Forming a plating film;
Forming an antioxidant film on the upper layer of the P plating film.
【0031】請求項10記載の発明は、請求項9記載の
回路電極の形成方法であって、前記酸化防止膜を形成す
るステップは、前記無電界低濃度Ni−Pメッキ膜の上
層に0.05〜0.5μmの膜厚を有する無電界金メッ
キ膜を形成するステップを含むことを特徴とするもので
ある。According to a tenth aspect of the present invention, in the method for forming a circuit electrode according to the ninth aspect, the step of forming the antioxidant film includes a step of forming an antioxidant film on the upper layer of the electroless low-concentration Ni-P plating film by adding 0.1%. A step of forming an electroless gold plating film having a thickness of from 0.5 to 0.5 μm.
【0032】請求項11記載の発明は、請求項10記載
の回路電極の形成方法であって、前記無電界金メッキ膜
の表面に金線をワイヤボンディングするステップを含む
ことを特徴とするものである。According to an eleventh aspect of the present invention, there is provided the method of forming a circuit electrode according to the tenth aspect, further comprising a step of wire bonding a gold wire to a surface of the electroless gold plating film. .
【0033】請求項12記載の発明は、請求項9記載の
回路電極の形成方法であって、前記酸化防止膜を形成す
るステップは、前記無電界低濃度Ni−Pメッキ膜の上
層に無電界半田メッキ膜を形成するステップを含むこと
を特徴とするものである。According to a twelfth aspect of the present invention, in the method for forming a circuit electrode according to the ninth aspect, the step of forming the oxidation-preventing film includes the step of forming an electric field-free layer on the Ni-P plating film without electric field. The method is characterized by including a step of forming a solder plating film.
【0034】請求項13記載の発明は、請求項12記載
の回路電極の形成方法であって、前記無電界半田メッキ
膜の表面に、半田ボールまたは半田バンプを固定し、ま
たは半田線をワイヤボンディングするステップを含むこ
とを特徴とするものである。According to a thirteenth aspect of the present invention, there is provided the method of forming a circuit electrode according to the twelfth aspect, wherein a solder ball or a solder bump is fixed on a surface of the electroless solder plating film, or a solder wire is wire-bonded. The method includes the step of:
【0035】請求項14記載の発明は、請求項9乃至1
3の何れか1項記載の回路電極の形成方法であって、前
記無電界高濃度Ni−Pメッキ膜と、前記無電界低濃度
Ni−Pメッキ膜との間に、6〜8重量%以下の濃度で
リンを含有する無電界中濃度Ni−Pメッキ膜を形成す
るステップを含むことを特徴とするものである。According to the fourteenth aspect of the present invention, there is provided the ninth to the first aspects.
4. The method for forming a circuit electrode according to claim 3, wherein 6 to 8% by weight or less is provided between the electroless high-concentration Ni-P plating film and the electroless low-concentration Ni-P plating film. Forming a Ni-P plating film in an electric field-free concentration containing phosphorus at a concentration of.
【0036】[0036]
【発明の実施の形態】以下、図面を参照してこの発明の
実施の形態について説明する。尚、各図において共通す
る要素には、同一の符号を付して重複する説明を省略す
る。Embodiments of the present invention will be described below with reference to the drawings. Elements common to the drawings are denoted by the same reference numerals, and redundant description will be omitted.
【0037】実施の形態1.図1は、本発明の実施の形
態1の回路電極を備える集積回路パッケージの断面図で
ある。本実施形態の集積回路パッケージは有機基板10
を備えている。有機基板10の上層には、Cuなどの金
属で構成されるパターン12が形成されている。Embodiment 1 FIG. 1 is a cross-sectional view of an integrated circuit package including a circuit electrode according to Embodiment 1 of the present invention. The integrated circuit package of the present embodiment is an organic substrate 10
It has. On the upper layer of the organic substrate 10, a pattern 12 made of a metal such as Cu is formed.
【0038】パターン12の上層には、無電界高濃度N
i−Pメッキ膜30(以下、「高濃度Ni−P膜30」
と称す)および無電界低濃度Ni−Pメッキ膜32(以
下、「低濃度Ni−P膜32」と称す)がその順で形成
されている。高濃度Ni−P膜30は、Niを主成分と
し、11%(重量%、以下同様)の濃度でPを含有する
膜である。本実施形態において、高濃度Ni−P膜30
には5μmの膜厚が与えられている。尚、上述した11
%はP濃度の狙い値であり、現実の濃度は7〜12%の
範囲内であればよい。また、上述した5μmは膜厚の狙
い値であり、現実の膜厚は3〜10μmの範囲内であれ
ばよい。The upper layer of the pattern 12 has no electric field high concentration N
i-P plating film 30 (hereinafter, “high-concentration Ni-P film 30”)
) And an electroless low-concentration Ni-P plating film 32 (hereinafter, referred to as a “low-concentration Ni-P film 32”). The high-concentration Ni-P film 30 is a film containing Ni as a main component and containing P at a concentration of 11% (% by weight, the same applies hereinafter). In this embodiment, the high-concentration Ni-P film 30 is used.
Has a thickness of 5 μm. In addition, the above-mentioned 11
% Is a target value of the P concentration, and the actual concentration may be within the range of 7 to 12%. The above-mentioned 5 μm is a target value of the film thickness, and the actual film thickness may be in the range of 3 to 10 μm.
【0039】低濃度Ni−P膜32は、Niを主成分と
し、約2.5%の濃度でPを含む膜である。本実施形態
において、低濃度Ni−P膜32には0.6μmの膜厚
が与えられている。尚、上述した2.5%はP濃度の狙
い値であり、現実の濃度は3%以下であればよい。ま
た、上述した0.6μmは膜厚の狙い値であり、現実の
膜厚は0.5〜1μmの範囲内であればよい。The low-concentration Ni—P film 32 is a film containing Ni as a main component and containing P at a concentration of about 2.5%. In the present embodiment, the low-concentration Ni-P film 32 has a thickness of 0.6 μm. Note that the above 2.5% is a target value of the P concentration, and the actual concentration may be 3% or less. The above-mentioned 0.6 μm is a target value of the film thickness, and the actual film thickness may be in the range of 0.5 to 1 μm.
【0040】高濃度Ni−P膜30、および低濃度Ni
−P膜32は、共に無電界メッキ法で形成される。無電
界メッキ法では、メッキ液のPH値やメッキ温度などを
調整することにより、成膜されるNi−P膜中のP濃度
を調整することができる。The high-concentration Ni—P film 30 and the low-concentration Ni
The -P film 32 is formed by an electroless plating method. In the electroless plating method, the P concentration in the Ni-P film to be formed can be adjusted by adjusting the PH value of the plating solution, the plating temperature, and the like.
【0041】低濃度Ni−P膜32の上層にはAu膜1
6が形成されている。Au膜16は、置換メッキ法で形
成された無電界メッキ膜である。本実施形態において、
Au膜16には0.12μmの膜厚が与えられている。
尚、上記の0.12μmは膜厚の狙い値であり、現実の
膜厚は0.05〜0.5μmであればよい。An Au film 1 is formed on the low concentration Ni—P film 32.
6 are formed. The Au film 16 is an electroless plating film formed by a displacement plating method. In this embodiment,
The Au film 16 has a thickness of 0.12 μm.
The above-mentioned 0.12 μm is a target value of the film thickness, and the actual film thickness may be 0.05 to 0.5 μm.
【0042】上述した高濃度Ni−P膜30は、パター
ン12を構成するCuなどの金属の拡散を防止し、か
つ、Au膜16の形成に伴うNi−P膜の侵食をくい止
めることを主目的として設けられている。また、低濃度
Ni−P膜32は、Au膜16の形成を容易とするため
の設けられている。更に、Au膜16は、低濃度Ni−
P膜32の酸化防止を主目的として形成されている。The above-described high-concentration Ni-P film 30 has a main purpose of preventing diffusion of a metal such as Cu constituting the pattern 12 and preventing erosion of the Ni-P film accompanying the formation of the Au film 16. It is provided as. The low-concentration Ni—P film 32 is provided for facilitating the formation of the Au film 16. Further, the Au film 16 has a low concentration of Ni-
It is formed mainly to prevent oxidation of the P film 32.
【0043】本実施形態において、上述したパターン1
2、高濃度Ni−P膜30、低濃度Ni−P膜32、お
よびAu膜16は、集積回路パッケージの回路電極を構
成している。上記の回路電極は、Au膜16上に形成さ
れる半田ボールや半田バンプを介して、または、Au膜
16上にワイヤボンディングが施されることにより、印
刷回路基板の電極等と接続される。In the present embodiment, the above-described pattern 1
2. The high-concentration Ni-P film 30, the low-concentration Ni-P film 32, and the Au film 16 constitute circuit electrodes of an integrated circuit package. The circuit electrodes are connected to electrodes of a printed circuit board via solder balls or solder bumps formed on the Au film 16 or by wire bonding on the Au film 16.
【0044】有機基板10の表面には、パターン12の
酸化防止や、回路電極からの半田流れの防止のために、
パッシベーション膜18が形成されている。上述した回
路電極を形成する過程において、Cuのパターン12上
にNi−P膜30,32をメッキする処理は、90℃程
度以下の温度で行うことができる。また、上述した回路
電極の構造によれば、熱処理を施すことなくNi−P膜
(高融点Ni−P膜30)と下地金属(Cu)との間に
良好な密着性を確保できる。このため、本実施形態の回
路電極の構造は、ガラス転移温度が150℃程度である
有機基板10に、十分に適用することができる。On the surface of the organic substrate 10, in order to prevent the pattern 12 from being oxidized and to prevent the solder from flowing from the circuit electrodes,
A passivation film 18 is formed. In the process of forming the above-described circuit electrodes, the process of plating the Ni—P films 30 and 32 on the Cu pattern 12 can be performed at a temperature of about 90 ° C. or less. Further, according to the above-described structure of the circuit electrode, good adhesion between the Ni-P film (the high-melting-point Ni-P film 30) and the underlying metal (Cu) can be ensured without performing heat treatment. For this reason, the structure of the circuit electrode of the present embodiment can be sufficiently applied to the organic substrate 10 having a glass transition temperature of about 150 ° C.
【0045】更に、本実施形態の回路電極では、Au膜
16の下層にメッキ層が2層設けられているが、それら
は共に同種の膜(Ni−P膜)であるため、2層の膜間
に十分な接合強度を確保することができる。従って、本
実施形態の回路電極によれば、Au膜16の下層に、種
類の異なる複数のメッキ層が形成される場合に比して、
優れた信頼性を確保することができる。Further, in the circuit electrode of the present embodiment, two plating layers are provided below the Au film 16, but since both are the same type of film (Ni-P film), two layers are formed. A sufficient bonding strength can be secured therebetween. Therefore, according to the circuit electrode of the present embodiment, compared to the case where a plurality of different types of plating layers are formed under the Au film 16,
Excellent reliability can be ensured.
【0046】本実施形態において、Au膜16は、上記
の如く置換メッキ法で成膜される。置換メッキ法は、下
地であるNi−P膜中のNiをAuに置き換えることに
よりAu膜を成膜する方法である。置換メッキ法による
Au膜の生成は、下地となるNi−P膜中のP濃度が低
いほど容易である。一方、下地となるNi−P膜は、P
の含有濃度が低いほど、Au膜16の成膜に伴って縦方
向に激しく侵食されやすい。In the present embodiment, the Au film 16 is formed by the displacement plating method as described above. The displacement plating method is a method of forming an Au film by replacing Ni in a base Ni—P film with Au. The generation of the Au film by the displacement plating method is easier as the P concentration in the underlying Ni—P film is lower. On the other hand, the underlying Ni-P film is made of P
As the Au concentration is lower, the erosion is more likely to occur in the vertical direction as the Au film 16 is formed.
【0047】本実施形態においては、低濃度Ni−P膜
32および高濃度Ni−P膜30がAu膜16の下地と
して形成されている。低濃度Ni−P膜32は、P濃度
が低いため、その表面にはAu膜16を容易に形成する
ことができる。また、高濃度Ni−P膜30は、P濃度
が高いため、パターン1中のCuの拡散を有効に防止す
ると共に、Au膜16の成膜過程におけるAuの侵食を
有効にくい止めることができる。In this embodiment, the low-concentration Ni—P film 32 and the high-concentration Ni—P film 30 are formed as a base of the Au film 16. Since the low concentration Ni-P film 32 has a low P concentration, the Au film 16 can be easily formed on the surface thereof. In addition, since the high-concentration Ni—P film 30 has a high P concentration, it is possible to effectively prevent the diffusion of Cu in the pattern 1 and to prevent the erosion of Au in the process of forming the Au film 16 from being effectively prevented.
【0048】つまり、本実施形態では、Au膜16が低
濃度Ni−P膜32の表面に成膜されるため、ピンホー
ルの無い高品質のAu膜16を容易に形成することがで
きる。また、低濃度Ni−P32の下層に高濃度Ni−
P膜30が形成されているため、Auによる侵食が低濃
度Ni−P膜32を越えて更に深く進行するのを効果的
に防止することができる。このため、本実施形態の回路
電極によれば、Ni−P膜表面におけるPの濃縮を適切
に抑制しつつ、高品質なAu膜16を形成することがで
きる。That is, in this embodiment, since the Au film 16 is formed on the surface of the low-concentration Ni—P film 32, a high-quality Au film 16 without pinholes can be easily formed. In addition, a high concentration Ni-P
Since the P film 30 is formed, it is possible to effectively prevent the erosion by Au from proceeding deeper beyond the low-concentration Ni—P film 32. Therefore, according to the circuit electrode of the present embodiment, it is possible to form the high quality Au film 16 while appropriately suppressing the concentration of P on the surface of the Ni—P film.
【0049】上述の如く、本実施形態において、高濃度
Ni−P膜30のP濃度は、7〜12%に設定されてい
る。より具体的には、高濃度Ni−P膜30は、製造上
のばらつきを考慮して、P濃度の狙い値を11%として
成膜される。P濃度が7%より低いと十分な耐食性を得
ることが困難となる。また、P濃度が12%より高いと
膜質が脆くなり、十分な機械的強度が得られなくなる。
本実施形態におけるP濃度によれば、それらの不都合を
回避して、高濃度Ni−P膜30に対して、十分な耐食
性と、十分な機械的強度を与えることができる。As described above, in this embodiment, the P concentration of the high-concentration Ni—P film 30 is set to 7 to 12%. More specifically, the high-concentration Ni-P film 30 is formed with a target value of P concentration of 11% in consideration of manufacturing variations. If the P concentration is lower than 7%, it becomes difficult to obtain sufficient corrosion resistance. On the other hand, if the P concentration is higher than 12%, the film quality becomes brittle, and sufficient mechanical strength cannot be obtained.
According to the P concentration in the present embodiment, it is possible to avoid such inconveniences and provide the high-concentration Ni—P film 30 with sufficient corrosion resistance and sufficient mechanical strength.
【0050】上述の如く、本実施形態において、低濃度
Ni−P膜32の膜厚は0.5〜1μmに調整されてい
る。より具体的には、低濃度Ni−P膜32は、製造上
のばらつきを考慮して、その膜厚の狙い値を0.6μm
として成膜される。低濃度Ni−P膜32の膜厚が0.
5μmより薄いと、高品質なAu膜16を成膜すること
が困難となる。また、その膜厚が1μmより厚いと、A
uによる縦方向への侵食量が多量となり、膜内にクラッ
クが発生し易くなる。本実施形態における膜厚によれ
ば、それらの不都合を回避して、クラックの発生を防止
しつつ、Au膜16に対して高い品質を与えることがで
きる。As described above, in this embodiment, the thickness of the low-concentration Ni—P film 32 is adjusted to 0.5 to 1 μm. More specifically, the target value of the thickness of the low-concentration Ni—P film 32 is set to 0.6 μm in consideration of manufacturing variations.
The film is formed as When the thickness of the low-concentration Ni-P film 32 is 0.
If the thickness is less than 5 μm, it is difficult to form a high quality Au film 16. When the film thickness is larger than 1 μm, A
The amount of erosion in the vertical direction by u becomes large, and cracks easily occur in the film. According to the film thickness in the present embodiment, high quality can be given to the Au film 16 while avoiding such inconveniences and preventing occurrence of cracks.
【0051】また、本実施形態において、低濃度Ni−
P膜32のP濃度は、3%以下に調整されている。高品
質なAu膜16を容易に成膜するうえでは、低濃度Ni
−P膜のP濃度は低いほど好ましい。しかしながら、P
濃度が低くなるほどその製造は困難となり、安定した品
質を得ることが困難となる。本実施形態では、Ni−P
膜中のP濃度のばらつきが1%程度であることを考慮
し、2.5%をP濃度の狙い値として低濃度Ni−P膜
32が成膜される。この場合、Pの最大濃度を3%以下
に抑制しつつ、品質の安定した低濃度Ni−P膜32を
容易に形成することができる。In this embodiment, the low-concentration Ni-
The P concentration of the P film 32 is adjusted to 3% or less. In order to easily form a high-quality Au film 16, low-concentration Ni
The lower the P concentration of the -P film, the better. However, P
The lower the concentration, the more difficult it is to manufacture, and the more difficult it is to obtain stable quality. In the present embodiment, Ni-P
Considering that the variation of the P concentration in the film is about 1%, the low-concentration Ni-P film 32 is formed with 2.5% as the target value of the P concentration. In this case, it is possible to easily form the low-concentration Ni-P film 32 of stable quality while suppressing the maximum concentration of P to 3% or less.
【0052】図2は、図1に示す回路電極の上に半田ボ
ール20を接合した後の状態を示す。尚、図2におい
て、図1に示す部分と同一または対応する部分には同一
の符号を付してその説明を省略する。FIG. 2 shows a state after the solder balls 20 are bonded on the circuit electrodes shown in FIG. In FIG. 2, the same or corresponding portions as those shown in FIG. 1 are denoted by the same reference numerals, and description thereof will be omitted.
【0053】半田ボール20は、PbとSnとを含む共
晶半田で構成されている。半田ボール20が回路電極に
接合される過程で、低濃度Ni−P膜32を覆っていた
Au膜16は半田ボール20の中に溶融する。その結
果、半田ボール20が低濃度Ni−P膜32と直接接す
る状態が形成される。低濃度Ni−P膜32の表面は、
高品質なAu膜16により保護されていたため、その表
面に酸化層は存在しない。このため、半田ボール20の
溶融時に、半田は、低濃度Ni−P膜32の全面におい
て良好な濡れ性を示す。The solder balls 20 are made of eutectic solder containing Pb and Sn. During the process of joining the solder balls 20 to the circuit electrodes, the Au film 16 covering the low-concentration Ni—P film 32 melts into the solder balls 20. As a result, a state in which the solder ball 20 is in direct contact with the low-concentration Ni-P film 32 is formed. The surface of the low concentration Ni-P film 32 is
Since it was protected by the high-quality Au film 16, there is no oxide layer on its surface. Therefore, when the solder ball 20 is melted, the solder exhibits good wettability over the entire surface of the low-concentration Ni—P film 32.
【0054】半田ボール20が低濃度Ni−P膜32と
接触すると、半田ボール20中のSnが低濃度Ni−P
膜32中のNiと反応してNi/Sn化合物34(Ni
3Sn4)が生成される。Ni/Sn化合物34は、Ni
−P膜の表面にPが存在する部位では生成されない。従
って、半田と接触するNi−P膜に高濃度でPが含有さ
れている場合、或いは、そのNi−P膜自身のP濃度は
低いが、Au膜16の形成に伴ってその表面にPが濃縮
されている場合などはNi/Sn化合物34が生成が妨
げられる。When the solder ball 20 comes into contact with the low concentration Ni-P film 32, the Sn in the solder ball 20 becomes low concentration Ni-P.
By reacting with Ni in the film 32, the Ni / Sn compound 34 (Ni
3 Sn 4 ) is generated. The Ni / Sn compound 34 is Ni
-Not generated at sites where P is present on the surface of the P film. Therefore, when P is contained in the Ni-P film in contact with the solder at a high concentration, or the P concentration of the Ni-P film itself is low, but P is formed on the surface with the formation of the Au film 16. In the case of being concentrated, the generation of the Ni / Sn compound 34 is hindered.
【0055】本実施形態において、半田ボール20と接
触する低濃度Ni−P膜32のP濃度は低く抑制されて
いる。また、低濃度Ni−P膜32には、その表面のP
を濃縮させる侵食(クラック状の侵食)は形成されてい
ない。このため、低濃度Ni−P膜32と半田ボール2
0との境界付近には、図2に示す如く、層状のNi/S
n化合物34が低濃度Ni−P膜32の全面に広がるよ
うに形成される。この場合、その化合物が柱状に形成さ
れる場合(図7参照)に比して、半田と回路電極との接
合面積を大きく確保することができる。In the present embodiment, the P concentration of the low-concentration Ni—P film 32 in contact with the solder ball 20 is suppressed to be low. The low-concentration Ni—P film 32 has a P
No erosion (crack-like erosion) condensing is formed. Therefore, the low concentration Ni-P film 32 and the solder ball 2
In the vicinity of the boundary with 0, as shown in FIG.
The n compound 34 is formed so as to spread over the entire surface of the low concentration Ni-P film 32. In this case, a larger bonding area between the solder and the circuit electrode can be ensured than when the compound is formed in a columnar shape (see FIG. 7).
【0056】Ni/Sn化合物34が生成される過程で
は、低濃度Ni−P膜32中のPがその表面に取り残さ
れる。このため、低濃度Ni−P膜32と半田ボール2
0との境界付近には他の部位に比してP濃度の高いPリ
ッチ層が生成される。本実施形態では、低濃度Ni−P
膜32のP濃度が低いため、上記のPリッチ層のP濃度
も低く抑制することができる。In the process of forming the Ni / Sn compound 34, P in the low concentration Ni—P film 32 is left on the surface. Therefore, the low concentration Ni-P film 32 and the solder ball 2
Near the boundary with 0, a P-rich layer having a higher P concentration than other regions is generated. In this embodiment, the low concentration Ni-P
Since the P concentration of the film 32 is low, the P concentration of the P-rich layer can be suppressed to be low.
【0057】上述の如く、本実施形態の回路電極の構造
によれば、半田ボール20と回路電極との間に大きな接
合面積を確保し、かつ、それらの境界付近に生成される
Pリッチ層のP濃度を低く抑制することができる。半田
ボール20と回路電極との間には、両者の接合面積が大
きいほど、また、Pリッチ層のP濃度が低いほど大きな
接合強度が生ずる。このため、本実施形態の回路電極の
構造によれば、半田ボール20と回路電極との間に大き
な接合強度を確保することができる。尚、本実施形態の
回路電極に0.75mmの径を有する半田ボール20を
固定してシェアテストを行ったところ、不良破断発生率
は0%であった。As described above, according to the structure of the circuit electrode of the present embodiment, a large joint area is secured between the solder ball 20 and the circuit electrode, and the P-rich layer generated near the boundary between them is formed. The P concentration can be suppressed low. Between the solder ball 20 and the circuit electrode, the larger the bonding area between them and the lower the P concentration of the P-rich layer, the higher the bonding strength. For this reason, according to the structure of the circuit electrode of the present embodiment, it is possible to secure a large bonding strength between the solder ball 20 and the circuit electrode. When a shear test was performed with the solder ball 20 having a diameter of 0.75 mm fixed to the circuit electrode of the present embodiment, the rate of occurrence of defective fracture was 0%.
【0058】図3は、図1に示す回路電極にAu線36
をボンディングした後の状態を示す。回路電極に対する
Au線36のボンディング性、およびワイヤーボンディ
ング後のAu線36の信頼性は、Au膜16の品質に大
きく影響される。本実施形態の回路電極では、上記の如
くAu膜16のピンホールを防止して、Au膜16に高
い品質を付与することができる。このため、本実施形態
の回路電極によれば、他の電極等との接続がワイヤーボ
ンディングで確保される場合にも、優れた生産性と優れ
た信頼性とを確保することができる。FIG. 3 shows an Au wire 36 connected to the circuit electrode shown in FIG.
Shows the state after bonding. The bonding property of the Au wire 36 to the circuit electrode and the reliability of the Au wire 36 after wire bonding are greatly affected by the quality of the Au film 16. In the circuit electrode of the present embodiment, the pinhole of the Au film 16 can be prevented as described above, and the Au film 16 can be given high quality. For this reason, according to the circuit electrode of the present embodiment, excellent productivity and excellent reliability can be ensured even when connection with other electrodes and the like is ensured by wire bonding.
【0059】実施の形態2.次に、図4を参照して本発
明の実施の形態2について説明する。図4は、本実施形
態の回路電極を有する集積回路パッケージの断面図であ
る。尚、図4において、上記図1に示す構成部分と同一
の部分には同一の符号を付してその説明を省略または簡
略する。Embodiment 2 Next, a second embodiment of the present invention will be described with reference to FIG. FIG. 4 is a cross-sectional view of an integrated circuit package having circuit electrodes according to the present embodiment. In FIG. 4, the same components as those shown in FIG. 1 are denoted by the same reference numerals, and description thereof will be omitted or simplified.
【0060】本実施形態の回路電極は、低濃度Ni−P
膜32の上層に、実施の形態1におけるAu膜16に代
えて半田メッキ層38を備えている。半田メッキ層38
は、2μm程度の膜厚を有する無電界メッキ膜である。
本実施形態の回路電極は、半田メッキ層38の上層に形
成される半田ボールや半田バンプを介して、印刷回路基
板の電極等と接続される。The circuit electrode of this embodiment is made of low-concentration Ni-P
A solder plating layer 38 is provided on the film 32 in place of the Au film 16 in the first embodiment. Solder plating layer 38
Is an electroless plating film having a thickness of about 2 μm.
The circuit electrodes of the present embodiment are connected to electrodes of a printed circuit board and the like via solder balls and solder bumps formed on the solder plating layer 38.
【0061】本実施形態において、低濃度Ni−P膜3
2は実施の形態1の場合と同様に機能する。その結果、
半田ボールや半田バンプと回路電極との間に層状のNi
/Sn化合物が生成され、また、Ni/Sn化合物の下
層には濃度の低いPリッチ層が生成される。従って、本
実施形態の回路電極によっても、実施の形態1の場合と
同様に、半田との間に高い接合強度を得ることができ
る。In this embodiment, the low concentration Ni—P film 3
2 functions in the same manner as in the first embodiment. as a result,
Layered Ni between the solder ball or solder bump and the circuit electrode
/ Sn compound is generated, and a P-rich layer having a low concentration is formed below the Ni / Sn compound. Therefore, also with the circuit electrode of the present embodiment, high bonding strength with solder can be obtained as in the case of the first embodiment.
【0062】実施の形態3.次に、図5を参照して本発
明の実施の形態3について説明する。図5は、本実施形
態の回路電極を有する集積回路パッケージの断面図であ
る。尚、図5において、上記図1に示す構成部分と同一
の部分には同一の符号を付してその説明を省略または簡
略する。Embodiment 3 Next, a third embodiment of the present invention will be described with reference to FIG. FIG. 5 is a cross-sectional view of an integrated circuit package having circuit electrodes according to the present embodiment. In FIG. 5, the same components as those shown in FIG. 1 are denoted by the same reference numerals, and description thereof will be omitted or simplified.
【0063】本実施形態の回路電極は、高濃度Ni−P
膜30と低濃度Ni−P膜32との間に無電界中濃度N
i−Pメッキ膜40(以下、「中濃度Ni−P膜40」
と称す)を備えている。中濃度Ni−P膜40は、0.
1μm程度の膜厚を有する無電界メッキ膜であり、6〜
8%の濃度でPを含有している。本実施形態の回路電極
によれば、パターン12とAu膜16との間に介在する
Ni−P膜中のP濃度の変化を、実施の形態1の場合に
比して緩やかにすることができる。このため、本実施形
態の回路電極によれば、そのNi−P膜に対して、実施
の形態1の場合に比して高い接合強度を付与することが
できる。The circuit electrode of this embodiment is made of high-concentration Ni-P
Between the film 30 and the low-concentration Ni—P film 32,
i-P plating film 40 (hereinafter referred to as "medium concentration Ni-P film 40")
). The medium-concentration Ni-P film 40 has a thickness of 0.1 mm.
An electroless plating film having a thickness of about 1 μm,
Contains P at a concentration of 8%. According to the circuit electrode of the present embodiment, the change in the P concentration in the Ni—P film interposed between the pattern 12 and the Au film 16 can be made gentler than in the case of the first embodiment. . For this reason, according to the circuit electrode of the present embodiment, a higher bonding strength can be provided to the Ni—P film than in the case of the first embodiment.
【0064】ところで、上述した実施の形態1乃至3で
は、回路電極を、集積回路パッケージの電極に限定して
いるが、本発明はこれに限定されるものではない。すな
わち、本発明の回路電極の構造は、印刷回路基板上に設
けられる電極など、有機基板上に設けられる電極に広く
適用することができる。In the first to third embodiments, the circuit electrodes are limited to the electrodes of the integrated circuit package. However, the present invention is not limited to this. That is, the structure of the circuit electrode of the present invention can be widely applied to an electrode provided on an organic substrate, such as an electrode provided on a printed circuit board.
【0065】[0065]
【発明の効果】この発明は以上説明したように構成され
ているので、以下に示すような効果を奏する。請求項1
または9記載の発明によれば、酸化防止膜の下層に所定
の高濃度でPを含む無電界高濃度Ni−Pメッキ膜と、
所定の低濃度でPを含む無電界低濃度Ni−Pメッキ膜
とが形成されている。このため、その上層に半田付けが
行われると、Ni/Sn化合物が層状に生成され、か
つ、その下層に生成されるPリッチ層のP濃度が十分に
抑制される。従って、本発明によれば、半田との間に十
分に大きな接合強度を確保し得る回路電極を実現するこ
とができる。Since the present invention is configured as described above, it has the following effects. Claim 1
According to the invention described in Item 9 or 9, an electroless high-concentration Ni-P plating film containing P at a predetermined high concentration under the oxidation preventing film;
An electroless low-concentration Ni-P plating film containing P at a predetermined low concentration is formed. Therefore, when soldering is performed on the upper layer, the Ni / Sn compound is generated in a layered manner, and the P concentration of the P-rich layer generated below the Ni / Sn compound is sufficiently suppressed. Therefore, according to the present invention, it is possible to realize a circuit electrode capable of securing a sufficiently large bonding strength with solder.
【0066】請求項2または10記載の発明によれば、
無電界金メッキ膜により酸化防止膜を形成することがで
きる。無電界金メッキ膜の下層には無電界低濃度Ni−
Pメッキ膜と無電界高濃度Ni−Pメッキ膜とが形成さ
れている。このため、本発明によれば、金による侵食を
抑制しつつ、ピンホール等の無い高品質な無電界金メッ
キ膜を実現することができる。According to the second or tenth aspect of the present invention,
An antioxidant film can be formed by an electroless gold plating film. An electroless low concentration Ni-
A P plating film and an electroless high concentration Ni-P plating film are formed. Therefore, according to the present invention, it is possible to realize a high-quality electroless gold plating film without pinholes while suppressing erosion by gold.
【0067】請求項3または11記載の発明によれば、
無電界金メッキ膜の表面に金線のボンディングを施すこ
とにより、回路電極を他の電極等に導通させることがで
きる。According to the third or eleventh aspect of the present invention,
By bonding gold wires to the surface of the electroless gold plating film, circuit electrodes can be conducted to other electrodes and the like.
【0068】請求項4または12記載の発明によれば、
無電界半田メッキ膜により酸化防止膜を形成することが
できる。本発明によれば、酸化防止膜が無電界金メッキ
膜で形成される場合に比して、回路電極を安価に実現す
ることができる。According to the fourth or twelfth aspect of the present invention,
An antioxidant film can be formed by an electroless solder plating film. According to the present invention, a circuit electrode can be realized at a lower cost than when the oxidation prevention film is formed by an electroless gold plating film.
【0069】請求項5または13記載の発明によれば、
無電界半田メッキ膜の上に形成される半田ボールや半田
バンプ、或いは半田線を介して、回路電極を他の電極等
に導通させることができる。According to the invention of claim 5 or 13,
Circuit electrodes can be conducted to other electrodes or the like via solder balls, solder bumps, or solder wires formed on the electroless solder plating film.
【0070】請求項6または14記載の発明によれば、
無電界高濃度Ni−Pメッキ膜と、無電界低濃度Ni−
Pメッキ膜との間に無電界中濃度Ni−Pメッキ膜を介
在させることにより、Ni−P膜中のP濃度の変化を緩
やかにすることができる。このため、本発明によれば、
パターンと酸化防止膜との間のNi−P膜に高い接合強
度を付与することができる。According to the invention of claim 6 or 14,
Electroless high concentration Ni-P plating film and electroless low concentration Ni-
By interposing the Ni-P plated film in the non-electric field between the P-plated film and the P-plated film, the change in the P concentration in the Ni-P film can be moderated. Therefore, according to the present invention,
High bonding strength can be imparted to the Ni-P film between the pattern and the antioxidant film.
【0071】請求項7記載の発明によれば、請求項1乃
至6の何れか1項記載の回路電極を備える集積回路のパ
ッケージを実現することができる。According to the seventh aspect of the present invention, an integrated circuit package including the circuit electrode according to any one of the first to sixth aspects can be realized.
【0072】請求項8記載の発明によれば、請求項1乃
至6の何れか1項記載の回路電極を備える印刷回路基板
を実現することができる。According to the eighth aspect of the present invention, a printed circuit board including the circuit electrode according to any one of the first to sixth aspects can be realized.
【図1】 本発明の実施の形態1の回路電極を備える集
積回路パッケージの断面図である。FIG. 1 is a cross-sectional view of an integrated circuit package including a circuit electrode according to a first embodiment of the present invention.
【図2】 図1に示す回路電極上に半田ボールを固定し
た状態を表す断面図である。FIG. 2 is a cross-sectional view illustrating a state in which a solder ball is fixed on the circuit electrode illustrated in FIG.
【図3】 図1に示す回路電極上に金線をワイヤボンデ
ィングした状態を表す断面図である。FIG. 3 is a cross-sectional view showing a state where a gold wire is wire-bonded on the circuit electrode shown in FIG.
【図4】 本発明の実施の形態2の回路電極を備える集
積回路パッケージの断面図である。FIG. 4 is a cross-sectional view of an integrated circuit package including a circuit electrode according to a second embodiment of the present invention.
【図5】 本発明の実施の形態3の回路電極を備える集
積回路パッケージの断面図である。FIG. 5 is a sectional view of an integrated circuit package including a circuit electrode according to a third embodiment of the present invention.
【図6】 従来の回路電極を備える集積回路パッケージ
の断面図である。FIG. 6 is a cross-sectional view of a conventional integrated circuit package including circuit electrodes.
【図7】 図7に示す回路電極上に半田ボールを固定し
た後の状態、およびその半田ボールをシェアテストによ
り剥離させた後の状態を示す断面図である。7 is a cross-sectional view showing a state after solder balls are fixed on the circuit electrodes shown in FIG. 7 and a state after the solder balls are peeled off by a shear test.
10 有機基板、 12 パターン、 16 無電
界金メッキ膜(Au膜)、 18 パッシベーション
膜、 30 無電界高濃度Ni−Pメッキ膜(高濃度
Ni−P膜)、 32 無電界低濃度Ni−Pメッキ
膜(低濃度Ni−P膜)、 34 Pリッチ層、
36 金線、 38 無電界半田メッキ膜、 40
無電界中濃度Ni−P膜(中濃度Ni−P膜)。Reference Signs List 10 organic substrate, 12 patterns, 16 electroless gold plating film (Au film), 18 passivation film, 30 electroless high concentration Ni-P plating film (high concentration Ni-P film), 32 electroless low concentration Ni-P plating film (Low concentration Ni-P film), 34P rich layer,
36 gold wire, 38 electroless solder plating film, 40
Non-electric field medium concentration Ni-P film (medium concentration Ni-P film).
Claims (14)
る回路電極であって、 7〜12重量%の濃度でリンを含有し、3〜10μmの
膜厚で前記パターンの所定部分を覆う無電界高濃度Ni
−Pメッキ膜と、 3重量%以下の濃度でリンを含有し、0.5〜10μm
の膜厚で前記無電界高濃度Ni−Pメッキ膜を覆う無電
界低濃度Ni−Pメッキ膜と、 前記無電界低濃度Ni−Pメッキ膜の表面を覆う酸化防
止膜と、 を備えることを特徴とする回路電極。1. A circuit electrode, which is electrically connected to a pattern formed on an organic substrate, contains phosphorus at a concentration of 7 to 12% by weight, and has a thickness of 3 to 10 μm. High concentration Ni
-P plating film, containing phosphorus at a concentration of 3% by weight or less;
An electroless low-concentration Ni-P plating film that covers the electroless high-concentration Ni-P plating film with a thickness of: and an antioxidant film that covers the surface of the electroless low-concentration Ni-P plating film. Characteristic circuit electrodes.
の膜厚を有する無電界金メッキ膜であることを特徴とす
る請求項1記載の回路電極。2. The antioxidant film has a thickness of 0.05 to 0.5 μm.
2. The circuit electrode according to claim 1, wherein said circuit electrode is an electroless gold plating film having a thickness of:
イヤボンディングされていることを特徴とする請求項2
記載の回路電極。3. A gold wire is wire-bonded to the surface of the electroless gold plating film.
The described circuit electrode.
あることを特徴とする請求項1記載の回路電極。4. The circuit electrode according to claim 1, wherein said oxidation preventing film is an electroless solder plating film.
ボールまたは半田バンプが固定されている、または半田
線がワイヤボンディングされていることを特徴とする請
求項4記載の回路電極。5. The circuit electrode according to claim 4, wherein a solder ball or a solder bump is fixed on a surface of the electroless solder plating film, or a solder wire is wire-bonded.
前記無電界低濃度Ni−Pメッキ膜との間に、6〜8重
量%以下の濃度でリンを含有する無電界中濃度Ni−P
メッキ膜を備えることを特徴とする請求項1乃至5の何
れか1項記載の回路電極。6. The electroless high-concentration Ni—P plating film,
A non-electric field concentration Ni-P containing phosphorus at a concentration of 6 to 8% by weight or less between the non-electric field low concentration Ni-P plating film.
The circuit electrode according to any one of claims 1 to 5, further comprising a plating film.
に設けられていることを特徴とする請求項1乃至6の何
れか1項記載の回路電極。7. The circuit electrode according to claim 1, wherein the circuit electrode is provided on a package of an integrated circuit.
れていることを特徴とする請求項1乃至6の何れか1項
記載の回路電極。8. The circuit electrode according to claim 1, wherein the circuit electrode is provided on a printed circuit board.
を形成する回路電極の製造方法であって、 前記パターンの所定部分が覆われるように、7〜12重
量%の濃度でリンを含有し、かつ、3〜10μmの膜厚
を有する無電界高濃度Ni−Pメッキ膜を形成するステ
ップと、 前記無電界高濃度Ni−Pメッキ膜の上層に、3重量%
以下の濃度でリンを含有し、かつ、0.5〜10μmの
膜厚を有する無電界低濃度Ni−Pメッキ膜を形成する
ステップと、 前記無電界低濃度Ni−Pメッキ膜の上層に酸化防止膜
を形成するステップと、 を備えることを特徴とする回路電極の形成方法。9. A method of manufacturing a circuit electrode for forming a circuit electrode that is electrically connected to a pattern on an organic substrate, comprising: a phosphorous concentration of 7 to 12% by weight so that a predetermined portion of the pattern is covered; And forming an electroless high-concentration Ni-P plating film having a thickness of 3 to 10 μm;
Forming an electroless low-concentration Ni-P plating film containing phosphorus at the following concentration and having a thickness of 0.5 to 10 μm; Forming a prevention film. The method for forming a circuit electrode, comprising:
は、前記無電界低濃度Ni−Pメッキ膜の上層に0.0
5〜0.5μmの膜厚を有する無電界金メッキ膜を形成
するステップを含むことを特徴とする請求項9記載の回
路電極の形成方法。10. The step of forming the antioxidant film includes forming an anti-oxidation film on the upper layer of the electroless low-concentration Ni—P plating film.
The method for forming a circuit electrode according to claim 9, further comprising forming an electroless gold plating film having a thickness of 5 to 0.5 μm.
ワイヤボンディングするステップを含むことを特徴とす
る請求項10記載の回路電極の形成方法。11. The method according to claim 10, further comprising the step of wire bonding a gold wire to a surface of the electroless gold plating film.
は、前記無電界低濃度Ni−Pメッキ膜の上層に無電界
半田メッキ膜を形成するステップを含むことを特徴とす
る請求項9記載の回路電極の形成方法。12. The circuit according to claim 9, wherein the step of forming the oxidation preventing film includes the step of forming an electroless solder plating film on the electroless low-concentration Ni—P plating film. Method of forming electrodes.
田ボールまたは半田バンプを固定し、または半田線をワ
イヤボンディングするステップを含むことを特徴とする
請求項12記載の回路電極の形成方法。13. The method for forming a circuit electrode according to claim 12, further comprising a step of fixing a solder ball or a solder bump on the surface of the electroless solder plating film or wire bonding a solder wire.
と、前記無電界低濃度Ni−Pメッキ膜との間に、6〜
8重量%以下の濃度でリンを含有する無電界中濃度Ni
−Pメッキ膜を形成するステップを含むことを特徴とす
る請求項9乃至13の何れか1項記載の回路電極の形成
方法。14. An electroless high-concentration Ni—P plating film and a non-electrolytic low-concentration Ni—P plating film,
Non-electric field concentration Ni containing phosphorus at a concentration of 8% by weight or less
The method for forming a circuit electrode according to any one of claims 9 to 13, further comprising a step of forming a -P plating film.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28503199A JP2001060760A (en) | 1999-06-18 | 1999-10-06 | Circuit electrode and method for forming the same |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11-173418 | 1999-06-18 | ||
| JP17341899 | 1999-06-18 | ||
| JP28503199A JP2001060760A (en) | 1999-06-18 | 1999-10-06 | Circuit electrode and method for forming the same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001060760A true JP2001060760A (en) | 2001-03-06 |
Family
ID=26495399
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28503199A Pending JP2001060760A (en) | 1999-06-18 | 1999-10-06 | Circuit electrode and method for forming the same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001060760A (en) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002164463A (en) * | 2000-11-29 | 2002-06-07 | Kyocera Corp | Wiring board and electronic device using the same |
| US6781234B2 (en) | 2001-07-25 | 2004-08-24 | Renesas Technology Corp. | Semiconductor device having electrodes containing at least copper nickel phosphorous and tin |
| WO2005034597A1 (en) * | 2003-10-03 | 2005-04-14 | Shinko Electric Industries Co., Ltd. | Pad structure of wiring board and wiring board |
| JP2006147952A (en) * | 2004-11-22 | 2006-06-08 | Kyocera Corp | Semiconductor element and semiconductor element mounting substrate |
| WO2008153026A1 (en) * | 2007-06-12 | 2008-12-18 | Tokuyama Corporation | Metallized substrate and process for producing the same |
| KR101241639B1 (en) | 2010-10-19 | 2013-03-11 | 엘지이노텍 주식회사 | The printed circuit board and the method for manufacturing the same |
| US9210807B2 (en) | 2012-11-21 | 2015-12-08 | Shinko Electric Industries Co., Ltd. | Wiring substrate |
| KR20170121743A (en) * | 2015-02-25 | 2017-11-02 | 인텔 코포레이션 | Surface finishing for interconnect pads in microelectronic structures |
| JP2020092283A (en) * | 2020-03-02 | 2020-06-11 | インテル・コーポレーション | Surface finish for interconnect pads in microelectronic structures |
| US11081454B2 (en) * | 2018-12-21 | 2021-08-03 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing the same |
| WO2024024374A1 (en) * | 2022-07-25 | 2024-02-01 | 株式会社デンソー | Semiconductor device |
-
1999
- 1999-10-06 JP JP28503199A patent/JP2001060760A/en active Pending
Cited By (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002164463A (en) * | 2000-11-29 | 2002-06-07 | Kyocera Corp | Wiring board and electronic device using the same |
| US6781234B2 (en) | 2001-07-25 | 2004-08-24 | Renesas Technology Corp. | Semiconductor device having electrodes containing at least copper nickel phosphorous and tin |
| US6787442B2 (en) | 2001-07-25 | 2004-09-07 | Renesas Technology Corp. | Method of making a semiconductor having multi-layered electrodes including nickel and phosphorus and solder formed with tin and an alkaline earth metal |
| WO2005034597A1 (en) * | 2003-10-03 | 2005-04-14 | Shinko Electric Industries Co., Ltd. | Pad structure of wiring board and wiring board |
| JPWO2005034597A1 (en) * | 2003-10-03 | 2006-12-21 | 新光電気工業株式会社 | Wiring board pad structure and wiring board |
| JP4619292B2 (en) * | 2003-10-03 | 2011-01-26 | 新光電気工業株式会社 | Wiring board pad structure and wiring board |
| JP2006147952A (en) * | 2004-11-22 | 2006-06-08 | Kyocera Corp | Semiconductor element and semiconductor element mounting substrate |
| WO2008153026A1 (en) * | 2007-06-12 | 2008-12-18 | Tokuyama Corporation | Metallized substrate and process for producing the same |
| JP2008311316A (en) * | 2007-06-12 | 2008-12-25 | Tokuyama Corp | Metallized substrate and manufacturing method thereof |
| US8309164B2 (en) | 2007-06-12 | 2012-11-13 | Tokuyama Corporation | Metallized substrate and method for producing the same |
| KR101241639B1 (en) | 2010-10-19 | 2013-03-11 | 엘지이노텍 주식회사 | The printed circuit board and the method for manufacturing the same |
| US9210807B2 (en) | 2012-11-21 | 2015-12-08 | Shinko Electric Industries Co., Ltd. | Wiring substrate |
| KR20170121743A (en) * | 2015-02-25 | 2017-11-02 | 인텔 코포레이션 | Surface finishing for interconnect pads in microelectronic structures |
| JP2018514075A (en) * | 2015-02-25 | 2018-05-31 | インテル・コーポレーション | Surface finish for interconnect pads in microelectronic structures. |
| KR102387275B1 (en) * | 2015-02-25 | 2022-04-15 | 인텔 코포레이션 | Surface Finish for Interconnect Pads in Microelectronic Structures |
| KR20220054886A (en) * | 2015-02-25 | 2022-05-03 | 인텔 코포레이션 | Surface finishes for interconnection pads in microelectronic structures |
| KR102533093B1 (en) | 2015-02-25 | 2023-05-15 | 인텔 코포레이션 | A microelectronic structure, a method of fabricating same, and an electronic system comprising same |
| KR20230071195A (en) * | 2015-02-25 | 2023-05-23 | 인텔 코포레이션 | A microelectronic structure, a method of fabricating same, and an electronic system comprising same |
| KR102713180B1 (en) * | 2015-02-25 | 2024-10-02 | 인텔 코포레이션 | A microelectronic structure, a method of fabricating same, and an electronic system comprising same |
| US11081454B2 (en) * | 2018-12-21 | 2021-08-03 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing the same |
| JP2020092283A (en) * | 2020-03-02 | 2020-06-11 | インテル・コーポレーション | Surface finish for interconnect pads in microelectronic structures |
| JP7015489B2 (en) | 2020-03-02 | 2022-02-03 | インテル・コーポレーション | Surface finishing material for interconnect pads in microelectronic structures |
| WO2024024374A1 (en) * | 2022-07-25 | 2024-02-01 | 株式会社デンソー | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100719905B1 (en) | Sn-based solder alloys and semiconductor devices using the same | |
| JP5113177B2 (en) | Semiconductor device, manufacturing method thereof, and mounting structure for mounting the semiconductor device | |
| KR100692480B1 (en) | External connection terminal and semiconductor device | |
| US8013428B2 (en) | Whisker-free lead frames | |
| KR101704030B1 (en) | Improvement of solder interconnect by addition of copper | |
| KR100482721B1 (en) | Wiring board and its production method, semiconductor device and its production method, and electronic apparatus | |
| KR100772920B1 (en) | Solder bump formed semiconductor chip and manufacturing method | |
| KR20030067590A (en) | Semiconductor element and a producing method for the same, and a semiconductor device and a producing method for the same | |
| JP2003037133A (en) | Semiconductor device, method of manufacturing the same, and electronic device | |
| JPH1050708A (en) | Metal bump, method for manufacturing metal bump, connection structure | |
| CN103855116A (en) | Electronic component, electronic apparatus including the same, and manufacturing method of the electronic apparatus | |
| CN102290357A (en) | Bonding packaging and method thereof | |
| JPH11307565A (en) | Electrode of semiconductor device, method of manufacturing the same, and semiconductor device | |
| KR20070077613A (en) | Bonding method at low temperature, semiconductor package mounting method using the same, and substrate bonding structure thereby | |
| JP2001060760A (en) | Circuit electrode and method for forming the same | |
| US6259161B1 (en) | Circuit electrode connected to a pattern formed on an organic substrate and method of forming the same | |
| JP3356649B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2007287712A (en) | Semiconductor device, mounting structure of semiconductor device, and manufacturing method thereof | |
| US8071472B2 (en) | Semiconductor device with solder balls having high reliability | |
| JP4011214B2 (en) | Semiconductor device and joining method using solder | |
| JP2002280407A (en) | Semiconductor chip and semiconductor device, circuit board, and electronic equipment | |
| JPH09205096A (en) | SEMICONDUCTOR ELEMENT, MANUFACTURING METHOD THEREOF, SEMICONDUCTOR DEVICE, AND MANUFACTURING METHOD THEREOF | |
| JP4597940B2 (en) | External connection terminal | |
| JP2007059485A (en) | Semiconductor device, substrate, and method for manufacturing semiconductor device | |
| JP2012190939A (en) | Semiconductor device and manufacturing method of the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Effective date: 20060922 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
| A977 | Report on retrieval |
Effective date: 20090303 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090714 |
|
| A02 | Decision of refusal |
Effective date: 20091124 Free format text: JAPANESE INTERMEDIATE CODE: A02 |