JP2001052885A

JP2001052885A - Discharge lamp lighting device

Info

Publication number: JP2001052885A
Application number: JP11227991A
Authority: JP
Inventors: Masanori Mishima; 正徳三嶋
Original assignee: Matsushita Electric Works Ltd
Current assignee: Panasonic Electric Works Co Ltd
Priority date: 1999-08-11
Filing date: 1999-08-11
Publication date: 2001-02-23

Abstract

PROBLEM TO BE SOLVED: To provide a discharge lamp lighting device capable of surely detecting the terminal stage of service life of a discharge lamp. SOLUTION: This discharge lamp lighting device is equipped with a discharge- lamp lighting means 1 having switching element Q1, Q2 alternately turned on/off by a high frequency, a lamp-voltage detecting means 2 for detecting the voltage of a discharge lamp La, a comparison circuit 3 for detecting a change in the voltage value detected by this, a duty ratio imbalance generating means 5 for controlling on-periods of the switching elements Q1, Q2 so as to give them imbalance to amplify the change in the voltage value, and a control circuit 4 for performing control so as to lower the output of the discharge-lamp lighting means 1 by using the output of the comparison circuit 3.

Description

DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【発明の属する技術分野】本発明は交流電源を整流平滑
した直流電圧を高周波に変換して放電灯負荷に供給する
放電灯点灯装置に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a discharge lamp lighting apparatus for converting a DC voltage obtained by rectifying and smoothing an AC power supply to a high frequency and supplying it to a discharge lamp load.

【０００２】[0002]

【従来の技術】（従来例１）従来例１の回路図を図２２
に示す。本回路は、交流電源Ｖｓを全波整流する整流器
ＤＢと、整流器ＤＢの出力端に並列に接続される平滑コ
ンデンサＣ１と、平滑コンデンサＣ１の両端に並列的に
接続されて交互にオン・オフされるスイッチング素子Ｑ
１、Ｑ２の直列回路と、スイッチング素子Ｑ２の両端に
接続されるインダクタＬ１、コンデンサＣ２、Ｃ３、放
電灯Ｌａからなる負荷回路を備え、放電灯Ｌａには高周
波の電圧が印加される。なお、放電灯Ｌａはフィラメン
トｆ１、フィラメントｆ２を有している。また、放電灯
Ｌａには並列的にコンデンサＣ４、抵抗Ｒ１、抵抗Ｒ２
の直列回路が接続され、抵抗Ｒ２に並列にコンデンサＣ
５が接続されている。さらに、抵抗Ｒ１とＲ２の直列回
路に並列的にダイオードＤ１がカソード側端子が抵抗Ｒ
１側となるように接続され、コンデンサＣ４、抵抗Ｒ
１、Ｒ２、コンデンサＣ５、ダイオードＤ１によってラ
ンプ電圧検出手段２を構成している。抵抗Ｒ１とＲ２の
接続点はコンパレータＣＰ１のマイナス側端子に接続さ
れ、コンパレータＣＰ１のプラス側端子には直流電源Ｅ
１が接続されている。コンパレータＣＰ１の出力端子は
抵抗Ｒ３を介して制御電源Ｖｃｃへと接続され、コンパ
レータＣＰ１と抵抗Ｒ３の接続点はスイッチング素子Ｑ
１、Ｑ２のオン・オフを制御する制御回路４へと接続さ
れている。2. Description of the Related Art (Conventional Example 1) FIG.
Shown in This circuit includes a rectifier DB for full-wave rectification of the AC power supply Vs, a smoothing capacitor C1 connected in parallel to the output terminal of the rectifier DB, and a parallel connection across both ends of the smoothing capacitor C1 to be alternately turned on and off. Switching element Q
1, a series circuit of Q2 and a load circuit composed of an inductor L1, capacitors C2 and C3, and a discharge lamp La connected to both ends of the switching element Q2, and a high-frequency voltage is applied to the discharge lamp La. The discharge lamp La has a filament f1 and a filament f2. Further, a condenser C4, a resistor R1, and a resistor R2 are connected in parallel to the discharge lamp La.
Are connected in series, and a capacitor C is connected in parallel with the resistor R2.
5 is connected. Further, a diode D1 is connected in parallel with the series circuit of the resistors R1 and R2, and the cathode terminal is connected to the resistor R.
1 side, capacitor C4, resistor R
1, R2, capacitor C5, and diode D1 constitute lamp voltage detecting means 2. The connection point between the resistors R1 and R2 is connected to the negative terminal of the comparator CP1, and the DC power supply E is connected to the positive terminal of the comparator CP1.
1 is connected. The output terminal of the comparator CP1 is connected to the control power supply Vcc via the resistor R3, and the node between the comparator CP1 and the resistor R3 is connected to the switching element Q3.
1, connected to a control circuit 4 for controlling ON / OFF of Q2.

【０００３】以下、本回路の動作について説明する。本
回路は、放電灯Ｌａの電圧Ｖａをランプ電圧検出手段２
によって検出し、検出電圧Ｖｂと基準電圧Ｅ１とを比較
し、その大小関係によって、ランプ異常時には出力を低
下させるように制御するものである。定常点灯時には、
Ｖｂ＜Ｅ１のため、コンパレータＣＰ１の出力にはＨｉ
ｇｈレベルが出力され続ける。例えば寿命末期のように
ランプが異常時になると、検出電圧Ｖｂは上昇し、やが
て、Ｖｂ≧Ｅ１となる。Ｖｂ≧Ｅ１となると、コンパレ
ータＣＰ１の出力がＬｏｗレベルになるため、この信号
を受けて、制御回路４により放電灯点灯手段１の出力を
低下させたり、停止させたりするようにスイッチング素
子Ｑ１、Ｑ２を制御する。これにより、異常時に回路に
印加されるストレスを小さくすることができる。[0003] The operation of this circuit will be described below. This circuit detects the voltage Va of the discharge lamp La by the lamp voltage detecting means 2.
The detected voltage Vb is compared with the reference voltage E1, and control is performed so as to reduce the output when the lamp is abnormal, based on the magnitude relationship. During steady lighting,
Since Vb <E1, the output of the comparator CP1 is Hi.
The gh level continues to be output. For example, when the lamp becomes abnormal such as at the end of its life, the detection voltage Vb increases, and eventually, Vb ≧ E1. When Vb ≧ E1, the output of the comparator CP1 becomes Low level. Therefore, in response to this signal, the switching elements Q1, Q2 are controlled by the control circuit 4 so that the output of the discharge lamp lighting means 1 is reduced or stopped. Control. Thereby, the stress applied to the circuit at the time of abnormality can be reduced.

【０００４】図２３は上記の検出動作を簡単な流れ図で
示している。すなわち、ランプ電圧Ｖａを検出すること
により得られた検出電圧Ｖｂと基準電圧Ｅ１を比較し、
Ｖｂ≧Ｅ１でなければＮｏの経路をたどり、再びランプ
電圧Ｖａの検出を行い、同様の経路で検出を繰り返すこ
とになる。ランプの異常時にはＶｂ≧Ｅ１となるため、
Ｙｅｓの経路をたどり、制御回路により回路の出力を低
下させたり、あるいは停止させたりして、回路のストレ
スを小さくすることができる。FIG. 23 shows the above detection operation in a simple flow chart. That is, the detection voltage Vb obtained by detecting the lamp voltage Va is compared with the reference voltage E1,
If Vb ≧ E1, the No path is followed, the lamp voltage Va is detected again, and the detection is repeated along the same path. Since Vb ≧ E1 when the lamp is abnormal,
By following the path of Yes and reducing or stopping the output of the circuit by the control circuit, the stress of the circuit can be reduced.

【０００５】図２４（ａ）には、正常ランプ点灯時のラ
ンプ電圧Ｖａの概略波形を示す。また、図２４（ｂ）〜
（ｄ）には、ランプの寿命末期などにおけるランプ電圧
Ｖａの概略波形を示す。図２４（ｂ）は図２２における
放電灯Ｌａのフィラメントｆ１がエミッタレスになった
とき、図２４（ｃ）は図２２における放電灯Ｌａのフィ
ラメントｆ２がエミッタレスになったとき、図２４
（ｄ）は図２２における放電灯Ｌａのフィラメントｆ１
とｆ２の両方がエミッタレスになったときの波形を各々
示している。説明を簡単にするため、今後、図２４
（ｂ）の状態を「片エミ１」、図２４（ｃ）の状態を
「片エミ２」、図２４（ｄ）の状態を「両エミ」と呼ぶ
ことにする。FIG. 24A shows a schematic waveform of a lamp voltage Va when a normal lamp is lit. In addition, FIG.
(D) shows a schematic waveform of the lamp voltage Va at the end of the lamp life. FIG. 24B shows a case where the filament f1 of the discharge lamp La in FIG. 22 is emitterless, and FIG. 24C shows a case where the filament f2 of the discharge lamp La in FIG. 22 is emitterless.
(D) is the filament f1 of the discharge lamp La in FIG.
3 shows waveforms when both f2 and f2 become emitterless. In order to simplify the explanation, FIG.
The state shown in FIG. 24B will be referred to as "one emi 1", the state shown in FIG. 24C will be referred to as "one emi 2", and the state shown in FIG.

【０００６】図２５には図２４で示したランプ電圧Ｖａ
のときの検出電圧Ｖｂの概略波形を各々示す。図２５に
おいて、実線はコンデンサＣ５が接続されない場合の検
出電圧Ｖｂの波形を、一点鎖線はコンデンサＣ５が接続
された場合の検出電圧Ｖｂの波形を示している。また、
図２５（ｂ）〜（ｄ）における点線は、比較のために図
２５（ａ）の正常ランプ時の検出電圧Ｖｂの値を示して
いる。FIG. 25 shows the lamp voltage Va shown in FIG.
The respective schematic waveforms of the detection voltage Vb at the time of FIG. In FIG. 25, the solid line shows the waveform of the detection voltage Vb when the capacitor C5 is not connected, and the dashed line shows the waveform of the detection voltage Vb when the capacitor C5 is connected. Also,
The dotted lines in FIGS. 25B to 25D show the values of the detection voltage Vb at the time of the normal lamp in FIG. 25A for comparison.

【０００７】図２２において、ランプ電圧Ｖａが正のと
きには、放電灯Ｌａ→コンデンサＣ４→抵抗Ｒ１→抵抗
Ｒ２の経路で電流が流れ、ランプ電圧Ｖａが負のときに
は、ダイオードＤ１→コンデンサＣ４→放電灯Ｌａの経
路で電流が流れるため、コンデンサＣ５が接続されない
ときの検出電圧Ｖｂは、図２５（ａ）〜（ｄ）の実線で
示すようなオフセット分の重畳した波形となるが、コン
デンサＣ５が接続されることによって平均値化されるた
め、実際には点線あるいは一点鎖線で示すような直流値
となる。したがって、図２２におけるランプ電圧検出手
段２は、ランプ電圧Ｖａのピーク対ピーク値を検出し、
一方のピーク端を基準として、その平均値を検出電圧値
Ｖｂとして出力していることになる。In FIG. 22, when the lamp voltage Va is positive, a current flows through the discharge lamp La → the capacitor C4 → the resistor R1 → the resistor R2, and when the lamp voltage Va is negative, the diode D1 → the capacitor C4 → the discharge lamp. Since the current flows through the path of La, the detected voltage Vb when the capacitor C5 is not connected has a waveform superimposed by the offset as shown by the solid line in FIGS. 25 (a) to 25 (d). As a result, the average value is obtained, so that the DC value actually becomes a dotted line or a dashed line. Therefore, the lamp voltage detecting means 2 in FIG. 22 detects the peak-to-peak value of the lamp voltage Va,
This means that the average value is output as the detected voltage value Vb with reference to one peak end.

【０００８】ここで、比較回路３の基準電圧Ｅ１を図２
５（ａ）の点線で示す正常ランプ点灯時の検出電圧より
少しだけ高い値に設定しておくと、片エミ１、片エミ
２、両エミのいずれの場合も点線より検出電圧Ｖｂが大
きくなるため、異常を検出して、回路を停止させたり、
出力を低下させたりすることができ、そのために回路の
ストレスを小さくすることができる。Here, the reference voltage E1 of the comparison circuit 3 is shown in FIG.
If the detection voltage is set to a value slightly higher than the detection voltage when the normal lamp is lit as indicated by the dotted line in FIG. 5 (a), the detection voltage Vb becomes larger than the dotted line in any of the single emission 1, the single emission 2, and the double emission. Therefore, detecting an abnormality and stopping the circuit,
For example, the output can be reduced, and the stress of the circuit can be reduced.

【０００９】（従来例２）図２６は別の従来例として、
図２２におけるランプ電圧検出手段２の構成を置き換え
た場合を示す。図２２と異なる点は、図２２におけるコ
ンデンサＣ４がダイオードＤ２になっている点である。
ダイオードＤ２はカソード端子が抵抗Ｒ１に接続される
ような形態で接続されている。また、ダイオードＤ１の
カソード端子はダイオードＤ２のアノード端子に接続さ
れている。図示しない回路上の他の部分の構成は図２２
と同様である。(Conventional Example 2) FIG. 26 shows another conventional example.
23 shows a case where the configuration of the lamp voltage detecting means 2 in FIG. 22 is replaced. The difference from FIG. 22 is that the capacitor C4 in FIG. 22 is a diode D2.
The diode D2 is connected in such a manner that the cathode terminal is connected to the resistor R1. The cathode terminal of the diode D1 is connected to the anode terminal of the diode D2. The configuration of other parts of the circuit not shown in FIG.
Is the same as

【００１０】図２７には、図２６のランプ電圧検出手段
２によって得られる検出電圧Ｖｂの概略波形を示す。前
述したのと同様に、（ａ）は正常ランプ点灯時を、
（ｂ）は片エミ１を、（ｃ）は片エミ２を、（ｄ）は両
エミ時の検出電圧を各々示している。また、前述と同様
に、実線はコンデンサＣ５が接続されない場合の検出電
圧Ｖｂの波形を、一点鎖線はコンデンサＣ５が接続され
た場合の検出電圧Ｖｂの波形を示している。また、図２
７（ａ）〜（ｄ）における点線は、比較のために、図２
７（ａ）の正常ランプ点灯時の検出電圧値を示してい
る。FIG. 27 shows a schematic waveform of the detected voltage Vb obtained by the lamp voltage detecting means 2 of FIG. As described above, (a) shows when the normal lamp is lit,
(B) shows one piece Emi, (c) shows one piece Emi, and (d) shows a detection voltage at both pieces. Similarly to the above, the solid line shows the waveform of the detection voltage Vb when the capacitor C5 is not connected, and the dashed line shows the waveform of the detection voltage Vb when the capacitor C5 is connected. FIG.
The dotted lines in FIGS. 7 (a) to 7 (d) are shown in FIG.
7A shows the detected voltage value when the normal lamp is turned on.

【００１１】図２６において、ランプ電圧Ｖａが正のと
きには、放電灯Ｌａ→ダイオードＤ２→抵抗Ｒ１→抵抗
Ｒ２の経路で電流が流れ、ランプ電圧Ｖａが負のときに
は、ダイオードＤ１→放電灯Ｌａの経路で流れるため、
コンデンサＣ５が接続されないときの検出電圧Ｖｂは実
線で示すような半波の波形となるが、コンデンサＣ５に
よって平均値化されるため、実際には点線あるいは一点
鎖線で示すような直流値となる。したがって、図２６に
おけるランプ電圧検出手段２は、ランプ電圧Ｖａのゼロ
対ピーク値を検出して、その平均値を検出電圧値Ｖｂと
して出力していることになる。In FIG. 26, when the lamp voltage Va is positive, a current flows through the path of the discharge lamp La → the diode D2 → the resistor R1 → the resistor R2, and when the lamp voltage Va is negative, the path of the diode D1 → the discharge lamp La. To flow in
The detection voltage Vb when the capacitor C5 is not connected has a half-wave waveform as shown by a solid line, but is averaged by the capacitor C5, so that it actually has a DC value as shown by a dotted line or an alternate long and short dash line. Therefore, the lamp voltage detecting means 2 in FIG. 26 detects the zero-to-peak value of the lamp voltage Va, and outputs the average value as the detected voltage value Vb.

【００１２】この場合も、比較回路３の基準電圧Ｅ１
を、図２７（ａ）の点線で示す正常ランプ点灯時の検出
電圧より少しだけ高い値に設定しておくと、片エミ１、
片エミ２、両エミのいずれの場合も点線より検出値が大
きくなるため、異常を検出して、回路を停止させたり、
出力を低下させたりすることができ、そのために回路の
ストレスを小さくすることができる。Also in this case, the reference voltage E1
Is set to a value slightly higher than the detection voltage when the normal lamp is lit as shown by the dotted line in FIG.
Since the detection value is larger than the dotted line in either case of the single Emi 2 or the double Emi, the abnormality is detected and the circuit is stopped,
For example, the output can be reduced, and the stress of the circuit can be reduced.

【００１３】（従来例３）図２８はさらに別の従来例と
して、図２２におけるランプ電圧検出手段２の構成を置
き換えた場合を示す。図２２と異なる点は、図２２にお
けるコンデンサＣ４が短絡され、ダイオードＤ１を省略
した構成になっている点である。図示しない回路上の他
の部分の構成は図２２と同様である。(Conventional Example 3) FIG. 28 shows another conventional example in which the configuration of the lamp voltage detecting means 2 in FIG. 22 is replaced. The difference from FIG. 22 is that the capacitor C4 in FIG. 22 is short-circuited and the diode D1 is omitted. The configuration of other parts of the circuit not shown is the same as that of FIG.

【００１４】図２９には、このランプ電圧検出手段２に
よって得られる検出電圧Ｖｂの概略波形を示す。前述し
たのと同様に、（ａ）は正常ランプ点灯時を、（ｂ）は
片エミ１を、（ｃ）は片エミ２を、（ｄ）は両エミ時の
検出電圧Ｖｂを各々示している。ランプ電圧Ｖａが正の
ときには、放電灯Ｌａ→抵抗Ｒ１→抵抗Ｒ２の経路で電
流が流れ、ランプ電圧Ｖａが負のときには、抵抗Ｒ２→
抵抗Ｒ１→放電灯Ｌａの経路で電流が流れるため、正常
ランプにおいては検出電圧Ｖｂは略０（Ｖ）の波形とな
る。したがって、図２９におけるランプ電圧検出手段２
は、ランプ電圧Ｖａの平均値を検出電圧値Ｖｂとして出
力していることになる。FIG. 29 shows a schematic waveform of the detected voltage Vb obtained by the lamp voltage detecting means 2. In the same manner as described above, (a) shows the normal lamp lighting, (b) shows the one-sided emi 1, (c) shows the one-sided emi 2, and (d) shows the detected voltage Vb at both the emisions. I have. When the lamp voltage Va is positive, a current flows through the path of the discharge lamp La → the resistance R1 → the resistance R2, and when the lamp voltage Va is negative, the resistance R2 →
Since current flows through the path from the resistor R1 to the discharge lamp La, the detection voltage Vb has a waveform of approximately 0 (V) in a normal lamp. Therefore, the lamp voltage detecting means 2 in FIG.
Means that the average value of the lamp voltage Va is output as the detected voltage value Vb.

【００１５】ここで、比較回路３の基準電圧Ｅ１を正常
ランプ点灯時の検出電圧、すなわち０（Ｖ）より少しだ
け高い値に設定しておくと、図２９（ｂ）の片エミ１の
場合、点線より値が大きくなるため、異常を検出して、
回路を停止させたり、出力を低下させたりすることがで
き、そのために回路のストレスを小さくすることができ
る。Here, if the reference voltage E1 of the comparison circuit 3 is set to a value slightly higher than the detection voltage at the time of normal lamp lighting, that is, a value slightly higher than 0 (V), the case of the one-side emission 1 in FIG. , Because the value is larger than the dotted line,
The circuit can be stopped or the output can be reduced, so that the stress on the circuit can be reduced.

【００１６】また、図２９（ｃ）の片エミ２の場合に
は、検出電圧Ｖｂの値が負となるため、コンパレータＣ
Ｐ１への入力をプラスとマイナスで逆転し、基準電圧Ｅ
１を負の所定値として、検出電圧Ｖｂがこの負の所定値
以下になったときに、コンパレータＣＰ１の出力がＨｉ
ｇｈレベルからＬｏｗレベルに変化するように構成する
ことにより異常を検出して、回路を停止させたり、出力
を低下させたりすればよい。なお、このときの基準電圧
Ｅ１は正常ランプ点灯時の検出電圧、すなわち０（Ｖ）
より少しだけ低い値に設定しておけばよい。In the case of the one-side emission 2 shown in FIG. 29C, since the value of the detection voltage Vb is negative, the comparator C
The input to P1 is reversed by plus and minus, and the reference voltage E
1 as a negative predetermined value, when the detection voltage Vb falls below the negative predetermined value, the output of the comparator CP1 becomes Hi.
By changing the gh level to the low level, an abnormality may be detected, and the circuit may be stopped or the output may be reduced. The reference voltage E1 at this time is a detection voltage at the time of normal lamp lighting, that is, 0 (V).
You only need to set a slightly lower value.

【００１７】[0017]

【発明が解決しようとする課題】従来例１では、図２５
（ｃ）の一点鎖線に示すように、放電灯が寿命末期など
に片エミ２の状態になったとき、すなわち、図２２にお
けるフィラメントｆ２がエミッタレスになったときに、
検出電圧Ｖｂの変化量が片エミ１の状態になったときに
比べて小さいため、誤検出しやすいという課題がある。
また、図２５（ｃ）の片エミ２の状態になったときにお
ける検出電圧Ｖｂを十分に大きくするように設計する
と、図２５（ｂ）の片エミ１の状態になったときにおけ
る検出電圧Ｖｂも大きくなり、回路のストレスが増大す
ることになる。In the first prior art, FIG.
As shown by the one-dot chain line in (c), when the discharge lamp is in the state of one-sided emission 2 at the end of life or the like, that is, when the filament f2 in FIG.
Since the amount of change in the detection voltage Vb is smaller than that in the case of the one-sided emission 1, there is a problem that erroneous detection is easy.
Further, if the detection voltage Vb at the time of the state of the one-side emission 2 in FIG. 25C is designed to be sufficiently large, the detection voltage Vb at the time of the state of the one-side emission 1 in FIG. And the stress on the circuit increases.

【００１８】従来例２では、図２７（ｃ）の一点鎖線に
示すように、放電灯が寿命末期などに片エミ２の状態に
なったとき、すなわち、放電灯Ｌａのフィラメントｆ２
がエミッタレスになったときに、検出電圧Ｖｂの変化量
が片エミ１の状態になったときに比べて小さいため、誤
検出しやすいという課題がある。また、図２７（ｃ）の
片エミ２の状態になったときにおける検出電圧Ｖｂを十
分に大きくするように設計すると、図２７（ｂ）の片エ
ミ１の状態になったときにおける検出電圧Ｖｂも大きく
なり、回路のストレスが増大することになる。In the second conventional example, as shown by a dashed line in FIG. 27C, when the discharge lamp is in the state of one side emission 2 at the end of life or the like, that is, the filament f2 of the discharge lamp La
Since the amount of change in the detection voltage Vb is smaller than that in the case of the one-sided emission 1 when the device becomes emitterless, there is a problem that erroneous detection is easy. Further, if the detection voltage Vb at the time of the state of the one-sided emi 2 shown in FIG. 27C is designed to be sufficiently large, the detection voltage Vb at the time of the state of the one-sided emi 1 shown in FIG. And the stress on the circuit increases.

【００１９】従来例３では、図２９（ｂ），（ｃ）に示
すように、片エミ状態は検出できるものの、図２９
（ｄ）に示すような両側エミレスの状態においては、検
出電圧値が略０となるため、検出することができないと
いう課題がある。In the third conventional example, as shown in FIGS. 29 (b) and 29 (c), the one-sided emi state can be detected.
In the state of double-sided emiless as shown in (d), there is a problem that the detection cannot be performed because the detection voltage value is substantially zero.

【００２０】これらの現象は特にスイッチング素子Ｑ
１，Ｑ２のオンデューティの割合が５０（％）のときに
最も顕著に起こる。また、ランプの管径が細い場合に
は、例えば寿命末期のような場合に、ピーク対ピーク電
圧が上昇しにくいなどの現象があるため、基準電圧Ｅ１
に比べて十分な検出電圧Ｖｂの変化を得ることが難し
く、従来例１や２などでは特に問題となる。These phenomena are particularly caused by the switching element Q
This occurs most remarkably when the on-duty ratio of Q1 and Q2 is 50 (%). When the lamp diameter is small, for example, at the end of life, there is a phenomenon that the peak-to-peak voltage is hardly increased.
Thus, it is more difficult to obtain a sufficient change in the detection voltage Vb, and this is a problem particularly in the conventional examples 1 and 2.

【００２１】本発明は上述のような課題を解決しようと
するものであり、その目的とするところは、放電灯の寿
命末期を確実に検出することができる放電灯点灯装置を
提供することにある。An object of the present invention is to provide a discharge lamp lighting device capable of reliably detecting the end of life of a discharge lamp. .

【００２２】[0022]

【課題を解決するための手段】本発明によれば、上記の
課題を解決するために、図１に示すように、交流電源Ｖ
ｓを直流電圧に変換する電源回路と、直列的に接続され
て交互にオン・オフする第１、第２のスイッチング素子
Ｑ１，Ｑ２を少なくとも有し、前記直流電圧を高周波に
変換する放電灯点灯手段１と、前記高周波により点灯さ
れる放電灯Ｌａと、前記放電灯Ｌａの一端に接続され
て、放電灯Ｌａの電圧を検出するランプ電圧検出手段２
と、前記ランプ電圧検出手段２によって検出される電圧
値の変化を検出する比較回路３と、前記ランプ電圧検出
手段２によって検出される電圧値の変化が拡大する方向
に第１、第２のスイッチング素子Ｑ１，Ｑ２のオン期間
をアンバランスに制御するデューティ・アンバランス発
生手段５と、前記比較回路３の出力により前記放電灯点
灯手段１の出力を低下させる方向に制御する制御回路４
を備えることを特徴とするものである。According to the present invention, in order to solve the above-mentioned problems, as shown in FIG.
a discharge lamp that has at least a power supply circuit that converts s to a DC voltage and first and second switching elements Q1 and Q2 that are connected in series and that are turned on and off alternately, and that converts the DC voltage to a high frequency Means 1, a discharge lamp La lit by the high frequency, and a lamp voltage detecting means 2 connected to one end of the discharge lamp La for detecting a voltage of the discharge lamp La.
A comparing circuit 3 for detecting a change in the voltage value detected by the lamp voltage detecting means 2; and a first and second switching means for increasing the change in the voltage value detected by the lamp voltage detecting means 2. Duty / unbalance generating means 5 for controlling the on-periods of the elements Q1 and Q2 to be unbalanced, and a control circuit 4 for controlling the output of the discharge lamp lighting means 1 to decrease in accordance with the output of the comparison circuit 3.
It is characterized by having.

【００２３】[0023]

【発明の実施の形態】（実施例１）本発明の第１の実施
例の回路図を図１に示す。本回路は、交流電源Ｖｓを全
波整流する整流器ＤＢと、整流器ＤＢの出力端に並列に
接続される平滑コンデンサＣ１と、平滑コンデンサＣ１
の両端に並列的に接続されて交互にオン・オフされるス
イッチング素子Ｑ１，Ｑ２の直列回路と、スイッチング
素子Ｑ２の両端に接続されるインダクタＬ１、コンデン
サＣ２、Ｃ３、放電灯Ｌａからなる負荷回路を備え、放
電灯Ｌａには高周波の電圧が印加される。なお、放電灯
Ｌａはフィラメントｆ１，ｆ２を有している。また、放
電灯Ｌａには並列的にコンデンサＣ４、抵抗Ｒ１，Ｒ２
の直列回路が接続され、抵抗Ｒ２に並列にコンデンサＣ
５が接続されている。さらに、抵抗Ｒ１とＲ２の直列回
路にダイオードＤ１が並列的に接続されている。ダイオ
ードＤ１はカソード側端子が抵抗Ｒ１側となるように接
続されている。コンデンサＣ４，Ｃ５、抵抗Ｒ１，Ｒ
２、ダイオードＤ１によってランプ電圧検出手段２を構
成している。抵抗Ｒ１とＲ２の接続点は、コンパレータ
ＣＰ１のマイナス側端子に接続され、コンパレータＣＰ
１のプラス側端子には直流電源Ｅ１が接続されている。
コンパレータＣＰ１の出力端子は抵抗Ｒ３を介して制御
電源Ｖｃｃへと接続され、コンパレータＣＰ１と抵抗Ｒ
３の接続点はスイッチング素子Ｑ１，Ｑ２のオン・オフ
を制御する制御回路４へと接続されている。また、スイ
ッチング素子Ｑ１，Ｑ２のデューティをアンバランスと
なるように制御するデューティ・アンバランス発生手段
５が制御回路４に接続されている。(Embodiment 1) FIG. 1 shows a circuit diagram of a first embodiment of the present invention. This circuit includes a rectifier DB for full-wave rectification of the AC power supply Vs, a smoothing capacitor C1 connected in parallel to an output terminal of the rectifier DB, and a smoothing capacitor C1.
And a load circuit including inductors L1, capacitors C2 and C3, and a discharge lamp La connected to both ends of the switching element Q2. , And a high-frequency voltage is applied to the discharge lamp La. The discharge lamp La has filaments f1 and f2. Further, a condenser C4 and resistors R1 and R2 are connected in parallel to the discharge lamp La.
Are connected in series, and a capacitor C is connected in parallel with the resistor R2.
5 is connected. Further, a diode D1 is connected in parallel to a series circuit of the resistors R1 and R2. The diode D1 is connected such that the cathode terminal is on the resistor R1 side. Capacitors C4, C5, resistors R1, R
2. The lamp voltage detecting means 2 is constituted by the diode D1. The connection point between the resistors R1 and R2 is connected to the negative terminal of the comparator CP1.
A DC power supply E1 is connected to the positive terminal of the power supply circuit 1.
The output terminal of the comparator CP1 is connected to the control power supply Vcc via the resistor R3, and the comparator CP1 and the resistor R3
The connection point 3 is connected to a control circuit 4 for controlling on / off of the switching elements Q1 and Q2. Further, a duty imbalance generating means 5 for controlling the duty of the switching elements Q1 and Q2 so as to be unbalanced is connected to the control circuit 4.

【００２４】基本的な寿命末期検出の動作は、従来例１
で述べたのと同じであるので省略する。ここでは、新た
に付加されたデューティ・アンバランス発生手段５によ
る回路動作について述べる。寿命末期などの検出を確実
に行いたいときのみ、デューティ・アンバランス発生手
段５によって、スイッチング素子Ｑ１，Ｑ２のオン期間
の割合を変化させる。The basic operation of detecting the end of life is the same as that of the conventional example 1.
Since it is the same as described above, the description is omitted. Here, the circuit operation by the newly added duty imbalance generating means 5 will be described. Only when it is desired to reliably detect the end of life or the like, the duty imbalance generating means 5 changes the ratio of the ON period of the switching elements Q1 and Q2.

【００２５】図２は上記の検出動作を簡単な流れ図で示
している。デューティ・アンバランス発生手段５によ
り、スイッチング素子Ｑ１，Ｑ２のオン期間の割合を変
化させると、変化させる前のランプ電圧Ｖａとは違うラ
ンプ電圧Ｖａ’を検出することにより、ランプ電圧検出
手段の検出電圧もＶｂからＶｂ’へと変化する。この検
出電圧Ｖｂ’と基準電圧Ｅ１を比較し、Ｖｂ’≧Ｅ１で
なければ、そのままＶａ’，Ｖｂ’の検出を続けること
になる。なお、ここで、基準電圧Ｅ１はデューティを変
化させる前の値と同じである。ランプの異常時にはＶ
ｂ’≧Ｅ１となるため、制御回路４により回路の出力を
低下させたり、あるいは停止させたりして、回路のスト
レスを小さくすることができる。FIG. 2 shows the above detection operation in a simple flow chart. When the duty imbalance generating means 5 changes the ratio of the on-period of the switching elements Q1 and Q2, the lamp voltage Va 'different from the lamp voltage Va before the change is detected. The voltage also changes from Vb to Vb '. The detected voltage Vb 'is compared with the reference voltage E1, and if Vb'≥E1, the detection of Va' and Vb 'is continued. Here, the reference voltage E1 is the same as the value before the duty is changed. V when lamp is abnormal
Since b ′ ≧ E1, the output of the circuit can be reduced or stopped by the control circuit 4 to reduce the stress on the circuit.

【００２６】図３は、このときの検出電圧Ｖｂ’の推移
の様子を示している。図３（ａ）〜（ｄ）は、従来例１
のときと同じように、（ａ）は正常ランプ点灯時を、
（ｂ）は片エミ１の状態を、（ｃ）は片エミ２の状態
を、（ｄ）は両エミの状態を各々示している。なお、そ
れぞれの波形における点線はデューティを変化させる前
の正常ランプ点灯時の検出電圧を示している。FIG. 3 shows how the detected voltage Vb 'changes at this time. 3 (a) to 3 (d) show the first conventional example.
As in the case of (a), (a) shows when the normal lamp is lit,
(B) shows the state of one piece Emi, (c) shows the state of one piece Emi, and (d) shows the state of both pieces. The dotted line in each waveform indicates the detected voltage when the normal lamp is turned on before the duty is changed.

【００２７】ここで、特に従来例において誤検出しやす
かった図３（ｃ）の状態について説明する。図３（ｃ）
において、（１）で示した一点鎖線はデューティをより
片エミが起こるのを助長する方向にアンバランス制御し
た場合の新しい検出電圧Ｖｂ’であり、（２）で示した
一点鎖線は（１）で示した方向とは逆方向にアンバラン
ス制御させた場合の検出電圧Ｖｂ’である。また、
（３）で示した実線はアンバランス制御する前の検出電
圧Ｖｂであり、その値は従来例の図２５（ｃ）の一点鎖
線で表した電圧に等しい。Here, a description will be given of the state of FIG. FIG. 3 (c)
In FIG. 7, the dashed line indicated by (1) is a new detection voltage Vb ′ when the duty is unbalanced in a direction that promotes the occurrence of one-sided emission, and the dashed line indicated by (2) is (1). This is the detection voltage Vb ′ when unbalance control is performed in the direction opposite to the direction indicated by. Also,
The solid line shown in (3) is the detection voltage Vb before the unbalance control, and its value is equal to the voltage represented by the dashed line in FIG.

【００２８】すなわち、もともとの検出電圧は（３）で
示す電圧値であるのに対して、スイッチング素子Ｑ１，
Ｑ２のデューティをアンバランス制御することにより
（１）もしくは（２）の検出電圧へと推移し、（１）の
検出電圧値と正常ランプ点灯時の点線で示す値との差が
より広がることになり、検出をより確実に行うことがで
きる。That is, while the original detection voltage has the voltage value shown by (3), the switching element Q1,
By controlling the duty of Q2 by imbalance control, the voltage shifts to the detection voltage of (1) or (2), and the difference between the detection voltage value of (1) and the value indicated by the dotted line when the normal lamp is lit becomes wider. That is, detection can be performed more reliably.

【００２９】図３（ｂ）、（ｄ）の状態においても同様
に、スイッチング素子Ｑ１，Ｑ２のデューティをアンバ
ランス制御によって、もともと（３）で示した検出値で
あるのが、（１）もしくは（２）の状態となり、より確
実に検出を行うことができる。Similarly, in the states shown in FIGS. 3B and 3D, the duty ratios of the switching elements Q1 and Q2 are controlled by the unbalance control, and the detection value originally shown in (3) is (1) or (3). The state of (2) is reached, and detection can be performed more reliably.

【００３０】ただし、ここで、図３（ｂ）における
（１）で示した方向へのアンバランス制御と、図３
（ｃ）における（２）で示した方向へのアンバランス制
御は等しく、また、図３（ｂ）における（２）で示した
方向へのアンバランス制御と、図３（ｃ）における
（１）で示した方向へのアンバランス制御は等しい。However, here, the imbalance control in the direction indicated by (1) in FIG.
The imbalance control in the direction indicated by (2) in FIG. 3C is equal, and the unbalance control in the direction indicated by (2) in FIG. 3B is the same as that in (1) in FIG. The imbalance control in the directions indicated by is the same.

【００３１】寿命末期においては、図３（ｂ）から
（ｄ）のいずれの状態になるかは未定であるため、デュ
ーティのアンバランスは５０（％）を境にして両方向に
アンバランス制御することが必要である。このため、デ
ューティ・アンバランス発生手段５によるアンバランス
制御としては、一定期間毎にスイッチング素子Ｑ１，Ｑ
２のオン期間の大小関係を反転させることが望ましい。At the end of life, it is undetermined which of the states shown in FIGS. 3 (b) to 3 (d), so that the imbalance of the duty should be unbalanced in both directions with a boundary of 50 (%). is necessary. For this reason, the imbalance control by the duty / imbalance generating means 5 includes switching elements Q1 and Q
It is desirable to invert the magnitude relation of the ON period of No. 2.

【００３２】本実施例によれば、従来の検出回路のまま
で、スイッチング素子Ｑ１，Ｑ２のデューティをアンバ
ランスとなるように制御することにより、検出電圧Ｖ
ｂ’の変化がさらに大きくなるため、基準電圧Ｅ１との
差が広がり、検出を確実に行うことができるという効果
がある。According to the present embodiment, the detection voltage V is controlled by controlling the duties of the switching elements Q1 and Q2 to be unbalanced without changing the conventional detection circuit.
Since the change in b 'is further increased, the difference from the reference voltage E1 is widened, and there is an effect that the detection can be reliably performed.

【００３３】（実施例２）本発明の第２の実施例の回路
図を図４に示す。回路構成について、図１と異なる点
は、図１におけるランプ電圧検出手段２のコンデンサＣ
４がダイオードＤ２になっている点である。ダイオード
Ｄ２はカソード端子が抵抗Ｒ１に接続するような形態で
接続されている。また、ダイオードＤ１はカソード端子
がダイオードＤ２のアノード端子に接続されるように配
置されている。本回路は従来例２で示した回路にデュー
ティ・アンバランス発生手段５が付加された形態となっ
ている。(Embodiment 2) FIG. 4 shows a circuit diagram of a second embodiment of the present invention. The circuit configuration differs from that of FIG. 1 in that the capacitor C of the lamp voltage detecting means 2 in FIG.
4 is a diode D2. The diode D2 is connected in such a manner that the cathode terminal is connected to the resistor R1. The diode D1 is arranged so that the cathode terminal is connected to the anode terminal of the diode D2. This circuit has a configuration in which duty imbalance generating means 5 is added to the circuit shown in the conventional example 2.

【００３４】本実施例においても新たに付加されたデュ
ーティ・アンバランス発生手段５による回路動作につい
て述べる。実施例１と同じように、寿命末期などの検出
を確実に行いたいときのみ、デューティ・アンバランス
発生手段５によって、スイッチング素子Ｑ１，Ｑ２のオ
ン期間の割合を変化させる。In this embodiment, a circuit operation by the newly added duty imbalance generating means 5 will be described. As in the first embodiment, only when it is desired to reliably detect the end of life or the like, the duty imbalance generating means 5 changes the ratio of the ON period of the switching elements Q1 and Q2.

【００３５】図５は、このときの検出電圧Ｖｂの推移の
様子を示している。図５（ａ）〜（ｄ）は、従来例２の
ときと同じように、（ａ）は正常ランプ点灯時を、
（ｂ）は片エミ１の状態を、（ｃ）は片エミ２の状態
を、（ｄ）は両エミの状態を各々示している。なお、そ
れぞれの波形における点線はデューティを変化させる前
の正常ランプ点灯時の検出電圧を示している。FIG. 5 shows how the detected voltage Vb changes at this time. FIGS. 5A to 5D show, as in the case of Conventional Example 2, FIG.
(B) shows the state of one piece Emi, (c) shows the state of one piece Emi, and (d) shows the state of both pieces. The dotted line in each waveform indicates the detected voltage when the normal lamp is turned on before the duty is changed.

【００３６】ここで、特に従来例において誤検出しやす
かった図５（ｃ）の状態について説明する。図５（ｃ）
において、（１）で示した一点鎖線はデューティをより
片エミが起こるのを助長する方向にアンバランス制御し
た場合の新しい検出電圧Ｖｂ’であり、（２）で示した
一点鎖線は（１）で示した方向とは逆方向にアンバラン
ス制御させた場合の検出電圧Ｖｂ’である。また、
（３）で示した実線はアンバランス制御する前の検出電
圧Ｖｂであり、その値は従来例の図２７（ａ）の一点鎖
線で表した電圧に等しい。すなわち、もともとの検出電
圧は（３）で示す電圧値であるのに対して、アンバラン
ス制御することにより（１）もしくは（２）の検出電圧
へと推移し、（１）の検出電圧値と正常ランプ点灯時の
点線で示す電圧値との差がより広がることになり、検出
をより確実に行うことができる。Here, a description will be given of the state of FIG. FIG. 5 (c)
In FIG. 7, the dashed line indicated by (1) is a new detection voltage Vb ′ when the duty is unbalanced in a direction that promotes the occurrence of one-sided emission, and the dashed line indicated by (2) is (1). This is the detection voltage Vb ′ when unbalance control is performed in the direction opposite to the direction indicated by. Also,
The solid line shown in (3) is the detection voltage Vb before the unbalance control, and its value is equal to the voltage represented by the dashed line in FIG. 27A of the conventional example. That is, while the original detection voltage is the voltage value indicated by (3), the voltage changes to the detection voltage of (1) or (2) by performing unbalance control, and the detection voltage value of (1) The difference from the voltage value indicated by the dotted line when the normal lamp is lit becomes wider, and the detection can be performed more reliably.

【００３７】図５（ｂ）、（ｄ）の状態においても同様
にアンバランス制御によって、もともと（３）で示した
検出値であるのが、（１）もしくは（２）の状態とな
り、より確実に検出を行うことができる。ただし、ここ
で、図５（ｂ）における（１）で示した方向へのアンバ
ランス制御と、図５（ｃ）における（２）で示した方向
へのアンバランス制御は等しく、また、図５（ｂ）にお
ける（２）で示した方向へのアンバランス制御と、図５
（ｃ）における（１）で示した方向へのアンバランス制
御は等しい。Similarly, in the states of FIGS. 5B and 5D, the detection value shown in (3) originally becomes the state of (1) or (2) by the unbalance control, and the state is more reliable. Can be detected. Here, the unbalance control in the direction shown by (1) in FIG. 5B and the unbalance control in the direction shown by (2) in FIG. 5C are equal. FIG. 5B shows the unbalance control in the direction indicated by (2) in FIG.
The imbalance control in the direction indicated by (1) in (c) is equal.

【００３８】寿命末期においては、図５（ｂ）から
（ｄ）のいずれの状態になるかは未定であるため、スイ
ッチング素子Ｑ１，Ｑ２のデューティのアンバランス制
御は５０（％）を境にして両方向に制御することが必要
である。このため、デューティ・アンバランス発生手段
５による制御としては、一定期間毎にスイッチング素子
Ｑ１，Ｑ２のオン期間の大小関係を反転させることが望
ましい。At the end of the life, it is undecided which of the states shown in FIGS. 5B to 5D, and therefore, the unbalance control of the duty of the switching elements Q1 and Q2 is performed after 50 (%). It is necessary to control in both directions. For this reason, as the control by the duty imbalance generating means 5, it is desirable to invert the magnitude relationship between the ON periods of the switching elements Q1 and Q2 at regular intervals.

【００３９】本実施例によれば、従来の検出回路のまま
で、スイッチング素子Ｑ１，Ｑ２のデューティをアンバ
ランスに制御することにより、検出電圧がさらに大きく
なるため、基準電圧との差が広がり、検出を確実に行う
ことができる。According to the present embodiment, by controlling the duties of the switching elements Q1 and Q2 to be unbalanced in the conventional detection circuit, the detection voltage is further increased, so that the difference from the reference voltage is widened. Detection can be performed reliably.

【００４０】（実施例３）本発明の第３の実施例の回路
図を図６に示す。回路構成について図１と異なる点は、
ランプ電圧検出手段２の構成が異なっており、この点に
ついてのみ述べる。他の部分は図１と同様である。図６
におけるランプ電圧検出手段２は、放電灯Ｌａに並列的
に抵抗Ｒ１，抵抗Ｒ２の直列回路が接続され、抵抗Ｒ２
に並列にコンデンサＣ５が接続されている。抵抗Ｒ１と
Ｒ２の接続点がベース端子に、抵抗Ｒ２の他端がエミッ
タ端子になるようにｎｐｎ型のトランジスタＴｒ１が接
続され、抵抗Ｒ１とＲ２の接続点がエミッタ端子に、抵
抗Ｒ２の他端がベース端子になるようにｎｐｎ型のトラ
ンジスタＴｒ２が接続され、トランジスタＴｒ１のコレ
クタ端子とトランジスタＴｒ２のコレクタ端子が接続さ
れている。トランジスタＴｒ１のコレクタ・エミッタ間
には抵抗Ｒ４とコンデンサＣ６の直列回路が接続されて
おり、抵抗Ｒ４とコンデンサＣ６の接続点と制御電源Ｖ
ｃｃの間には抵抗Ｒ５が接続されている。抵抗Ｒ４とコ
ンデンサＣ６の接続点が比較回路３のコンパレータＣＰ
１のマイナス側入力端子へと接続されている。(Embodiment 3) FIG. 6 is a circuit diagram of a third embodiment of the present invention. The difference of the circuit configuration from FIG.
The configuration of the lamp voltage detecting means 2 is different, and only this point will be described. Other parts are the same as those in FIG. FIG.
Is connected to a series circuit of a resistor R1 and a resistor R2 in parallel with the discharge lamp La.
Is connected in parallel with a capacitor C5. An npn-type transistor Tr1 is connected so that the connection point between the resistors R1 and R2 is a base terminal, the other end of the resistor R2 is an emitter terminal, the connection point between the resistors R1 and R2 is an emitter terminal, and the other end of the resistor R2. Is a base terminal, an npn-type transistor Tr2 is connected, and a collector terminal of the transistor Tr1 is connected to a collector terminal of the transistor Tr2. A series circuit of a resistor R4 and a capacitor C6 is connected between the collector and the emitter of the transistor Tr1, and a connection point between the resistor R4 and the capacitor C6 and the control power supply V
A resistor R5 is connected between cc. The connection point of the resistor R4 and the capacitor C6 is the comparator CP of the comparison circuit 3.
1 negative input terminal.

【００４１】本回路は図２８で示したランプ電圧検出手
段２にトランジスタＴｒ１，Ｔｒ２、抵抗Ｒ４，Ｒ５、
コンデンサＣ６を付加することにより、図２９の
（ｂ）、（ｃ）、（ｄ）のいずれの場合も検出すること
が可能としたものである。This circuit uses the transistors Tr1 and Tr2, the resistors R4 and R5,
By adding the capacitor C6, it is possible to detect any of the cases (b), (c), and (d) of FIG.

【００４２】以下に図２９の（ｂ）の状態から順に回路
の動作を説明していく。図２９（ａ）に示すように正常
ランプ点灯時では略０（Ｖ）であった検出電圧Ｖｂが、
図２９（ｂ）の片エミ１の状態になると、図２９（ｂ）
の一点鎖線に示すような波形となるが、このとき、図６
において検出電圧ＶｂがトランジスタＴｒ１のベース・
エミッタ間のオン電圧Ｖ_BE以上になると、検出電圧Ｖｂ
はトランジスタＴｒ１のＶ_BEにクランプされ、トランジ
スタＴｒ１のベースに電流を供給し続けることになり、
トランジスタＴｒ１がオンし続ける。トランジスタＴｒ
１がオフのときには制御電源Ｖｃｃにプルアップされて
いた電圧ＶｃはトランジスタＴｒ１がオンすることによ
り抵抗Ｒ４、トランジスタＴｒ１を介して放電され、電
圧Ｖｃの値は下がることになる。この電圧Ｖｃと基準電
圧Ｅ１を比べることにより、Ｖｃ＜Ｅ１となったときを
異常と検出して制御回路４により出力を低下させたり、
停止させたりする。The operation of the circuit will be described below sequentially from the state shown in FIG. As shown in FIG. 29A, the detection voltage Vb, which was substantially 0 (V) when the normal lamp was turned on,
When the state of the one side emi 1 shown in FIG. 29B is reached, FIG.
6 has a waveform as shown by the one-dot chain line.
In this case, the detection voltage Vb is
When the emitter ON voltage V _BE or more, the detection voltage Vb
Is clamped to V _BE of the transistor Tr1, and continues to supply current to the base of the transistor Tr1,
The transistor Tr1 keeps on. Transistor Tr
When 1 is off, the voltage Vc pulled up to the control power supply Vcc is discharged via the resistor R4 and the transistor Tr1 when the transistor Tr1 is turned on, and the value of the voltage Vc decreases. By comparing this voltage Vc with the reference voltage E1, when Vc <E1 is detected as abnormal, the output is reduced by the control circuit 4,
Or stop it.

【００４３】本回路における制御回路４が実施例１、２
と異なる点は、実施例１、２ではコンパレータＣＰ１の
出力がＬｏｗレベルになる信号を受けて、出力を低下さ
せたり、停止させたりするように制御していたのが、本
実施例では、コンパレータＣＰ１の出力がＨｉｇｈレベ
ルになる信号を受けて、出力を低下させたり、停止させ
たりするように制御する点である。また、実施例１、２
においては、検出電圧Ｖｂと基準電圧Ｅ１との電圧値を
比較していたが、本実施例においては、検出電圧Ｖｂと
トランジスタＴｒ１のベース・エミッタ間のオン電圧Ｖ
_BEを比較することになる。The control circuit 4 in this circuit is the same as that of the first and second embodiments.
The difference from the first and second embodiments is that in the first and second embodiments, the output of the comparator CP1 is controlled to decrease or stop in response to a signal at which the output goes low. The point is that upon receiving a signal in which the output of CP1 becomes High level, the output is controlled to be reduced or stopped. Examples 1 and 2
Has compared the voltage value of the detection voltage Vb with the voltage value of the reference voltage E1, but in the present embodiment, the detection voltage Vb and the ON voltage V2 between the base and the emitter of the transistor Tr1 are compared.
_BE will be compared.

【００４４】次に、図２９の（ｃ）の状態における検出
について説明する。図２９（ａ）に示すように、正常ラ
ンプ点灯時では略０（Ｖ）であった検出電圧Ｖｂが、同
図（ｃ）の片エミ２の状態になると、図２９（ｃ）の一
点鎖線に示すような波形となるが、このとき、図６にお
いて検出電圧ＶｂがトランジスタＴｒ２のベース・エミ
ッタ間のオン電圧Ｖ_BE以下になると、検出電圧Ｖｂはト
ランジスタＴｒ２のＶ _BEにクランプされ、トランジスタ
Ｔｒ２のベースに電流を供給し続けることになり、トラ
ンジスタＴｒ２がオンし続ける。トランジスタＴｒ２が
オフのときには制御電源Ｖｃｃにプルアップされていた
電圧ＶｃはトランジスタＴｒ２がオンすることにより抵
抗Ｒ４、トランジスタＴｒ２を介して放電され、電圧Ｖ
ｃの値は下がることになる。この電圧Ｖｃと基準電圧Ｅ
１を比べることにより、Ｖｃ＜Ｅ１となったときを異常
と検出して制御回路４により出力を低下させたり、停止
させたりする。Next, detection in the state shown in FIG.
Will be described. As shown in FIG.
When the lamp is turned on, the detection voltage Vb, which was substantially 0 (V),
When the state of the single-sided emi 2 shown in FIG.
The waveform is as shown by the dashed line.
And the detection voltage Vb is equal to the base value of the transistor Tr2.
ON voltage V between_BEBelow, the detection voltage Vb
V of transistor Tr2 _BEClamped on the transistor
Current will continue to be supplied to the base of Tr2,
The transistor Tr2 keeps on. The transistor Tr2 is
Pulled up to control power supply Vcc when off
The voltage Vc is changed by turning on the transistor Tr2.
Discharged through the anti-R4 and the transistor Tr2, the voltage V
The value of c will decrease. This voltage Vc and the reference voltage E
By comparing 1, it is abnormal when Vc <E1
And the control circuit 4 reduces the output or stops
Or let it.

【００４５】本回路における制御回路が実施例１、２と
異なる点は、実施例１、２ではコンパレータＣＰ１の出
力がＬｏｗレベルになる信号を受けて、出力を低下させ
たり、停止させたりするように制御していたのが、本実
施例では、コンパレータＣＰ１の出力がＨｉｇｈレベル
になる信号を受けて、出力を低下させたり、停止させた
りするように制御する点である。また、実施例１、２に
おいては、検出電圧Ｖｂと基準電圧Ｅ１との電圧値を比
較していたが、本実施例においては検出電圧Ｖｂとトラ
ンジスタＴｒ２のベース・エミッタ間のオン電圧Ｖ_BEを
比較することになる。The difference between the control circuit of the present embodiment and the first and second embodiments is that the first and second embodiments receive a signal in which the output of the comparator CP1 is at a low level, and reduce or stop the output. In the present embodiment, the control is performed such that the output of the comparator CP1 is reduced or stopped in response to a signal attaining the High level. In the first and second embodiments, the voltage value of the detection voltage Vb and the voltage value of the reference voltage E1 are compared. In the present embodiment, the detection voltage Vb and the ON voltage V _BE between the base and the emitter of the transistor Tr2 are compared. Will compare.

【００４６】上述したように、図２９（ｂ）、（ｃ）に
おいては、特別な制御を施すことなく、片エミ１、片エ
ミ２の状態を確実に検出できている。次に、従来例では
検出できなかった図２９（ｄ）の両エミの状態の検出に
ついて説明する。As described above, in FIGS. 29 (b) and 29 (c), the state of one piece Emi 1 and one piece Emi 2 can be detected without any special control. Next, a description will be given of the detection of the state of both EMIs in FIG. 29D which could not be detected in the conventional example.

【００４７】図７は、スイッチング素子Ｑ１，Ｑ２のデ
ューティをアンバランス制御した場合の検出電圧Ｖｂの
推移の様子を示している。図７（ａ）〜（ｄ）は、従来
例１のときと同じように、（ａ）は正常ランプ点灯時
を、（ｂ）は片エミ１の状態を、（ｃ）は片エミ２の状
態を、（ｄ）は両エミの状態を各々示している。なお、
それぞれの波形における点線はデューティを変化させる
前の正常ランプ点灯時の検出電圧を示しており、その値
は略０（Ｖ）である。FIG. 7 shows how the detection voltage Vb changes when the duties of the switching elements Q1 and Q2 are unbalanced. 7 (a) to 7 (d), similarly to the conventional example 1, (a) shows the state when the normal lamp is turned on, (b) shows the state of the one-sided emi 1 and (c) shows the state of the one-sided emi 2. (D) shows the state of both Emi. In addition,
The dotted line in each waveform indicates the detected voltage when the normal lamp is turned on before changing the duty, and the value is approximately 0 (V).

【００４８】図７（ｄ）において、（１）で示した一点
鎖線はデューティをより片エミ１が起こるのを助長する
方向にアンバランス制御した場合の新しい検出電圧Ｖ
ｂ’であり、（２）で示した一点鎖線は（１）で示した
方向とは逆方向、すなわち、片エミ２が起こるのを助長
する方向にアンバランス制御した場合の検出電圧Ｖｂ’
である。また、（３）で示した実線はデューティをアン
バランス制御する前の検出電圧Ｖｂであり、その値は略
０（Ｖ）である。すなわち、もともとの検出電圧は
（３）で示す電圧値であるのに対して、デューティをア
ンバランス制御することにより（１）もしくは（２）の
検出電圧へと推移し、検出電圧値と正常ランプ点灯時の
点線で示す電圧との差がより広がることになり、検出を
より確実に行うことができる。In FIG. 7D, the alternate long and short dash line indicated by (1) indicates a new detection voltage V when the imbalance control is performed in such a direction as to promote the occurrence of one-sided emission 1.
b ′, and the dashed line indicated by (2) is the detection voltage Vb ′ when the unbalance control is performed in a direction opposite to the direction indicated by (1), that is, in a direction that promotes the occurrence of one-sided emission 2.
It is. The solid line indicated by (3) is the detection voltage Vb before the duty is unbalanced, and its value is approximately 0 (V). That is, while the original detection voltage is the voltage value indicated by (3), the duty voltage is shifted to the detection voltage of (1) or (2) by controlling the imbalance of the duty, and the detected voltage value and the normal lamp The difference from the voltage indicated by the dotted line at the time of lighting becomes wider, and detection can be performed more reliably.

【００４９】寿命末期においては、図７（ｂ）から
（ｄ）のいずれの状態になるかは未定であるが、デュー
ティを変化させることにより、それまで検出できなかっ
た両エミの状態を確実に検出することができるようにな
る。At the end of the life, it is undecided which of the states shown in FIGS. 7B to 7D, but by changing the duty, the states of both emis that could not be detected until now can be reliably determined. Can be detected.

【００５０】本実施例によれば、従来の検出回路のまま
で、スイッチング素子Ｑ１，Ｑ２のデューティをアンバ
ランスに制御することにより、検出電圧Ｖｂが正または
負に振れるため、トランジスタＴｒ１またはＴｒ２のベ
ース・エミッタ間のオン電圧Ｖ_BEとの差が広がり、検出
を確実に行うことができるようになる。また、デューテ
ィのアンバランス制御の方向は、スイッチング素子Ｑ
１、Ｑ２のいずれのオン期間が広がる方向であっても確
実に両エミの状態を検出できるため、制御上の制約が少
ない。According to this embodiment, the duty ratio of the switching elements Q1 and Q2 is controlled to be unbalanced in the conventional detection circuit, so that the detection voltage Vb swings positively or negatively. The difference from the on-voltage V _BE between the base and the emitter is widened, and the detection can be performed reliably. The direction of the duty imbalance control is determined by the switching element Q
Regardless of the direction in which the ON period of Q1 or Q2 is extended, the state of both emis can be reliably detected, so that there are few restrictions on control.

【００５１】（実施例４）本発明の第４の実施例の回路
図を図８に示す。回路構成について図６と異なる点は、
図６におけるデューティ・アンバランス発生手段５が調
光制御手段６になった点である。検出に関する動作に関
しては実施例３で述べたのと同様であるため、ここでは
省略する。回路動作について実施例３と異なる点は、実
施例３においては検出をより確実に行いたいときにのみ
デューティのオン期間の割合を変化させていたが、本実
施例においては、調光制御手段６と兼用することによっ
て、常に検出を確実に行えるようにした点である。(Embodiment 4) FIG. 8 shows a circuit diagram of a fourth embodiment of the present invention. The difference of the circuit configuration from FIG.
6 in that the duty imbalance generating means 5 in FIG. The operation related to detection is the same as that described in the third embodiment, and a description thereof will not be repeated. The difference of the circuit operation from the third embodiment is that in the third embodiment, the ratio of the duty ON period is changed only when it is desired to perform the detection more reliably. This is also to ensure that the detection can always be performed reliably.

【００５２】図９には調光制御手段６によるデューティ
（％）と光出力の関係を示す。図中、（ａ）は周波数ｆ
を略一定にしてデューティのみを変化させた場合、
（ｂ）はデューティの変化に伴って周波数ｆも大きくす
るように制御した場合のグラフである。実施例３で述べ
たようにデューティが５０（％）では両エミが検出でき
ないため、あらかじめ光出力１００（％）点灯時のデュ
ーティを５０（％）より若干大きめに設定している。本
回路によれば、調光が深くなればなるほど、デューティ
がアンバランスになっていくため、より検出を確実に行
いやすくなるといった利点がある。FIG. 9 shows the relationship between the duty (%) of the dimming control means 6 and the light output. In the figure, (a) shows the frequency f
When only the duty is changed while keeping the
(B) is a graph in the case where control is performed so that the frequency f increases with a change in duty. As described in the third embodiment, when the duty is 50 (%), both emissions cannot be detected. Therefore, the duty when the light output 100 (%) is turned on is set to be slightly larger than 50 (%) in advance. According to this circuit, as the dimming becomes deeper, the duty becomes more unbalanced, so that there is an advantage that the detection becomes easier and more reliable.

【００５３】図９（ａ）の周波数ｆを略一定とする方法
で調光を行えば、制御回路４内の周波数を設定する回路
が例えば抵抗とコンデンサの構成で済むような簡単な構
成にできる。また、図９（ｂ）のように周波数ｆも変化
させる方法で調光を行えば、デューティの変化幅が少な
くて済むため、例えばデューティ比を調整する可変抵抗
の値を小さくでき、そのため、部品ばらつきに対して強
くなる。If the dimming is performed by the method of making the frequency f substantially constant in FIG. 9A, the circuit for setting the frequency in the control circuit 4 can have a simple configuration such as a configuration of a resistor and a capacitor. . Further, if dimming is performed by changing the frequency f as shown in FIG. 9B, the width of change in duty can be reduced, and for example, the value of the variable resistor for adjusting the duty ratio can be reduced. It becomes stronger against variations.

【００５４】図１０には光出力１００（％）点灯時のデ
ューティを５０（％）より若干小さめに設定した場合の
デューティ（％）と光出力の関係を示す。効果等につい
ては、図９の場合と同様である。したがって、デューテ
ィの変化のさせ方は図９、図１０のいずれであってもよ
い。FIG. 10 shows the relationship between the duty (%) and the light output when the duty at the time of lighting the light output 100 (%) is set slightly smaller than 50 (%). The effects and the like are the same as in the case of FIG. Therefore, the method of changing the duty may be any of FIG. 9 and FIG.

【００５５】本実施例によれば、調光制御と組み合わせ
ることにより、デューティ・アンバランス発生手段５を
別に設けなくとも、調光とアンバランス制御を同時に行
うことができ、かつ、調光が深くなるほど、検出を確実
に行いやすくなるという効果がある。According to the present embodiment, by combining with the dimming control, the dimming and the imbalance control can be performed at the same time without providing the duty imbalance generating means 5 separately, and the dimming can be deeply performed. Indeed, there is an effect that detection can be easily performed reliably.

【００５６】（実施例５）本発明の第５の実施例の回路
図を図１１に示す。本回路は従来例４の回路と放電灯点
灯手段１の構成が異なる。以下に異なる構成についての
み述べると、図８における整流器ＤＢと平滑コンデンサ
Ｃ１の接続点を開放し、整流器ＤＢのプラス側出力端子
と、スイッチング素子Ｑ１，Ｑ２の接続点との間にイン
ダクタＬ２を接続した点が異なる。(Embodiment 5) FIG. 11 is a circuit diagram of a fifth embodiment of the present invention. This circuit is different from the circuit of the conventional example 4 in the configuration of the discharge lamp lighting means 1. Only the different configuration will be described below. The connection point between the rectifier DB and the smoothing capacitor C1 in FIG. 8 is opened, and the inductor L2 is connected between the plus output terminal of the rectifier DB and the connection point between the switching elements Q1 and Q2. Is different.

【００５７】主回路の動作について簡単に説明すると、
スイッチング素子Ｑ２がオンのとき、交流電源Ｖｓ→整
流器ＤＢ→インダクタＬ２→スイッチング素子Ｑ２→整
流器ＤＢ→交流電源Ｖｓの経路で電流が流れ、スイッチ
ング素子Ｑ２がオフすると、インダクタＬ２に蓄えられ
たエネルギは、インダクタＬ２→スイッチング素子Ｑ１
の寄生ダイオード→平滑コンデンサＣ１→整流器ＤＢ→
インダクタＬ２の経路で放出され、平滑コンデンサＣ１
を充電する。放電灯Ｌａを高周波で点灯する動作につい
ては従来例と同様である。すなわち、本回路はインダク
タＬ２によるチョッパ動作をインバータのスイッチング
素子Ｑ２で兼用した回路である。The operation of the main circuit will be briefly described.
When the switching element Q2 is on, a current flows through the path of the AC power supply Vs → the rectifier DB → the inductor L2 → the switching element Q2 → the rectifier DB → the AC power supply Vs. When the switching element Q2 is turned off, the energy stored in the inductor L2 is , Inductor L2 → switching element Q1
Parasitic diode → smoothing capacitor C1 → rectifier DB →
Discharged through the path of the inductor L2, the smoothing capacitor C1
Charge. The operation of lighting the discharge lamp La at a high frequency is the same as in the conventional example. That is, this circuit is a circuit in which the chopper operation by the inductor L2 is shared by the switching element Q2 of the inverter.

【００５８】本実施例によれば、調光制御によってスイ
ッチング素子Ｑ２のオン期間が変化することにより、イ
ンダクタＬ２、スイッチング素子Ｑ２のチョッパ動作に
よる平滑コンデンサＣ１の充電電圧Ｖ_DCが変化する。し
たがって、この電圧Ｖ_DCの変化の方向を、調光が深くな
るにつれて電圧Ｖ_DCが低くなる方向に制御すれば、実施
例４に比べて、同じデューティの変化幅であれば、より
深く調光できることになる。また、調光の下限値を同じ
にするであれば、実施例４の場合よりもデューティの変
化幅は小さくて済む。ここで、平滑コンデンサＣ１の電
圧Ｖ_DCが低くなる方向への制御とは、具体的には、スイ
ッチング素子Ｑ２のオン期間を狭くする方向への制御で
ある。According to the present embodiment, the charging voltage _VDC of the smoothing capacitor C1 by the chopper operation of the inductor L2 and the switching element Q2 changes by changing the on-period of the switching element Q2 by the dimming control. Therefore, the direction of change of the voltage V _DC, is controlled in the direction in which the voltage V _DC decreases as the dimming becomes deeper, as compared with Example 4, if the variation width of the same duty, deeper dimming You can do it. Further, if the lower limit value of the dimming is set to be the same, the change width of the duty may be smaller than in the case of the fourth embodiment. Here, the control in the direction in which the voltage V _DC of the smoothing capacitor C1 decreases is, specifically, a control in a direction in which the ON period of the switching element Q2 is reduced.

【００５９】（実施例６）本発明の第６の実施例の説明
図を図１２、図１３に示す。回路構成については、実施
例３で用いた図６と同様であり、基本的な検出動作につ
いては実施例３で述べたのと同様である。本実施例で
は、同じ検出手段でさらに検出を確実に行う方法につい
て説明する。(Embodiment 6) FIGS. 12 and 13 are explanatory views of a sixth embodiment of the present invention. The circuit configuration is the same as that of FIG. 6 used in the third embodiment, and the basic detection operation is the same as that described in the third embodiment. In this embodiment, a description will be given of a method in which the same detection unit performs more reliable detection.

【００６０】実施例３における図６の検出電圧Ｖｂは、
ランプ電圧の平均値を検出電圧値としているもので、コ
ンデンサＣ５は言わば交流バイパスの役割をしていた。
すなわち、ランプ電圧Ｖａの直流分を検出していたこと
になる。ここで、コンデンサＣ５の値をより小さく設定
していくと、コンデンサＣ５のバイパス効果が無くなっ
ていき、検出電圧Ｖｂには放電灯Ｌａの高周波の交流分
が重畳してくることになる。The detection voltage Vb in FIG.
The average value of the lamp voltage is used as the detection voltage value, and the capacitor C5 functions as an AC bypass.
That is, the DC component of the lamp voltage Va has been detected. Here, when the value of the capacitor C5 is set smaller, the bypass effect of the capacitor C5 disappears, and a high-frequency AC component of the discharge lamp La is superimposed on the detection voltage Vb.

【００６１】図１２には、このときの具体的な波形を示
している。なお、このときの波形はデューティ制御する
前の波形であり、従来例３で用いた図２９に対応してい
る。図中、点線で示した交流分が正常ランプ点灯時の波
形であり、（ｂ）の片エミ１時、（ｃ）の片エミ２時、
（ｄ）の両エミ時における検出電圧は各々実線で示して
ある。ランプの高周波交流分が重畳することにより、正
常ランプ点灯時においては略０（Ｖ）だった検出電圧Ｖ
ｂにＶａｃの交流分が重畳される。FIG. 12 shows a specific waveform at this time. Note that the waveform at this time is a waveform before duty control, and corresponds to FIG. 29 used in Conventional Example 3. In the figure, the alternating current indicated by the dotted line is the waveform when the normal lamp is lit, and the one-sided EMI at (b), the one-sided EMI at (c),
The detected voltages in both cases of (d) are shown by solid lines. When the high-frequency AC component of the lamp is superimposed, the detection voltage V, which was approximately 0 (V) when the normal lamp was lit,
The AC component of Vac is superimposed on b.

【００６２】本実施例のように定数を設定しておけば、
図１２（ｂ）の場合、Ｃ点における検出値の方が一点鎖
線で示した従来の直流分のみを検出していたときの検出
値よりも、より大きい値が得られる。逆に図１２（ｃ）
の場合であれば、Ｄ点における検出値の方が一点鎖線で
示した従来の直流分のみを検出していたときの検出値よ
りも、より小さい値が得られる。また、図１２（ｄ）の
場合、略０（Ｖ）であった検出値に交流分が重畳するこ
とにより、交流分の正負のそれぞれのピークの点でより
検出が行いやすくなる。If constants are set as in this embodiment,
In the case of FIG. 12B, a larger value is obtained for the detection value at the point C than the detection value when only the conventional direct current component indicated by the dashed line is detected. Conversely, FIG.
In the case of, the detection value at the point D is smaller than the detection value when only the conventional direct current component indicated by the dashed line is detected. In addition, in the case of FIG. 12D, by superimposing the AC component on the detection value which was approximately 0 (V), it becomes easier to detect at each of the positive and negative peaks of the AC component.

【００６３】図１３には、上記の定数設定に加えて、さ
らにデューティのアンバランス制御を行ったときの波形
を示している。図１３は図７に対応して示してある。し
たがって、例えば、図１３（ｂ）であれば、（１）で示
す実線は片エミ１が起こるのをより助長する方向にアン
バランス制御した場合の新しい検出電圧Ｖｂであり、こ
の場合はＣ’点においてより検出がかけやすくなる。ま
た（２）で示した実線は（１）で示した方向とは逆方向
にアンバランス制御させた場合の検出電圧Ｖｂであり、
（３）で示す実線はアンバランス制御する前の正常ラン
プ点灯時の検出電圧値を示している。FIG. 13 shows a waveform when the duty imbalance control is performed in addition to the above-described constant setting. FIG. 13 is shown corresponding to FIG. Therefore, for example, in FIG. 13B, the solid line indicated by (1) is a new detection voltage Vb when the unbalance control is performed in a direction that further facilitates the occurrence of the one-sided emission 1, and in this case, C ′ It is easier to detect at points. The solid line shown in (2) is the detection voltage Vb when unbalance control is performed in the direction opposite to the direction shown in (1).
The solid line indicated by (3) indicates the detected voltage value when the normal lamp is turned on before the imbalance control is performed.

【００６４】同様にして、例えば図１３（ｃ）に示す片
エミ２の場合であれば、Ｄ’点において、より検出がか
けやすくなっている。また、図１３（ｄ）に示す両エミ
の場合であれば、Ｃ’点、Ｄ’点の両方において、より
検出が行いやすくなっている。Similarly, for example, in the case of the one-sided emi 2 shown in FIG. 13C, the detection becomes easier at the point D ′. Further, in the case of both emis- sions shown in Fig. 13 (d), it is easier to detect at both points C 'and D'.

【００６５】本実施例によれば、ランプ電圧検出手段２
によってランプ電圧の直流分と交流分を同時に検出する
ことにより寿命末期の検出をさらに確実に行いやすくし
ている。したがって、実施例３に比べて、さらに検出を
確実に行うことができるようになる。また、デューティ
を必ずしもアンバランスに制御しなくとも、両エミ状態
の検出が行いやすくなる。According to this embodiment, the lamp voltage detecting means 2
By detecting the DC component and the AC component of the lamp voltage at the same time, the end of life can be more easily detected. Therefore, the detection can be performed more reliably than in the third embodiment. Further, even if the duty is not necessarily controlled to be unbalanced, it becomes easier to detect both the emission states.

【００６６】（実施例７）本発明の第７の実施例の回路
図を図１４に示す。回路構成について、図８と異なる点
は、図８におけるランプ電圧検出手段２の他に、ダイオ
ードＤ１，Ｄ２、抵抗Ｒ６，Ｒ７、コンデンサＣ７から
なる第２のランプ電圧検出手段７と、コンパレータＣＰ
２、抵抗Ｒ８、基準電圧Ｅ２からなる比較回路８が追加
された点である。回路動作については、それぞれの検出
手段２，７における検出方法は、実施例２と実施例３で
述べてあるので、ここでは省略する。ただし、制御回路
４内においては、図示しない回路によって、それぞれコ
ンパレータＣＰ１の出力に対してはＬｏｗレベルで、コ
ンパレータＣＰ２の出力に対しては、Ｈｉｇｈレベルの
信号で寿命末期などの異常を検出し、放電灯点灯手段１
の出力を低下させたり、停止させたりする。(Embodiment 7) FIG. 14 is a circuit diagram of a seventh embodiment of the present invention. The circuit configuration differs from FIG. 8 in that, in addition to the lamp voltage detecting means 2 in FIG. 8, the second lamp voltage detecting means 7 including diodes D1 and D2, resistors R6, R7, and a capacitor C7, and a comparator CP
2, a comparison circuit 8 including a resistor R8 and a reference voltage E2 is added. Regarding the circuit operation, the detection method in each of the detection means 2 and 7 has been described in the second and third embodiments, so that the description is omitted here. However, in the control circuit 4, an abnormality such as end of life is detected by a circuit (not shown) with a low level signal for the output of the comparator CP1 and a high level signal for the output of the comparator CP2. Discharge lamp lighting means 1
Output is reduced or stopped.

【００６７】本実施例によれば、片エミ１、片エミ２の
状態と、両エミの状態のそれぞれについて基準値を設定
できるため、検出の感度を独立して設定できる。すなわ
ち、片エミ１、片エミ２の状態は第１のランプ電圧検出
手段２と比較回路３で検出し、両エミの状態は第２のラ
ンプ電圧検出手段７と比較回路８で検出することによっ
て、より早く異常時の検出ができ、回路へのストレスを
小さくすることができる。According to the present embodiment, since the reference values can be set for each of the states of the first and second emis and the second emi 2, the detection sensitivity can be set independently. That is, the states of the one-sided emi 1 and the one-sided emi 2 are detected by the first lamp voltage detecting means 2 and the comparing circuit 3, and the states of the two emis are detected by the second lamp voltage detecting means 7 and the comparing circuit 8. Thus, the abnormality can be detected earlier, and the stress on the circuit can be reduced.

【００６８】（実施例８）本発明の第８の実施例の回路
図を図１５に示す。回路構成について、図１４と異なる
点は、図１４におけるコンパレータＣＰ２、抵抗Ｒ８、
基準電圧Ｅ１，Ｅ２が省略され、抵抗Ｒ６とＲ７の接続
点がコンパレータＣＰ１のプラス側端子へと接続された
点である。本実施例は、実施例７において比較回路３と
８を１つにまとめることにより、回路の部品点数を削減
したものである。コンパレータＣＰ１の出力に対して
は、この信号がＨｉｇｈレベルになったときに放電灯点
灯手段１の出力を低下させたり、停止させたりするよう
に動作する。第１及び第２のランプ電圧検出手段２，７
の構成及び動作については、これまでの実施例で述べて
あるので、ここでは省略する。(Embodiment 8) FIG. 15 is a circuit diagram of an eighth embodiment of the present invention. The circuit configuration differs from FIG. 14 in that the comparator CP2, the resistor R8,
The reference voltages E1 and E2 are omitted, and the connection point between the resistors R6 and R7 is connected to the plus terminal of the comparator CP1. In the present embodiment, the number of circuit components is reduced by combining the comparison circuits 3 and 8 into one in the seventh embodiment. With respect to the output of the comparator CP1, when this signal becomes High level, the output of the discharge lamp lighting means 1 is reduced or stopped. First and second lamp voltage detecting means 2, 7
Since the configuration and operation of are described in the previous embodiments, they are omitted here.

【００６９】以下、本実施例の比較回路３について、片
エミ１、片エミ２、両エミのそれぞれの場合についての
動作を説明する。図１６は片エミ１の状態になったとき
の各部の波形を示す。図中、（ａ）は図１５のＶｃ点の
電圧を、（ｂ）は図１５のＶｂ’点の電圧を、（ｃ）は
コンパレータＣＰ１の出力電圧を示している。図１６の
Ａ点において、ランプが片エミ１の状態になった場合に
は、（ａ）の電圧が小さくなり、（ｂ）の電圧が大きく
なることにより、Ｂ点においてコンパレータＣＰ１の出
力が反転して異常が検出されることになる。このとき、
Ａ点とＢ点の差ｔｄ１はランプ電圧検出手段２，７から
比較回路３における検出遅れ時間を示していることにな
る。Hereinafter, the operation of the comparison circuit 3 of the present embodiment in each of the one-side-emitter 1, the one-side-emitter 2, and the both-side emi will be described. FIG. 16 shows the waveform of each part when the state of the one-sided emi 1 is obtained. 15, (a) shows the voltage at point Vc in FIG. 15, (b) shows the voltage at point Vb 'in FIG. 15, and (c) shows the output voltage of comparator CP1. At the point A in FIG. 16, when the lamp is in the single-emissive state, the voltage of (a) decreases and the voltage of (b) increases, so that the output of the comparator CP1 is inverted at the point B. As a result, an abnormality is detected. At this time,
The difference td1 between the points A and B indicates the detection delay time in the comparison circuit 3 from the lamp voltage detecting means 2 and 7.

【００７０】同様に、図１７は片エミ２の状態になった
ときの各部の波形を示す。図中、（ａ）は図１５のＶｃ
点の電圧を、（ｂ）は図１５のＶｂ’点の電圧を、
（ｃ）はコンパレータＣＰ１の出力電圧を示している。
図１７のＡ点において、ランプが片エミ２の状態になっ
た場合には、（ａ）の電圧が小さくなり、（ｂ）の電圧
も小さくなり、Ｂ点においてコンパレータＣＰ１の出力
が反転して異常が検出されることになる。このとき、Ａ
点とＢ点の差ｔｄ２はランプ電圧検出手段２，７から比
較回路３における検出遅れ時間を示していることにな
る。Similarly, FIG. 17 shows the waveform of each part when the state of the one-sided emi 2 is obtained. In the figure, (a) is Vc of FIG.
FIG. 15B shows the voltage at point Vb ′ in FIG.
(C) shows the output voltage of the comparator CP1.
At the point A in FIG. 17, when the lamp is in the state of one side 2, the voltage of (a) decreases and the voltage of (b) also decreases, and the output of the comparator CP1 is inverted at the point B. An abnormality will be detected. At this time, A
The difference td2 between the point and the point B indicates the detection delay time in the comparison circuit 3 from the lamp voltage detection means 2, 7.

【００７１】ここで、片エミ１、片エミ２のいずれの状
態も抵抗Ｒ４を介して引き抜く電流が同じだとすると、
Ｖｃ点の電圧のＡ点以降の傾きは、図１６と図１７では
等しくなる。また、Ｖｂ’点の電圧の傾きは、片エミ１
と片エミ２では異なり、片エミ１ではＶｂ’点の電圧が
増加するのに対して、片エミ２ではＶｂ’点の電圧は減
少するため、図１６、図１７に示すような波形となる。
このため、図１５の回路においては、常にｔｄ１＜ｔｄ
２となり、片エミ２の方がストレスが大きくなる。Here, assuming that the current drawn through the resistor R4 is the same in both the state of the one piece Emi and the one piece Emi 2,
The slope of the voltage at the point Vc after the point A becomes equal between FIG. 16 and FIG. Also, the slope of the voltage at the point Vb 'is
16 and 17, the voltage at the Vb 'point increases in the single Emi 1 while the voltage at the Vb' point decreases in the single Emi 2, resulting in waveforms as shown in FIGS. .
Therefore, in the circuit of FIG. 15, td1 <td
2, and the stress of the one-sided Emi 2 becomes larger.

【００７２】図１８には、片エミ２のときの検出遅れ時
間ｔｄ２を図１５の場合よりも短くするための対策を施
した第１のランプ電圧検出手段２を示す。図１８の回路
では、図１５のランプ電圧検出手段２において、トラン
ジスタＴｒ１、Ｔｒ２のコレクタ端子を接続していたの
を開放し、トランジスタＴｒ２のコレクタ端子と抵抗Ｒ
５の間に新たに抵抗Ｒ９を接続した点が異なる。このよ
うな構成にすることにより、Ｒ４＞Ｒ９に設定しておけ
ば、図１６及び図１７の（ａ）で示すＶｃ点の電圧のＡ
点以降の傾きは、片エミ２の方が大きくなるので、検出
遅れ時間ｔｄ２がより短くなり、片エミ２のときのスト
レスを小さくすることができる。FIG. 18 shows the first lamp voltage detecting means 2 in which a countermeasure for shortening the detection delay time td2 in the case of the one-sided emission 2 is shorter than that in FIG. In the circuit of FIG. 18, in the lamp voltage detecting means 2 of FIG. 15, the connection between the collector terminals of the transistors Tr1 and Tr2 is released, and the collector terminal of the transistor Tr2 and the resistor R
5 in that a resistor R9 is newly connected. With this configuration, if R4> R9 is set, the voltage A at the point Vc shown in FIG. 16A and FIG.
Since the slope after the point is larger for the one-sided emi 2, the detection delay time td2 is shorter, and the stress at the one-sided emi 2 can be reduced.

【００７３】また、図１７（ａ）の異常検出後の傾きを
大きくする別の手段として、図１９に示すような回路も
考えられる。図１９の回路では、図１８において、抵抗
Ｒ９を省略し、別にｐｎｐ型のトランジスタＴｒ３と抵
抗Ｒ１０を接続した構成である。この場合はトランジス
タＴｒ２、Ｔｒ３が多段構成になっているため、片エミ
２の状態になったときには、図１５の回路よりも図１７
（ａ）の傾きを大きくすることができ、図１８の回路と
同様に、検出遅れ時間ｔｄ２を短くしてストレスを小さ
くすることができる。As another means for increasing the inclination after the abnormality is detected in FIG. 17A, a circuit as shown in FIG. 19 can be considered. The circuit of FIG. 19 has a configuration in which the resistor R9 is omitted in FIG. 18 and a pnp transistor Tr3 and a resistor R10 are separately connected. In this case, since the transistors Tr2 and Tr3 have a multi-stage configuration, when the state of one side Emi 2 is reached, the circuit of FIG.
The inclination of (a) can be increased, and the stress can be reduced by shortening the detection delay time td2 as in the circuit of FIG.

【００７４】（実施例９）本発明の第９の実施例の回路
図を図２０に示す。本実施例の回路構成について、図６
と異なる点は、図６におけるデューティ・アンバランス
発生手段５を調光制御手段６とし、また、放電灯点灯手
段１の整流器ＤＢと平滑コンデンサＣ１との間にインダ
クタＬ２とダイオードＤ３の直列回路を接続し、インダ
クタＬ２とダイオードＤ３の接続点と平滑コンデンサＣ
１の負極端子との間に第３のスイッチング素子Ｑ３を接
続して昇圧チョッパ構成とし、また、スイッチングＱ１
と平滑コンデンサＣ１の接続点と放電灯Ｌａと抵抗Ｒ１
の接続点との間に抵抗Ｒ７を接続した点である。この抵
抗Ｒ７の付加により、本実施例は、ランプフィラメント
の断線や無負荷状態といった別の異常状態を検出する回
路例である。(Embodiment 9) FIG. 20 is a circuit diagram of a ninth embodiment of the present invention. FIG. 6 shows the circuit configuration of this embodiment.
6 in that the duty / unbalance generating means 5 in FIG. 6 is used as the dimming control means 6, and a series circuit of an inductor L2 and a diode D3 is provided between the rectifier DB and the smoothing capacitor C1 of the discharge lamp lighting means 1. Connected, the connection point between the inductor L2 and the diode D3 and the smoothing capacitor C
A third switching element Q3 is connected between the first switching element Q3 and the negative terminal of the switching element Q1 to form a step-up chopper.
, The connection point of the smoothing capacitor C1, the discharge lamp La and the resistor R1
Is a point at which the resistor R7 is connected to the connection point. This embodiment is a circuit example for detecting another abnormal state such as disconnection of the lamp filament or no load state by adding the resistor R7.

【００７５】本回路において、正常ランプ点灯時の検出
電圧Ｖｂは実施例３などに示したように略０（Ｖ）とな
る。一方、放電灯Ｌａのフィラメントｆ１が断線したと
すると、平滑コンデンサＣ１→抵抗Ｒ７→抵抗Ｒ１→抵
抗Ｒ２の経路で電流が流れ、検出電圧Ｖｂは大きくな
る。この電圧値でトランジスタＴｒ１をオンさせて、放
電灯点灯手段１の出力を低下させたり、停止させたりす
ればよい。In this circuit, the detection voltage Vb when the normal lamp is turned on is substantially 0 (V) as shown in the third embodiment. On the other hand, if the filament f1 of the discharge lamp La is broken, a current flows through the path of the smoothing capacitor C1, the resistor R7, the resistor R1, and the resistor R2, and the detection voltage Vb increases. By turning on the transistor Tr1 at this voltage value, the output of the discharge lamp lighting means 1 may be reduced or stopped.

【００７６】なお、本実施例によれば、フィラメントの
断線だけではなく、放電灯Ｌａが外れた場合の無負荷状
態や、あるいは点灯中にランプが破損するなどの異常時
にもランプ電圧検出手段２によって確実に異常を検出す
ることができる。According to this embodiment, the lamp voltage detecting means 2 can be used not only when the filament is disconnected, but also when there is no load when the discharge lamp La comes off or when the lamp is broken during lighting. Thus, the abnormality can be reliably detected.

【００７７】放電灯点灯手段１をチョッパ構成にしたの
は、この構成の方が平滑コンデンサＣ１の電圧を大きく
しやすいため、抵抗Ｒ７を介した検出をより早く行うこ
とができるためである。しかしながら、主回路の構成は
本実施例で示す回路構成に限定されるものではなく、必
ずしもチョッパ構成でなくともよいことは言うまでもな
い。The reason why the discharge lamp lighting means 1 is configured as a chopper is that this configuration makes it easier to increase the voltage of the smoothing capacitor C1, and therefore the detection via the resistor R7 can be performed earlier. However, the configuration of the main circuit is not limited to the circuit configuration shown in the present embodiment, and it goes without saying that the configuration is not necessarily limited to the chopper configuration.

【００７８】このように、本実施例では、抵抗Ｒ７を追
加するだけで、同じ検出手段で、フィラメントの断線や
無負荷、あるいはランプ破損といった異常についても検
出することができ、回路の構成部品が少なくて済む。As described above, in the present embodiment, an abnormality such as a broken wire, no load, or a broken lamp can be detected by the same detecting means only by adding the resistor R7. Less is needed.

【００７９】（実施例１０）本発明の第１０の実施例の
回路図を図２１に示す。この回路は、図１５における第
１のランプ電圧検出手段２の抵抗Ｒ１と、第２のランプ
電圧検出手段７のダイオードＤ２を放電灯のフィラメン
トｆ１の両端子の各々に接続し、抵抗Ｒ１と平滑コンデ
ンサＣ１のプラス側端子の間に抵抗Ｒ７を、ダイオード
Ｄ２と平滑コンデンサＣ１のプラス側端子の間に抵抗Ｒ
８を接続した点である。また、整流器ＤＢと平滑コンデ
ンサＣ１との間に、インダクタＬ２とダイオードＤ３の
直列回路を接続し、インダクタＬ２とダイオードＤ３の
接続点と平滑コンデンサＣ１の負極端子との間に第３の
スイッチング素子Ｑ３を接続して昇圧チョッパ構成とし
ている。(Embodiment 10) FIG. 21 is a circuit diagram of a tenth embodiment of the present invention. This circuit connects the resistor R1 of the first lamp voltage detecting means 2 and the diode D2 of the second lamp voltage detecting means 7 to each of both terminals of the filament f1 of the discharge lamp in FIG. A resistor R7 is connected between the positive terminal of the capacitor C1 and a resistor R7 is connected between the diode D2 and the positive terminal of the smoothing capacitor C1.
8 is connected. A series circuit of an inductor L2 and a diode D3 is connected between the rectifier DB and the smoothing capacitor C1, and a third switching element Q3 is connected between a connection point between the inductor L2 and the diode D3 and a negative terminal of the smoothing capacitor C1. Are connected to form a step-up chopper configuration.

【００８０】本実施例は実施例８において、第１、第２
のランプ電圧検出手段２，７を利用して、放電灯Ｌａの
フィラメントの断線検出を個別に行う回路である。抵抗
Ｒ１が接続された側のフィラメントの検出については実
施例９で述べたのと同様である。ダイオードＤ２が接続
された側のフィラメントの検出についても、実施例９と
同様に検出することができる。すなわち、放電灯Ｌａの
フィラメントｆ１のダイオードＤ２が接続された側の端
子が断線したとすると、平滑コンデンサＣ１→抵抗Ｒ８
→ダイオードＤ２→抵抗Ｒ６→抵抗Ｒ７の経路で電流が
流れ、検出電圧Ｖｂ’は大きくなる。この電圧値でコン
パレータＣＰ１のプラス側端子の電圧を大きくして異常
を検出し、回路の出力を低下させたり、停止させたりす
ればよい。This embodiment is different from the eighth embodiment in that the first and second
This is a circuit for individually detecting the disconnection of the filament of the discharge lamp La using the lamp voltage detecting means 2 and 7 of FIG. The detection of the filament on the side to which the resistor R1 is connected is the same as that described in the ninth embodiment. The detection of the filament on the side to which the diode D2 is connected can be detected in the same manner as in the ninth embodiment. That is, if the terminal of the filament f1 of the discharge lamp La connected to the diode D2 is disconnected, the smoothing capacitor C1 → the resistor R8
A current flows through a path from the diode D2 to the resistor R6 to the resistor R7, and the detection voltage Vb 'increases. An abnormality may be detected by increasing the voltage of the positive terminal of the comparator CP1 with this voltage value, and the output of the circuit may be reduced or stopped.

【００８１】本実施例によれば、２つの抵抗Ｒ７，Ｒ８
を追加するだけで、同じ検出手段で、各々のフィラメン
トの断線や無負荷、あるいはランプ破損といった異常に
ついても検出することができ、回路の構成部品が少なく
て済むという効果がある。According to this embodiment, the two resistors R7 and R8
By simply adding, it is possible to detect an abnormality such as disconnection or no load of each filament or breakage of the lamp by the same detection means, and there is an effect that the number of circuit components can be reduced.

【００８２】[0082]

【発明の効果】請求項１の発明によれば、従来の検出回
路のままで、スイッチング素子のデューティをアンバラ
ンスに制御することにより、検出電圧の変化がさらに大
きくなるため、基準電圧との差が広がり、寿命末期の検
出を確実に行うことができるという効果がある。請求項
２の発明によれば、調光制御と組み合わせることによ
り、デューティ・アンバランス発生手段を別に設けなく
とも、調光とアンバランス制御を同時に行うことがで
き、かつ、調光が深くなるほど、寿命末期の検出を確実
に行える。According to the first aspect of the present invention, the change of the detection voltage is further increased by controlling the duty of the switching element to be unbalanced in the conventional detection circuit, so that the difference from the reference voltage is increased. And the end of life can be reliably detected. According to the invention of claim 2, by combining with the dimming control, the dimming and the unbalance control can be performed at the same time without separately providing the duty imbalance generating means, and the deeper the dimming becomes, The end of life can be reliably detected.

【００８３】請求項３の発明によれば、デューティの変
化幅が少なくて済むため、部品ばらつきに対して強くな
る。請求項４，５の発明によれば、任意のデューティに
おいて、寿命末期の検出を確実に行える。請求項６の発
明によれば、同じ検出手段で、フィラメントの断線や無
負荷、あるいはランプ破損といった寿命末期以外の異常
についても検出することができ、回路の構成部品が少な
くて済む。According to the third aspect of the present invention, since the change width of the duty can be small, it is strong against component variations. According to the fourth and fifth aspects of the present invention, the end of life can be reliably detected at an arbitrary duty. According to the invention of claim 6, it is possible to detect an abnormality other than the end of life such as a broken wire or no load of the filament or breakage of the lamp by the same detecting means, and the number of circuit components is reduced.

【００８４】請求項７の発明によれば、２つの電圧検出
手段を併用することにより、エミレスの方向に関わらず
寿命末期を検出できる。請求項８の発明によれば、２つ
の電圧検出手段による検出電圧を１つの回路で比較でき
るため、回路の構成部品が少なくて済む。According to the seventh aspect of the present invention, the end of life can be detected irrespective of the direction of Emiless by using two voltage detecting means in combination. According to the invention of claim 8, since the voltages detected by the two voltage detecting means can be compared by one circuit, the number of circuit components is reduced.

[Brief description of the drawings]

【図１】本発明の第１の実施例の回路図である。FIG. 1 is a circuit diagram of a first embodiment of the present invention.

【図２】本発明の第１の実施例の基本動作を示す流れ図
である。FIG. 2 is a flowchart showing a basic operation of the first embodiment of the present invention.

【図３】本発明の第１の実施例の動作波形図である。FIG. 3 is an operation waveform diagram of the first embodiment of the present invention.

【図４】本発明の第２の実施例の回路図である。FIG. 4 is a circuit diagram of a second embodiment of the present invention.

【図５】本発明の第２の実施例の動作波形図である。FIG. 5 is an operation waveform diagram of the second embodiment of the present invention.

【図６】本発明の第３の実施例の回路図である。FIG. 6 is a circuit diagram of a third embodiment of the present invention.

【図７】本発明の第３の実施例の動作波形図である。FIG. 7 is an operation waveform diagram of the third embodiment of the present invention.

【図８】本発明の第４の実施例の回路図である。FIG. 8 is a circuit diagram of a fourth embodiment of the present invention.

【図９】本発明の第４の実施例のデューティ可変による
調光制御動作の説明図である。FIG. 9 is an explanatory diagram of a dimming control operation by variable duty according to a fourth embodiment of the present invention.

【図１０】本発明の第４の実施例のデューティ可変によ
る調光制御動作の説明図である。FIG. 10 is an explanatory diagram of a dimming control operation by variable duty according to a fourth embodiment of the present invention.

【図１１】本発明の第５の実施例の回路図である。FIG. 11 is a circuit diagram of a fifth embodiment of the present invention.

【図１２】本発明の第６の実施例の交流成分検出動作を
説明するための動作波形図である。FIG. 12 is an operation waveform diagram for explaining an AC component detection operation according to a sixth embodiment of the present invention.

【図１３】本発明の第６の実施例のデューティ・アンバ
ランス制御時の交流成分検出動作を説明するための動作
波形図である。FIG. 13 is an operation waveform diagram for explaining an AC component detection operation at the time of duty imbalance control according to the sixth embodiment of the present invention.

【図１４】本発明の第７の実施例の回路図である。FIG. 14 is a circuit diagram of a seventh embodiment of the present invention.

【図１５】本発明の第８の実施例の回路図である。FIG. 15 is a circuit diagram of an eighth embodiment of the present invention.

【図１６】本発明の第８の実施例における第１のフィラ
メントのエミレス時の動作説明図である。FIG. 16 is an explanatory diagram of the operation of the first filament at the time of Emiless in the eighth embodiment of the present invention.

【図１７】本発明の第８の実施例における第２のフィラ
メントのエミレス時の動作説明図である。FIG. 17 is an explanatory diagram of the operation of the second filament at the time of Emiless in the eighth embodiment of the present invention.

【図１８】本発明の第８の実施例の一変形例の要部回路
図である。FIG. 18 is a main part circuit diagram of a modification of the eighth embodiment of the present invention.

【図１９】本発明の第８の実施例の他の変形例の要部回
路図である。FIG. 19 is a main part circuit diagram of another modification of the eighth embodiment of the present invention.

【図２０】本発明の第９の実施例の回路図である。FIG. 20 is a circuit diagram of a ninth embodiment of the present invention.

【図２１】本発明の第１０の実施例の回路図である。FIG. 21 is a circuit diagram of a tenth embodiment of the present invention.

【図２２】従来例１の回路図である。FIG. 22 is a circuit diagram of Conventional Example 1.

【図２３】従来例１の基本動作を示す流れ図である。FIG. 23 is a flowchart showing a basic operation of Conventional Example 1.

【図２４】従来例１のランプ電圧を示す波形図である。FIG. 24 is a waveform chart showing a lamp voltage of Conventional Example 1.

【図２５】従来例１のランプ電圧検出手段の検出電圧を
示す波形図である。FIG. 25 is a waveform chart showing a detection voltage of a lamp voltage detection means of Conventional Example 1.

【図２６】従来例２の要部回路図である。FIG. 26 is a main part circuit diagram of Conventional Example 2.

【図２７】従来例２のランプ電圧検出手段の検出電圧を
示す波形図である。FIG. 27 is a waveform diagram showing a detection voltage of a lamp voltage detection means of Conventional Example 2.

【図２８】従来例３の要部回路図である。FIG. 28 is a main part circuit diagram of Conventional Example 3.

【図２９】従来例２のランプ電圧検出手段の検出電圧を
示す波形図である。FIG. 29 is a waveform diagram showing a detection voltage of a lamp voltage detection means of Conventional Example 2.

[Explanation of symbols]

１放電灯点灯手段２ランプ電圧検出手段３比較回路４制御回路５デューティ・アンバランス発生手段６調光制御手段７第２のランプ電圧検出手段８第２の比較回路 REFERENCE SIGNS LIST 1 discharge lamp lighting means 2 lamp voltage detection means 3 comparison circuit 4 control circuit 5 duty / unbalance generation means 6 dimming control means 7 second lamp voltage detection means 8 second comparison circuit

Claims

[Claims]

1. A power supply circuit for converting an AC power supply to a DC voltage, and at least first and second switching elements connected in series and turned on and off alternately, and convert the DC voltage to a high frequency. A high-frequency generation unit, a discharge lamp that is lit by the high frequency, a voltage detection unit that is connected to one end of the discharge lamp, and detects a voltage of the discharge lamp, and detects a change in a voltage value detected by the voltage detection unit. Comparing means for detecting; means for controlling the on-periods of the first and second switching elements to be unbalanced in a direction in which the change in the voltage value detected by the voltage detecting means expands; A discharge lamp lighting device, comprising: control means for controlling the output of the high frequency generation means to decrease.

2. The discharge lamp lighting device according to claim 1, further comprising dimming control means for dimming the discharge lamp by controlling the ON periods of the first and second switching elements to be unbalanced. .

3. The dimming control means is means for dimming the discharge lamp by controlling the on-period of the first and second switching elements to be unbalanced and changing the switching frequency. The discharge lamp lighting device according to claim 2.

4. The discharge lamp lighting device according to claim 1, wherein the voltage detection means for detecting the voltage of the discharge lamp is means for detecting both an AC component and a DC component.

5. The voltage detecting means includes a capacitor for averaging and detecting the voltage of the discharge lamp, and the capacity of the capacitor is set such that an AC component and a DC component are superimposed on a terminal voltage of the capacitor. The discharge lamp lighting device according to claim 4, characterized in that:

6. A connection point between the discharge lamp and the voltage detection means and a series circuit of first and second switching elements.
The discharge lamp lighting device according to claim 1, wherein a resistor is connected between the terminal and one of the terminals.

7. The voltage detecting means comprises: first voltage detecting means capable of detecting a half-wave discharge state of the discharge lamp; and second voltage detecting means capable of detecting the presence or absence of a double-wave discharge of the discharge lamp. The discharge lamp lighting device according to claim 1, further comprising:

8. The discharge lamp lighting device according to claim 7, wherein said first voltage detecting means and said second voltage detecting means also serve as comparing means for judging a change in detected voltage.