JP2001048645A

JP2001048645A - 強誘電体薄膜及びその製造方法

Info

Publication number: JP2001048645A
Application number: JP11223462A
Authority: JP
Inventors: Takeshi Kijima; 健木島; Kaoru Suzuki; 薫鈴木; Yutaka Nagasawa; 豊長澤
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1999-08-06
Filing date: 1999-08-06
Publication date: 2001-02-20

Abstract

(57)【要約】【課題】ＰＺＴを薄膜化することによって生じる残留
分極値の低下、抗電界の上昇等の強誘電特性の劣化や、
分極疲労特性、インプリント特性等の改善を目的にす
る。【解決手段】ゾルゲル法の成膜条件の最適化やシード
層効果、成膜後のポストアニーリング効果および減圧ア
ニーリング効果等を併用する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、強誘電体薄膜、及
びその製造方法に関する。本発明の強誘電体薄膜は、メ
モリ素子、焦電素子、圧電素子、光デバイス等の用途に
好適に使用することができる。

【０００２】

【従来の技術】多くの酸化物材料の中には、（以下、Ｐ
ＺＴという）、ＢａＴｉＯ₃、Ｂｉ₄Ｔｉ₃Ｏ₁₂、ＬｉＮ
ｂＯ₃をはじめとして、強誘電性、高誘電性、圧電性、
焦電性、電気光学効果等の様々な機能を持つものがあ
り、それらの優れた機能を利用して、コンデンサ、圧力
センサ、赤外線センサ、発振器、周波数フィルタ、光ス
イッチ等の多くのデバイス開発が行われてきた。

【０００３】最近、薄膜形成技術の進展に伴って、それ
らの酸化物材料を薄膜化した酸化物薄膜あるいは強誘電
体薄膜、ならびにそれらの応用デバイスの開発が進んで
いる。例えば、高誘電率特性をＤＲＡＭ等の半導体デバ
イスのキャパシタに適用することにより、デバイスの小
型化、プロセスの簡略化が図られている。特に、強誘電
体薄膜よりなるキャパシタを利用した不揮発性メモリ
（強誘電体メモリ）の開発が急速に進展しており、１Ｔ
１Ｃ型と呼ばれる破壊読み出し方式の強誘電体メモリで
は、２５６ｋｂｉｔ以下の小容量品が商品化されてい
る。

【０００４】強誘電体メモリは、強誘電体薄膜の強誘電
特性（ＤＥヒステリシス効果）を利用してバックアップ
電源の不要な不揮発性メモリを実現するものであり、こ
のようなデバイス開発には、残留分極が大きく、かつ、
抗電界が小さい材料が必要である。また、良好な電気特
性を得るためには、低リーク電流であり、分極反転の繰
り返しによる分極疲労が小さい等の特性を持つ材料が必
要である。また、動作電圧の低減と、高集積化に不可欠
となる極薄膜化を実現するためには、膜厚が数百ｎｍ以
下の薄膜で上記の特性を満足する強誘電体薄膜の開発が
急務である。高集積化のためには、成膜後の表面モフォ
ロジーの制御も重要な課題である。強誘電体メモリに用
いられる強誘電体材料としては、バルク状態で大きな残
留分極値を有するＰＺＴが最も集中的に研究されてい
る。

【０００５】

【発明が解決しようとする課題】しかしながら、ＰＺＴ
は薄膜化することにより特性の劣化が起こり、特に膜厚
が数百ｎｍ以下の薄膜において、残留分極値の低下、抗
電界の上昇が顕著になる。本発明者の一人は、先にプリ
ベーク処理を施したＰｔ被覆基板上にＰＺＴ薄膜を形成
することにより、ＰＺＴ薄膜の配向性を制御することが
でき、その配向性に応じた強誘電特性を引き出すことが
できることを見出し、出願した（特願平10-27039）。し
かしながら、得られた残留分極値は３０μＣ/ｃｍ²まで
に留まった。１Ｇｂｉｔ以上の高集積化を達成するため
には、３０μＣ/ｃｍ²以上の残留分極値を持つ薄膜の開
発が望まれる。

【０００６】また、分極疲労、インプリント特性といっ
たメモリ応用に必要な特性の確保も重要な課題になる。
特に、スイッチングの繰り返しによって残留分極密度が
減少する分極疲労を改善することは重要な課題である。
ＰＺＴは、Ｐｔ被覆電極上で分極疲労が激しいために、
Ｐｔ電極の代替物質の探索が行われ、ＩｒやＲｕ等の酸
化性金属やＩｒＯ₂やＲｕＯ₂等の導電性酸化物などを電
極材料として用いることで、分極疲労が改善できること
がわかった。しかしながら、１０¹⁰サイクルを超える分
極反転の繰り返しにおいては疲労が大きくなるのが現状
である。

【０００７】インプリント特性とは、データが書き込ま
れた後、高温にさらされるとＤＥヒステリシス形状が変
化して残留分極及び抗電界が大きくシフトし、正常なメ
モリ動作の妨げとなる現象のことであるが、これまでイ
ンプリント特性について言及した報告はほとんどない。

【０００８】本発明は、上記の課題に鑑みてなされたも
のであって、ＰＺＴ薄膜の配向性を制御し、膜厚２００
ｎｍ以下、さらには１００ｎｍ以下までもの極薄膜化を
可能にし、バルク並みの残留分極値と抗電界値とを持
ち、分極疲労特性とインプリント特性とが従来に比して
大幅に改善された１Ｇｂｉｔ以上の高集積化が可能なＰ
ＺＴ薄膜と、その製造方法を提供することを目的とす
る。

【０００９】

【課題を解決するための手段】上記目的を達成するため
に、本願の製造方法としては、ゾルゲル法を採用し、成
膜条件の最適化やシード層効果、成膜後のポストベーキ
ング効果及び減圧アニール効果等を併用することで、バ
ルクＰＺＴと同等の強誘電特性を持つＰＺＴ薄膜の作製
が可能になり、上記課題が解決された。

【００１０】

【発明の実施形態】以下、本発明の実施形態について、
図面を参照して説明する。

【００１１】＜第１の実施形態＞本実施形態において
は、ＰＺＴ薄膜を成膜するためのＩｒ（イリジウム）被
覆基板の作製条件と、ＰＺＴ薄膜の成膜条件、ならび
に、シード層なし（比較例１）の標準試料の作製条件を
示す。

【００１２】図１に本願発明に用いたＰＺＴキャパシタ
の構造を示す。ＰＺＴ薄膜を成膜するための基板として
Ｉｒ被覆基板を用いた。Ｉｒ被覆基板としては、シリコ
ン単結晶（１００）基板１の表面を熱酸化して二酸化シ
リコン層２を形成し、ついでＩｒ下部電極層３をスパッ
タ法により室温で形成した。Ｉｒ下部電極層の膜厚は、
２００ｎｍとした。このようにして作製したＩｒ被覆基
板上に、ゾルゲル法を用いてＰＺＴ薄膜４を成膜した。
さらに、ＰＺＴ薄膜４の上に上部電極層５として、特に
断らない限りスパッタ法にてＩｒを堆積して、ＰＺＴキ
ャパシタを形成した。ＤＥヒステリシス特性およびリー
ク電流特性はこの状態で測定し、ＸＲＤパターンおよび
ＳＥＭ写真は上部電極形成の前に測定を行った。

【００１３】強誘電体薄膜が形成される基板としては、
Ｓｉ基板、ＧａＡｓ基板等の半導体基板、Ｐｔ等の金属
基板、サファイア基板、ＭｇＯ基板、ＳｒＴｉＯ₃、Ｂ
ａＴｉＯ₃等の絶縁性基板を好適に用い得るが、本願の
実施形態においては、Ｓｉ単結晶基板を用いた。下部電
極および上部電極としては、Ｐｔ、Ｉｒ、Ａｕ、Ａｌ、
Ｒｕ等の金属や、ＩｒＯ₂、ＲｕＯ₂等の酸化物導電体を
用い得るが、本願の実施形態においては、Ｉｒ金属を用
いた。ＳｉＯ₂層は、Ｓｉ基板と下部電極との絶縁層と
して用いたものであり、ＳｉＮ等であってもよい。

【００１４】下部電極（金属）と絶縁層との接着強度を
確保するためにＴａやＴｉ等の接着層を、下部電極（金
属）と絶縁層との間に用いてもよい。絶縁層の成膜方法
としては、熱酸化法に限らず、スパッタ法、真空蒸着
法、あるいはＭＯＣＶＤ法等であってもよく、また、下
部電極層および上部電極層の形成は、スパッタ法に限定
されるものではなく、真空蒸着法等の薄膜形成のために
一般的に用いられる成膜法ならば、どのような方法でも
採用可能であることは云うまでもない。

【００１５】ＰＺＴ薄膜成膜用のゾルゲル原料溶液とし
て、三菱マテリアル社製のＰＺＴゾルゲル前駆体溶液を
用いて、ＰＺＴの構成原子比がＰｂ/Ｚｒ/Ｔｉ＝１１０
/５２/４８となる１０ｗｔ％のＰＺＴ溶液を用意した。
内容成分としては、ＰｂＯとして７．１ｗｔ％、ＺｒＯ
₂として１．８ｗｔ％、ＴｉＯ₂として１．１ｗｔ％であ
る。溶媒には２−メトキシエタノールを用い、総量の５
０％以上となるようにした。以後の全ての実施形態にお
いて、特に断らない限り、この構成原子比のゾルゲル溶
液を用いた。

【００１６】つぎに、ゾルゲル法により、ＰＺＴ成膜を
行うための初期条件出しを行うために、ＰＺＴゾルゲル
溶液の示唆熱分析を行った。結果を図２に示す。ＴＧ曲
線より、１０４．７℃まで急激にＰＺＴゾルゲル溶液の
重量が減少し、その後、１５０℃付近まで緩やかに重量
減少の続くことがわかる。これは、水分の蒸発を意味し
ており、重量減少のほぼ止まる１５０℃を、スピンコー
ティングしたＰＺＴゾルゲル溶液の乾燥温度とした。そ
の後、ＤＴＡ曲線より、２９８．８℃から３２８．９℃
の範囲に大きな発熱ピークが確認でき、有機物の分解が
進行していることがわかる。分解が完全に終了したと思
われる４００℃をＰＺＴ薄膜の仮焼成温度とした。続け
て、ＤＤＴＡ曲線において４７９．１℃にＰＺＴ結晶化
の発熱ピークが確認できる。ＤＴＡ曲線が一定値となる
点で発熱（結晶化）が完了するので、６００−６５０℃
を、（本）焼成温度とした。

【００１７】次に、スピンコーターの回転数を１０００
−５０００回転まで変化させ、それぞれのＰＺＴ薄膜の
膜厚を測定した結果を図３に示す。以下の実施形態にお
いては、スピンコータの回転数を３０００ｒｐｍに固定
して行ったが、もちろん、この回転数は３０００ｒｐｍ
に限られるものではない。

【００１８】シード層なしのＰＺＴ薄膜を、以下の条件
で作製した。ゾルゲル溶液をスピンコーティング法（ス
ピンコーティング条件：５００ｒｐｍにて３秒間回転
後、３０００ｒｐｍにて１５秒間回転）にて、Ｉｒ被覆
基板に塗布した後、大気中において１５０℃にて１分間
の乾燥を行い、ついで大気中のまま４００℃に昇温し
て、１０分間の仮焼成を行って１回の成膜を終了した。
この過程を５回繰り返した後、最後に酸素雰囲気中にお
いて６５０℃にて５分間のＲＴＡ（Rapid ThermalAnne
al）処理による焼成（結晶化）を行って、シード層なし
のＰＺＴ薄膜−比較例とした。

【００１９】次に、シード層有りのＰＺＴ薄膜−実施例
１を作製して、強誘電体材料をメモリ用途に使用する際
に重要となる飽和特性とＰＺＴ薄膜形成条件との関係に
ついて標準試料と比較を行なった。

【００２０】下記に、シード層ありのＰＺＴ薄膜−実施
例１の成膜条件を記す。ゾルゲル溶液をスピンコーティ
ング法（スピンコーティング条件：５００ｒｐｍにて３
秒間回転後、３０００ｒｐｍにて１５秒間回転）にてＩ
ｒ被覆基板に塗布した後、大気中において１５０℃にて
１分間の乾燥を行い、ついで大気中のまま４００℃に昇
温して１０分間の仮焼成を行った後、酸素雰囲気中にお
いて６００℃にて２０分間のＲＴＡ処理による焼成（結
晶化）を行って、シード層を形成した。

【００２１】次いで、シード層の上に、同じゾルゲル溶
液をスピンコーティング法（スピンコーティング条件：
５００ｒｐｍにて３秒間回転後、３０００ｒｐｍにて１
５秒間回転）にて塗布した後、大気中において１５０℃
にて１分間の乾燥を行い、ついで大気中のまま４００℃
に昇温して１０分間の仮焼成を行った。シード層形成後
の過程を３回繰り返した後、最後に酸素雰囲気中におい
て６００℃にて２０分間のＲＴＡ処理による焼成（結晶
化）を行って、シード層ありのＰＺＴ薄膜−実施例１と
した。ＰＺＴ薄膜全体の膜厚は、２００ｎｍであった。
シード層なしのＰＺＴ薄膜−比較例と、ＰＺＴ薄膜−実
施例１とのＸＲＤパターンを、それぞれ、図４（ａ）と
図４（ｂ）とに示す。ＰＺＴ薄膜−実施例１は結晶化温
度がシード層なしのＰＺＴ薄膜よりも５０℃低いにも拘
らず、シード層なしのＰＺＴ薄膜と同等の結晶性を有す
ることが分かる。図５には、ＰＺＴ薄膜−実施例１の表
面像、断面像および斜視像のＳＥＭ写真を示す。表面像
より、直径が約１５ｎｍから１００ｎｍ程度の細かく緻
密なグレインが形成されていることがわかる。また、断
面写真から、ＰＺＴ薄膜およびＩｒ電極がともに柱状構
造であり、それぞれの膜の全体あるいはその一部におい
て、上下両表面間でほぼ完全につながった結晶構造を持
っていることが確認される。

【００２２】さらに、シード層なしのＰＺＴ薄膜ならび
にＰＺＴ薄膜−実施例１のＤＥヒステリシス特性を、そ
れぞれ、図６（ａ）と図６（ｂ）とに示す。シード層な
しのＰＺＴ薄膜では、残留分極値が２０μＣ／ｃｍ²、
抗電界値が６５ｋＶ／ｃｍ程度であり、ＰＺＴ薄膜−実
施例１では、残留分極値が３０〜３５μＣ／ｃｍ²、抗
電界値が４０〜５０ｋＶ／ｃｍであった。ＰＺＴ薄膜−
実施例１の方が、より大きな残留分極値と、より良好な
角型性を持っており、優れたＤ-Ｅヒステリシス特性を
有していることがわかる。また、ＰＺＴ薄膜−実施例１
の飽和特性が、図１１（ａ）、図１１（ｂ）において黒
丸で示した曲線で表されている。優れた飽和特性を有す
ることがわかる。

【００２３】次に、オージェ分析によりＰＺＴ薄膜の膜
深さ方向の組成分析を行なった。図７（ａ）および図７
（ｂ）に、それぞれ、シード層なしのＰＺＴ薄膜−比較
例およびＰＺＴ薄膜−実施例１での測定結果を示す。シ
ード層なしのＰＺＴ薄膜−比較例では、下部電極との境
界や薄膜表面の近傍の組成比が急激に変化する領域を除
いて、膜深さ方向のＺｒ/Ｔｉ組成比が１．２〜２．０
まで変化しており、中心値に関してほぼ±３５％の大き
な分布が見られる。

【００２４】一方、ＰＺＴ薄膜−実施例１では、下部電
極との境界や薄膜表面の近傍の組成比が急激に変化する
領域を除いて、膜深さ方向のＺｒ/Ｔｉ組成比は１．１
〜１．３までの変化を示し、中心値に関して±１０％以
内の分布に限定されていた。下部電極および上部電極と
して、Ｉｒの替りにＰｔを用いた試料のオージェ分析も
行った。測定結果を図７（ｃ）に示す。この場合には、
下部電極との境界や薄膜表面の近傍の組成比が急激に変
化する領域を除いて、中心値に関して±２．５％程度と
ほぼ一定の分布に保持されていた。また、Ｐｂの原子濃
度は、シード層を用いた場合には、下部電極がＩｒにお
いてもＰｔにおいても、下部電極との境界や薄膜表面の
近傍の組成比が急激に変化する領域を除いて全領域で一
定であった。以上の結果より、本願発明のシード層を用
いることで、一層目の良好なＰＺＴ結晶が二層目以降に
とって結晶核の働きをしていると考えられる。

【００２５】＜第２の実施形態＞シード層効果を更に確
認するため、実施例１とは、最後に行う酸素雰囲気中に
おけるＲＴＡ処理による焼成（結晶化）温度を異ならせ
たシード層ありのＰＺＴ薄膜−実施例２の成膜を行っ
た。

【００２６】ゾルゲル溶液をスピンコーティング法（ス
ピンコーティング条件：５００ｒｐｍにて３秒間回転
後、３０００ｒｐｍにて１５秒間回転）にて、Ｉｒ被覆
基板に塗布した後、大気中において１５０℃にて１分間
の乾燥を行い、ついで大気中のまま４００℃に昇温して
１０分間の仮焼成を行った後、酸素雰囲気中において６
００℃にて２０分間のＲＴＡ処理による焼成（結晶化）
を行って、シード層を形成した。

【００２７】次いで、シード層の上に、同じゾルゲル溶
液をスピンコーティング法（スピンコーティング条件：
５００ｒｐｍにて３秒間回転後、３０００ｒｐｍにて１
５秒間回転）にて塗布した後、大気中において１５０℃
にて１分間の乾燥を行い、ついで大気中のまま４００℃
に昇温して１０分間の仮焼成を行った。シード層形成後
の過程を３回繰り返した後、最後に酸素雰囲気中におい
て４００℃にて２０分間のＲＴＡ処理による焼成（結晶
化）を行って、シード層ありのＰＺＴ薄膜−実施例２と
した。

【００２８】ＰＺＴ薄膜−実施例２の最終的な結晶化温
度は、４００℃と非常に低い温度であるにも拘らずＸＲ
Ｄパターンは良好な結晶性を有していることを示した。
また、結晶化温度が低いために薄膜全体がＰＺＴ結晶で
覆われていないことがＳＥＭ像から確認できた。しかし
ながら、結晶部分は全て柱状に成長していることが分か
った。この時のヒステリシス特性は、最終結晶化条件が
６００℃のものと比較して遜色のない強誘電特性を有し
ていた。

【００２９】このことは、ＰＺＴ結晶が部分的にでも上
下電極間を貫通した構造であることを意味している。も
し、垂直方向にアモルファス層と強誘電体層が積層した
構造であるとしたら、印加電圧は殆ど誘電率の低いアモ
ルファス層に印加されて、閉じたヒステリシスが得られ
るはずである。即ち、本発明のシード層構造を用いるこ
とで、４００℃と非常に低い温度においても良好な結晶
性が得られ、また上下電極間を貫通してＰＺＴ結晶を成
長させることができた。

【００３０】＜第３の実施形態＞本実施形態では乾燥と
仮焼成との効果を確かめるために、乾燥温度を３００℃
としたＰＺＴ薄膜−実施例３、乾燥を行わないＰＺＴ薄
膜−実施例４、および、仮焼成を行わないＰＺＴ薄膜−
実施例５を作製して、ＰＺＴ薄膜−実施例１と比較し
た。いずれのＰＺＴ薄膜においても、ＰＺＴ薄膜−実施
例１と同じ条件においてシード層を形成した。

【００３１】（実施例３の成膜条件）シード層の形成
後、シード層の上に、同じゾルゲル溶液をスピンコーテ
ィング法（スピンコーティング条件：５００ｒｐｍにて
３秒間回転後、３０００ｒｐｍにて１５秒間回転）にて
塗布した後、大気中において３００℃にて１分間の乾燥
を行い、ついで大気中のまま４００℃に昇温して１０分
間の仮焼成を行った。シード層形成後の過程を３回繰り
返した後、最後に酸素雰囲気中において６００℃にて２
０分間のＲＴＡ処理による焼成（結晶化）を行って、Ｐ
ＺＴ薄膜−実施例３とした。

【００３２】（実施例４の成膜条件）シード層の形成
後、シード層の上に、同じゾルゲル溶液をスピンコーテ
ィング法（スピンコーティング条件：５００ｒｐｍにて
３秒間回転後、３０００ｒｐｍにて１５秒間回転）にて
塗布した後、乾燥工程を経ずに、大気中で４００℃に昇
温して１０分間の仮焼成を行った。シード層形成後の過
程を３回繰り返した後、最後に酸素雰囲気中において６
００℃にて２０分間のＲＴＡ処理による焼成（結晶化）
を行って、ＰＺＴ薄膜−実施例４とした。

【００３３】（実施例５の成膜条件）シード層の形成
後、シード層の上に、同じゾルゲル溶液をスピンコーテ
ィング法（スピンコーティング条件：５００ｒｐｍにて
３秒間回転後、３０００ｒｐｍにて１５秒間回転）にて
塗布した後、大気中において１５０℃にて１分間の乾燥
を行い、ついで仮焼成工程を経ずに、シード層形成後の
過程を３回繰り返した後、最後に酸素雰囲気中において
６００℃にて２０分間のＲＴＡ処理による焼成（結晶
化）を行って、ＰＺＴ薄膜−実施例５とした。ＰＺＴ薄
膜−実施例１、−実施例３、−実施例４、−実施例５の
ＸＲＤパターンとＳＥＭ写真による表面モフォロジーと
を、それぞれ、図８と図９とに示す（実施例番号を図中
では丸で囲んだ番号としている）。すべてのサンプルに
おいて、ＰＺＴからのＸ線反射ピークが確認できるが、
ＰＺＴ薄膜−実施例１はランダム配向、実施例３と実施
例４とは（１１１）優先配向、実施例５は弱いランダム
配向を示している。仮焼成なしのＰＺＴ薄膜−実施例５
は、４００℃で仮焼成したＰＺＴ薄膜−実施例１と同じ
くランダム配向ではあるが、その結晶性ははるかに劣る
ことがわかる。図９のＳＥＭ写真からは、ＰＺＴ薄膜−
実施例１はグレインサイズが１５ｎｍから平均数１０ｎ
ｍであるのに対し、実施例３と実施例４とはグレインサ
イズが３００ｎｍ程度まで進行しており、かつ、実施例
４は非常に細かい粒からなる異相との混晶をなしている
ことがわかる。ＰＺＴ薄膜−実施例５からは多くのボイ
ドが確認される。上記結果より、以下の結論が導かれ
る。第１の実施形態において行なったＰＺＴゾルゲル溶
液の示唆熱分析のより、１５０℃は加水分解の終了する
温度であり、３００℃は有機物が分解する温度である。
乾燥温度を１５０℃と加水分解の終了する温度に設定す
ると、下地金属の配向に無関係でランダム配向になる。
さらに、４００℃と有機物の分解温度以上で仮焼成した
後、６００℃以上の温度で本焼成することにより、アモ
ルファス薄膜を経て細かく緻密な柱状構造が形成され
る。仮焼成を行わなかったＰＺＴ薄膜−実施例５の場合
には、膜中に閉じ込められていた有機物が本焼成におい
て膜外に飛び出し、ボイドを形成したと考えられる。

【００３４】一方、３００℃と有機物の分解温度以上に
乾燥温度を設定したり、乾燥工程を省略して、加水分解
が不十分のままアモルファス状態にしてから結晶化する
と、太い柱状構造が形成される。この状態では下地金属
からの影響を受けやすくなり、（１１１）優先配向膜に
なったと考えられる。

【００３５】上記より、乾燥、仮焼成ならびに本焼成が
ＰＺＴ薄膜形成に欠かせないプロセスであることが明白
である。

【００３６】＜第４の実施形態＞本実施形態ではシード
層効果を用いて薄膜化検討を行った。下記のように、Ｐ
ＺＴ薄膜−実施例１と同じ成膜条件にて、ＰＺＴ薄膜−
実施例１と膜厚の異なる３種類のＰＺＴ薄膜の成膜を行
った。

【００３７】（実施例６、実施例７、実施例８の成膜条
件）ゾルゲル溶液をスピンコーティング法（スピンコー
ティング条件：５００ｒｐｍにて３秒間回転後、３００
０ｒｐｍにて１５秒間回転）にて、Ｉｒ被覆基板に塗布
した後、大気中において１５０℃にて１分間の乾燥を行
い、ついで大気中のまま４００℃に昇温して１０分間の
仮焼成を行った後、酸素雰囲気中において６００℃にて
２０分間のＲＴＡ処理による焼成（結晶化）を行って、
シード層を形成した。

【００３８】次いで、シード層の上に、同じゾルゲル溶
液をスピンコーティング法（スピンコーティング条件：
５００ｒｐｍにて３秒間回転後、３０００ｒｐｍにて１
５秒間回転）にて塗布した後、大気中において１５０℃
にて１分間の乾燥を行い、ついで大気中のまま４００℃
に昇温して１０分間の仮焼成を行う。ＰＺＴ薄膜−実施
例６、実施例７、実施例８の成膜条件として、それぞ
れ、シード層形成後の過程を０、１、２回繰り返した
後、最後に酸素雰囲気中において６００℃にて２０分間
のＲＴＡ処理による焼成（結晶化）を行って、ＰＺＴ薄
膜−実施例６、実施例７、実施例８を得た。

【００３９】上記成膜方法を用いてＰＺＴ薄膜−実施例
６、実施例７、実施例８を形成したところ、それぞれ、
５０、１００、１５０ｎｍ厚のＰＺＴ薄膜が得られた。
ＰＺＴ薄膜−実施例６、実施例７、実施例８およびＰＺ
Ｔ薄膜−実施例１のＤＥヒステリシス特性及び飽和特性
をそれぞれ、図１０（ａ）−（ｄ）及び図１１（ａ）、
図１１（ｂ）に示す。図１１（ａ）及び図１１（ｂ）の
横軸は、図１０（ａ）−（ｄ）のＤＥヒステリシス特性
を取るためにＰＺＴキャパシタに印加する双極性パルス
のピーク電圧をＰＺＴ薄膜の膜厚で割った値、即ち、Ｐ
ＺＴ薄膜に印加されるパルスピーク電界である。

【００４０】図１０（ａ）−（ｄ）ならびに図１１
（ａ）より、本発明によるシード層を用いることで、膜
厚に関らず飽和残留分極値が変化していないことが分か
る。一方、膜厚を１００ｎｍまで薄くしてもバルク並の
低い抗電界４５〜５０ｋＶ/ｃｍが得られるばかりでな
く、膜厚を変化させても、膜厚２００ｎｍ、１５０ｎ
ｍ、１００ｎｍにおける図１１（ｂ）の曲線が完全に重
なり合うことがわかる。このことは、いずれの膜厚にお
いても、ＰＺＴ薄膜が上下電極間において完全につなが
った結晶を有していることを意味している。

【００４１】膜厚が５０ｎｍの時は７０ｋＶ/ｃｍ程度
と若干他の膜厚の場合と比較して大きくなっているが、
ここまで薄くすると電極金属の影響で強誘電性の発現が
妨げられていると考えられるが、飽和残留分極は３０μ
Ｃ/ｃｍ²という良好な値を維持している。いずれにして
もこの膜厚で強誘電性を確認したという報告はこれまで
にない。今後、強誘電体メモリの高集積化が進むにつれ
て用いられる強誘電体薄膜の膜厚も薄くなることは必至
であり、本発明によるシード層効果を用いた強誘電体薄
膜化技術は非常に有効と考えられる。

【００４２】図１０（ｅ）、図１１（ａ）および図１１
（ｂ）にはまた、スピンコーターの回転数を変えて膜厚
７０ｎｍに成膜したＰＺＴ薄膜の特性も示した。膜厚７
０ｎｍまでは膜厚２００〜１００ｎｍのキャパシタと同
じ特性の得られることがわかる。

【００４３】＜第５の実施形態＞本実施形態ではポスト
アニールの検討を行った。検討には、ＰＺＴ薄膜−実施
例１を用いた。ＰＺＴ薄膜−実施例１のＤＥヒステリシ
ス特性は既出の図１０（ｄ）に示した通りであるが、若
干ヒステリシスが原点に対して非対称であることが分か
る。

【００４４】この程度のシフトであれば、全くメモリ応
用には問題は生じないが、上記強誘電体キャパシタを１
５０℃で１００時間の間、恒温槽中で保持したところ、
図１２（ａ）に示すようにＤＥヒステリシス特性が大き
く変形した。点線で示した初期のＤＥヒシテリシス曲線
が、印加電圧なしで保持することによって、直線で示し
た曲線のように変化し、−３Ｖ、＋３Vの印加電圧で放
置することによって、それぞれ、黒丸、白丸で表した曲
線のように変化した。負の電圧を印加して放置した場合
には正の方向へ、正の電圧を印加して放置した場合には
負の方向へ大きくシフトすることがわかる。

【００４５】図１３（ａ）−（ｄ）は、この現象を説明
する図である。図１３（ａ）は、ＰＺＴ成膜時のＰＺＴ
薄膜の分極状態を示している。この状態に何らかの原因
（例えばIr上部電極のスパッタ形成時のプラズマ処理）
で電荷が発生し、キュリー温度Ｔ_C以下で放置すること
により残留分極が起こった状態が図１３（ｄ）である。
この状態では、ＤＥヒステリシス特性の形状が変形する
が、分極がランダムであるので、正方向あるいは負方向
へのシフトはさほど大きくない。一方、電圧を印加する
と、図１３（ｂ）に示すように分極は一方向にそろう。
この状態で、キュリー温度Ｔ_C以下で放置すると、図１
３（ｃ）に示すようにＰＺＴ結晶内に一方向にそろった
空間電荷が発生し、反電界を生じることにより、ＤＥヒ
ステリシス特性は印加した電圧と逆極性の方向に大きく
シフトする。

【００４６】そこで上記シフトしたＰＺＴキャパシタに
対し、ポストアニール処理を行った。それぞれ３００、
４００、４５０、５００、６００、７００℃とし、大気
中で３０分間のポストアニールを施した後、４８時間後
のＤＥヒステリシス特性測定により評価した。４００℃
以下の場合、ヒステリシスはシフトしたままであった
が、４５０℃以上ではヒステリシスのシフトは大きく改
善された。

【００４７】本実施形態で用いたＰＺＴの膜組成はＺｉ
/Ｔｉ＝５２/４８であり、キュリー転移点Ｔ_cは約４０
０℃であることが知られている。すなわち、ポストアニ
ール温度が転移点以上になったとき、ＰＺＴ薄膜は常誘
電体化し、この時分極を受け持つ各ドメインが最安定化
するためにランダムに配列し、その結果、ヒステリシス
は原点に関して対称になったものと考えられる。

【００４８】しかしながら、６００℃以上に温度を上昇
させるとリーク特性が劣化した。このことは、上下電極
とＰＺＴ界面準位密度の増大、Ｐｂ成分の揮発による膜
組成の変化、電極構造の変化等が原因と考えられる。

【００４９】＜第６の実施形態＞本実施形態では、ＰＺ
Ｔキャパシタ形成後に、酸素雰囲気中にて５０Ｔｏｒｒ
という減圧環境下でアニールを施し、強誘電特性に及ぼ
す影響について検討を行った。

【００５０】本実施形態においては、最初に、ＰＺＴの
構成原子比がＰｂ/Ｚｒ/Ｔｉ＝１１０/４５/５５となる
１０ｗｔ％のＰＺＴ溶液からなるＰＺＴゾルゲル前駆体
溶液を用いて実験を行った。下記の成膜条件により、シ
ード層ありのＰＺＴ薄膜−実施例９、実施例１０、実施
例１１の成膜を行った。

【００５１】（実施例９、実施例１０、実施例１１の成
膜条件）ゾルゲル溶液をスピンコーティング法（スピン
コーティング条件：５００ｒｐｍにて３秒間回転後、３
０００ｒｐｍにて１５秒間回転）にてＩｒ被覆基板に塗
布した後、大気中において１５０℃にて１分間の乾燥を
行い、ついで大気中のまま４００℃に昇温して１０分間
の仮焼成を行った後、酸素雰囲気中において６００℃に
て２０分間のＲＴＡ処理による焼成（結晶化）を行っ
て、シード層を形成した。

【００５２】次いで、シード層の上に、同じゾルゲル溶
液をスピンコーティング法（スピンコーティング条件：
５００ｒｐｍにて３秒間回転後、３０００ｒｐｍにて１
５秒間回転）にて塗布した後、大気中において１５０℃
にて１分間の乾燥を行い、ついで大気中のまま４００℃
に昇温して１０分間の仮焼成を行った。シード層形成後
の過程を３回繰り返した後、酸素雰囲気中において６０
０℃にて２０分間のＲＴＡ処理による焼成（結晶化）を
行った。このようにして得られたＰＺＴ薄膜に、４００
℃、酸素雰囲気中にて５０Ｔｏｒｒという減圧環境下
で、それぞれ、２０、４５、６０分間のアニールを施し
て、それぞれ、ＰＺＴ薄膜−実施例９、実施例１０、実
施例１１を作製した。ＰＺＴ薄膜全体の膜厚は、いずれ
の場合においても、２００ｎｍであった。

【００５３】図１４に、４５分間の減圧アニールを行う
前と後でのＰＺＴ薄膜のＸＲＤパターンが比較されてい
る。下半分が減圧アニールを行う前のＸＲＤパターンで
あり、上半分が４５分間の減圧アニールを行った後での
ＸＲＤパターンである。減圧アニールを行うことによっ
て、結晶性が著しく向上することが顕著に表われてい
る。

【００５４】次に、これらのＰＺＴ薄膜の上にＩｒ上部
電極をスパッタ法にて形成した後、酸素雰囲気中におい
て６００℃にて１０分間のポストアニールを施し、ＰＺ
Ｔキャパシタを形成した。

【００５５】図１５（ａ）に、ＰＺＴ薄膜−実施例９、
実施例１０、実施例１１のキャパシタの印加電圧５Ｖに
おけるＤＥヒステリシス特性を、それぞれ、実施例９、
実施例１０、実施例１１の曲線で示す（実施例番号を図
中では丸で囲んだ番号としている）。減圧アニール時間
によってＤＥヒステリシス特性は大きく変化し、いずれ
においても良好な特性が得られた。残留分極値は、実施
例９、実施例１０、実施例１１で、それぞれ、３０〜４
０μＣ/ｃｍ²、４０〜５０μＣ/ｃｍ²、６０〜７０μＣ
/ｃｍ²と増大した。

【００５６】ＰＺＴ材料関連でこれまでに報告されてい
る最も大きな残留分極もしくは自発分極の値は、チタン
酸鉛で得られた自発分極７５μＣ/ｃｍ²である（Nakamu
ra“Ferroelectrics and Related Substances” Spring
er-Verlag Berlin Heidelberg, 1990, p.76）。この値
は、ＤＥヒシテリシス曲線の飽和領域の直線部分を外挿
した分極軸との交点で定義される値であり、材料固有の
値であるとされている。したがって、本実施形態で得ら
れた６０〜７０μＣ/ｃｍ²という残留分極値は、恐ら
く、ＰＺＴ材料で得られる極限の値もしくはそれに極め
て近い値と考えられる。抗電界は、いずれにおいても３
０〜５０ｋＶ/ｃｍであった。

【００５７】図１５（ｂ）には、６０分間の減圧アニー
ルを施したＰＺＴキャパシタの印加パルス電圧が１Ｖ，
２Ｖ，３Ｖ，５ＶにおけるＤＥヒステリシス特性を示
す。印加パルス電圧が２Ｖ程度と低電圧においてさえ、
約５０μＣ/ｃｍ²と十分大きな残留分極値を有し、ま
た、３０〜４０ｋＶ/ｃｍという低い抗電界を有してお
り、バルク並みの強誘電特性を得ることができた。

【００５８】また、実用的な残留分極値である２０μＣ
/ｃｍ²において、２０〜３０ｋＶ/ｃｍという低い抗電
界が得られた。また、これらの特性は、膜厚７０ｎｍの
減圧アニールを行なったＰＺＴキャパシタまで再現性よ
く得られた。

【００５９】＜第7の実施形態＞次に、ＰＺＴのＺｒ/Ｔ
ｉ組成比が５２/４８、４５/５５、３０/７０となるよ
うに１０ｗｔ％のＰＺＴ溶液からなるＰＺＴゾルゲル前
駆体溶液を調整して上記成膜条件にておのおののＰＺＴ
薄膜を作製した後、４００℃、５０分間の一定条件にて
減圧アニールを行ない、それぞれ、ＰＺＴ薄膜−実施例
１２、実施例１３、実施例１４を得た。図１６（ａ）−
（ｃ）に、それぞれのＰＺＴ薄膜のＤＥヒステリシス特
性を示す。Ｔｉリッチになるにしたがって、良好な角型
ヒステリシスを示すが、抗電界が大きくなることによっ
て、飽和電圧は高くなる。

【００６０】図１６（ｄ）は、上記の成膜条件において
シード層形成後の工程を３回繰り返すことによって得ら
れた膜厚１５０ｎｍのＺｒ/Ｔｉ組成比が３０/７０のＰ
ＺＴ薄膜のＤＥヒステリシス曲線である。図１６（ｃ）
と図１６（ｄ）とを比較すると、膜厚が異なるにもかか
わらず、全く等しい抗電界の得られていることがわか
る。したがって、膜厚を制御することによって、飽和電
圧を制御することが可能である。図１７（ａ）は、それ
ぞれのＰＺＴ薄膜の飽和特性をプロットしたものであ
る。抗電界で最小になるＺｒ/Ｔｉ組成比が５２/４８で
場合で、飽和電圧は約１．５Ｖである。抗電界が最大に
なるＺｒ/Ｔｉ組成比が３０/７０の場合でさえ、膜厚を
１５０ｎｍにすることによって、印加電圧１．５Ｖでほ
ぼ飽和していることがわかる。Ｚｒ/Ｔｉ組成比が５２/
４８のＰＺＴ薄膜で、膜厚を１００〜１５０ｎｍとする
ことによって、１．５Ｖ以下の飽和電圧を得ている。

【００６１】ＤＥヒステリシス特性において印加電圧が
零の状態から極性を反転させるパルスを印加した際に放
出される電荷量を反転電荷と呼び（図１６（ａ）のＡ→
Ｂ）、印加パルスのピーク値から印加パルス電圧が零に
戻る際に放出される電荷量を非反転電荷と呼んだとき
（図１６（ａ）のＢ→Ｃ）、反転電荷量／非反転電荷量
の比をＳＮ比と定義する。ＳＮ比が大きいほど、ＤＥヒ
ステリシス特性の角型性がよい。

【００６２】図１７（ｂ）に、図１６に記載のそれぞれ
の試料のＳＮ比がプロットされている。ＳＮ比の最も悪
いＺｒ/Ｔｉ組成比が５２/４８の試料でも５以上、ＳＮ
比の最も良いＺｒ/Ｔｉ組成比が５２/４８で膜厚１５０
ｎｍの試料で１２のＳＮ比が得られている。図２２には
また、比較のために、同様の作製条件にて作製したＰｔ
／ＳｒＢｉ₂Ｔａ₂Ｏ₉／Ｐｔでの測定結果も載せてい
る。減圧アニールを施すことによって、Ｓ／Ｎ比が最も
高い材料であると言われているＳｒＢｉ₂Ｔａ₂Ｏ ₉を凌
ぐ特性が得られている。

【００６３】＜第８の実施形態＞次いで、４５分間の減
圧アニールを行ったＰＺＴキャパシタのリーク電流の測
定を行った。図１８（ａ）にその測定原理を示す。ステ
ップ電圧ΔＶと電圧立上りから電流測定点までの遅延時
間Δｔを設定して電流を測定し、これを順次繰り返すこ
とによって、リーク電流の電圧依存性と時間依存性を測
定した。図１８（ｂ）に測定結果を示す。遅延時間が５
ｓｅｃ以下の場合は比較的大きな緩和電流が確認できる
ものの、遅延時間が５ｓｅｃ以上であれば、リーク電流
は１０^-8Ａ/ｃｍ²程度と良好な特性を示した。図には累
積印加電圧が１０Ｖまでのデータのみしか載せていない
が、３０Ｖ以上までリーク電流は１０^-7Ａ/ｃｍ²以内で
あった。即ち、絶縁耐圧は十分に１ＭＶ/ｃｍを超えて
いた。

【００６４】また、図１８（ｂ）で、点線で示した曲線
はキャパシタ作製後に最初に測定したリーク電流であ
り、実線で示した曲線は２回目に測定したリーク電流で
ある。ほとんど完全に重なりあっていることがわかる。
測定を何度繰り返しても、リーク電流曲線は同じ軌跡を
描いた。従来、緩和電流の原因は空間電荷と言われてき
た。本実験の場合のΔｔが０ｓｅｃのときの曲線と、Δ
ｔが５ｓｅｃの曲線との違いは空間電荷で説明すること
もできる。

【００６５】しかしながら、その場合には、電圧印加に
よって空間電荷はＰＺＴ薄膜中を移動して、別の準安定
位置に収まっているから、２回目の測定では、リーク電
流は、Δｔが０ｓｅｃのときにおいても、１回目の測定
におけるΔｔが５ｓｅｃのときの曲線にほぼ一致しなけ
ればならない。しかしながら、本実験においてはリーク
電流曲線は何度でも同じ軌跡を描くので、緩和電流の原
因は現在のところ不明であるが、空間電荷にあるとは考
えられない。

【００６６】＜第９の実施形態＞次に、減圧アニールの
分極疲労特性に及ぼす効果を調べた結果を図１９に示
す。図中のａおよびｂは、４５分間減圧アニールを行っ
たＰＺＴ薄膜に、上部電極として、それぞれ、Ｉｒおよ
びＰｔを形成したキャパシタの分極疲労特性であり、ｃ
およびｄは、減圧アニールを行わなかったＰＺＴ薄膜
に、上部電極として、それぞれ、ＩｒおよびＰｔを形成
したキャパシタの分極疲労特性である。減圧アニールを
行わなかったＰＺＴ薄膜では、上部電極の種類によって
分極疲労特性に差があらわれる。即ち、１０¹⁰回サイク
ルにおいて、上部電極がＰｔの場合には分極が初期分極
の半分程度になるのに対して、上部電極がＩｒの場合に
は分極が初期分極の１５％減程度にとどまる。一方、減
圧アニールを施した場合には、上部電極の種類によらず
１０¹²サイクル後においても、ほとんど分極疲労が見ら
れず、２％程度である。４５分間減圧アニールを行った
強誘電体キャパシタを１５０℃で１００時間の間、恒温
槽中で保持した際のＤＥヒステリシスの変化を、図１２
（ｂ）に示す。第５の実施形態で示した減圧アニールを
行わない強誘電体キャパシタの場合と比較して、ＤＥヒ
ステリシスのシフトは著しく改善され、＋３Ｖ、−３Ｖ
印加によるシフト量は、いずれにおいても２０％以内に
とどまった。

【００６７】

【発明の効果】本願発明によれば、飽和残留分極値が３
０μＣ/ｃｍ²から７０μＣ/ｃｍ²の範囲にある強誘電体
薄膜が提供される。これにより、１Ｇｂｉｔ以上の高集
積度の強誘電体メモリが実現可能になる。

【００６８】また、、飽和抗電界値が３０ｋＶ/ｃｍか
ら７０ｋＶ/ｃｍの範囲にある強誘電体薄膜が提供され
る。これにより、２００ｎｍ以下の薄膜においてバルク
並みの抗電界が得られるために、強誘電体メモリの書き
換えが低電圧において容易に行なうことができるように
なる。

【００６９】さらに、１．５Ｖ以上の印加電圧によって
ＤＥヒステリシス特性が飽和する強誘電体薄膜が提供さ
れる。これにより、１．５Ｖ程度という低駆動電圧の強
誘電体メモリが実現可能になる。

【００７０】また、ＤＥヒステリシス特性において、反
転電荷量／非反転電荷量の比が５から１２の範囲にある
強誘電体薄膜が提供されることにより、集積度ならびに
駆動電圧という性能に、消費者にとって重要である消費
電力という性能を加えて、強誘電体メモリを任意に設計
することが可能になる。

【００７１】強誘電体メモリにデータが書き込まれた
後、残留分極値および抗電界値の変化が少なく、データ
読み出しが正常に行われることを保証する。強誘電体メ
モリの実際の動作環境を包含する条件にてインプリント
特性を測定しているので、実用上十分のインプリント特
性を有する強誘電体メモリが実現可能になる。

【００７２】原点に関して対称なＤＥヒステリシス特性
を有する強誘電体薄膜が提供されることにより、両極性
において等しい書き込み・読み出し条件を持つ強誘電体
メモリが実現可能になる。

【００７３】グレインサイズが１５ｎｍ以上３００ｎｍ
以下の微細構造からなる薄膜が提供されることにより、
強誘電体メモリの集積度の膜構造面からの制約を１μｍ
以下のピッチまで可能にし、１Ｇｂｉｔ以上の集積度を
もつ強誘電体メモリを実現可能にするする。

【００７４】強誘電体薄膜の全体あるいはその一部にお
いて、上下電極間に渡ってほぼ完全につながった結晶構
造を有する強誘電体薄膜が提供される。これにより、強
誘電体薄膜の上下電極間に渡ってアモルファス物質によ
って結晶がさえぎられない部分が少なくとも一部分存在
するために、膜厚に依存しない強誘電特性を示す強誘電
体メモリの実現が可能になる。

【００７５】電界耐圧強度値が少なくとも１．５ＭＶ/
ｃｍである強誘電体薄膜が提供される。これにより、極
薄膜において電界耐圧に優れた強誘電体メモリの実現を
可能にする。駆動サイクルに依存せずに再現性ある強誘
電特性を持って駆動できる強誘電体薄膜の実現が可能に
なる。

【００７６】ゾルゲル法において、少なくとも１回のゾ
ルゲル溶液の塗布によって少なくとも一層の酸化物薄膜
の成膜を行う際に、各層の成膜毎に、乾燥工程あるいは
／および仮焼成工程を有する酸化物薄膜の製造方法が提
供される。これにより、ゾルゲル溶液から水分の除去が
行われ、酸化物薄膜の結晶化の前にアモルファス状態が
現出される。

【００７７】乾燥工程における乾燥温度が、ゾルゲル溶
液からの水分の蒸発が進行する１００℃から有機物の分
解が進行する温度までの領域にある製造方法が提供され
る。これにより、有機物の分解が進行するに先立って、
ゾルゲル溶液を十分に加水分解できる。

【００７８】仮焼成温度がゾルゲル溶液中の有機物の分
解が進行する温度から強誘電体薄膜あるいは酸化物薄膜
の結晶化の進行する温度までの領域にある製造方法が提
供される。これにより、各層が一体になり、かつ、結晶
化のための初期核が発生する。

【００７９】最後の層の成膜において、結晶化の完了す
る温度領域において本焼成を行なう製造方法が提供され
る。これにより、良好な柱状結晶構造を持つ薄膜が形成
される。結晶化のための初期核の形成されたアモルファ
ス薄膜から結晶薄膜へと成長させることが可能になり、
グレインサイズが小さく緻密な柱状構造の薄膜が形成さ
れる。

【００８０】最初の層の成膜において、その後の層の成
膜における成膜条件とは異なる成膜条件を設けることに
よって、その後に成膜される層に対して結晶核の働きを
するシード層を形成する製造方法が提供される。これに
より、薄膜中の組成の変動、ならびに、それに伴う特性
の変動が抑制される。

【００８１】シード層を結晶化させる焼成工程が含まれ
る製造方法が提供される。これにより、グレインサイズ
が小さく緻密な柱状構造を持ち、その後に成膜される層
に対して結晶核の働きをするシード層が形成される。

【００８２】乾燥温度を変化させることによって、グレ
インサイズあるいは／および結晶配向性を制御する製造
方法が提供される。加水分解が完全に行われる乾燥温度
においては、ランダム配向を持つ細い柱状構造の薄膜が
形成され、加水分解が不完全な乾燥温度においては、配
向が下部電極の影響を受け、また、太い柱状構造の薄膜
が形成される。

【００８３】結晶性に優れ、良好な柱状構造を持ち、バ
ルク強誘電体と同等の強誘電特性を示す強誘電体薄膜の
製造が可能になる。

【００８４】ポストアニール温度がキュリー転移点以上
の温度である製造方法が提供される。これにより、強誘
電体薄膜を一度常誘電体することによって、原点に対称
なＤＥヒステリシス特性を持つ強誘電体薄膜の製造を可
能にする。

【００８５】残留分極値および抗電界値が、強誘電体薄
膜の膜厚にほぼ依存しない製造方法が提供される。これ
により、薄膜中のアモルファス領域に影響されない、バ
ルクＰＺＴと同様の強誘電特性を有する強誘電体薄膜が
実現される。

【図面の簡単な説明】

【図１】第１の実施形態の強誘電体薄膜キャパシタの要
部概略断面図である。

【図２】第１の実施形態のＰＺＴゾルゲル溶液の示唆熱
分析結果を示す図である。

【図３】第１の実施形態のＰＺＴ薄膜の成膜の際のスピ
ンコーターの回転数と膜厚の関係を示す図である。

【図４】（ａ）は、シード層なし−比較例のＰＺＴ薄膜
のＸＲＤパターンを示す図であり、（ｂ）は、シード層
あり−実施例１のＰＺＴ薄膜のＸＲＤパターンを示す図
である。

【図５】実施例１のＰＺＴ薄膜の表面モフォロジーを示
すＳＥＭ写真である。

【図６】（ａ）は、比較例のＰＺＴ薄膜のＤＥヒシテリ
シスを示す図であり、（ｂ）は、実施例１のＰＺＴ薄膜
のＤＥヒシテリシスを示す図である。

【図７】（ａ）は比較例のＰＺＴ薄膜のオージェ分析結
果を示す図であり、（ｂ）は実施例１のＰＺＴ薄膜のオ
ージェ分析結果を示す図であり、（ｃ）は実施例１の下
部電極にＰｔを用いたＰＺＴ薄膜のオージェ分析結果を
示す図である。

【図８】第３の実施形態のＰＺＴ薄膜のＸＲＤパターン
を示す図である。

【図９】第３の実施形態のＰＺＴ薄膜の表面モフォロジ
ーを示すＳＥＭ写真である。

【図１０】（ａ）−（ｃ）および（ｅ）は、第４の実施
形態のシード層ありのＰＺＴ薄膜のＤＥヒシテリシスを
示す図であり、（ｄ）は、で比較例のＰＺＴ薄膜のＤＥ
ヒシテリシスを示す図である。

【図１１】第１の実施形態および第４の実施形態のＰＺ
Ｔ薄膜の膜厚をパラメータとしたＤＥヒシテリシス特性
を取るために印加するパルス電界に対する強誘電特性を
示す図であり、（ａ）は残留分極を、（ｂ）は抗電界を
示す図である。

【図１２】（ａ）は、第５の実施形態のＰＺＴ薄膜のイ
ンプリント特性を示す図であり、（ｂ）は、第６の実施
形態のＰＺＴ薄膜のインプリント特性を示す図である。

【図１３】第５の実施形態のＰＺＴ薄膜のインプリント
特性を説明する図である。

【図１４】第６の実施形態のＰＺＴ薄膜の減圧アニール
効果を示すＸＲＤパターンである。

【図１５】第６の実施形態のＰＺＴ薄膜のＤＥヒシテリ
シス特性を示す図である。

【図１６】第７の実施形態の種々のＺｒ/Ｔｉを持つＰ
ＺＴ薄膜のＤＥヒシテリシス特性を示す図である。

【図１７】第７の実施形態の種々のＺｒ/Ｔｉを持つＰ
ＺＴ薄膜において、（ａ）はＤＥヒシテリシス特性を取
るために印加するパルス電圧と残留分極値の関係を示す
図であり、（ｂ）はＤＥヒシテリシス特性を取るために
印加するパルス電圧とＳ/Ｎ比の関係を示す図である。

【図１８】（ａ）は第８の実施形態のＰＺＴ薄膜の電流
−電圧特性の測定原理図であり、（ｂ）はＰＺＴ薄膜の
電流−電圧特性図である。

【図１９】第８の実施形態のＰＺＴ薄膜の分極疲労特性
図である。

【符号の説明】

１Ｓｉ（１００）単結晶基板２ＳｉＯ₂絶縁体層３下部電極４ＰＺＴ薄膜５上部電極

───────────────────────────────────────────────────── フロントページの続き (72)発明者長澤豊大阪府大阪市阿倍野区長池町22番22号シャープ株式会社内Ｆターム(参考） 4G031 AA11 AA12 AA32 BA09 CA03 CA07 CA08 GA05 GA07 GA17 4G075 AA24 AA33 AA62 AA63 BB02 BB10 BD16 BD26 CA51 EC21 FC15 5G303 AA03 AA10 AB20 BA03 CA01 CB25 CB35 CB39 DA02

Claims

【特許請求の範囲】

【請求項１】一対の電極間に配置された強誘電体薄膜
であって、膜の全体あるいはその一部において、上下電
極間に渡ってほぼ完全につながった結晶構造を有するこ
とを特徴とする強誘電体薄膜。
【請求項２】請求項１記載の強誘電体薄膜がＰＺＴ
（Ｐｂ（Ｚｒ_1-XＴｉ_X）Ｏ₃）であって、該強誘電体薄
膜深さ方向のＺｒ/Ｔｉ組成比の分布が、上下電極との
境界あるいは／および薄膜表面の近傍の組成比が急激に
変化する領域を除いて、組成比の中心値に関して±２．
５％から±１０％の範囲であることを特徴とする強誘電
体薄膜。
【請求項３】ゾルゲル法による強誘電体薄膜の製造方
法であって、基板上に電極を形成する工程と、該電極上
に該その後に成膜される強誘電体薄膜層に対して結晶核
の働きをするシード層を形成する工程と、該シード層上
に強誘電体薄膜層を１層以上形成する工程とを含み、前
記シード層を形成する工程が、該層形成後に形成される
強誘電体薄膜層における強誘電体薄膜形成条件とは異な
る形成条件であることを特徴とする強誘電体薄膜の製造
方法。
【請求項４】上記シード層の形成工程において、該シ
ード層を結晶化させる焼成工程が含まれることを特徴と
する請求項３記載の強誘電体薄膜の製造方法。
【請求項５】請求項３または４記載の強誘電体薄膜の
製造方法において、ポストアニール工程を含み、ポスト
アニール温度がキュリー転移点以上の温度であることを
特徴とする強誘電体薄膜の製造方法。
【請求項６】請求項３または４記載の強誘電体薄膜の
製造方法において、減圧酸素雰囲気中アニール工程を含
むことを特徴とする強誘電体薄膜の製造方法。
【請求項７】ゾルゲル法による強誘電体薄膜の製造方
法であって、少なくとも１回のゾルゲル溶液の塗布によ
って少なくとも一層の酸化物薄膜の成膜を行う際に、各
層の成膜毎に、乾燥工程あるいは／および仮焼成工程を
有することを特徴とする請求項７記載の強誘電体薄膜の
製造方法。
【請求項８】上記仮焼成工程における仮焼成温度が、
上記ゾルゲル溶液中の有機物の分解が進行する温度から
酸化物薄膜の結晶化の進行する温度までの領域にあるこ
とを特徴とする請求項７記載の強誘電体薄膜の製造方
法。
【請求項９】上記ゾルゲル法において、最後の層の成
膜において、強誘電体薄膜の結晶化の完了する温度領域
において、さらに、本焼成を行なうことを特徴とする請
求項７記載の酸化物薄膜の製造方法。