JP2000332007A - Method and apparatus for forming dielectric film - Google Patents
Method and apparatus for forming dielectric filmInfo
- Publication number
- JP2000332007A JP2000332007A JP11171352A JP17135299A JP2000332007A JP 2000332007 A JP2000332007 A JP 2000332007A JP 11171352 A JP11171352 A JP 11171352A JP 17135299 A JP17135299 A JP 17135299A JP 2000332007 A JP2000332007 A JP 2000332007A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- forming
- ceo
- dielectric film
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【課題】Si基板上のCeO2 膜の成長においてSiO
2 層の形成やダブルドメインの形成を抑制し、結晶性の
高いCeO2 膜を形成する方法を提供する。
【解決手段】 K−セル中に金属Ceを収納し、薄膜形
成に先立って加熱することにより高純度化しておく。S
i基板17表面にCeのみを照射して、蒸発Ce原子1
8がSi基板17に衝突し、この拡散Ce原子19が基
板上を二次元的に分散して固定Ce原子20となり、単
原子層であるCe原子層21が形成される。次に、酸素
のみを供給することによって、すでに形成されているC
e原子層21の上に固定O原子24のみからなる単原子
層のO原子層25が形成される。このようなMEEモー
ドを利用して、Ce原子層21とO原子層25とを交互
に積層することにより、Si基板の(001)面上に結
晶性の高い(001)面を有するCeO2 層を形成する
ことができる。
(57) Abstract: In growing a CeO 2 film on a Si substrate, SiO 2 is used.
Provided is a method for forming a CeO 2 film having high crystallinity by suppressing the formation of two layers and the formation of a double domain. SOLUTION: A metal Ce is accommodated in a K-cell and is heated and purified before forming a thin film. S
Irradiation of Ce only onto the surface of the i-substrate 17 causes evaporation of Ce atoms 1
8 collides with the Si substrate 17, and the diffused Ce atoms 19 are two-dimensionally dispersed on the substrate to become fixed Ce atoms 20, and a Ce atomic layer 21 which is a monoatomic layer is formed. Next, by supplying only oxygen, the already formed C
On the e atomic layer 21, a mono atomic O atomic layer 25 composed of only fixed O atoms 24 is formed. By utilizing the MEE mode and alternately stacking the Ce atomic layers 21 and the O atomic layers 25, a CeO 2 layer having a highly crystalline (001) plane on the (001) plane of the Si substrate. Can be formed.
Description
【0001】[0001]
【発明の属する技術分野】本発明は、金属Ceと酸素と
を原料として、Si基板上に結晶性の高いCeO 2 膜を
形成するための形成方法及びその形成装置に関する。[0001] The present invention relates to metal Ce and oxygen.
Of CeO with high crystallinity on Si substrate TwoMembrane
The present invention relates to a forming method for forming and a forming apparatus.
【0002】[0002]
【従来の技術】近年、Si基板上に形成されるC−MO
Sデバイスの微細化、集積化の進展には著しいものがあ
る。そして、それに伴いMOSFETの一部を構成する
ゲート絶縁膜の薄膜化も強く要請されている。ゲート絶
縁膜の薄膜化が要請されるのは、以下の理由による。2. Description of the Related Art In recent years, C-MOs formed on a Si substrate have been developed.
There is a remarkable progress in miniaturization and integration of S devices. Accordingly, there is a strong demand for a thinner gate insulating film constituting a part of the MOSFET. The reason why the gate insulating film is required to be thinner is as follows.
【0003】まず、省電力を目指して動作電圧が低下し
つづけているにも関わらず、素子動作に必要な電荷量は
ほぼ一定であってさほど低減されていない。Q=CV
(Q:電荷量、C:静電容量、V:電圧)の関係によ
り、電荷量Qがほぼ一定でありながら、電圧Vが低下し
つづけるためには、ゲート絶縁膜に保持することが可能
な静電容量Cを上げざるを得ない。ここで、C=(εr
・S)/d(εr :比誘電率、S:キャパシタ面積、
d:電極間隔)であるので、静電容量Cを増大するため
には、まず、現在SiO2 により構成されているゲート
絶縁膜の膜厚dを薄くすることによって実現できる。そ
のために、現在では10nm〜15nmあるいは10n
m以下というゲート絶縁膜の薄膜化が試みられている。First, despite the fact that the operating voltage continues to decrease for the purpose of power saving, the amount of charge required for device operation is almost constant and has not been reduced so much. Q = CV
Due to the relationship of (Q: charge amount, C: capacitance, V: voltage), it is possible to hold the gate insulating film so that the voltage V keeps decreasing while the charge amount Q is almost constant. The capacitance C has to be increased. Here, C = (εr
S) / d (εr: relative permittivity, S: capacitor area,
d: electrode spacing), the capacitance C can be increased by first reducing the thickness d of the gate insulating film currently formed of SiO 2 . Therefore, at present, 10 nm to 15 nm or 10 n
Attempts have been made to reduce the thickness of the gate insulating film to less than m.
【0004】しかし、ゲート絶縁膜の薄膜化を進める
と、ゲート絶縁膜の破壊耐圧の悪化や、リーク電流の増
大という不具合が生じるおそれが出てきた。However, when the thickness of the gate insulating film is reduced, there is a possibility that the breakdown voltage of the gate insulating film is deteriorated and a leak current is increased.
【0005】そこで、最近では、ゲート絶縁膜をSiO
2 よりも高い比誘電率εr を有し、しかも、他の電気的
特性もSiO2 に劣らない特性を有する絶縁膜材料が探
索されている。すなわち、比誘電率εr を高くすること
により、厚みdをある程度厚くしても静電容量Cを高く
維持できるので、低電圧化されても必要な電荷量Qを保
持できるからである。このような観点から、現行のSi
O2 ゲート絶縁膜と同等の性能を得ることができ、か
つ、高い比誘電率と破壊耐圧を持ち、界面準位やリーク
電流が小さい新しい絶縁材料からなる絶縁膜のSi基板
上への形成方法が検討されつつある。Therefore, recently, a gate insulating film is formed of SiO.
An insulating film material having a relative dielectric constant εr higher than 2 and having other electrical characteristics not inferior to those of SiO 2 is being sought. That is, by increasing the relative dielectric constant εr, the capacitance C can be maintained high even if the thickness d is increased to some extent, so that the required electric charge Q can be maintained even when the voltage is reduced. From this point of view, the current Si
A method of forming an insulating film made of a new insulating material on a Si substrate, which can achieve the same performance as an O 2 gate insulating film, has a high relative dielectric constant and a breakdown voltage, and has a small interface state and a small leak current. Is being considered.
【0006】また、別な要請から、Si基板上にSiO
2 とは異なる絶縁体材料による絶縁膜の形成を行なう試
みもなされている。例えば第1の文献「JAPAN JOURNAL
OF APPLIED PHYSICS 35, 4987,(1996)」に開示されてい
る例では、電界効果型トランジスタのゲートに強誘電性
を持つ薄膜を用いてメモリー効果のあるトランジスタを
実現することを目的とした研究について示されている。
その検討の一つとして、ここでは、強誘電性を持つPb
Zr1-x Tix O3 (PZT)からなる薄膜(PZT
膜)の形成を試みている。しかしながら、このPZT膜
は直接Si基板上に形成することが困難であるので、P
ZT膜とSi基板との間にCeO2 などからなるバッフ
ァ層となる絶縁膜を積層している。[0006] Further, from another request, a SiO substrate is formed on a Si substrate.
Attempts have been made to form an insulating film using an insulator material different from 2 . For example, the first document "JAPAN JOURNAL
In the example disclosed in `` OF APPLIED PHYSICS 35, 4987, (1996), '' a study aimed at realizing a transistor with a memory effect by using a ferroelectric thin film for the gate of a field effect transistor. It is shown.
As one of the examinations, here, Pb having ferroelectricity
Zr 1-x Ti x O consists 3 (PZT) thin film (PZT
Film). However, since it is difficult to form this PZT film directly on a Si substrate,
An insulating film serving as a buffer layer made of CeO 2 or the like is laminated between the ZT film and the Si substrate.
【0007】また、強誘電体材料を始めとしてその他の
誘電体(例えば超伝導体)膜をSi基板上に形成するた
めにも、前述のゲート絶縁膜と同じように、比誘電率や
破壊耐圧が高く、界面準位やリーク電流が小さいという
特性を実現できるような新しい絶縁体膜のSi基板上へ
の形成方法が検討されつつある。Also, in order to form a ferroelectric material and other dielectric (eg, superconductor) films on a Si substrate, the relative dielectric constant and breakdown voltage are the same as in the case of the gate insulating film described above. A method for forming a new insulator film on a Si substrate that can realize characteristics such as low interface state and low leakage current is being studied.
【0008】そして、それらの検討においても、CeO
2 膜はバッファ層として非常に注目されている絶縁体材
料の一つである。これは以下の理由による。CeO2 の
格子定数は他の材料に比べてSiの格子定数に近く、C
eO2 とSiとの格子不整合率が−0.37%(aCeO2
=5.411Å、aSi=5.431Å)しかないからで
ある。さらに、CeO2 の結晶構造は螢石型であり、ダ
イヤモンド構造を持つSi基板に連続して結晶格子をつ
くることができる。すなわち、Siでは全ての原子が4
配位であるのに対して、CeO2 の場合は酸素原子が4
配位、Ce原子が8配位となっているという違いはある
が、面心立方格子を基本とした立方晶系であるという点
で両結晶は共通しており、両結晶は破綻なく積層するこ
とができる(酸素とCeの構成比は2:1になってい
る)。従って、Si基板上に非常に高い結晶性の薄膜を
作製することが可能となり、さらにその上に重ねて高い
結晶性を持つ強誘電体膜や超伝導体膜を形成しやすくな
る。また、CeO2 はその比誘電率が26前後と高いの
で、SiO2 に代わるあたらしいゲート絶縁膜材料とし
ての充分な可能性も持っている。[0008] In those studies, CeO
The two films are one of the insulator materials that have received much attention as buffer layers. This is for the following reason. The lattice constant of CeO 2 is closer to that of Si than other materials,
The lattice mismatch between eO 2 and Si is −0.37% (a CeO 2
= 5.411 °, a Si = 5.431 °). Furthermore, the crystal structure of CeO 2 is a fluorite type, and a crystal lattice can be continuously formed on a Si substrate having a diamond structure. That is, in Si, all atoms are 4
In the case of CeO 2 , the oxygen atom is 4
Although there is a difference that the coordination and Ce atoms are eight-coordinate, both crystals are common in that they are cubic based on a face-centered cubic lattice, and both crystals are stacked without failure. (The composition ratio of oxygen and Ce is 2: 1). Therefore, a very crystalline thin film can be formed on the Si substrate, and a ferroelectric film or a superconductor film having high crystallinity can be easily formed thereon. In addition, CeO 2 has a high relative dielectric constant of about 26, and therefore has a sufficient possibility as a new gate insulating film material in place of SiO 2 .
【0009】第1の文献以外にもSi基板上にCeO2
を形成することに関しては様々な試みが行われており、
その代表例を幾つかあげると以下の文献がある。[0009] In addition to the first document, CeO 2
Various attempts have been made to form
There are the following documents to give some typical examples.
【0010】第2の文献「JAPAN JOURNAL OF APPLIED P
HYSICS 1765,(1993)」に開示されている例では、電子線
(ELECTRON BEAM :EB)蒸着装置を備えた分子線エピ
タキシ(MOLECULAR BEAM EPITAXY:MBE)装置中にお
いて、ペレット状のCeO2焼結体にEBを照射するこ
とによってCeO2 を蒸発させ、Si基板上に結晶性の
高いCeO2 薄膜を形成している。この時、CeO2 の
蒸発と同時に酸素ガスを供給し、CeO2 薄膜の酸素欠
損による結晶性の低下を防いでいる。なお、上述の第1
の文献にあるCeO2 膜の形成もこれと同じ方法で行わ
れている。The second document "JAPAN JOURNAL OF APPLIED P"
HYSICS 1765, (1993) ", a pellet-shaped CeO 2 sintered body in a molecular beam epitaxy (MOLECULAR BEAM EPITAXY: MBE) apparatus equipped with an electron beam (ELECTRON BEAM: EB) vapor deposition apparatus. the evaporated CeO 2 by irradiating EB, to form a high CeO 2 thin film crystalline on Si substrate. At this time, simultaneously supplying oxygen gas and the evaporation of CeO 2, it is prevented reduction in crystallinity due to oxygen deficiency of CeO 2 thin film. Note that the first
The formation of a CeO 2 film described in the above document is also performed by the same method.
【0011】第3の文献「JAPAN JOURNAL OF APPLIED P
HYSICS 270, 1994」に開示されている例では、第1,第
2の文献の方法とは異なる薄膜形成方法を用いている。
ここでは、金属Ceからなるターゲットを装着した反応
性スパッタリング装置を用い、酸素ガスを供給しながら
ターゲット内のCe原子をスパッタし、Si基板上でC
eと酸素とを反応させることによってSi基板上に結晶
性の高いCeO2 薄膜を形成している。The third document "JAPAN JOURNAL OF APPLIED P"
In the example disclosed in “HYSICS 270, 1994”, a thin film forming method different from the methods of the first and second documents is used.
Here, using a reactive sputtering apparatus equipped with a target made of metal Ce, Ce atoms in the target are sputtered while supplying oxygen gas, and C
By reacting e with oxygen, a CeO 2 thin film having high crystallinity is formed on the Si substrate.
【0012】第4の文献「APPLIED PHISICS LETTERS 20
27, (1991)」に開示されている例では、上記各方法とは
さらに異なる方法によってCeO2 膜を形成している。
ここでは、外部からArFによるエキシマレーザー光を
導入することが可能なMBE装置を用い、内部に置かれ
たペレット状のCeO2 焼結体にこのレーザー光を照射
してCeO2 を蒸発させ、それと同時に酸素ガスを導入
することにより、Si基板上に結晶性の高いCeO2 薄
膜を形成している。The fourth document "APPLIED PHISICS LETTERS 20"
27, (1991), a CeO 2 film is formed by a method different from the above-mentioned methods.
Here, using an MBE apparatus capable of externally introducing excimer laser light by ArF, this laser light is irradiated on the pellet-shaped CeO 2 sintered body placed inside to evaporate CeO 2 , By simultaneously introducing oxygen gas, a highly crystalline CeO 2 thin film is formed on the Si substrate.
【0013】[0013]
【発明が解決しようとする課題】しかしながら、上記各
文献における結晶性CeO2 薄膜の形成においては以下
に示すような幾つかの不具合がある。However, in the formation of the crystalline CeO 2 thin film in each of the above documents, there are some disadvantages as described below.
【0014】ただし、以下の記載においては、(00
1)面という時は結晶学上{001}面として表される
結晶面群を代表的に表すものとする。(011),(1
11)という時も同様である。また、(001)基板又
は膜,(011)基板又は膜,(111)基板又は膜と
いう時は、それぞれ主面が(001)面,(011)
面,(111)面である基板又は膜をいうものとする。However, in the following description, (00
The 1) plane is representative of a group of crystal planes represented as {001} planes in crystallography. (011), (1
The same applies to 11). Further, when referring to the (001) substrate or film, the (011) substrate or film, or the (111) substrate or film, the main surface is the (001) plane or the (011) plane, respectively.
Plane or a (111) plane substrate or film.
【0015】まず、第1および第2の文献にある例で
は、ペレット状のCeO2 をEBで加熱させて蒸発させ
ることにより、酸素とCeが同時に供給されてしまう。
すなわち、Si基板表面にはCeと酸素とが同時に到達
することになり、CeO2 と同時にSiO2 も形成され
てしまう。SiO2 が形成されてしまった場合、SiO
2 は一般にアモルファス構造を有しているので、界面構
造の結晶性の急峻性が低下し平坦性も悪くなる。また、
SiO2 膜の形成後、素子として動作させようとした場
合、せっかく比誘電率が高いCeO2 膜を形成している
にも関わらず、加えた電圧がより低い比誘電率を持つS
iO2 膜に集中することになる。その結果、ゲート絶縁
膜としての機能を確保するに足る電荷量を蓄積すること
が困難である。さらに、このようなSiO2 が混在した
CeO2 膜を強誘電体膜や超伝導体膜のバッファ層とし
て用いた場合にも、必要な電圧を強誘電体層や超伝導体
層に印加することが困難である。First, in the examples in the first and second documents,
Is a pellet of CeOTwoIs heated by EB to evaporate
As a result, oxygen and Ce are supplied simultaneously.
That is, Ce and oxygen reach the Si substrate surface at the same time.
CeOTwoAt the same time, SiOTwoAlso formed
Would. SiOTwoIs formed, SiO
TwoGenerally has an amorphous structure,
The sharpness of the crystallinity of the structure decreases, and the flatness also deteriorates. Also,
SiOTwoAfter the film is formed, if you try to operate as an element
, CeO with high relative permittivityTwoForming a film
Nevertheless, when the applied voltage has a lower relative dielectric constant,
iOTwoYou will concentrate on the membrane. As a result, the gate insulation
Accumulate enough charge to secure the function as a film
Is difficult. Further, such SiOTwoMixed
CeOTwoThe film is used as a buffer layer for ferroelectric or superconductor films.
The required voltage can be applied to the ferroelectric layer or superconductor
It is difficult to apply to the layer.
【0016】第2の文献にある例では、(111)Si
基板の上には(111)CeO2 膜を形成することが可
能であるが、(001)Si基板の上には(001)C
eO 2 膜が形成できず、(011)CeO2 膜しか形成
されていない。すなわち、いくら格子定数が近くとも、
両者の面方位がくい違っているために、格子歪みの発生
を抑え、欠陥の発生を抑える効果が全く期待できない。
しかも、実際には、同じ(011)CeO2 膜であって
もSi基板の主面上で互いに90°の角度で回転対称と
なる2つの結晶が混在した多結晶構造となっているの
で、平滑で均一な単結晶薄膜を得ることは困難である。In the example in the second document, (111) Si
(111) CeO on the substrateTwoCan form a film
Although (001) Si substrate has (001) C
eO TwoA film could not be formed and (011) CeOTwoOnly film formation
It has not been. That is, no matter how close the lattice constant is,
Lattice distortion occurs due to the difference in plane orientation between the two
And the effect of suppressing the occurrence of defects cannot be expected at all.
Moreover, actually, the same (011) CeOTwoA membrane
Are also rotationally symmetric at a 90 ° angle to each other on the main surface of the Si substrate.
Has a polycrystalline structure in which two crystals
Therefore, it is difficult to obtain a smooth and uniform single-crystal thin film.
【0017】第5の文献「JAPAN JOURNAL OF APPLIED P
HYSICS 31, L1736, (1992)」は、この理由について解説
している。すなわち、高真空中で形成されるSi結晶の
表面の(001)面上の2×1再構成構造上に現れるダ
ングリングボンド(末端未結合手、浮遊未結合手)と、
CeO2 結晶の(011)面内の酸素原子の位置とが近
いので、両者の(001)面同士で連続するよりも、S
i結晶の(001)面とCeO2 の(011)面とが連
続する方が安定性が高いことによると考えられている。The fifth document "JAPAN JOURNAL OF APPLIED P"
HYSICS 31, L1736, (1992) "explains this reason. That is, dangling bonds (terminal dangling bonds, floating dangling bonds) appearing on a 2 × 1 reconstructed structure on the (001) plane of the surface of the Si crystal formed in a high vacuum;
Since the position of the oxygen atom in the (011) plane of the CeO 2 crystal is close, S
It is considered that the stability is higher when the (001) plane of the i-crystal and the (011) plane of CeO 2 are continuous.
【0018】第4の文献にある例では、(111)Si
基板のに非常に結晶性の高い(111)CeO2 膜を形
成することが可能であることが示されている。この例で
は、結晶成長中に反射型高エネルギー電子線回折(Refl
ection High Energy Electron Diffraction :RHEE
D)観察において、その回折パターン強度の振動(RH
EED振動)が見られる。このRHEED振動の発生
は、結晶の成長が二次元的であり、高い表面平滑性を持
ち、層毎に進行しているということを表している。断面
TEMによる観察でも大きな欠陥の存在はほとんど観測
されず、SiとCeO2 の界面でのSiO2 の形成も見
えない。しかしながら、この例でもSi結晶の(00
1)面上でのCeO2 結晶の(001)面の形成は報告
されていない。In the example in the fourth document, (111) Si
It is shown that it is possible to form a (111) CeO 2 film having a very high crystallinity on a substrate. In this example, reflection high energy electron diffraction (Refl.
ection High Energy Electron Diffraction: RHEE
D) In the observation, the vibration of the diffraction pattern intensity (RH)
EED vibration) is seen. The occurrence of the RHEED oscillation indicates that the crystal growth is two-dimensional, has high surface smoothness, and progresses for each layer. Even when observed by a cross-sectional TEM, the presence of a large defect is hardly observed, and formation of SiO 2 at the interface between Si and CeO 2 is not seen. However, also in this example, the (00)
1) The formation of the (001) plane of the CeO 2 crystal on the plane has not been reported.
【0019】第6の文献「JAPAN JOURNAL OF APPLIED P
HYSICS 29, L1199, (1990)」は、このことについて開示
している。すなわち、この系においてもCeと酸素が同
時に供給されることになるので(001)Si基板の上
には、(011)CeO2 膜が形成されてしまうのであ
る。The sixth document "JAPAN JOURNAL OF APPLIED P"
HYSICS 29, L1199, (1990) "discloses this. That is, also in this system, Ce and oxygen are supplied simultaneously, so that a (011) CeO 2 film is formed on the (001) Si substrate.
【0020】第3の文献にある例においても、第2,第
4の文献と同様に、Si基板の(111)面上に非常に
結晶性の高いCeO2 の(111)を形成している。こ
の例にあげられている方法では、供給原料として金属C
eを用いているのでSi基板界面にCeだけを供給して
SiO2 の形成を抑制することに成功している。しかし
ながら、高い結晶性のCeO2 膜を得るために必要とな
る金属Ce単独の層の厚さが5nmと厚い。従って、ト
ランジスタのゲート絶縁膜としての利用を考える場合、
厚い金属層が存在してしまうことになり、素子の動作上
重大な問題がある。また、やはりこの例においても(0
01)Si基板上での(001)CeO 2 膜の形成は報
告されていない。その理由は、同文献中には記載されて
いないが、5nm程度の厚い金属Ce層が存在している
場合には、Si基板の結晶構造に関する情報を伝達して
同じ面方位を持つCeO2 結晶を形成することが困難で
あることによると考えられる。In the example described in the third document, the second and
4, very similar to the (111) plane of the Si substrate
Highly crystalline CeOTwo(111) is formed. This
In the method described in the example of
Since only e is used, only Ce is supplied to the Si substrate interface.
SiOTwoHas been successfully suppressed. However
While high crystalline CeOTwoNeeded to get the membrane
The thickness of the metal Ce layer alone is as thick as 5 nm. Therefore,
When considering the use of a transistor as a gate insulating film,
The presence of a thick metal layer will cause device operation
There is a serious problem. Also in this example, (0
(001) CeO on Si substrate TwoFilm formation is reported
Not reported. The reason is described in the document.
No, but a thick metal Ce layer of about 5 nm exists
In this case, transmit information about the crystal structure of the Si substrate
CeO with the same plane orientationTwoDifficult to form crystals
Probably due to something.
【0021】本発明の目的は、Si基板の上に結晶性の
高い単結晶のCeO2 膜を形成するための形成方法及び
その形成装置を提供することにある。An object of the present invention is to provide a forming method and a forming apparatus for forming a single crystal CeO 2 film having high crystallinity on a Si substrate.
【0022】[0022]
【課題を解決するための手段】まず、本発明に係るCe
O2 膜の形成方法に到達するために行なった考察につい
て説明する。First, Ce according to the present invention is used.
Considerations made to reach the method for forming the O 2 film will be described.
【0023】(001)Si基板の上には(011)C
eO2 膜しか形成できず、(001)CeO2 膜が形成
できない理由についていは、上述の第5の文献に開示さ
れている。その詳細について、以下に説明する。On the (001) Si substrate, (011) C
The reason why only the eO 2 film can be formed and the (001) CeO 2 film cannot be formed is disclosed in the above-mentioned fifth document. The details will be described below.
【0024】図8は、Si基板の(001)面上へのC
eO2 結晶のエピタキシャル状態を示す図であって、第
5の文献中の図2に相当する図である。同図において、
大きな白丸はCe原子1を、中ぐらいの斜線付丸はSi
原子2を、小さな白丸は酸素原子3をそれぞれ示す。S
i基板の表面には単位胞4を有するSi結晶の(00
1)面が現れている。この単位胞4の1つの辺は[10
0]方向に平行であり、単位胞4の他の辺は[010]
方向に平行である。言い換えると、図8の紙面をSi結
晶の結晶面(001)に平行な面と規定すると、Si結
晶のx軸,y軸は紙面内に存在しており、Si結晶のz
軸は紙面に垂直である。一方、Si結晶の(001)面
と整合するCeO2 結晶としては、同図に示す単位胞5
又は単位胞6で表される2つの結晶が同じ確率で生成さ
れる。各単位胞5,6の各1つの辺は[100]方向
(つまりx軸方向)に平行であり、他の辺は[011]
方向(つまりy軸に対して45°傾いた方向)に平行で
ある。そして、単位胞5のx軸と単位胞6のx軸とは互
いに直交しており、単位胞5の[011]方向と単位胞
6の[011]方向とは互いに直交している。言い換え
ると、単位胞5と単位胞6とは図8の紙面に垂直な軸の
回りに90°だけ回転移動させた関係にある。なお、各
単位胞5,6のy軸及びz軸は図8の紙面から45°傾
いている。FIG. 8 is a graph showing the relationship between C and C on the (001) plane of the Si substrate.
a diagram showing an epitaxial state of eO 2 crystals, which corresponds to FIG 2 in the fifth literature. In the figure,
Large open circles represent Ce atom 1, medium shaded circles represent Si
The atom 2 indicates a small atom, and the small white circle indicates an oxygen atom 3. S
(00) of the Si crystal having the unit cell 4 on the surface of the i-substrate.
1) The surface is appearing. One side of this unit cell 4 is [10
0] direction, and the other side of the unit cell 4 is [010]
Parallel to the direction. In other words, if the paper plane of FIG. 8 is defined as a plane parallel to the crystal plane (001) of the Si crystal, the x axis and the y axis of the Si crystal exist in the paper plane, and the z
The axis is perpendicular to the plane of the paper. On the other hand, as a CeO 2 crystal that matches the (001) plane of the Si crystal, the unit cell 5 shown in FIG.
Alternatively, two crystals represented by the unit cell 6 are generated with the same probability. One side of each unit cell 5, 6 is parallel to the [100] direction (that is, the x-axis direction), and the other side is [011].
The direction is parallel to the direction (that is, the direction inclined by 45 ° with respect to the y-axis). The x axis of the unit cell 5 and the x axis of the unit cell 6 are orthogonal to each other, and the [011] direction of the unit cell 5 and the [011] direction of the unit cell 6 are orthogonal to each other. In other words, the unit cell 5 and the unit cell 6 are in a relationship of being rotated by 90 ° around an axis perpendicular to the paper surface of FIG. Note that the y-axis and z-axis of each unit cell 5, 6 are inclined by 45 ° from the plane of FIG.
【0025】同図に示すように、CeO2 の(011)
面においては、O原子1がSi結晶中のSi原子列の中
間部分の上方に位置している。Si結晶の格子構造の
[100]方向に沿って一次元的に見た場合、つまり紙
面に垂直な方向から見た場合、このO原子1の位置は、
Si基板の最表面の2×1再構成構造に現れるダングリ
ングボンドの位置と非常に近い。その結果、Si基板上
に同時に供給されたCeとO(酸素)とは、CeO2 結
晶の(001)面を形成するよりも、CeO2 の(01
1)面を形成しやすいことになる。そして、Si基板上
にCeO2 結晶の(011)面が形成される場合、同図
に示すように、単位胞5と単位胞6という互いに回転対
称関係にある2つの結晶構造が同等の確率で現れること
になる。従って、Si基板上にCeO2 結晶のエピタキ
シャル成長を行なった場合、2つの異なる方位を有する
2つの結晶がドメインを作って混在し、全体として多結
晶のCeO2 膜が形成される。As shown in the figure, (011) of CeO 2
In the plane, O atom 1 is located above the middle part of the Si atom row in the Si crystal. When viewed one-dimensionally along the [100] direction of the lattice structure of the Si crystal, that is, when viewed from a direction perpendicular to the paper surface, the position of the O atom 1 is
It is very close to the position of the dangling bond appearing in the 2 × 1 reconstructed structure on the outermost surface of the Si substrate. As a result, the supplied simultaneously on the Si substrate Ce and O (oxygen), the CeO 2 crystal (001) than to form a surface of CeO 2 (01
1) The surface is easily formed. Then, when the (011) plane of the CeO 2 crystal is formed on the Si substrate, as shown in the figure, two unit cells 5 and 6 having a rotationally symmetric relationship with each other have the same probability. Will appear. Therefore, when a CeO 2 crystal is epitaxially grown on a Si substrate, two crystals having two different orientations form domains and are mixed to form a polycrystalline CeO 2 film as a whole.
【0026】図9は、上記第5の文献に記載されている
もので、CeO2 膜に2つのドメインが混在する状態を
高分解能走査型トンネル電子顕微鏡(High Resolution
Transmission Electron Microscopy:HRTM)で観察
して得られた顕微鏡写真図である。同図に示すように、
同図の横方向に平行なx軸[100]を有するドメイン
CrAと、同図の縦方向に平行なx軸[100]を有する
ドメインCrBとが混在しており、各ドメインCrA,CrB
のサイズは10nm〜50nmである。FIG. 9 shows a state in which two domains are mixed in a CeO 2 film by using a high-resolution scanning tunneling electron microscope (High Resolution Scanning Tunneling Electron Microscope).
It is a microscope photograph figure obtained by observing by Transmission Electron Microscopy (HRTM). As shown in the figure,
A domain CrA having an x-axis [100] parallel to the horizontal direction in the same figure and a domain CrB having an x-axis [100] parallel to the vertical direction in the same figure are mixed, and the respective domains CrA and CrB are provided.
Has a size of 10 nm to 50 nm.
【0027】図7は、(100)Si基板8の上に形成
された(011)CeO2 膜9中に2種類のCeO2 結
晶のドメインが形成されている状態を示す模式断面図で
ある。FIG. 7 is a schematic sectional view showing a state in which domains of two kinds of CeO 2 crystals are formed in the (011) CeO 2 film 9 formed on the (100) Si substrate 8.
【0028】次に、(111)Si基板の上に(11
1)CeO2 結晶を形成する過程を考える。この時のS
i結晶とCeO2 結晶の構造については、上述の第6の
文献に開示されている。図10(a)〜(c)は、同文
献中の図4に相当する図であって、Si基板の(00
1)面,(111)面及び(110)面にそれぞれエピ
タキシャル成長するCeO2 結晶の方位を示す図であ
る。図10(a)は、第5の文献と同様に、Si基板の
(001)面上に膜面の方位が(011)面であるCe
O2 結晶の2種類のドメインが形成されることを表して
いる。一方、図10(c)は、(011)Si基板の上
には(011)CeO2 膜と(111)CeO 2 膜とが
形成可能であることを表している。Next, (11) is placed on the (111) Si substrate.
1) CeOTwoConsider the process of forming a crystal. S at this time
i-crystal and CeOTwoRegarding the structure of the crystal,
It is disclosed in the literature. FIGS. 10A to 10C show the same sentence.
FIG. 5 is a view corresponding to FIG.
1), (111) and (110)
CeO grows in the axialTwoFIG. 3 is a diagram showing the orientation of a crystal.
You. FIG. 10 (a) shows, similarly to the fifth document, the Si substrate.
Ce in which the orientation of the film plane is the (011) plane on the (001) plane
OTwoRepresenting the formation of two types of crystal domains
I have. On the other hand, FIG. 10 (c) shows the top of the (011) Si substrate.
Contains (011) CeOTwoMembrane and (111) CeO TwoMembrane
It indicates that it can be formed.
【0029】ここで、図10(b)に示すように、(1
11)Si基板の上には(111)CeO2 膜が成長し
やすく、格子不整合も小さい。このとき、CeO2 結晶
の構造は、厳密には基板面と垂直な方向にCeのみから
なる層と酸素のみからなる層が交互に積層されたものと
なっているが、両層の層間距離は非常に近いので、近似
的には共通の面内に2つの原子が混在しているとみなす
ことができる。したがって、Ce原子とO原子という2
種類の原子のうち一方の種類の原子を排除して他方の種
類の原子のみからなる層を形成するエネルギーは、いず
れの種類の原子の層についても大きくない。すなわち、
Si基板上にCe原子とO原子とが同時に供給される場
合にも、(111)CeO2 膜を形成することができ、
これとは異なる面方位を有するCeO2 膜が形成される
ことはないといってよい。Here, as shown in FIG.
11) The (111) CeO 2 film is easily grown on the Si substrate, and the lattice mismatch is small. At this time, strictly speaking, the structure of the CeO 2 crystal is such that layers composed only of Ce and layers composed only of oxygen are alternately laminated in a direction perpendicular to the substrate surface. Since they are very close, it can be approximately considered that two atoms are mixed in a common plane. Therefore, Ce atom and O atom
The energy for excluding one type of atom from the types of atoms to form a layer consisting of only the other type of atoms is not large for any type of atomic layer. That is,
Even when Ce and O atoms are simultaneously supplied on the Si substrate, a (111) CeO 2 film can be formed,
It can be said that a CeO 2 film having a different plane orientation is not formed.
【0030】しかるに、(111)面はダイヤモンド構
造を有する結晶中の最稠密面であるので、(111)面
上には最も多くのSiダングリングボンド(未結合手)
が存在している。このSi基板の表面上にO原子とCe
原子とを同時に供給すると、Si基板の表面上にCeO
2 結晶だけでなくSiO2 層も形成されることになる。
従って、結晶性の悪化や比誘電率の低下を招くおそれが
ある。However, since the (111) plane is the densest plane in the crystal having the diamond structure, the most Si dangling bonds (unbonded hands) are formed on the (111) plane.
Exists. O atoms and Ce on the surface of this Si substrate
When atoms are supplied simultaneously, CeO is deposited on the surface of the Si substrate.
Not only two crystals but also a SiO 2 layer will be formed.
Therefore, there is a possibility that the crystallinity is deteriorated and the relative permittivity is lowered.
【0031】なお、第1,第3,第4,第6の各文献で
は、形成したCeO2 薄膜の結晶性をX線によって評価
している。それらのうちで最も小さな半値全幅(Full W
idthof Half Maximum:FWHM)の回折ピークを示し
ているのは、第4の文献のものであるが、それでも半値
全幅が3500 arc sec. と大きい。また、他の文献で
得られている半値全幅はそれを大きく上回る。これは、
Si結晶とCeO2 結晶との格子不整合率が−0.37
%しかないことを考えると非常に悪い値であると考えら
れる。例えば、GaAsに対して0.26%の格子不整
合率(aGaAs=5.6533、aZnSe=5.668)を
持つZnSeのFWHMが300 arc sec. 以下である
(ただし、2θ軸固定,ω軸走査のロッキングカーブの
場合)。各文献で得られている半値前幅の値はω−2θ
(θ−2θ)両軸走査によって得られている値であるの
で、その半分がω軸走査の値と等価であるとしてもおよ
そ6倍の違いがある。すなわち各文献において形成され
ているCeO2 膜は、TEMを用いて観察されるような
局所的なレベルでは平滑で欠陥が少ないように見えてい
ても、X線ビームのスポット径の範囲に亘って格子の乱
れ・欠陥等不規則性が大きく、化合物半導体で用いられ
る結晶と比較した場合、その結晶性はかなり劣ると考え
られる。このようにCeO2 膜の結晶性が低いというこ
とも、両者の間にSiO2 層を形成してしまう要因の一
つと考えられる。すなわち、すでに形成されたCeO2
層で格子が乱れている場合、その部分を酸素(O)原子
が透過しやすくなり、Si基板の表面に供給される酸素
原子の量が増える。また、Si基板の表面部分において
も直上のCeO2 層の結晶格子が乱れた部分にはダング
リングボンドが多く存在するので、そこに酸素が結合し
やすくなってSiO2 層の形成が促進される。In each of the first, third, fourth and sixth documents, the crystallinity of the formed CeO 2 thin film is evaluated by X-rays. The smallest full width at half maximum (Full W
Although the diffraction peak of idthof Half Maximum (FWHM) is shown in the fourth document, the full width at half maximum is still as large as 3500 arc sec. Also, the full width at half maximum obtained in other documents greatly exceeds that. this is,
The lattice mismatch between the Si crystal and the CeO 2 crystal is -0.37
Considering that there is only%, it is considered to be a very bad value. For example, the FWHM of ZnSe having a lattice mismatch rate of 0.26% with respect to GaAs (a GaAs = 5.6533, a ZnSe = 5.668) is 300 arc sec. Or less (however, 2θ-axis fixed, In the case of a rocking curve for ω-axis scanning). The value of the half width before half obtained in each document is ω-2θ
(Θ−2θ) Since the value is obtained by biaxial scanning, there is a difference of about 6 times even if half of the value is equivalent to the value of ω axis scanning. That is, even if the CeO 2 film formed in each document appears to be smooth and has few defects at a local level as observed using a TEM, the CeO 2 film covers the range of the spot diameter of the X-ray beam. It has large irregularities such as lattice disorder and defects, and is considered to be considerably inferior in crystallinity as compared with crystals used in compound semiconductors. The low crystallinity of the CeO 2 film is considered to be one of the causes of forming an SiO 2 layer between the two . That is, the already formed CeO 2
When the lattice is disturbed in the layer, oxygen (O) atoms easily pass through the portion, and the amount of oxygen atoms supplied to the surface of the Si substrate increases. Further, also in the surface portion of the Si substrate, there are many dangling bonds in the portion where the crystal lattice of the CeO 2 layer directly above is disturbed, so that oxygen is easily bonded there and the formation of the SiO 2 layer is promoted. .
【0032】本発明者は、以上の考察から、(001)
Si基板の上にCeと酸素とを交互に供給し、しかもC
e及び酸素の供給量を制御することで、(001)Si
基板の上に単原子層のCe原子層とO原子層とを積層し
ていけば、ダブルドメインを有する(011)CeO2
膜は形成されることがなく、単結晶の(001)CeO
2 膜を形成することができることを想到するに至った。
すなわち、螢石構造を有する(001)CeO2 膜の結
晶成長においては、結晶格子中でCe原子だけが存在す
る層と酸素原子だけが存在する層とが等間隔で交互に繰
返し現れることに着目したのである。Based on the above considerations, the present inventor (001)
Ce and oxygen are alternately supplied on the Si substrate, and C
By controlling the supply amounts of e and oxygen, (001) Si
If a monoatomic Ce atomic layer and an O atomic layer are laminated on a substrate, a (011) CeO 2 having a double domain is obtained.
No film is formed, and single-crystal (001) CeO
We have come to think that two films can be formed.
In other words, in the crystal growth of the (001) CeO 2 film having a fluorite structure, a layer in which only Ce atoms and a layer in which only oxygen atoms exist alternately appear at regular intervals in the crystal lattice. It was done.
【0033】以下、以上の考察から導かれた本発明につ
いて説明する。Hereinafter, the present invention derived from the above considerations will be described.
【0034】本発明の誘電体膜の形成方法は、金属Ce
を原料に用い、エピタキシ法を用いて、Si基板上にC
eO2 膜を形成する方法である。The method of forming a dielectric film according to the present invention uses metal Ce.
Is used as a raw material, and C is formed on a Si substrate by epitaxy.
This is a method for forming an eO 2 film.
【0035】この方法により、Ceを酸素に先駆けて独
立にSi基板表面に供給することが可能になるので、S
i基板の表面におけるSiO2 層の形成を抑制すること
ができる。例えば、K−セル,バルブドクラッキングセ
ルを使って金属Ceを蒸発・供給することにより、5nm
/分以下の堆積速度でCe層を堆積させることができ
る。その結果、数原子層(5Å)以下の精度で、膜厚を
制御することができるので、所望の面方位を有するCe
O2 膜を形成することが可能になる。According to this method, Ce can be independently supplied to the surface of the Si substrate prior to oxygen.
The formation of the SiO 2 layer on the surface of the i-substrate can be suppressed. For example, by evaporating and supplying metal Ce using a K-cell and a valved cracking cell, 5 nm
The Ce layer can be deposited at a deposition rate of less than / min. As a result, since the film thickness can be controlled with an accuracy of several atomic layers (5 °) or less, Ce having a desired plane orientation can be obtained.
It becomes possible to form an O 2 film.
【0036】上記誘電体膜の形成方法において、上記S
i基板の主面が(001)面である場合には、上記Ce
O2 膜の膜面を(001)面とすることができので、膜
面が(011)面であるCeO2 膜を形成する場合に発
生するダブルドメインの発生を確実に抑制することがで
き、結晶性の高いCeO2 膜を形成することができる。In the above method for forming a dielectric film, the S
When the main surface of the i-substrate is the (001) plane, the above Ce
Since the film surface of the O 2 film can be a (001) surface, it is possible to reliably suppress the generation of double domains that occur when a CeO 2 film having a (011) film surface is formed, A CeO 2 film with high crystallinity can be formed.
【0037】上記誘電体膜の形成方法において、上記S
i基板の直上に、少なくとも1原子層のCe層を形成す
ることにより、Si基板上にSiO2 層が形成されるの
をより確実に抑制することができる。In the method for forming a dielectric film, the S
By forming at least one atomic layer of the Ce layer directly on the i-substrate, the formation of the SiO 2 layer on the Si substrate can be suppressed more reliably.
【0038】上記誘電体膜の形成方法において、上記S
i基板の直上の少なくとも1原子層のCe層の上に、単
原子層のO層と単原子層のCe層とを交互に繰り返すよ
うに成長させることにより、膜面が(011)面である
CeO2 膜が形成されるのを確実に抑制することができ
る。In the method for forming a dielectric film, the S
By growing a monoatomic O layer and a monoatomic Ce layer alternately and repeatedly on at least one atomic layer of Ce layer immediately above the i-substrate, the film surface is the (011) plane. The formation of the CeO 2 film can be reliably suppressed.
【0039】上記誘電体膜の形成方法において、上記S
i基板上にCe層とO層とを交互に形成する際には、C
eのみの供給と酸素のみの供給とを繰り返すことによ
り、マイグレーション・エンハンスド・エピタキシモー
ドでCeO2 膜を結晶成長させることが可能になる。In the method for forming a dielectric film, the S
When the Ce layer and the O layer are alternately formed on the i-substrate,
By repeating the supply of only e and the supply of only oxygen, the CeO 2 film can be crystal-grown in the migration enhanced epitaxy mode.
【0040】そして、上記Ce層及びO層の形成を、マ
イグレーション・エンハンスド・エピタキシモードを利
用したエピタキシャル成長法により行うことにより、非
常に急峻な境界面を持つとともに、数原子層以下の平坦
性を持つ非常に平滑なCeO 2 膜を形成することができ
る。The formation of the Ce layer and the O layer is carried out by
Use the ignition enhanced epitaxy mode.
By using the epitaxial growth method
Always has a steep boundary surface and is flat with several atomic layers or less
Very smooth CeO with properties TwoFilm can be formed
You.
【0041】本発明の誘電体膜の形成装置は、Si基板
上にCeO2 膜を形成するための誘電体膜の形成装置で
あって、Si基板を設置するための容器と、上記容器内
に金属Ceを供給するためのCe供給装置と、上記容器
内に酸素を供給するための酸素供給装置とを備えてい
る。An apparatus for forming a dielectric film according to the present invention is an apparatus for forming a dielectric film for forming a CeO 2 film on a Si substrate, comprising: a container for installing the Si substrate; A Ce supply device for supplying metal Ce and an oxygen supply device for supplying oxygen into the container are provided.
【0042】これにより、Ce層と酸素層とを順次堆積
していくことが可能となるので、上記誘電体膜の形成方
法を実現するための装置が得られる。As a result, the Ce layer and the oxygen layer can be sequentially deposited, so that an apparatus for realizing the above-described method for forming a dielectric film can be obtained.
【0043】上記誘電体膜の形成装置において、上記C
e供給装置を、クヌードセンセルを有するものとするこ
とにより、通常純度が99.9%程度と低く、かつ空気
及び水分の遮断のためにその表面に油分が塗布されてい
る金属Ceを、薄膜の形成に先立って装置内で加熱する
ことができる。そして、それにより、高い蒸気圧を持っ
た不純物成分を蒸発除去し、CeO2 膜の形成に使用さ
れる時の金属Ce原料の純度を高くすることができる。In the above dielectric film forming apparatus,
By providing the e-supply device with a Knudsen cell, the metal Ce whose purity is normally as low as about 99.9%, and whose surface is coated with oil to block air and moisture, It can be heated in the apparatus prior to the formation of the thin film. As a result, impurity components having a high vapor pressure can be removed by evaporation, and the purity of the metal Ce raw material when used for forming a CeO 2 film can be increased.
【0044】その場合、上記クヌードセンセルを収納す
るためのロードロック室と、上記ロードロック室の雰囲
気と上記容器の雰囲気とを互いに遮断することが可能な
ゲートと、上記ロードロック室を上記容器とは独立して
減圧または差動排気することが可能なポンプとをさらに
備えることにより、上述のように金属Ce原料を加熱
し、高い蒸気圧を持った不純物成分を蒸発除去して高純
度化する際にも、装置本体が汚染されるのを防止するこ
とが可能になる。In this case, the load lock chamber for accommodating the Knudsen cell, a gate capable of shutting off the atmosphere of the load lock chamber and the atmosphere of the container from each other, By further providing a pump capable of reducing or differentially evacuating the container independently of the container, the metal Ce raw material is heated as described above, and impurity components having a high vapor pressure are removed by evaporation to achieve high purity. In this case, it is possible to prevent the apparatus main body from being contaminated.
【0045】上記誘電体膜の形成装置において、上記C
e供給装置をバルブドクラッキングセルとし、上記バル
ブドトラッキングセルに、上記金属Ceを収納して加熱
するためのエヒューザーと、金属Ceをさらに加熱して
分解するためのクラッカーと、上記バルブドクラッキン
グセルの雰囲気と上記容器の雰囲気とを互いに遮断する
ことが可能なゲートと、上記バルブドクラッキングセル
を上記容器とは独立して減圧または差動排気することが
可能なポンプとを設けることができる。In the above dielectric film forming apparatus,
An e-supplying device is a valved cracking cell, an fuser for storing and heating the metal Ce in the valved tracking cell, a cracker for further heating and decomposing the metal Ce, and the valved cracking. A gate capable of shutting off the atmosphere of the cell and the atmosphere of the container from each other and a pump capable of depressurizing or differentially exhausting the valved cracking cell independently of the container can be provided. .
【0046】これにより、通常純度が99.9%程度と
低く、かつ空気及び水分の遮断のためにその表面に油分
が塗布されている金属Ceを、薄膜の形成に先立って装
置内で加熱することができる。そして、それにより、高
い蒸気圧を持った不純物成分を蒸発除去し、CeO2 膜
の形成に使用される時の金属Ce原料の純度を高くする
ことができる。しかも、設置されたポンプによってバル
ブドクラッキングセル内部を独立に減圧することができ
るので、金属Ce原料を加熱し、高い蒸気圧を持った不
純物成分を蒸発除去して高純度化する際にも、装置本体
が汚染されるのを防止することが可能になる。Thus, the metal Ce having a low purity of about 99.9% and having oil applied to the surface thereof for shutting off air and moisture is heated in the apparatus prior to the formation of the thin film. be able to. As a result, impurity components having a high vapor pressure can be removed by evaporation, and the purity of the metal Ce raw material when used for forming a CeO 2 film can be increased. Moreover, since the inside of the valved cracking cell can be independently depressurized by the installed pump, the metal Ce raw material is heated, and when purifying by evaporating and removing impurity components having a high vapor pressure, high purity can be obtained. It is possible to prevent the apparatus main body from being contaminated.
【0047】上記誘電体膜の形成装置において、上記C
e供給装置をEB加熱装置とし、上記EB加熱装置に、
上記金属Ceを担持するとともに金属Ceに電子線を照
射するための機構を設けることができる。In the above dielectric film forming apparatus,
The e-supply device is an EB heating device, and the EB heating device includes:
A mechanism for supporting the metal Ce and irradiating the metal Ce with an electron beam can be provided.
【0048】これにより、金属Ceが高融点の物質に変
化してもこれを蒸発,融解させ分子線状態のCeを供給
することが容易になる。As a result, even if the metal Ce changes to a substance having a high melting point, the metal Ce is easily evaporated and melted to supply Ce in a molecular beam state.
【0049】また、上記誘電体膜の形成装置において、
上記酸素供給装置は、極短時間に高密度に酸素ガスを供
給するように制御するための電磁弁を有していることが
好ましい。Further, in the above-described apparatus for forming a dielectric film,
It is preferable that the oxygen supply device has an electromagnetic valve for controlling oxygen gas to be supplied at a high density in a very short time.
【0050】これにより、単原子層の酸素層を形成する
ことが容易になるので、所望の面方位を有し、高い結晶
性を有するCeO2 膜を形成することが可能になる。This makes it easy to form a monoatomic oxygen layer, so that a CeO 2 film having a desired plane orientation and high crystallinity can be formed.
【0051】[0051]
【発明の実施の形態】(第1の実施形態)次に、本発明
の誘電体膜の形成方法及び誘電体膜の形成装置に関する
第1の実施形態について図面を参照しながら説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS (First Embodiment) Next, a first embodiment of a dielectric film forming method and a dielectric film forming apparatus according to the present invention will be described with reference to the drawings.
【0052】図1は、本発明の第1の実施形態に係るK
−セルを備えた誘電体膜の形成装置であるMBE装置の
構成を概略的に示す断面図である。このMBE装置は、
MBE成長又は成膜を行なうための真空容器13と、真
空容器13内を減圧するための真空ポンプ16と、Ce
O2 薄膜の形成用の金属Ceを保持したK−セル12
と、真空容器13内へのCeの供給量を制御するための
シャッター11と、真空容器13内への酸素ガスの供給
量を制御するためのガスバルブ15とを備えている。そ
して、図示されていない試料取り付け部に被処理物であ
る基板14を取り付けて、MBE成長又は成膜を行なう
ように構成されている。FIG. 1 shows a K according to a first embodiment of the present invention.
FIG. 2 is a cross-sectional view schematically showing a configuration of an MBE apparatus which is a dielectric film forming apparatus including a cell. This MBE device
A vacuum vessel 13 for performing MBE growth or film formation, a vacuum pump 16 for reducing the pressure in the vacuum vessel 13,
K-cell 12 holding metal Ce for forming O 2 thin film
A shutter 11 for controlling the supply amount of Ce into the vacuum container 13 and a gas valve 15 for controlling the supply amount of oxygen gas into the vacuum container 13. Then, the substrate 14 which is an object to be processed is mounted on a sample mounting portion (not shown), and MBE growth or film formation is performed.
【0053】そして、シャッター11の開閉制御によっ
ていわゆる分子線状のCeを供給することが可能に構成
されている。また、真空容器13にK−セル12と共に
装着されたガスバルブ15の制御により、真空容器13
に連続的にかつCeとは個別に酸素を供給することが可
能であるとともに、酸素の供給量を非常に短く規則正し
いパルス状に(いわゆる分子線状に)制御することも可
能である。すなわち、ガスバルブ15には、電磁弁が備
えられており、この電磁弁の開閉は0.1秒以内で行な
うことが可能であり、かつ、電磁弁を閉鎖した場合には
そのリークレートを1×10-5cc/sec.以下に抑制する
ことが可能である。By controlling the opening and closing of the shutter 11, so-called molecular beam Ce can be supplied. Further, by controlling the gas valve 15 attached to the vacuum container 13 together with the K-cell 12, the vacuum container 13 is controlled.
It is possible to supply oxygen continuously and separately from Ce, and it is also possible to control the supply amount of oxygen in a very short and regular pulse shape (so-called molecular beam shape). That is, the gas valve 15 is provided with an electromagnetic valve, which can be opened and closed within 0.1 second, and when the electromagnetic valve is closed, the leak rate is 1 ×. It can be suppressed to 10 -5 cc / sec or less.
【0054】次に、MBEの手順について説明する。C
eO2 薄膜の形成に先立って、K−セル12内に保持さ
れ真空容器13に装着された金属Ceが加熱される。金
属Ceの融点は860℃程度であり、K−セル12は1
200〜1300℃程度の温度まで加熱できるように構
成されている。本実施形態においては、K−セル12は
実際の薄膜形成に使用する温度よりも高い温度まで昇温
され、数10分から数時間の間その温度に保持される。
この時、基板14はMBE装置内にまだ装着されていな
い。その後、K−セル12の温度が非使用時の温度まで
下げられ、金属Ceの蒸発・昇華がほとんど起こらない
状態で数時間以上保持される。MBE装置内は、真空ポ
ンプ16によって常時排気されている。この操作によ
り、金属Ce中の不純物や表面付近の汚染物およびK−
セル12に付着した汚染物を蒸発させることができる。
その結果、実際に薄膜を形成するに際しては、不純物や
汚染物の大部分が除去された高純度の金属Ceを用いて
Ce原子を真空容器13内に供給することができ、これ
により、後述のように結晶性の良好なCeO2 薄膜を形
成することができる。Next, the procedure of MBE will be described. C
Prior to the formation of the eO 2 thin film, the metal Ce held in the K-cell 12 and mounted on the vacuum vessel 13 is heated. The melting point of metal Ce is about 860 ° C.
It is configured so that it can be heated to a temperature of about 200 to 1300 ° C. In the present embodiment, the temperature of the K-cell 12 is raised to a temperature higher than the temperature used for actual thin film formation, and is maintained at that temperature for several tens of minutes to several hours.
At this time, the substrate 14 has not been mounted in the MBE apparatus yet. Thereafter, the temperature of the K-cell 12 is lowered to the temperature when not in use, and is maintained for several hours or more in a state where evaporation and sublimation of the metal Ce hardly occurs. The inside of the MBE apparatus is constantly evacuated by the vacuum pump 16. By this operation, impurities in metal Ce, contaminants near the surface and K-
Contaminants attached to the cell 12 can be evaporated.
As a result, when actually forming a thin film, Ce atoms can be supplied into the vacuum chamber 13 by using high-purity metal Ce from which most of impurities and contaminants have been removed. Thus, a CeO 2 thin film having good crystallinity can be formed.
【0055】一方、被処理物である基板14は、以下の
ように準備される。まず、Si基板上にLOCOS膜な
どが形成された基板14が洗浄された後、基板14が弗
化水素(HF)や弗化アンモニウム(NH4 F)を含む
液に浸漬されて、水洗,乾燥された後直ちに結晶成長の
ためのMBE装置内に装着される。この時、この操作に
より基板14の表面は水素(H)原子やごく薄いSiO
2 アモルファス層によって覆われている。Si基板の主
面は(001)面であることが望ましいが、(111)
面や他の高次の面方位、あるいはそれらを数度オフさせ
た面方位の主面を有するSi基板を用いてもよい。そし
て、MBE装置内で基板14が100℃〜400℃の温
度まで昇温されると、基板14の表面に残る水分や吸着
ガスが除去される。その後、さらに基板14が昇温され
て800℃〜900℃に保持される。この時、基板14
の表面を覆っていたH原子や薄いSiO2 アモルファス
層も脱離し、基板14の清浄・平滑な面が真空容器13
中に露出される。On the other hand, the substrate 14 to be processed is prepared as follows. First, after the substrate 14 having the LOCOS film or the like formed on the Si substrate is washed, the substrate 14 is immersed in a solution containing hydrogen fluoride (HF) or ammonium fluoride (NH 4 F), washed with water, and dried. Immediately after this, it is mounted in an MBE apparatus for crystal growth. At this time, by this operation, the surface of the substrate 14 has hydrogen (H) atoms and very thin SiO 2
2 Covered by an amorphous layer. The main surface of the Si substrate is desirably the (001) plane, but the (111) plane is preferred.
It is also possible to use a Si substrate having a plane or another higher-order plane orientation or a principal plane with a plane orientation turned off by several degrees. Then, when the temperature of the substrate 14 is raised to a temperature of 100 ° C. to 400 ° C. in the MBE apparatus, moisture and adsorbed gas remaining on the surface of the substrate 14 are removed. Thereafter, the temperature of the substrate 14 is further increased and maintained at 800 ° C. to 900 ° C. At this time, the substrate 14
The H atoms and the thin SiO 2 amorphous layer covering the surface of the substrate 14 are also desorbed, and the clean and smooth surface of the substrate 14 is
Exposed inside.
【0056】図2(a)〜(c)は、CeO2 膜が形成
されていく過程を説明するための図である。FIGS. 2A to 2C are views for explaining the process of forming the CeO 2 film.
【0057】まず、図2(a)に示すように、真空容器
13内にCeが供給されると、清浄・平滑な面が露出さ
れたSi基板17に蒸発Ce原子18が衝突する。この
とき、シャッター11は開かれており、ガスバルブ15
は閉じられている。Si基板17上に到達した拡散Ce
原子19は基板面内を拡散して、Si基板17のダイヤ
モンド構造の結晶格子に連続するCeO2 結晶の格子点
となるべき位置に安定して存在して固定Ce原子20と
なる。このとき、基板温度が低く抑えられているため
に、拡散Ce原子19は、最初にSi基板17に接した
位置の近傍で拡散しもっとも安定した点で結晶格子に組
み込まれて固定Ce原子20になるので、Ceのみで大
きなアイランドを形成するなどの3次元的成長をするこ
とはない。また、シャッター11の開放時間を正確に定
めることにより、供給されるCeの量を制御して、Si
基板17の表面を1原子層で覆うのに必要な量を上回る
分のCe、すなわち過剰に供給されるCeの量を極力抑
える。ただし、Si基板17とCeO2 層との境界面に
欠陥をつくらないためには、Ceをわずかながらも過剰
に供給する必要がある。過剰に供給されたCeの一部
は、基板表面の固定Ce原子20の近傍にとどまってい
るが、残りは基板上に固定されることなく再脱離する。
すなわちSi基板17上に到達した拡散Ce原子19が
Si基板17上をほぼ二次元的に分散して固定Ce原子
20となり、単原子層が形成される。このような結晶成
長過程をMEE(Migration Enhanced Epitaxy)モード
と呼ぶ。First, as shown in FIG. 2 (a), when Ce is supplied into the vacuum chamber 13, the evaporated Ce atoms 18 collide with the Si substrate 17 whose clean and smooth surface is exposed. At this time, the shutter 11 is open and the gas valve 15
Is closed. Diffusion Ce reached on Si substrate 17
The atoms 19 diffuse in the surface of the substrate, and stably exist at the positions to be the lattice points of the CeO 2 crystal continuous with the crystal lattice of the diamond structure of the Si substrate 17 and become fixed Ce atoms 20. At this time, since the substrate temperature is kept low, the diffused Ce atoms 19 first diffuse near the position in contact with the Si substrate 17 and are incorporated into the crystal lattice at the most stable point and become fixed Ce atoms 20. Therefore, three-dimensional growth such as forming a large island only with Ce does not occur. In addition, by accurately determining the opening time of the shutter 11, the amount of Ce supplied is controlled and Si
The amount of Ce that exceeds the amount required to cover the surface of the substrate 17 with one atomic layer, that is, the amount of excess Ce, is minimized. However, in order to prevent defects at the interface between the Si substrate 17 and the CeO 2 layer, it is necessary to supply Ce in a slightly excessive amount. A part of the excessively supplied Ce remains near the fixed Ce atoms 20 on the surface of the substrate, but the rest is desorbed without being fixed on the substrate.
That is, the diffused Ce atoms 19 that have reached the Si substrate 17 are substantially two-dimensionally dispersed on the Si substrate 17 to become fixed Ce atoms 20, and a monoatomic layer is formed. Such a crystal growth process is called an MEE (Migration Enhanced Epitaxy) mode.
【0058】次に、図2(b)に示すように、Si基板
17上が固定Ce原子20によって埋め尽くされて単原
子層のCe原子層21が形成されると、ガスバルブ15
を開いて蒸発O分子22を供給する。このとき、シャッ
ター11はすでに閉じられている。Ce原子層21で覆
われた基板表面に到達した拡散O分子23は、基板面内
を拡散した後、Ce原子層21中の固定Ce原子20と
反応して結合を形成し、固定O原子24となってCeO
2 層の結晶格子内に組み込まれる。これにより、すでに
形成されているCe原子層21の上に固定O原子24の
みからなる単原子層のO原子層25が形成される。この
とき、格子点に入らずCe原子層21の上に滞在してい
た拡散Ce原子19は、自然に排除されうるが、なるべ
く過剰なCeが生じないようにその供給量を制御するこ
とが好ましい。Next, as shown in FIG. 2 (b), when the Si substrate 17 is filled with fixed Ce atoms 20 to form a monoatomic Ce atomic layer 21, a gas valve 15 is formed.
To supply the evaporated O molecules 22. At this time, the shutter 11 has already been closed. The diffused O molecules 23 arriving at the substrate surface covered with the Ce atomic layer 21 diffuse in the substrate surface, and then react with the fixed Ce atoms 20 in the Ce atomic layer 21 to form bonds, and the fixed O atoms 24 Become CeO
It is incorporated into a two- layer crystal lattice. As a result, an O atomic layer 25 of a single atomic layer composed of only the fixed O atoms 24 is formed on the Ce atomic layer 21 which has already been formed. At this time, the diffused Ce atoms 19 that have stayed on the Ce atomic layer 21 without entering the lattice points can be naturally eliminated, but it is preferable to control the supply amount so that excess Ce is not generated as much as possible. .
【0059】また、このときには、酸素もCeと同様に
供給する量を制限されている。少なすぎるとCeO2 中
のO原子が欠損して構成されるCe6 O11やCe2 O3
などの結晶ができるおそれがあり、そうなると全体とし
ての結晶性が低下してしまう。しかしながら、酸素の供
給量が多すぎるとSiO2 層が形成されてしまうおそれ
がので問題である。そこで、本実施形態においては、パ
ルス状に酸素を照射することが可能なガスバルブ15を
使って酸素が供給される。これを用いると、基板上がC
e原子層21で表面が覆われている状態の時に、高い圧
力の酸素を極短時間に供給することができる。このよう
に高い圧力で酸素を供給すると、基板表面に到達した時
点の酸素原子密度は高く、O原子とCe原子との反応が
促進される。しかし、Ce原子層21の表面全体が固定
O原子24によって覆われた後は、過剰の拡散O分子2
3は基板表面から真空容器13中へと脱離して最終的に
真空ポンプ16によって排出される。酸素ガスはパルス
状に供給されたもの以外には供給されていないので、真
空容器13中にはほとんど酸素が存在しない。よって、
拡散O分子23がSi基板17の表面まで浸透してSi
O2 層を形成することはほとんどない。At this time, the supply amount of oxygen is also limited similarly to Ce. If the amount is too small, Ce 6 O 11 or Ce 2 O 3 constituted by losing O atoms in CeO 2
There is a possibility that such crystals may be formed, and if so, the crystallinity as a whole will be reduced. However, if the supply amount of oxygen is too large, the SiO 2 layer may be formed, which is a problem. Therefore, in the present embodiment, oxygen is supplied using the gas valve 15 that can irradiate oxygen in a pulsed manner. When this is used, C on the substrate
When the surface is covered with the e-atom layer 21, high-pressure oxygen can be supplied in a very short time. When oxygen is supplied at such a high pressure, the oxygen atom density at the time of reaching the substrate surface is high, and the reaction between O atoms and Ce atoms is promoted. However, after the entire surface of the Ce atomic layer 21 is covered with the fixed O atoms 24, the excessive diffusion O molecules 2
3 is desorbed from the substrate surface into the vacuum vessel 13 and finally discharged by the vacuum pump 16. Since oxygen gas is not supplied except for the one supplied in a pulsed form, almost no oxygen is present in the vacuum vessel 13. Therefore,
The diffused O molecules 23 penetrate to the surface of the Si
Rarely forming the O 2 layer.
【0060】次に、図2(c)に示すように、Si基板
17上にCe原子層21とO原子層25とが積層された
後、シャッター11を開いて真空容器13内に再びCe
が供給されると、蒸発Ce原子18が基板上に到達して
拡散Ce原子19が拡散した後、固定Ce原子20とな
る。すなわち、上述の作用によって、基板上にCe原子
層21が形成される。その後、酸素とCeの供給を交互
に繰り返すことにより、Ce原子層21とO原子層25
とを交互に積層することができる。Next, as shown in FIG. 2C, after the Ce atomic layer 21 and the O atomic layer 25 are stacked on the Si substrate 17, the shutter 11 is opened, and the Ce atomic layer is again placed in the vacuum chamber 13.
Is supplied, the evaporated Ce atoms 18 reach the substrate and diffused Ce atoms 19 diffuse, and then become fixed Ce atoms 20. That is, the Ce atomic layer 21 is formed on the substrate by the above-described operation. Thereafter, the supply of oxygen and Ce is alternately repeated, so that the Ce atomic layer 21 and the O atomic layer 25
Can be alternately stacked.
【0061】その結果、図3に示すように、(001)
Si基板の上に(001)CeO2膜30が形成され
る。As a result, as shown in FIG.
A (001) CeO 2 film 30 is formed on a Si substrate.
【0062】本実施形態の形成方法によると、酸素とC
eの供給を交互に繰り返すことにより、Ce原子層21
とO原子層25とを交互に積層することができ、その結
果、(001)Si基板の上に良好な結晶性を有する
(001)CeO2 膜30を形成することができる。す
でに説明したように、上記従来の製造方法のごとく、O
原子とCe原子とが同時に供給される条件でエピタキシ
ャル成長を行なった場合には、(011)面での結晶成
長の方がより起こりやすいが、本実施形態のように、M
EEモードによる単原子層を交互に形成すれば、図8に
示すような共通の格子面にCe原子とO原子とが共存す
る(011)CeO2 膜は形成されることがない。つま
り、ダブルドメインのない高い結晶性を有する(00
1)CeO2膜を容易に形成することができる。According to the formation method of this embodiment, oxygen and C
By alternately repeating the supply of e, the Ce atomic layer 21
And the O atomic layer 25 can be alternately stacked. As a result, a (001) CeO 2 film 30 having good crystallinity can be formed on the (001) Si substrate. As described above, as in the conventional manufacturing method described above, O
When epitaxial growth is performed under the condition that atoms and Ce atoms are simultaneously supplied, crystal growth on the (011) plane is more likely to occur.
If the monoatomic layers in the EE mode are alternately formed, a (011) CeO 2 film in which Ce atoms and O atoms coexist on a common lattice plane as shown in FIG. 8 is not formed. That is, it has high crystallinity without double domains (00
1) A CeO 2 film can be easily formed.
【0063】また、本実施形態の製造装置においては、
K−セル12を利用して金属Ceの蒸発を行なわせてい
るので、以下のような効果を発揮することができる。Further, in the manufacturing apparatus of the present embodiment,
Since the metal Ce is evaporated using the K-cell 12, the following effects can be obtained.
【0064】工業的な生産を前提とした場合に入手可能
な金属Ceの純度は、現在99.9%オーダーである。
これは、金属原料を用いるIII-V族半導体のMBE成長
において用いられる金属Gaや金属砒素(As)におい
ては99.99999%(7N)の純度を持つ原料が入
手可能なことと比較するとかなり低い純度であると言え
る。また、金属Ceは非常に酸化されやすく、表面が酸
化された後も内部まで酸素が浸透して酸化反応が起こり
つづけるので大気中に放置しておくことができない。さ
らに、水分ともゆっくりと反応して酸化物を作り水素を
発生させる。従って、通常、油分を表面に塗布する、あ
るいは油紙で包む、あるいは空気や水を溶かさない液体
中に保存する、などの措置が必要である。その結果、通
常、金属Ceの表面には油分が付着しており、本来純度
が高くない上に油分で汚染されている金属Ceを使用す
る必要がある。したがって、市販の金属Ceをそのまま
の状態で原料としてもちいてCeO2 薄膜を形成する
と、形成された膜中に不純物が多く含まれることとな
り、結晶性を低下させるとともにその絶縁性を大きく低
下させることが懸念される。また、デバイス動作中に不
純物イオンの移動が発生し、経時的に電気特性を変化さ
せて信頼性を低下させるおそれもある。The purity of metal Ce available on the premise of industrial production is currently on the order of 99.9%.
This is considerably lower than the availability of raw materials having a purity of 99.99999% (7N) for metal Ga and metal arsenic (As) used in MBE growth of III-V semiconductors using metal raw materials. It can be said that it is purity. In addition, metal Ce is very easily oxidized, and even after the surface is oxidized, oxygen permeates into the inside and the oxidation reaction continues, so that it cannot be left in the air. Furthermore, it reacts slowly with moisture to form oxides and generate hydrogen. Therefore, it is usually necessary to take measures such as applying oil to the surface, wrapping it in oil paper, or storing it in a liquid that does not dissolve air or water. As a result, oil is usually attached to the surface of the metal Ce, and it is necessary to use metal Ce which is originally not high in purity and contaminated with oil. Therefore, if a CeO 2 thin film is formed using commercially available metal Ce as a raw material as it is as a raw material, a large amount of impurities will be contained in the formed film, which will lower the crystallinity and greatly reduce the insulating property. Is concerned. In addition, the migration of impurity ions may occur during the operation of the device, and the electrical characteristics may be changed over time, thereby lowering the reliability.
【0065】これらの理由により、第4の文献を除く第
1〜第6の文献において、CeO2薄膜作製用の原料に
はCeO2 粉末あるいはその焼結体であるペレットが用
いられていた。その結果、Si基板の表面にSiO2 層
が形成されたり、(001)Si基板の上にダブルドメ
インの(011)CeO2 結晶膜が形成されるという不
具合があった。For these reasons, in the first to sixth documents except for the fourth document, CeO 2 powder or pellets which are sintered bodies thereof are used as a raw material for producing a CeO 2 thin film. As a result, there is a problem that an SiO 2 layer is formed on the surface of the Si substrate, or a double-domain (011) CeO 2 crystal film is formed on the (001) Si substrate.
【0066】それに対し、本実施形態おいては、真空容
器13にK−セル12を付設して、K−セル12中に金
属Ceを保持して加熱、蒸発させることができるので、
CeO2 薄膜の形成に先駆けて金属Ceのみを加熱し、
油分などの汚染物を始め金属Ce中にもともと含まれる
高い蒸気圧を持つ不純物を蒸発除去し、金属Ceを高純
度化することができる。そして、この高純度化された金
属Ceを用いることにより、高い絶縁性と結晶性を持つ
(001)CeO2 薄膜を形成することができる。On the other hand, in the present embodiment, the K-cell 12 is attached to the vacuum vessel 13 so that the metal Ce can be held in the K-cell 12 and heated and evaporated.
Prior to the formation of the CeO 2 thin film, only the metal Ce was heated,
It is possible to evaporate and remove impurities having a high vapor pressure which are originally contained in the metal Ce, including contaminants such as oil, and thereby to purify the metal Ce. Then, by using the highly purified metal Ce, a (001) CeO 2 thin film having high insulation and crystallinity can be formed.
【0067】また、図4に示されているように、Si基
板17上に複数のCe原子層からなるCe層32を形成
してもよい。通常、Si基板17の表面が全面に亘って
原子層レベルで平滑ではないことを考慮した構造であ
る。Further, as shown in FIG. 4, a Ce layer 32 composed of a plurality of Ce atomic layers may be formed on the Si substrate 17. Usually, the structure takes into account that the surface of the Si substrate 17 is not smooth at the atomic layer level over the entire surface.
【0068】Si基板17の表面には、通常数原子層の
段差がところどころに存在している。そこに、図2
(b)に示すような単原子層のCe原子層21しか形成
しない場合には、段差の側壁をCeで覆うことができな
い事態も生じうる。その場合、O原子がSi原子に直接
結合してSiO2 層が形成されたり、部分的に(01
1)CeO2 膜が形成されるおそれがある。そこで、S
i基板17がCe原子によって覆われずに露出すること
がないように、複数のCe原子層からなるCe層32を
堆積することも効果的である。On the surface of the Si substrate 17, there are usually several atomic steps. There, Figure 2
When only the Ce atomic layer 21 of a single atomic layer is formed as shown in (b), a situation may occur in which the side wall of the step cannot be covered with Ce. In this case, the O atoms are directly bonded to the Si atoms to form an SiO 2 layer, or the O atoms are partially (01)
1) CeO 2 film may be formed. Then, S
It is also effective to deposit a Ce layer 32 including a plurality of Ce atomic layers so that the i-substrate 17 is not exposed without being covered with Ce atoms.
【0069】ただし、Si基板17に垂直な方向に積み
重なるCe原子の数が多すぎると、金属Ce結晶の格子
構造になってしまい、Si基板17の結晶構造に関する
情報をその上のCeO2 膜に伝えられなくなる。従っ
て、Ce原子層の数は4個(約5Å)以下であることが
好ましい。However, if the number of Ce atoms stacked in the direction perpendicular to the Si substrate 17 is too large, a lattice structure of the metal Ce crystal is formed, and information on the crystal structure of the Si substrate 17 is stored in the CeO 2 film thereon. I can't tell you. Therefore, the number of Ce atomic layers is preferably four or less (about 5 °).
【0070】なお、本実施形態においては、(001)
Si基板上に(001)CeO2 結晶膜を形成する場合
について説明したが、(111)基板上に(111)C
eO 2 膜を形成する場合も、上述のごとくCeと酸素と
を交互にSi基板上に供給するようにできるので、Si
O2 層の形成に起因する結晶性の悪化や比誘電率の低下
などの不具合を回避することができる。In this embodiment, (001)
(001) CeO on Si substrateTwoWhen forming a crystalline film
Was explained, but (111) C
eO TwoWhen a film is formed, Ce and oxygen are used as described above.
Can be alternately supplied on the Si substrate.
OTwoDeterioration of crystallinity and decrease in relative permittivity due to layer formation
And other problems can be avoided.
【0071】(第2の実施形態)次に、本発明の第2の
実施形態について説明する。(Second Embodiment) Next, a second embodiment of the present invention will be described.
【0072】図5は、第2の実施形態に係るCeO2 薄
膜を形成するためのMBE装置の構造を概略的に示す断
面図である。同図に示すように、本実施形態のMBE装
置においては、金属Ceを収納したK−セル12は、ロ
ードロック機構34中に配置されている。このロードロ
ック機構34と真空容器13との間には、ゲートバルブ
35が介設されており、このゲートバルブ35を閉鎖す
るとロードロック機構34と真空容器13との間がほぼ
完全に遮断される。また、シャッター46を開閉するこ
とによって、いわゆる分子線状のCeの供給を制御でき
るように構成されている。また、ロードロック機構34
には、真空容器13を減圧するための真空ポンプ16と
は別に、ロードロック機構34内を減圧するための真空
ポンプ36が付設されている。その他の部分の構造は、
上記第1の実施形態のMBE装置と共通している。FIG. 5 is a cross-sectional view schematically showing a structure of an MBE apparatus for forming a CeO 2 thin film according to the second embodiment. As shown in the figure, in the MBE apparatus of the present embodiment, the K-cell 12 containing the metal Ce is disposed in the load lock mechanism 34. A gate valve 35 is interposed between the load lock mechanism 34 and the vacuum vessel 13. When the gate valve 35 is closed, the gap between the load lock mechanism 34 and the vacuum vessel 13 is almost completely shut off. . Further, by opening and closing the shutter 46, the supply of so-called molecular beam Ce can be controlled. Also, the load lock mechanism 34
Is provided with a vacuum pump 36 for depressurizing the inside of the load lock mechanism 34 separately from the vacuum pump 16 for depressurizing the vacuum vessel 13. The structure of other parts is
This is common to the MBE device of the first embodiment.
【0073】次に、本実施形態におけるMBEの手順に
ついて説明する。Next, the procedure of MBE in this embodiment will be described.
【0074】CeO2 薄膜の形成に先立って、K−セル
12内の金属Ceを加熱する。その際、ゲートバルブ3
5は閉じられており、ロードロック機構34と真空容器
13とは遮断されている。従って、不純物や汚染物を含
んだCeが真空容器13内に侵入することはない。K−
セル12は、実際の薄膜形成に使用する温度よりも高い
温度まで昇温されて、数10分から数時間の間その温度
に保持される。その後K−セル12の温度が非使用時の
温度まで戻される。ロードロック機構34内は真空ポン
プ36によって常時排気されている。この操作により、
金属Ce中の不純物や表面付近の汚染物およびK−セル
12に付着した汚染物を蒸発させることができる。ま
た、その作業において真空容器13を汚染することがな
い。その結果、実際に薄膜を形成するに当たっては不純
物や汚染物の大部分が除去された高純度のCeを供給す
ることができ、また、雰囲気中にも汚染物がほとんど残
存しない。これにより高い結晶性を有するCeO2 薄膜
を形成することができる。Prior to the formation of the CeO 2 thin film, the metal Ce in the K-cell 12 is heated. At that time, the gate valve 3
5 is closed, and the load lock mechanism 34 and the vacuum vessel 13 are shut off. Therefore, Ce containing impurities and contaminants does not enter the vacuum chamber 13. K-
The temperature of the cell 12 is raised to a temperature higher than the temperature used for actual thin film formation, and is maintained at that temperature for several tens of minutes to several hours. Thereafter, the temperature of the K-cell 12 is returned to the non-use temperature. The inside of the load lock mechanism 34 is constantly evacuated by the vacuum pump 36. By this operation,
Impurities in the metal Ce, contaminants near the surface, and contaminants attached to the K-cell 12 can be evaporated. Further, the vacuum vessel 13 is not contaminated during the operation. As a result, when a thin film is actually formed, high-purity Ce from which most of impurities and contaminants have been removed can be supplied, and contaminants hardly remain in the atmosphere. Thereby, a CeO 2 thin film having high crystallinity can be formed.
【0075】その後、基板14を洗浄し装置内に導入し
てCeO2 薄膜を形成するが、それらの工程は第1の実
施形態の工程と同じなので詳細は省略する。After that, the substrate 14 is washed and introduced into the apparatus to form a CeO 2 thin film. The steps are the same as those of the first embodiment, and thus the details are omitted.
【0076】本実施形態のCeO2 膜の形成方法による
と、K−セル12とガスバルブ15とを用いて基板14
上に交互にCeと酸素とを供給するようにしているの
で、上記第1の実施形態と同様に、(001)Si基板
の上に結晶性のよい(001)CeO2 膜を形成するこ
とができる。According to the CeO 2 film forming method of the present embodiment, the substrate 14 is formed by using the K-cell 12 and the gas valve 15.
Since Ce and oxygen are alternately supplied on the upper surface, a (001) CeO 2 film having good crystallinity can be formed on the (001) Si substrate in the same manner as in the first embodiment. it can.
【0077】加えて、本実施形態のMBE装置において
は、K−セルがロードロック機構内に配置されているの
で、金属Ce中の不純物や表面付近の汚染物およびK−
セルに付着した汚染物をより効果的に除去することがで
き、真空容器の内部の汚染を有効に防止することができ
る。そして、不純物や汚染物の大部分が除去された高純
度のCeを利用して、高い結晶性を有するCeO2 薄膜
を形成することができる。In addition, in the MBE apparatus of the present embodiment, since the K-cell is disposed in the load lock mechanism, impurities in the metal Ce, contaminants near the surface, and K-cells are disposed.
Contaminants attached to the cell can be more effectively removed, and contamination inside the vacuum vessel can be effectively prevented. Then, by using high-purity Ce from which most of impurities and contaminants have been removed, a CeO 2 thin film having high crystallinity can be formed.
【0078】また、本実施形態においても、上記第1の
実施形態と同様に、(111)基板上に(111)Ce
O2 膜を形成することができる。In this embodiment, as in the first embodiment, the (111) Ce film is formed on the (111) substrate.
An O 2 film can be formed.
【0079】(第3の実施形態)次に、本発明の第3の
実施形態について説明する。(Third Embodiment) Next, a third embodiment of the present invention will be described.
【0080】図6は、第3の実施形態に係るMBE装置
の構造を概略的に示す断面図である。同図に示すよう
に、本実施形態のMBE装置においては、バルブドクラ
ッキングセル40が設けられている。このバルブドクラ
ッキングセル40は、金属Ce41を収納するためのエ
フューザー42と、昇華したガスをさらに加熱して微細
化するためのクラッカー43と、クラッカー43と真空
容器13との間に介設されたバルブ47と、バルブドク
ラッキングセル40内を真空容器13内とは独立して減
圧するための真空ポンプ45とによって構成されてい
る。バルブ44は高い気密性を有し、バルブドクラッキ
ングセル40と真空容器13との間をほぼ完全に遮断す
ることができる。また、バルブ44の操作によっていわ
ゆる分子線状のCeを供給することが可能に、かつ、基
板14に供給される分子線を急峻に制御することが可能
に構成されている。その他の部分の構造は、上記第1の
実施形態のMBE装置と同様である。FIG. 6 is a sectional view schematically showing the structure of the MBE apparatus according to the third embodiment. As shown in the figure, a valved cracking cell 40 is provided in the MBE apparatus of the present embodiment. The valved cracking cell 40 was provided between the cracker 43 for further heating the sublimated gas and miniaturizing it by further heating the sublimated gas. It comprises a valve 47 and a vacuum pump 45 for reducing the pressure inside the valved cracking cell 40 independently of the inside of the vacuum vessel 13. The valve 44 has high airtightness, and can almost completely shut off the gap between the valved cracking cell 40 and the vacuum vessel 13. The operation of the valve 44 allows the supply of so-called molecular beam Ce, and the molecular beam supplied to the substrate 14 can be sharply controlled. The structure of other parts is the same as that of the MBE device of the first embodiment.
【0081】次に、本実施形態におけるMBEの手順に
ついて説明する。CeO2 薄膜の形成に先立って、バル
ブドクラッキングセル40に収納されている金属Ce4
1を加熱する。その間、バルブ44は閉じられており、
バルブドクラッキングセル40と真空容器13との間は
完全に遮断されている。従って、不純物や汚染物を含ん
だCeは全く真空容器13内には侵入することがない。
また、エフューザー41及びクラッカー43によって、
昇華したCeは実際の薄膜形成に使用する温度よりも高
い温度まで昇温されて、数10分から数時間の間その温
度に保持される。その後、非使用時の温度まで戻され
る。バルブドクラッキングセル40内は真空ポンプ45
によって常時排気されている。この加熱操作により、金
属Ce中の不純物や表面付近の汚染物およびバルブドク
ラッキングセル40に付着した汚染物を蒸発させ、かつ
真空ポンプ45によって排出することができるので、バ
ルブ44の詰まりを抑制することができる。また、その
作業による真空容器13内の汚染をきたすことはない。
その結果、実際に薄膜を形成するに当たっては不純物や
汚染物の大部分が除去された高純度のCeを供給するこ
とができ、また、雰囲気中にも汚染物がほとんど残存し
ない。これにより高い結晶性を有するCeO2薄膜を形
成することができる。Next, the procedure of MBE in this embodiment will be described. Prior to the formation of the CeO 2 thin film, the metal Ce4 contained in the valved cracking cell 40 was used.
Heat 1 Meanwhile, the valve 44 is closed,
The space between the valved cracking cell 40 and the vacuum vessel 13 is completely shut off. Therefore, Ce containing impurities and contaminants does not enter the vacuum vessel 13 at all.
In addition, by the fuser 41 and the cracker 43,
The sublimated Ce is heated to a temperature higher than the temperature used for actual thin film formation, and is kept at that temperature for several tens of minutes to several hours. Thereafter, the temperature is returned to the non-use temperature. The inside of the valved cracking cell 40 is a vacuum pump 45
Is constantly exhausted. By this heating operation, impurities in the metal Ce, contaminants near the surface and contaminants attached to the valved cracking cell 40 can be evaporated and discharged by the vacuum pump 45, so that clogging of the valve 44 is suppressed. be able to. In addition, the operation does not cause contamination in the vacuum vessel 13.
As a result, when a thin film is actually formed, high-purity Ce from which most of impurities and contaminants have been removed can be supplied, and contaminants hardly remain in the atmosphere. Thereby, a CeO 2 thin film having high crystallinity can be formed.
【0082】その後、基板14を洗浄し装置内に導入し
てCeO2 薄膜を形成するが、それらの工程は第1の実
施形態の工程と同じなので詳細は省略する。After that, the substrate 14 is washed and introduced into the apparatus to form a CeO 2 thin film. The steps are the same as those of the first embodiment, and thus the details are omitted.
【0083】本実施形態のCeO2 膜の形成方法による
と、K−セル12とガスバルブ15とを用いて基板14
上に交互にCeと酸素とを供給するようにしているの
で、上記第1の実施形態と同様に、(001)Si基板
の上に結晶性のよい(001)CeO2 膜を形成するこ
とができる。According to the CeO 2 film forming method of the present embodiment, the substrate 14 is formed by using the K-cell 12 and the gas valve 15.
Since Ce and oxygen are alternately supplied on the upper surface, a (001) CeO 2 film having good crystallinity can be formed on the (001) Si substrate in the same manner as in the first embodiment. it can.
【0084】加えて、本実施形態のMBE装置において
は、金属Ceがバルブドクラッキングセル内に配置され
ているので、金属Ce中の不純物や表面付近の汚染物お
よびセル内に付着した汚染物をより効果的に除去するこ
とができ、真空容器の内部の汚染を有効に防止すること
ができる。そして、不純物や汚染物の大部分が除去され
た高純度のCeを利用して、高い結晶性を有するCeO
2 薄膜を形成することができる。In addition, in the MBE apparatus of this embodiment, since metal Ce is disposed in the valved cracking cell, impurities in metal Ce, contaminants near the surface, and contaminants adhering to the cell are removed. It can be removed more effectively, and contamination inside the vacuum vessel can be effectively prevented. Then, using high-purity Ce from which most of impurities and contaminants are removed, CeO having high crystallinity is used.
Two thin films can be formed.
【0085】また、本実施形態においても、上記第1の
実施形態と同様に、(111)基板上に(111)Ce
O2 膜を形成することができる。In this embodiment, as in the first embodiment, the (111) Ce film is formed on the (111) substrate.
An O 2 film can be formed.
【0086】(第4の実施形態)次に、本発明の第4の
実施形態について説明する。(Fourth Embodiment) Next, a fourth embodiment of the present invention will be described.
【0087】図11は、第4の実施形態に係るMBE装
置の構造を概略的に示す断面図である。同図に示すよう
に、本実施形態のMBE装置においては、EB加熱装置
48が設けられている。このEB加熱装置48は、金属
Ce41を担持するとともに金属Ce41に電子線(E
lectron Beam :EB)を照射して加熱するための機構
49を備えている。そして、シャッター46の操作によ
っていわゆる分子線状のCeを供給することが可能に構
成されている。その他の部分の構造は、上記第1の実施
形態のMBE装置と同様である。FIG. 11 is a sectional view schematically showing the structure of the MBE device according to the fourth embodiment. As shown in the figure, an EB heating device 48 is provided in the MBE device of the present embodiment. The EB heating device 48 supports the metal Ce41 and also applies an electron beam (E) to the metal Ce41.
A mechanism 49 is provided for irradiating and heating EB (electron beam). The shutter 46 is configured to supply so-called molecular beam Ce by operation of the shutter 46. The structure of other parts is the same as that of the MBE device of the first embodiment.
【0088】なお、EB加熱装置48の機構49におい
て金属Ce41を直接担持する部分は、通常のEB装置
において用いられているカーボン(C)や銅(cu)で
はなく、タングステン(W)やモリブデン(Mo)ある
いはタンタル(Ta)などによって構成されていること
が好ましい。その理由は、以下の通りである。Cuの融
点は1000℃前後であって、Ceの融点に対して10
0〜200℃しか余裕がないので、Ceを融解,蒸発さ
せるときにCuも同時に融解して蒸発するおそれがあ
る。また、カーボンは融点が3000℃前後とかなり高
いが、Ceと化合物を形成しやすいため、1000℃以
下でカーボンとCeとが化学反応して炭化物を形成し、
機構49が壊れてしまうおそれがある。それに対して、
W,Mo,Taは、それぞれ融点が2000℃以上であ
り、かつCeと化合物を形成しにくいことから、Ceの
融点付近の低温状態では両者が化学反応を生じることも
ないので、金属Ce41を直接担持する部分を構成する
材料として非常に安定している。In the mechanism 49 of the EB heating device 48, the portion directly supporting the metal Ce41 is not carbon (C) or copper (cu) used in a normal EB device, but tungsten (W) or molybdenum (Cu). Mo) or tantalum (Ta). The reason is as follows. The melting point of Cu is around 1000 ° C.,
Since there is only room for 0 to 200 ° C., Cu may be melted and evaporated at the same time when Ce is melted and evaporated. Also, carbon has a considerably high melting point of about 3000 ° C., but since it easily forms a compound with Ce, carbon and Ce chemically react at 1000 ° C. or less to form carbides,
The mechanism 49 may be broken. On the other hand,
Since W, Mo, and Ta each have a melting point of 2,000 ° C. or more and do not easily form a compound with Ce, they do not cause a chemical reaction in a low temperature state near the melting point of Ce. It is very stable as a material constituting the supporting portion.
【0089】次に、本実施形態におけるMBE成膜の手
順について説明する。第1の実施形態において金属Ce
はK−セルに収納され、加熱されて、いわゆる分子線と
して基板に供給されていたが、本実施形態においては、
K−セルの代わりにEB加熱装置48が用いられている
点が特徴である。すなわち、EB加熱装置48の機構4
9に担持された金属Ce41に5〜30keVの電圧を
印加して加速した電子線を照射することにより、金属C
e41を加熱,蒸発させていわゆる分子線として基板1
4に供給することができる。もし、金属Ce41の一部
あるいは全部が何らかの理由で酸化されてしまって高融
点の酸化セリウム(CeOx :x=1〜2)になり、K
−セルでは十分な量の分子線を取り出すことができるな
くなるほど、金属Ce41の大部分が高融点の酸化セリ
ウムに変化したとしても、電子線で加熱することによ
り、酸化セリウムに変化した部分も容易に融解,蒸発さ
せて基板14にいわゆる分子線状態のCeを供給するこ
とが可能である。Next, the procedure of MBE film formation in this embodiment will be described. In the first embodiment, the metal Ce
Was stored in a K-cell, heated, and supplied to the substrate as a so-called molecular beam. In the present embodiment,
It is characterized in that an EB heating device 48 is used instead of the K-cell. That is, the mechanism 4 of the EB heating device 48
By applying a voltage of 5 to 30 keV to the metal Ce41 supported on the substrate 9 and irradiating it with an accelerated electron beam,
e41 is heated and evaporated to form a substrate 1 as a so-called molecular beam.
4 can be supplied. If some or all of the metal Ce41 is oxidized for some reason, it becomes high melting point cerium oxide (CeO x : x = 1 to 2), and K
-Even if most of the metal Ce41 has been changed to cerium oxide having a high melting point so that a sufficient amount of molecular beams cannot be taken out of the cell, the portion which has been changed to cerium oxide by heating with an electron beam can be easily formed. It is possible to supply Ce in a so-called molecular beam state to the substrate 14 by melting and evaporating it.
【0090】その他の処理として、基板14を洗浄し真
空容器13内に取り付けてからCeO2 膜を形成する処
理が必要であるが、それらの工程は第1の実施形態で説
明した通りである。As other processes, a process of cleaning the substrate 14 and mounting the substrate 14 in the vacuum vessel 13 and then forming a CeO 2 film is necessary. These processes are as described in the first embodiment.
【0091】また、供給するCe分子線の制御も、加熱
に用いる電子線の加速強度とともに、シャッター46の
操作によって行なわれ、第1の実施形態と同様にMEE
モードを用いて、(001)Si基板上に、Ce層と0
層とが交互に積層されてなる高い結晶性を有する(00
1)CeO2 膜を形成することができる。The control of the supplied Ce molecular beam is also performed by operating the shutter 46 together with the acceleration intensity of the electron beam used for heating. Like the first embodiment, the MEE is controlled.
Using a mode, a Ce layer and a 0
Layers having high crystallinity (00)
1) A CeO 2 film can be formed.
【0092】[0092]
【発明の効果】本発明の誘電体膜の形成方法によると、
金属Ceを原料に用い、エピタキシ法を用いて、Si基
板上にCeO2 膜を形成することにより、金属Ceを酸
素に先駆けて独立にSi基板表面に供給することが可能
になり、Si基板の表面におけるSiO2 層の形成を抑
制しつつ、数原子層以下の精度で、膜厚を制御すること
ができ、所望の面方位を有するCeO2 膜を形成するこ
とができる誘電体膜の形成方法の提供を図ることができ
る。According to the method for forming a dielectric film of the present invention,
By forming a CeO 2 film on a Si substrate by using metal Ce as a raw material and using an epitaxy method, metal Ce can be independently supplied to the surface of the Si substrate prior to oxygen. A method of forming a dielectric film capable of controlling the film thickness with an accuracy of several atomic layers or less while suppressing the formation of a SiO 2 layer on the surface and forming a CeO 2 film having a desired plane orientation Can be provided.
【0093】本発明の誘電体膜の形成装置によると、S
i基板上にCeO2 膜を形成するための誘電体膜の形成
装置として、Si基板を設置するための容器容器内に金
属Ceを原子状態で供給するためのCe供給装置と、容
器内に酸素を原子状態で供給するための酸素供給装置と
を個別に設けたので、Ce層と酸素層とを順次堆積して
いくことが可能となり、上記誘電体膜の形成方法を実現
するための装置の提供を図ることができる。According to the dielectric film forming apparatus of the present invention, S
As a dielectric film forming apparatus for forming a CeO 2 film on an i-substrate, a Ce supply apparatus for supplying metal Ce in an atomic state into a container for installing a Si substrate, and an oxygen And an oxygen supply device for supplying oxygen in an atomic state are separately provided, so that a Ce layer and an oxygen layer can be sequentially deposited, and an apparatus for realizing the method of forming the dielectric film is provided. Can be provided.
【図1】本発明の第1の実施形態に係るK−セルを備え
たMBE装置の構成を概略的に示す断面図である。FIG. 1 is a cross-sectional view schematically illustrating a configuration of an MBE apparatus including a K-cell according to a first embodiment of the present invention.
【図2】本発明の第1の実施形態におけるCeO2 膜が
形成されていく過程を説明するための図である。FIG. 2 is a view for explaining a process of forming a CeO 2 film according to the first embodiment of the present invention.
【図3】本発明の第1の実施形態に係る方法により形成
されたCeO2 膜の結晶構造を示す模式断面図である。FIG. 3 is a schematic sectional view showing a crystal structure of a CeO 2 film formed by the method according to the first embodiment of the present invention.
【図4】本発明の第1の実施形態の変形例に係る方法に
より形成されたCeO2 膜の結晶構造を示す模式断面図
である。FIG. 4 is a schematic sectional view showing a crystal structure of a CeO 2 film formed by a method according to a modification of the first embodiment of the present invention.
【図5】本発明の第2の実施形態に係るロードロック機
構を備えたMBE装置の構成を概略的に示す断面図であ
る。FIG. 5 is a cross-sectional view schematically illustrating a configuration of an MBE apparatus including a load lock mechanism according to a second embodiment of the present invention.
【図6】本発明の第3の実施形態に係るバルブドクラッ
キングセルを備えたMBE装置の構成を概略的に示す断
面図である。FIG. 6 is a cross-sectional view schematically illustrating a configuration of an MBE apparatus including a valved cracking cell according to a third embodiment of the present invention.
【図7】(100)Si基板の上にCeO2 結晶の2種
類のドメインが形成されている状態を示す模式断面図で
ある。FIG. 7 is a schematic cross-sectional view showing a state in which two types of domains of a CeO 2 crystal are formed on a (100) Si substrate.
【図8】第5の文献に記載されている,Si基板の(0
01)面上へのCeO2 結晶のエピタキシャル状態を示
す模式平面図である。FIG. 8 shows an example of (0) of a Si substrate described in the fifth document.
FIG. 1 is a schematic plan view showing an epitaxial state of a CeO 2 crystal on a (01) plane.
【図9】第5の文献に記載されている,CeO2 膜に2
つのドメインが混在する状態を高分解能走査型トンネル
電子顕微鏡で観察して得られた顕微鏡写真図である。FIG. 9 shows that the CeO 2 film described in the fifth document
FIG. 4 is a micrograph obtained by observing a state in which two domains are mixed with a high-resolution scanning tunneling electron microscope.
【図10】第6の文献に記載されている,Si基板の
(001)面,(111)面及び(110)面にそれぞ
れエピタキシャル成長するCeO2 結晶の方位を示す模
式平面図である。FIG. 10 is a schematic plan view showing the orientations of CeO 2 crystals epitaxially grown on (001), (111) and (110) planes of a Si substrate, respectively, described in a sixth document.
【図11】本発明の第4の実施形態に係るEB加熱装置
を備えたMBE装置の構成を概略的に示す断面図であ
る。FIG. 11 is a cross-sectional view schematically illustrating a configuration of an MBE apparatus including an EB heating apparatus according to a fourth embodiment of the present invention.
1 Ce原子 2 Si原子 3 O原子 4 単位胞 5 単位胞 6 単位胞 8 (001)Si基板 9 (011)CeO2 膜 11 シャッター 12 K−セル 13 真空容器 14 基板 15 ガスバルブ 16 真空ポンプ 17 Si基板 18 蒸発Ce原子 19 拡散Ce原子 20 固定Ce原子 21 Ce原子層 22 蒸発O分子 23 拡散O分子 24 固定O原子 25 O原子層 30 CeO2 膜 32 Ce層 34 ロードロック機構 35 ゲートバルブ 36 真空ポンプ 40 バルブドクラッキングセル 41 金属Ce 42 エフューザー 43 クラッカー 44 バルブ 45 真空ポンプ 46 シャッター 48 EB加熱装置 49 機構Reference Signs List 1 Ce atom 2 Si atom 3 O atom 4 Unit cell 5 Unit cell 6 Unit cell 8 (001) Si substrate 9 (011) CeO 2 film 11 Shutter 12 K-cell 13 Vacuum container 14 Substrate 15 Gas valve 16 Vacuum pump 17 Si substrate Reference Signs List 18 evaporated Ce atom 19 diffused Ce atom 20 fixed Ce atom 21 Ce atomic layer 22 evaporated O molecule 23 diffused O molecule 24 fixed O atom 25 O atomic layer 30 CeO 2 film 32 Ce layer 34 load lock mechanism 35 gate valve 36 vacuum pump 40 Valved cracking cell 41 Metal Ce 42 Efuser 43 Cracker 44 Valve 45 Vacuum pump 46 Shutter 48 EB heating device 49 Mechanism
Claims (12)
用いて、Si基板上にCeO2 膜を形成することを特徴
とする誘電体膜の形成方法。1. A method for forming a dielectric film, comprising: forming a CeO 2 film on a Si substrate by using an epitaxy method by using metal Ce as a raw material.
いて、 上記Si基板の主面は(001)面であり、 上記CeO2 膜の膜面は(001)面であることを特徴
とする誘電体膜の形成方法。2. The method for forming a dielectric film according to claim 1, wherein the main surface of the Si substrate is a (001) plane, and the CeO 2 film is a (001) plane. Of forming a dielectric film.
いて、 上記Si基板の直上には、少なくとも1原子層のCe層
を形成することを特徴とする誘電体膜の形成方法。3. The method for forming a dielectric film according to claim 2, wherein at least one atomic layer of a Ce layer is formed immediately above said Si substrate.
いて、 上記Si基板の直上の少なくとも1原子層のCe層の上
に、単原子層のO層と単原子層のCe層とを交互に繰り
返すように成長させることを特徴とする誘電体膜の形成
方法。4. The method for forming a dielectric film according to claim 3, wherein a monoatomic O layer and a monoatomic Ce layer are formed on at least one atomic layer of Ce immediately above the Si substrate. A method for forming a dielectric film, wherein the dielectric film is grown alternately and repeatedly.
の誘電体膜の形成方法において、 上記Si基板上にCe層とO層とを交互に形成する際に
は、Ceのみの供給と酸素のみの供給とを繰り返すこと
を特徴とする誘電体膜の形成方法。5. The method for forming a dielectric film according to claim 1, wherein when the Ce layer and the O layer are alternately formed on the Si substrate, only Ce is used. A method for forming a dielectric film, comprising repeating supply and supply of only oxygen.
いて、 上記Ce層及びO層の形成は、マイグレーション・エン
ハンスド・エピタキシモードを利用した分子線エピタキ
シャル成長法により行なわれることを特徴とする誘電体
膜の形成方法。6. The dielectric film forming method according to claim 5, wherein the formation of the Ce layer and the O layer is performed by a molecular beam epitaxial growth method using a migration enhanced epitaxy mode. Method of forming body film.
の誘電体膜の形成装置であって、 Si基板を設置するための容器と、 上記容器内に金属Ceを原子状態で供給するためのCe
供給装置と、 上記容器内に酸素を原子状態で供給するための酸素供給
装置とを備えていることを特徴とする誘電体膜の形成装
置。7. A dielectric film forming apparatus for forming a CeO 2 film on a Si substrate, comprising: a container for installing the Si substrate; and a metal Ce in the container in an atomic state. Ce
An apparatus for forming a dielectric film, comprising: a supply device; and an oxygen supply device for supplying oxygen into the container in an atomic state.
いて、 上記Ce供給装置は、クヌードセンセルを有しているこ
とを特徴とする誘電体膜の形成装置。8. The dielectric film forming apparatus according to claim 7, wherein the Ce supply device has a Knudsen cell.
いて、 上記クヌードセンセルを収納するためのロードロック室
と、 上記ロードロック室の雰囲気と上記容器の雰囲気とを互
いに遮断することが可能なゲートと、 上記ロードロック室を上記容器とは独立して減圧または
差動排気することが可能なポンプとをさらに備えている
ことを特徴とする誘電体膜の形成装置。9. The dielectric film forming apparatus according to claim 8, wherein the load lock chamber for accommodating the Knudsen cell and the atmosphere of the load lock chamber and the atmosphere of the container are isolated from each other. And a pump capable of depressurizing or differentially evacuating the load lock chamber independently of the container.
おいて、 上記Ce供給装置は、バルブドクラッキングセルであ
り、 上記バルブドトラッキングセルは、 上記金属Ceを収納して加熱するためのエヒューザー
と、 金属Ceをさらに加熱して分解するためのクラッカー
と、 上記バルブドトラッキングセルの雰囲気と上記容器の雰
囲気とを互いに遮断することが可能なゲートと、 上記バルブドクラッキングセルを上記容器とは独立して
減圧または差動排気することが可能なポンプとを有して
いることを特徴とする誘電体膜の形成装置。10. The dielectric film forming apparatus according to claim 7, wherein said Ce supply device is a valved cracking cell, and said valved tracking cell is an air for containing and heating said metal Ce. A fuser, a cracker for further heating and decomposing the metal Ce, a gate capable of shutting off the atmosphere of the valved tracking cell and the atmosphere of the container, and the valved cracking cell as the container And a pump capable of independently reducing or differentially evacuating the pressure.
おいて、 上記Ce供給装置は、EB加熱装置であり、 上記EB加熱装置は、 上記金属Ceを担持するとともに金属Ceに電子線を照
射するための機構を有していることを特徴とする誘電体
膜の形成装置。11. The dielectric film forming apparatus according to claim 7, wherein the Ce supply device is an EB heating device, and the EB heating device carries the metal Ce and irradiates the metal Ce with an electron beam. An apparatus for forming a dielectric film, comprising:
記載の誘電体膜の形成装置において、 上記酸素供給装置は、極短時間に高密度に酸素ガスを供
給するように制御するための電磁弁を有していることを
特徴とする誘電体膜の形成装置。12. The dielectric film forming apparatus according to claim 7, wherein the oxygen supply device controls the supply of oxygen gas at a high density in a very short time. An apparatus for forming a dielectric film, comprising: a solenoid valve.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17135299A JP3467430B2 (en) | 1999-03-17 | 1999-06-17 | Method and apparatus for forming dielectric film |
| US09/527,475 US6569240B1 (en) | 1999-03-17 | 2000-03-17 | Dielectric film and method for forming the same |
| US10/107,334 US6899965B2 (en) | 1999-03-17 | 2002-03-28 | Dielectric film and method for forming the same |
| US10/702,458 US20040096692A1 (en) | 1999-03-17 | 2003-11-07 | Dielectric film and method for forming the same |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11-72410 | 1999-03-17 | ||
| JP7241099 | 1999-03-17 | ||
| JP17135299A JP3467430B2 (en) | 1999-03-17 | 1999-06-17 | Method and apparatus for forming dielectric film |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003278959A Division JP2004103571A (en) | 1999-03-17 | 2003-07-24 | Dielectric film |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000332007A true JP2000332007A (en) | 2000-11-30 |
| JP3467430B2 JP3467430B2 (en) | 2003-11-17 |
Family
ID=26413542
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17135299A Expired - Fee Related JP3467430B2 (en) | 1999-03-17 | 1999-06-17 | Method and apparatus for forming dielectric film |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3467430B2 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007273531A (en) * | 2006-03-30 | 2007-10-18 | Toshiba Corp | Semiconductor device and manufacturing method thereof |
| JP2008160086A (en) * | 2006-11-30 | 2008-07-10 | Toshiba Corp | Semiconductor device and manufacturing method thereof |
| CN110678964A (en) * | 2017-06-15 | 2020-01-10 | 信越半导体株式会社 | Method for manufacturing epitaxial wafer |
-
1999
- 1999-06-17 JP JP17135299A patent/JP3467430B2/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007273531A (en) * | 2006-03-30 | 2007-10-18 | Toshiba Corp | Semiconductor device and manufacturing method thereof |
| JP2008160086A (en) * | 2006-11-30 | 2008-07-10 | Toshiba Corp | Semiconductor device and manufacturing method thereof |
| CN110678964A (en) * | 2017-06-15 | 2020-01-10 | 信越半导体株式会社 | Method for manufacturing epitaxial wafer |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3467430B2 (en) | 2003-11-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6639267B2 (en) | Capacitor dielectric having perovskite-type crystalline structure | |
| JP4387723B2 (en) | Bismuth-titanium-silicon oxide, bismuth-titanium-silicon oxide thin film and manufacturing method thereof | |
| US6747317B2 (en) | Semiconductor device | |
| JPH1055973A (en) | Semiconductor device manufacturing apparatus and method for manufacturing polycrystalline silicon film using the same | |
| US5443030A (en) | Crystallizing method of ferroelectric film | |
| US6569240B1 (en) | Dielectric film and method for forming the same | |
| JP3470068B2 (en) | Method of forming dielectric film | |
| JP3467430B2 (en) | Method and apparatus for forming dielectric film | |
| He et al. | Interfacial and microstructural properties of SrTiO 3 thin films grown on Si (001) substrates | |
| JP3223233B2 (en) | Oxide thin film, substrate for electronic device, and method of forming oxide thin film | |
| JP2004006960A (en) | Method of forming dielectric film | |
| JP2002003297A (en) | Oxide thin film element and method of manufacturing the same | |
| JP2004103571A (en) | Dielectric film | |
| US20230197443A1 (en) | Epitaxial strontium titanate on silicon | |
| EP4320560A1 (en) | Method for producing a solid-state component, solid-state component, quantum component and apparatus for producing a solid-state component | |
| JPH05251351A (en) | Formation method of ferroelectric thin film | |
| JP2024523693A (en) | Method for preparing a surface of a single crystal wafer as an epitaxial template, the epitaxial template, and a device using the epitaxial template | |
| Pignolet et al. | Large area pulsed laser deposition of aurivilliustype layered perovskite thin films | |
| JP3251462B2 (en) | MIS semiconductor device and method of manufacturing the same | |
| Hwang et al. | Pb‐Diffusion Barrier Layers for PbTiO3 Thin Films Deposited on Si Substrates by Metal Organic Chemical Vapor Deposition | |
| JP2000188377A (en) | Ferroelectric thin-film element and its manufacture | |
| JPH0955486A (en) | Soi device and its manufacture | |
| Kanno et al. | Preparation of Pb-based ferroelectric thin films at room temperature using excimer-laser-assisted multi-ion-beam sputtering | |
| JP2861683B2 (en) | Method of forming amorphous silicon film | |
| JP3799438B2 (en) | Manufacturing method of semiconductor oxide film |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070829 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080829 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080829 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090829 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090829 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100829 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |