[go: up one dir, main page]

JP2000332048A - 半導体チップにおけるバンプ構造およびその形成方法ならびにフリップチップの実装構造 - Google Patents

半導体チップにおけるバンプ構造およびその形成方法ならびにフリップチップの実装構造

Info

Publication number
JP2000332048A
JP2000332048A JP11145187A JP14518799A JP2000332048A JP 2000332048 A JP2000332048 A JP 2000332048A JP 11145187 A JP11145187 A JP 11145187A JP 14518799 A JP14518799 A JP 14518799A JP 2000332048 A JP2000332048 A JP 2000332048A
Authority
JP
Japan
Prior art keywords
bump
semiconductor chip
metal
gold
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11145187A
Other languages
English (en)
Inventor
Keisuke Matsunami
敬祐 松波
Yasuharu Nakamura
康春 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP11145187A priority Critical patent/JP2000332048A/ja
Publication of JP2000332048A publication Critical patent/JP2000332048A/ja
Pending legal-status Critical Current

Links

Classifications

    • H10W72/073
    • H10W72/01225
    • H10W72/01251
    • H10W72/07331
    • H10W72/5522
    • H10W74/15
    • H10W90/724
    • H10W90/734

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 ワイヤボンデイング法にてバンプを形成する
が、メッキ法によるバンプの場合と同等な面積を持つ半
導体チップにおけるバンプ構造等を提供する。 【解決手段】 金属ワイヤの先端に金属ボールを形成
し、該金属ボールを半導体チップにボンディング後、前
記金属ボールを残して金属ワイヤを切断し、前記半導体
チップに金属バンプを形成してなる半導体チップにおけ
るバンプ構造において、金属ボール12aの切断部側を
平坦化した平坦化バンプ(金ボール)1を形成した。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体チップにお
けるバンプ構造およびその形成方法およびフリップチッ
プの実装構造に関し、特に、接続媒体として導電粒子を
用いた接続用バンプを半導体チップに形成し、絶縁基板
の基板パッドに電気的接続を行う、半導体チップにおけ
るバンプ構造およびその形成方法およびフリップチップ
の実装構造に関する。
【0002】
【従来の技術】電子機器のデジタル化及び信号の高速化
といったシステムの変化に伴い、近年ではノイズの減少
や機器の小型化の要請により、半導体チップの実装方法
としてフリップチップ実装等のベアチップ実装方法が用
いられている。
【0003】図9は、導電粒子を接続媒体としたフリッ
プチップ実装構造の断面図である。ここで、符号101
は絶縁基板、符号102は基板パッド、符号111は半
導体チップ(ベアチップ)、符号112は金(Au)バ
ンプ、符号121はバインダ(接着剤)、符号122は
バインダ中に含まれる導電粒子である。
【0004】導電粒子122を接続媒体とするフリップ
チップ実装工法には、異方性導電フィルム(ACF)方
式と異方性導電樹脂(ACP)方式の2種類がある。双
方共にバインダ121内に導電粒子122が分散してい
る点では共通しており、バインダ121の供給形態が、
固体か液体かによって方式が分かれる。
【0005】図10に異方性導電フィルム方式のフリッ
プチップ実装プロセスを示し、図11に異方性導電樹脂
方式のフリップチップ実装プロセスを示す。図10に示
すように、異方性導電フィルム方式のフリップチップ実
装プロセスは、基板パッド102を備えた絶縁基板10
1に、セパレータ131を備えた異方性導電フィルム
(ACF)130を貼り付ける。次いで、セパレータ1
31を剥離すると、導電粒子122を含んだバインダ1
21が絶縁基板101に接着された状態となる。一方、
予めベアチップ111に金バンプ112を形成してお
き、金バンプ112を下面側にしてベアチップ111
を、前述のセパレータ131を剥離したACF上に搭載
し、熱圧着により接続する。
【0006】また、異方性導電樹脂方式の場合は、図1
1に示すように、基板パッド102を備えた絶縁基板1
01に、異方性導電樹脂(ACP)135を塗布する。
予め用意したベアチップ111に金バンプ112を形成
したものを、金バンプ112を下面側にしてACP13
5上に搭載し、熱圧着により接続する。
【0007】ところで、このような導電粒子122を用
いたフリップチップ実装では金バンプ112と基板パッ
ド102との間に挟まれる導電粒子122(図10、図
11において符号Aにより指示する)の数により電気的
接続の信頼性に影響し、こうした導電粒子122の数が
多ければ多いほど電気的接続は安定する。従って、金バ
ンプ112の面積が大きいほど挟み込む導電粒子数12
2が多くなるので、金バンプ112の面積は可能な限り
大きい方が望ましく、一般的には金メッキ法と呼ばれる
工法にて形成された金バンプを用いて、配線基板上に実
装される。なお、バンプの形成方法としては金メッキ法
以外に、ワイヤボンディング法がある。
【0008】
【発明が解決しようとする課題】しかしながら、金メッ
キ法によるバンプ形成は、通常の半導体製造工程に加
え、密着及び拡散防止の金属層の形成やメッキの為のレ
ジスト形成など、多くの工程を必要とし、使用される設
備も非常に高価である為、パンプ形成コストが高くなる
という欠点がある。また、この金メッキ法では、ウェー
ハの状態でのみバンプ形成が可能なので、ウェーハの状
態で入手不可能な半導体に対しては適用不可能という欠
点もある。
【0009】一方、ワイヤボンデイング法によるバンプ
形成は、工程も非常に少なく、ウェーハ及び個片に分割
された半導体のどちらにもバンプ形成が可能であるが、
金メッキ法によって形成されたバンプよりバンプ面積が
小さくなってしまい、フリップチップ実装時に電気的接
続が不安定になるという欠点がある。即ち、従来の金メ
ッキ法およびワイヤボンディング法には、バンプ形成の
面から見るとそれぞれ欠点がある。
【0010】本発明は、上記事情を考慮したもので、ワ
イヤボンデイング法にてバンプを形成するが、メッキ法
によるバンプの場合と同等な面積を持つ半導体チップに
おけるバンプ構造およびその形成方法およびフリップチ
ップの実装構造を提供することを目的とする。
【0011】
【課題を解決するための手段】前記課題を解決するため
に請求項1記載の発明は、金属ワイヤの先端に金属ボー
ルを形成し、該金属ボールを半導体チップにボンディン
グ後、前記金属ボールを残して金属ワイヤを切断し、前
記半導体チップに金属バンプを形成してなる半導体チッ
プにおけるバンプ構造において、前記バンプ構造は、前
記金属ボールの切断部側を平坦化した平坦化バンプを備
えてなることを特徴とする。
【0012】また、請求項2記載の発明は、金属ワイヤ
の先端に金属ボールを形成し、該金属ボールを半導体チ
ップにボンディング後、前記金属ボールを残して金属ワ
イヤを切断し、前記半導体チップに金属バンプを形成す
る半導体チップにおけるバンプの形成方法において、前
記金属ボールを残して金属ワイヤを切断した後、該金属
ボールの切断部を押圧して平坦化し、平坦化バンプを形
成することを特徴とする。
【0013】また、請求項3記載の発明は、前記金属ワ
イヤの太さと前記切断して半導体チップに残した金属ボ
ールの量と前記押圧力の大きさをパラメータとして、前
記平坦化バンプを形成することを特徴とする。
【0014】このようにすれば、所望のサイズの金属バ
ンプを形成することができる。
【0015】また、請求項4記載の発明は、前記請求項
1記載の平坦化バンプをフェイスダウンし、予め絶縁基
板に形成した基板パッドに熱圧着して構成することを特
徴とする。
【0016】このようにすれば、前記平坦化バンプを備
えたフリップチップの実装構造を実現でき、例えば金バ
ンプと基板パッドとの間に多数の導電粒子を挟み込むこ
とができる。従って、電気的接続の信頼性を高めること
ができる。
【0017】
【発明の実施の形態】以下、本発明を図示の実施の形態
に基づいて説明する。なお、既に説明した部分には同一
符号を付し、重複記載を省略する。
【0018】(1)第1の実施の形態 本実施の形態は、「1段バンプ(平坦化バンプ)」の構
造と、「1段バンプ」の形成方法の場合である。図1は
本実施の形態の側断面図、図2(A),(B)は本実施
の形態の写真で示す斜視図および写真で示す平面図であ
る。
【0019】図1及び図2(A),(B)に示すよう
に、本実施の形態のバンプ構造は、断面形状が略楕円形
の金バンプ1により構成され、半導体チップ111の入
出力パッド3の上に、前記金バンプ1が接続されてな
る。符号2は、パッシベーション(保護膜)である。
【0020】次に、本実施の形態のバンプ構造を形成す
る方法を、図3を参照しつつ説明する。図3に示すよう
に、キャピラリ11に金線12を挿通し、トーチ13に
よりスパークさせ(ステップ)、金線12の先端部に
金ボール12aを形成する(ステップ)。次いで、予
め用意した半導体チップ111に入出力パッド3を形成
した形成体の該入出力パッド3の上に、前記金ボール1
2aをボンディングする(ステップ)。ボンディング
後、キャピラリ11を上昇させて金線12を引き千切
り、金ボール12aのみを入出力パッド3上に残し(ス
テップ)、ステップ〜ステップを繰り返して、所
定数の金ボール12aを半導体チップ111上に接続す
る(ステップ)。
【0021】次いで、予め用意しておいたレベリングプ
レート(平坦化プレート)14により、所定の圧力で金
ボール12aを押圧し、バンプレベリング(平坦化)を
行うと(ステップ)、金バンプ1が完成する(ステッ
プ)。この金バンプ1の拡大断面図が前記図1であ
り、拡大斜視写真が前記図2(A)、拡大平面写真が前
記図2(B)である。
【0022】以上のようにすれば、金線として非常に細
いもの(例えば、直径18μm)を使用し、形成時の
「金ワイヤの量=金ボールの大きさ」、「レベリング
圧」をパラメータとして適宜に選択することにより、バ
ンプ構造の直径を所望のサイズ(任意のサイズ)にする
ことが可能となる。従って、上記手段によれば、ワイヤ
ボンデイング法によって形成された金バンプが、メッキ
法によって形成された金バンプと同等径以上のサイズを
有することが可能になる。
【0023】<参考>図4および図5(A),(B)は
従来のワイヤボンデイング法によって形成された2段バ
ンプ(段差バンプ)形状の金バンプ112を示す図およ
び拡大写真であって、図4は2段バンプの側断面図、図
5(A),(B)は2段バンプの拡大斜視写真、拡大平
面写真である。 これら図4、図5(A),(B)と、
前掲の本実施例の図1および図2(A),(B)とを比
較すると、本実施例の1段バンプと従来例の2段バンプ
との形状の差異が判然とする。 また、図6は従来例の
金メッキ法により形成したバンプ構造の側断面図であ
る。符号113はバリアメタル、符号114は入出力パ
ッド、符号115はパッシベーション(保護膜)、符号
116は入出力パッドである。
【0024】(2)第2の実施の形態 本実施の形態は、前記第1の実施の形態を用いて形成し
たバンプ構造の金バンプを備えた半導体チップを使用
し、フリップチップ実装構造を実現する場合である。
【0025】図7は本実施の形態のフリップチップ実装
構造の拡大側断面図、図8(A)は本実施の形態におけ
る「小さな基板パッド」の場合の拡大側断面写真、図8
(B)は「大きな基板パッド」の場合の拡大側断面写真
である。先ず、本実施の形態のフリップチップ実装構造
の形成方法について、異方性導電フィルム(ACF)方
式の場合を説明する。本実施の形態で使用する異方性導
電フィルム(ACF)方式は、基本的には前記図10で
説明した場合と同一であり、相違点は金バンプとして前
記第1の実施の形態で説明した1段バンプ(平坦化バン
プ)(図1の金バンプ1を参照)を使用した点である。
【0026】図7に示すように、金バンプ1と基板パッ
ド102との間に多数の導電粒子122が挟みこまれ
る。この導電粒子122の挟み込まれる数が10個以上
あれば、電気的接続が安定し、信頼性が向上することが
実験により確認されている。
【0027】その為には、できる限り大きなバンプが必
要になるが、元々電極パッド(入出力パッド)が大きい
ものについては、或る一定以上の大きさがあれば問題な
く導電粒子の個数を確保できる(図8(B)参照)。ま
た、非常に小さな電極パッド(基板パッド)では、その
電極以上の大きさのバンプ径が必要になる(図8(A)
参照)。
【0028】前記第1の実施の形態で説明した如く、本
発明によれば金バンプの面積を所望の大きさに形成でき
る。従って、ベアチップの金バンプの直径サイズ(大き
さ)とプリント基板(絶縁基板)のパターン幅とを同じ
サイズにする必要がないので、プリント基板設計時の制
約を排除することができる。
【0029】なお、前記実施の形態では金属ボールとし
て金ボールの場合を説明したが、他に例えばアルミニュ
ーム製のボールにしてもよい。
【0030】
【発明の効果】以上説明したように本発明によれば、安
価なワイヤボンデイング法によって金属バンプを形成す
るが、平坦化して金属バンプの面積を大きくできるの
で、フリップチップ実装時に金属バンプと絶縁基板の基
板パッドとの間に多数の導電粒子を挟み込むことが可能
になり、電気的接続を安定させ、電気的接続の信頼性を
向上させることができる。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態の側断面図である。
【図2】同第1の実施の形態の拡大写真であって、
(A)は斜視写真、(B)は平面写真である。
【図3】同第1の実施の形態の金バンプを形成する過程
を説明する図である。
【図4】同第1の実施の形態の1段バンプと比較するた
めの、従来例の2段バンプの側断面図である。
【図5】同従来例の2段バンプの拡大写真であって、
(A)は斜視写真、(B)は平面写真である。
【図6】同第1の実施の形態の1段バンプと比較するた
めの、従来例の金メッキ法による金バンプの側断面図で
ある。
【図7】本発明の第2の実施の形態の側断面図である。
【図8】同第2の実施の形態の拡大写真であって、
(A)は基板パッドが小さい場合の側断面写真、(B)
は基板パッドが大きい場合の側断面写真である。
【図9】従来の異方性導電フィルム(ACF)方式によ
るフリップチップ実装構造の側断面図である。
【図10】従来の異方性導電フィルム(ACF)方式に
よるフリップチップ実装構造を形成する過程を説明する
図である。
【図11】従来の異方性導電樹脂(ACP)方式による
フリップチップ実装構造を形成する過程を説明する図で
ある。
【符号の説明】
1,112…金バンプ、2…パッシベーション、3,1
14,116…入出力パッド、11…キャピラリ、12
…金線、12a…金ボール、13…トーチ、101…絶
縁基板、102…基板パッド、111…半導体チップ
(ベアチップ)、113…バリヤメタル、121…バイ
ンダ、122…導電粒子、130…異方性導電フィルム
(ACF)、131…セパレータ、135…異方性導電
樹脂(ACP)。

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 金属ワイヤの先端に金属ボールを形成
    し、該金属ボールを半導体チップにボンディング後、前
    記金属ボールを残して金属ワイヤを切断し、前記半導体
    チップに金属バンプを形成してなる半導体チップにおけ
    るバンプ構造において、 前記バンプ構造は、前記金属ボールの切断部側を平坦化
    した平坦化バンプを備えてなることを特徴とする半導体
    チップにおけるバンプ構造。
  2. 【請求項2】 金属ワイヤの先端に金属ボールを形成
    し、該金属ボールを半導体チップにボンディング後、前
    記金属ボールを残して金属ワイヤを切断し、前記半導体
    チップに金属バンプを形成する半導体チップにおけるバ
    ンプの形成方法において、 前記金属ボールを残して金属ワイヤを切断後、該金属ボ
    ールの切断部を押圧して平坦化し、平坦化バンプを形成
    することを特徴とする半導体チップにおけるバンプの形
    成方法。
  3. 【請求項3】 前記金属ワイヤの太さと前記切断して半
    導体チップに残した金属ボールの量と前記押圧力の大き
    さをパラメータとして、前記平坦化バンプを形成するこ
    とを特徴とする請求項2記載のバンプ形成方法。
  4. 【請求項4】 請求項1記載の平坦化バンプをフェイス
    ダウンし、予め絶縁基板に形成した基板パッドに熱圧着
    して構成することを特徴とするフリップチップの実装構
    造。
JP11145187A 1999-05-25 1999-05-25 半導体チップにおけるバンプ構造およびその形成方法ならびにフリップチップの実装構造 Pending JP2000332048A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11145187A JP2000332048A (ja) 1999-05-25 1999-05-25 半導体チップにおけるバンプ構造およびその形成方法ならびにフリップチップの実装構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11145187A JP2000332048A (ja) 1999-05-25 1999-05-25 半導体チップにおけるバンプ構造およびその形成方法ならびにフリップチップの実装構造

Publications (1)

Publication Number Publication Date
JP2000332048A true JP2000332048A (ja) 2000-11-30

Family

ID=15379449

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11145187A Pending JP2000332048A (ja) 1999-05-25 1999-05-25 半導体チップにおけるバンプ構造およびその形成方法ならびにフリップチップの実装構造

Country Status (1)

Country Link
JP (1) JP2000332048A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009296115A (ja) * 2008-06-03 2009-12-17 Daishinku Corp 音叉型圧電振動片、音叉型圧電振動デバイス、および音叉型圧電振動片の製造方法
DE102013211405A1 (de) * 2013-06-18 2014-12-18 Infineon Technologies Ag Verfahren zur herstellung eines halbleitermoduls
CN115050659A (zh) * 2022-06-06 2022-09-13 中国电子科技集团公司第四十三研究所 金属凸点整平方法及倒装芯片方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009296115A (ja) * 2008-06-03 2009-12-17 Daishinku Corp 音叉型圧電振動片、音叉型圧電振動デバイス、および音叉型圧電振動片の製造方法
DE102013211405A1 (de) * 2013-06-18 2014-12-18 Infineon Technologies Ag Verfahren zur herstellung eines halbleitermoduls
DE102013211405B4 (de) 2013-06-18 2020-06-04 Infineon Technologies Ag Verfahren zur herstellung eines halbleitermoduls
CN115050659A (zh) * 2022-06-06 2022-09-13 中国电子科技集团公司第四十三研究所 金属凸点整平方法及倒装芯片方法

Similar Documents

Publication Publication Date Title
US8298947B2 (en) Semiconductor device having solder-free gold bump contacts for stability in repeated temperature cycles
JP4175197B2 (ja) フリップチップ実装構造
CN101410973B (zh) 晶片级芯片尺寸封装及其制造和使用方法
US20140145340A1 (en) Flip Chip Interconnection Structure
JPH0927516A (ja) 電子部品の接続構造
US7420814B2 (en) Package stack and manufacturing method thereof
JP4175138B2 (ja) 半導体装置
JP2002222824A (ja) 半導体装置及びその製造方法
JP2002368155A (ja) 配線基板、半導体装置及び配線基板の製造方法
JP2000286304A (ja) 半導体素子の製造方法、および半導体素子、および半導体装置の製造方法、および半導体装置、ならびに実装モジュール
JP2008084958A (ja) 半導体装置の製造方法
JPH09162230A (ja) 電子回路装置及びその製造方法
JP3981817B2 (ja) 半導体装置の製造方法
JP2000332048A (ja) 半導体チップにおけるバンプ構造およびその形成方法ならびにフリップチップの実装構造
JP3851585B2 (ja) プリント配線板へのベアチップ半導体素子の接続方法
JP3323091B2 (ja) 半導体集積回路装置及びその製造方法
JP2002118210A (ja) 半導体装置用インタポーザ及びこれを用いた半導体装置
US7176580B1 (en) Structures and methods for wire bonding over active, brittle and low K dielectric areas of an IC chip
JPH07153796A (ja) 半導体実装装置およびその製造方法
KR100900480B1 (ko) 반도체 패키지
JP3870013B2 (ja) ウェハレベルcspの端子形成方法
JP2007103953A (ja) 導電性粒子を含むバンプを備える半導体チップ及びこれを製造する方法
JP3196845B2 (ja) バンプ電極形成方法
JP2003234427A (ja) 配線基板、それを用いた半導体装置、それらの製造方法
JP2004071906A (ja) 半導体装置