JP2000330782A - Device and method for analyzing static performance by description of hint to source - Google Patents
Device and method for analyzing static performance by description of hint to sourceInfo
- Publication number
- JP2000330782A JP2000330782A JP11144423A JP14442399A JP2000330782A JP 2000330782 A JP2000330782 A JP 2000330782A JP 11144423 A JP11144423 A JP 11144423A JP 14442399 A JP14442399 A JP 14442399A JP 2000330782 A JP2000330782 A JP 2000330782A
- Authority
- JP
- Japan
- Prior art keywords
- hint information
- program
- source program
- hint
- assemble list
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 24
- 230000003068 static effect Effects 0.000 title claims abstract description 24
- 238000004458 analytical method Methods 0.000 claims abstract description 23
- 238000010586 diagram Methods 0.000 description 12
- 238000010276 construction Methods 0.000 description 2
- 238000011156 evaluation Methods 0.000 description 1
- 238000011144 upstream manufacturing Methods 0.000 description 1
Landscapes
- Stored Programmes (AREA)
- Debugging And Monitoring (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、ソースプログラム
へのヒント記述による誤差の少ない静的な性能解析が可
能である静的性能解析装置および方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a static performance analysis apparatus and method capable of performing static performance analysis with a small error by describing a hint to a source program.
【0002】[0002]
【従来の技術】近年、組み込み向けプログラムが大規模
化してくるに従い、評価段階(ターゲットシステム構築
後)で性能問題が発生した時の後戻り工数増大を防ぐた
めにも、その開発サイクルの中でより上流工程に近い工
程から性能を考慮した開発が必要になってきている。こ
のような背景から、ターゲットシステム構築前から性能
を解析するための技術が必要となり、シミュレータも不
要な静的解析技術が必要となる。2. Description of the Related Art In recent years, as programs for embedded systems have become larger in scale, in order to prevent an increase in the number of steps to be performed when a performance problem occurs at the evaluation stage (after the construction of a target system), an upstream stage in the development cycle is required. Development that considers performance from a process close to the process has become necessary. Against this background, a technique for analyzing performance is required before the construction of the target system, and a static analysis technique that does not require a simulator is required.
【0003】従来の性能解析システムの一例が、特開平
7−21061号公報に記載されている。この公報に記
載された性能解析方式は、動的に性能情報を収集する方
法と、静的に性能情報を収集する方法とがある。静的に
データを収集するためには、コンパイラの出力するアセ
ンブルリストや、プログラムの逆アセンブルリストなど
からその性能を見積もる。An example of a conventional performance analysis system is described in Japanese Patent Application Laid-Open No. 7-21061. The performance analysis method described in this publication includes a method of dynamically collecting performance information and a method of statically collecting performance information. In order to collect data statically, the performance is estimated from an assemble list output by a compiler or a disassembly list of a program.
【0004】[0004]
【発明が解決しようとする課題】ここで問題となるの
は、プログラムを実行しない静的な性能解析は実際にプ
ログラムを実行して動的に測定した値に比べて誤差が出
やすいということである。その理由は、静的に性能を解
析する場合、ある手続きが何回コールされるのか、コー
ド中のループが何回実行されるのか、など実際に動かし
てみないとわからない情報がいくつか存在するためであ
る。The problem here is that static performance analysis without executing a program is more likely to cause an error than a value dynamically measured by actually executing a program. is there. The reason is that when statically analyzing performance, there are some pieces of information that cannot be known unless you actually move it, such as how many times a procedure is called and how many times a loop in the code is executed. That's why.
【0005】本発明の目的は、ソースプログラムへのヒ
ント記述による誤差の少ない静的な性能解析が可能な静
的性能解析装置および方法を提供することにある。An object of the present invention is to provide a static performance analysis apparatus and method capable of performing static performance analysis with a small error by describing a hint to a source program.
【0006】本発明の他の目的は、ソースプログラムへ
のヒント記述による誤差の少ない静的な性能解析を実行
するプログラム記録する記録媒体を提供することにあ
る。Another object of the present invention is to provide a recording medium for recording a program for performing a static performance analysis with a small error by describing a hint to a source program.
【0007】[0007]
【課題を解決するための手段】本発明の静的性能解析装
置は、プログラム制御により動作するコンピュータと、
コンピュータとデータおよびプログラムをやり取りし、
ヒント情報を記述したソースプログラムと、アセンブル
リストとを格納する記憶装置と、コンピュータに入力す
る装置と、コンピュータから出力する表示装置とを備え
ることを特徴とする。According to the present invention, there is provided a static performance analyzer comprising: a computer operating under program control;
Exchange data and programs with computers,
A storage device for storing a source program describing hint information and an assemble list, a device for inputting to a computer, and a display device for outputting from a computer are provided.
【0008】本発明の静的性能解析方法は、ソースプロ
グラムのループ、条件分岐、再帰する手続き呼び出し部
分に記述したヒント情報で、繰り返し回数、条件分岐
率、再帰回数をもとに、性能情報を静的に算出すること
を特徴とする。According to the static performance analysis method of the present invention, based on hint information described in a loop, a conditional branch, and a recursive procedure call portion of a source program, performance information is obtained based on the number of repetitions, the conditional branch rate, and the number of recursions. It is characterized in that it is calculated statically.
【0009】本発明の静的性能解析方法をおこなうプロ
グラムを記録する記録媒体は、a)プログラム製作者が
ソースプログラムに実行しなければ得られないような、
前記ソースプログラムのループ、条件分岐、再帰する手
続き呼び出し部分に記述したヒント情報を、前記ソース
プログラムへコメントとして埋め込むステップと、b)
前記ヒント情報付きアセンブルリスト出力手段を用いて
前記ソースプログラムからアセンブルリストを出力する
ステップと、c)ステップaで埋め込まれた前記ヒント
情報を、コメントとして出力するステップと、d)前記
アセンブルリストおよびそれに埋め込まれたヒント情報
をもとに、サイクル数計算手段で実行サイクル数を算出
するステップと、e)実行サイクル数を出力するステッ
プとを実行する。A recording medium for recording a program for performing the static performance analysis method of the present invention includes: a) a program which cannot be obtained unless the program creator executes the source program.
Embedding hint information described in a loop, conditional branch, and recursive procedure call part of the source program as a comment in the source program; b)
Outputting the assemble list from the source program by using the assemble list with hint information; c) outputting the hint information embedded in step a as a comment; d) outputting the assemble list and the The step of calculating the number of execution cycles by the cycle number calculation means based on the embedded hint information and the step of e) outputting the number of execution cycles are executed.
【0010】[0010]
【発明の実施の形態】本発明は、図1において、ヒント
情報を含んだソースプログラムをアセンブルリストに変
換し、それから実行サイクル数を算出する。このように
して、誤差の少ない静的な性能解析を可能にする。DESCRIPTION OF THE PREFERRED EMBODIMENTS In the present invention, in FIG. 1, a source program including hint information is converted into an assemble list, and then the number of execution cycles is calculated. In this way, static performance analysis with few errors is enabled.
【0011】本発明の実施例の構成を図1を参照して詳
細に説明する。図1は、本発明の静的性能解析装置の構
成を示す図である。The configuration of an embodiment of the present invention will be described in detail with reference to FIG. FIG. 1 is a diagram showing the configuration of the static performance analysis device of the present invention.
【0012】図1を参照すると、本発明の実施の形態
は、プログラム制御により動作するコンピュータ(中央
処理装置)100と、ヒント情報付きアセンブルリスト
出力手段(コンパイラなど)101と、サイクル数計算
手段102と、コンピュータから入出力する記憶装置2
00と、ヒント情報を記述したソースプログラム201
と、アセンブルリスト202と、コンピュータに入力す
る装置300と、コンピュータから出力する表示装置4
00とから構成されている。Referring to FIG. 1, an embodiment of the present invention comprises a computer (central processing unit) 100 operated under program control, an assemble list with hint information (such as a compiler) 101, and a cycle number calculating means 102. And a storage device 2 for input and output from a computer
00 and a source program 201 describing hint information
, Assemble list 202, device 300 for inputting to computer, and display device 4 for outputting from computer
00.
【0013】コンピュータ100は、ヒント情報付きア
センブルリスト出力手段101と、サイクル数計算手段
102とを備える。これらの手段はそれぞれ概略つぎの
ように動作する。The computer 100 includes an assemble list with hint information output means 101 and a cycle number calculation means 102. Each of these means operates as follows.
【0014】ヒント情報付きアセンブルリスト出力手段
101は、ソースプログラム201からアセンブルリス
ト202を生成する。サイクル数計算手段102は、ア
センブルリスト202からサイクル数を算出して表示装
置400に出力する。記憶装置200は、ソースプログ
ラム201と、アセンブルリスト202とを備える。The assemble list with hint information output means 101 generates an assemble list 202 from the source program 201. The cycle number calculation means 102 calculates the number of cycles from the assemble list 202 and outputs it to the display device 400. The storage device 200 includes a source program 201 and an assemble list 202.
【0015】次に、本発明の実施例の動作を図2を参照
して詳細に説明する。図2は、本発明の静的性能解析装
置の動作を示す図である。Next, the operation of the embodiment of the present invention will be described in detail with reference to FIG. FIG. 2 is a diagram showing the operation of the static performance analysis device of the present invention.
【0016】まず、プログラム製作者がソースプログラ
ム201に実行しなければ得られないような情報(ヒン
ト)をコメントとして埋め込む(ステップA1)。次
に、ヒント情報付きアセンブルリスト出力手段101を
用いてソースプログラム201からアセンブルリスト2
02を出力する。このとき、ステップA1で埋め込まれ
たヒントはコメントとして出力する(ステップA2)。
さらに、アセンブルリスト202およびそれに埋め込ま
れたヒントをもとに、サイクル数計算手段102で実行
サイクル数を算出する(ステップA3)。最後に、表示
装置400に実行サイクル数を出力する(ステップA
4)。First, information (hints) that cannot be obtained unless the program creator executes them in the source program 201 is embedded as a comment (step A1). Next, the assemble list 2 is output from the source program 201 using the assemble list with hint information output unit 101.
02 is output. At this time, the hint embedded in step A1 is output as a comment (step A2).
Further, the cycle number calculating means 102 calculates the number of execution cycles based on the assemble list 202 and the hint embedded therein (step A3). Finally, the number of execution cycles is output to the display device 400 (step A).
4).
【0017】次に、本実施例を図3から図6に示す具体
例を用いて説明する。図3は、通常文を示す図である。
図4は、繰り返し文その1を示す図である。図5は、繰
り返し文その2を示す図である。図6は、手続き呼び出
しを示す図である。Next, this embodiment will be described with reference to specific examples shown in FIGS. FIG. 3 is a diagram showing a normal sentence.
FIG. 4 is a diagram showing the repetition sentence 1. FIG. 5 is a diagram showing a repetition sentence 2. FIG. 6 is a diagram showing a procedure call.
【0018】図3に示すような、繰り返しや分岐の無い
通常文(基本ブロック)の場合は、各コードは1回のみ
実行されるものとして、実行サイクル数は各コードの総
和となる。具体的に図3の場合には、総実行サイクル数
は以下のようになる。 (総実行サイクル数)=(Aの実行サイクル数) 図4に示すような、for,while,do whi
le文等、繰り返し実行されるコード部分については、
ヒントの記述を繰り返される回数とし、実行サイクル数
は繰り返される部分のコードと繰り返される回数の積と
する。ヒント記述が無い場合には、入力装置300から
サイクル数出力手段102に与えられたデフォルトの回
数を参照する。具体的に図4の場合には、総実行サイク
ル数は以下のようになる。 (総実行サイクル数)=(Aの実行サイクル数)+(B
の実行サイクル数)×10+(Cの実行サイクル数) 図5に示すような、if,switch文等、選択して
実行されるコード部分については、ヒントの記述を実行
される重みとし、実行サイクル数は各部分のコードと重
みの積とする。ヒント記述が無い場合には、重みは1/
選択数とする。具体的に図5の場合には、総実行サイク
ル数は以下のようになる。 (総実行サイクル数)=(Aの実行サイクル数)+(B
の実行サイクル数)×0.7+(Cの実行サイクル数)
×0.3+(Dの実行サイクル数) 図6に示すような、手続き呼び出しについては、呼び出
し先の手続きの実行サイクルを、呼び出し元の処理の実
行サイクルに加える。また再帰する場合には、再帰回数
のヒント記述を参照し、その回数以上呼び出し先の手続
きの実行サイクルの加算を行わないようにする。ヒント
記述が無い場合には、入力装置300からサイクル数出
力手段102に与えられたデフォルトの再帰回数を参照
する。具体的に図6の場合には、総実行サイクル数は以
下のようになる。 (総実行サイクル数)=(Aの実行サイクル数)+(B
の実行サイクル数)×0.1+((Aの実行サイクル
数)+(Bの実行サイクル数)×0.1+((Aの実行
サイクル数)+(Bの実行サイクル数)×0.1+(D
の実行サイクル数))×0.9+(Dの実行サイクル
数))×0.9+(Dの実行サイクル数)In the case of a normal statement (basic block) having no repetition or branch as shown in FIG. 3, each code is executed only once, and the number of execution cycles is the sum of the codes. Specifically, in the case of FIG. 3, the total number of execution cycles is as follows. (Total number of execution cycles) = (Number of execution cycles of A) For, while, and do as shown in FIG.
For code parts that are repeatedly executed, such as le statements,
The description of the hint is the number of repetitions, and the number of execution cycles is the product of the code of the repeated part and the number of repetitions. If there is no hint description, the default number of times given from the input device 300 to the cycle number output means 102 is referred to. Specifically, in the case of FIG. 4, the total number of execution cycles is as follows. (Total number of execution cycles) = (number of execution cycles of A) + (B
Number of execution cycles) × 10 + (number of execution cycles of C) As shown in FIG. 5, for a code portion that is selected and executed, such as an if and a switch statement, the description of the hint is set as the weight to be executed, and the execution cycle The number is the product of the code of each part and the weight. If there is no hint description, the weight is 1 /
Number of selections. Specifically, in the case of FIG. 5, the total number of execution cycles is as follows. (Total number of execution cycles) = (number of execution cycles of A) + (B
Number of execution cycles) × 0.7 + (number of execution cycles of C)
× 0.3 + (the number of execution cycles of D) For a procedure call as shown in FIG. 6, the execution cycle of the called procedure is added to the execution cycle of the processing of the caller. In the case of recursion, the hint description of the number of recursions is referred to, and the execution cycle of the called procedure is not added more than that number. If there is no hint description, the default number of recursions given from the input device 300 to the cycle number output means 102 is referred to. Specifically, in the case of FIG. 6, the total number of execution cycles is as follows. (Total number of execution cycles) = (number of execution cycles of A) + (B
Number of execution cycles) × 0.1 + ((number of execution cycles of A) + (number of execution cycles of B) × 0.1 + ((number of execution cycles of A) + (number of execution cycles of B) × 0.1 + ( D
Number of execution cycles)) × 0.9 + (number of execution cycles of D)) × 0.9 + (number of execution cycles of D)
【0019】[0019]
【発明の効果】本発明の静的性能解析装置は、以上説明
したように、ヒント記述をソースプログラムに埋め込む
ことにより、実行しなければ入手できないような情報を
得られるため、実際にプログラムを実行せずに誤差の少
ない静的な性能解析が可能である。ヒント情報は、ソー
スプログラムのループ、条件分岐、再帰する手続き呼び
出し部分に記述したものである。本発明は、例えば繰り
返し回数、条件分岐率、再帰回数などをもとに、性能情
報を静的に算出することで計算手段を備えることにな
る。As described above, by embedding the hint description in the source program, the static performance analysis apparatus of the present invention can obtain information that cannot be obtained unless the hint description is executed. Without errors, static performance analysis with few errors is possible. The hint information is described in a loop, a conditional branch, and a recursive procedure call part of the source program. The present invention includes a calculation unit by statically calculating performance information based on, for example, the number of repetitions, the conditional branching rate, the number of recursions, and the like.
【図1】本発明の静的性能解析装置の構成を示す図であ
る。FIG. 1 is a diagram showing a configuration of a static performance analysis device of the present invention.
【図2】本発明の静的性能解析装置の動作を示す図であ
る。FIG. 2 is a diagram showing an operation of the static performance analysis device of the present invention.
【図3】通常文を示す図である。FIG. 3 is a diagram showing a normal sentence.
【図4】繰り返し文その1を示す図である。FIG. 4 is a diagram showing a repetition sentence 1;
【図5】繰り返し文その2を示す図である。FIG. 5 is a diagram showing a repeated sentence 2;
【図6】手続き呼び出しを示す図である。FIG. 6 is a diagram showing a procedure call.
100 コンピュータ 101 アセンブルリスト出力手段 102 サイクル計算手段 200 記憶装置 201 ソースプログラム 202 アセンブルリスト 300 入力装置 400 出力装置 REFERENCE SIGNS LIST 100 computer 101 assemble list output means 102 cycle calculation means 200 storage device 201 source program 202 assemble list 300 input device 400 output device
Claims (6)
帰する手続き呼び出し部分に記述したヒント情報で、繰
り返し回数、条件分岐率、再帰回数をもとに、性能情報
を静的に算出する手段を備えることを特徴とする静的性
能解析装置。A means for statically calculating performance information based on a repetition count, a conditional branch rate, and a recursion count based on hint information described in a loop, conditional branch, and recursive procedure call part of a source program. A static performance analyzer characterized by the following.
タと、 前記コンピュータとデータおよびプログラムをやり取り
し、ヒント情報を記述したソースプログラムと、アセン
ブルリストとを格納する記憶装置と、 前記コンピュータに入力する装置と、 前記コンピュータからのデータおよびプログラムの処理
結果を出力する表示装置と、を備えることを特徴とする
請求項1記載の静的性能解析装置。2. A computer that operates under program control, a storage device that exchanges data and programs with the computer and describes hint information, and a storage device that stores an assemble list, and a device that inputs data to the computer. The static performance analysis device according to claim 1, further comprising: a display device that outputs data from the computer and a processing result of the program.
し、ヒント情報付きアセンブルリストへ変換するヒント
情報付きアセンブルリスト出力手段と、 前記ヒント情報付きアセンブルリストからサイクル数を
算出し、前記表示装置へ表示するサイクル数計算手段
と、を有することを特徴とする請求項2記載の静的性能
解析装置。3. The assemble list with hint information for assembling the source program with the hint information and converting it into an assemble list with hint information, and calculates a cycle number from the assemble list with hint information. 3. The static performance analysis device according to claim 2, further comprising: a cycle number calculation unit for displaying the number of cycles on the display device.
帰する手続き呼び出し部分に記述したヒント情報で、繰
り返し回数、条件分岐率、再帰回数をもとに、性能情報
を静的に算出することを特徴とする静的性能解析方法。4. Performance information is statically calculated based on the number of repetitions, the conditional branching rate, and the number of recursions using hint information described in a loop, conditional branch, and recursive procedure call part of the source program. Static performance analysis method.
に実行しなければ得られないような、前記ソースプログ
ラムのループ、条件分岐、再帰する手続き呼び出し部分
に記述したヒント情報を、前記ソースプログラムへコメ
ントとして埋め込むステップと、 b)前記ヒント情報付きアセンブルリスト出力手段を用
いて前記ソースプログラムからアセンブルリストを出力
するステップと、 c)ステップaで埋め込まれた前記ヒント情報を、コメ
ントとして出力するステップと、 d)前記アセンブルリストおよびそれに埋め込まれたヒ
ント情報をもとに、サイクル数計算手段で実行サイクル
数を算出するステップと、 e)実行サイクル数を出力するステップと、を含むこと
を特徴とする静的性能解析方法。5. The method according to claim 5, wherein the program creator writes hint information described in a loop, a conditional branch, and a recursive procedure call portion of the source program, which cannot be obtained unless the program creator executes the source program. B) outputting the assemble list from the source program using the assemble list with hint information output means; c) outputting the hint information embedded in step a as a comment; d) calculating the number of execution cycles by the cycle number calculating means based on the assemble list and the hint information embedded therein; and e) outputting the number of execution cycles. Performance analysis method.
に実行しなければ得られないような、前記ソースプログ
ラムのループ、条件分岐、再帰する手続き呼び出し部分
に記述したヒント情報を、前記ソースプログラムへコメ
ントとして埋め込むステップと、 b)前記ヒント情報付きアセンブルリスト出力手段を用
いて前記ソースプログラムからアセンブルリストを出力
するステップと、 c)ステップaで埋め込まれた前記ヒント情報を、コメ
ントとして出力するステップと、 d)前記アセンブルリストおよびそれに埋め込まれたヒ
ント情報をもとに、サイクル数計算手段で実行サイクル
数を算出するステップと、 e)実行サイクル数を出力するステップと、を実行する
プログラムを記録する記録媒体。6. A description is given to the source program as a hint information described in a loop, a conditional branch, and a recursive procedure call portion of the source program, which cannot be obtained unless the program creator executes the source program. B) outputting the assemble list from the source program using the assemble list with hint information output means; c) outputting the hint information embedded in step a as a comment; d) recording the program for executing the step of calculating the number of execution cycles by the cycle number calculation means based on the assemble list and the hint information embedded therein; and e) outputting the number of execution cycles. Medium.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11144423A JP2000330782A (en) | 1999-05-25 | 1999-05-25 | Device and method for analyzing static performance by description of hint to source |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11144423A JP2000330782A (en) | 1999-05-25 | 1999-05-25 | Device and method for analyzing static performance by description of hint to source |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000330782A true JP2000330782A (en) | 2000-11-30 |
Family
ID=15361852
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11144423A Pending JP2000330782A (en) | 1999-05-25 | 1999-05-25 | Device and method for analyzing static performance by description of hint to source |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000330782A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007179488A (en) * | 2005-12-28 | 2007-07-12 | Fujitsu Ltd | Source code problem prediction program |
-
1999
- 1999-05-25 JP JP11144423A patent/JP2000330782A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007179488A (en) * | 2005-12-28 | 2007-07-12 | Fujitsu Ltd | Source code problem prediction program |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Vahid et al. | SpecCharts: A VHDL front-end for embedded systems | |
| US6493868B1 (en) | Integrated development tool | |
| GB2398141A (en) | Method and apparatus for performing compiler transformation of software code using fastforward regions and value specialization | |
| KR100921514B1 (en) | A Software Development Apparatus for Providing Performance Prediction and A method thereof | |
| CN102402479B (en) | For the intermediate representation structure of static analysis | |
| US8296607B2 (en) | Serialization module separating pipelined trace-worthy event and sync packet data | |
| JP2008176453A (en) | Simulation device | |
| KR20180129623A (en) | Apparatus for statically analyzing assembly code including assoxiated multi files | |
| US20020116694A1 (en) | Dynamic test program generator for VLIW simulation | |
| JP5504960B2 (en) | Simulation apparatus and simulation method | |
| Engel et al. | A generic tool set for application specific processor architectures | |
| JP2000330782A (en) | Device and method for analyzing static performance by description of hint to source | |
| US6853968B2 (en) | Simulation of data processing apparatus | |
| CN114428630B (en) | Chip algorithm upgrading method and device and chip | |
| CN109753308B (en) | Instruction path verification system and instruction path monitoring method | |
| JP2009217720A (en) | Program generating device and program generating method | |
| JPH09288580A (en) | Device and method for optimizing source program | |
| JP2004030514A (en) | Method for analyzing performance | |
| CN120011210B (en) | Firmware hosting method, device and equipment based on multi-granularity dynamic instrumentation | |
| CN117520191B (en) | Test completeness checking method, device and storage medium based on program path | |
| Hallsby et al. | Computer Science Department | |
| CN117873482A (en) | Smart contract code verification method, device, equipment and storage medium | |
| Lee et al. | Architecture selection of a flexible DSP core using reconfigurable system software | |
| JP2002278775A (en) | Simulation apparatus, simulation method, and program | |
| JP2004046747A (en) | Vectorization method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040309 |