[go: up one dir, main page]

JP2000323510A - Semiconductor wafer with columnar electrode, method of manufacturing the same, and semiconductor device - Google Patents

Semiconductor wafer with columnar electrode, method of manufacturing the same, and semiconductor device

Info

Publication number
JP2000323510A
JP2000323510A JP11129356A JP12935699A JP2000323510A JP 2000323510 A JP2000323510 A JP 2000323510A JP 11129356 A JP11129356 A JP 11129356A JP 12935699 A JP12935699 A JP 12935699A JP 2000323510 A JP2000323510 A JP 2000323510A
Authority
JP
Japan
Prior art keywords
columnar
electrode
semiconductor wafer
wiring pattern
columnar electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11129356A
Other languages
Japanese (ja)
Inventor
Mitsutoshi Azuma
光敏 東
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP11129356A priority Critical patent/JP2000323510A/en
Publication of JP2000323510A publication Critical patent/JP2000323510A/en
Pending legal-status Critical Current

Links

Classifications

    • H10W72/012

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

(57)【要約】 【課題】 柱状電極により熱応力を効果的に緩和し、実
装基板との接合部の接合信頼性を向上させる柱状電極付
き半導体ウエハを提供する。 【解決手段】 半導体ウエハ10の電極端子形成面に、
各電極端子12に一端側が接続された配線パターン16
が絶縁層14を介して形成され、配線パターン16の他
端側に、銅めっきにより柱状電極18が形成され、該柱
状電極18の頂部端面に保護めっき被膜18aが形成さ
れた柱状電極付き半導体ウエハにおいて、前記銅めっき
により形成された金属からなる柱状電極18の硬さを低
下させる加熱処理が施されたことを特徴とする。
PROBLEM TO BE SOLVED: To provide a semiconductor wafer with a columnar electrode, which effectively reduces thermal stress by a columnar electrode and improves the bonding reliability of a bonding portion with a mounting substrate. SOLUTION: An electrode terminal forming surface of a semiconductor wafer 10 is
Wiring pattern 16 having one end connected to each electrode terminal 12
Is formed via an insulating layer 14, a columnar electrode 18 is formed on the other end side of the wiring pattern 16 by copper plating, and a protective plating film 18a is formed on a top end surface of the columnar electrode 18. Wherein a heat treatment for reducing the hardness of the columnar electrode 18 made of metal formed by the copper plating is performed.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明はチップサイズパッケ
ージの製造に使用される柱状電極付き半導体ウエハ及び
その製造方法並びに柱状電極付き半導体ウエハを用いて
製造される半導体装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor wafer with columnar electrodes used for manufacturing a chip size package, a method for manufacturing the same, and a semiconductor device manufactured using the semiconductor wafer with columnar electrodes.

【0002】[0002]

【従来の技術】半導体装置の製法として、半導体ウエハ
の電極端子形成面に配線パターンを形成し、あるいは外
部接続端子を接合するための電極を形成し、実装時また
は実装後における熱応力を緩和する緩衝層により半導体
ウエハの電極端子形成面を被覆してチップサイズの半導
体装置を得る方法が検討されている。図6はチップサイ
ズの半導体装置を製造するための半導体ウエハの構成例
を示す。この半導体ウエハ10は、半導体ウエハの表面
を保護するパッシベーション膜上に絶縁層14を介して
一端側で電極端子12に接続する配線パターン16を形
成し、配線パターン16の他端側に柱状電極18を立設
したものである。柱状電極18は頂部端面に形成した保
護めっき被膜を介して外部接続端子20を接合するため
のもので、はんだボール等の外部接続端子20の大きさ
に合わせて径寸法300μm程度、高さ100μm程度
に形成されている。
2. Description of the Related Art As a method of manufacturing a semiconductor device, a wiring pattern is formed on an electrode terminal forming surface of a semiconductor wafer, or an electrode for bonding an external connection terminal is formed, so as to reduce thermal stress during or after mounting. A method of obtaining a chip-sized semiconductor device by covering the electrode terminal forming surface of a semiconductor wafer with a buffer layer has been studied. FIG. 6 shows a configuration example of a semiconductor wafer for manufacturing a chip-sized semiconductor device. The semiconductor wafer 10 has a wiring pattern 16 connected to the electrode terminal 12 at one end via an insulating layer 14 on a passivation film for protecting the surface of the semiconductor wafer. Is established. The columnar electrode 18 is for joining the external connection terminal 20 via a protective plating film formed on the top end surface, and has a diameter of about 300 μm and a height of about 100 μm according to the size of the external connection terminal 20 such as a solder ball. Is formed.

【0003】[0003]

【発明が解決しようとする課題】上記の柱状電極18を
備えた半導体ウエハ10は、図6に示すように、柱状電
極18の頂部端面を露出させて樹脂22により封止し、
柱状電極18の頂部端面に保護めっき被膜を介して外部
接続端子20を接合する。このように樹脂22によって
半導体ウエハ10の電極端子形成面を被覆するのは、樹
脂22により配線パターン16等を被覆して保護する作
用と、樹脂22の緩衝作用を利用して半導体装置を実装
した際または実装後に実装基板と半導体チップとの間で
生じる熱応力を緩和させるためである。柱状電極18を
柱状に形成しているのも、外部接続端子の接合部からの
熱応力を緩衝させる意味がある。
As shown in FIG. 6, the semiconductor wafer 10 provided with the columnar electrodes 18 is sealed with a resin 22 by exposing the top end surfaces of the columnar electrodes 18, as shown in FIG.
The external connection terminal 20 is joined to the top end surface of the columnar electrode 18 via a protective plating film. The reason why the electrode terminal forming surface of the semiconductor wafer 10 is covered with the resin 22 is that the semiconductor device is mounted by using the resin 22 to cover and protect the wiring pattern 16 and the like and to use the buffering action of the resin 22. This is to reduce thermal stress generated between the mounting substrate and the semiconductor chip during or after mounting. The formation of the columnar electrode 18 in a columnar shape also has the meaning of buffering thermal stress from the joint of the external connection terminal.

【0004】しかしながら、柱状電極18は実際にはか
なり扁平に形成されているものであり、外部接続端子2
0の接合部で生じる熱応力は直線的に配線パターン16
等の半導体チップに作用するから、樹脂22によって電
極端子形成面を封止したとしてもその緩衝作用はさほど
期待できるものとなっていない。本発明は、このような
柱状電極を形成した半導体ウエハについて、実装時また
は実装後に外部接続端子の接合部に生じる熱応力を緩和
する問題を解消することに関するものであり、実装時ま
たは実装後にに生じる実装基板と半導体チップとの熱応
力を効果的に緩和することができる柱状電極付き半導体
ウエハ及びその好適な製造方法並びに柱状電極付き半導
体ウエハを用いて製造する半導体装置を提供することを
目的とする。
However, the columnar electrode 18 is actually formed to be quite flat, and the external connection terminal 2
The thermal stress generated at the joint portion of the wiring pattern 16
Therefore, even if the electrode terminal forming surface is sealed with the resin 22, the buffering effect cannot be expected so much. The present invention relates to a semiconductor wafer on which such columnar electrodes are formed, to solve the problem of relieving the thermal stress generated at the junction of the external connection terminals at the time of mounting or after mounting, and at the time of mounting or after mounting. It is an object of the present invention to provide a semiconductor wafer with columnar electrodes, which can effectively reduce the thermal stress between the mounting substrate and the semiconductor chip, and a suitable manufacturing method thereof, and a semiconductor device manufactured using the semiconductor wafer with columnar electrodes. I do.

【0005】[0005]

【課題を解決するための手段】上記目的を達成するた
め、本発明は次の構成を備える。すなわち、半導体ウエ
ハの電極端子形成面に、各電極端子に一端側が接続され
た配線パターンが絶縁層を介して形成され、配線パター
ンの他端側に、銅めっきにより柱状電極が形成され、該
柱状電極の頂部端面に保護めっき被膜が形成された柱状
電極付き半導体ウエハにおいて、前記銅めっきにより形
成された金属からなる柱状電極の硬さを低下させる加熱
処理が施されたことを特徴とする。また、前記柱状電極
が、頂部側よりも配線パターンに接続された基部側が大
径となるテーパ状に形成されていることは、柱状電極に
作用する熱応力に対する耐久性が向上するという利点が
ある。また、配線パターンの表面及び柱状電極の側面が
銅の酸化被膜によって被覆されていることにより、実装
時または実装後における電気的短絡を好適に回避するこ
とができる。また、電極端子形成面及び柱状電極の側面
が、電気的絶縁性を有する樹脂被膜により被覆されてい
ることにより、電気的短絡をさらに確実に回避すること
ができる。また、電極端子形成面及び柱状電極の側面
が、保護めっき被膜を露出して柱状電極と略同厚の樹脂
により封止されていることにより、実装時または実装後
における熱応力の緩和を好適に図ることができる。ま
た、前記保護めっき被膜として、柱状電極の頂部端面側
から順にニッケルめっきと金めっきが施されていること
が好適である。
To achieve the above object, the present invention comprises the following arrangement. That is, a wiring pattern having one end connected to each electrode terminal is formed via an insulating layer on the electrode terminal formation surface of the semiconductor wafer, and a columnar electrode is formed by copper plating on the other end side of the wiring pattern. The semiconductor wafer with a columnar electrode having a protective plating film formed on the top end surface of the electrode is subjected to a heat treatment for reducing the hardness of the columnar electrode made of the metal formed by the copper plating. Further, the columnar electrode is formed in a tapered shape in which the base side connected to the wiring pattern is larger in diameter than the top side, and has an advantage that durability against thermal stress acting on the columnar electrode is improved. . Further, since the surface of the wiring pattern and the side surfaces of the columnar electrodes are covered with the oxide film of copper, an electrical short circuit during or after mounting can be suitably avoided. Further, since the electrode terminal formation surface and the side surface of the columnar electrode are covered with an electrically insulating resin film, an electrical short circuit can be avoided more reliably. In addition, the electrode terminal formation surface and the side surfaces of the columnar electrodes are sealed with a resin having substantially the same thickness as the columnar electrodes by exposing the protective plating film, so that thermal stress during or after mounting can be suitably reduced. Can be planned. Further, it is preferable that nickel plating and gold plating are applied in order from the top end surface side of the columnar electrode as the protective plating film.

【0006】また、半導体ウエハの電極端子形成面に、
各電極端子に一端側が接続された配線パターンが絶縁層
を介して形成され、配線パターンの他端側に、銅めっき
により柱状電極が形成され、柱状電極の頂部端面に保護
めっき被膜が形成された柱状電極付き半導体ウエハの製
造方法において、前記配線パターンの他端側の柱状電極
を形成する部位を露出させて前記半導体ウエハの電極端
子形成面を被覆するレジストパターンを形成し、露出し
た前記配線パターンの他端側に電解めっきを施して柱状
電極を形成し、該柱状電極の頂部端面に保護めっきを施
して保護めっき被膜を形成した後、前記レジストパター
ンを除去し、大気中あるいは窒素ガス雰囲気中で、前記
柱状電極の硬さを低下させる加熱処理を施すことを特徴
とする。また、加熱処理を施した後、保護めっき被膜の
表面を剥離性樹脂材により被覆し、電気的絶縁性を有す
る樹脂被膜により半導体ウエハの電極端子形成面及び柱
状電極の側面を被覆した後、前記剥離性樹脂材を剥離除
去して保護めっき被膜を露出させることを特徴とする。
また、剥離性樹脂材として、加熱により剥離することが
できる樹脂材を使用することにより、保護めっき被膜か
ら樹脂材を容易に除去して保護めっき被膜の端面を露出
させることができる。
Further, the electrode terminal forming surface of the semiconductor wafer is
A wiring pattern having one end connected to each electrode terminal was formed via an insulating layer, a columnar electrode was formed by copper plating on the other end of the wiring pattern, and a protective plating film was formed on the top end surface of the columnar electrode. In the method of manufacturing a semiconductor wafer with columnar electrodes, a resist pattern is formed on the other end side of the wiring pattern where a columnar electrode is formed to cover an electrode terminal forming surface of the semiconductor wafer, and the exposed wiring pattern is formed. The other end of the columnar electrode to form a columnar electrode, apply protective plating to the top end surface of the columnar electrode to form a protective plating film, and then remove the resist pattern, and in air or in a nitrogen gas atmosphere. Then, a heat treatment for reducing the hardness of the columnar electrode is performed. Further, after performing the heat treatment, the surface of the protective plating film is coated with a releasable resin material, and after covering the electrode terminal forming surface of the semiconductor wafer and the side surface of the columnar electrode with a resin film having electrical insulation properties, The peelable resin material is peeled off to expose the protective plating film.
Further, by using a resin material that can be peeled off by heating as the releasable resin material, the resin material can be easily removed from the protective plating film to expose the end face of the protective plating film.

【0007】また、半導体ウエハの電極端子形成面に、
各電極端子に一端側が接続された配線パターンが絶縁層
を介して形成され、配線パターンの他端側に、銅めっき
により柱状電極が形成され、該柱状電極の頂部端面に保
護めっき被膜が形成された柱状電極付き半導体ウエハを
個片に分離して得られた半導体装置において、前記銅め
っきにより形成された金属からなる柱状電極の硬さを低
下させる加熱処理が施されたことを特徴とする。また、
柱状電極が、頂部側よりも配線パターンに接続された基
部側が大径となるテーパ状に形成されていることが好適
である。また、配線パターンの表面及び柱状電極の側面
が銅の酸化被膜によって被覆されていることが好適であ
る。また、電極端子形成面及び柱状電極の側面が、電気
的絶縁性を有する樹脂被膜により被覆されていることが
好適である。また、電極端子形成面及び柱状電極の側面
が、保護めっき被膜を露出して柱状電極と略同厚の樹脂
により封止されていることが好適である。また、前記保
護めっき被膜として、柱状電極の頂部端面側から順にニ
ッケルめっきと金めっきが施されていることが好適であ
る。
[0007] Further, on the electrode terminal forming surface of the semiconductor wafer,
A wiring pattern having one end connected to each electrode terminal is formed via an insulating layer, a columnar electrode is formed by copper plating on the other end of the wiring pattern, and a protective plating film is formed on a top end surface of the columnar electrode. A semiconductor device obtained by separating the semiconductor wafer with columnar electrodes into individual pieces, wherein a heat treatment for reducing the hardness of the columnar electrodes made of the metal formed by the copper plating is performed. Also,
It is preferable that the columnar electrode is formed in a tapered shape having a larger diameter on the base side connected to the wiring pattern than on the top side. Further, it is preferable that the surface of the wiring pattern and the side surfaces of the columnar electrodes are covered with a copper oxide film. Further, it is preferable that the electrode terminal formation surface and the side surface of the columnar electrode are covered with a resin film having electrical insulation. Further, it is preferable that the electrode terminal formation surface and the side surface of the columnar electrode are sealed with a resin having substantially the same thickness as the columnar electrode while exposing the protective plating film. Further, it is preferable that nickel plating and gold plating are applied in order from the top end surface side of the columnar electrode as the protective plating film.

【0008】[0008]

【発明の実施の形態】以下、本発明の好適な実施形態を
添付図面に基づいて詳細に説明する。図1は本発明に係
る柱状電極付き半導体ウエハの一実施形態の構成を示す
断面図である。本実施形態の柱状電極付き半導体ウエハ
の柱状電極18等の各部の構成は前述した従来の柱状電
極付き半導体ウエハと同様である。半導体ウエハ10の
電極端子形成面はポリイミド等の樹脂からなる絶縁層1
4によって被覆され、絶縁層14の表面に形成された配
線パターン16を介して電極端子12と柱状電極18が
電気的に接続されている。柱状電極18は銅めっきによ
って形成され、柱状電極18の頂部端面は保護めっき被
膜18aによって被覆されている。
Preferred embodiments of the present invention will be described below in detail with reference to the accompanying drawings. FIG. 1 is a sectional view showing a configuration of an embodiment of a semiconductor wafer with columnar electrodes according to the present invention. The configuration of each part such as the columnar electrode 18 of the semiconductor wafer with columnar electrodes of the present embodiment is the same as that of the above-described conventional semiconductor wafer with columnar electrodes. The electrode terminal forming surface of the semiconductor wafer 10 has an insulating layer 1 made of a resin such as polyimide.
The electrode terminals 12 and the columnar electrodes 18 are electrically connected to each other via a wiring pattern 16 formed on the surface of the insulating layer 14 and covered with the insulating layer 4. The columnar electrode 18 is formed by copper plating, and the top end surface of the columnar electrode 18 is covered with a protective plating film 18a.

【0009】半導体ウエハ10の電極端子形成面に柱状
電極18を形成する方法は図2に示す製造工程によるこ
とができる。図2(a) は半導体ウエハ10の電極端子形
成面を絶縁層14によって被覆し、電極端子12を露出
した状態である。この状態からスパッタリングによりク
ロム及び銅を絶縁層14の全面に施してめっき給電層1
3を形成し(図2(b))、次に、めっき給電層13の表面
にレジストパターン15を形成し、電解銅めっきを施し
て配線パターン16を形成する(図2(c))。レジストパ
ターン15は配線パターン16を形成する部位にめっき
給電層13が露出するように形成する。めっき給電層1
3は0.5μm〜1μmと薄く形成するのに対して配線
パターン15は肉厚(数μm程度)に形成する。
The method of forming the columnar electrodes 18 on the electrode terminal forming surface of the semiconductor wafer 10 can be based on the manufacturing process shown in FIG. FIG. 2A shows a state where the electrode terminal forming surface of the semiconductor wafer 10 is covered with the insulating layer 14 and the electrode terminals 12 are exposed. From this state, chromium and copper are applied to the entire surface of the insulating layer 14 by sputtering to form the plating power supply layer 1.
Next, a resist pattern 15 is formed on the surface of the plating power supply layer 13, and electrolytic copper plating is performed to form a wiring pattern 16 (FIG. 2C). The resist pattern 15 is formed so that the plating power supply layer 13 is exposed at a portion where the wiring pattern 16 is formed. Plating power supply layer 1
3 is formed as thin as 0.5 μm to 1 μm, whereas the wiring pattern 15 is formed thick (about several μm).

【0010】次に、レジストパターン15を除去し、柱
状電極18を形成する部位が露出穴に形成されたレジス
トパターン17によって電極端子形成面を被覆し、電解
銅めっきを施して柱状電極18を形成する。露出穴は底
面に配線パターン16が露出する円形穴に形成され、露
出穴内に銅めっきが盛り上げられる。柱状電極18を形
成した後、保護めっきを施し柱状電極18の頂部端面を
保護めっき被膜18aによって被覆する(図2(d))。保
護めっきとしては、内層をニッケルめっき、外層の金め
っきとするもの、あるいは内層をニッケルめっき、外層
をパラジウムめっきとするもの等が使用される。柱状電
極18を形成し、保護めっきを施した後、レジストパタ
ーン17を除去し、表面に露出しためっき給電層13を
エッチングして除去することにより保護めっき被膜18
aにより頂部端面が被覆された柱状電極18を有する半
導体ウエハが得られる。
Next, the resist pattern 15 is removed, the portion for forming the columnar electrode 18 is covered with the resist pattern 17 in which the exposed hole is formed, and the electrode terminal forming surface is formed by electrolytic copper plating to form the columnar electrode 18. I do. The exposed hole is formed in a circular hole on the bottom surface where the wiring pattern 16 is exposed, and copper plating is raised in the exposed hole. After the columnar electrode 18 is formed, protection plating is performed, and the top end surface of the columnar electrode 18 is covered with a protective plating film 18a (FIG. 2D). As the protective plating, there is used one in which the inner layer is nickel-plated and the outer layer is gold-plated, or one in which the inner layer is nickel-plated and the outer layer is palladium-plated. After forming the columnar electrode 18 and performing protection plating, the resist pattern 17 is removed, and the plating power supply layer 13 exposed on the surface is removed by etching.
As a result, a semiconductor wafer having the columnar electrode 18 whose top end surface is covered with the a is obtained.

【0011】本実施形態の柱状電極付き半導体ウエハ
は、柱状電極18を形成し、保護めっきを施した後、銅
めっきにより形成された柱状電極18の金属部分の硬さ
を低下させることを目的として半導体ウエハ全体を加熱
処理することを特徴とする。加熱処理方法としては、大
気中もしくは窒素ガス雰囲気中において200℃、約1
時間保持する方法によればよい。実験によると、このよ
うな加熱処理を施すことによって、処理前において柱状
電極18の硬さがビッカース(Vickers)硬さで約120
Hv であったものが、処理後にはビッカース硬さが90
〜100Hvにまで低下することが確かめられた。ま
た、銅の無垢のものの延性は通常15〜20%である
が、処理後には延性が30%以上にまで大きくなった。
これらの特性の変化は、加熱処理によって柱状電極18
の緩衝作用が増大することを示している。なお、半導体
ウエハを加熱処理する場合、大気中にて加熱処理した場
合は銅めっきによって形成した柱状電極18の外面及び
配線パターン16の外面が銅の酸化膜によって被覆さ
れ、窒素ガス中で加熱処理した場合は柱状電極18の外
面及び配線パターン16の外面が銅の酸化膜によって被
覆されにくくなるという相違がある。
The semiconductor wafer with columnar electrodes according to the present embodiment has a purpose of reducing the hardness of the metal portion of the columnar electrode 18 formed by copper plating after forming the columnar electrode 18 and performing protective plating. The heat treatment is performed on the entire semiconductor wafer. As a heat treatment method, 200 ° C., about 1
A method of keeping time may be used. According to an experiment, by performing such a heat treatment, the hardness of the columnar electrode 18 before the treatment is about 120 Vickers hardness.
Hv, but after treatment the Vickers hardness is 90
It was confirmed that it decreased to 100100 Hv. The ductility of solid copper is usually 15 to 20%, but after the treatment, the ductility has increased to 30% or more.
Changes in these characteristics are caused by the heat treatment.
This shows that the buffering action of increases. When the semiconductor wafer is heat-treated, when the heat treatment is performed in the air, the outer surface of the columnar electrode 18 and the outer surface of the wiring pattern 16 formed by copper plating are covered with a copper oxide film, and the heat treatment is performed in a nitrogen gas. In this case, there is a difference that the outer surface of the columnar electrode 18 and the outer surface of the wiring pattern 16 are hardly covered with the copper oxide film.

【0012】柱状電極付き半導体ウエハを用いてチップ
サイズパッケージ(半導体チップと略同等な大きさの半
導体装置)を形成した場合、実装時または実装後に、実
装基板と半導体チップとの熱膨張係数の相違により実装
基板と半導体チップとの間で生じる熱応力は外部接続端
子の接合部分から柱状電極18に直接作用するから、柱
状電極18の硬さを低下させて緩衝作用を増大させるこ
とは柱状電極18部分で熱応力を緩和させる作用として
きわめて有効である。上記の加熱処理によって柱状電極
18の硬さが低下する作用は、柱状電極18を電解銅め
っきによって形成していることから、加熱処理により銅
の結晶が再配列すること、酸化によって銅粒が大きくな
ること等によるものと考えられる。
When a chip size package (semiconductor device having a size substantially equal to a semiconductor chip) is formed using a semiconductor wafer with columnar electrodes, the difference in the thermal expansion coefficient between the mounting substrate and the semiconductor chip during or after mounting. As a result, thermal stress generated between the mounting substrate and the semiconductor chip directly acts on the columnar electrode 18 from the joint portion of the external connection terminal. Therefore, reducing the hardness of the columnar electrode 18 and increasing the buffering action is not possible with the columnar electrode 18. This is extremely effective as an action to relieve thermal stress in a part. The effect of lowering the hardness of the columnar electrode 18 by the above-described heat treatment is that the columnar electrode 18 is formed by electrolytic copper plating, so that the heat treatment causes the copper crystals to be rearranged, and the copper particles become larger by oxidation. It is thought that it is due to becoming.

【0013】上記のようにして、柱状電極18を形成し
た半導体ウエハに加熱処理を施した後、半導体ウエハ1
0の電極端子形成面を樹脂22によって封止する(図2
(f))。こうして得られた柱状電極付き半導体ウエハは、
上記の加熱処理を施したことにより柱状電極18の硬さ
が低下し、従来の柱状電極付き半導体ウエハにくらべて
緩衝性が向上した柱状電極18を備えた柱状電極付き半
導体ウエハとして得られる。
After the semiconductor wafer on which the columnar electrodes 18 are formed is subjected to heat treatment as described above, the semiconductor wafer 1 is heated.
2 is sealed with a resin 22 (FIG. 2).
(f)). The semiconductor wafer with columnar electrodes thus obtained is
By performing the above-described heat treatment, the hardness of the columnar electrode 18 is reduced, and a semiconductor wafer with the columnar electrode 18 having the columnar electrode 18 with improved buffering properties as compared with a conventional semiconductor wafer with a columnar electrode is obtained.

【0014】なお、図2(f) に示すように、半導体ウエ
ハ10の電極端子形成面を樹脂22によって封止せず
に、図1に示すように、柱状電極18を形成し、保護め
っきを施した後、加熱処理を施したままの状態で柱状電
極付き半導体ウエハ製品とすることも可能である。大気
中での加熱処理によれば柱状電極18の側面と配線パタ
ーン16の表面とが銅の酸化膜によって被覆され、酸化
膜によって柱状電極18と配線パターン16の表面が保
護されること、柱状電極18の頂部端面に設けた保護め
っきにより柱状電極18の頂部端面でははんだ等との濡
れ性が良好であるのに対して酸化膜ははんだ濡れ性が低
いことから、実装の際における電気的短絡の問題が回避
できること、また、樹脂22による緩衝性はさほど期待
されないから、樹脂22によって封止する工程を施す必
要性も高くない等の理由による。
As shown in FIG. 2 (f), the electrode terminal forming surface of the semiconductor wafer 10 is not sealed with the resin 22, but the columnar electrode 18 is formed as shown in FIG. After that, a semiconductor wafer product with columnar electrodes can be obtained in a state where the heat treatment is performed. According to the heat treatment in the air, the side surface of the columnar electrode 18 and the surface of the wiring pattern 16 are covered with a copper oxide film, and the surface of the columnar electrode 18 and the wiring pattern 16 are protected by the oxide film. 18 has good wettability with solder or the like on the top end surface of the columnar electrode 18 due to the protective plating provided on the top end surface of the column electrode 18, whereas the oxide film has low solder wettability. This is because the problem can be avoided, and the buffering property of the resin 22 is not so expected, so that the necessity of performing the step of sealing with the resin 22 is not high.

【0015】ただし、酸化膜によって被覆されていると
しても配線パターン16を露出させたまま実装した際に
は、実装基板の配線パターンとチップサイズパッケージ
の配線パターン16とが電気的に短絡するおそれがある
から、配線パターン16の表面と柱状電極18の側面部
分を電気的絶縁性を有する樹脂被膜によって被覆してお
くことが有効である。この場合、配線パターン16と柱
状電極18の側面を被覆する樹脂は柱状電極18の緩衝
作用を損なわない厚さに形成するのがよい。
However, when the wiring pattern 16 is mounted with the wiring pattern 16 exposed even if it is covered with an oxide film, the wiring pattern of the mounting board and the wiring pattern 16 of the chip size package may be electrically short-circuited. Therefore, it is effective to cover the surface of the wiring pattern 16 and the side surface of the columnar electrode 18 with a resin film having electrical insulation. In this case, the resin that covers the wiring pattern 16 and the side surfaces of the columnar electrodes 18 is preferably formed to a thickness that does not impair the buffering action of the columnar electrodes 18.

【0016】図3に配線パターン16と柱状電極18の
側面を樹脂によって被覆する製造工程を示す。図3(a)
は半導体ウエハ10の電極端子形成面に柱状電極18を
形成し、柱状電極18の頂部端面を保護めっき被膜18
aによって被覆した状態である。図3(b) は、次に、保
護めっき被膜18aが樹脂によって被覆されないように
するため、加熱によって簡単に剥離する剥離用樹脂材2
6を保護めっき被膜18aの表面に塗布した状態であ
る。次に、図3(c) に示すように、ポリイミド樹脂、シ
リコーン樹脂等の電気的絶縁性を有する樹脂28を半導
体ウエハ10の電極端子形成面と柱状電極18、保護め
っき被膜18aの表面に、これらの外形形状にならって
塗布し、半導体ウエハ10の全面を樹脂28による樹脂
被膜によって被覆する。樹脂28をコーティングする方
法としてはスプレーによる方法、スピンコーティングに
よる方法等が利用できる。
FIG. 3 shows a manufacturing process for covering the side surfaces of the wiring pattern 16 and the columnar electrode 18 with resin. Fig. 3 (a)
A columnar electrode 18 is formed on the electrode terminal forming surface of the semiconductor wafer 10, and a top end surface of the columnar electrode 18 is coated with a protective plating film 18.
a. FIG. 3 (b) shows the peeling resin material 2 which is easily peeled off by heating so that the protective plating film 18a is not covered with the resin.
6 is applied to the surface of the protective plating film 18a. Next, as shown in FIG. 3 (c), a resin 28 having electrical insulation such as a polyimide resin or a silicone resin is applied to the electrode terminal forming surface of the semiconductor wafer 10, the columnar electrode 18, and the surface of the protective plating film 18a. Application is performed according to these external shapes, and the entire surface of the semiconductor wafer 10 is covered with a resin film of the resin 28. As a method of coating the resin 28, a method by spraying, a method by spin coating, or the like can be used.

【0017】樹脂28をコーティングした後、加熱して
保護めっき被膜18aを被覆していた剥離用樹脂材26
を取り除き、同時に保護めっき被膜18aを被覆してい
た樹脂28を除去する(図3(d))。剥離用樹脂材26は
保護めっき被膜18aを被覆しているから、剥離用樹脂
材26を除去することにより保護めっき被膜18aが露
出し、柱状電極18の側面、配線パターン16の表面が
樹脂被膜によって被覆された柱状電極付き半導体ウエハ
が得られる。得られた柱状電極付き半導体ウエハは図3
(d) に示すように、外部接続端子20を接合する保護め
っき被膜18aのみが露出して得られるから、実装時ま
たは実装後に配線パターン16と実装基板側の配線パタ
ーンとが電気的に短絡するといった問題を解消すること
ができる。また、柱状電極18の側面を被覆する樹脂2
8は柱状電極18の側面にならって数μm〜10数μm
程度と薄く形成されており、したがって、柱状電極18
緩衝性、変形性が樹脂28によって損なわれることがな
く、実装時または実装後の熱応力を効果的に分散させる
ことが可能になる。
After coating the resin 28, the resin material 26 is heated to release the release resin material 26 that has covered the protective plating film 18a.
Is removed, and at the same time, the resin 28 covering the protective plating film 18a is removed (FIG. 3D). Since the peeling resin material 26 covers the protective plating film 18a, the protective plating film 18a is exposed by removing the peeling resin material 26, and the side surface of the columnar electrode 18 and the surface of the wiring pattern 16 are covered with the resin film. A coated semiconductor wafer with columnar electrodes is obtained. The resulting semiconductor wafer with columnar electrodes is shown in FIG.
As shown in (d), since only the protective plating film 18a for bonding the external connection terminal 20 is obtained by being exposed, the wiring pattern 16 and the wiring pattern on the mounting board side are electrically short-circuited during or after mounting. Such a problem can be solved. Also, the resin 2 covering the side surface of the columnar electrode 18 may be used.
8 is several μm to several tens μm following the side surface of the columnar electrode 18
The electrode 18 is formed as thin as
The buffering property and the deformability are not impaired by the resin 28, and the thermal stress at the time of mounting or after mounting can be effectively dispersed.

【0018】この柱状電極付き半導体ウエハの各々の柱
状電極18に外部接続端子20を接合し、所定位置で柱
状電極付き半導体ウエハを切断して個片に分離すること
によってチップサイズの半導体装置が得られる。なお、
保護めっき被膜18aの表面を被覆した剥離用樹脂材2
6は保護めっき被膜18aが樹脂28によって被覆され
ないようにするため、後工程で剥離して除去するもので
ある。したがって、剥離用樹脂材26としては加熱によ
って剥離できるものの他、エッチング等で除去できるレ
ジスト材を使用することも可能である。
An external connection terminal 20 is bonded to each of the columnar electrodes 18 of the semiconductor wafer with columnar electrodes, and the semiconductor wafer with columnar electrodes is cut at predetermined positions and separated into individual pieces, thereby obtaining a chip-sized semiconductor device. Can be In addition,
Release resin material 2 covering the surface of protective plating film 18a
Reference numeral 6 denotes a protective film 18a which is peeled and removed in a later step so as not to be covered with the resin 28. Therefore, a resist material that can be removed by heating or a resist material that can be removed by etching or the like can be used as the peeling resin material 26.

【0019】図4は柱状電極18の頂部端面の保護めっ
き被膜18aをを剥離用樹脂材26によって被覆する他
の方法を示す。すなわち、図2(d) に示す工程で柱状電
極18を形成し、柱状電極18の頂部端面に保護めっき
被膜18aを形成した後、レジストパターン17を形成
した状態で保護めっき被膜18aの表面に剥離用樹脂材
26を塗布し(図4(a))、次いで、レジストパターン1
7を除去して保護めっき被膜18aが剥離用樹脂材26
によって被覆された状態とする。この方法によれば、レ
ジストパターン17を形成した状態で剥離用樹脂材26
を塗布することで簡単に保護めっき被膜18aに剥離用
樹脂材26を塗布することができるという利点がある。
図4(b) に示す工程後は、図3(c) 以降の工程によれば
よい。
FIG. 4 shows another method of covering the protective plating film 18a on the top end face of the columnar electrode 18 with a resin material 26 for peeling. In other words, the columnar electrode 18 is formed in the step shown in FIG. 2D, the protective plating film 18a is formed on the top end surface of the columnar electrode 18, and the resist pattern 17 is formed on the surface of the protective plating film 18a. A resin material 26 is applied (FIG. 4A), and then a resist pattern 1 is formed.
7 is removed and the protective plating film 18a is
In a state covered by According to this method, in the state where the resist pattern 17 is formed, the release resin material 26 is formed.
Is advantageous in that the resin material 26 for peeling can be easily applied to the protective plating film 18a.
After the step shown in FIG. 4B, the steps after FIG. 3C may be performed.

【0020】上述したように、半導体ウエハ10の電極
端子形成面と柱状電極18の側面を樹脂28によって被
覆する方法は、従来のように樹脂封止装置を用いて半導
体ウエハの電極端子形成面を柱状電極と略同厚となる樹
脂22により封止する方法にくらべてはるかに製造が容
易である。また、樹脂封止装置を用いて電極端子形成面
を樹脂により封止した場合は、樹脂の収縮力によって半
導体ウエハが反るといったことが起こるが、本実施形態
のように樹脂28によって薄く樹脂被膜を形成する方法
であれば、内部応力の発生を小さく抑えることができ、
半導体ウエハの反り等の変形を防止することができる。
これにより、柱状電極付き半導体ウエハを個片に分離し
て得られるチップサイズの半導体装置の変形を抑え、信
頼性の高い半導体装置として提供することが可能にな
る。
As described above, the method of covering the electrode terminal forming surface of the semiconductor wafer 10 and the side surface of the columnar electrode 18 with the resin 28 is the same as the conventional method in which the electrode terminal forming surface of the semiconductor wafer is formed using a resin sealing device. The manufacturing is much easier than the method of sealing with the resin 22 having substantially the same thickness as the columnar electrode. When the electrode terminal forming surface is sealed with a resin using a resin sealing device, the semiconductor wafer may be warped due to the contraction force of the resin. If it is a method of forming, the generation of internal stress can be suppressed small,
Deformation such as warpage of the semiconductor wafer can be prevented.
This suppresses the deformation of a chip-sized semiconductor device obtained by separating the semiconductor wafer with columnar electrodes into individual pieces, and makes it possible to provide a highly reliable semiconductor device.

【0021】図5は電極端子形成面と柱状電極18の側
面を樹脂28によって被覆した柱状電極付き半導体ウエ
ハの他の実施形態を示す。なお、本実施形態の柱状電極
付き半導体ウエハも加熱処理を施して柱状電極18の硬
さを低下させる処理を施したものである。本実施形態で
は、柱状電極18の基部を柱状電極18の頂部側よりも
大径となるテーパ状に形成したことを特徴とする。図2
(d) に示すレジストパターン17を形成する工程の際に
エッチング条件を調節することにより、底部側が大径と
なる露出穴を形成することができ、電解銅めっきを施す
ことにより頂部側よりも基部が大径となるテーパ状の柱
状電極18を形成することができる。前述したように、
柱状電極付き半導体ウエハを個片に分離して得られた半
導体装置を実装した際には、実装時または実装後の熱応
力が柱状電極18にもっとも直接的に作用するから、柱
状電極18を強固に配線パターン16に支持することは
熱応力に対する耐久性を高める上で有効である。
FIG. 5 shows another embodiment of a semiconductor wafer with columnar electrodes in which the electrode terminal forming surface and the side surfaces of the columnar electrodes 18 are covered with a resin 28. The semiconductor wafer with columnar electrodes according to the present embodiment is also subjected to a heat treatment to reduce the hardness of the columnar electrodes 18. The present embodiment is characterized in that the base of the columnar electrode 18 is formed in a tapered shape having a larger diameter than the top side of the columnar electrode 18. FIG.
By adjusting the etching conditions during the step of forming the resist pattern 17 shown in (d), an exposed hole having a large diameter on the bottom side can be formed, and the base portion can be formed more than the top side by performing electrolytic copper plating. Can form a tapered columnar electrode 18 having a large diameter. As previously mentioned,
When a semiconductor device obtained by separating a semiconductor wafer with columnar electrodes into individual pieces is mounted, thermal stress at the time of mounting or after mounting acts on the columnar electrodes 18 most directly. It is effective to support the wiring pattern 16 in order to increase the durability against thermal stress.

【0022】本実施形態の柱状電極付き半導体ウエハ
も、半導体ウエハ10の電極端子形成面に柱状電極18
を形成し、柱状電極18の頂部端面を保護めっき被膜1
8aによって被覆した後、電気的絶縁性を有する樹脂2
8をスピンコートしあるいはスプレーして電極端子形成
面と柱状電極18の側面を樹脂28によって被覆して得
られる。もちろん、電極端子形成面の全面を柱状電極1
8と略同厚に樹脂22によって封止する場合も、柱状電
極18の基部側部分をテーパ状に形成することは、柱状
電極18の熱応力に対する耐久性を高める上で有効であ
る。
The semiconductor wafer with columnar electrodes of the present embodiment also has columnar electrodes 18 on the electrode terminal forming surface of the semiconductor wafer 10.
Is formed, and the top end surface of the columnar electrode 18 is covered with the protective plating film 1.
8a and then coated with an electrically insulating resin 2
8 is spin-coated or sprayed to cover the electrode terminal forming surface and the side surface of the columnar electrode 18 with a resin 28. Of course, the entire surface of the electrode terminal forming surface is
Even when the resin is sealed with the resin 22 to have substantially the same thickness as that of the column electrode 8, forming the base side portion of the columnar electrode 18 in a tapered shape is effective in increasing the durability of the columnar electrode 18 against thermal stress.

【0023】[0023]

【発明の効果】本発明に係る柱状電極付き半導体ウエハ
及びその製造方法並びに半導体装置によれば、上述した
ように、柱状電極が加熱処理され、銅めっきにより形成
された柱状電極の硬さを低下させたことによって、半導
体装置を実装した際または実装後において生じる熱応力
を効果的に緩和することができ、実装基板との接合部の
接合信頼性を向上させることが可能になる。電極端子形
成面と柱状電極の側面をこれらの外形形状にならって樹
脂により被覆した場合は、柱状電極による熱応力の緩和
性を損なうことなく、また実装時及び実装後における配
線パターン等による電気的短絡を防止して実装可能とな
る等の著効を奏する。
According to the semiconductor wafer with columnar electrodes, the method of manufacturing the same, and the semiconductor device according to the present invention, as described above, the columnar electrodes are heat-treated to reduce the hardness of the columnar electrodes formed by copper plating. By doing so, the thermal stress generated when the semiconductor device is mounted or after mounting can be effectively reduced, and the bonding reliability of the bonding portion with the mounting substrate can be improved. When the electrode terminal formation surface and the side surface of the columnar electrode are covered with resin according to these external shapes, the electrical relaxation due to the wiring pattern at the time of mounting and after mounting is maintained without impairing the relaxation of thermal stress by the columnar electrode. It has a remarkable effect such as being able to be mounted while preventing a short circuit.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明に係る柱状電極付き半導体ウエハの構成
を示す断面図である。
FIG. 1 is a cross-sectional view showing a configuration of a semiconductor wafer with columnar electrodes according to the present invention.

【図2】電極端子形成面に柱状電極を形成する方法を示
す説明図である。
FIG. 2 is an explanatory view illustrating a method of forming a columnar electrode on an electrode terminal formation surface.

【図3】本発明に係る柱状電極付き半導体ウエハの製造
方法を示す説明図である。
FIG. 3 is an explanatory view showing a method for manufacturing a semiconductor wafer with columnar electrodes according to the present invention.

【図4】本発明に係る柱状電極付き半導体ウエハの他の
製造方法を示す説明図である。
FIG. 4 is an explanatory view showing another method for manufacturing a semiconductor wafer with columnar electrodes according to the present invention.

【図5】柱状電極付き半導体ウエハの他の構成を示す断
面図である。
FIG. 5 is a cross-sectional view showing another configuration of the semiconductor wafer with columnar electrodes.

【図6】柱状電極付き半導体ウエハの従来の構成を示す
断面図である。
FIG. 6 is a sectional view showing a conventional configuration of a semiconductor wafer with columnar electrodes.

【符号の説明】[Explanation of symbols]

10 半導体ウエハ 12 電極端子 14 絶縁層 16 配線パターン 18 柱状電極 18a 保護めっき被膜 20 外部接続端子 22 樹脂 26 剥離用樹脂材 28 樹脂 DESCRIPTION OF SYMBOLS 10 Semiconductor wafer 12 Electrode terminal 14 Insulating layer 16 Wiring pattern 18 Columnar electrode 18a Protective plating film 20 External connection terminal 22 Resin 26 Peeling resin material 28 Resin

Claims (15)

【特許請求の範囲】[Claims] 【請求項1】 半導体ウエハの電極端子形成面に、各電
極端子に一端側が接続された配線パターンが絶縁層を介
して形成され、配線パターンの他端側に、銅めっきによ
り柱状電極が形成され、該柱状電極の頂部端面に保護め
っき被膜が形成された柱状電極付き半導体ウエハにおい
て、 前記銅めっきにより形成された金属からなる柱状電極の
硬さを低下させる加熱処理が施されたことを特徴とする
柱状電極付き半導体ウエハ。
1. A wiring pattern having one end connected to each electrode terminal is formed on an electrode terminal formation surface of a semiconductor wafer via an insulating layer, and a columnar electrode is formed on the other end of the wiring pattern by copper plating. In a semiconductor wafer with a columnar electrode in which a protective plating film is formed on the top end surface of the columnar electrode, a heat treatment for reducing the hardness of the columnar electrode made of a metal formed by the copper plating is performed. Semiconductor wafer with columnar electrodes.
【請求項2】 柱状電極が、頂部側よりも配線パターン
に接続された基部側が大径となるテーパ状に形成されて
いることを特徴とする請求項1記載の柱状電極付き半導
体ウエハ。
2. The semiconductor wafer with columnar electrodes according to claim 1, wherein the columnar electrodes are formed in a tapered shape such that the base side connected to the wiring pattern has a larger diameter than the top side.
【請求項3】 配線パターンの表面及び柱状電極の側面
が銅の酸化被膜によって被覆されていることを特徴とす
る請求項1または2記載の柱状電極付き半導体ウエハ。
3. The semiconductor wafer with columnar electrodes according to claim 1, wherein the surface of the wiring pattern and the side surfaces of the columnar electrodes are covered with a copper oxide film.
【請求項4】 電極端子形成面及び柱状電極の側面が、
電気的絶縁性を有する樹脂被膜により被覆されているこ
とを特徴とする請求項1、2または3記載の柱状電極付
き半導体ウエハ。
4. An electrode terminal forming surface and a side surface of a columnar electrode,
4. The semiconductor wafer with columnar electrodes according to claim 1, wherein the semiconductor wafer is covered with a resin film having electrical insulation.
【請求項5】 電極端子形成面及び柱状電極の側面が、
保護めっき被膜を露出して柱状電極と略同厚の樹脂によ
り封止されていることを特徴とする請求項1、2または
3記載の柱状電極付き半導体ウエハ。
5. An electrode terminal forming surface and a side surface of a columnar electrode,
4. The semiconductor wafer with columnar electrodes according to claim 1, wherein the protective plating film is exposed and sealed with a resin having substantially the same thickness as the columnar electrodes.
【請求項6】 保護めっき被膜として、柱状電極の頂部
端面側から順にニッケルめっきと金めっきが施されてい
ることを特徴とする請求項1、2、3、4または5記載
の柱状電極付き半導体ウエハ。
6. The semiconductor with columnar electrodes according to claim 1, wherein nickel and gold are plated in order from the top end surface of the columnar electrodes as the protective plating film. Wafer.
【請求項7】 半導体ウエハの電極端子形成面に、各電
極端子に一端側が接続された配線パターンが絶縁層を介
して形成され、配線パターンの他端側に、銅めっきによ
り柱状電極が形成され、柱状電極の頂部端面に保護めっ
き被膜が形成された柱状電極付き半導体ウエハの製造方
法において、 前記配線パターンの他端側の柱状電極を形成する部位を
露出させて前記半導体ウエハの電極端子形成面を被覆す
るレジストパターンを形成し、 露出した前記配線パターンの他端側に電解銅めっきを施
して柱状電極を形成し、該柱状電極の頂部端面に保護め
っきを施して保護めっき被膜を形成した後、 前記レジストパターンを除去し、大気中あるいは窒素ガ
ス雰囲気中で、前記柱状電極の硬さを低下させる加熱処
理を施すことを特徴とする柱状電極付き半導体ウエハの
製造方法。
7. A wiring pattern having one end connected to each electrode terminal is formed on an electrode terminal formation surface of a semiconductor wafer via an insulating layer, and a columnar electrode is formed on the other end of the wiring pattern by copper plating. A method of manufacturing a semiconductor wafer with a columnar electrode in which a protective plating film is formed on the top end surface of the columnar electrode, wherein a portion for forming the columnar electrode at the other end of the wiring pattern is exposed to form an electrode terminal forming surface of the semiconductor wafer. After forming a resist pattern that covers the wiring pattern, electrolytic copper plating is performed on the other end side of the exposed wiring pattern to form a columnar electrode, and a protective plating film is formed by performing protective plating on the top end surface of the columnar electrode. Removing the resist pattern and performing a heat treatment for reducing the hardness of the columnar electrode in the air or in a nitrogen gas atmosphere; A method for manufacturing a semiconductor wafer.
【請求項8】 加熱処理を施した後、保護めっき被膜の
表面を剥離性樹脂材により被覆し、 電気的絶縁性を有する樹脂被膜により半導体ウエハの電
極端子形成面及び柱状電極の側面を被覆した後、 前記剥離性樹脂材を剥離除去して保護めっき被膜を露出
させることを特徴とする請求項7記載の柱状電極付き半
導体ウエハの製造方法。
8. After the heat treatment, the surface of the protective plating film is covered with a releasable resin material, and the electrode terminal forming surface of the semiconductor wafer and the side surfaces of the columnar electrodes are covered with a resin film having electrical insulation. 8. The method of manufacturing a semiconductor wafer with columnar electrodes according to claim 7, wherein the peelable resin material is peeled off to expose the protective plating film.
【請求項9】 剥離性樹脂材として、加熱により剥離す
ることができる樹脂材を使用することを特徴とする請求
項8記載の柱状電極付き半導体ウエハの製造方法。
9. The method for manufacturing a semiconductor wafer with columnar electrodes according to claim 8, wherein a resin material that can be peeled off by heating is used as the peelable resin material.
【請求項10】 半導体ウエハの電極端子形成面に、各
電極端子に一端側が接続された配線パターンが絶縁層を
介して形成され、配線パターンの他端側に、銅めっきに
より柱状電極が形成され、該柱状電極の頂部端面に保護
めっき被膜が形成された柱状電極付き半導体ウエハを個
片に分離して得られた半導体装置において、 前記銅めっきにより形成された金属からなる柱状電極の
硬さを低下させる加熱処理が施されたことを特徴とする
半導体装置。
10. A wiring pattern having one end connected to each electrode terminal is formed on an electrode terminal formation surface of a semiconductor wafer via an insulating layer, and a columnar electrode is formed by copper plating on the other end of the wiring pattern. In a semiconductor device obtained by separating a semiconductor wafer with a columnar electrode on which a protective plating film is formed on the top end surface of the columnar electrode into individual pieces, the hardness of the columnar electrode made of a metal formed by the copper plating is determined. A semiconductor device which has been subjected to a heat treatment for lowering it.
【請求項11】 柱状電極が、頂部側よりも配線パター
ンに接続された基部側が大径となるテーパ状に形成され
ていることを特徴とする請求項10記載の半導体装置。
11. The semiconductor device according to claim 10, wherein the columnar electrode is formed in a tapered shape such that the base side connected to the wiring pattern has a larger diameter than the top side.
【請求項12】 配線パターンの表面及び柱状電極の側
面が銅の酸化被膜によって被覆されていることを特徴と
する請求項10または11記載の半導体装置。
12. The semiconductor device according to claim 10, wherein the surface of the wiring pattern and the side surfaces of the columnar electrodes are covered with a copper oxide film.
【請求項13】 電極端子形成面及び柱状電極の側面
が、電気的絶縁性を有する樹脂被膜により被覆されてい
ることを特徴とする請求項10、11または12記載の
半導体装置。
13. The semiconductor device according to claim 10, wherein the electrode terminal forming surface and the side surface of the columnar electrode are covered with an electrically insulating resin film.
【請求項14】 電極端子形成面及び柱状電極の側面
が、保護めっき被膜を露出して柱状電極と略同厚の樹脂
により封止されていることを特徴とする請求項10、1
1または12記載の半導体装置。
14. The electrode terminal formation surface and the side surfaces of the columnar electrodes are sealed with a resin having substantially the same thickness as the columnar electrodes by exposing the protective plating film.
13. The semiconductor device according to 1 or 12.
【請求項15】 保護めっき被膜として、柱状電極の頂
部端面側から順にニッケルめっきと金めっきが施されて
いることを特徴とする請求項10、11、12、13ま
たは14記載の半導体装置。
15. The semiconductor device according to claim 10, wherein nickel plating and gold plating are applied in order from the top end face side of the columnar electrode as the protective plating film.
JP11129356A 1999-05-11 1999-05-11 Semiconductor wafer with columnar electrode, method of manufacturing the same, and semiconductor device Pending JP2000323510A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11129356A JP2000323510A (en) 1999-05-11 1999-05-11 Semiconductor wafer with columnar electrode, method of manufacturing the same, and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11129356A JP2000323510A (en) 1999-05-11 1999-05-11 Semiconductor wafer with columnar electrode, method of manufacturing the same, and semiconductor device

Publications (1)

Publication Number Publication Date
JP2000323510A true JP2000323510A (en) 2000-11-24

Family

ID=15007582

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11129356A Pending JP2000323510A (en) 1999-05-11 1999-05-11 Semiconductor wafer with columnar electrode, method of manufacturing the same, and semiconductor device

Country Status (1)

Country Link
JP (1) JP2000323510A (en)

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3515449B2 (en) 1999-10-13 2004-04-05 三洋電機株式会社 Manufacturing method of semiconductor device
JP2004165191A (en) * 2002-11-08 2004-06-10 Oki Electric Ind Co Ltd Semiconductor device, method of manufacturing semiconductor device, and camera system
US7010837B2 (en) 2002-04-09 2006-03-14 Murata Manufacturing Co., Ltd. Method for manufacturing an electronic component
JP2006294949A (en) * 2005-04-13 2006-10-26 Tamura Seisakusho Co Ltd ELECTRODE STRUCTURE, PROJECTED ELECTRODE AND METHOD FOR PRODUCING THEM
US7135770B2 (en) 2002-02-07 2006-11-14 Nec Corporation Semiconductor element with conductive columnar projection and a semiconductor device with conductive columnar projection
JP2007103859A (en) * 2005-10-07 2007-04-19 Nec Electronics Corp Electronic circuit chip, electronic circuit device and manufacturing method thereof
US7279787B1 (en) 2001-12-31 2007-10-09 Richard S. Norman Microelectronic complex having clustered conductive members
JP2008060588A (en) * 2007-09-21 2008-03-13 Fujitsu Ltd Manufacturing method of semiconductor device
JP2008547207A (en) * 2005-06-14 2008-12-25 キュービック・ウエハ・インコーポレーテッド Electronic chip contact structure
US8021922B2 (en) 2005-06-14 2011-09-20 Cufer Asset Ltd. L.L.C. Remote chip attachment
US8053903B2 (en) 2005-06-14 2011-11-08 Cufer Asset Ltd. L.L.C. Chip capacitive coupling
US8197626B2 (en) 2005-06-14 2012-06-12 Cufer Asset Ltd. L.L.C. Rigid-backed, membrane-based chip tooling
US8283778B2 (en) 2005-06-14 2012-10-09 Cufer Asset Ltd. L.L.C. Thermally balanced via
US8456015B2 (en) 2005-06-14 2013-06-04 Cufer Asset Ltd. L.L.C. Triaxial through-chip connection
US8637392B2 (en) 2010-02-05 2014-01-28 International Business Machines Corporation Solder interconnect with non-wettable sidewall pillars and methods of manufacture
WO2014038128A1 (en) * 2012-09-05 2014-03-13 パナソニック株式会社 Semiconductor device and method for producing same
JP2016032090A (en) * 2014-07-25 2016-03-07 ▲き▼邦科技股▲分▼有限公司 Substrate and manufacturing method of the same
US9368469B2 (en) 2012-08-30 2016-06-14 Panasonic Intellectual Property Management Co., Ltd. Electronic component package and method of manufacturing same

Cited By (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3515449B2 (en) 1999-10-13 2004-04-05 三洋電機株式会社 Manufacturing method of semiconductor device
US7279787B1 (en) 2001-12-31 2007-10-09 Richard S. Norman Microelectronic complex having clustered conductive members
US7135770B2 (en) 2002-02-07 2006-11-14 Nec Corporation Semiconductor element with conductive columnar projection and a semiconductor device with conductive columnar projection
US7268438B2 (en) 2002-02-07 2007-09-11 Nec Corporation Semiconductor element including a wet prevention film
US7749888B2 (en) 2002-02-07 2010-07-06 Nec Corporation Semiconductor element and a producing method for the same, and a semiconductor device and a producing method for the same
US7449406B2 (en) 2002-02-07 2008-11-11 Nec Corporation Semiconductor element and a producing method for the same, and a semiconductor device and a producing method for the same
US7010837B2 (en) 2002-04-09 2006-03-14 Murata Manufacturing Co., Ltd. Method for manufacturing an electronic component
US7525167B2 (en) 2002-11-08 2009-04-28 Oki Semiconductor Co., Ltd. Semiconductor device with simplified constitution
JP2004165191A (en) * 2002-11-08 2004-06-10 Oki Electric Ind Co Ltd Semiconductor device, method of manufacturing semiconductor device, and camera system
JP2006294949A (en) * 2005-04-13 2006-10-26 Tamura Seisakusho Co Ltd ELECTRODE STRUCTURE, PROJECTED ELECTRODE AND METHOD FOR PRODUCING THEM
US8053903B2 (en) 2005-06-14 2011-11-08 Cufer Asset Ltd. L.L.C. Chip capacitive coupling
US9147635B2 (en) 2005-06-14 2015-09-29 Cufer Asset Ltd. L.L.C. Contact-based encapsulation
US10340239B2 (en) 2005-06-14 2019-07-02 Cufer Asset Ltd. L.L.C Tooling for coupling multiple electronic chips
US8021922B2 (en) 2005-06-14 2011-09-20 Cufer Asset Ltd. L.L.C. Remote chip attachment
US9754907B2 (en) 2005-06-14 2017-09-05 Cufer Asset Ltd. L.L.C. Tooling for coupling multiple electronic chips
US8197626B2 (en) 2005-06-14 2012-06-12 Cufer Asset Ltd. L.L.C. Rigid-backed, membrane-based chip tooling
US8197627B2 (en) 2005-06-14 2012-06-12 Cufer Asset Ltd. L.L.C. Pin-type chip tooling
US8283778B2 (en) 2005-06-14 2012-10-09 Cufer Asset Ltd. L.L.C. Thermally balanced via
US8456015B2 (en) 2005-06-14 2013-06-04 Cufer Asset Ltd. L.L.C. Triaxial through-chip connection
US9324629B2 (en) 2005-06-14 2016-04-26 Cufer Asset Ltd. L.L.C. Tooling for coupling multiple electronic chips
JP2008547207A (en) * 2005-06-14 2008-12-25 キュービック・ウエハ・インコーポレーテッド Electronic chip contact structure
US8846445B2 (en) 2005-06-14 2014-09-30 Cufer Asset Ltd. L.L.C. Inverse chip connector
JP2007103859A (en) * 2005-10-07 2007-04-19 Nec Electronics Corp Electronic circuit chip, electronic circuit device and manufacturing method thereof
JP2008060588A (en) * 2007-09-21 2008-03-13 Fujitsu Ltd Manufacturing method of semiconductor device
US9018760B2 (en) * 2010-02-05 2015-04-28 International Business Machines Corporation Solder interconnect with non-wettable sidewall pillars and methods of manufacture
US8637392B2 (en) 2010-02-05 2014-01-28 International Business Machines Corporation Solder interconnect with non-wettable sidewall pillars and methods of manufacture
US9368469B2 (en) 2012-08-30 2016-06-14 Panasonic Intellectual Property Management Co., Ltd. Electronic component package and method of manufacturing same
WO2014038128A1 (en) * 2012-09-05 2014-03-13 パナソニック株式会社 Semiconductor device and method for producing same
US9449937B2 (en) 2012-09-05 2016-09-20 Panasonic Intellectual Property Management Co., Ltd. Semiconductor device and method for manufacturing the same
JP2016032090A (en) * 2014-07-25 2016-03-07 ▲き▼邦科技股▲分▼有限公司 Substrate and manufacturing method of the same

Similar Documents

Publication Publication Date Title
JP2000323510A (en) Semiconductor wafer with columnar electrode, method of manufacturing the same, and semiconductor device
JP3386029B2 (en) Flip chip type semiconductor device and manufacturing method thereof
US7642629B2 (en) Methods and apparatus for packaging integrated circuit devices
KR0166967B1 (en) Semiconductor device for bonding tape assembly and manufacturing method thereof
JP3398609B2 (en) Semiconductor device
US7030496B2 (en) Semiconductor device having aluminum and metal electrodes and method for manufacturing the same
US6605522B1 (en) Method of manufacturing a semiconductor device having a protruding bump electrode
TW200924090A (en) Protected solder ball joints in wafer level chip-scale packaging
JP2002184904A (en) Semiconductor device manufacturing method and semiconductor device
US20090174061A1 (en) Semiconductor Device
JP3459234B2 (en) Semiconductor device and manufacturing method thereof
JP2001127095A (en) Semiconductor device and manufacturing method thereof
US20060081996A1 (en) Semiconductor device having aluminum electrode and metallic electrode
JP3402086B2 (en) Semiconductor device and manufacturing method thereof
JP3261912B2 (en) Semiconductor device with bump and method of manufacturing the same
JP3446021B2 (en) Bump electrode structure of semiconductor device and method for forming the same
KR100412133B1 (en) wafer level chip scale package and method of fabricating the same
JP4638614B2 (en) Method for manufacturing semiconductor device
WO2006070808A1 (en) Semiconductor chip and method for manufacturing same, electrode structure of semiconductor chip and method for forming same, and semiconductor device
JP3296344B2 (en) Semiconductor device and manufacturing method thereof
JPH0758112A (en) Semiconductor device
JP2002118210A (en) Interposer for semiconductor device and semiconductor device using the same
JP3417292B2 (en) Semiconductor device
JP2002359324A (en) Semiconductor device and manufacturing method thereof
JPH02105446A (en) hybrid integrated circuit