JP2000322033A - Display device, display control method thereof, and storage medium - Google Patents
Display device, display control method thereof, and storage mediumInfo
- Publication number
- JP2000322033A JP2000322033A JP11128260A JP12826099A JP2000322033A JP 2000322033 A JP2000322033 A JP 2000322033A JP 11128260 A JP11128260 A JP 11128260A JP 12826099 A JP12826099 A JP 12826099A JP 2000322033 A JP2000322033 A JP 2000322033A
- Authority
- JP
- Japan
- Prior art keywords
- display
- liquid crystal
- pixel
- state
- gradation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
(57)【要約】
【課題】 ハードウエア資源の節約及び有効活用を図る
ことができる表示装置及びその表示制御方法並びに記憶
媒体を提供する。
【解決手段】モノクロ２値表示の場合の半分の領域が階
調表示の表示領域とされる。また、モノクロ２値表示の
際の座標（ｉ，ｊ）及び（ｉ＋ｍ／２，ｊ）の画素に各
々対応していた２エントリが、４階調表示の場合の座標
（ｉ，ｊ）の画素に対応するＲＡＭエントリとされる。
ｖカウンタ１０６の値がｍ／２以上の場合、即ち表示領
域外の座標値を示している場合は、ＲＡＭ１１０に対す
るアクセス動作は行なわれない。また、ｖカウンタ１０
６の値がｍ／２より小さい場合は、ＲＡＭ１１０に対し
て２回のアクセスが行われる。モノクロ２値表示の際に
座標（ｉ，ｊ）に対応していたＲＡＭ１１０のエントリ
及び座標（ｉ＋ｍ／２，ｊ）に対応していたＲＡＭ１１
０のエントリのデータが、ＲＡＭマネージャ１０９から
ディスプレイマネージャ１１１へ送られる。
(57) [Problem] To provide a display device, a display control method thereof, and a storage medium capable of saving and effectively utilizing hardware resources. A half area in the case of monochrome binary display is set as a display area for gradation display. Also, the two entries corresponding to the pixels at the coordinates (i, j) and (i + m / 2, j) at the time of monochrome binary display are replaced with the pixels at the coordinates (i, j) at the time of four gradation display. Is a RAM entry corresponding to.
When the value of the v counter 106 is equal to or more than m / 2, that is, when it indicates a coordinate value outside the display area, the access operation to the RAM 110 is not performed. Also, the v counter 10
When the value of 6 is smaller than m / 2, the RAM 110 is accessed twice. In the monochrome binary display, the entry in the RAM 110 corresponding to the coordinates (i, j) and the RAM 11 corresponding to the coordinates (i + m / 2, j)
The data of the entry of 0 is sent from the RAM manager 109 to the display manager 111.
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、液晶ディスプレイ
からなる表示手段を有する表示装置及びその表示制御方
法並びに記憶媒体に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a display device having a display means comprising a liquid crystal display, a display control method therefor, and a storage medium.
【０００２】[0002]
【従来の技術】従来、表示機構としてモノクロ２値表示
が可能な液晶ディスプレイからなる表示部を有する計算
機（以下、「液晶表示計算機」という）では、階調表示
を行うことによって、その表示における表現能力を高め
ている。2. Description of the Related Art Conventionally, a computer having a display unit composed of a liquid crystal display capable of monochrome binary display as a display mechanism (hereinafter referred to as a "liquid crystal display computer") performs gradation display to express the expression in the display. Improve ability.
【０００３】階調表示を行わせる制御手法のひとつに、
「フレーム間引き」という手法がある。この手法は、た
とえば以下に示すように行われる。[0003] One of the control methods for performing gradation display is as follows.
There is a technique called “frame thinning”. This method is performed, for example, as described below.
【０００４】すなわち、液晶ディスプレイの全画素の各
々に、液晶表示計算機中のＲＡＭ上の、１画素あたり２
ビットのデータを対応させる。２ビットのデータである
から、取り得る値は「００」、「０１」、「１０」及び
「１１」の４値である。各々の画素に対応したＲＡＭ上
のデータを液晶ディスプレイ側に転送すると、液晶ディ
スプレイの表示制御を執り行う表示制御機構は、所定時
間毎に「…→００→０１→１０→１１→００→…」と変
化する２ビットのカウンタの値に従って、液晶ディスプ
レイのデータ転送プロトコルと、次の〜に示すよう
な規則に基づいて、ＲＡＭ上のデータを画素のデータと
して液晶ディスプレイに転送する。That is, each pixel of the liquid crystal display has two pixels per pixel on the RAM in the liquid crystal display computer.
Make bit data correspond. Since it is 2-bit data, possible values are four values of “00”, “01”, “10”, and “11”. When the data on the RAM corresponding to each pixel is transferred to the liquid crystal display side, the display control mechanism for controlling the display of the liquid crystal display changes “... 00 → 01 → 10 → 11 → 00 →... In accordance with the changing value of the 2-bit counter, the data on the RAM is transferred to the liquid crystal display as pixel data based on the data transfer protocol of the liquid crystal display and the following rules.
【０００５】ＲＡＭ上のデータが「００」である場合 カウンタ値が上記４値のいずれの場合も、当該画素のデ
ータとして値「０」を転送する。When the data on the RAM is "00" When the counter value is any of the above four values, the value "0" is transferred as the data of the pixel.
【０００６】ＲＡＭ上のデータが「０１」である場合 カウンタ値が「００」の場合は値「１」を、カウンタ値
が「００」以外の値である場合は値「０」を、当該画素
のデータとして転送する。When the data on the RAM is "01", the value is "1" when the counter value is "00", and when the counter value is a value other than "00", the value is "0". Is transferred as data.
【０００７】ＲＡＭ上のデータが「１０」である場合 カウンタ値が「００」又は「１０」の場合は値「１」
を、カウンタ値が「０１」又は「１１」の場合は値
「０」を、当該画素のデータとして転送する。When the data on the RAM is "10" When the counter value is "00" or "10", the value is "1"
When the counter value is “01” or “11”, the value “0” is transferred as the data of the pixel.
【０００８】ＲＡＭ上のデータが「１１」である場合 カウンタ値が上記４値のいずれの場合も、当該画素のデ
ータとして値「１」を、当該画素のデータとして転送す
る。When the data on the RAM is "11" When the counter value is any of the above four values, the value "1" is transferred as the data of the pixel as the data of the pixel.
【０００９】液晶ディスプレイ側では、転送されてきた
データの値が「１」である場合は、その対応画素を点灯
させ、値「０」である場合は消灯させる。したがって、
ＲＡＭ上のデータに応じて、液晶ディスプレイの表示状
態は次のように制御される。On the liquid crystal display side, when the value of the transferred data is "1", the corresponding pixel is turned on, and when the value is "0", the corresponding pixel is turned off. Therefore,
The display state of the liquid crystal display is controlled as follows according to the data on the RAM.
【００１０】ＲＡＭ上のデータが「００」である場合 転送されてきたデータはカウンタ値が上記４値のいずれ
の値である場合でも値「０」であるため、当該画素は常
に消灯状態（白色表示状態）に制御される。When the data on the RAM is "00" Since the transferred data has the value "0" regardless of the counter value of any of the four values, the pixel is always turned off (white). Display state).
【００１１】ＲＡＭ上のデータが「０１」である場合 転送されてきたデータはカウンタ値の変化周期に応じて
「…→１→０→０→０→…」と変化するため、時間軸上
の１／４の期間が点灯し、残りの３／４の期間が消灯す
るという状態が繰り返される。したがって、当該画素は
薄い灰色の表示状態に制御される。When the data on the RAM is "01" Since the transferred data changes in the order of ".fwdarw.1.fwdarw.0.fwdarw.0.fwdarw.0.fwdarw." A state in which the light is turned on for a ４ period and turned off for the remaining ／ period is repeated. Therefore, the pixel is controlled to a light gray display state.
【００１２】ＲＡＭ上のデータが「１０」である場合 転送されてきたデータはカウンタ値の周期変化に応じて
「…→１→０→１→０→…」と変化するため、時間軸上
の１／２の期間が点灯し、１／２の期間が消灯するとい
う状態が繰り返される、したがって、当該画素は濃い灰
色の表示状態に制御される。When the data on the RAM is "10" The transferred data changes in the order of "... → 1 → 0 → 1 → 0 →..." In accordance with the change in the cycle of the counter value. The state where the half period is turned on and the half period is turned off is repeated, and therefore, the pixel is controlled to a dark gray display state.
【００１３】ＲＡＭ上のデータが「１１」である場合 転送されてきたデータはカウンタ値が上記４値のいずれ
の値である場合でも値「１」であるため、当該画素は常
に点灯状態（黒色表示状態）に制御される。When the data on the RAM is "11" Since the transferred data has the value "1" regardless of the counter value of any of the above four values, the pixel is always lit (black). Display state).
【００１４】上述した手法は、４階調の表示を可能とす
る手法であるが、１画素分のデータとしてＲＡＭ上にｎ
ビットのデータを備え、表示制御機構中のカウンタのビ
ット幅をｎビットとして同様の制御を行うことにより、
２n階調の表示制御を行うことができる。The above-described method is a method that enables display of four gradations. However, n pixels are stored in the RAM as data for one pixel.
By providing bit data and performing the same control with the bit width of the counter in the display control mechanism being n bits,
Display control of 2 n gradations can be performed.
【００１５】[0015]
【発明が解決しようとする課題】しかしながら、２n階
調の表示制御を行うためには、液晶表示計算機に「液晶
ディスプレイの全画素数×ｎ」ビットのＲＡＭを備える
必要がある。また、応用によっては、まれに必要となる
画像データ等の表示の機会以外には、モノクロ２値の表
示状態で十分であることが多い。従って、そのような応
用を行う液晶表示計算機においては、まれにくる機会の
ために「液晶ディスプレイの全画素数×ｎ」ビットの容
量を有するＲＡＭを備えなければならず、資源を有効に
活用することができないという問題点があった。However, in order to control the display of 2 n gradations, it is necessary to provide the liquid crystal display computer with a RAM of “the total number of pixels of the liquid crystal display × n” bits. In some applications, a monochrome binary display state is often sufficient except for occasions such as rarely required display of image data. Therefore, a liquid crystal display computer performing such an application must have a RAM having a capacity of “the total number of pixels of the liquid crystal display × n” bits for rare occasions, and effectively use resources. There was a problem that it was not possible.
【００１６】本発明は、上記問題点を解決するためにな
されたもので、ハードウエア資源の節約及び有効活用を
図ることができる表示装置及びその表示制御方法並びに
記憶媒体を提供することを目的とする。The present invention has been made to solve the above problems, and has as its object to provide a display device, a display control method thereof, and a storage medium capable of saving and effectively utilizing hardware resources. I do.
【００１７】[0017]
【課題を解決するための手段】上記目的を達成するため
に、請求項１の表示装置は、複数の画素を有する液晶デ
ィスプレイからなる表示手段と、前記複数の画素の表示
状態をモノクロ２値表示状態及び階調表示状態のいずれ
か一方に切換える切換手段と、少なくとも前記モノクロ
２値表示に必要な容量を有し前記表示手段に表示される
表示データを記憶する記憶手段と、前記各画素の表示状
態を前記切換手段により切り換えられた表示状態に制御
して前記表示データの表示制御を行う表示制御手段とを
備え、前記表示制御手段は、前記モノクロ２値表示を行
うときは、前記液晶ディスプレイ上の全領域について各
画素を前記モノクロ２値表示状態に制御し、前記階調表
示を行うときは、前記液晶ディスプレイ上の全領域の１
／ｎの領域について各画素を２n階調の階調表示状態に
制御するように構成されることを特徴とする。According to a first aspect of the present invention, there is provided a display device comprising: a display unit comprising a liquid crystal display having a plurality of pixels; and a monochrome binary display of a display state of the plurality of pixels. Switching means for switching to one of a state and a gradation display state; storage means having at least a capacity necessary for the monochrome binary display and storing display data to be displayed on the display means; Display control means for controlling the display state of the display data by controlling the display state to the display state switched by the switching means, wherein the display control means controls the display on the liquid crystal display when the monochrome binary display is performed. Is controlled to the monochrome binary display state for the entire area of the liquid crystal display, and when the gradation display is performed, one pixel of the entire area on the liquid crystal display is displayed.
/ N region is controlled so as to control each pixel to a gray scale display state of 2 n gray scales.
【００１８】請求項２の表示装置は、上記請求項１記載
の表示装置において、前記記憶手段のビット容量は、前
記液晶ディスプレイの画素数と同一であることを特徴と
する。According to a second aspect of the present invention, in the display device according to the first aspect, the bit capacity of the storage means is the same as the number of pixels of the liquid crystal display.
【００１９】請求項３の表示装置は、複数の画素を有す
る液晶ディスプレイからなる表示手段と、前記複数の画
素の表示状態をモノクロ２値表示状態及び階調表示状態
のいずれか一方に切換える切換手段と、少なくとも前記
モノクロ２値表示に必要な容量を有し前記表示手段に表
示される表示データを記憶する記憶手段と、前記各画素
の表示状態を前記切換手段により切り換えられた表示状
態に制御して前記表示データの表示制御を行う表示制御
手段とを備え、前記表示制御手段は、前記モノクロ２値
表示を行うときは、前記液晶ディスプレイ上の全領域に
ついて各画素を前記モノクロ２値表示状態に制御し、前
記階調表示を行うときは、前記液晶ディスプレイ上の全
領域の１／ｌｏｇ2ｎ以下の領域について各画素を２n階
調の階調表示状態に制御するように構成されることを特
徴とする。According to a third aspect of the present invention, there is provided a display device comprising a liquid crystal display having a plurality of pixels, and switching means for switching a display state of the plurality of pixels to one of a monochrome binary display state and a gradation display state. A storage unit having at least a capacity necessary for the monochrome binary display and storing display data to be displayed on the display unit; and controlling a display state of each pixel to a display state switched by the switching unit. Display control means for controlling the display of the display data, and when performing the monochrome binary display, the display control means sets each pixel to the monochrome binary display state for the entire area on the liquid crystal display. controlling, when said performing gradation display, the gradation display form 2 n gradations each pixel for 1 / log 2 n following areas of all areas on the liquid crystal display Characterized in that it is configured to control the.
【００２０】請求項４の表示装置は、上記請求項３記載
の表示装置において、前記液晶ディスプレイは、各画素
の表示データを記憶する記憶素子を各画素毎に有するこ
とを特徴とする。According to a fourth aspect of the present invention, in the display device of the third aspect, the liquid crystal display has a storage element for storing display data of each pixel for each pixel.
【００２１】請求項５の表示装置は、上記請求項４記載
の表示装置において、前記表示制御手段は、前記階調表
示を行うときに、前記液晶ディスプレイ上の全領域の１
／ｌｏｇ2ｎ以下の領域については各画素を前記記憶手
段に記憶されている表示データの表示制御を行い、前記
階調表示状態に制御されない領域については各画素を前
記記憶素子に記憶されているデータの表示制御を行うよ
うに構成されることを特徴とする。According to a fifth aspect of the present invention, in the display device according to the fourth aspect, the display control means, when performing the gradation display, sets one of the entire areas on the liquid crystal display.
The display control of the display data stored in the storage means is performed for each pixel in the area of / log 2 n or less, and each pixel is stored in the storage element for the area not controlled to the gradation display state. It is characterized in that it is configured to perform data display control.
【００２２】請求項６の表示制御方法は、液晶ディスプ
レイからなる表示手段の複数の画素の表示状態をモノク
ロ２値表示状態及び階調表示状態のいずれか一方に切換
え、少なくとも前記モノクロ２値表示に必要な容量を有
する記憶手段に前記表示手段に表示される表示データを
記憶し、前記モノクロ２値表示を行うときは、前記液晶
ディスプレイ上の全領域について各画素を前記モノクロ
２値表示状態に制御して前記表示データの表示制御を行
い、前記階調表示を行うときは、前記液晶ディスプレイ
上の全領域の１／ｎの領域について各画素を２n階調の
階調表示状態に制御して前記表示データの表示制御を行
うことを特徴とする。According to a sixth aspect of the present invention, there is provided a display control method, wherein a display state of a plurality of pixels of a display means comprising a liquid crystal display is switched to one of a monochrome binary display state and a gradation display state, and at least the monochrome binary display is performed. When display data to be displayed on the display unit is stored in a storage unit having a necessary capacity, and when the monochrome binary display is performed, each pixel is controlled to the monochrome binary display state for all regions on the liquid crystal display. Then, when performing the display control of the display data and performing the gray scale display, each pixel is controlled to a gray scale display state of 2 n gray scales for 1 / n of the entire area on the liquid crystal display. The display control of the display data is performed.
【００２３】請求項７の表示制御方法は、請求項６記載
の表示制御方法において、前記記憶手段のビット容量
は、前記液晶ディスプレイの画素数と同一であることを
特徴とする。According to a seventh aspect of the present invention, in the display control method according to the sixth aspect, the bit capacity of the storage means is the same as the number of pixels of the liquid crystal display.
【００２４】請求項８の表示制御方法は、液晶ディスプ
レイからなる表示手段の複数の画素の表示状態をモノク
ロ２値表示状態及び階調表示状態のいずれか一方に切換
え、少なくとも前記モノクロ２値表示に必要な容量を有
する記憶手段に前記表示手段に表示される表示データを
記憶し、前記モノクロ２値表示を行うときは、前記液晶
ディスプレイ上の全領域について各画素を前記モノクロ
２値表示状態に制御して前記表示データの表示制御を行
い、前記階調表示を行うときは、前記液晶ディスプレイ
上の全領域の１／ｌｏｇ2ｎ以下の領域について各画素
を２n階調の階調表示状態に制御することを特徴とす
る。According to a display control method of the present invention, the display state of a plurality of pixels of the display means comprising a liquid crystal display is switched to one of a monochrome binary display state and a gradation display state, and at least the monochrome binary display is performed. When display data to be displayed on the display unit is stored in a storage unit having a necessary capacity, and when the monochrome binary display is performed, each pixel is controlled to the monochrome binary display state for all regions on the liquid crystal display. When performing the display control of the display data and performing the gray scale display, each pixel is set to a 2 n gray scale display state in 1 / log 2 n or less of the entire area on the liquid crystal display. It is characterized by controlling.
【００２５】請求項９の表示制御方法は、上記請求項８
記載の表示制御方法において、前記液晶ディスプレイ
は、各画素の表示データを記憶する記憶素子を各画素毎
に有することを特徴とする。According to a ninth aspect of the present invention, there is provided a display control method according to the eighth aspect.
In the display control method described above, the liquid crystal display has a storage element for storing display data of each pixel for each pixel.
【００２６】請求項１０の表示制御方法は、上記請求項
９記載記載の表示制御方法において、前記階調表示を行
うときに、前記液晶ディスプレイ上の全領域の１／ｌｏ
ｇ2ｎ以下の領域については各画素を前記記憶手段に記
憶されている表示データの表示制御を行い、前記階調表
示状態に制御されない領域については各画素を前記記憶
素子に記憶されている表示データの表示制御を行うこと
を特徴とする。According to a tenth aspect of the present invention, in the display control method according to the ninth aspect, when the gradation display is performed, 1 / lo of an entire area on the liquid crystal display is displayed.
For an area of g 2 n or less, each pixel performs display control of display data stored in the storage means. For an area not controlled to the gradation display state, each pixel is displayed in the storage element. Data display control is performed.
【００２７】請求項１１の記憶媒体は、液晶ディスプレ
イからなる表示手段の複数の画素の表示状態をモノクロ
２値表示状態及び階調表示状態のいずれか一方に切換え
る切換工程と、少なくとも前記モノクロ２値表示に必要
な容量を有する記憶手段に前記表示手段に表示される表
示データを記憶する記憶工程と、前記各画素の表示状態
を前記切換手段により切り換えられた表示状態に制御し
て前記表示データの表示制御を行う表示制御工程とから
なる表示制御プログラムであって、前記表示制御工程に
おいて、前記モノクロ２値表示を行うときは、前記液晶
ディスプレイ上の全領域について各画素を前記モノクロ
２値表示状態に制御し、前記階調表示を行うときは、前
記液晶ディスプレイ上の全領域の１／ｎの領域について
各画素を２n階調の階調表示状態に制御する表示制御プ
ログラムを、コンピュータにより読み取り可能な形式で
記録したことを特徴とする。A storage medium according to claim 11, wherein a switching step of switching a display state of a plurality of pixels of a display means comprising a liquid crystal display to one of a monochrome binary display state and a gradation display state, and at least the monochrome binary display state A storage step of storing display data to be displayed on the display means in a storage means having a capacity required for display; and controlling a display state of each pixel to a display state switched by the switching means to store the display data. A display control program for performing a display control step, wherein in the display control step, when the monochrome binary display is performed, each pixel is set in the monochrome binary display state for all regions on the liquid crystal display. controlling, when performing the gradation display, 2 n gradations each pixel for the region of 1 / n of the total area on the liquid crystal display A display control program for controlling the gradation display state, characterized by recording in a form readable by a computer.
【００２８】請求項１２の記憶媒体は、上記請求項１１
記載の記憶媒体において、前記記憶手段のビット容量
は、前記液晶ディスプレイの画素数と同一であることを
特徴とする。A storage medium according to claim 12 is the storage medium according to claim 11.
The storage medium according to claim 1, wherein a bit capacity of said storage means is equal to the number of pixels of said liquid crystal display.
【００２９】請求項１３の記録媒体は、液晶ディスプレ
イからなる表示手段の複数の画素の表示状態をモノクロ
２値表示状態及び階調表示状態のいずれか一方に切換え
る切換工程と、少なくとも前記モノクロ２値表示に必要
な容量を有する記憶手段に前記表示手段に表示される表
示データを記憶する記憶工程と、前記各画素の表示状態
を前記切換手段により切り換えられた表示状態に制御し
て前記表示データの表示制御を行う表示制御工程とから
なる表示制御プログラムであって、前記表示制御工程に
おいて、前記モノクロ２値表示を行うときは、前記液晶
ディスプレイ上の全領域について各画素を前記モノクロ
２値表示状態に制御し、前記階調表示を行うときは、前
記液晶ディスプレイ上の全領域の１／ｌｏｇ2ｎ以下の
領域について各画素を２n階調の階調表示状態に制御す
る表示制御プログラムを、コンピュータにより読み取り
可能な形式で記録したことを特徴とする。A recording medium according to a thirteenth aspect of the present invention is a recording medium comprising: a switching step of switching a display state of a plurality of pixels of a display means comprising a liquid crystal display to one of a monochrome binary display state and a gradation display state; A storage step of storing display data to be displayed on the display means in a storage means having a capacity required for display; and controlling a display state of each pixel to a display state switched by the switching means to store the display data. A display control program for performing a display control step, wherein in the display control step, when the monochrome binary display is performed, each pixel is set in the monochrome binary display state for all regions on the liquid crystal display. controlling, when performing the gradation display, each image for 1 / log 2 n following areas of all areas on the liquid crystal display The display control program for controlling the gradation display state of the 2 n gradations, characterized by being recorded in a form readable by a computer.
【００３０】請求項１４の記録媒体は、上記請求項１３
記載の記録媒体において、前記液晶ディスプレイは、各
画素の表示データを記憶する記憶素子を各画素毎に有す
ることを特徴とする。The recording medium according to claim 14 is the recording medium according to claim 13
In the recording medium described above, the liquid crystal display has a storage element for storing display data of each pixel for each pixel.
【００３１】請求項１５の記録媒体は、上記請求項１４
の記録媒体において、前記表示制御工程において、前記
階調表示を行うときに、前記液晶ディスプレイ上の全領
域の１／ｌｏｇ2ｎ以下の領域については各画素を前記
記憶手段に記憶されている表示データの表示制御を行
い、前記階調表示状態に制御されない領域については各
画素を前記記憶素子に記憶されているデータの表示制御
を行うことを特徴とする。The recording medium according to claim 15 is the recording medium according to claim 14.
In the recording medium, when the gradation display is performed in the display control step, each pixel is stored in the storage means in an area of 1 / log 2 n or less of the entire area on the liquid crystal display. Display control of data is performed, and display control of data stored in the storage element is performed for each pixel in an area that is not controlled to the gradation display state.
【００３２】[0032]
【発明の実施の形態】以下、本発明の実施形態を、図面
を参照して説明する。Embodiments of the present invention will be described below with reference to the drawings.
【００３３】（第１実施形態）まず、本発明の第１実施
形態を、図１〜図４を参照して説明する。(First Embodiment) First, a first embodiment of the present invention will be described with reference to FIGS.
【００３４】図１は、本実施形態に係る表示装置の概略
構成を示すブロック図である。同図において、表示装置
は、液晶ディスプレイ（以下、「ディスプレイ」とい
う）１１６と、ディスプレイの表示状態を制御する表示
制御部１００と、表示装置全体を統括的に制御するＣＰ
Ｕ１１８とから主に構成される。FIG. 1 is a block diagram showing a schematic configuration of a display device according to this embodiment. In FIG. 1, a display device includes a liquid crystal display (hereinafter, referred to as a “display”) 116, a display control unit 100 that controls a display state of the display, and a CP that controls the entire display device.
U118 mainly.
【００３５】表示制御部１００において、１０１はＣＰ
Ｕ−レジスタインターフェースであり、１０２はディス
プレイコントロールレジスタである。ディスプレイコン
トロールレジスタ１０２は、ディスプレイのオン・オフ
を制御するオンオフ制御フラグ及びモノクロ２値表示あ
るいは階調表示を指定する表示状態制御フラグが設けら
れており、ＣＰＵ１１８はＣＰＵ−レジスタインターフ
ェース１０１を介してディスプレイコントロールレジス
タ１０２にアクセスすることによりディスプレイ１１６
の表示状態を制御することができる。ディスプレイコン
トロールレジスタ１０２中のオンオフ制御フラグのフラ
グ値は、信号線１０３を介してカウンタマネージャ１０
５及びディスプレイマネージャ１１１に出力される。ま
た、表示状態制御フラグのフラグ値は、信号線１０４を
介してディスプレイマネージャ１１１に出力される。In the display control section 100, reference numeral 101 denotes a CP.
A U-register interface 102 is a display control register. The display control register 102 is provided with an on / off control flag for controlling on / off of the display and a display state control flag for specifying monochrome binary display or gradation display. The CPU 118 controls the display via the CPU-register interface 101. Display 116 is accessed by accessing control register 102.
Can be controlled. The flag value of the on / off control flag in the display control register 102 is transmitted to the counter manager 10 via a signal line 103.
5 and the display manager 111. The flag value of the display state control flag is output to the display manager 111 via the signal line 104.
【００３６】カウンタマネージャ１０５は、ディスプレ
イ制御に用いられるカウンタのマネージャである。用い
られるカウンタとして、ｖカウンタ１０６、ｈカウンタ
１０７及びｆカウンタ１０８が設けられている。各カウ
ンタ１０６〜１０８は内部接続線１０６ａ、１０７ａ及
び１０８ａを介してディスプレイマネージャ１１１に接
続されており、各カウンタ１０６〜１０８のカウンタ値
はカウンタマネージャ１０５の制御によりディスプレイ
マネージャ１１１に出力される。The counter manager 105 is a manager of a counter used for display control. As counters to be used, a v counter 106, an h counter 107, and an f counter 108 are provided. Each of the counters 106 to 108 is connected to the display manager 111 via the internal connection lines 106a, 107a and 108a, and the counter value of each of the counters 106 to 108 is output to the display manager 111 under the control of the counter manager 105.
【００３７】１０９はＲＡＭ１１０の制御を行うＲＡＭ
マネージャである。ＲＡＭマネージャ１０９は、制御対
象のディスプレイの画素数と同数のｍ×ｎビットの容量
のＲＡＭ１１０を制御する。Reference numeral 109 denotes a RAM for controlling the RAM 110
Be a manager. The RAM manager 109 controls the RAM 110 having the same number of m × n bits as the number of pixels of the display to be controlled.
【００３８】１１１はディスプレイ１１６の表示制御を
行うディスプレイマネージャである。ディスプレイマネ
ージャ１１１はＲＡＭマネージャ１０９に、信号線１１
２及び信号線１１３を介して接続されている。信号線１
１２はディスプレイマネージャ１１１がＲＡＭ１１０の
アクセス要求を行うときにアクセス要求を送出する信号
線であり、信号線１１３はディスプレイマネージャ１１
１から送出されてきたアクセス要求に応じたデータを送
出する信号線である。ディスプレイマネージャ１１１
は、また、信号線１１４及び信号線１１５を介してディ
スプレイ１１６に接続され、所定のプロトコルに従った
形式で、ｍ×ｎ画素のディスプレイ１１６にデータを転
送する。A display manager 111 controls the display of the display 116. The display manager 111 sends the signal line 11 to the RAM manager 109.
2 and the signal line 113. Signal line 1
Reference numeral 12 denotes a signal line for sending out an access request when the display manager 111 makes an access request for the RAM 110.
1 is a signal line for transmitting data in accordance with the access request transmitted from No. 1. Display manager 111
Is connected to the display 116 via the signal line 114 and the signal line 115, and transfers data to the display 116 of m × n pixels in a format according to a predetermined protocol.
【００３９】１１７はＣＰＵ１１８と表示制御部１００
等の各モジュールとを接続するＣＰＵバスであり、本実
施形態においては、ＣＰＵ−レジスタインターフェース
１０１及びＲＡＭマネージャ１０９がＣＰＵバス１１７
を介してＣＰＵ１１８に接続されている。Reference numeral 117 denotes a CPU 118 and a display controller 100.
In this embodiment, the CPU-register interface 101 and the RAM manager 109 are connected to the CPU bus 117.
Is connected to the CPU 118 via the.
【００４０】上記構成において行われる動作を、図２〜
図４に示すフローチャートを参照して説明する。図２は
ＣＰＵ１１８により行われる表示制御手順を示すフロー
チャートである。このフローチャートを実行するための
プログラムはアプリケーション・ソフトウエアとして例
えばＲＯＭ（不図示）に記憶されている。The operation performed in the above configuration is shown in FIGS.
This will be described with reference to the flowchart shown in FIG. FIG. 2 is a flowchart showing a display control procedure performed by the CPU 118. A program for executing this flowchart is stored as application software in, for example, a ROM (not shown).
【００４１】通常、アプリケーション・ソフトウエア
は、ディスプレイ１１６上に表示させたいデータを、モ
ノクロ２値表示用のアドレスマップを用いてＲＡＭ１１
０上に書き込んでいる。すなわち、まずステップＳ１０
１で階調表示が必要とされているか否かが判別され、モ
ノクロ２値表示が指示されている場合には、ステップＳ
１０２でモノクロ２値表示用マップを用いてＲＡＭ１１
０上にデータが書き込まれる。Normally, the application software stores the data to be displayed on the display 116 in the RAM 11 by using an address map for monochrome binary display.
Writing on 0. That is, first, step S10
In step S1, it is determined whether or not gradation display is necessary. If monochrome display is instructed, step S
The RAM 11 uses the monochrome binary display map at 102.
Data is written on 0.
【００４２】この状態で、たとえば階調表示を必要とす
るような画像の表示を行う機会が発生すると、アプリケ
ーション・ソフトウエアから、ＣＰＵ１１８によって実
行されているシステム制御ソフトウエアに対して、表示
モードを階調表示とする要求が出される。すると、ステ
ップＳ１０１の判別は肯定（ＹＥＳ）となり、ステップ
Ｓ１０３で、その要求が許可されたか否かが判別され、
許可されない場合は許可されるまでステップＳ１０１及
びステップＳ１０３の処理が繰り返される。許可が下り
ると、ステップＳ１０４で、ディスプレイ１１６上に表
示させたいデータが階調表示用マップを用いてＲＡＭ１
１０上に書き込まれる。また、ステップＳ１０５で表示
モードをモノクロ２値表示とする要求が出されたか否か
が判別されるが、上記画像の表示が行われている間はモ
ノクロ２値表示を行う要求はされないので、ステップＳ
１０５の答は否定（ＮＯ）となり、ステップＳ１０４の
処理が繰り返される。In this state, if, for example, an opportunity to display an image that requires gradation display occurs, the display mode is changed from the application software to the system control software executed by the CPU 118. A request for gradation display is issued. Then, the determination in step S101 becomes affirmative (YES), and in step S103, it is determined whether the request is permitted or not.
If not permitted, the processing of steps S101 and S103 is repeated until permission is granted. When the permission is granted, in step S104, the data to be displayed on the display 116 is stored in the RAM 1 using the gradation display map.
10 is written. In step S105, it is determined whether or not a request to set the display mode to monochrome binary display has been issued. However, while the image is being displayed, the request to perform monochrome binary display is not made. S
The answer to 105 is negative (NO), and the process of step S104 is repeated.
【００４３】そして、上記画像の表示の機会が終了する
と、アプリケーションソフトウエアからシステム制御ソ
フトウエアに対して、表示モードをモノクロ２値表示と
する要求が出される。従って、ステップＳ１０５の判別
ではモノクロ２値表示要求があるので、ステップＳ１０
６でその要求の許可がされたか否かが判別され、許可が
あった場合はステップＳ１０２の処理が行われる。許可
されない場合は、許可が下りるまで、ステップＳ１０４
〜Ｓ１０６の処理が繰り返される。When the opportunity to display the image ends, the application software issues a request to the system control software to set the display mode to monochrome binary display. Accordingly, in the determination in step S105, there is a monochrome binary display request, and therefore, in step S10
In step 6, it is determined whether or not the request has been permitted. If the request has been permitted, the process of step S102 is performed. If the permission is not granted, step S104 is performed until the permission is granted.
Steps S106 to S106 are repeated.
【００４４】図３は、ＣＰＵによって行われる表示制御
手順（システム制御・ソフトウエア層）を示すフローチ
ャートである。FIG. 3 is a flowchart showing a display control procedure (system control / software layer) performed by the CPU.
【００４５】ステップＳ２０１では、上述したアプリケ
ーションソフトウエアからの、表示モードを階調表示と
する要求を待つ待機状態とされている。この状態で、階
層表示の要求があったと判別された場合は、ステップＳ
２０２で、ディスプレイコントロールレジスタ１０２の
レジスタ値を変更することにより表示制御状態フラグの
値が更新され、表示モードが階調表示に変更されるとと
もに、ステップＳ２０１で判別された要求に対する許可
が出される。In step S201, the apparatus is in a standby state of waiting for a request from the above-described application software to set the display mode to gradation display. In this state, if it is determined that a request for hierarchical display has been made, step S
At 202, the value of the display control state flag is updated by changing the register value of the display control register 102, the display mode is changed to gradation display, and permission for the request determined at step S201 is issued.
【００４６】そして、ステップＳ２０３で、上記アプリ
ケーションソフトウエアからの、表示モードをモノクロ
２値表示とする要求を待つ待機状態となり、モノクロ２
値表示の要求があった場合は、ステップＳ２０４で、デ
ィスプレイコントロールレジスタ１０２のレジスタ値を
変更することにより表示制御状態フラグの値が更新さ
れ、表示モードがモノクロ２値表示に変更されるととも
に、ステップＳ２０３で判別された要求に対する許可が
出される。In step S203, a standby state is waited for a request from the application software to set the display mode to monochrome binary display.
If there is a request for the value display, in step S204, the value of the display control state flag is updated by changing the register value of the display control register 102, and the display mode is changed to monochrome binary display. A permission is issued for the request determined in S203.
【００４７】図４は、上述した図２及び図３の処理手順
に基いたＣＰＵ１１８の動作に応じた、ディスプレイマ
ネージャ１１１の処理手順を示すフローチャートであ
る。FIG. 4 is a flowchart showing a processing procedure of the display manager 111 according to the operation of the CPU 118 based on the processing procedures of FIGS. 2 and 3 described above.
【００４８】まず、ステップＳ３０１で、信号線１０４
上の表示制御状態フラグをチェックすることにより表示
モードが階調表示へ変更されたか否かが判別され、変更
されていない場合は、ステップＳ３０２で、２値表示用
マップを使用してＲＡＭ１１０内のデータがディスプレ
イ１１６に転送される。これにより、ディスプレイ１１
６では、モノクロ２値表示が実現される。First, in step S301, the signal line 104
By checking the above display control state flag, it is determined whether or not the display mode has been changed to the gradation display. If the display mode has not been changed, in step S302, the display mode in the RAM 110 is changed using the binary display map. The data is transferred to the display 116. Thereby, the display 11
In 6, the monochrome binary display is realized.
【００４９】一方、ステップＳ３０１の判別で、表示モ
ードが階調表示に変更された場合は、ステップＳ３０３
で、階調表示用マップを使用してＲＡＭ１１０内のデー
タがディスプレイ１１６に転送される。これにより、デ
ィスプレイ１１６では、階調表示が実現される。On the other hand, if it is determined in step S301 that the display mode has been changed to gradation display, step S303
Then, the data in the RAM 110 is transferred to the display 116 using the gradation display map. As a result, gray scale display is realized on the display 116.
【００５０】このような手順により、ディスプレイ１１
６の表示モードは、モノクロ２値表示及び階調表示のい
ずれかに制御される。According to such a procedure, the display 11
The display mode 6 is controlled to either monochrome binary display or gradation display.
【００５１】以下、表示制御部１００の動作について、
更に詳説する。最初に、モノクロ２値表示を行なう場合
の動作について述べる。Hereinafter, the operation of the display control unit 100 will be described.
Further details will be given. First, the operation when performing monochrome binary display will be described.
【００５２】ＣＰＵ１１８は、ディスプレイ１１６上の
各画素に表示させたいデータを、各画素の座標値に一意
に対応したアドレス値を有するＲＡＭ１１０のエントリ
に、ＣＰＵバス１１７を介して適宜書き込んだ後、ＣＰ
Ｕ１１８がディスプレイコントロールレジスタ１０２に
対してモノクロ２値表示を指定するとともにディスプレ
イ１１６をオンにすることを指定すると、信号線１０３
にオンオフ制御フラグのフラグ値がディスプレイ１１６
をオンにする信号として送出されるとともに、信号線１
０４に表示状態制御フラグのフラグ値が送出され、モノ
クロ２値表示動作が起動される。The CPU 118 writes the data to be displayed on each pixel on the display 116 into an entry of the RAM 110 having an address value uniquely corresponding to the coordinate value of each pixel via the CPU bus 117 as appropriate, and then writes the data.
When U118 specifies the monochrome binary display and turns on the display 116 to the display control register 102, the signal line 103
The value of the on / off control flag is displayed on the display 116.
Is sent as a signal for turning on the
The flag value of the display state control flag is sent to 04, and the monochrome binary display operation is started.
【００５３】カウンタマネージャ１０５は、信号線１０
３の状態により、ディスプレイ１１６をオンにすること
が指示されたことを知り、各カウンタ１０６〜１０８に
よるカウント動作を開始する。ｈカウンタ１０７は、所
定の周期で「０」から「ｎ−１」までの値をカウントす
る。ｖカウンタ１０６は、ｈカウンタ１０７の値が「ｎ
−１」から「０」となるときにカウント動作を行い、
「０」から「ｍ−１」までの値をカウントする。ｆカウ
ンタ１０８は、モノクロ２値表示では用いられないの
で、後述する。これらのカウンタ１０６〜１０８の値
は、内部信号線１０６ａ、１０７ａ及び１０８ａを介し
てディスプレイマネージャ１１１に伝えられる。The counter manager 105 is connected to the signal line 10
By knowing from the state of 3 that the display 116 has been instructed to be turned on, the counters 106 to 108 start counting. The h counter 107 counts a value from “0” to “n−1” at a predetermined cycle. The v counter 106 sets the value of the h counter 107 to “n”.
When the count changes from "-1" to "0", the counting operation is performed.
The value from "0" to "m-1" is counted. Since the f-counter 108 is not used in monochrome binary display, it will be described later. The values of these counters 106 to 108 are transmitted to the display manager 111 via the internal signal lines 106a, 107a and 108a.
【００５４】ディスプレイマネージャ１１１は、信号線
１０３の状態によって、ディスプレイ１１６をオンする
ことが指示されたことを知り、信号線１０４の状態によ
り、モノクロ２値表示が指定されたことを知る。また、
ディスプレイマネージャ１１１は、ｖカウンタ１０６及
びｈカウンタ１０７の値により、その時点においてデー
タ転送を行なう対象となるディスプレイ１１６上の座標
値を知る。ディスプレイマネージャ１１１は、その時点
における座標値に応じたＲＡＭ１１０のデータを、信号
線１１２に介して上記カウンタ値を送ることによりＲＡ
Ｍマネージャ１０９に要求する。The display manager 111 knows from the state of the signal line 103 that the display 116 has been instructed to be turned on, and knows from the state of the signal line 104 that monochrome binary display has been designated. Also,
The display manager 111 knows the coordinate values on the display 116 to which data is to be transferred at that time from the values of the v counter 106 and the h counter 107. The display manager 111 sends the data of the RAM 110 corresponding to the coordinate value at that time to the RA by transmitting the counter value via the signal line 112.
Request to M manager 109.
【００５５】ＲＡＭマネージャ１０９は、ＣＰＵバス１
１７を介して行われるＣＰＵ１１８からのアクセス要求
との間の調停動作を行った後、ディスプレイマネージャ
１１１からの要求に基づいたアクセスをＲＡＭ１１０に
対して行ない、要求があったデータをＲＡＭ１０から取
得して、信号線１１３を介してディスプレイマネージャ
１１１に送る。データを受け取ったディスプレイマネー
ジャ１１１は、プロトコルに準拠する形式で信号線１１
４を制御し、信号線１１５を介してディスプレイ１１６
に対してそのデータの転送動作を行なう。The RAM manager 109 is a CPU bus 1
After performing an arbitration operation between the access request from the CPU 118 and the access request from the CPU 118 via the CPU 17, an access is made to the RAM 110 based on the request from the display manager 111, and the requested data is acquired from the RAM 10. , To the display manager 111 via the signal line 113. Upon receiving the data, the display manager 111 transmits the signal line 11 in a format conforming to the protocol.
4 and the display 116 via the signal line 115.
Performs the data transfer operation.
【００５６】この転送動作は、座標（０，０）、（０，
１）、……、（０，ｎ−１）、（１，０）、（１，
１）、……、（ｍ−１，ｎ−１）、（０，０）、……と
いう順序で、各座標に対して行われる。データ転送をう
けたディスプレイ１１６は、転送されてきたデータが値
「０」である場合は対応する画素を消灯状態、値「１」
の場合は対応する画素を点灯状態とすることにより、表
示制御を行なう。This transfer operation is performed at coordinates (0, 0), (0, 0,
1), ..., (0, n-1), (1, 0), (1,
1),..., (M−1, n−1), (0, 0),. When the transferred data has the value “0”, the display 116 that has received the data transfer turns off the corresponding pixel, and sets the value “1”.
In this case, the display control is performed by turning on the corresponding pixel.
【００５７】次に、階調表示を行なう場合の動作の一例
について述べる。Next, an example of the operation for performing the gradation display will be described.
【００５８】モノクロ２値表示の場合と同様に、ＣＰＵ
１１８は、ディスプレイ１１６の各画素に表示させたい
データをＲＡＭ１１０上に適宜書き込むのであるが、Ｒ
ＡＭ１１０上の各エントリとディスプレイ１１６の各画
素との対応付けがモノクロ２値表示の場合と異なる。ま
た、ディスプレイ１１６上に表示する画素数も、モノク
ロ２値表示の場合の半数となる。As in the case of monochrome binary display, the CPU
In step 118, data to be displayed on each pixel of the display 116 is appropriately written in the RAM 110.
The correspondence between each entry on the AM 110 and each pixel on the display 116 is different from the case of monochrome binary display. Also, the number of pixels displayed on the display 116 is half of that in the case of monochrome binary display.
【００５９】即ち、表示画素数は、モノクロ２値表示の
場合は表示画素数ｍ×ｎ画素に対し、本実施形態におけ
る４階調表示の場合は、表示画素数（ｍ×ｎ）÷２画素
である。より具体的には、本実施形態においては、ディ
スプレイ１１６上の表示領域は、モノクロ２値表示の場
合の座標（０，０）から（ｍ／２−１，ｎ−１）までの
領域となる。That is, the number of display pixels is m × n pixels in the case of monochrome binary display, whereas the number of display pixels (m × n) ÷ 2 pixels in the case of four gradation display in the present embodiment. It is. More specifically, in the present embodiment, the display area on the display 116 is an area from coordinates (0, 0) to (m / 2-1, n-1) in the case of monochrome binary display. .
【００６０】また、各画素とＲＡＭ１１０のエントリと
の対応付けについては、４階調表示の場合は、ディスプ
レイ上の１画素に対して２ビットのデータが必要であ
る。モノクロ２値表示の際に、ディスプレイ１１６上の
１画素に対してＲＡＭ上の１エントリが対応していたも
のを、４階調表示においては、ディスプレイ１１６上の
１画素に対してＲＡＭ１１０上の２エントリが対応する
ことになる。本実施形態においては、モノクロ２値表示
の際の座標（ｉ，ｊ）及び（ｉ＋ｍ／２，ｊ）の画素に
各々対応していた２エントリを、４階調表示の場合の座
標（ｉ，ｊ）の画素に対応するＲＡＭエントリとする
（ただし、０≦ｉ＜ｍ／２，０≦ｊ＜ｎ）。As for the correspondence between each pixel and the entry in the RAM 110, in the case of four-gradation display, two bits of data are required for one pixel on the display. In the monochrome binary display, one entry on the RAM corresponds to one pixel on the display 116. In the four-gradation display, one pixel on the display 116 corresponds to two pixels on the RAM 110. The entries will correspond. In the present embodiment, the two entries corresponding to the pixels of the coordinates (i, j) and (i + m / 2, j) in the monochrome binary display are replaced with the coordinates (i, j) in the case of the 4-gradation display. The RAM entry corresponds to the pixel j) (where 0 ≦ i <m / 2, 0 ≦ j <n).
【００６１】表示領域の取り方、及び各画素とＲＡＭエ
ントリとの対応付けについては、様々な選択が可能であ
るが、この点は本発明の本質ではなく、また上述した対
応付けは本発明を何ら制限するものではないことはいう
までもない。Various choices can be made for the layout of the display area and the correspondence between each pixel and the RAM entry. However, this point is not the essence of the present invention, and the above-described correspondence applies to the present invention. It goes without saying that there is no restriction.
【００６２】ＣＰＵ１１８がディスプレイコントロール
レジスタ１０２に対して階調表示を指定するとともにデ
ィスプレイ１１６をオンにすることを指定すると、信号
線１０３にオンオフ制御フラグのフラグ値がディスプレ
イ１１６をオンにする信号として送出されるとともに、
信号線１０４に表示状態制御フラグのフラグ値が送出さ
れ、階調表示動作が起動される。When the CPU 118 designates gradation display and turns on the display 116 in the display control register 102, the flag value of the on / off control flag is transmitted to the signal line 103 as a signal for turning on the display 116. As well as
The flag value of the display state control flag is sent to the signal line 104, and the gradation display operation is started.
【００６３】カウンタマネージャ１０５は、信号線１０
３の状態により、ディスプレイ１１６をオンにすること
が指示されたことを知り、各カウンタ１０６〜１０８に
よるカウント動作を開始する。ｈカウンタ１０７及びｖ
カウンタ１０６の動作は、上述したモノクロ２値表示の
場合と同様である。ｆカウンタ１０８は、所定の周期で
「０」から「３」までの値をカウントする。これらのカ
ウンタ１０６〜１０８の値は、内部信号線１０６ａ〜１
０８ａを介してディスプレイマネージャ１１１に伝えら
れる。The counter manager 105 is connected to the signal line 10
By knowing from the state of 3 that the display 116 has been instructed to be turned on, the counters 106 to 108 start counting. h counter 107 and v
The operation of the counter 106 is the same as in the case of the monochrome binary display described above. The f counter 108 counts a value from “0” to “3” at a predetermined cycle. The values of these counters 106 to 108 correspond to the internal signal lines 106a to 106a.
08a to the display manager 111.
【００６４】ディスプレイマネージャ１１１は、信号線
１０３の状態によって、ディスプレイ１１６をオンする
ことが指示されたことを知り、信号線１０４の状態によ
り、階調表示が指定されたことを知る。また、ディスプ
レイマネージャ１１１は、ｖカウンタ１０６及びｈカウ
ンタ１０７の値により、その時点においてデータ転送を
行なう対象となるディスプレイ１１６上の座標値を知る
ことについては上述したモノクロ２値表示の場合と同様
であるが、階調表示の場合は、ｖカウンタ１０６の値に
よってその動作がモノクロ２値表示の場合と異なる。The display manager 111 knows from the state of the signal line 103 that an instruction to turn on the display 116 has been made, and knows from the state of the signal line 104 that gradation display has been designated. The display manager 111 knows the coordinate values on the display 116 to which data is to be transferred at that time based on the values of the v counter 106 and the h counter 107 in the same manner as in the case of the monochrome binary display described above. However, in the case of gradation display, the operation differs from that in the case of monochrome binary display depending on the value of the v counter 106.
【００６５】ｖカウンタ１０６の値がｍ／２以上の場
合、即ち表示領域外の座標値を示している場合は、ＲＡ
Ｍ１１０に対するアクセス動作は行なわれず、従ってデ
ィスプレイ１１６に対してはデータとして値「０」が転
送される。When the value of the v counter 106 is equal to or more than m / 2, that is, when the value indicates a coordinate value outside the display area, RA
No access operation to M110 is performed, and therefore, a value “0” is transferred to display 116 as data.
【００６６】また、ｖカウンタ１０６の値がｍ／２より
小さい場合は、まずＲＡＭ１１０に対して２回のアクセ
スが行われる。その時点におけるｖカウンタ１０６及び
ｈカウンタ１０７の値が（ｉ，ｊ）を示していた場合、
モノクロ２値表示の際に座標（ｉ，ｊ）に対応していた
ＲＡＭ１１０のエントリ及び座標（ｉ＋ｍ／２，ｊ）に
対応していたＲＡＭ１１０のエントリのデータが、モノ
クロ２値表示と同様に、ＲＡＭマネージャ１０９からデ
ィスプレイマネージャ１１１へ送られる。When the value of the v counter 106 is smaller than m / 2, the RAM 110 is accessed twice. If the values of the v counter 106 and the h counter 107 at that time indicate (i, j),
The data of the entry of the RAM 110 corresponding to the coordinates (i, j) and the data of the entry of the RAM 110 corresponding to the coordinates (i + m / 2, j) at the time of the monochrome binary display are similar to the monochrome binary display. Sent from the RAM manager 109 to the display manager 111.
【００６７】ディスプレイマネージャ１１１は、受け取
った２ビットのデータをｆカウンタ１０８の値に応じて
変換しディスプレイ１１６に転送する。The display manager 111 converts the received 2-bit data according to the value of the f counter 108 and transfers the converted data to the display 116.
【００６８】すなわち、ＲＡＭマネージャ１０９から受
け取ったデータが「００」である場合は、ｆカウンタ１
０８の値にかかわらず、値「０」がディスプレイ１１６
に転送される。また、受け取ったデータが「０１」であ
る場合は、ｆカウンタ１０８の値が「０」の場合には値
「１」がディスプレイ１１６に転送され、ｆカウンタ１
０８の値が「１」以外の場合は値「０」がディスプレイ
１１６に転送される。また、受け取ったデータが「１
０」である場合は、ｆカウンタ１０８の値が「０」及び
「２」の場合は値「１」がディスプレイ１１６に転送さ
れ、ｆカウンタの値が「０」及び「２」以外の値である
場合は値「０」がディスプレイ１１６に転送される。ま
た、受け取ったデータが「１１」である場合は、ｆカウ
ンタ１０８の値にかかわらず、値「１」がディスプレイ
１１６に転送される。なお、ｆカウンタ１０８の値に応
じた、受け取ったデータの変換の方式は、様々な選択が
可能であるが、これは本発明の本質ではなく、また、本
発明を何ら制限するものではない。That is, if the data received from the RAM manager 109 is “00”, the f counter 1
Regardless of the value of 08, the value "0" is displayed on the display 116.
Is forwarded to When the received data is “01”, the value “1” is transferred to the display 116 when the value of the f counter 108 is “0”, and the f counter 1
If the value of 08 is other than “1”, the value “0” is transferred to the display 116. Also, if the received data is "1
If the value is “0”, the value “1” is transferred to the display 116 if the value of the f-counter 108 is “0” or “2”, and the value of the f-counter is a value other than “0” or “2”. If so, the value "0" is transferred to the display 116. When the received data is “11”, the value “1” is transferred to the display 116 regardless of the value of the f counter 108. Note that various methods can be used for converting the received data according to the value of the f counter 108, but this is not the essence of the present invention and does not limit the present invention at all.
【００６９】ディスプレイ１１６の各画素は、信号線１
１５を介してディスプレイマネージャ１１１から送られ
てくるデータの値に応じて、点灯状態又は消灯状態とな
り、階調表示がなされることになる。Each pixel of the display 116 is connected to the signal line 1
According to the value of the data sent from the display manager 111 via the display 15, the display state is turned on or off, and gradation display is performed.
【００７０】以上説明したように、本実施形態によれ
ば、従来のように２nの階調表示を行なうために「液晶
ディスプレイの全画素数×ｎ」ビットのＲＡＭを備える
必要がなく、ＲＡＭとしてモノクロ２値表示に必要とな
る容量のＲＡＭ（すなわち「液晶ディスプレイの全画素
数×１」ビットの容量のＲＡＭ）を採用するだけで、通
常はモノクロ２値表示を行い、階調表示を行う必要が発
生すると液晶ディスプレイ１１６の１／ｎの領域に２n
の階調表示を行うことができる。従って、まれに階調表
示を必要とする応用において、本発明はハードウエア資
源の節約及び有効活用を図ることができる。As described above, according to the present embodiment, it is not necessary to provide a RAM of "the total number of pixels of the liquid crystal display × n" bits in order to display 2 n gradations as in the prior art. Normally, monochrome binary display is performed and gradation display is performed simply by employing a RAM having a capacity required for monochrome binary display (that is, a RAM having a capacity of “the total number of pixels of the liquid crystal display × 1” bits). When the necessity arises, 2 n
Can be displayed. Therefore, in an application that rarely needs a gray scale display, the present invention can save and effectively use hardware resources.
【００７１】（第２実施形態）次に、本発明の第２実施
形態について、図５を参照して説明する。(Second Embodiment) Next, a second embodiment of the present invention will be described with reference to FIG.
【００７２】表示ディスプレイとして利用される液晶デ
ィスプレイの中には、セルフ・リフレッシュ機能を有す
るものがある。セルフ・リフレッシュ機能とは、液晶デ
ィスプレイ・モジュール内に液晶ディスプレイの各画素
に対応する形で記憶素子を備え、新たな表示データが表
示制御機構側から送られてこない場合には、それら記憶
素子中のデータを用いて、液晶の駆動を行う機能であ
る。この機能により、表示内容を更新する必要のない領
域に対しては、表示制御機構から液晶ディスプレイに対
するデータの転送を行う必要がなくなり、電力の消費を
抑制することができる。Some liquid crystal displays used as display displays have a self-refresh function. The self-refresh function means that the liquid crystal display module has storage elements in a form corresponding to each pixel of the liquid crystal display, and when new display data is not sent from the display control mechanism side, the storage elements are stored in the storage elements. Is a function of driving the liquid crystal using the data of (1). With this function, it is not necessary to transfer data from the display control mechanism to the liquid crystal display in an area where the display content does not need to be updated, and power consumption can be suppressed.
【００７３】本実施形態では、液晶ディスプレイの全領
域の１／ｎの指定された領域については第１実施形態と
同様に２nの階調表示を行い、指定された領域以外の領
域については上記セルフ・リフレッシュ機能を用いてモ
ノクロ２値表示を行うように構成する。In the present embodiment, 2 n gradation display is performed for the 1 / n designated area of the entire area of the liquid crystal display in the same manner as in the first embodiment. The monochrome binary display is performed using the self-refresh function.
【００７４】図５は、本実施形態に係る表示装置の概略
構成を示すブロック図である。同図において、上述した
第１実施形態と同一の構成要素には同一符号を付し、そ
の詳細な説明は省略する。FIG. 5 is a block diagram showing a schematic configuration of the display device according to the present embodiment. In the figure, the same components as those in the above-described first embodiment are denoted by the same reference numerals, and detailed description thereof will be omitted.
【００７５】ＣＰＵ−レジスタインターフェース１０１
は、ＣＰＵ１１８と、ディスプレイコントロールレジス
タ１０２、階調表示時の階調表示の始点を指定するレジ
スタであるトップレジスタ１２０及び階調表示時の階調
表示の終点を指定するレジスタであるボトムレジスタ１
２１との間のインターフェースを行う。トップレジスタ
１２０及びボトムレジスタ１２１は、内部信号線１２０
ａ及び１２１ａを介してそれぞれディスプレイマネージ
ャ１１１に接続されており、各レジスタに設定された値
は内部信号線１２０ａ及び１２１ａを介してディスプレ
イマネージャ１１１に送られる。CPU-register interface 101
Are a CPU 118, a display control register 102, a top register 120 that specifies a start point of gradation display at the time of gradation display, and a bottom register 1 that is a register that specifies an end point of gradation display at the time of gradation display.
21. The top register 120 and the bottom register 121 are connected to the internal signal line 120.
a and 121a are connected to the display manager 111, respectively, and the values set in the registers are sent to the display manager 111 via the internal signal lines 120a and 121a.
【００７６】１２２はＲＡＭスヌーパであり、信号線１
２４を介してＲＡＭマネージャ１０９に接続され、信号
線１２５を介してディスプレイマネージャ１１１に接続
され、且つ、信号線１０６ａを介してｖカウンタ１０６
に接続されている。ＲＡＭスヌーパ１２２は、信号線１
２４を介してＲＡＭマネージャ１０９から送られてく
る、ＣＰＵ１１８からＲＡＭ１１０に対するデータの書
き込みの有無を示す信号を用いて、ＲＡＭ１１０へのデ
ータの書き込みを監視するとともに、信号線１０６ａを
介してｖカウンタ１０６から出力されるカウンタ値に基
いて、その時点においてディスプレイ１１６に対するデ
ータ転送が必要であるか否かを判別し、その判別結果
を、信号線１２５を介してディスプレイマネージャ１１
１に伝える。１２３は、ＲＡＭ１１０中の各エントリの
更新の有無を保持するフラグである。Reference numeral 122 denotes a RAM snooper.
24, connected to the RAM manager 109, connected to the display manager 111 via the signal line 125, and connected to the v counter 106 via the signal line 106a.
It is connected to the. The RAM snooper 122 is connected to the signal line 1
Using a signal transmitted from the RAM manager 109 via the CPU 24 to indicate the presence or absence of data writing from the CPU 118 to the RAM 110, data writing to the RAM 110 is monitored, and from the v counter 106 via the signal line 106a. Based on the output counter value, it is determined whether or not data transfer to the display 116 is necessary at that time, and the determination result is transmitted via the signal line 125 to the display manager 11.
Tell 1 Reference numeral 123 denotes a flag that holds whether or not each entry in the RAM 110 has been updated.
【００７７】上記構成において、ＣＰＵ１１８がＲＡＭ
１１０上のエントリにＣＰＵバス１１７を介してディス
プレイ１１６上の各画素に表示させたいデータの書き込
みを行うと、その旨が信号線１２４を介してＲＡＭマネ
ージャ１０９からＲＡＭスヌーパ１２２に伝えられ、フ
ラグ１２３中の書き込みが行われたＲＡＭ１１０のエン
トリに対応するフラグがセットされる。なお、セットさ
れたフラグは、その後更新されたデータがディスプレイ
１１６側に転送されたときにクリアされる。In the above configuration, the CPU 118
When data to be displayed on each pixel on the display 116 is written to the entry on the display 110 via the CPU bus 117, the fact is transmitted from the RAM manager 109 to the RAM snooper 122 via the signal line 124 and the flag 123 The flag corresponding to the entry of the RAM 110 in which the writing has been performed is set. Note that the set flag is cleared when subsequently updated data is transferred to the display 116 side.
【００７８】ＣＰＵ１１８がディスプレイコントロール
レジスタ１０２に対してモノクロ２値表示を指定すると
ともに、ディスプレイ１１６をオンと指定すると、信号
線１０４に表示制御フラグのフラグ値が送出されて、モ
ノクロ２値表示が行われる。When the CPU 118 specifies the monochrome binary display to the display control register 102 and turns on the display 116, the flag value of the display control flag is sent out to the signal line 104, and the monochrome binary display is performed. Will be
【００７９】カウンタマネージャ１０５は、信号線１０
３の状態により、ディスプレイ１１６をオンにすること
が指示されたことを知り、各カウンタ１０６〜１０８に
よるカウント動作を開始する。ｈカウンタ１０７は、所
定の周期で「０」から「ｎ−１」までの値をカウントす
る。ｖカウンタ１０６は、ｈカウンタ１０７の値が「ｎ
−１」から「０」となるときにカウント動作を行い、
「０」から「ｍ−１」までの値をカウントする。ｆカウ
ンタ１０８は、モノクロ２値表示では用いられない。こ
れらのカウンタ１０６〜１０８の値は、内部信号線１０
６ａ，１０７ａ及び１０８ａを介してディスプレイマネ
ージャ１１１に伝えられる。The counter manager 105 is connected to the signal line 10
By knowing from the state of 3 that the display 116 has been instructed to be turned on, the counters 106 to 108 start counting. The h counter 107 counts a value from “0” to “n−1” at a predetermined cycle. The v counter 106 sets the value of the h counter 107 to “n”.
When the count changes from "-1" to "0", the counting operation is performed.
The value from "0" to "m-1" is counted. The f counter 108 is not used in monochrome binary display. The values of these counters 106 to 108 are
It is transmitted to the display manager 111 via 6a, 107a and 108a.
【００８０】ディスプレイマネージャ１１１は、信号線
１０３の状態によって、ディスプレイ１１６をオンする
ことが指示されたことを知り、信号線１０４の状態によ
り、モノクロ２値表示が指定されたことを知る。また、
ディスプレイマネージャ１１１は、ｖカウンタ１０６及
びｈカウンタ１０７の値により、その時点においてデー
タ転送を行なう対象となるディスプレイ１１６上の座標
値を知る。一方、ＲＡＭスヌーパ１２２は、ｖカウンタ
１０６の値に対応するフラグ１２３の値を、信号線１２
４を介してディスプレイマネージャ１１１に伝える。通
常、ディスプレイマネージャ１１１は、信号線１２４の
状態が「当該エントリは更新されている」ことを示して
いるときにのみ、ディスプレイ１１６に対するデータ転
送のための一連の動作を行うが、ディスプレイ１１６の
オンが指示された直後は、信号線１２４の状態に拘ら
ず、ディスプレイ１１６に対するデータ転送のための一
連の動作をディスプレイ１１６の全画素に対して、座標
（０，０）、（０，１）、……、（０，ｎ−１）、
（１，０）、（１，１）、……、（ｍ−１，ｎ−１）、
（０，０）、……という順序で行う。The display manager 111 knows from the state of the signal line 103 that the display 116 has been instructed to be turned on, and knows from the state of the signal line 104 that monochrome binary display has been designated. Also,
The display manager 111 knows the coordinate values on the display 116 to which data is to be transferred at that time from the values of the v counter 106 and the h counter 107. On the other hand, the RAM snooper 122 sends the value of the flag 123 corresponding to the value of the v counter 106 to the signal line 12
4 to the display manager 111. Normally, the display manager 111 performs a series of operations for data transfer to the display 116 only when the state of the signal line 124 indicates that the entry is updated. Immediately after the instruction is given, a series of operations for data transfer to the display 116 is performed on all pixels of the display 116 at coordinates (0, 0), (0, 1), irrespective of the state of the signal line 124. ..., (0, n-1),
(1,0), (1,1), ..., (m-1, n-1),
(0, 0),....
【００８１】ディスプレイ１１６に対するデータ転送の
ための一連の動作とは、具体的には以下の手順で行われ
る。すなわち、ディスプレイマネージャ１１１は、その
時点における座標値に応じたＲＡＭ１１０のデータを、
信号線１１２にそれらの情報を載せることでＲＡＭマネ
ージャ１０９に要求する。A series of operations for transferring data to the display 116 is specifically performed according to the following procedure. That is, the display manager 111 stores the data in the RAM 110 according to the coordinate values at that time.
A request is made to the RAM manager 109 by placing the information on the signal line 112.
【００８２】ＲＡＭマネージャ１０９は、ＣＰＵバス１
１７を介して行われるＣＰＵ１１８からのアクセス要求
との間の調停動作を行った後、ディスプレイマネージャ
１１１からの要求に基づいたアクセスをＲＡＭ１１０に
対して行ない、要求があったデータをＲＡＭ１１０から
取得して、信号線１１３を介してディスプレイマネージ
ャ１１１に送る。データを受け取ったディスプレイマネ
ージャ１１１は、プロトコルに準拠する形式で信号線１
１４を制御し、信号線１１５を介してディスプレイ１１
６に対してそのデータの転送動作を行なう。The RAM manager 109 has a CPU bus 1
After performing an arbitration operation with an access request from the CPU 118 performed via the CPU 17, an access is made to the RAM 110 based on the request from the display manager 111, and the requested data is acquired from the RAM 110. , To the display manager 111 via the signal line 113. Upon receiving the data, the display manager 111 transmits the signal line 1 in a format conforming to the protocol.
14 and the display 11 via the signal line 115.
6 is transferred.
【００８３】この転送動作は、上述したように座標
（０，０）、（０，１）、……、（０，ｎ−１）、
（１，０）、（１，１）、……、（ｍ−１，ｎ−１）、
（０，０）、……という順序で、各座標に対して行われ
る。データ転送をうけたディスプレイ１１６は、転送さ
れてきたデータが値「０」である場合は対応する画素を
消灯状態、値「１」の場合は対応する画素を点灯状態と
することにより、表示制御を行なう。This transfer operation is performed at the coordinates (0, 0), (0, 1),..., (0, n-1),
(1,0), (1,1), ..., (m-1, n-1),
The processing is performed for each coordinate in the order of (0, 0),. The display 116 that has received the data transfer performs display control by turning off the corresponding pixel when the value of the transferred data is “0” and turning on the corresponding pixel when the value of the transferred data is “1”. Perform
【００８４】次に、階調表示を行う場合の動作について
述べる。上述した第１実施形態と同様に、本実施形態に
おいても、４階調表示を行う場合の動作を一例として説
明する。Next, the operation for performing the gradation display will be described. As in the first embodiment described above, also in the present embodiment, an operation in the case of performing 4-gradation display will be described as an example.
【００８５】まず、ＣＰＵ１１８は、トップレジスタ１
２０に階調表示を行う最上行を、ボトムレジスタ１２１
に階調表示を行う最下行を指定し、階調表示を行うディ
スプレイ１１６上の領域を指定する。指定する領域は、
面積的にディスプレイ１１６の全領域の１／２以下でな
くてはならない。例えば、トップレジスタ１２０に値ｔ
を、ボトムレジスタ１２１に値ｂを設定した場合、階調
表示を行う領域はディスプレイ１１６上の座標（ｔ，
０）から（ｂ、ｎ−１）までの領域、すなわち座標
（ｔ，０）、（ｔ，１）、……、（ｔ，ｎ−１）、（ｔ
＋１，０）、……、（ｂ，ｎ−１）の画素となる。First, the CPU 118 sets the top register 1
In the bottom register 121, the top row for performing gradation display
, The bottom row for performing the gradation display is specified, and the area on the display 116 for performing the gradation display is specified. The specified area is
In terms of area, it must be less than half of the entire area of the display 116. For example, the value t is stored in the top register 120.
When the value b is set in the bottom register 121, the area for performing the gradation display is represented by the coordinates (t,
0) to (b, n-1), that is, coordinates (t, 0), (t, 1), ..., (t, n-1), (t
+1, 0),..., (B, n−1).
【００８６】ＣＰＵ１１８は、ディスプレイ１１６の各
画素に表示させたいデータをＲＡＭ１１０上に適宜書き
込むのであるが、ＲＡＭ１１０上の各エントリとディス
プレイ１１６の各画素との対応付けがモノクロ２値表示
の場合と異なる。The CPU 118 appropriately writes data to be displayed on each pixel of the display 116 on the RAM 110. The correspondence between each entry on the RAM 110 and each pixel on the display 116 is different from that in the case of monochrome binary display. .
【００８７】即ち、表示画素数は、モノクロ２値表示の
場合に表示画素数ｍ×ｎ画素が必要である場合、４階調
表示の場合には、ディスプレイ１１６上の１画素に対し
て２ビットのデータが必要となることから、例えばモノ
クロ２値表示の場合の座標（ｉ，ｊ）、（ｉ＋ｍ／２，
ｊ）の画素に対応していたＲＡＭエントリを４階調表示
の際の座標（ｔ＋１，ｊ）の画素に対応するＲＡＭエン
トリとして用いる（ここで、ｉ及びｊの値は、０≦ｉ≦
ｂ−ｔ≦ｍ／２、０≦ｊ≦ｎ−１である）。なお、各画
素とＲＡＭエントリとの対応づけについては、様々な選
択が可能であるが、これについては本発明の本質ではな
く、また上述した対応付けは本発明を何ら制限するもの
ではないことはいうまでもない。That is, the number of display pixels is 2 bits per pixel on the display 116 when the number of display pixels is m × n pixels in the case of monochrome binary display, and in the case of 4 gradation display. Are required, for example, the coordinates (i, j), (i + m / 2,
The RAM entry corresponding to the pixel at j) is used as the RAM entry corresponding to the pixel at the coordinates (t + 1, j) in the 4-gradation display (where the values of i and j are 0 ≦ i ≦
bt ≦ m / 2, 0 ≦ j ≦ n−1). It should be noted that various associations between each pixel and the RAM entry can be selected, but this is not the essence of the present invention, and that the association described above does not limit the present invention in any way. Needless to say.
【００８８】ＣＰＵ１１８がディスプレイコントロール
レジスタ１０２に対して階調表示を指定するとともにデ
ィスプレイ１１６をオンにすることを指定すると、信号
線１０３にオンオフ制御フラグのフラグ値がディスプレ
イ１１６をオンにする信号として送出されるとともに、
信号線１０４に表示状態制御フラグのフラグ値が送出さ
れ、階調表示動作が実行される。When the CPU 118 designates gradation display and turns on the display 116 in the display control register 102, the flag value of the on / off control flag is sent to the signal line 103 as a signal for turning on the display 116. As well as
The flag value of the display state control flag is sent to the signal line 104, and the gradation display operation is performed.
【００８９】カウンタマネージャ１０５は、信号線１０
３の状態により、ディスプレイ１１６をオンにすること
が指示されたことを知り、各カウンタ１０６〜１０８に
よるカウント動作を開始する。ｈカウンタ１０７及びｖ
カウンタ１０６の動作は、上述したモノクロ２値表示の
場合と同様である。ｆカウンタ１０８は、所定の周期で
「０」から「３」までの値をカウントする。これらのカ
ウンタ１０６〜１０８の値は、内部信号線１０６ａ，１
０７ａ及び１０８ａを介してディスプレイマネージャ１
１１に伝えられる。The counter manager 105 is connected to the signal line 10
By knowing from the state of 3 that the display 116 has been instructed to be turned on, the counters 106 to 108 start counting. h counter 107 and v
The operation of the counter 106 is the same as in the case of the monochrome binary display described above. The f counter 108 counts a value from “0” to “3” at a predetermined cycle. The values of these counters 106 to 108 correspond to the internal signal lines 106a, 1
Display manager 1 via the 07a and 108a
It is conveyed to 11.
【００９０】ディスプレイマネージャ１１１は、信号線
１０３の状態によって、ディスプレイ１１６をオンする
ことが指示されたことを知り、信号線１０４の状態によ
り、階調表示が指定されたことを知る。また、ディスプ
レイマネージャ１１１は、ｖカウンタ１０６及びｈカウ
ンタ１０７の値により、その時点においてデータ転送を
行なう対象となるディスプレイ１１６上の座標値を知る
ことについては上述したモノクロ２値表示の場合と同様
であるが、階調表示の場合は、ｖカウンタ１０６の値に
よってその動作がモノクロ２値表示の場合と異なる。The display manager 111 knows from the state of the signal line 103 that the display 116 has been instructed to be turned on, and knows from the state of the signal line 104 that gradation display has been designated. The display manager 111 knows the coordinate values on the display 116 to which data is to be transferred at that time based on the values of the v counter 106 and the h counter 107 in the same manner as in the case of the monochrome binary display described above. However, in the case of gradation display, the operation differs from that in the case of monochrome binary display depending on the value of the v counter 106.
【００９１】ｖカウンタ１０６の値がＣＰＵ１１８によ
り先に指定された階調表示指定領域外の座標値を示して
いる場合、即ちｔ≦ｖカウンタ値≦ｂではない場合に
は、ディスプレイマネージャ１１１はディスプレイ１１
６に対するデータ転送を行わない。したがって、階調表
示指定領域ではないディスプレイ１１６上の画素は、デ
ィスプレイ１１６に内蔵される記憶素子（不図示）に各
々格納されているデータを用いた表示が行われる。If the value of the v counter 106 indicates a coordinate value outside the gradation display designation area previously designated by the CPU 118, that is, if t ≦ v counter value ≦ b, the display manager 111 displays 11
6 is not transferred. Therefore, the pixels on the display 116 that are not in the gradation display designation area are displayed using the data stored in the storage elements (not shown) built in the display 116.
【００９２】また、ｖカウンタ１０６の値が上記階調指
定領域内の座標値を示している場合、即ちｔ≦ｖカウン
タの値≦ｂである場合、ディスプレイマネージャ１１１
は、ディスプレイ１１６に対するデータ転送のための動
作を次のように行う。If the value of the v counter 106 indicates a coordinate value in the gradation designation area, that is, if t ≦ v counter value ≦ b, the display manager 111
Performs an operation for data transfer to the display 116 as follows.
【００９３】ＲＡＭ１１０に対するアクセス まず、信号線１１２を介して、ディスプレイマネージャ
１１１からＲＡＭマネージャ１０９に対して、ＲＡＭ１
１０に対するアクセス要求が発行される。ディスプレイ
マネージャ１１１から要求されるデータは、モノクロ２
値表示の場合の座標値すなわち ｛（ｖカウンタ１０６の値―レジスタ１２０の値，ｈカ
ウンタ１０７の値｝に対応するＲＡＭ１１０のエントリ
のデータ、及び ｛（ｖカウンタ１０６の値―レジスタ１２０の値＋ｍ／
２），ｈカウンタ１０７の値｝に対応するＲＡＭ１１０
のエントリのデータの２データであり、ディスプレイマ
ネージャ１１１はこれらのデータを順に要求する。ＲＡ
Ｍ１１０に対するアクセスは、ＲＡＭマネージャ１０９
によって行われ、得られたデータは信号線１１３を介し
てディスプレイマネージャ１１１に送られる。Access to RAM 110 First, the display manager 111 sends the RAM 1 via the signal line 112 to the RAM manager 109.
An access request for 10 is issued. The data requested from the display manager 111 is monochrome 2
Coordinate values in the case of value display, that is, {(value of v counter 106-value of register 120, value of h counter 107), entry data in RAM 110 corresponding to｝ (value of v counter 106-value of register 120 + m /
2) RAM 110 corresponding to value｝ of h counter 107
The display manager 111 requests these data in order. RA
Access to the M110 is performed by the RAM manager 109.
The obtained data is sent to the display manager 111 via the signal line 113.
【００９４】ディスプレイ１１６に対するデータ転送 ディスプレイマネージャ１１１は、上述した手順により
受け取った２ビットのデータをｆカウンタの値に応じて
次のように変換する。Data Transfer to Display 116 The display manager 111 converts the 2-bit data received by the above procedure according to the value of the f counter as follows.
【００９５】すなわち、ＲＡＭマネージャ１０９から受
け取ったデータが「００」である場合は、ｆカウンタ１
０８の値にかかわらず、値「０」がディスプレイ１１６
に転送される。That is, if the data received from the RAM manager 109 is “00”, the f counter 1
Regardless of the value of 08, the value "0" is displayed on the display 116.
Is forwarded to
【００９６】また、受け取ったデータが「０１」である
場合は、ｆカウンタ１０８の値が「０」の場合には値
「１」がディスプレイ１１６に転送され、ｆカウンタ１
０８の値が「０」以外の場合は値「０」がディスプレイ
１１６に転送される。When the received data is "01", the value "1" is transferred to the display 116 when the value of the f-counter 108 is "0".
If the value of 08 is other than “0”, the value “0” is transferred to the display 116.
【００９７】また、受け取ったデータが「１０」である
場合は、ｆカウンタ１０８の値が「０」及び「２」の場
合は値「１」がディスプレイ１１６に転送され、ｆカウ
ンタの値が「０」及び「２」以外の値である場合は値
「０」がディスプレイ１１６に転送される。When the received data is "10", the value "1" is transferred to the display 116 when the value of the f-counter 108 is "0" or "2", and the value of the f-counter is "10". If the value is other than "0" and "2", the value "0" is transferred to the display 116.
【００９８】また、受け取ったデータが「１１」である
場合は、ｆカウンタ１０８の値にかかわらず、値「１」
がディスプレイ１１６に転送される。When the received data is “11”, the value “1” is obtained regardless of the value of the f counter 108.
Is transferred to the display 116.
【００９９】ここで、ｆカウンタ１０８の値に応じた、
受け取ったデータの変換の方式は、様々な選択が可能で
あるが、これは本発明の本質ではなく、また、本発明を
何ら制限するものではない。Here, according to the value of the f counter 108,
Various methods for converting the received data can be selected, but this is not the essence of the present invention and does not limit the present invention in any way.
【０１００】ディスプレイ１１６は、転送されてきたデ
ータをディスプレイ１１６が内蔵する各画素毎の記憶素
子（不図示）の対応箇所に格納する。ディスプレイ１１
６上の階調表示指定領域内にある各画素は、信号線１１
５を介してディスプレイマネージャ１１１から順次送ら
れてくるデータの値に応じて、点灯状態又は消灯状態と
なり、階調表示がなされることになる。The display 116 stores the transferred data in a corresponding location of a storage element (not shown) for each pixel incorporated in the display 116. Display 11
Each pixel in the gradation display designation area on the line 6 has a signal line 11
In accordance with the value of the data sequentially transmitted from the display manager 111 through the display unit 5, the display state is turned on or off, and gradation display is performed.
【０１０１】以上説明したように、本実施形態によれ
ば、従来のように２nの階調表示を行なうために「液晶
ディスプレイの全画素数×ｎ」ビットのＲＡＭを備える
必要がなく、ＲＡＭとしてモノクロ２値表示に必要とな
る容量のＲＡＭ（すなわち「液晶ディスプレイの全画素
数×１」ビットの容量のＲＡＭ）を採用するだけで、階
調表示を行う必要が発生すると液晶ディスプレイ１１６
の指定領域内においては２nの階調表示を行うことがで
き、指定領域外では表示モードを切換える直前のモノク
ロ２値表示と同様の表示を保持することができる。従っ
て、本実施形態によれば、領域指定の制限はあるもの
の、モノクロ２値表示に必要な容量のＲＡＭのみで階調
表示が可能となり、ハードウエア資源の節約及び有効活
用を図ることができる。As described above, according to the present embodiment, it is not necessary to provide a RAM of “the total number of pixels of the liquid crystal display × n” bits in order to perform 2 n gray scale display as in the prior art. If it is necessary to perform gradation display simply by employing a RAM having a capacity required for monochrome binary display (ie, a RAM having a capacity of "the total number of pixels of the liquid crystal display × 1" bit), the liquid crystal display 116
2n gradation display can be performed in the designated area, and the same display as the monochrome binary display immediately before switching the display mode can be maintained outside the designated area. Therefore, according to the present embodiment, although there is a limitation on area designation, gradation display can be performed only with a RAM having a capacity necessary for monochrome binary display, and hardware resources can be saved and effectively used.
【０１０２】（他の実施形態）なお、本発明の機能が実
行されるのであれば、表示装置が単体の機器であって
も、複数の機器から成る表示システムであっても、ＬＡ
Ｎ等のネットワークを介して処理が行われる表示システ
ムであっても本発明を適用できることはいうまでもな
い。(Other Embodiments) As long as the functions of the present invention are executed, the LA device may be a single device or a display system including a plurality of devices.
Needless to say, the present invention can be applied to a display system in which processing is performed via a network such as N.
【０１０３】また、上述した実施形態の機能を実現する
ソフトウエアのプログラムコードを記録した記憶媒体を
表示装置又は表示システムに供給し、その装置又はシス
テムのコンピュータ（またはＣＰＵ，ＭＰＵ）が記憶媒
体に格納されたプログラムコードを読み出し実行するこ
とによっても、本発明の目的が達成されることはいうま
でもない。A storage medium storing software program codes for realizing the functions of the above-described embodiments is supplied to a display device or a display system, and the computer (or CPU, MPU) of the device or system stores the storage medium in the storage medium. It goes without saying that the object of the present invention is also achieved by reading and executing the stored program code.
【０１０４】この場合、記憶媒体から読み出されたプロ
グラムコード自体が本発明の新規な機能を実現すること
になり、そのプログラムコードを記憶した記憶媒体は本
発明を構成することになる。In this case, the program code itself read from the storage medium realizes the novel function of the present invention, and the storage medium storing the program code constitutes the present invention.
【０１０５】プログラムコードを供給する為の記憶媒体
としては、例えば、フロッピーディスク、ハードディス
ク、光ディスク、光磁気ディスク、ＣＤ−ＲＯＭ、ＣＤ
−Ｒ、磁気テープ、不揮発性のメモリカード、ＲＯＭ等
を用いることができる。As a storage medium for supplying the program code, for example, a floppy disk, hard disk, optical disk, magneto-optical disk, CD-ROM, CD
-R, a magnetic tape, a nonvolatile memory card, a ROM, or the like can be used.
【０１０６】また、コンピュータが読み出したプログラ
ムコードを実行することにより上述した実施形態の機能
が実現されるだけでなく、そのプログラムコードの指示
に基づいて、コンピュータ上で稼動しているＯＳ等が実
際の処理の一部または全部を行い、その処理によって前
述した実施形態の機能が実現される場合も含まれること
はいうまでもない。The functions of the above-described embodiments are implemented when the computer executes the readout program codes, and the OS or the like running on the computer is actually executed based on the instructions of the program codes. It goes without saying that a part or all of the above processing is performed, and the function of the above-described embodiment is realized by the processing.
【０１０７】さらに、記憶媒体から読み出されたプログ
ラムコードが、コンピュータに挿入された機能拡張ボー
ドやコンピュータに接続された機能拡張ユニットに備わ
るメモリに書き込まれた後、そのプログラムコードの指
示に基づいて、その機能拡張ボードや機能拡張ユニット
に備わるＣＰＵ等が実際の処理の一部または全部を行
い、その処理によって前述した実施形態の機能が実現さ
れる場合も含まれることはいうまでもない。Further, after the program code read from the storage medium is written into a memory provided in a function expansion board inserted into the computer or a function expansion unit connected to the computer, the program code is read based on the instruction of the program code. Needless to say, a CPU or the like provided in the function expansion board or the function expansion unit performs part or all of the actual processing, and the processing realizes the functions of the above-described embodiments.
【０１０８】[0108]
【発明の効果】以上説明したように、請求項１の表示装
置又は請求項６の表示制御方法によれば、液晶ディスプ
レイからなる表示手段の複数の画素の表示状態をモノク
ロ２値表示状態及び階調表示状態のいずれか一方に切換
え、少なくとも前記モノクロ２値表示に必要な容量を有
する記憶手段に前記表示手段に表示される表示データを
記憶し、前記モノクロ２値表示を行うときは、前記液晶
ディスプレイ上の全領域について各画素を前記モノクロ
２値表示状態に制御して前記表示データの表示制御を行
い、前記階調表示を行うときは、前記液晶ディスプレイ
上の全領域の１／ｎの領域について各画素を２n階調の
階調表示状態に制御して前記表示データの表示制御を行
うようにしたので、従来のように液晶ディスプレイの全
画素数×ｎビットの記憶手段を備えなくても、階調表示
を行う領域を制限することにより少なくともモノクロ２
値表示に必要な容量があれば、階調表示を行うことが可
能となる。したがって、モノクロ２値表示に必要な容量
のＲＡＭのみで階調表示が可能となり、ハードウエア資
源の節約及び有効活用を図ることができるという効果が
得られる。As described above, according to the display device of the first aspect or the display control method of the sixth aspect, the display state of the plurality of pixels of the display means including the liquid crystal display is changed to the monochrome binary display state and the floor. The display data to be displayed on the display means is stored in a storage means having at least a capacity necessary for the monochrome binary display, and the monochrome liquid crystal display is performed when the monochrome binary display is performed. When controlling each pixel in the monochrome binary display state for the entire area on the display to perform display control of the display data and performing the gradation display, the area is 1 / n of the entire area on the liquid crystal display. Is controlled to display the display data by controlling each pixel to a gray scale display state of 2 n gray scales. Therefore, as in the conventional case, the total number of pixels of the liquid crystal display × n bits Even if no storage means is provided, at least the monochrome 2
If there is a capacity necessary for value display, gradation display can be performed. Therefore, gradation display can be performed only with a RAM having a capacity necessary for monochrome binary display, and the effect of saving and effectively utilizing hardware resources can be obtained.
【０１０９】請求項３の表示装置または請求項８の表示
制御方法によれば、液晶ディスプレイからなる表示手段
の複数の画素の表示状態をモノクロ２値表示状態及び階
調表示状態のいずれか一方に切換え、少なくとも前記モ
ノクロ２値表示に必要な容量を有する記憶手段に前記表
示手段に表示される表示データを記憶し、前記モノクロ
２値表示を行うときは、前記液晶ディスプレイ上の全領
域について各画素を前記モノクロ２値表示状態に制御し
て前記表示データの表示制御を行い、前記階調表示を行
うときは、前記液晶ディスプレイ上の全領域の１／ｌｏ
ｇ2ｎ以下の領域について各画素を２n階調の階調表示状
態に制御するようにしたので、従来のように液晶ディス
プレイの全画素数×ｎビットの記憶手段を備えなくて
も、階調表示を行う領域を制限することにより少なくと
もモノクロ２値表示に必要な容量があれば、階調表示を
行うことが可能となる。したがって、モノクロ２値表示
に必要な容量のＲＡＭのみで階調表示が可能となり、ハ
ードウエア資源の節約及び有効活用を図ることができる
という効果が得られる。According to the display device of the third aspect or the display control method of the eighth aspect, the display state of the plurality of pixels of the display means including the liquid crystal display is changed to one of the monochrome binary display state and the gradation display state. Switching, storing display data to be displayed on the display means in a storage means having at least a capacity necessary for the monochrome binary display, and when performing the monochrome binary display, each pixel for the entire area on the liquid crystal display Is controlled to the monochrome binary display state to perform the display control of the display data, and when performing the gradation display, 1 / lo of the entire area on the liquid crystal display is performed.
Since each pixel is controlled to a gray scale display state of 2 n gray scales in an area equal to or less than g 2 n, the number of pixels can be reduced without the storage means of the total number of pixels of the liquid crystal display × n bits as in the related art. By limiting the area in which the tonal display is performed, gray scale display can be performed if there is at least the capacity required for monochrome binary display. Therefore, gradation display can be performed only with a RAM having a capacity necessary for monochrome binary display, and the effect of saving and effectively utilizing hardware resources can be obtained.
【０１１０】請求項１１または請求項１２の記憶媒体に
よれば、液晶ディスプレイからなる表示手段の複数の画
素の表示状態をモノクロ２値表示状態及び階調表示状態
のいずれか一方に切換える切換工程と、少なくとも前記
モノクロ２値表示に必要な容量を有する記憶手段に前記
表示手段に表示される表示データを記憶する記憶工程
と、前記各画素の表示状態を前記切換手段により切り換
えられた表示状態に制御して前記表示データの表示制御
を行う表示制御工程とからなる表示制御プログラムであ
って、前記表示制御工程において、前記モノクロ２値表
示を行うときは、前記液晶ディスプレイ上の全領域につ
いて各画素を前記モノクロ２値表示状態に制御し、前記
階調表示を行うときは、前記液晶ディスプレイ上の全領
域の１／ｎの領域について各画素を２n階調の階調表示
状態に制御する表示制御プログラムを、コンピュータに
より読み取り可能な形式で記録したので、この記録媒体
に記録した表示制御プログラムを従来の表示装置のコン
ピュータに読み取らせて実行させることにより、上述し
た請求項１または２の表示装置と同等の効果を得ること
ができる。According to the storage medium of the present invention, a switching step of switching the display state of a plurality of pixels of the display means comprising a liquid crystal display to one of a monochrome binary display state and a gradation display state. A storage step of storing display data to be displayed on the display means in a storage means having at least a capacity necessary for the monochrome binary display, and controlling a display state of each pixel to a display state switched by the switching means. A display control step of performing display control of the display data, wherein in the display control step, when the monochrome binary display is performed, each pixel is set for an entire area on the liquid crystal display. When controlling to the monochrome binary display state and performing the gradation display, the area is 1 / n of the entire area on the liquid crystal display. The have the display control program for controlling each pixel in the gray scale display state of the 2 n gradations, since the recording in a form readable by a computer, read the display control program recorded in this recording medium into a computer of a conventional display device By causing the display device to execute, the same effect as that of the display device according to claim 1 or 2 can be obtained.
【０１１１】請求項１３乃至１５の記録媒体によれば、
液晶ディスプレイからなる表示手段の複数の画素の表示
状態をモノクロ２値表示状態及び階調表示状態のいずれ
か一方に切換える切換工程と、少なくとも前記モノクロ
２値表示に必要な容量を有する記憶手段に前記表示手段
に表示される表示データを記憶する記憶工程と、前記各
画素の表示状態を前記切換手段により切り換えられた表
示状態に制御して前記表示データの表示制御を行う表示
制御工程とからなる表示制御プログラムであって、前記
表示制御工程において、前記モノクロ２値表示を行うと
きは、前記液晶ディスプレイ上の全領域について各画素
を前記モノクロ２値表示状態に制御し、前記階調表示を
行うときは、前記液晶ディスプレイ上の全領域の１／ｌ
ｏｇ2ｎ以下の領域について各画素を２n階調の階調表示
状態に制御する表示制御プログラムを、コンピュータに
より読み取り可能な形式で記録したので、この記録媒体
に記録した表示制御プログラムを従来の表示装置のコン
ピュータに読み取らせて実行させることにより、上述し
た請求項１または２の表示装置と同等の効果を得ること
ができる。According to the recording medium of claims 13 to 15,
A switching step of switching the display state of a plurality of pixels of the display means comprising a liquid crystal display to one of a monochrome binary display state and a gradation display state; and a storage means having at least a capacity necessary for the monochrome binary display. A display comprising: a storage step of storing display data to be displayed on display means; and a display control step of controlling the display state of each of the pixels to a display state switched by the switching means to perform display control of the display data. A control program for controlling each pixel to the monochrome binary display state for the entire area on the liquid crystal display when performing the monochrome binary display in the display control step, and performing the gradation display. Is 1 / l of the entire area on the liquid crystal display
Since a display control program for controlling each pixel to a gray scale display state of 2 n gray scales in an area of og 2 n or less is recorded in a computer-readable format, the display control program recorded on this recording medium is conventionally used. By causing the computer of the display device to read and execute the same, it is possible to obtain the same effect as the above-described display device of claim 1 or 2.
【図１】本発明の第１実施形態に係る表示装置の概略構
成を示すブロック図である。FIG. 1 is a block diagram illustrating a schematic configuration of a display device according to a first embodiment of the present invention.
【図２】同実施形態における表示制御手順を示すフロー
チャートである。FIG. 2 is a flowchart showing a display control procedure in the embodiment.
【図３】同実施形態における表示制御手順を示すフロー
チャートである。FIG. 3 is a flowchart showing a display control procedure in the embodiment.
【図４】上述した図２及び図３の処理手順に基いたＣＰ
Ｕの動作に応じた、ディスプレイマネージャの処理手順
を示すフローチャートである。FIG. 4 shows a CP based on the processing procedure of FIGS. 2 and 3 described above.
9 is a flowchart illustrating a processing procedure of a display manager according to the operation of U.
【図５】本発明の第２実施形態に係る表示装置の概略構
成を示すブロック図である。FIG. 5 is a block diagram illustrating a schematic configuration of a display device according to a second embodiment of the present invention.
１００ ディスプレイコントローラ １０２ ディスプレイコントロールレジスタ １１０ ＲＡＭ １１１ ディスプレイマネージャ １１６ ディスプレイ １１８ ＣＰＵ Reference Signs List 100 display controller 102 display control register 110 RAM 111 display manager 116 display 118 CPU
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 2H093 NA55 NA57 NA59 NC21 NC29 NC49 ND06 ND49 ND54 ND60 5C006 AA11 AB03 AC24 AF23 AF45 BB11 BF02 BF15 BF22 FA03 FA04 FA05 FA43 5C080 AA10 BB05 CC01 DD22 EE21 EE26 EE29 FF09 GG09 GG12 JJ02 JJ07 ──────────────────────────────────────────────────続 き Continuing on the front page F term (reference) 2H093 NA55 NA57 NA59 NC21 NC29 NC49 ND06 ND49 ND54 ND60 5C006 AA11 AB03 AC24 AF23 AF45 BB11 BF02 BF15 BF22 FA03 FA04 FA05 FA43 5C080 AA10 BB05 CC01 DD22 EE21 EJ12 GG07
Claims (15)
らなる表示手段と、前記複数の画素の表示状態をモノク
ロ２値表示状態及び階調表示状態のいずれか一方に切換
える切換手段と、少なくとも前記モノクロ２値表示に必
要な容量を有し前記表示手段に表示される表示データを
記憶する記憶手段と、前記各画素の表示状態を前記切換
手段により切り換えられた表示状態に制御して前記表示
データの表示制御を行う表示制御手段とを備え、 前記表示制御手段は、前記モノクロ２値表示を行うとき
は、前記液晶ディスプレイ上の全領域について各画素を
前記モノクロ２値表示状態に制御し、前記階調表示を行
うときは、前記液晶ディスプレイ上の全領域の１／ｎの
領域について各画素を２n階調の階調表示状態に制御す
るように構成されることを特徴とする表示装置。A display unit comprising a liquid crystal display having a plurality of pixels; a switching unit for switching a display state of the plurality of pixels to one of a monochrome binary display state and a gradation display state; A storage unit having a capacity necessary for value display and storing display data to be displayed on the display unit; and displaying the display data by controlling a display state of each pixel to a display state switched by the switching unit. Display control means for controlling, when the monochrome binary display is performed, the display control means controls each pixel to the monochrome binary display state with respect to the entire area on the liquid crystal display; When performing display, each pixel is configured to be controlled to a gray scale display state of 2 n gray scales for 1 / n of the entire area on the liquid crystal display. Characteristic display device.
ディスプレイの画素数と同一であることを特徴とする請
求項１記載の表示装置。2. The display device according to claim 1, wherein the bit capacity of said storage means is equal to the number of pixels of said liquid crystal display.
らなる表示手段と、前記複数の画素の表示状態をモノク
ロ２値表示状態及び階調表示状態のいずれか一方に切換
える切換手段と、少なくとも前記モノクロ２値表示に必
要な容量を有し前記表示手段に表示される表示データを
記憶する記憶手段と、前記各画素の表示状態を前記切換
手段により切り換えられた表示状態に制御して前記表示
データの表示制御を行う表示制御手段とを備え、 前記表示制御手段は、前記モノクロ２値表示を行うとき
は、前記液晶ディスプレイ上の全領域について各画素を
前記モノクロ２値表示状態に制御し、前記階調表示を行
うときは、前記液晶ディスプレイ上の全領域の１／ｌｏ
ｇ2ｎ以下の領域について各画素を２n階調の階調表示状
態に制御するように構成されることを特徴とする表示装
置。3. A display means comprising a liquid crystal display having a plurality of pixels; a switching means for switching a display state of the plurality of pixels to one of a monochrome binary display state and a gradation display state; A storage unit having a capacity necessary for value display and storing display data to be displayed on the display unit; and displaying the display data by controlling a display state of each pixel to a display state switched by the switching unit. Display control means for controlling, when the monochrome binary display is performed, the display control means controls each pixel to the monochrome binary display state with respect to the entire area on the liquid crystal display; When performing display, 1 / lo of the entire area on the liquid crystal display is used.
A display device characterized in that each pixel is controlled to a gray scale display state of 2 n gray scales in an area of g 2 n or less.
データを記憶する記憶素子を各画素毎に有することを特
徴とする請求項３記載の表示装置。4. The display device according to claim 3, wherein the liquid crystal display has a storage element for storing display data of each pixel for each pixel.
うときに、前記液晶ディスプレイ上の全領域の１／ｌｏ
ｇ2ｎ以下の領域については各画素を前記記憶手段に記
憶されている表示データの表示制御を行い、前記階調表
示状態に制御されない領域については各画素を前記記憶
素子に記憶されているデータの表示制御を行うように構
成されることを特徴とする請求項４記載の表示装置。5. The liquid crystal display according to claim 5, wherein the display control unit performs 1 / lo of an entire area on the liquid crystal display when performing the gradation display.
The display control of the display data stored in the storage means is performed for each pixel in an area of g 2 n or less, and the data stored in the storage element is stored in the area not controlled in the gradation display state. 5. The display device according to claim 4, wherein the display device is configured to perform the display control of:
数の画素の表示状態をモノクロ２値表示状態及び階調表
示状態のいずれか一方に切換え、 少なくとも前記モノクロ２値表示に必要な容量を有する
記憶手段に前記表示手段に表示される表示データを記憶
し、 前記モノクロ２値表示を行うときは、前記液晶ディスプ
レイ上の全領域について各画素を前記モノクロ２値表示
状態に制御して前記表示データの表示制御を行い、前記
階調表示を行うときは、前記液晶ディスプレイ上の全領
域の１／ｎの領域について各画素を２n階調の階調表示
状態に制御して前記表示データの表示制御を行うことを
特徴とする表示制御方法。6. A display device comprising a liquid crystal display, wherein a display state of a plurality of pixels is switched to one of a monochrome binary display state and a gradation display state, and at least storage means having a capacity necessary for the monochrome binary display. When the monochrome binary display is performed, each pixel is controlled to the monochrome binary display state for the entire area on the liquid crystal display to display the display data. When performing the gradation display, the display control of the display data is performed by controlling each pixel to a gradation display state of 2 n gradations for 1 / n of the entire region on the liquid crystal display. A display control method characterized by performing the following.
ディスプレイの画素数と同一であることを特徴とする請
求項６記載の表示制御方法。7. The display control method according to claim 6, wherein the bit capacity of said storage means is equal to the number of pixels of said liquid crystal display.
数の画素の表示状態をモノクロ２値表示状態及び階調表
示状態のいずれか一方に切換え、 少なくとも前記モノクロ２値表示に必要な容量を有する
記憶手段に前記表示手段に表示される表示データを記憶
し、 前記モノクロ２値表示を行うときは、前記液晶ディスプ
レイ上の全領域について各画素を前記モノクロ２値表示
状態に制御して前記表示データの表示制御を行い、 前記階調表示を行うときは、前記液晶ディスプレイ上の
全領域の１／ｌｏｇ2ｎ以下の領域について各画素を２n
階調の階調表示状態に制御することを特徴とする表示制
御方法。8. A storage means having at least a capacity necessary for the monochrome binary display by switching a display state of a plurality of pixels of a display means comprising a liquid crystal display to one of a monochrome binary display state and a gradation display state. When the monochrome binary display is performed, each pixel is controlled to the monochrome binary display state for the entire area on the liquid crystal display to display the display data. When performing the control and performing the gradation display, each pixel is set to 2 n in an area of 1 / log 2 n or less of the entire area on the liquid crystal display.
A display control method, wherein the display is controlled to a gradation display state of gradation.
データを記憶する記憶素子を各画素毎に有することを特
徴とする請求項８記載の表示制御方法。9. The display control method according to claim 8, wherein the liquid crystal display has a storage element for storing display data of each pixel for each pixel.
ディスプレイ上の全領域の１／ｌｏｇ2ｎ以下の領域に
ついては各画素を前記記憶手段に記憶されている表示デ
ータの表示制御を行い、前記階調表示状態に制御されな
い領域については各画素を前記記憶素子に記憶されてい
る表示データの表示制御を行うことを特徴とする請求項
９記載の表示制御方法。10. When performing the gradation display, display control of display data stored in the storage means is performed for each pixel in an area of 1 / log 2 n or less of an entire area on the liquid crystal display. 10. The display control method according to claim 9, wherein display control of display data stored in the storage element is performed for each pixel in an area not controlled to the gradation display state.
複数の画素の表示状態をモノクロ２値表示状態及び階調
表示状態のいずれか一方に切換える切換工程と、少なく
とも前記モノクロ２値表示に必要な容量を有する記憶手
段に前記表示手段に表示される表示データを記憶する記
憶工程と、前記各画素の表示状態を前記切換手段により
切り換えられた表示状態に制御して前記表示データの表
示制御を行う表示制御工程とからなる表示制御プログラ
ムであって、前記表示制御工程において、前記モノクロ
２値表示を行うときは、前記液晶ディスプレイ上の全領
域について各画素を前記モノクロ２値表示状態に制御
し、前記階調表示を行うときは、前記液晶ディスプレイ
上の全領域の１／ｎの領域について各画素を２n階調の
階調表示状態に制御する表示制御プログラムを、コンピ
ュータにより読み取り可能な形式で記録したことを特徴
とする記録媒体。11. A switching step for switching a display state of a plurality of pixels of a display means comprising a liquid crystal display to one of a monochrome binary display state and a gradation display state, and at least a capacity required for the monochrome binary display. A storage step of storing display data to be displayed on the display means in the storage means, and a display control for controlling display of the display data by controlling a display state of each pixel to a display state switched by the switching means. A display control program comprising the steps of: when performing the monochrome binary display in the display control step, controlling each pixel to the monochrome binary display state with respect to all areas on the liquid crystal display; when performing grayscale display, to control each pixel for the region of 1 / n of the total area on the liquid crystal display to the gradation display state of the 2 n gradations Recording medium, wherein a display control program, and recorded in a form readable by a computer.
晶ディスプレイの画素数と同一であることを特徴とする
請求項１１記載の記録媒体。12. The recording medium according to claim 11, wherein the bit capacity of said storage means is equal to the number of pixels of said liquid crystal display.
複数の画素の表示状態をモノクロ２値表示状態及び階調
表示状態のいずれか一方に切換える切換工程と、少なく
とも前記モノクロ２値表示に必要な容量を有する記憶手
段に前記表示手段に表示される表示データを記憶する記
憶工程と、前記各画素の表示状態を前記切換手段により
切り換えられた表示状態に制御して前記表示データの表
示制御を行う表示制御工程とからなる表示制御プログラ
ムであって、前記表示制御工程において、前記モノクロ
２値表示を行うときは、前記液晶ディスプレイ上の全領
域について各画素を前記モノクロ２値表示状態に制御
し、前記階調表示を行うときは、前記液晶ディスプレイ
上の全領域の１／ｌｏｇ2ｎ以下の領域について各画素
を２n階調の階調表示状態に制御する表示制御プログラ
ムを、コンピュータにより読み取り可能な形式で記録し
たことを特徴とする記録媒体。13. A switching step for switching a display state of a plurality of pixels of a display means comprising a liquid crystal display to one of a monochrome binary display state and a gradation display state, and at least a capacity required for the monochrome binary display. A storage step of storing display data displayed on the display means in the storage means, and a display control of controlling the display state of each of the pixels to a display state switched by the switching means to perform display control of the display data. A display control program comprising the steps of: when performing the monochrome binary display in the display control step, controlling each pixel to the monochrome binary display state for all regions on the liquid crystal display; tone when performing the display, gradation display 2 n gradation of each pixel for 1 / log 2 n following areas of all areas on the liquid crystal display A display control program for controlling the state, the recording medium characterized by recording in a form readable by a computer.
示データを記憶する記憶素子を各画素毎に有することを
特徴とする請求項１３記載の記録媒体。14. The recording medium according to claim 13, wherein said liquid crystal display has a storage element for storing display data of each pixel for each pixel.
表示を行うときに、前記液晶ディスプレイ上の全領域の
１／ｌｏｇ2ｎ以下の領域については各画素を前記記憶
手段に記憶されている表示データの表示制御を行い、前
記階調表示状態に制御されない領域については各画素を
前記記憶素子に記憶されているデータの表示制御を行う
ことを特徴とする請求項１４記載の記録媒体。15. In the display control step, when performing the gradation display, each pixel is stored in the storage means in an area of 1 / log 2 n or less of the entire area on the liquid crystal display. 15. The recording medium according to claim 14, wherein display control of data is performed, and display control of data stored in the storage element is performed for each pixel in an area that is not controlled to the gradation display state.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11128260A JP2000322033A (en) | 1999-05-10 | 1999-05-10 | Display device, display control method thereof, and storage medium |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11128260A JP2000322033A (en) | 1999-05-10 | 1999-05-10 | Display device, display control method thereof, and storage medium |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000322033A true JP2000322033A (en) | 2000-11-24 |
Family
ID=14980459
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11128260A Withdrawn JP2000322033A (en) | 1999-05-10 | 1999-05-10 | Display device, display control method thereof, and storage medium |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000322033A (en) |
-
1999
- 1999-05-10 JP JP11128260A patent/JP2000322033A/en not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20050190191A1 (en) | Portable device for providing dual display and method thereof | |
| US7589737B2 (en) | System and method for communicating graphics image data over a communication network | |
| US7755633B2 (en) | Loading an internal frame buffer from an external frame buffer | |
| CN100530343C (en) | Multi-panel synthesized display apparatus and process | |
| US7268755B2 (en) | Architecture for smart LCD panel interface | |
| US20030001853A1 (en) | Display controller, microcomputer and graphic system | |
| US7266643B2 (en) | Information processing device | |
| US6927776B2 (en) | Data transfer device and method | |
| CN101236740A (en) | A display data transmission method and device | |
| CN114785748A (en) | DMA control system and method for image transmission | |
| US20110283068A1 (en) | Memory access apparatus and method | |
| JP2000322033A (en) | Display device, display control method thereof, and storage medium | |
| JPH1084447A (en) | Multi-function parallel processing electronic device | |
| US20050125733A1 (en) | Method and apparatus for multimedia display in a mobile device | |
| CN1270276C (en) | Method and device for accelerating two-dimensional graphic data | |
| CN116225988A (en) | Data transmission method, data transmission device and electronic equipment | |
| US8098254B2 (en) | Power savings in a computing device during video playback | |
| CN119049399A (en) | Data transmission method, control system and display device | |
| US7030849B2 (en) | Robust LCD controller | |
| JPH0683289A (en) | Display control device | |
| WO2025189335A1 (en) | Display device, data display method and electronic device | |
| CN113126858A (en) | Image rotation data processing device and display terminal | |
| JPH1169032A (en) | Facsimile equipment | |
| US20070171231A1 (en) | Image display controlling device and image display controlling method | |
| JP2806376B2 (en) | Image processing apparatus and image processing method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20060209 |
|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060801 |