JP2000321595A - 平面表示装置 - Google Patents
平面表示装置Info
- Publication number
- JP2000321595A JP2000321595A JP11130491A JP13049199A JP2000321595A JP 2000321595 A JP2000321595 A JP 2000321595A JP 11130491 A JP11130491 A JP 11130491A JP 13049199 A JP13049199 A JP 13049199A JP 2000321595 A JP2000321595 A JP 2000321595A
- Authority
- JP
- Japan
- Prior art keywords
- drive circuit
- liquid crystal
- circuit board
- display device
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】
【課題】 駆動制御回路とＤ／Ａ変換回路が駆動回路基
板上に配置された平面表示装置において、製造コストを
増すことなしに、デジタル信号線からのＥＭＩノイズの
発生を抑制する。 【解決手段】 駆動回路基板１０２上のコントロールＩ
Ｃ１０３と、正極性Ｄ／Ａコンバータ１１及び負極性Ｄ
／Ａコンバータ１２との間を接続するデジタル信号線１
０８の長さが１５ｃｍ未満となるようにした。
板上に配置された平面表示装置において、製造コストを
増すことなしに、デジタル信号線からのＥＭＩノイズの
発生を抑制する。 【解決手段】 駆動回路基板１０２上のコントロールＩ
Ｃ１０３と、正極性Ｄ／Ａコンバータ１１及び負極性Ｄ
／Ａコンバータ１２との間を接続するデジタル信号線１
０８の長さが１５ｃｍ未満となるようにした。
Description
【０００１】
【発明の属する技術分野】この発明は平面表示装置に関
するものであり、例えばアクティブマトリクス型の液晶
表示装置に関する。
するものであり、例えばアクティブマトリクス型の液晶
表示装置に関する。
【０００２】
【従来の技術】液晶表示装置に代表される平面表示装置
は、軽量、薄型、低消費電力の特性を生かして各種分野
で利用されている。とくに、光変調層として液晶層を用
いた液晶表示装置は、ＯＡ機器や家電機器などのディス
プレイ装置として幅広く使われている。なかでも、各画
素毎にスイッチ素子を設けたアクティブマトリクス型液
晶表示装置は、ＯＡ機器のディスプレイ装置として急激
に普及している。
は、軽量、薄型、低消費電力の特性を生かして各種分野
で利用されている。とくに、光変調層として液晶層を用
いた液晶表示装置は、ＯＡ機器や家電機器などのディス
プレイ装置として幅広く使われている。なかでも、各画
素毎にスイッチ素子を設けたアクティブマトリクス型液
晶表示装置は、ＯＡ機器のディスプレイ装置として急激
に普及している。
【０００３】従来の一般的なアクティブマトリクス型液
晶表示装置では、液晶パネルの周辺に液晶パネルを駆動
するためのドライバＩＣが配置され、このドライバＩＣ
を制御するコントローラＩＣから、駆動回路基板上にパ
ターニングされているデジタル信号線を通じてデジタル
制御信号がドライバＩＣへ送られている。
晶表示装置では、液晶パネルの周辺に液晶パネルを駆動
するためのドライバＩＣが配置され、このドライバＩＣ
を制御するコントローラＩＣから、駆動回路基板上にパ
ターニングされているデジタル信号線を通じてデジタル
制御信号がドライバＩＣへ送られている。
【０００４】
【発明が解決しようとする課題】ところで、ドライバＩ
Ｃは高速で動作する回路であり、コントローラＩＣから
ドライバＩＣへ送られるデジタル制御信号の基本クロッ
ク周波数は、例えばＳＶＧＡ（８００×６００）では４
０ＭＨｚ、ＸＧＡ（１０２４×７６８）では６５ＭＨｚ
というように、高精細化するにつれて高い周波数とな
る。また、ドライバＩＣは液晶パネルの長辺に配置さ
れ、デジタル制御信号はコントロールＩＣからドライバ
ＩＣへ一つ一つ送られることから、液晶パネルのサイズ
によってデジタル信号線の長さは変化する。このため、
デジタル制御信号の周波数と液晶パネルのサイズとの関
係によっては、デジタル信号線自身がデジタル信号線を
伝送されるデジタル制御信号の周波数の４〜７倍となる
２００ＭＨｚ〜５００ＭＨｚ帯域のアンテナとして作用
し、駆動回路基板からＥＭＩ（ｅｌｅｃｔｒｏ−ｍａｇ
ｎｅｔｉｃ ｉｎｔｅｒｆｅｒｅｎｃｅ）ノイズが発生
することがあった。
Ｃは高速で動作する回路であり、コントローラＩＣから
ドライバＩＣへ送られるデジタル制御信号の基本クロッ
ク周波数は、例えばＳＶＧＡ（８００×６００）では４
０ＭＨｚ、ＸＧＡ（１０２４×７６８）では６５ＭＨｚ
というように、高精細化するにつれて高い周波数とな
る。また、ドライバＩＣは液晶パネルの長辺に配置さ
れ、デジタル制御信号はコントロールＩＣからドライバ
ＩＣへ一つ一つ送られることから、液晶パネルのサイズ
によってデジタル信号線の長さは変化する。このため、
デジタル制御信号の周波数と液晶パネルのサイズとの関
係によっては、デジタル信号線自身がデジタル信号線を
伝送されるデジタル制御信号の周波数の４〜７倍となる
２００ＭＨｚ〜５００ＭＨｚ帯域のアンテナとして作用
し、駆動回路基板からＥＭＩ（ｅｌｅｃｔｒｏ−ｍａｇ
ｎｅｔｉｃ ｉｎｔｅｒｆｅｒｅｎｃｅ）ノイズが発生
することがあった。
【０００５】この２００ＭＨｚ〜５００ＭＨｚ帯域のＥ
ＭＩノイズは、人体への影響が懸念されている。このた
め、従来はＥＭＩノイズが外部へ漏れないようにするた
めに、駆動回路基板を電磁シールドする対策が施されて
いる。しかし、このような付加的な対策を施すとによ
り、部品点数や作業工数が増えてしまい、製造コストが
高くなるという問題が生じていた。
ＭＩノイズは、人体への影響が懸念されている。このた
め、従来はＥＭＩノイズが外部へ漏れないようにするた
めに、駆動回路基板を電磁シールドする対策が施されて
いる。しかし、このような付加的な対策を施すとによ
り、部品点数や作業工数が増えてしまい、製造コストが
高くなるという問題が生じていた。
【０００６】この発明は、製造コストを増すことなし
に、デジタル制御信号が高速化してもＥＭＩノイズの発
生を抑制することができる平面表示装置を提供すること
を目的とする。
に、デジタル制御信号が高速化してもＥＭＩノイズの発
生を抑制することができる平面表示装置を提供すること
を目的とする。
【０００７】
【課題を解決するための手段】上記目的を達成するた
め、請求項１の発明は、駆動回路を内蔵したマトリクス
型の表示パネルと、前記駆動回路に供給する映像信号を
デジタルからアナログに変換するＤ／Ａ変換回路と、前
記Ｄ／Ａ変換回路にデジタル映像信号を供給する駆動制
御回路とを備え、前記Ｄ／Ａ変換回路と駆動制御回路と
を同一の駆動回路基板上に配置してなる平面表示装置に
おいて、前記駆動制御回路とＤ／Ａ変換回路との間を接
続するデジタル信号線の長を１５ｃｍ未満としたことを
特徴とする。
め、請求項１の発明は、駆動回路を内蔵したマトリクス
型の表示パネルと、前記駆動回路に供給する映像信号を
デジタルからアナログに変換するＤ／Ａ変換回路と、前
記Ｄ／Ａ変換回路にデジタル映像信号を供給する駆動制
御回路とを備え、前記Ｄ／Ａ変換回路と駆動制御回路と
を同一の駆動回路基板上に配置してなる平面表示装置に
おいて、前記駆動制御回路とＤ／Ａ変換回路との間を接
続するデジタル信号線の長を１５ｃｍ未満としたことを
特徴とする。
【０００８】請求項２の発明は、請求項１において、前
記駆動回路基板を、前記表示パネルの長辺側に配置した
ことを特徴とする。
記駆動回路基板を、前記表示パネルの長辺側に配置した
ことを特徴とする。
【０００９】請求項３の発明は、請求項１において、前
記駆動回路基板を、前記表示パネルの短辺側に配置した
ことを特徴とする。
記駆動回路基板を、前記表示パネルの短辺側に配置した
ことを特徴とする。
【００１０】上述したように、デジタル信号線の長を１
５ｃｍ未満とした場合は、ＥＭＩが問題となる２００Ｍ
Ｈｚ〜５００ＭＨｚの周波数において、デジタル信号線
自体がＥＭＩのアンテナとして作用することがなく、Ｅ
ＭＩノイズの発生を抑制することができる。
５ｃｍ未満とした場合は、ＥＭＩが問題となる２００Ｍ
Ｈｚ〜５００ＭＨｚの周波数において、デジタル信号線
自体がＥＭＩのアンテナとして作用することがなく、Ｅ
ＭＩノイズの発生を抑制することができる。
【００１１】
【発明の実施の形態】以下、この発明に係わる平面表示
装置をパーソナルコンピュータの液晶表示装置に適用し
た場合の実施形態について説明する。この実施形態に係
わる液晶表示装置は、アクティブマトリクス型の液晶パ
ネルを備えている。この液晶パネルはｐ−ＳｉＴＦＴを
用いた駆動回路が内蔵されている。
装置をパーソナルコンピュータの液晶表示装置に適用し
た場合の実施形態について説明する。この実施形態に係
わる液晶表示装置は、アクティブマトリクス型の液晶パ
ネルを備えている。この液晶パネルはｐ−ＳｉＴＦＴを
用いた駆動回路が内蔵されている。
【００１２】図２は、この実施形態に係わる液晶表示装
置の全体の構成を示すブロック図である。この液晶表示
装置１００は、大別すると、駆動回路が内蔵された液晶
パネル１０１と、この液晶パネル１０１にアナログの映
像信号を供給する駆動回路基板１０２と、これらを電気
的に接続するフレキシブル配線基板（ＦＰＣ）１０６と
から構成されている。
置の全体の構成を示すブロック図である。この液晶表示
装置１００は、大別すると、駆動回路が内蔵された液晶
パネル１０１と、この液晶パネル１０１にアナログの映
像信号を供給する駆動回路基板１０２と、これらを電気
的に接続するフレキシブル配線基板（ＦＰＣ）１０６と
から構成されている。
【００１３】図３は、液晶パネル１０１の回路構成図で
ある。液晶パネル１０１は、アクティブマトリクス部１
と、このアクティブマトリクス部１を駆動するゲート線
駆動回路２及びデータ線駆動回路３とを備えている。液
晶パネル１０１の一方の絶縁性基板１４上には、ゲート
線駆動回路２及びデータ線駆動回路３が形成されてい
る。コモン回路（対向電極駆動回路）４は、図２に示す
ように駆動回路基板１０２側に配置される回路である
が、電気的な接続を示すために図３に示している。
ある。液晶パネル１０１は、アクティブマトリクス部１
と、このアクティブマトリクス部１を駆動するゲート線
駆動回路２及びデータ線駆動回路３とを備えている。液
晶パネル１０１の一方の絶縁性基板１４上には、ゲート
線駆動回路２及びデータ線駆動回路３が形成されてい
る。コモン回路（対向電極駆動回路）４は、図２に示す
ように駆動回路基板１０２側に配置される回路である
が、電気的な接続を示すために図３に示している。
【００１４】アクティブマトリクス部１は、複数の液晶
画素（表示画素）５がマトリクス状に配置されて構成さ
れる。それぞれの液晶画素５は、画素電極８、対向電極
７、及びこれら電極間に保持される液晶層（光変調層）
９から構成されている。各画素電極８への映像信号の供
給はスイッチ素子であるＴＦＴ６により制御されてい
る。各ＴＦＴ６のゲートは、行毎に共通にゲート線Ｇ
１、Ｇ２・・・Ｇｎに接続され、ドレインは列毎にデー
タ線Ｄ１、Ｄ２・・・Ｄｍに接続されている。ソースは
画素電極８に接続されている。また、すべての液晶画素
５に対応する対向電極７は共通にコモン回路４に接続さ
れている。
画素（表示画素）５がマトリクス状に配置されて構成さ
れる。それぞれの液晶画素５は、画素電極８、対向電極
７、及びこれら電極間に保持される液晶層（光変調層）
９から構成されている。各画素電極８への映像信号の供
給はスイッチ素子であるＴＦＴ６により制御されてい
る。各ＴＦＴ６のゲートは、行毎に共通にゲート線Ｇ
１、Ｇ２・・・Ｇｎに接続され、ドレインは列毎にデー
タ線Ｄ１、Ｄ２・・・Ｄｍに接続されている。ソースは
画素電極８に接続されている。また、すべての液晶画素
５に対応する対向電極７は共通にコモン回路４に接続さ
れている。
【００１５】ゲート線駆動回路２は、図示しないシフト
レジスタ及びバッファを含む回路で構成されている。こ
のゲート線駆動回路２は、垂直同期信号ＳＴＶ及び垂直
クロック信号ＣＫＶに基づいて各ゲート線Ｇ１、Ｇ２・
・・Ｇｎにアドレス信号を供給する。
レジスタ及びバッファを含む回路で構成されている。こ
のゲート線駆動回路２は、垂直同期信号ＳＴＶ及び垂直
クロック信号ＣＫＶに基づいて各ゲート線Ｇ１、Ｇ２・
・・Ｇｎにアドレス信号を供給する。
【００１６】データ線駆動回路３は、駆動回路基板１０
２から供給されたアナログの映像信号をデータ線Ｄ１、
Ｄ２・・・Ｄｍに供給するサンプルホールド回路（図示
せず）と、このサンプルホールド回路の動作タイミング
を制御するシフトレジスタ（図示せず）とを含む回路で
構成されている。このデータ線駆動回路３には、水平ス
タート信号ＳＴＨ、水平クロック信号ＣＫＨ及びアナロ
グの映像信号などが供給される。
２から供給されたアナログの映像信号をデータ線Ｄ１、
Ｄ２・・・Ｄｍに供給するサンプルホールド回路（図示
せず）と、このサンプルホールド回路の動作タイミング
を制御するシフトレジスタ（図示せず）とを含む回路で
構成されている。このデータ線駆動回路３には、水平ス
タート信号ＳＴＨ、水平クロック信号ＣＫＨ及びアナロ
グの映像信号などが供給される。
【００１７】図２に示す駆動回路基板１０２は、液晶パ
ネル１０１の各画素電極８に印加すべき電圧を、基準電
圧に対して正極性のアナログ映像信号及び負極性のアナ
ログ映像信号として出力する駆動回路部である。この駆
動回路基板１０２は、コントロールＩＣ１０３、正極性
Ｄ／Ａコンバータ１１、負極性Ｄ／Ａコンバータ１２、
及びコモン回路４を備えている。そして、駆動回路基板
１０２と図示しないパーソナルコンピュータのプロセッ
サとの間は、ＦＰＣ１０７により接続されている。
ネル１０１の各画素電極８に印加すべき電圧を、基準電
圧に対して正極性のアナログ映像信号及び負極性のアナ
ログ映像信号として出力する駆動回路部である。この駆
動回路基板１０２は、コントロールＩＣ１０３、正極性
Ｄ／Ａコンバータ１１、負極性Ｄ／Ａコンバータ１２、
及びコモン回路４を備えている。そして、駆動回路基板
１０２と図示しないパーソナルコンピュータのプロセッ
サとの間は、ＦＰＣ１０７により接続されている。
【００１８】図１は、駆動回路基板１０２の回路構成図
であり、駆動回路基板１０２を液晶パネル１０１の長辺
側に配置した場合の例を示している。なお図１では、コ
モン回路４を省略している。
であり、駆動回路基板１０２を液晶パネル１０１の長辺
側に配置した場合の例を示している。なお図１では、コ
モン回路４を省略している。
【００１９】コントロールＩＣ１０３には、図示しない
パーソナルコンピュータのプロセッサからデジタルの映
像信号と基準クロック信号が供給される。
パーソナルコンピュータのプロセッサからデジタルの映
像信号と基準クロック信号が供給される。
【００２０】コントロールＩＣ１０３は、プロセッサか
ら供給される映像信号を極性反転駆動のために並べ替え
て出力するとともに、同じくプロセッサから取り込んだ
基準クロック信号に基づいて、水平クロック信号ＣＫＨ
や極性反転信号（Ｖｐｏｌ）などの各種のクロック信号
を生成して正極性Ｄ／Ａコンバータ１１、負極性Ｄ／Ａ
コンバータ１２へ出力する。
ら供給される映像信号を極性反転駆動のために並べ替え
て出力するとともに、同じくプロセッサから取り込んだ
基準クロック信号に基づいて、水平クロック信号ＣＫＨ
や極性反転信号（Ｖｐｏｌ）などの各種のクロック信号
を生成して正極性Ｄ／Ａコンバータ１１、負極性Ｄ／Ａ
コンバータ１２へ出力する。
【００２１】正極性Ｄ／Ａコンバータ１１及び負極性Ｄ
／Ａコンバータ１２は、コントロールＩＣ１０３から供
給されたデジタル映像信号をアナログに変換して液晶パ
ネル１０１へ供給する。正極性Ｄ／Ａコンバータ１１か
らは正極性の映像信号が出力され、負極性Ｄ／Ａコンバ
ータ１２からは負極性の映像信号が出力される。
／Ａコンバータ１２は、コントロールＩＣ１０３から供
給されたデジタル映像信号をアナログに変換して液晶パ
ネル１０１へ供給する。正極性Ｄ／Ａコンバータ１１か
らは正極性の映像信号が出力され、負極性Ｄ／Ａコンバ
ータ１２からは負極性の映像信号が出力される。
【００２２】これらコントロールＩＣ１０３と、正極性
Ｄ／Ａコンバータ１１及び負極性Ｄ／Ａコンバータ１２
は、ともに高速で動作しているために液晶パネル１０１
には内蔵されていない。
Ｄ／Ａコンバータ１１及び負極性Ｄ／Ａコンバータ１２
は、ともに高速で動作しているために液晶パネル１０１
には内蔵されていない。
【００２３】コントロールＩＣ１０３と正極性Ｄ／Ａコ
ンバータ１１及び負極性Ｄ／Ａコンバータ１２との間
は、駆動回路基板１０２上にパターニングされたデジタ
ル信号線１０８により接続されている。コントロールＩ
Ｃ１０３から正極性Ｄ／Ａコンバータ１１及び負極性Ｄ
／Ａコンバータ１２へ送られるデジタル映像信号は高い
周波数成分をもつために、デジタル信号線１０８の長さ
によっては、デジタル信号線１０８が基本クロック周波
数（ＳＶＧＡ：４０ＭＨｚ、ＸＧＡ：６５ＭＨｚ）の４
〜７倍の周波数帯域のアンテナとして作用し、駆動回路
基板１０２からＥＭＩノイズが発生することになる。
ンバータ１１及び負極性Ｄ／Ａコンバータ１２との間
は、駆動回路基板１０２上にパターニングされたデジタ
ル信号線１０８により接続されている。コントロールＩ
Ｃ１０３から正極性Ｄ／Ａコンバータ１１及び負極性Ｄ
／Ａコンバータ１２へ送られるデジタル映像信号は高い
周波数成分をもつために、デジタル信号線１０８の長さ
によっては、デジタル信号線１０８が基本クロック周波
数（ＳＶＧＡ：４０ＭＨｚ、ＸＧＡ：６５ＭＨｚ）の４
〜７倍の周波数帯域のアンテナとして作用し、駆動回路
基板１０２からＥＭＩノイズが発生することになる。
【００２４】ここで、ＥＭＩノイズとなる周波数（及び
波長）とデジタル信号線１０８の長さ（アンテナ長）と
の関係を図４に示す。
波長）とデジタル信号線１０８の長さ（アンテナ長）と
の関係を図４に示す。
【００２５】図４に示すように、デジタル信号線１０８
の長さが７５〜１５ｃｍの範囲では、１００ＭＨｚ〜５
００ＭＨｚ帯域の周波数が発生し、とくに２００ＭＨｚ
〜５００ＭＨｚ帯域の周波数がＥＭＩノイズとなる。し
たがって、デジタル信号線１０８の長さを１５ｃｍ未満
とすれば、ＥＭＩが問題となる２００ＭＨｚ〜５００Ｍ
Ｈｚの周波数において、デジタル信号線１０８がＥＭＩ
のアンテナとして作用することを防止することができ
る。
の長さが７５〜１５ｃｍの範囲では、１００ＭＨｚ〜５
００ＭＨｚ帯域の周波数が発生し、とくに２００ＭＨｚ
〜５００ＭＨｚ帯域の周波数がＥＭＩノイズとなる。し
たがって、デジタル信号線１０８の長さを１５ｃｍ未満
とすれば、ＥＭＩが問題となる２００ＭＨｚ〜５００Ｍ
Ｈｚの周波数において、デジタル信号線１０８がＥＭＩ
のアンテナとして作用することを防止することができ
る。
【００２６】この実施形態の駆動回路基板１０２では、
デジタル信号線１０８の配線長が１５ｃｍ未満となるよ
うに、例えば基本クロック周波数４０ＭＨｚに対してコ
ントロールＩＣ１０３と、正極性Ｄ／Ａコンバータ１１
及び負極性Ｄ／Ａコンバータ１２との配線長を２ｃｍと
４ｃｍとにそれぞれレイアウトしている。
デジタル信号線１０８の配線長が１５ｃｍ未満となるよ
うに、例えば基本クロック周波数４０ＭＨｚに対してコ
ントロールＩＣ１０３と、正極性Ｄ／Ａコンバータ１１
及び負極性Ｄ／Ａコンバータ１２との配線長を２ｃｍと
４ｃｍとにそれぞれレイアウトしている。
【００２７】この実施形態のように、デジタル信号線１
０８の配線長を１５ｃｍ未満とした場合には、それ以上
の長さとした場合に比べてＥＭＩノイズの発生が抑制さ
れることが確認された。ちなみに、ＥＭＩノイズは３ｍ
法によって測定される。この実施形態におけるＥＭＩ
は、問題となる２００ＭＨｚ〜５００ＭＨｚの帯域にお
いて、３５ｄｂμＶ／ｍ以下に抑えられていることが確
認された。
０８の配線長を１５ｃｍ未満とした場合には、それ以上
の長さとした場合に比べてＥＭＩノイズの発生が抑制さ
れることが確認された。ちなみに、ＥＭＩノイズは３ｍ
法によって測定される。この実施形態におけるＥＭＩ
は、問題となる２００ＭＨｚ〜５００ＭＨｚの帯域にお
いて、３５ｄｂμＶ／ｍ以下に抑えられていることが確
認された。
【００２８】図５は、駆動回路基板１０２を液晶パネル
１０１の短辺側に配置した場合の例を示す回路構成図で
ある。この場合も、デジタル信号線１０８の配線長が１
５ｃｍ未満となるように、コントロールＩＣ１０３、正
極性Ｄ／Ａコンバータ１１及び負極性Ｄ／Ａコンバータ
１２をレイアウトすることで、ＥＭＩノイズの発生を抑
制することができる。
１０１の短辺側に配置した場合の例を示す回路構成図で
ある。この場合も、デジタル信号線１０８の配線長が１
５ｃｍ未満となるように、コントロールＩＣ１０３、正
極性Ｄ／Ａコンバータ１１及び負極性Ｄ／Ａコンバータ
１２をレイアウトすることで、ＥＭＩノイズの発生を抑
制することができる。
【００２９】
【発明の効果】以上説明したように、この発明に係わる
平面表示装置においては、同一の駆動回路基板上に配置
されたＤ／Ａ変換回路と駆動制御回路との間を接続する
デジタル信号線の長を１５ｃｍ未満としたので、デジタ
ル信号線が２００ＭＨｚ〜５００ＭＨｚ帯域のアンテナ
として作用することがなく、ＥＭＩノイズの発生を防止
することができる。
平面表示装置においては、同一の駆動回路基板上に配置
されたＤ／Ａ変換回路と駆動制御回路との間を接続する
デジタル信号線の長を１５ｃｍ未満としたので、デジタ
ル信号線が２００ＭＨｚ〜５００ＭＨｚ帯域のアンテナ
として作用することがなく、ＥＭＩノイズの発生を防止
することができる。
【００３０】これによれば、ＥＭＩノイズが外部へ漏れ
ないように駆動回路基板を電磁シールドするなどの対策
が不要となるため、製造コストを増すことなしに、ＥＭ
Ｉノイズの発生を抑制することができる。
ないように駆動回路基板を電磁シールドするなどの対策
が不要となるため、製造コストを増すことなしに、ＥＭ
Ｉノイズの発生を抑制することができる。
【図１】駆動回路基板の回路構成図。
【図２】実施形態に係わる液晶表示装置の全体の構成を
示すブロック図。
示すブロック図。
【図３】液晶パネルの回路構成図。
【図４】ＥＭＩノイズとなる周波数とデジタル信号線の
長さとの関係を示す説明図。
長さとの関係を示す説明図。
【図５】駆動回路基板を液晶パネルの短辺側に配置した
場合の例を示す回路構成図。
場合の例を示す回路構成図。
１ アクティブマトリクス部 ２ ゲート線駆動回路 ３ データ線駆動回路 １１ 正極性Ｄ／Ａコンバータ １２ 負極性Ｄ／Ａコンバータ １００ 液晶表示装置 １０１ 液晶パネル １０３ コントロールＩＣ １０８ デジタル信号線
Claims (3)
- 【請求項１】 駆動回路を内蔵したマトリクス型の表示
パネルと、前記駆動回路に供給する映像信号をデジタル
からアナログに変換するＤ／Ａ変換回路と、前記Ｄ／Ａ
変換回路にデジタル映像信号を供給する駆動制御回路と
を備え、前記Ｄ／Ａ変換回路と駆動制御回路とを同一の
駆動回路基板上に配置してなる平面表示装置において、 前記駆動制御回路とＤ／Ａ変換回路との間を接続するデ
ジタル信号線の長を１５ｃｍ未満としたことを特徴とす
る平面表示装置。 - 【請求項２】 前記駆動回路基板を、前記表示パネルの
長辺側に配置したことを特徴とする請求項１記載の平面
表示装置。 - 【請求項３】 前記駆動回路基板を、前記表示パネルの
短辺側に配置したことを特徴とする請求項１記載の平面
表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11130491A JP2000321595A (ja) | 1999-05-11 | 1999-05-11 | 平面表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11130491A JP2000321595A (ja) | 1999-05-11 | 1999-05-11 | 平面表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000321595A true JP2000321595A (ja) | 2000-11-24 |
Family
ID=15035543
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11130491A Pending JP2000321595A (ja) | 1999-05-11 | 1999-05-11 | 平面表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000321595A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10453379B2 (en) | 2017-02-01 | 2019-10-22 | Japan Display Inc. | Display apparatus |
| US10692462B2 (en) | 2017-03-17 | 2020-06-23 | Japan Display Inc. | Display device and method for adjusting common voltage of display device |
-
1999
- 1999-05-11 JP JP11130491A patent/JP2000321595A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10453379B2 (en) | 2017-02-01 | 2019-10-22 | Japan Display Inc. | Display apparatus |
| US10692462B2 (en) | 2017-03-17 | 2020-06-23 | Japan Display Inc. | Display device and method for adjusting common voltage of display device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109961732B (zh) | 显示设备 | |
| JP4762431B2 (ja) | 液晶表示装置及びこれの駆動方法 | |
| US9842556B2 (en) | Display device and method of driving the same | |
| KR100769159B1 (ko) | 액정 디스플레이 장치 및 그 구동방법 | |
| US6771248B2 (en) | Display module | |
| CN113126809B (zh) | 触摸显示装置 | |
| US20140375627A1 (en) | Display device and driving method thereof | |
| JP2005004120A (ja) | 表示装置及び表示制御回路 | |
| JP4088422B2 (ja) | 表示データの伝送方法及び液晶表示装置 | |
| JP2006251772A (ja) | 液晶ディスプレイの駆動回路 | |
| CN108428427A (zh) | 显示面板及其驱动方法 | |
| JP2000321595A (ja) | 平面表示装置 | |
| JPH11352516A (ja) | アクティブマトリックス型液晶表示パネル | |
| KR20190079749A (ko) | 표시 장치 | |
| CN101042480B (zh) | 扫描信号线驱动装置、液晶显示装置和液晶显示方法 | |
| JP2004272208A (ja) | 液晶表示装置の駆動装置 | |
| US10345971B2 (en) | Display device | |
| KR100555302B1 (ko) | 제어신호발생회로와 구동회로가 일체화된 액정표시장치 | |
| JPH11281996A (ja) | 表示装置 | |
| KR20050051460A (ko) | 표시장치의 데이타전송방법 | |
| JPH11313114A (ja) | 信号転送装置 | |
| JP2006330404A (ja) | 液晶表示装置 | |
| KR100619161B1 (ko) | 액정표시장치의 구동회로 | |
| KR20060084543A (ko) | 게이트드라이버 및 이를 구비한 액정표시장치 | |
| JP2002175055A (ja) | 平面表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060428 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20070419 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081105 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081111 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090317 |