JP2000315794A - A method for manufacturing a thin film transistor. - Google Patents
A method for manufacturing a thin film transistor.Info
- Publication number
- JP2000315794A JP2000315794A JP11121462A JP12146299A JP2000315794A JP 2000315794 A JP2000315794 A JP 2000315794A JP 11121462 A JP11121462 A JP 11121462A JP 12146299 A JP12146299 A JP 12146299A JP 2000315794 A JP2000315794 A JP 2000315794A
- Authority
- JP
- Japan
- Prior art keywords
- film
- polycrystalline silicon
- silicon film
- forming
- gas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 24
- 239000010409 thin film Substances 0.000 title claims abstract description 19
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 239000010408 film Substances 0.000 claims abstract description 155
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 68
- 239000007789 gas Substances 0.000 claims abstract description 31
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 claims abstract description 28
- 239000000758 substrate Substances 0.000 claims abstract description 28
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 21
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 21
- 239000012298 atmosphere Substances 0.000 claims abstract description 15
- 230000001590 oxidative effect Effects 0.000 claims abstract description 15
- 238000005530 etching Methods 0.000 claims abstract description 6
- 239000002344 surface layer Substances 0.000 claims abstract description 6
- 229910052760 oxygen Inorganic materials 0.000 claims description 6
- 238000010438 heat treatment Methods 0.000 claims description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 19
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 14
- 238000000137 annealing Methods 0.000 description 13
- 229910052814 silicon oxide Inorganic materials 0.000 description 13
- 230000007547 defect Effects 0.000 description 12
- 239000011521 glass Substances 0.000 description 12
- 230000003647 oxidation Effects 0.000 description 11
- 238000007254 oxidation reaction Methods 0.000 description 11
- 239000013078 crystal Substances 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 8
- 239000012535 impurity Substances 0.000 description 7
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 6
- 150000002500 ions Chemical class 0.000 description 5
- 229910052757 nitrogen Inorganic materials 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 238000004435 EPR spectroscopy Methods 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 239000005388 borosilicate glass Substances 0.000 description 2
- 238000005224 laser annealing Methods 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- 125000004430 oxygen atom Chemical group O* 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- 239000005407 aluminoborosilicate glass Substances 0.000 description 1
- 239000005354 aluminosilicate glass Substances 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 229910052788 barium Inorganic materials 0.000 description 1
- DSAJWYNOEDNPEQ-UHFFFAOYSA-N barium atom Chemical compound [Ba] DSAJWYNOEDNPEQ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 229910021478 group 5 element Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 229910001936 tantalum oxide Inorganic materials 0.000 description 1
Landscapes
- Formation Of Insulating Films (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】 基板上に形成される薄膜トランジスタの品質
向上を図る。
【解決手段】 絶縁性基板１上に多結晶シリコン膜２を
形成する第１工程と、上記多結晶シリコン膜を島状にエ
ッチングする第２工程と、酸化窒素ガスを主成分とし圧
力が５〜５０気圧の雰囲気で上記多結晶シリコン膜の表
面層を酸化して多結晶シリコン膜上に窒化酸化シリコン
膜の絶縁膜４を形成する第３工程と、上記絶縁膜４上に
ゲート電極６を形成する第４工程とを有する。
[PROBLEMS] To improve the quality of a thin film transistor formed on a substrate. SOLUTION: A first step of forming a polycrystalline silicon film 2 on an insulating substrate 1, a second step of etching the polycrystalline silicon film in an island shape, and a method in which a nitrogen oxide gas is used as a main component and the pressure is 5 to 5. A third step of oxidizing the surface layer of the polycrystalline silicon film in an atmosphere of 50 atm to form an insulating film 4 of a silicon nitride oxide film on the polycrystalline silicon film, and forming a gate electrode 6 on the insulating film 4 And a fourth step.
Description
【０００１】[0001]
【発明の属する技術分野】本発明は薄膜トランジスタの
製造方法に係り、特に絶縁性基板上に形成される薄膜ト
ランジスタの製造方法に関する。The present invention relates to a method for manufacturing a thin film transistor, and more particularly to a method for manufacturing a thin film transistor formed on an insulating substrate.
【０００２】[0002]
【従来の技術】液晶ディスプレイやイメージセンサ等の
画像入出力デバイスの駆動回路は、いわゆるＬＳＩとし
て形成され、画像入出力デバイスの基板上に貼り付けら
れて実装されていた。ところが、この貼付作業は複雑、
かつ、面倒であるため、近年では、駆動回路を画像入出
力デバイスと同一基板上に直接作製するための開発が進
められている。これらの画像入出力デバイスの基板に
は、通常、半導体素子への不純物の影響を考慮して、無
アルカリガラスが用いられている。無アルカリガラスに
は、バリウムホウケイ酸ガラス、ホウケイ酸ガラス、ア
ルミノホウケイ酸ガラス、アルミノケイ酸ガラス等があ
る。これらの無アルカリガラスを使用したガラス基板の
歪点は５９３〜７００℃程度であるため、この基板上に
駆動回路を直接作製するときには、少なくとも７００℃
以下の温度で処理することが要求される。2. Description of the Related Art A drive circuit for an image input / output device such as a liquid crystal display or an image sensor is formed as a so-called LSI, and is mounted on a substrate of the image input / output device by being attached thereto. However, this attaching work is complicated,
In addition, since it is troublesome, in recent years, development for directly manufacturing a drive circuit on the same substrate as an image input / output device has been advanced. Usually, non-alkali glass is used for the substrate of these image input / output devices in consideration of the influence of impurities on semiconductor elements. Examples of the alkali-free glass include barium borosilicate glass, borosilicate glass, aluminoborosilicate glass, and aluminosilicate glass. Since the strain point of a glass substrate using these alkali-free glasses is about 593 to 700 ° C., when a driving circuit is directly formed on this substrate, at least 700 ° C.
Processing at the following temperatures is required.
【０００３】[0003]
【発明が解決しようとする課題】ところが、駆動回路を
形成するのに必要な性能を持ったトランジスタを７００
℃以下の温度で作製するのは困難である。例えば、７０
０℃以下の低温で良質のゲート絶縁膜を形成することは
非常に難しく、通常はプラズマＣＶＤ（ChmicalVapor D
eposition）法を用いて成膜されるが十分満足できるゲ
ート絶縁膜は得られていない。また、このゲート絶縁膜
とトランジスタのチャネル部（通常は多結晶シリコン
膜）との界面を十分クリーンな状態で膜形成することが
困難であるという問題があり、結果として良質なトラン
ジスタができないという課題があった。また、文献『U.
Mitra et al.,IEEE Electron Device Letters,Vol.12,N
o7,p.390-392』によれば、１５気圧で６５０℃の水蒸気
による酸化を行った後、１５気圧で６５０℃の乾燥酸素
による酸化を行うと良好な特性が得られると報告されて
いるが高性能な駆動回路を形成するには十分な特性では
なかった。本発明は上述のような課題を解決し、良好な
性能を持つ薄膜トランジスタの製造方法を提供すること
を目的とする。However, a transistor having the performance required to form a drive circuit is required to be a 700 transistor.
It is difficult to fabricate at a temperature below ℃. For example, 70
It is very difficult to form a good-quality gate insulating film at a low temperature of 0 ° C. or less, and usually, plasma CVD (chemical vapor deposition)
eposition), but a satisfactory gate insulating film has not been obtained. Further, there is a problem that it is difficult to form a film in an interface between the gate insulating film and a channel portion of the transistor (usually a polycrystalline silicon film) in a sufficiently clean state, and as a result, a high quality transistor cannot be formed. was there. In addition, the document `` U.
Mitra et al., IEEE Electron Device Letters, Vol. 12, N
o7, p.390-392], it is reported that good characteristics can be obtained by oxidizing with 650 ° C steam at 15 atm and then oxidizing with dry oxygen at 650 ° C at 15 atm. However, the characteristics were not sufficient to form a high-performance drive circuit. An object of the present invention is to solve the above-described problems and to provide a method for manufacturing a thin film transistor having good performance.
【０００４】[0004]
【課題を解決するための手段】上記目的を達成するた
め、請求項１記載発明の薄膜トランジスタの製造方法
は、絶縁性基板上に多結晶シリコン膜を形成する第１工
程と、上記多結晶シリコン膜を島状にエッチングする第
２工程と、酸化窒素ガスを主成分とし圧力が５〜５０気
圧の雰囲気で上記多結晶シリコン膜の表面層を酸化し
て、多結晶シリコン膜上に窒化酸化シリコン膜の絶縁膜
を形成する第３工程と、上記絶縁膜上にゲート電極を形
成する第４工程とを有するものである。According to a first aspect of the present invention, there is provided a method of manufacturing a thin film transistor, comprising: forming a polycrystalline silicon film on an insulating substrate; A second step of etching the surface of the polycrystalline silicon film in an atmosphere containing nitrogen oxide gas as a main component and a pressure of 5 to 50 atm to form a silicon nitride oxide film on the polycrystalline silicon film. And a fourth step of forming a gate electrode on the insulating film.
【０００５】また、請求項２記載発明の薄膜トランジス
タの製造方法は、絶縁性基板上に多結晶シリコン膜を形
成する第１工程と、上記多結晶シリコン膜を島状にエッ
チングする第２工程と、酸化窒素ガスを主成分とした圧
力が５〜５０気圧の雰囲気で上記多結晶シリコン膜の表
面層を酸化して多結晶シリコン膜上に窒化酸化シリコン
膜を形成する第３工程と、上記窒化酸化シリコン膜上に
絶縁膜を形成する第４工程と、上記絶縁膜上にゲート電
極を形成する第５工程とを有するものである。According to a second aspect of the present invention, there is provided a method of manufacturing a thin film transistor, comprising: a first step of forming a polycrystalline silicon film on an insulating substrate; and a second step of etching the polycrystalline silicon film in an island shape. A third step of oxidizing a surface layer of the polycrystalline silicon film to form a silicon nitride oxide film on the polycrystalline silicon film in an atmosphere containing nitrogen oxide gas as a main component and at a pressure of 5 to 50 atm; A fourth step of forming an insulating film on the silicon film; and a fifth step of forming a gate electrode on the insulating film.
【０００６】上記酸化窒素ガスは、Ｎ2 ＯまたはＮＯ2
ガスであるのが好ましい。The above-mentioned nitric oxide gas is N 2 O or NO 2
Preferably it is a gas.
【０００７】上記多結晶シリコン膜を酸化する第３工程
の熱処理温度は３００〜７００℃であるのが好ましい。[0007] The heat treatment temperature in the third step of oxidizing the polycrystalline silicon film is preferably 300 to 700 ° C.
【０００８】次に、本発明の作用を説明する。上記のよ
うに本発明では、多結晶シリコン膜を島状にエッチング
した後、Ｎ2ＯまたはＮＯ2 ガスを含む５気圧以上の雰
囲気下において前記島状多結晶シリコン膜を酸化するこ
とにより、多結晶シリコン膜中にゲート絶縁膜と多結晶
シリコン膜の界面を作り込むことができてクリーンな界
面形成が可能となる。また、Ｎ 2 ＯまたはＮＯ2 ガス雰
囲気で酸化させることにより、良質窒化酸化シリコン膜
を形成することができる。すなわち、酸化膜中に窒素が
取り込まれて窒化酸化シリコン膜となる。この窒化酸化
シリコン膜は通常の酸化シリコン膜と比べてトランジス
タの信頼性を向上することができるので、高信頼性の薄
膜トランジスタを作製できる。Next, the operation of the present invention will be described. Above
According to the present invention, the polycrystalline silicon film is etched into an island shape.
After that, NTwoO or NOTwo Atmosphere of 5 atm or more containing gas
Oxidizing the island-like polycrystalline silicon film under an atmosphere.
And the gate insulating film and the polycrystalline silicon in the polycrystalline silicon film.
A clean world where the silicon film interface can be created
Surface formation becomes possible. Also, N Two O or NOTwo Gas atmosphere
High-quality silicon nitride oxide film
Can be formed. That is, nitrogen in the oxide film
Incorporated into a silicon nitride oxide film. This nitridation oxidation
Silicon film is more transparent than normal silicon oxide film.
Can improve the reliability of the
A film transistor can be manufactured.
【０００９】また、本発明のように多結晶シリコン膜を
酸化することによって、酸化されずに残る多結晶シリコ
ン膜の膜質を向上させることができる。もともと、多結
晶シリコン膜は膜表面や結晶粒内や結晶粒界等に多くの
結晶欠陥を持っている。このような多結晶シリコン膜を
酸化処理すると、シリコン原子が酸化されて酸素原子と
結合する過程においてシリコン原子同士の結合が切り離
されて、ある確率で完全に自由になるシリコン原子が生
成される。この完全に自由になったシリコン原子は多結
晶シリコン膜中を拡散して多結晶シリコン膜中の結晶欠
陥を補償し欠陥が低減される。このことは酸化処理前後
の多結晶シリコン膜を電子スピン共鳴法によって測定し
たスピン密度が低減することによっても示される。スピ
ン密度はシリコン膜中のシリコン原子の未結合手（ダン
グリングボンド）の密度を表していてシリコン膜中の欠
陥密度を示すので、酸化処理前後では明らかに膜中の欠
陥が低減していることがわかる。Further, by oxidizing the polycrystalline silicon film as in the present invention, the film quality of the polycrystalline silicon film remaining without being oxidized can be improved. Originally, a polycrystalline silicon film has many crystal defects on the film surface, in crystal grains, at crystal grain boundaries, and the like. When such a polycrystalline silicon film is oxidized, in the process of oxidizing silicon atoms and bonding with oxygen atoms, bonds between silicon atoms are cut off, and silicon atoms which are completely free at a certain probability are generated. The completely free silicon atoms diffuse in the polycrystalline silicon film to compensate for crystal defects in the polycrystalline silicon film and reduce the defects. This is also indicated by a decrease in the spin density of the polycrystalline silicon film before and after the oxidation treatment as measured by the electron spin resonance method. The spin density indicates the density of dangling bonds of silicon atoms in the silicon film and indicates the defect density in the silicon film. Therefore, the defects in the film are clearly reduced before and after the oxidation treatment. I understand.
【００１０】また、上述のような酸化処理を５気圧以上
の雰囲気で行うと、７００℃以下の温度でも酸化を効率
良く行うことができる。一般には、同一温度であればほ
ぼ圧力に比例して酸化レートがあるので、同じ酸化レー
トで処理するとすれば処理温度を低温化することができ
る。When the above-described oxidation treatment is performed in an atmosphere of 5 atm or more, the oxidation can be efficiently performed even at a temperature of 700 ° C. or less. Generally, if the temperature is the same, the oxidation rate is almost in proportion to the pressure. Therefore, if the processing is performed at the same oxidation rate, the processing temperature can be lowered.
【００１１】請求項２記載発明のように、窒化酸化シリ
コン膜を成膜したあとに、絶縁膜を形成することにより
ゲート絶縁膜の品質がさらに向上する。According to the second aspect of the present invention, the quality of the gate insulating film is further improved by forming the insulating film after forming the silicon nitride oxide film.
【００１２】[0012]
【発明の実施の形態】以下、本発明の実施形態につい
て、図面を参照しつつ説明する。図１（ａ）−（ｆ）
は、請求項１記載発明の薄膜トランジスタの製造方法を
説明するための断面図である。Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 (a)-(f)
FIG. 2 is a cross-sectional view for explaining the method for manufacturing a thin film transistor according to the first embodiment.
【００１３】第１工程として、図１（ａ）に示すように
絶縁性基板１（ここでは絶縁性基板１の１例として、ガ
ラス基板を用いたので、以下「ガラス基板１」とい
う。）に、多結晶シリコン膜２を形成する。多結晶シリ
コン膜２の成膜方法には、種々あるが、ここでは、非晶
質シリコン膜を成膜した後、これをアニールして多結晶
シリコン膜２とした。ガラス基板１上に、減圧ＣＶＤ法
によりＳｉ2 Ｈ6 ガスを用いて基板温度４５０℃で、膜
厚２００ｎｍの非晶質シリコン膜を成膜した。非晶質シ
リコン膜を成膜する方法は、プラズマＣＶＤ法、スパッ
タ法等でもよいが、減圧ＣＶＤ法で行うと、アニール後
に良質な多結晶シリコン膜が得られる。基板温度は４０
０〜６００℃が好ましく、使用する原料ガスとしてＳｉ
Ｈ4 を用いてもよいし、膜厚は５０〜５００ｎｍとする
ことができる。In the first step, as shown in FIG. 1A, an insulating substrate 1 (here, a glass substrate is used as an example of the insulating substrate 1 and is hereinafter referred to as a "glass substrate 1"). Then, a polycrystalline silicon film 2 is formed. Although there are various methods for forming the polycrystalline silicon film 2, here, an amorphous silicon film is formed and then annealed to form the polycrystalline silicon film 2. An amorphous silicon film having a thickness of 200 nm was formed on the glass substrate 1 at a substrate temperature of 450 ° C. using a Si 2 H 6 gas by a low pressure CVD method. A method of forming an amorphous silicon film may be a plasma CVD method, a sputtering method, or the like. However, when a low-pressure CVD method is used, a high-quality polycrystalline silicon film can be obtained after annealing. Substrate temperature is 40
0-600 ° C. is preferable, and Si is used as a raw material gas.
H 4 may be used, and the film thickness may be 50 to 500 nm.
【００１４】次に、アニールして、結晶化し多結晶シリ
コン膜２を形成する。ここでは良好な均一性が得られる
炉アニールにより窒素雰囲気中６００℃で２４時間アニ
ールして結晶化した。アニール法は、炉アニール以外
に、レーザアニール、ランプアニール、電子ビームアニ
ールまたはこれらの組み合わせを用いることができる。
窒素雰囲気中でアニール温度５００〜６５０℃、アニー
ル時間４〜２４時間で行うこともできる。Next, annealing is performed to crystallize and form a polycrystalline silicon film 2. Here, crystallization was performed by annealing at 600 ° C. for 24 hours in a nitrogen atmosphere by furnace annealing which provides good uniformity. As the annealing method, laser annealing, lamp annealing, electron beam annealing, or a combination thereof can be used in addition to furnace annealing.
The annealing may be performed in a nitrogen atmosphere at an annealing temperature of 500 to 650 ° C. and an annealing time of 4 to 24 hours.
【００１５】また、ここではガラス基板を用いたが、石
英基板、サファイア基板等の基板を用いることもでき
る。ガラス基板は、安価であるので作製するデバイスコ
ストを低減できるので好ましい。これらの基板上または
シリコンウエハ上に絶縁膜を形成したものを用いること
もできる。この絶縁膜には酸化シリコン膜、窒化シリコ
ン膜、酸化アルミニウム、酸化タンタル等の単膜または
２種以上を積層したものを用いることができる。Although a glass substrate is used here, a substrate such as a quartz substrate or a sapphire substrate may be used. A glass substrate is preferable because it is inexpensive and can reduce the cost of a manufactured device. Those obtained by forming an insulating film on these substrates or a silicon wafer can also be used. As the insulating film, a single film of silicon oxide film, silicon nitride film, aluminum oxide, tantalum oxide, or the like, or a stacked film of two or more kinds can be used.
【００１６】第２工程として図１（ｂ）に示すように、
前記多結晶シリコン膜２をエッチングして、島状の多結
晶シリコン膜３を形成する。ここでは通常用いられるフ
ォトリソグラフィ技術によりパターニングされたレジス
トを形成して、プラズマを用いたドライエッチング法に
より多結晶シリコン膜をエッチングした。As a second step, as shown in FIG.
The polycrystalline silicon film 2 is etched to form an island-shaped polycrystalline silicon film 3. Here, a patterned resist was formed by a commonly used photolithography technique, and the polycrystalline silicon film was etched by a dry etching method using plasma.
【００１７】第３工程として図１（ｃ）に示すように、
Ｎ2 ＯまたはＮＯ2 ガスを含む５気圧以上の雰囲気下に
おいて、前記島状多結晶シリコン膜を酸化してゲート絶
縁膜４を形成する。Ｎ2 ＯまたはＮＯ2 ガス雰囲気下に
おいて酸化することにより、窒素を含有する窒化酸化シ
リコン膜を形成できる。これにより、信頼性の高い良質
なゲート絶縁膜とすることができる。また、５気圧以上
の雰囲気下において上記酸化を行うことにより、７００
℃以下の温度でも酸化を効率よく行うことができ、低温
で良質な絶縁膜を形成できる。したがって、安価なガラ
ス基板を使用できて、トランジスタの製造コストを下げ
ることができる。As a third step, as shown in FIG.
The gate insulating film 4 is formed by oxidizing the island-like polycrystalline silicon film in an atmosphere containing N 2 O or NO 2 gas at 5 atm or more. By oxidizing in an N 2 O or NO 2 gas atmosphere, a silicon nitride oxide film containing nitrogen can be formed. Thus, a high-quality gate insulating film with high reliability can be obtained. Further, by performing the above oxidation in an atmosphere of 5 atm or more, 700
Oxidation can be performed efficiently even at a temperature of not more than ℃, and a high quality insulating film can be formed at a low temperature. Therefore, an inexpensive glass substrate can be used, and manufacturing cost of the transistor can be reduced.
【００１８】また、上記のように多結晶シリコン膜を酸
化することによって、酸化されずに残る多結晶シリコン
膜５の膜質を向上させることができる。もともと、多結
晶シリコン膜は膜表面や結晶粒内や結晶粒界等に多くの
結晶欠陥を持っている。このような多結晶シリコン膜を
酸化処理すると、シリコン原子が酸化されて酸素原子と
結合する過程においてシリコン原子同士の結合が切り離
されて、ある確率で完全に自由になるシリコン原子が生
成される。この完全に自由になったシリコン原子は多結
晶シリコン膜中を拡散して多結晶シリコン膜中の結晶欠
陥を補償し欠陥が低減される。このことは酸化処理前後
の多結晶シリコン膜を電子スピン共鳴法によって測定し
たスピン密度が低減することによっても示される。スピ
ン密度はシリコン膜中のシリコン原子未結合手（ダング
リングボンド）の密度を表していてシリコン膜中の欠陥
密度を示すので、酸化処理前後では明らかに膜中の欠陥
が低減していることがわかる。Further, by oxidizing the polycrystalline silicon film as described above, the film quality of the polycrystalline silicon film 5 remaining without being oxidized can be improved. Originally, a polycrystalline silicon film has many crystal defects on the film surface, in crystal grains, at crystal grain boundaries, and the like. When such a polycrystalline silicon film is oxidized, in the process of oxidizing silicon atoms and bonding with oxygen atoms, bonds between silicon atoms are cut off, and silicon atoms which are completely free at a certain probability are generated. The completely free silicon atoms diffuse in the polycrystalline silicon film to compensate for crystal defects in the polycrystalline silicon film and reduce the defects. This is also indicated by a decrease in the spin density of the polycrystalline silicon film before and after the oxidation treatment as measured by the electron spin resonance method. The spin density indicates the density of dangling bonds in the silicon film and indicates the density of defects in the silicon film. Therefore, it is clear that the defects in the film are clearly reduced before and after the oxidation treatment. Understand.
【００１９】第４工程として図１（ｄ）に示すように、
ゲート電極６を形成する。多結晶シリコン膜、Ａ１、Ａ
１Ｓｉ、Ａ１Ｔｉ、ＴｉＮ、Ｔｉ、Ｔａ、ＴａＮ、Ｃ
ｒ、Ｗまたはこれらの積層膜をスパッタ法等によって成
膜した後、エッチングを行って形成する。As a fourth step, as shown in FIG.
The gate electrode 6 is formed. Polycrystalline silicon film, A1, A
1Si, A1Ti, TiN, Ti, Ta, TaN, C
After r, W or a laminated film of these is formed by a sputtering method or the like, it is formed by etching.
【００２０】次に、図１（ｅ）に示すように、ゲート電
極６をマスクとして自己整合的に不純物イオン７を多結
晶シリコン膜に注入して、この後不純物イオンを活性化
してトランジスタのソース部８Ｓ、ドレイン部８Ｄを形
成する。このとき不純物注入されなかった部分はトラン
ジスタのチャネル部８Ｃとなる。Ｎ型トランジスタを形
成するときにはリン、砒素等の第Ｖ族元素を、Ｐ型トラ
ンジスタを形成するときにはボロン等の第III 族元素を
不純物イオンとして注入する。不純物イオンの注入には
質量分離を行わないで水素等を同時に打ち込んでもよ
い。活性化には炉アニール、レーザアニール、ランプア
ニール等を用いる。ここでは、ＸｅＣｌエキシマレーザ
照射を行って活性化した。Next, as shown in FIG. 1 (e), impurity ions 7 are implanted into the polycrystalline silicon film in a self-aligned manner using the gate electrode 6 as a mask. The part 8S and the drain part 8D are formed. At this time, the portion where the impurity is not implanted becomes the channel portion 8C of the transistor. Group V elements such as phosphorus and arsenic are implanted as impurity ions when forming an N-type transistor, and Group III elements such as boron are implanted as impurity ions when forming a P-type transistor. For implantation of impurity ions, hydrogen or the like may be implanted simultaneously without performing mass separation. Furnace annealing, laser annealing, lamp annealing, and the like are used for activation. Here, XeCl excimer laser irradiation was performed to activate.
【００２１】次に、図１（ｆ）に示すように、層間絶縁
膜９を成膜する。ここでは、層間絶縁膜９はプラズマＣ
ＶＤ法により３００℃で成膜した膜厚５００ｎｍの窒化
シリコン膜を用いた。また、段差被覆性の良好なＴＥＯ
Ｓガスを用いたプラズマＣＶＤ法、常圧ＣＶＤ法により
形成される酸化シリコン膜でもよいことはいうまでもな
い。また、膜厚は３００〜５００ｎｍ程度が好ましい。
続いて、コンタクトホール１０を開口した後、引出し配
線１１を形成して、薄膜トランジスタを作製した。Next, as shown in FIG. 1F, an interlayer insulating film 9 is formed. Here, the interlayer insulating film 9 is made of plasma C
A 500-nm-thick silicon nitride film formed at 300 ° C. by a VD method was used. TEO with good step coverage
It goes without saying that a silicon oxide film formed by a plasma CVD method using S gas or a normal pressure CVD method may be used. The thickness is preferably about 300 to 500 nm.
Then, after opening the contact hole 10, the lead-out wiring 11 was formed, and the thin film transistor was manufactured.
【００２２】図２（ａ）〜（ｇ）は、請求項２記載発明
の薄膜トランジスタの製造方法を説明するための断面図
である。本発明が請求項１記載発明と異る点は、請求項
１記載発明の第３工程（図１（ｃ））と第４工程（図１
（ｄ））との間に、本発明の第４工程として絶縁膜の成
膜工程を追加したこと（図２（ｄ）参照）であり、他は
同じなので、同じ部分についての説明は省略して、追加
部分のみにつき説明する。FIGS. 2A to 2G are cross-sectional views for explaining a method of manufacturing a thin film transistor according to the present invention. The present invention differs from the first aspect in that the third step (FIG. 1 (c)) and the fourth step (FIG.
(D)) is added as a fourth step of the present invention as a fourth step of the present invention (see FIG. 2 (d)), and the other steps are the same. Only the additional parts will be described.
【００２３】請求項２記載発明の第１、第２、第３工程
は請求項１記載発明の第１、第２、第３工程と同じなの
で重複した説明を省略する。The first, second, and third steps of the second aspect of the present invention are the same as the first, second, and third steps of the first aspect of the present invention, and will not be described in detail.
【００２４】請求項２記載発明の第４工程として、図２
（ｄ）に示すように、前記窒化酸化シリコン膜４ａ（な
お、図１の窒化酸化シリコン膜の絶縁膜４はここでは４
ａと表記してある。）上に絶縁膜１２を形成する。絶縁
膜１２はプラズマＣＶＤ法により３５０℃でＴＥＯＳ
（テトラ・エチル・オルト・シリケート：Ｓｉ（ＯＣ2
Ｈ5 ）4 ）ガスとＯ2 ガスを用いて成膜した膜厚８０ｎ
ｍの酸化シリコン（ＳｉＯ2 ）膜を用いた。ここでは上
記方法を用いたが、ＳｉＨ4 ガスとＯ2 ガスを用いたプ
ラズマＣＶＤ法や、４５０℃でＳｉＨ4 ガスとＯ2 ガス
を用いた減圧ＣＶＤ法や、４３０℃でＳｉＨ4 ガスとＯ
2 ガスを用いた常圧ＣＶＤ法や、スパッタ法等を用いて
成膜した酸化シリコン膜でもよいことはいうまでもな
い。膜厚は５０〜１５０ｎｍ程度が好ましい。また、こ
こでは酸化シリコン膜を用いたが、窒化シリコン膜や、
酸化シリコン膜と窒化シリコン膜との積層膜でもよい。As a fourth step of the present invention, FIG.
As shown in (d), the silicon nitride oxide film 4a (the insulating film 4 of the silicon nitride oxide film in FIG.
It is written as a. 3) An insulating film 12 is formed thereon. The insulating film 12 is made of TEOS at 350 ° C. by a plasma CVD method.
(Tetra ethyl ortho silicate: Si (OC 2
H 5) 4) thickness was deposited using a gas and O 2 gas 80n
m silicon oxide (SiO 2 ) film was used. It is used here to the method, or a plasma CVD method using SiH 4 gas and O 2 gas, 450 ° C. under reduced pressure CVD or using SiH 4 gas and O 2 gas at, SiH 4 gas and O at 430 ° C.
Needless to say, a silicon oxide film formed by a normal pressure CVD method using two gases, a sputtering method, or the like may be used. The thickness is preferably about 50 to 150 nm. Although a silicon oxide film is used here, a silicon nitride film,
A stacked film of a silicon oxide film and a silicon nitride film may be used.
【００２５】さらにこの後、窒素を主成分とする雰囲気
下において酸化シリコン膜および多結晶シリコン膜を熱
処理することによって、前記酸化シリコン膜が緻密化さ
れ、かつ、前記酸化シリコン膜と前記多結晶シリコン膜
との界面もさらに良好になり、このようにして作った多
結晶シリコン薄膜トランジスタは非常に信頼性に優れ、
良好な性能が得られる。Thereafter, the silicon oxide film and the polycrystalline silicon film are heat-treated in an atmosphere containing nitrogen as a main component, whereby the silicon oxide film is densified, and the silicon oxide film and the polycrystalline silicon film are combined. The interface with the film is further improved, and the polycrystalline silicon thin film transistor thus manufactured is extremely reliable,
Good performance is obtained.
【００２６】請求項２記載発明の第５工程以降（図２
（ｆ）、（ｇ））については、請求項１記載発明の第４
工程以降（図１（ｅ）、（ｆ））と同じなので重複した
説明を省略する。The fifth and subsequent steps according to the second aspect of the present invention (FIG. 2)
Regarding (f) and (g)), the fourth aspect of the present invention is as follows.
Since the process is the same as that after the process (FIGS. 1E and 1F), a duplicate description will be omitted.
【００２７】[0027]
【実施例】以上のようにして作製したＮ型薄膜トランジ
スタの特性を従来例と比較して表１に示す。ここでは、
本発明例として、Ｎ2 Ｏガスで２０気圧雰囲気中６００
℃で酸化した窒化酸化シリコン膜を用いた。膜厚は８０
ｎｍとした。また、従来例として用いたトランジスタ
は、島状多結晶シリコン膜にした後、プラズマＣＶＤ法
により３５０℃でＴＥＯＳガスとＯ2 ガスとを用いて成
膜した膜厚８０ｎｍの酸化シリコン（ＳｉＯ2 ）膜を用
いた。EXAMPLES Table 1 shows the characteristics of the N-type thin film transistor manufactured as described above in comparison with the conventional example. here,
As the present invention example, of 20 atm atmosphere N 2 O gas 600
A silicon oxynitride film oxidized at ° C. was used. The film thickness is 80
nm. The transistor used as a conventional example is an island-shaped polycrystalline silicon film, and is then formed by plasma CVD at 350 ° C. using a TEOS gas and an O 2 gas with a thickness of 80 nm of silicon oxide (SiO 2 ). A membrane was used.
【００２８】[0028]
【表１】 [Table 1]
【００２９】本発明によって作製したＮ型の薄膜トラン
ジスタを評価して求めた移動度、しきい値、Ｓ値の全て
の項目において、従来例より本発明のほうが特性が優っ
ていることがわかる。また、トランジスタ駆動条件にお
いての性能劣化試験においても、１０００時間経過後に
従来例では５０％の劣化が見られたが、本発明ではほと
んど劣化は見られなかった。It can be seen that the characteristics of the present invention are superior to those of the conventional example in all the items of the mobility, the threshold value, and the S value obtained by evaluating the N-type thin film transistor manufactured according to the present invention. Also, in a performance deterioration test under the transistor driving conditions, 50% deterioration was observed in the conventional example after 1000 hours, but almost no deterioration was observed in the present invention.
【００３０】本発明は以上述べた実施形態や実施例に限
定されるものではなく、発明の要旨を逸脱しない範囲で
種々の変更が可能である。たとえば、酸化窒素ガスはＮ
2 Ｏ、ＮＯ2 に限らず、ＮＯ、Ｎ2 Ｏ3 、Ｎ2 Ｏ4 、Ｎ
2 Ｏ5 、ＮＯ3 、Ｎ2 Ｏ6 等であってもよい。The present invention is not limited to the embodiments and examples described above, and various changes can be made without departing from the gist of the invention. For example, nitric oxide gas is N
Not limited to 2 O and NO 2 , NO, N 2 O 3 , N 2 O 4 , N
It may be 2 O 5 , NO 3 , N 2 O 6 or the like.
【００３１】[0031]
【発明の効果】以上説明したように、本発明の薄膜トラ
ンジスタの製造方法は島状にエッチングした多結晶シリ
コン膜に酸化窒素ガスを主成分とし圧力が５〜５０気圧
の雰囲気で多結晶シリコン膜の表面層を酸化して窒化酸
化シリコン膜の絶縁膜を形成するようにしたので、次の
ような優れた効果がある。 （１）多結晶シリコン膜中にゲート絶縁膜と多結晶シリ
コン膜のクリーンな界面を作り込むことが可能である。 （２）酸化シリコン膜中に窒素が取込まれて窒化酸化シ
リコン膜となるが、窒化酸化シリコン膜は通常の酸化シ
リコン膜に比べてトランジスタの信頼性を向上させるこ
とができる。 （３）多結晶シリコン膜の表面層を酸化窒素ガスにより
酸化して窒化酸化シリコン膜を形成するときに、ある確
率で完全に自由なシリコン原子が生れるが、これが多結
晶シリコン膜中に拡散して結晶欠陥を補償し、欠陥が低
減する。 （４）高圧の酸化窒素ガスで多結晶シリコン膜を酸化す
るので処理温度を低下することができ、ガラス基板の歪
を少くすることができる。As described above, according to the method of manufacturing a thin film transistor of the present invention, a polycrystalline silicon film etched in an island shape is formed on a polycrystalline silicon film in a nitrogen oxide gas-based atmosphere at a pressure of 5 to 50 atm. Since the surface layer is oxidized to form an insulating film of a silicon nitride oxide film, the following excellent effects are obtained. (1) A clean interface between the gate insulating film and the polycrystalline silicon film can be formed in the polycrystalline silicon film. (2) Although nitrogen is taken into a silicon oxide film to form a silicon nitride oxide film, the silicon nitride oxide film can improve the reliability of a transistor as compared with a normal silicon oxide film. (3) When a surface layer of a polycrystalline silicon film is oxidized with a nitrogen oxide gas to form a silicon nitride oxide film, completely free silicon atoms are generated with a certain probability, and this is diffused into the polycrystalline silicon film. As a result, crystal defects are compensated, and defects are reduced. (4) Since the polycrystalline silicon film is oxidized by the high-pressure nitrogen oxide gas, the processing temperature can be lowered, and the distortion of the glass substrate can be reduced.
【図面の簡単な説明】[Brief description of the drawings]
【図１】請求項１記載発明の薄膜トランジスタの製造方
法の説明用の断面図である。FIG. 1 is a sectional view for illustrating a method for manufacturing a thin film transistor according to the first embodiment of the present invention.
【図２】請求項２記載発明の薄膜トランジスタの製造方
法の説明用の断面図である。FIG. 2 is a cross-sectional view for explaining a method of manufacturing a thin film transistor according to the second aspect of the present invention.
１ ガラス基板 ２ 多結晶シリコン膜 ３ 島状多結晶シリコン膜 ４ 窒化酸化シリコン膜 ５ 酸化後の島状多結晶シリコン膜 ６ ゲート電極 ７ 不純物イオン ８Ｓ トランジスタのソース部多結晶シリコン膜 ８Ｄ トランジスタのドレイン部多結晶シリコン膜 ８Ｃ トランジスタのチャネル部多結晶シリコン膜 ９ 層間絶縁膜 １０ コンタクトホール １１ 引出し配線 １２ 絶縁膜 REFERENCE SIGNS LIST 1 glass substrate 2 polycrystalline silicon film 3 island polycrystalline silicon film 4 silicon nitride oxide film 5 oxidized island polycrystalline silicon film 6 gate electrode 7 impurity ion 8S transistor source polycrystalline silicon film 8D transistor drain Polycrystalline silicon film 8C Transistor channel polycrystalline silicon film 9 Interlayer insulating film 10 Contact hole 11 Lead wire 12 Insulating film
フロントページの続き Ｆターム(参考） 5F058 BA20 BB04 BB06 BB07 BF53 BF58 BF63 BF64 BJ01 5F110 AA01 AA08 AA17 AA18 AA30 CC02 DD02 DD03 DD04 DD05 DD12 DD13 DD14 DD17 EE01 EE02 EE03 EE04 EE05 EE06 EE09 EE14 EE44 FF02 FF04 FF09 FF23 FF28 FF29 FF30 FF32 GG02 GG13 GG24 GG25 GG43 GG45 GG47 HJ01 HJ02 HJ12 HJ13 HJ23 NN02 NN04 NN23 NN24 NN35 PP02 PP03 PP08 PP10 PP13 QQ11 QQ19Continued on the front page F-term (reference) FF32 GG02 GG13 GG24 GG25 GG43 GG45 GG47 HJ01 HJ02 HJ12 HJ13 HJ23 NN02 NN04 NN23 NN24 NN35 PP02 PP03 PP08 PP10 PP13 QQ11 QQ19
Claims (4)
する第１工程と、上記多結晶シリコン膜を島状にエッチ
ングする第２工程と、酸化窒素ガスを主成分とし圧力が
５〜５０気圧の雰囲気で上記多結晶シリコン膜の表面層
を酸化して多結晶シリコン膜上に窒化酸化シリコン膜の
絶縁膜を形成する第３工程と、上記絶縁膜上にゲート電
極を形成する第４工程とを有することを特徴とする薄膜
トランジスタの製造方法。A first step of forming a polycrystalline silicon film on an insulating substrate; a second step of etching the polycrystalline silicon film in an island shape; A third step of oxidizing a surface layer of the polycrystalline silicon film in an atmosphere of atmospheric pressure to form an insulating film of a silicon nitride oxide film on the polycrystalline silicon film, and a fourth step of forming a gate electrode on the insulating film And a method of manufacturing a thin film transistor.
する第１工程と、上記多結晶シリコン膜を島状にエッチ
ングする第２工程と、酸化窒素ガスを主成分とし圧力が
５〜５０気圧の雰囲気で上記多結晶シリコン膜の表面層
を酸化して多結晶シリコン膜上に窒化酸化シリコン膜を
形成する第３工程と、上記窒化酸化シリコン膜上に絶縁
膜を形成する第４工程と、上記絶縁膜上にゲート電極を
形成する第５工程とを有することを特徴とする薄膜トラ
ンジスタの製造方法。2. A first step of forming a polycrystalline silicon film on an insulating substrate, a second step of etching the polycrystalline silicon film in an island shape, and using a nitrogen oxide gas as a main component and a pressure of 5 to 50. A third step of forming a silicon nitride oxide film on the polycrystalline silicon film by oxidizing a surface layer of the polycrystalline silicon film in an atmosphere of atmospheric pressure, and a fourth step of forming an insulating film on the silicon nitride oxide film A fifth step of forming a gate electrode on the insulating film.
2 ガスである請求項１または請求項２記載の薄膜トラン
ジスタの製造方法。3. The nitrogen oxide gas is N 2 O or NO.
3. The method for manufacturing a thin film transistor according to claim 1, wherein the gas is two gases.
程の熱処理温度は、３００〜７００℃である請求項１な
いし請求項３記載の薄膜トランジスタの製造方法。4. The method for manufacturing a thin film transistor according to claim 1, wherein a heat treatment temperature in the third step of oxidizing the polycrystalline silicon film is 300 to 700 ° C.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11121462A JP2000315794A (en) | 1999-04-28 | 1999-04-28 | A method for manufacturing a thin film transistor. |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11121462A JP2000315794A (en) | 1999-04-28 | 1999-04-28 | A method for manufacturing a thin film transistor. |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000315794A true JP2000315794A (en) | 2000-11-14 |
Family
ID=14811744
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11121462A Pending JP2000315794A (en) | 1999-04-28 | 1999-04-28 | A method for manufacturing a thin film transistor. |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000315794A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7696030B2 (en) | 2004-06-30 | 2010-04-13 | Samsung Mobile Display Co., Ltd. | Method of fabricating semiconductor device and semiconductor fabricated by the same method |
-
1999
- 1999-04-28 JP JP11121462A patent/JP2000315794A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7696030B2 (en) | 2004-06-30 | 2010-04-13 | Samsung Mobile Display Co., Ltd. | Method of fabricating semiconductor device and semiconductor fabricated by the same method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6118151A (en) | Thin film semiconductor device, method for fabricating the same and semiconductor device | |
| JPH10247723A (en) | Method for manufacturing capacitor of semiconductor device | |
| JP3369244B2 (en) | Thin film transistor | |
| CN100487878C (en) | Method of fabricating semiconductor device and semiconductor fabricated by the same method | |
| CN100419952C (en) | Method for manufacturing semiconductor device and semiconductor device manufactured by the method | |
| JPH10200120A (en) | Method for manufacturing semiconductor device | |
| US7544550B2 (en) | Method of fabricating semiconductor device and semiconductor fabricated by the same method | |
| JP2004007004A (en) | Semiconductor device | |
| US8026162B2 (en) | Method of manufacturing layer-stacked wiring | |
| JP4211085B2 (en) | Thin film transistor manufacturing method | |
| JP2000315794A (en) | A method for manufacturing a thin film transistor. | |
| JPH11354441A (en) | Method for manufacturing semiconductor device | |
| JPH06260644A (en) | Manufacture of semiconductor device | |
| JP2751420B2 (en) | Method for manufacturing semiconductor device | |
| JP4214561B2 (en) | Thin film transistor manufacturing method | |
| JPH034564A (en) | Manufacturing method of semiconductor device | |
| JP2003115498A (en) | Method for manufacturing thin film semiconductor device and method for manufacturing active matrix type liquid crystal display device | |
| JPH113887A (en) | Method for manufacturing thin film transistor | |
| JP3185790B2 (en) | Method for manufacturing thin film semiconductor device | |
| KR101201316B1 (en) | buffer insulation layer and semiconductor device having the same and method for fabricating of the semiconductor device | |
| JP2995833B2 (en) | Method for manufacturing thin film semiconductor device | |
| JPH11307451A (en) | Method of forming semiconductor film | |
| JP3185789B2 (en) | Method for manufacturing thin film semiconductor device | |
| JP3352998B2 (en) | Method for manufacturing semiconductor device | |
| JP2988483B1 (en) | Method for manufacturing thin film semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050112 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070528 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070731 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071127 |