JP2000307369A - Pll power supply filter and method for stabilizing pll power supply - Google Patents
Pll power supply filter and method for stabilizing pll power supplyInfo
- Publication number
- JP2000307369A JP2000307369A JP11116880A JP11688099A JP2000307369A JP 2000307369 A JP2000307369 A JP 2000307369A JP 11116880 A JP11116880 A JP 11116880A JP 11688099 A JP11688099 A JP 11688099A JP 2000307369 A JP2000307369 A JP 2000307369A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- pll
- circuit
- filter
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 12
- 230000000087 stabilizing effect Effects 0.000 title claims description 10
- 238000013016 damping Methods 0.000 claims abstract description 18
- 239000003990 capacitor Substances 0.000 claims abstract description 13
- 230000003321 amplification Effects 0.000 claims description 8
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 8
- 239000004065 semiconductor Substances 0.000 description 10
- 230000002238 attenuated effect Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 238000005259 measurement Methods 0.000 description 3
- 230000006641 stabilisation Effects 0.000 description 2
- 238000011105 stabilization Methods 0.000 description 2
- 235000001892 vitamin D2 Nutrition 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Landscapes
- Filters And Equalizers (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、ＰＬＬ用電源フィ
ルタ及びＰＬＬ用電源の安定化方法に関し、特に、半導
体集積回路を実装する際に安定した電源を供給するため
のＰＬＬ用電源フィルタ及びＰＬＬ用電源の安定化方法
に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a PLL power supply filter and a method for stabilizing a PLL power supply, and more particularly to a PLL power supply filter and a PLL power supply filter for supplying a stable power supply when a semiconductor integrated circuit is mounted. The present invention relates to a power supply stabilization method.
【０００２】[0002]
【従来の技術】半導体集積回路の実装のために、その電
源供給の安定化が行われる。そのような安定化電源供給
のために、ＰＬＬ（Ｐｈａｓｅｄ Ｌｏｃｋｅｄ Ｌｏ
ｏｐ）回路用電源フィルタが用いられている。公知のＰ
ＬＬ用電源フィルタとしては、図６に示されるように、
パスコンと呼ばれる電源デカップリング用バイパスコン
デンサが知られている。このパスコンでは、電源１０１
とグラウンド（ＧＮＤ）１０２との間にコンデンサ１０
３が挿入されている。公知のＰＬＬ用電源フィルタとし
ては、更に図７に示されるように、コンデンサ１０４と
コイル１０５とにより形成されるフィルタが知られてい
る。半導体集積回路に接続されるこのようなＰＬＬ回路
は、半導体集積回路の内部と外部のクロックを同期させ
る。そのクロックの周波数が高くなればなるほど、その
クロックの安定度がより一層に高く要求され、この要求
に応じるために、電源電圧供給の高安定化が求められ
る。2. Description of the Related Art The power supply of a semiconductor integrated circuit is stabilized for mounting. For such a stabilized power supply, a PLL (Phase Locked Lo) is used.
op) A circuit power supply filter is used. Known P
As shown in FIG. 6, the power supply filter for LL is
A bypass capacitor for power supply decoupling called a bypass capacitor is known. In this decap, the power supply 101
Between the ground and the ground (GND) 102
3 is inserted. As a known PLL power supply filter, a filter formed by a capacitor 104 and a coil 105 is further known as shown in FIG. Such a PLL circuit connected to the semiconductor integrated circuit synchronizes the internal and external clocks of the semiconductor integrated circuit. The higher the frequency of the clock, the higher the stability of the clock is required, and in order to meet this requirement, the more stable the power supply voltage is required.
【０００３】このような電源電圧供給の高安定化のため
の技術が、特開平５−１２１９８８号で知られている。
この公知技術は、抵抗とコイルを並列に接続した安定化
電源である。図７に示されるようなパスコンのみを用い
るフィルタは、半導体集積回路とその他の回路が瞬間的
に消費する消費電流とコンデンサ１０３との関係、又
は、そのコンデンサの周波数帯域の関係により、そのノ
イズ成分の抑圧が不十分である。図７に示されるような
コイルが付加されたフィルタでは、本発明との比較で言
及すれば、抵抗値Ｒが零であると考えられ、ζ（後述）
＝０であって、増幅周波数帯を持つことになる問題があ
る。A technique for stabilizing the supply of such a power supply voltage is known from Japanese Patent Laid-Open No. 5-121988.
This known technique is a stabilized power supply in which a resistor and a coil are connected in parallel. A filter using only a decap as shown in FIG. 7 has a noise component due to the relationship between the current consumption that is instantaneously consumed by the semiconductor integrated circuit and other circuits and the capacitor 103 or the relationship of the frequency band of the capacitor. Is insufficiently suppressed. In a filter to which a coil as shown in FIG. 7 is added, the resistance value R is considered to be zero when compared with the present invention.
= 0 and there is a problem of having an amplification frequency band.
【０００４】この問題点を数式化して詳細に述べれば、
図８に示されるように、抵抗１０６が並列に付加され、
この場合の伝達関数Ｇ（ｓ）は、次式で表される。[0004] This problem is described in detail by using a mathematical formula.
As shown in FIG. 8, a resistor 106 is added in parallel,
The transfer function G (s) in this case is represented by the following equation.
【数３】 ｓ＝ｊωとして置き換えて、増幅率（Ｇａｉｎ）を求め
ると、(Equation 3) By substituting s = jω and calculating the gain (Gain),
【数４】 Ｇａｉｎ＝０としての交点を求める式は、下記式であ
る。(Equation 4) The equation for finding the intersection with Gain = 0 is the following equation.
【数５】 Ｃ＞０，Ｒ＞０，Ｌ＞０であり、ω２＝Ｘとおいて前式
を整理すれば、(Equation 5) C> 0, R> 0, L> 0, and ω 2 = X, rearranging the previous equation gives
【数６】 ｛｝の中の式はＸについての２次式であり、その解Ｘ
は、正と負の実数解を持つ。従って、Ｇａｉｎ＝０とし
て交点を持つから、増幅する点が存在し、ノイズの増幅
周波数帯を持つ問題点がある。(Equation 6) The expression in ｛｝ is a quadratic expression for X, and its solution X
Has both positive and negative real solutions. Therefore, since there is an intersection at Gain = 0, there is an amplifying point, and there is a problem of having an amplified frequency band of noise.
【０００５】電源電圧供給線に直列に抵抗を挿入するこ
とは、抵抗成分による電圧降下を招くので、そのような
抵抗が用いられないのが一般的であるが、消費電力が小
さいＰＬＬ回路への電源電圧供給では、このような電圧
降下は小さいから問題にならない。このような技術的背
景下、安定した電源供給を行ことにより、ＰＬＬの出力
クロックを安定させることが望まれる。[0005] Inserting a resistor in series with a power supply voltage supply line causes a voltage drop due to a resistance component, and such a resistor is generally not used. In the supply of the power supply voltage, such a voltage drop is not a problem because it is small. Under such technical background, it is desired to stabilize the output clock of the PLL by supplying a stable power supply.
【０００６】[0006]
【発明が解決しようとする課題】本発明の課題は、既述
の技術的背景下、安定した電源供給を行ことによりＰＬ
Ｌの出力クロックを安定させることができるＰＬＬ用電
源フィルタ及びＰＬＬ用電源の安定化方法を提供するこ
とにある。SUMMARY OF THE INVENTION An object of the present invention is to provide a stable power supply under the above-described technical background.
An object of the present invention is to provide a PLL power supply filter capable of stabilizing an L output clock and a method of stabilizing a PLL power supply.
【０００７】[0007]
【課題を解決するための手段】その課題を解決するため
の手段が、下記のように表現される。その表現中の請求
項対応の技術的事項には、括弧（）つきで、番号、記号
等が添記されている。その番号、記号等は、請求項対応
の技術的事項と実施の複数・形態のうちの少なくとも１
つの形態の技術的事項との一致・対応関係を明白にして
いるが、その請求項対応の技術的事項が実施の形態の技
術的事項に限定されることを示すためのものではない。Means for solving the problem are described as follows. The technical matters corresponding to the claims in the expression are appended with numbers, symbols, etc. in parentheses (). The number, the symbol, etc. are at least one of the technical matters corresponding to the claims and the plurality of embodiments.
Although the agreement / correspondence with the technical matters of the two forms is clarified, it is not intended to show that the technical matters corresponding to the claims are limited to the technical matters of the embodiment.
【０００８】本発明によるＰＬＬ用電源フィルタは、高
周波ノイズ成分を除去する回路を含む。このことによ
り、高周波数帯域までノイズが減衰して、ＰＬＬの出力
クロックが安定する。その回路は、ＰＬＬ回路（１）に
電源を供給するためのＰＬＬ用電源供給線に抵抗（８）
とコイル（７）が直列に介設されることにより実現され
ている。A PLL power supply filter according to the present invention includes a circuit for removing high frequency noise components. As a result, noise is attenuated to a high frequency band, and the output clock of the PLL is stabilized. The circuit includes a resistor (8) connected to a PLL power supply line for supplying power to the PLL circuit (1).
And the coil (7) are provided in series.
【０００９】その回路は、ＰＬＬ用電源供給線に抵抗
（８）とコイル（７）が直列に接続されるＬＲ回路が介
設され、ＬＲ回路とＰＬＬ回路（１）のグラウンドとの
間にコンデンサ（１１）が介設されることにより、実現
されている。In this circuit, an LR circuit in which a resistor (8) and a coil (7) are connected in series to a PLL power supply line is provided, and a capacitor is provided between the LR circuit and the ground of the PLL circuit (1). This is realized by interposing (11).
【００１０】その回路のダンピングファクタζが後述さ
れる数式で表される。抵抗の値Ｒを選定することにより
ダンピング係数を設定する。ダンピング係数を設定する
ことにより、ノイズの増幅周波数帯をなくす。更に、ダ
ンピング係数を設定することにより、高周波数帯域のノ
イズを減衰させる。[0010] The damping factor 回路 of the circuit is expressed by the following equation. The damping coefficient is set by selecting the resistance value R. By setting a damping coefficient, a noise amplification frequency band is eliminated. Further, by setting a damping coefficient, noise in a high frequency band is attenuated.
【００１１】本発明によるＰＬＬ用電源の安定化方法
は、高周波ノイズ成分を除去することにある。高周波成
分を除去する回路のダンピング係数は、後述される。抵
抗の値Ｒを選定することによりダンピング係数が設定さ
れる。更に、そのダンピング係数を設定することにより
ノイズの増幅周波数帯をなくすことができる。更に、ダ
ンピング係数を設定することにより高周波数帯域のノイ
ズを減衰させることができる。A method of stabilizing a power supply for a PLL according to the present invention is to remove a high-frequency noise component. The damping coefficient of the circuit for removing high frequency components will be described later. The damping coefficient is set by selecting the resistance value R. Further, by setting the damping coefficient, it is possible to eliminate a noise amplification frequency band. Further, by setting a damping coefficient, noise in a high frequency band can be attenuated.
【００１２】[0012]
【発明の実施の形態】図に一致対応して、本発明による
ＰＬＬ用電源フィルタの実施の形態は、半導体集積回路
がＰＬＬ回路とともに設けられている。図１に示される
ように、そのＰＬＬ回路１は、半導体集積回路２の中に
組み込まれている。集積回路側ＶＤＤと集積回路側ＧＮ
Ｄに第１電圧３が供給される。ＰＬＬ側ＶＤＤとＰＬＬ
側ＧＮＤに第２電圧４が供給される。第１電圧３は、直
流電源５により供給される。DESCRIPTION OF THE PREFERRED EMBODIMENTS In accordance with the drawings, in the embodiment of the power supply filter for PLL according to the present invention, a semiconductor integrated circuit is provided together with a PLL circuit. As shown in FIG. 1, the PLL circuit 1 is incorporated in a semiconductor integrated circuit 2. Integrated circuit side VDD and integrated circuit side GN
D is supplied with the first voltage 3. PLL side VDD and PLL
The second voltage 4 is supplied to the side GND. The first voltage 3 is supplied by a DC power supply 5.
【００１３】直流電源５の正極側とＰＬＬ側ＶＤＤとの
間の電源電圧供給線に、抵抗８とコイル７とが直列に接
続されて介設されている。コイル７は、抵抗８よりもＰ
ＬＬ側ＶＤＤの側に配置されている。コイル７とＰＬＬ
側ＶＤＤとの間の接続点９とＰＬＬ側ＧＮＤとの間にコ
ンデンサ１１が介設されている。接続点９の電圧が、第
２電圧４である。A resistor 8 and a coil 7 are connected in series to a power supply voltage supply line between the positive side of the DC power supply 5 and the PLL side VDD. The coil 7 is more P
It is arranged on the LL side VDD side. Coil 7 and PLL
A capacitor 11 is interposed between a connection point 9 between the side VDD and the PLL side GND. The voltage at the connection point 9 is the second voltage 4.
【００１４】このような回路の伝達関数Ｇ（ｓ）は、ラ
プラス変換により求めると、The transfer function G (s) of such a circuit is obtained by Laplace transform.
【数７】 この式は、標準２次系の形を示している。(Equation 7) This equation shows the form of a standard secondary system.
【数８】 標準２次系の式＝ωｎ ２／（ｓ２＋２ζωｎｓ＋
ωｎ ２）． ここでωｎは、固有角周波数であり、ζはダンピングフ
ァクタである。係数を比較すれば、カットオフ周波数ｆ
０とダンピングファクタζは次式で表すことができる。(Equation 8) Standard second-order system of formula = ω n 2 / (s 2 + 2ζω n s +
ω n 2 ). Where ω n is the natural angular frequency and ζ is the damping factor. By comparing the coefficients, the cutoff frequency f
0 and the damping factor ζ can be expressed by the following equation.
【００１５】[0015]
【数９】 Ｒ、Ｌ、Ｃの値の選択によりノイズの増幅周波数を持た
ないフィルタを形成することにより、ＰＬＬ回路１への
電源供給を安定化したＰＬＬ回路の出力クロックを安定
にすることができる。このダンピングファクタζに現れ
ているように、Ｒ、Ｃ、Ｌの値を適正に選択することに
より、この抵抗値Ｒの導入は、ノイズの増幅周波数帯を
なくすことができ、高周波数帯域までノイズを有効に減
衰させることができる。(Equation 9) By forming a filter having no noise amplification frequency by selecting the values of R, L, and C, it is possible to stabilize the output clock of the PLL circuit in which the power supply to the PLL circuit 1 is stabilized. By properly selecting the values of R, C, and L as shown in this damping factor 導入, the introduction of this resistance value R can eliminate the noise amplification frequency band and increase the noise up to the high frequency band. Can be effectively attenuated.
【００１６】図２は、標準２次系の伝達関数を持つフィ
ルタの周波数応答を示している。ｆ ０＝１０ｋＨｚの時
のζ＝０．３，０．７，１．２のフィルタのそれぞれの
周波数応答が示されている。ζ＜０．７の時は、増幅さ
れる周波数帯域があり、既出の式に従って抵抗８の値Ｒ
を選択することによりζを自由に設定することができる
ので、その増幅周波数帯域をなくすことができる当該フ
ィルタの設計を容易に行うことができる。FIG. 2 shows a filter having a transfer function of a standard second-order system.
9 shows the frequency response of the filter. f 0At the time of = 10kHz
Ζ = 0.3, 0.7, 1.2
The frequency response is shown. When ζ <0.7, amplified
And the value R of the resistor 8 in accordance with the above equation.
Ζ can be set freely by selecting
Therefore, it is possible to eliminate the amplification frequency band.
Filters can be easily designed.
【００１７】図３は、当該フィルタの周波数応答を測定
した結果を示している。条件として、入力電圧の中心値
は２．５Ｖであり、ノイズの振幅は２００ｍＶである。
表記のＲＬＣは、本発明によるフィルタであり、Ｒ＝
２．２Ω、Ｌ＝２０μＨ、Ｃ＝１０μＦである。表記の
ＬＣは、図７に示される公知の一般的な電源フィルタを
示し、Ｌ＝２０μＨ、Ｃ＝１０μＦである。表記のＬＣ
Ｒは、図８に示されるフィルタを示し、Ｌ＝２０μＨ、
Ｃ＝１０μＦ、Ｒ＝１．１Ωである。図３に見られるよ
うに、本発明によるフィルタは、ノイズの増幅がなく、
高周波においてもノイズが減衰している。FIG. 3 shows the result of measuring the frequency response of the filter. As a condition, the center value of the input voltage is 2.5 V, and the amplitude of the noise is 200 mV.
The notation RLC is the filter according to the invention, R =
2.2Ω, L = 20 μH, C = 10 μF. The notation LC indicates a known general power supply filter shown in FIG. 7, where L = 20 μH and C = 10 μF. Notation LC
R denotes the filter shown in FIG. 8, L = 20 μH,
C = 10 μF, R = 1.1Ω. As can be seen in FIG. 3, the filter according to the invention has no noise amplification,
Noise is attenuated even at high frequencies.
【００１８】図４は、図３で示されるフィルタを用い
て、ＰＬＬの出力クロックと入力クロックの位相差を測
定した結果を示している。ＰＬＬへの入力クロックは１
３３ＭＨｚであり、出力クロックは５３２ＭＨｚで動作
させている。本発明によるフィルタを用いると、公知フ
ィルタに比べて、出力クロックが最も安定している。FIG. 4 shows the result of measuring the phase difference between the output clock and the input clock of the PLL using the filter shown in FIG. The input clock to the PLL is 1
33 MHz, and the output clock is operated at 532 MHz. With the filter according to the invention, the output clock is the most stable compared to the known filter.
【００１９】図５は、本発明によるＰＬＬ用電源フィル
タの実施の他の形態を示している。既述の実施の形態と
異なる点は、直列に接続しているコイル７と抵抗８の位
置が逆になっている点のみである。抵抗８が、コイル７
よりもＰＬＬ側ＶＤＤの側に配置されている。このよう
な接続の入れ替えによる既述の作用・効果は実質的に同
じである。FIG. 5 shows another embodiment of the power supply filter for PLL according to the present invention. The only difference from the above-described embodiment is that the positions of the coil 7 and the resistor 8 connected in series are reversed. The resistance 8 is the coil 7
Than on the PLL side VDD. The above-described operation and effect of the replacement of the connection are substantially the same.
【００２０】半導体集積回路の実装基板内では、他の半
導体回路素子の動作又は外部ノイズの影響により電源電
圧が変動する。半導体集積回路内で構成されるＰＬＬ回
路の発振回路は、電源電圧変動の影響によりその出力ク
ロックの周波数が変化するので、そのＰＬＬの出力クロ
ックが不安定になる。電源ノイズが低周波数の場合は、
ＰＬＬ回路の特徴である帰還回路により電源変動に追従
した位相同期制御が行われるが、高周波数の場合には追
従できなくなり、出力クロックが不安定になる。本発明
によるフィルタによれば、高周波数成分を除去した電源
供給を行うことにより、ＰＬＬ回路の出力クロックが安
定する。In the mounting substrate of the semiconductor integrated circuit, the power supply voltage fluctuates due to the operation of other semiconductor circuit elements or the influence of external noise. Since the frequency of the output clock of the oscillation circuit of the PLL circuit formed in the semiconductor integrated circuit changes due to the influence of the power supply voltage fluctuation, the output clock of the PLL becomes unstable. If the power supply noise is low frequency,
The feedback circuit, which is a characteristic of the PLL circuit, performs phase synchronization control that follows power supply fluctuations. However, when the frequency is high, the PLL cannot follow up, and the output clock becomes unstable. According to the filter of the present invention, the power supply from which the high-frequency component is removed is performed, so that the output clock of the PLL circuit is stabilized.
【００２１】[0021]
【発明の効果】本発明によるＰＬＬ用電源フィルタ及び
その安定化方法は、ＰＬＬ回路の出力クロックを安定さ
せることができる。その安定化の回路は、シンプルであ
る。The power supply filter for PLL and the method of stabilizing the same according to the present invention can stabilize the output clock of the PLL circuit. The stabilization circuit is simple.
【図１】図１は、本発明によるＰＬＬ用電源フィルタの
実施の形態を示す回路図である。FIG. 1 is a circuit diagram showing an embodiment of a PLL power supply filter according to the present invention.
【図２】図２は、ゲインの測定結果を示すグラフであ
る。FIG. 2 is a graph showing a measurement result of a gain.
【図３】図３は、ゲインの他の測定結果を示すグラフで
ある。FIG. 3 is a graph showing another measurement result of gain.
【図４】図４は、ジッターの測定結果を示すグラフであ
る。FIG. 4 is a graph showing a measurement result of jitter.
【図５】図５は、本発明によるＰＬＬ用電源フィルタの
実施の他の形態を示す回路図である。FIG. 5 is a circuit diagram showing another embodiment of the PLL power supply filter according to the present invention.
【図６】図６は、公知フィルタを示す回路図である。FIG. 6 is a circuit diagram showing a known filter.
【図７】図７は、他の公知フィルタを示す回路図であ
る。FIG. 7 is a circuit diagram showing another known filter.
【図８】図８は、更に他の公知フィルタを示す回路図で
ある。FIG. 8 is a circuit diagram showing still another known filter.
１…ＰＬＬ回路 ７…コイル ８…抵抗 １１…コンデンサ ζ…ダンピング係数 Ｒ…抵抗の値 Ｃ…コンデンサの値 Ｌ…コイルの値 DESCRIPTION OF SYMBOLS 1 ... PLL circuit 7 ... Coil 8 ... Resistance 11 ... Capacitor コ ン デ ン サ ... Damping coefficient R ... Resistance value C ... Capacitor value L ... Coil value
Claims (8)
ＬＬ用電源フィルタ。1. A P including a circuit for removing a high-frequency noise component
Power supply filter for LL.
用電源供給線に抵抗とコイルが直列に介設されているＰ
ＬＬ用電源フィルタ。2. The PLL according to claim 1, wherein said circuit is a PLL for supplying power to a PLL circuit.
With a resistor and a coil interposed in series on the power supply line
Power supply filter for LL.
ＬＲ回路が介設され、前記ＬＲ回路とＰＬＬ回路のグラ
ウンドとの間にコンデンサが介設されるＰＬＬ用電源フ
ィルタ。3. The power supply line for PLL according to claim 1, further comprising an LR circuit in which a resistor and a coil are connected in series, and a capacitor interposed between the LR circuit and the ground of the PLL circuit. Power supply filter for PLL.
コイルの値 で表されるＰＬＬ用電源フィルタ。4. The method according to claim 3, wherein the damping factor ζ is given by the following equation: R: a value of the resistor; C: a value of the capacitor; L: a value of the coil;
ＰＬＬ用電源の安定化方法。5. A method for stabilizing a power supply for a PLL, comprising removing a high-frequency noise component.
値、Ｌはコイルの値であり、更に、 前記抵抗の値Ｒを選定することにより前記ダンピング係
数を設定することからなるＰＬＬ用電源の安定化方法。6. The circuit according to claim 5, wherein a damping coefficient of the circuit for removing the high-frequency component is: Where R is the value of the resistor, C is the value of the capacitor, L is the value of the coil, and for the PLL, which comprises setting the damping coefficient by selecting the value R of the resistor. How to stabilize the power supply.
周波数帯をなくすことからなるＰＬＬ用電源の安定化方
法。7. The PLL power supply stabilizing method according to claim 6, further comprising eliminating the amplification frequency band of noise by setting the damping coefficient.
のノイズを減衰させることからなるＰＬＬ用電源の安定
化方法。8. The PLL power supply stabilizing method according to claim 7, further comprising: attenuating noise in a high frequency band by setting the damping coefficient.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11116880A JP2000307369A (en) | 1999-04-23 | 1999-04-23 | Pll power supply filter and method for stabilizing pll power supply |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11116880A JP2000307369A (en) | 1999-04-23 | 1999-04-23 | Pll power supply filter and method for stabilizing pll power supply |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000307369A true JP2000307369A (en) | 2000-11-02 |
Family
ID=14697934
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11116880A Pending JP2000307369A (en) | 1999-04-23 | 1999-04-23 | Pll power supply filter and method for stabilizing pll power supply |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000307369A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014241497A (en) * | 2013-06-11 | 2014-12-25 | ローム株式会社 | Semiconductor integrated circuit |
-
1999
- 1999-04-23 JP JP11116880A patent/JP2000307369A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014241497A (en) * | 2013-06-11 | 2014-12-25 | ローム株式会社 | Semiconductor integrated circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7719365B2 (en) | Method and apparatus for reducing silicon area of a phase lock loop (PLL) filter without a noise penalty | |
| US20070018742A1 (en) | Noise Tolerant Voltage Controlled Oscillator | |
| KR20070061233A (en) | Low Phase Noise Differential Current Feedback LC Tank Vcio | |
| EP1429451A1 (en) | High quality Parallel resonance oscillator | |
| TWI523411B (en) | Low noise oscillators | |
| US7180364B2 (en) | Filter apparatus including slave gm-C filter with frequency characteristics automatically tuned by master circuit | |
| JP2004201320A (en) | High quality series resonant oscillator | |
| WO2004054090A9 (en) | An oscillator circuit for generating a high-frequency electromagnetic oscillation | |
| JP2000513534A (en) | Bridge stabilized oscillation circuit and method | |
| US5245298A (en) | Voltage controlled oscillator having cascoded output | |
| CN119853675A (en) | Phase Locked Loop (PLL) with direct feed forward circuit | |
| US11038459B2 (en) | Temperature compensated oscillator | |
| JP2000307369A (en) | Pll power supply filter and method for stabilizing pll power supply | |
| JP2002271173A (en) | Filter circuit, semiconductor device, filter system, and signal frequency control method | |
| JP2588823B2 (en) | Variable frequency oscillation circuit | |
| US10747249B1 (en) | Reference buffer with integration path, on-chip capacitor, and gain stage separate from the integration path | |
| KR0171652B1 (en) | Amplifier circuit having negative feedback loop for self-bias | |
| CN1035300C (en) | Voltage controlled saw oscillator | |
| JP2002290151A (en) | Temperature compensated crystal oscillator with AFC | |
| US20070229174A1 (en) | Calibration loop, filter circuit and related method capable of automatically adjusting center frequency of a filter | |
| JP2002198798A (en) | Output circuit | |
| US20050110534A1 (en) | Variation of effective filter capacitance in phase lock loop circuit loop filters | |
| EP1304806B1 (en) | Integrated temperature compensated crystal oscillator circuit | |
| JPH03252207A (en) | Overtone quartz oscillating circuit | |
| JP2003518796A (en) | Error reduced quadrature polyphase filter with low open loop gain operational amplifier |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20020813 |