JP2000305067A - Plasma address display - Google Patents
Plasma address displayInfo
- Publication number
- JP2000305067A JP2000305067A JP11747899A JP11747899A JP2000305067A JP 2000305067 A JP2000305067 A JP 2000305067A JP 11747899 A JP11747899 A JP 11747899A JP 11747899 A JP11747899 A JP 11747899A JP 2000305067 A JP2000305067 A JP 2000305067A
- Authority
- JP
- Japan
- Prior art keywords
- potential
- plasma
- conductor layer
- liquid crystal
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Gas-Filled Discharge Tubes (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】
【課題】 液晶の駆動が繰り返されると、バリアリブ1
9の頂部と誘電体シート13の間には電荷がたまりやす
くなり、バリアリブ19の上部付近の液晶に焼き付きが
生じ、表示品位が低下するという問題点がある。
【解決手段】 誘電体シート3とバリアリブ9頂部の間
には導体層10が設けられている。この導体層10が、
プラズマ室6に露出している部分を有していることによ
り、プラズマ室6の電位とバリアリブ上部の導体層10
の電位を同−にすることが可能となる。
(57) [Summary] [Problem] When the driving of the liquid crystal is repeated, the barrier rib 1
There is a problem that electric charges easily accumulate between the top of the dielectric rib 9 and the dielectric sheet 13, and the liquid crystal near the upper part of the barrier rib 19 burns, thereby deteriorating the display quality. A conductor layer is provided between a dielectric sheet and a top of a barrier rib. This conductor layer 10
By having a portion exposed to the plasma chamber 6, the potential of the plasma chamber 6 and the conductor layer 10 above the barrier ribs are increased.
Can be made the same.
Description
【0001】[0001]
【発明の属する技術分野】本発明はプラズマアドレス表
示装置に関する。The present invention relates to a plasma addressed display device.
【0002】[0002]
【従来の技術】従来、電気光学セルとして液晶セルを用
いたマトリックスタイプの電気光学装置、例えば液晶表
示装置を高解像度化、高コントラスト化するための手段
としては、各画素毎に薄膜トランジスタなどのスイッチ
ング素子を設け、これを線順次で駆動するアクティブマ
トリックスアドレス方式が一般的に知られている。2. Description of the Related Art Conventionally, as a means for increasing the resolution and contrast of a matrix type electro-optical device using a liquid crystal cell as an electro-optical cell, for example, a liquid crystal display device has a switching device such as a thin film transistor for each pixel. An active matrix addressing method in which elements are provided and driven in a line-sequential manner is generally known.
【0003】しかしながら、この場合、薄膜トランジス
タの様な半導体素子を基板上に多数設ける必要があり、
特に大面積化した時に製造歩留まりが悪くなるという短
所がある。このため、最近、薄膜トランジスタなどから
なるスイッチング素子に代えて、特開平1−21739
6号公報等にプラズマ放電に基づくスイッチを利用する
方式が提唱されている。However, in this case, it is necessary to provide a large number of semiconductor elements such as thin film transistors on a substrate.
In particular, there is a disadvantage that the manufacturing yield is deteriorated when the area is increased. For this reason, recently, instead of a switching element composed of a thin film transistor or the like, Japanese Patent Laid-Open No.
Japanese Patent Application Publication No. 6 (1994) and the like have proposed a system using a switch based on plasma discharge.
【0004】図5は、従来のプラズマアドレス表示装置
の部分断面構成図である。図5に示すように、プラズマ
アドレス表示装置は液晶セル11と、プラズマセル12
と、それらの間に介在する誘電体シート13とを積層し
たフラットパネル構造である。液晶セル11は、図5の
紙面垂直方向に所定の間隔で設けられた左右方向に延び
た複数のデータ電極(図示せず)と、誘電体シート13
とデータ電極との間に液晶が充填された液晶層14とを
有する。プラズマセル12は、ガラス基板15、プラズ
マ室16、カソード電極17、アノード電極18及びバ
リアリブ19を有する。ガラス基板15には、図5の紙
面垂直方向に延びたストライプ状のパターンでカソード
電極17及びアノード電極18が形成されている。さら
に、ストライプ状のパターンで誘電体シート13の下面
に達する誘電体からなるバリアリブ19が形成されてい
る。誘電体シート13、ガラス基板15及びバリアリブ
19によって個々に密閉されたプラズマ室16には、イ
オン化可能なガスが封入してある。このガスとしては、
例えばヘリウム、ネオン、アルゴン、キセノンあるいは
これらの混合ガスなどが使用される。FIG. 5 is a partial sectional configuration diagram of a conventional plasma addressed display device. As shown in FIG. 5, the plasma addressed display device includes a liquid crystal cell 11 and a plasma cell 12.
And a dielectric panel 13 interposed therebetween. The liquid crystal cell 11 includes a plurality of data electrodes (not shown) extending in the left-right direction provided at predetermined intervals in a direction perpendicular to the paper surface of FIG.
And a liquid crystal layer 14 filled with liquid crystal between the data electrodes. The plasma cell 12 has a glass substrate 15, a plasma chamber 16, a cathode electrode 17, an anode electrode 18, and a barrier rib 19. On the glass substrate 15, a cathode electrode 17 and an anode electrode 18 are formed in a striped pattern extending in a direction perpendicular to the plane of FIG. Further, barrier ribs 19 made of a dielectric reaching the lower surface of the dielectric sheet 13 are formed in a stripe pattern. An ionizable gas is sealed in the plasma chamber 16 individually sealed by the dielectric sheet 13, the glass substrate 15, and the barrier rib 19. As this gas,
For example, helium, neon, argon, xenon, or a mixed gas thereof is used.
【0005】以上の構成において、例えば、図5に示す
プラズマ室16に対応するカソード電極17及びアノー
ド電極18に所定の電圧が印加されると、カソード電極
17及びアノード電極18がそれぞれカソード、アノー
ドとして作用し、プラズマ室16の部分のガスが選択的
にイオン化されてプラズマ放電が発生し、その内部は略
アノード電位に維持される。この状態で、データ電極に
データ電圧が印加されると、プラズマ室16に対応する
画素の液晶層14に誘電体シート13を介してデータ電
圧が書き込まれる。プラズマ放電が終了すると、プラズ
マ室16は浮遊電位となり、対応する画素の液晶層14
に書き込まれた電圧は、次の書き込み期間(例えば1フ
レーム後)まで保持される。この時、プラズマ室16は
サンプリングスイッチとして機能し、各画素の液晶層1
4はサンプリングキャパシタとして機能している。In the above configuration, for example, when a predetermined voltage is applied to the cathode electrode 17 and the anode electrode 18 corresponding to the plasma chamber 16 shown in FIG. 5, the cathode electrode 17 and the anode electrode 18 serve as a cathode and an anode, respectively. In operation, the gas in the portion of the plasma chamber 16 is selectively ionized to generate a plasma discharge, and the inside thereof is maintained at a substantially anode potential. In this state, when a data voltage is applied to the data electrode, the data voltage is written to the liquid crystal layer 14 of the pixel corresponding to the plasma chamber 16 via the dielectric sheet 13. When the plasma discharge ends, the plasma chamber 16 becomes a floating potential, and the liquid crystal layer 14 of the corresponding pixel
Is held until the next writing period (for example, after one frame). At this time, the plasma chamber 16 functions as a sampling switch, and the liquid crystal layer 1 of each pixel is
4 functions as a sampling capacitor.
【0006】各画素の液晶層14に対してデータ電極か
ら書き込まれたデータ電圧によって液晶が動作すること
から画素単位で表示が行われる。従って、プラズマ放電
を発生させて列方向に並ぶ複数の画素の液晶層14にデ
ータ電圧を書き込む一対のプラズマ室を行方向に順次走
査していくことで、二次元画像の表示を行うことができ
る。Since the liquid crystal operates by the data voltage written from the data electrode to the liquid crystal layer 14 of each pixel, display is performed in pixel units. Therefore, a two-dimensional image can be displayed by sequentially scanning a pair of plasma chambers in which a data voltage is written to the liquid crystal layers 14 of a plurality of pixels arranged in the column direction by generating a plasma discharge in the row direction. .
【0007】[0007]
【発明が解決しようとする課題】上述したプラズマアド
レス表示装置を駆動する際には、放電チャンネルを線順
次で選択走査するとともに、これと同期してデータ電極
に所定の画像信号を供給する。これにより各放電チャン
ネルの誘電体シート13には信号電圧に応じた電荷が貯
えられる。図5のAに示すバリアリブ19の頂部は拡大
すると図6に示すように凹凸を有しており、誘電体シー
ト13との間には若干の隙間を有する。プラズマアドレ
ス表示装置を駆動し、放電チャンネルを線順次で選択走
査するとともに、これと同期してデータ電極に所定の画
像信号を供給する場合、誘電体シート13とバリアリブ
19の間にも放電チャンネルから電荷が流れ込み、バリ
アリブ19上部の誘電体シート13にも電荷が充電され
る。When the above-described plasma addressed display device is driven, a discharge channel is selectively scanned in a line-sequential manner, and a predetermined image signal is supplied to the data electrode in synchronization with the scan. As a result, electric charges corresponding to the signal voltage are stored in the dielectric sheet 13 of each discharge channel. When the top of the barrier rib 19 shown in FIG. 5A is enlarged, it has irregularities as shown in FIG. 6, and has a slight gap between itself and the dielectric sheet 13. When the plasma address display device is driven to selectively scan the discharge channel line-sequentially and supply a predetermined image signal to the data electrode in synchronization with this, the discharge channel is also provided between the dielectric sheet 13 and the barrier rib 19. The electric charge flows into the dielectric sheet 13 above the barrier rib 19 and the electric charge is also charged.
【0008】バリアリブ19上の微少空間に流入する電
荷は隣接するチャンネルの誘電体シート13の電位およ
び、前のフレームに書き込まれた電荷の影響を大きく受
ける。そのため、線順次で放電チャンネルを駆動し画像
信号電圧により誘電体シート13の充電を行う際に、バ
リアリブ19の上部においては、完全に書き換えられる
のではなく、DCオフセットがかかったような状態で書
き込みが行われることになる。すなわち、液晶の駆動が
繰り返されると、バリアリブ19の頂部と誘電体シート
13の間には電荷がたまりやすくなり、バリアリブ19
の上部付近の液晶に焼き付きが生じ、表示品位が低下す
るという問題がある。The electric charge flowing into the minute space on the barrier rib 19 is greatly affected by the electric potential of the dielectric sheet 13 of the adjacent channel and the electric charge written in the previous frame. Therefore, when the discharge channel is driven line-sequentially and the dielectric sheet 13 is charged with the image signal voltage, the upper portion of the barrier rib 19 is not completely rewritten but is written in a state where a DC offset is applied. Will be performed. That is, when the driving of the liquid crystal is repeated, electric charges easily accumulate between the top of the barrier rib 19 and the dielectric sheet 13, and the barrier rib 19
There is a problem in that image sticking occurs in the liquid crystal near the upper part of the display, and the display quality deteriorates.
【0009】[0009]
【課題を解決するための手段】請求項1に記載の発明
は、誘電体シートを介して重ねられた電気光学セル及び
プラズマセルを備えたプラズマアドレス表示装置におい
て、該プラズマセルは、ガラス基板と前記誘電体シート
との間にプラズマ室を区画するストライプ状のバリアリ
ブを備え、前記誘電体シートと前記バリアリブとの間に
導体層が設けられていることを特徴とする。According to a first aspect of the present invention, there is provided a plasma addressed display device including an electro-optical cell and a plasma cell which are stacked via a dielectric sheet, wherein the plasma cell includes a glass substrate and a plasma substrate. A stripe-shaped barrier rib for partitioning a plasma chamber is provided between the dielectric sheet and the dielectric sheet, and a conductor layer is provided between the dielectric sheet and the barrier rib.
【0010】請求項2に記載の発明は、前記導体層はN
i、Al、Ag、Au、Cu、Ptの少なくとも1種類
を含むことを特徴とする。[0010] In the invention described in claim 2, the conductor layer is formed of N
It contains at least one of i, Al, Ag, Au, Cu, and Pt.
【0011】請求項3に記載の発明は、前記導体層の厚
みが1μm以上30μm以下であることを特徴とする。The invention according to claim 3 is characterized in that the thickness of the conductor layer is 1 μm or more and 30 μm or less.
【0012】請求項4に記載の発明は、前記導体層の電
位を検出する電位検出手段を設け、電位検出手段から検
出された電位によってプラズマ駆動回路又は液晶駆動回
路から出力される電位を調整する手段を有することを特
徴とする。According to a fourth aspect of the present invention, a potential detecting means for detecting the potential of the conductor layer is provided, and the potential output from the plasma driving circuit or the liquid crystal driving circuit is adjusted by the potential detected by the potential detecting means. It is characterized by having means.
【0013】請求項5に記載の発明は、前記導体層の電
位を検出する電位検出手段を設け、電位検出手段から検
出された電位によって、導体層に所定の電圧を印加する
手段を有することを特徴とする。According to a fifth aspect of the present invention, there is provided a semiconductor device comprising: potential detecting means for detecting a potential of the conductor layer; and means for applying a predetermined voltage to the conductor layer based on the potential detected by the potential detecting means. Features.
【0014】以下、本発明の作用について説明する。The operation of the present invention will be described below.
【0015】放電チャンネルが選択され、放電電極に一
定の電圧が印加され、チャンネル内がプラズマで満たさ
れる際に、バリアリブの頂部と誘電体シートの微少な隙
間にも荷電粒子は流れ込んでくる。When a discharge channel is selected, a constant voltage is applied to the discharge electrode, and the inside of the channel is filled with plasma, charged particles also flow into the minute gap between the top of the barrier rib and the dielectric sheet.
【0016】請求項1の発明によれば、誘電体シートと
バリアリブの間に導体層が設けられているため、導体層
部分の電位はつねにプラズマ室の電位と等電位となる。
そのため、バリアリブ頂部に余分な電荷がたまることな
く、さらに、液晶駆動電圧の大きさや符号にかかわらず
常にバリアリブ頂部の電位はプラズマ室の電位と同等と
なる。そのため、バリアリブ上部付近の液晶の焼き付き
を防止することが可能となる。According to the first aspect of the present invention, since the conductor layer is provided between the dielectric sheet and the barrier rib, the potential of the conductor layer always becomes equal to the potential of the plasma chamber.
Therefore, no excess charge accumulates at the top of the barrier rib, and the potential of the top of the barrier rib is always equal to the potential of the plasma chamber regardless of the magnitude or sign of the liquid crystal drive voltage. Therefore, it is possible to prevent image sticking of the liquid crystal near the upper part of the barrier rib.
【0017】請求項2の発明によれば、導体層をNi,
Al,Ag,Au,Cu,Ptの少なくとも1種類を含
むことにより、低い抵抗値の導体層を用いることができ
る。導体層の抵抗値が大きい場合、プラズマ室の電位と
バリアリブ頂部の電位に差が生じ、バリアリブ頂部の電
位が不安定となり、液晶層の焼き付きをもたらす。According to the second aspect of the present invention, the conductor layer is made of Ni,
By including at least one of Al, Ag, Au, Cu, and Pt, a conductor layer having a low resistance value can be used. When the resistance value of the conductor layer is large, a difference occurs between the potential of the plasma chamber and the potential of the top of the barrier rib, and the potential of the top of the barrier rib becomes unstable, resulting in burning of the liquid crystal layer.
【0018】請求項3の発明によれば、導体層の厚みを
1μm以上とすることにより、導体層の断線(不連続)
を防止することが可能となり、さらに、30μm以下と
することにより、バリアリブ材との熱応力によるクラッ
クを防止することが可能となる。According to the third aspect of the present invention, by setting the thickness of the conductor layer to 1 μm or more, disconnection (discontinuity) of the conductor layer is caused.
Can be prevented, and when the thickness is 30 μm or less, cracks due to thermal stress with the barrier rib material can be prevented.
【0019】プラズマ室内においては、プラズマ密度分
布に由来する空間電位分布が若干ではあるが生じる。バ
リアリブ上の液晶の焼き付きを防止するためには、導電
層の電位を直接検出し、それに応じた液晶電圧、あるい
は、プラズマ駆動電圧の制御が必要である。In the plasma chamber, a small spatial potential distribution is generated due to the plasma density distribution. In order to prevent image sticking of the liquid crystal on the barrier rib, it is necessary to directly detect the potential of the conductive layer and control the liquid crystal voltage or the plasma driving voltage in accordance with the potential.
【0020】請求項4の発明によれば、電位検出回路に
よって、直接、導電層の電位を検出するため、正確な導
電層の電位が測定でき、測定された電位から、液晶駆動
回路、あるいは、プラズマ駆動回路からの電圧を制御
し、液晶層の焼き付きを防止することができる。According to the fourth aspect of the present invention, since the potential of the conductive layer is directly detected by the potential detection circuit, the potential of the conductive layer can be measured accurately. From the measured potential, the liquid crystal driving circuit or The voltage from the plasma driving circuit can be controlled to prevent burn-in of the liquid crystal layer.
【0021】請求項5の発明によれば、電位検出回路に
よって、直接、導電層の電位を検出するため、正確な導
電層の電位が測定でき、測定された電位から、導体層に
オフセット電圧を相殺する補正電圧を印加することによ
り、プラズマ放電電圧、液晶駆動電圧を制御するよりも
より簡単にバリアリブ頂点部分の電位制御が可能とな
る。これにより、プラズマ室内の荷電粒子分布を均一に
することが可能となる。また、液晶の焼き付きを防止す
ることが可能となる。According to the fifth aspect of the present invention, since the potential of the conductive layer is directly detected by the potential detecting circuit, the potential of the conductive layer can be accurately measured, and the offset voltage is applied to the conductive layer from the measured potential. By applying the correction voltage that cancels out, it is possible to control the potential at the top of the barrier rib more easily than controlling the plasma discharge voltage and the liquid crystal drive voltage. This makes it possible to make the charged particle distribution in the plasma chamber uniform. In addition, it is possible to prevent burn-in of the liquid crystal.
【0022】[0022]
【発明の実施の形態】(実施の形態1)実施の形態1を
図面を用いて説明する。図1は、本発明のプラズマアド
レス表示装置の部分断面構成図である。図1に示すよう
に、プラズマアドレス表示装置は液晶セル1と、プラズ
マセル2と、それらの間に介在する誘電体シート3とを
積層したフラットパネル構造である。液晶セル1は、図
1の紙面垂直方向に所定の間隔で設けられ左右方向に延
びた複数のデータ電極(行電極)と、誘電体シート3と
データ電極との間に液晶が充填された液晶層4とを有す
る。(Embodiment 1) Embodiment 1 will be described with reference to the drawings. FIG. 1 is a partial cross-sectional configuration diagram of a plasma addressed display device of the present invention. As shown in FIG. 1, the plasma addressed display device has a flat panel structure in which a liquid crystal cell 1, a plasma cell 2, and a dielectric sheet 3 interposed therebetween are stacked. The liquid crystal cell 1 includes a plurality of data electrodes (row electrodes) provided at predetermined intervals in a direction perpendicular to the paper surface of FIG. 1 and extending in the left-right direction, and a liquid crystal filled between the dielectric sheet 3 and the data electrodes. And a layer 4.
【0023】プラズマセル2は、ガラス基板5、プラズ
マ室6、カソード電極7、アノード電極8及びバリアリ
ブ9を有する。ガラス基板5には図1の紙面垂直方向に
延びたストライプ状のパターンでカソード電極7及びア
ノード電極8が形成されている。さらに、ストライプ状
のパターンで誘電体シート3の下面にバリアリブ9が形
成されている。誘電体シート3とバリアリブ9頂部の間
には導体層10が設けられている。この導体層10が、
プラズマ室6に露出している部分を有していることによ
り、プラズマ室6の電位とバリアリブ上部の導体層10
の電位を同−にすることが可能となる。The plasma cell 2 has a glass substrate 5, a plasma chamber 6, a cathode electrode 7, an anode electrode 8, and a barrier rib 9. On the glass substrate 5, a cathode electrode 7 and an anode electrode 8 are formed in a stripe pattern extending in the direction perpendicular to the paper of FIG. Further, barrier ribs 9 are formed on the lower surface of the dielectric sheet 3 in a stripe pattern. A conductor layer 10 is provided between the dielectric sheet 3 and the top of the barrier rib 9. This conductor layer 10
By having a portion exposed to the plasma chamber 6, the potential of the plasma chamber 6 and the conductor layer 10 above the barrier ribs are increased.
Can be made the same.
【0024】誘電体シート3、ガラス基板5、バリアリ
ブ9によって個々に密閉されたプラズマ室6には、イオ
ン化可能なガスが封入されている。このガスとしては、
例えばヘリウム、ネオン、アルゴン、キセノンあるいは
これらの混合ガスなどが使用される。An ionizable gas is sealed in the plasma chamber 6, which is individually sealed by the dielectric sheet 3, the glass substrate 5, and the barrier rib 9. As this gas,
For example, helium, neon, argon, xenon, or a mixed gas thereof is used.
【0025】以上の構成において、カソード電極7及び
アノード電極8に所定の電圧が印加されると、カソード
電極7及びアノード電極8がそれぞれカソード、アノー
ドとして作用し、プラズマ室6内のガスがイオン化され
てプラズマ放電が発生し、プラズマ室6内部は略アノー
ド電位(通常は−数V)に維持される。この状態で、デ
ータ電極にデータ電圧が印加されると、プラズマ室6に
対応する画素の液晶層4に誘電体シート3を介してデー
タ電圧が書き込まれる。プラズマ放電が終了すると、プ
ラズマ室6は浮遊電位となり、対応する画素の液晶層4
に書き込まれた電圧は、次の書き込み期間(例えば1フ
レーム後)まで保持される。この時、プラズマ室6はサ
ンプリングスイッチとして機能し、各画素の液晶層4は
サンプリングキャパシタとして機能している。In the above configuration, when a predetermined voltage is applied to the cathode electrode 7 and the anode electrode 8, the cathode electrode 7 and the anode electrode 8 act as a cathode and an anode, respectively, and the gas in the plasma chamber 6 is ionized. As a result, a plasma discharge is generated, and the inside of the plasma chamber 6 is maintained at a substantially anode potential (normally-several volts). In this state, when a data voltage is applied to the data electrode, the data voltage is written to the liquid crystal layer 4 of the pixel corresponding to the plasma chamber 6 via the dielectric sheet 3. When the plasma discharge ends, the plasma chamber 6 becomes a floating potential and the liquid crystal layer 4 of the corresponding pixel
Is held until the next writing period (for example, after one frame). At this time, the plasma chamber 6 functions as a sampling switch, and the liquid crystal layer 4 of each pixel functions as a sampling capacitor.
【0026】各画素の液晶層4に対してデータ電極から
書き込まれたデータ電圧によって液晶が動作することか
ら画素単位で表示が行われる。従って、プラズマ放電を
発生させて列方向に並ぶ複数の画素の液晶層4にデータ
電圧を書き込む一対のプラズマ室を行方向に順次走査し
ていくことで、二次元画像の表示を行うことができる。Since the liquid crystal operates by the data voltage written from the data electrode to the liquid crystal layer 4 of each pixel, display is performed in pixel units. Therefore, a two-dimensional image can be displayed by sequentially scanning in a row direction a pair of plasma chambers that generate a plasma discharge and write a data voltage to the liquid crystal layer 4 of a plurality of pixels arranged in the column direction in the row direction. .
【0027】本実施の形態では、導体層10が形成され
ており、導電体層10の電位はプラズマ室6内の電位と
一致する。従って、プラズマ放電が終了しプラズマ室6
が浮遊電位(液晶にデータ電極のデータ信号を書き込ま
ない電位)となっているときには、液晶に焼き付きを発
生するような電圧は、バリアリブ9上部の液晶層に印加
されない。また、プラズマ放電が発生しプラズマ室6が
略アノード電位となっているときには、余分なオフセッ
ト電圧がバリアリブ9上部の液晶層に印加されないた
め、液晶の焼き付きを抑制することができる。プラズマ
室6の数が多い表示装置では、1フレーム期間のほとん
どの期間において、プラズマ室6が浮遊電位(液晶にデ
ータ信号を書き込まない電位)となっているため、バリ
アリブ9上部の液晶層には焼き付きが発生する電圧が印
加されないこととなる。In the present embodiment, the conductor layer 10 is formed, and the potential of the conductor layer 10 matches the potential in the plasma chamber 6. Therefore, the plasma discharge ends and the plasma chamber 6
Is a floating potential (a potential at which the data signal of the data electrode is not written in the liquid crystal), a voltage that causes burn-in to the liquid crystal is not applied to the liquid crystal layer above the barrier rib 9. Further, when the plasma discharge is generated and the plasma chamber 6 is substantially at the anode potential, an extra offset voltage is not applied to the liquid crystal layer above the barrier ribs 9, so that the burn-in of the liquid crystal can be suppressed. In a display device having a large number of plasma chambers 6, the plasma chamber 6 has a floating potential (a potential at which a data signal is not written to the liquid crystal) in most of one frame period. The voltage at which image sticking occurs is not applied.
【0028】導体層10としては、Ni,Al,Ag,
Au,Cu,Ptを少なくとも1種類を含有する導体ペ
ーストを印刷、焼成して得る。一例としては、Niのみ
を含有するペーストを使用した場合、空気中で焼成温度
580℃で30分焼成することにより、20μm厚み
で、40mΩ/□という小さい抵抗を実現できる。As the conductor layer 10, Ni, Al, Ag,
A conductive paste containing at least one of Au, Cu, and Pt is obtained by printing and firing. As an example, when a paste containing only Ni is used, by firing in air at a firing temperature of 580 ° C. for 30 minutes, a resistance of 20 μm and a small resistance of 40 mΩ / □ can be realized.
【0029】導体層10の抵抗による電圧降下によって
導体層10と放電チャンネルの電位差が発生しオフセッ
ト電圧が印加されるという問題点を、導体層10に低抵
抗の材料を用いることにより抑制でき、液晶の焼き付き
を防止することができる。The problem that a potential difference between the conductor layer 10 and the discharge channel occurs due to a voltage drop due to the resistance of the conductor layer 10 and an offset voltage is applied can be suppressed by using a low-resistance material for the conductor layer 10. Can be prevented from burning.
【0030】また、本実施の形態においては、導体層1
0の厚みは1〜30μmとすることが望ましい。1μm
未満の場合、導体層は連続とはならず断線してしまい、
30μmを超える場合には、バリアリブ材との熱応力に
よりクラックが発生あるいは、導体層の剥離を生じる。In the present embodiment, the conductor layer 1
The thickness of 0 is desirably 1 to 30 μm. 1 μm
If less, the conductor layer will not be continuous and will be disconnected,
If it exceeds 30 μm, cracks occur or the conductor layer peels off due to thermal stress with the barrier rib material.
【0031】本実施の形態のプラズマアドレス表示装置
においても、配線抵抗値や、駆動条件等によって焼き付
きが発生する場合には実施の形態2及び実施の形態3に
よって焼き付きを防止することができる。Also in the plasma addressed display device of the present embodiment, in the case where burn-in occurs due to the wiring resistance value, driving conditions, etc., the burn-in can be prevented by the second and third embodiments.
【0032】(実施の形態2)次に、実施の形態2につ
いて図2を用いて説明する。実施の形態1と同様の構成
に対する説明は省略する。本実施の形態においては、図
2のように、バリアリブ9上部の導体層10に導体層1
0の電位検出回路を接続する。そして、電位検出回路に
より検出した電位に応じて、データ電極から印加される
データ電圧にDC電圧オフセットを重畳する。導体層1
0の電位が−10Vであるならば、液晶駆動電圧に−1
0Vオフセット電圧を重畳し、−10Vを基準に液晶電
圧が反転駆動するように制御する。液晶層に余分なオフ
セット電圧が印加されることによる発生する焼き付き
は、液晶層に印加されるオフセット電圧を相殺すること
により抑制できる。このように駆動することにより、液
晶の焼き付きは完全に解消される。ここで、オフセット
電圧は常に一定とするのではなく、導体層10の電位検
出回路により常に電位を検出し、それに応じてオフセッ
ト量を制御することにより焼き付き解消効果は飛躍的に
向上する。また、プラズマ駆動回路に印加する電圧を調
整してもよい。(Embodiment 2) Next, Embodiment 2 will be described with reference to FIG. A description of the same configuration as in the first embodiment will be omitted. In the present embodiment, as shown in FIG.
0 potential detection circuit is connected. Then, a DC voltage offset is superimposed on the data voltage applied from the data electrode according to the potential detected by the potential detection circuit. Conductor layer 1
If the potential of 0 is −10 V, the liquid crystal driving voltage is −1.
A 0 V offset voltage is superimposed, and control is performed so that the liquid crystal voltage is inverted with reference to −10 V. Burn-in caused by applying an extra offset voltage to the liquid crystal layer can be suppressed by canceling out the offset voltage applied to the liquid crystal layer. By driving in this way, the burn-in of the liquid crystal is completely eliminated. Here, the offset voltage is not always kept constant, but the potential is always detected by the potential detection circuit of the conductor layer 10 and the offset amount is controlled in accordance therewith, whereby the burn-in elimination effect is dramatically improved. Further, the voltage applied to the plasma driving circuit may be adjusted.
【0033】(実施の形態3)次に、実施の形態3につ
いて図3を用いて説明する。実施の形態1と同様の構成
に対する説明は省略する。本実施の形態においては、図
3のように、バリアリブ9上部の導体層10に導体層1
0の電位検出回路を接続する。そして、電位検出回路に
より検出した電位に応じて、導体層10にDC電圧を印
加する。たとえば、導体層10の電位が+10Vなら、
導体層10に−10Vを印加する。導体層10での検出
電位と、その後の印加電圧の関係の例を図4に示す。図
のように、導体層の電位がマイナスの場合、プラスの電
圧を印加し、プラスの場合は、マイナスの電圧を印加す
る。図4に示すように、導体層10の電位が+10Vで
あるならば、導体層10に−10V電圧を印加するが、
この量は、プラズマチャンネル上の液晶層4の駆動状況
により決定される。例えば、図4では、誘電体シートの
電圧が0Vの時に焼き付きが防止できる駆動の場合であ
る。(Embodiment 3) Next, Embodiment 3 will be described with reference to FIG. A description of the same configuration as in the first embodiment will be omitted. In the present embodiment, as shown in FIG.
0 potential detection circuit is connected. Then, a DC voltage is applied to the conductor layer 10 according to the potential detected by the potential detection circuit. For example, if the potential of the conductor layer 10 is +10 V,
A voltage of −10 V is applied to the conductor layer 10. FIG. 4 shows an example of the relationship between the detection potential in the conductor layer 10 and the applied voltage thereafter. As shown in the figure, a positive voltage is applied when the potential of the conductor layer is negative, and a negative voltage is applied when the potential is positive. As shown in FIG. 4, if the potential of the conductor layer 10 is +10 V, a voltage of −10 V is applied to the conductor layer 10.
This amount is determined by the driving condition of the liquid crystal layer 4 on the plasma channel. For example, FIG. 4 shows a case of driving in which burn-in can be prevented when the voltage of the dielectric sheet is 0 V.
【0034】このように制御することによりバリアリブ
9上の液晶層4の焼き付きは完全に解消される。また、
導体層10に印加する電圧をプラズマチャンネルのアノ
ード電位よりも高くした場合、たとえば、−10Vとし
た場合、プラズマチャンネル内の荷電粒子分布がバリア
リブ付近において変化する。プラズマ室内において、荷
電粒子のうち、電子は非常に小さい粒子であるために、
ガス原子との衝突確率が低いため、プラズマ室内に均一
に分布する。一方、イオンは大きな粒子であるために、
プラズマ室内で拡散しにくく、カソードから離れたバリ
アリブ付近の密度が低下する。この場合、−10V程度
を導体層に印加すると、イオンは空間電位よりも高い電
位である導体層10に引き寄せられ、プラズマ室内にお
ける荷電粒子の偏りを軽減することが可能となり、荷電
粒子の薄板への書き込みむらをなくすることが可能とな
る。By performing such control, the image sticking of the liquid crystal layer 4 on the barrier rib 9 is completely eliminated. Also,
When the voltage applied to the conductor layer 10 is higher than the anode potential of the plasma channel, for example, -10 V, the distribution of charged particles in the plasma channel changes near the barrier rib. In the plasma chamber, among the charged particles, electrons are very small particles,
Since the probability of collision with gas atoms is low, they are uniformly distributed in the plasma chamber. On the other hand, ions are large particles,
It is difficult to diffuse in the plasma chamber, and the density near the barrier ribs away from the cathode decreases. In this case, when about -10 V is applied to the conductor layer, the ions are attracted to the conductor layer 10 having a higher potential than the space potential, and the bias of the charged particles in the plasma chamber can be reduced. It is possible to eliminate unevenness in writing.
【0035】誘電体シート3は、中間シート、マイクロ
シート又は薄板中間層と呼ばれることもある。また、バ
リアリブ9は、隔壁又は誘電体壁と呼ばれることもあ
る。The dielectric sheet 3 is sometimes called an intermediate sheet, a microsheet or a thin intermediate layer. Further, the barrier rib 9 may be called a partition wall or a dielectric wall.
【0036】[0036]
【発明の効果】請求項1の発明によれば、誘電体シート
とバリアリブの間に導体層が設けられているため、導体
層部分の電位はつねにプラズマ室の電位と等電位とな
る。そのため、バリアリブ頂部に余分な電荷がたまるこ
となく、さらに、液晶駆動電圧の大きさや符号にかかわ
らず常にバリアリブ頂部の電位はプラズマ室の電位と同
等となる。そのため、バリアリブ上部付近の液晶の焼き
付きを防止することが可能となる。According to the first aspect of the invention, since the conductor layer is provided between the dielectric sheet and the barrier rib, the potential of the conductor layer always becomes equal to the potential of the plasma chamber. Therefore, no excess charge accumulates at the top of the barrier rib, and the potential of the top of the barrier rib is always equal to the potential of the plasma chamber regardless of the magnitude or sign of the liquid crystal drive voltage. Therefore, it is possible to prevent image sticking of the liquid crystal near the upper part of the barrier rib.
【0037】請求項2の発明によれば、導体層をNi,
Al,Ag,Au,Cu,Ptの少なくとも1種類を含
むことにより、低い抵抗値の導体層を用いることができ
る。導体層の抵抗値が大きい場合、プラズマ室の電位と
バリアリブ頂部の電位に差が生じ、バリアリブ頂部の電
位が不安定となり、液晶層の焼き付きをもたらす。According to the invention of claim 2, the conductor layer is made of Ni,
By including at least one of Al, Ag, Au, Cu, and Pt, a conductor layer having a low resistance value can be used. When the resistance value of the conductor layer is large, a difference occurs between the potential of the plasma chamber and the potential of the top of the barrier rib, and the potential of the top of the barrier rib becomes unstable, resulting in burning of the liquid crystal layer.
【0038】請求項3の発明によれば、導体層の厚みを
1μm以上とすることにより、導体層の断線(不連続)
を防止することが可能となり、さらに、30μm以下と
することにより、バリアリブ材との熱応力によるクラッ
クを防止することが可能となる。According to the third aspect of the present invention, by setting the thickness of the conductor layer to 1 μm or more, disconnection (discontinuity) of the conductor layer is caused.
Can be prevented, and when the thickness is 30 μm or less, cracks due to thermal stress with the barrier rib material can be prevented.
【0039】請求項4の発明によれば、電位検出回路に
よって、直接、導電層の電位を検出するため、正確な導
電層の電位が測定でき、測定された電位から、液晶駆動
回路、あるいは、プラズマ駆動回路からの電圧を制御
し、液晶層の焼き付きを防止することができる。According to the fourth aspect of the present invention, since the potential of the conductive layer is directly detected by the potential detecting circuit, the potential of the conductive layer can be measured accurately. From the measured potential, the liquid crystal driving circuit or The voltage from the plasma driving circuit can be controlled to prevent burn-in of the liquid crystal layer.
【0040】請求項5の発明によれば、電位検出回路に
よって、直接、導電層の電位を検出するため、正確な導
電層の電位が測定でき、測定された電位から、導体層に
オフセット電圧を相殺する補正電圧を印加することによ
り、プラズマ放電電圧、液晶駆動電圧を制御するよりも
より簡単にバリアリブ頂点部分の電位制御が可能とな
る。これにより、プラズマ室内の荷電粒子分布を均一に
することが可能となる。また、液晶の焼き付きを防止す
ることが可能となる。According to the fifth aspect of the present invention, since the potential of the conductive layer is directly detected by the potential detecting circuit, the potential of the conductive layer can be accurately measured, and the offset voltage is applied to the conductive layer from the measured potential. By applying the correction voltage that cancels out, it is possible to control the potential at the top of the barrier rib more easily than controlling the plasma discharge voltage and the liquid crystal drive voltage. This makes it possible to make the charged particle distribution in the plasma chamber uniform. In addition, it is possible to prevent burn-in of the liquid crystal.
【図1】実施の形態1のプラズマアドレス表示装置の断
面図である。FIG. 1 is a sectional view of a plasma addressed display device according to a first embodiment.
【図2】実施の形態2のプラズマアドレス表示装置の断
面図である。FIG. 2 is a sectional view of a plasma addressed display device according to a second embodiment.
【図3】実施の形態3のプラズマアドレス表示装置の断
面図である。FIG. 3 is a sectional view of a plasma addressed display device according to a third embodiment.
【図4】実施の形態3において、導体層10での検出電
位と、その後の印加電圧の関係を示す図である。FIG. 4 is a diagram showing a relationship between a detection potential in a conductor layer 10 and a subsequently applied voltage in the third embodiment.
【図5】従来のプラズマアドレス表示装置の断面図であ
る。FIG. 5 is a sectional view of a conventional plasma addressed display device.
【図6】図5のA部の拡大図である。FIG. 6 is an enlarged view of a portion A in FIG. 5;
1、11 液晶セル 2、12 プラズマセル 3、13 誘電体シート 4、14 液晶層 5、15 ガラス基板 6、16 プラズマ室 7、17 カソード電極 8、18 アノード電極 9、19 バリアリブ 10 導体層 DESCRIPTION OF SYMBOLS 1, 11 Liquid crystal cell 2, 12 Plasma cell 3, 13 Dielectric sheet 4, 14 Liquid crystal layer 5, 15 Glass substrate 6, 16 Plasma chamber 7, 17 Cathode electrode 8, 18 Anode electrode 9, 19 Barrier rib 10 Conductive layer
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 2H089 HA36 QA02 QA16 5C040 FA09 GA03 GB14 GF13 GK20 KA01 KB17 MA07 5C094 AA03 AA36 AA53 AA54 AA55 BA43 CA19 DA13 DB10 EA10 EC03 EC04 FA02 FB02 FB12 GA10 JA08 ──────────────────────────────────────────────────続 き Continued on the front page F term (reference) 2H089 HA36 QA02 QA16 5C040 FA09 GA03 GB14 GF13 GK20 KA01 KB17 MA07 5C094 AA03 AA36 AA53 AA54 AA55 BA43 CA19 DA13 DB10 EA10 EC03 EC04 FA02 FB02 FB12 GA10 JA08
Claims (5)
学セル及びプラズマセルを備えたプラズマアドレス表示
装置において、該プラズマセルは、ガラス基板と前記誘
電体シートとの間にプラズマ室を区画するストライプ状
のバリアリブを備え、前記誘電体シートと前記バリアリ
ブとの間に導体層が設けられていることを特徴とするプ
ラズマアドレス表示装置。1. A plasma addressed display device comprising an electro-optical cell and a plasma cell stacked via a dielectric sheet, wherein the plasma cell defines a plasma chamber between a glass substrate and the dielectric sheet. A plasma addressed display device comprising stripe-shaped barrier ribs, wherein a conductor layer is provided between the dielectric sheet and the barrier ribs.
Cu、Ptの少なくとも1種類を含むことを特徴とする
請求項1に記載のプラズマアドレス表示装置。2. The conductor layer is made of Ni, Al, Ag, Au,
2. The plasma addressed display device according to claim 1, comprising at least one of Cu and Pt.
以下であることを特徴とするプラズマアドレス表示装
置。3. The conductor layer has a thickness of 1 μm or more and 30 μm or more.
A plasma addressed display device characterized by the following.
段を設け、電位検出手段から検出された電位によってプ
ラズマ駆動回路又は液晶駆動回路から出力される電位を
調整する手段を有することを特徴とする請求項1に記載
のプラズマアドレス表示装置。4. A potential detecting means for detecting a potential of the conductor layer, and a means for adjusting a potential output from a plasma driving circuit or a liquid crystal driving circuit based on the potential detected by the potential detecting means. 2. The plasma addressed display device according to claim 1, wherein:
段を設け、電位検出手段から検出された電位によって、
導体層に所定の電圧を印加する手段を有することを特徴
とする請求項1に記載のプラズマアドレス表示装置。5. A potential detecting means for detecting a potential of the conductor layer, wherein the potential detected by the potential detecting means is
2. The plasma addressed display device according to claim 1, further comprising means for applying a predetermined voltage to the conductor layer.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11747899A JP3422721B2 (en) | 1999-04-26 | 1999-04-26 | Plasma address display |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11747899A JP3422721B2 (en) | 1999-04-26 | 1999-04-26 | Plasma address display |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000305067A true JP2000305067A (en) | 2000-11-02 |
| JP3422721B2 JP3422721B2 (en) | 2003-06-30 |
Family
ID=14712701
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11747899A Expired - Fee Related JP3422721B2 (en) | 1999-04-26 | 1999-04-26 | Plasma address display |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3422721B2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000034684A (en) * | 1998-11-30 | 2000-06-26 | 김영남 | Plasma display device |
| KR100637160B1 (en) | 2004-03-24 | 2006-10-20 | 삼성에스디아이 주식회사 | Plasma display panel |
-
1999
- 1999-04-26 JP JP11747899A patent/JP3422721B2/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000034684A (en) * | 1998-11-30 | 2000-06-26 | 김영남 | Plasma display device |
| KR100637160B1 (en) | 2004-03-24 | 2006-10-20 | 삼성에스디아이 주식회사 | Plasma display panel |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3422721B2 (en) | 2003-06-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100250541B1 (en) | Sputter-resistant, low-work-function, conductive coatings for cathode electrodes in dc plasma addressing structure | |
| US5349455A (en) | Electro-optical plasma addressing device with cathodes having discharge, resistive and voltage supplying portions | |
| US5696523A (en) | Plasma addressed display device | |
| US5495142A (en) | Electro-optical device | |
| JP3016539B2 (en) | Plasma addressed liquid crystal display | |
| JP3319042B2 (en) | Plasma address display | |
| JP3422721B2 (en) | Plasma address display | |
| JPH1010560A (en) | Address structure and electrode structure manufacturing method | |
| US5689153A (en) | Electro-optical plasma display device with electrode having insulating layers | |
| JP3307161B2 (en) | Plasma address display panel | |
| JPH0572518A (en) | Plasma address display device | |
| JP3271084B2 (en) | Plasma address electro-optical device | |
| JP3360490B2 (en) | Display device | |
| JP3446384B2 (en) | Plasma address display device and driving method thereof | |
| JP3358396B2 (en) | Plasma address display | |
| JP3378193B2 (en) | Plasma address display | |
| JP3430707B2 (en) | Plasma address display device and driving method thereof | |
| JPH10171414A (en) | Initial aging method for image display device | |
| JP3163691B2 (en) | Plasma address electro-optical device | |
| KR940004318B1 (en) | Liquid crystal display devices of method of plasma address | |
| JPH0721923A (en) | Plasma display panel | |
| JP3013469B2 (en) | Image display device | |
| JP3019042B2 (en) | Image display device | |
| JPH06251717A (en) | Plasma discharging cell | |
| JPH10161092A (en) | Image display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20080425 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20090425 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090425 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100425 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100425 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20110425 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20120425 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20120425 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20130425 |
|
| LAPS | Cancellation because of no payment of annual fees |