JP2000353848A - 光変調器付半導体レーザダイオードとその製造方法 - Google Patents
光変調器付半導体レーザダイオードとその製造方法Info
- Publication number
- JP2000353848A JP2000353848A JP11163827A JP16382799A JP2000353848A JP 2000353848 A JP2000353848 A JP 2000353848A JP 11163827 A JP11163827 A JP 11163827A JP 16382799 A JP16382799 A JP 16382799A JP 2000353848 A JP2000353848 A JP 2000353848A
- Authority
- JP
- Japan
- Prior art keywords
- section
- optical modulator
- layer
- mesa
- isolation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)
- Weting (AREA)
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】
【課題】 アイソレーション部の分離抵抗を高くでき、
高速動作が可能な変調器付半導体レーザダイオードを提
供する。 【解決手段】 ＩｎＰ基板上に、形成されたメサ部と、
メサ部の両側に埋め込み成長された高抵抗ＩｎＰ層と、
メサ部及び高抵抗ＩｎＰ層上に形成されたｐ型クラッド
層とを備え、アイソレーション部により一端側のレーザ
発振部と他端側の光変調器部とが分離されかつレーザ発
振部及び光変調器部における高抵抗ＩｎＰ層上とｐ型ク
ラッド層との間にｎ型ＩｎＰ層が形成されてなる光変調
器付半導体レーザダイオードにおいて、高抵抗ＩｎＰ層
は、アイソレーション部においてレーザ発振部及び光変
調器部より低くなるように形成された面上に成長した。
高速動作が可能な変調器付半導体レーザダイオードを提
供する。 【解決手段】 ＩｎＰ基板上に、形成されたメサ部と、
メサ部の両側に埋め込み成長された高抵抗ＩｎＰ層と、
メサ部及び高抵抗ＩｎＰ層上に形成されたｐ型クラッド
層とを備え、アイソレーション部により一端側のレーザ
発振部と他端側の光変調器部とが分離されかつレーザ発
振部及び光変調器部における高抵抗ＩｎＰ層上とｐ型ク
ラッド層との間にｎ型ＩｎＰ層が形成されてなる光変調
器付半導体レーザダイオードにおいて、高抵抗ＩｎＰ層
は、アイソレーション部においてレーザ発振部及び光変
調器部より低くなるように形成された面上に成長した。
Description
【０００１】
【発明の属する技術分野】この発明は、主として超高速
光通信システムに用いられる光変調器付きレーザに関す
るものである。
光通信システムに用いられる光変調器付きレーザに関す
るものである。
【０００２】
【従来の技術】半導体レーザと光ファイバを用いて大量
のデータを送信するためには、半導体レーザを高速で変
調する必要がある。しかし、これまでの、単一モード半
導体レーザを注入電流を変えて直接変調する方式では、
注入キャリア密度の変動による波長変動（波長チャーピ
ング）が大きいため、例えば、１０Ｇｂｐｓ以上の高速
変調には使えない。
のデータを送信するためには、半導体レーザを高速で変
調する必要がある。しかし、これまでの、単一モード半
導体レーザを注入電流を変えて直接変調する方式では、
注入キャリア密度の変動による波長変動（波長チャーピ
ング）が大きいため、例えば、１０Ｇｂｐｓ以上の高速
変調には使えない。
【０００３】そこで、これまでの直接変調方式に代わっ
て、波長チャーピングの小さい光変調器で半導体レーザ
を変調する方式が注目されるようになってきた。このよ
うな用途に用いられるのが、「光変調器付きレーザ」で
ある。光変調器付きレーザは、単一モード半導体レーザ
と半導体レーザを変調するための高速光変調器を１チッ
プ上に集積化しているので、光変調器とレーザ間の回路
が不要なため実用性が高く、大容量光通信のキーデバイ
スとして極めて重要である。ところで、光変調器付きレ
ーザの高速動作を実現するためには、変調器部の電気容
量低減と、レーザと変調器間のアイソレーション部の高
抵抗化が必要である。
て、波長チャーピングの小さい光変調器で半導体レーザ
を変調する方式が注目されるようになってきた。このよ
うな用途に用いられるのが、「光変調器付きレーザ」で
ある。光変調器付きレーザは、単一モード半導体レーザ
と半導体レーザを変調するための高速光変調器を１チッ
プ上に集積化しているので、光変調器とレーザ間の回路
が不要なため実用性が高く、大容量光通信のキーデバイ
スとして極めて重要である。ところで、光変調器付きレ
ーザの高速動作を実現するためには、変調器部の電気容
量低減と、レーザと変調器間のアイソレーション部の高
抵抗化が必要である。
【０００４】従来の光変調器付半導体レーザダイオード
は、図４８、図４９に示すように以下のように構成され
ている。ここで、図４８、図４９において、（１）はＩ
ｎＰ基板、（２０３）は（変調器の）吸収層、（２０
５）は活性層、吸収層を含むメサ、（２０６）は電流ブ
ロック層、（２６１）は高抵抗ＩｎＰ層、（２６２）は
ｎ型ＩｎＰ層、（２０７）はｐ型ＩｎＰクラッド層、
（２０８）はｐ型ＩｎＧａＡｓコンタクト層、（９）は
プロセスメサ溝、である。
は、図４８、図４９に示すように以下のように構成され
ている。ここで、図４８、図４９において、（１）はＩ
ｎＰ基板、（２０３）は（変調器の）吸収層、（２０
５）は活性層、吸収層を含むメサ、（２０６）は電流ブ
ロック層、（２６１）は高抵抗ＩｎＰ層、（２６２）は
ｎ型ＩｎＰ層、（２０７）はｐ型ＩｎＰクラッド層、
（２０８）はｐ型ＩｎＧａＡｓコンタクト層、（９）は
プロセスメサ溝、である。
【０００５】図４８に示すように、光変調器付半導体レ
ーザダイオードにおいては、レーザ発振部３０３と変調
器部３０１の間のアイソレーション部３０２の分離抵抗
を大きくするために、（１）アイソレーション部３０２
のｎ型ＩｎＰ層２６２を除去する、（２）ｐ型ＩｎＧａ
Ａｓコンタクト層２０８を除去する、等の工夫をしてい
る。しかし、（１）においては、実際には、ｎ型ＩｎＰ
層２６２が完全に除去できないことから、レーザ発振部
３０３と変調器部３０１間の分離抵抗が低くなり、高周
波リークが発生して、高速動作を妨げるという問題がし
ばしば発生する。従来の光変調器付半導体レーザダイオ
ードの問題点を、プロセスフローに従って、さらに詳細
に説明する。
ーザダイオードにおいては、レーザ発振部３０３と変調
器部３０１の間のアイソレーション部３０２の分離抵抗
を大きくするために、（１）アイソレーション部３０２
のｎ型ＩｎＰ層２６２を除去する、（２）ｐ型ＩｎＧａ
Ａｓコンタクト層２０８を除去する、等の工夫をしてい
る。しかし、（１）においては、実際には、ｎ型ＩｎＰ
層２６２が完全に除去できないことから、レーザ発振部
３０３と変調器部３０１間の分離抵抗が低くなり、高周
波リークが発生して、高速動作を妨げるという問題がし
ばしば発生する。従来の光変調器付半導体レーザダイオ
ードの問題点を、プロセスフローに従って、さらに詳細
に説明する。
【０００６】従来の光変調器付レーザダイオードの製造
方法では、まず、図３９に示すように、ＩｎＰ基板１上
に、レーザ発振部３０３の活性層２０２、変調器部３０
１の吸収層２０３を含む所定の結晶層をエピタキシャル
成長した後、約６μｍ幅のＳｉＯ2等の絶縁膜２０４を
マスクにして、例えば、ＨＢｒ等のエッチング液を用い
たウェットエッチングにより、活性層２０２と吸収層２
０３を含むメサ２０５を形成する。この時、メサ２０５
の深さが約４μｍ、活性層２０２あるいは吸収層２０３
の幅が約１．３μｍになるようにする。
方法では、まず、図３９に示すように、ＩｎＰ基板１上
に、レーザ発振部３０３の活性層２０２、変調器部３０
１の吸収層２０３を含む所定の結晶層をエピタキシャル
成長した後、約６μｍ幅のＳｉＯ2等の絶縁膜２０４を
マスクにして、例えば、ＨＢｒ等のエッチング液を用い
たウェットエッチングにより、活性層２０２と吸収層２
０３を含むメサ２０５を形成する。この時、メサ２０５
の深さが約４μｍ、活性層２０２あるいは吸収層２０３
の幅が約１．３μｍになるようにする。
【０００７】次に、図４０に示すように、メサ２０５形
成に用いたＳｉＯ2等の絶縁膜２０４を選択成長マスク
として用いて、メサ２０５側面に、電流ブロック層２０
６として、高抵抗ＩｎＰ層２６１を２〜３μｍの厚さ
に、ｎ型ＩｎＰ層２６２を約１．０μｍの厚さに、ＭＯ
ＣＶＤ法により連続して埋め込み成長する。高抵抗Ｉｎ
Ｐ層２６１のドーパントとしては、例えば、Ｆｅを、ま
た、ｎ型ＩｎＰ層２６２のドーパントとしては、例え
ば、Ｓを用いる。
成に用いたＳｉＯ2等の絶縁膜２０４を選択成長マスク
として用いて、メサ２０５側面に、電流ブロック層２０
６として、高抵抗ＩｎＰ層２６１を２〜３μｍの厚さ
に、ｎ型ＩｎＰ層２６２を約１．０μｍの厚さに、ＭＯ
ＣＶＤ法により連続して埋め込み成長する。高抵抗Ｉｎ
Ｐ層２６１のドーパントとしては、例えば、Ｆｅを、ま
た、ｎ型ＩｎＰ層２６２のドーパントとしては、例え
ば、Ｓを用いる。
【０００８】ここで、高抵抗ＩｎＰ層２６１の上にｎ型
ＩｎＰ層２６２を設ける理由を説明する。仮に、高抵抗
ＩｎＰ層２６１上に直接ｐ型ＩｎＰクラッド層２０７を
成長すると、ｐ型ＩｎＰクラッド層２０７のドーパント
であるＺｎと高抵抗ＩｎＰ層２６１のドーパントである
Ｆｅが相互拡散して、高抵抗ＩｎＰ層２６１の抵抗を下
げてしまう。しかし、ｐ型ＩｎＰクラッド層２０７と高
抵抗ＩｎＰ層２６１との間にｎ型ＩｎＰ層２６２を設け
ることによって、ｐ型ＩｎＰクラッド層２０７から高抵
抗ＩｎＰ層２６１に向かって拡散しようとするＺｎをｎ
型ＩｎＰ層２６２がトラップするので、高抵抗ＩｎＰ層
２６１の低抵抗化を防ぐことができる。
ＩｎＰ層２６２を設ける理由を説明する。仮に、高抵抗
ＩｎＰ層２６１上に直接ｐ型ＩｎＰクラッド層２０７を
成長すると、ｐ型ＩｎＰクラッド層２０７のドーパント
であるＺｎと高抵抗ＩｎＰ層２６１のドーパントである
Ｆｅが相互拡散して、高抵抗ＩｎＰ層２６１の抵抗を下
げてしまう。しかし、ｐ型ＩｎＰクラッド層２０７と高
抵抗ＩｎＰ層２６１との間にｎ型ＩｎＰ層２６２を設け
ることによって、ｐ型ＩｎＰクラッド層２０７から高抵
抗ＩｎＰ層２６１に向かって拡散しようとするＺｎをｎ
型ＩｎＰ層２６２がトラップするので、高抵抗ＩｎＰ層
２６１の低抵抗化を防ぐことができる。
【０００９】なお、図４０のＥ−Ｅ’線についての断面
（アイソレーション部３０２の断面）は、図４１に示す
ように、図４０に示した変調器側端面と同じ形状になっ
ている。次に、図４２に示すように、アイソレーション
部３０２に相当する位置を所定の深さまでドライエッチ
ングすることによって、アイソレーション部３０２のｎ
型ＩｎＰ層２６２を除去する。この時、エッチング量が
少なすぎるとメサ２０５から離れた位置の層厚が厚い部
分のｎ型ＩｎＰ層２６２が残ってしまうし、エッチング
量が多すぎると、レーザ部３０３の活性層２０２、ある
いは、変調器部３０１の吸収層２０３までエッチングさ
れてしまうので、後工程で形成されるプロセスメサ溝よ
り内側になる領域のｎ型ＩｎＰ層２６２が除去できる深
さとして、エッチング量を約０．６μｍ程度に設定して
いる。ｎ型ＩｎＰ層２６２の除去がうまくいった場合、
アイソレーション部３０２の断面は、図４３に示すよう
に、ｎ型ＩｎＰ層２６２はきれいに除去されてなくなっ
ている。
（アイソレーション部３０２の断面）は、図４１に示す
ように、図４０に示した変調器側端面と同じ形状になっ
ている。次に、図４２に示すように、アイソレーション
部３０２に相当する位置を所定の深さまでドライエッチ
ングすることによって、アイソレーション部３０２のｎ
型ＩｎＰ層２６２を除去する。この時、エッチング量が
少なすぎるとメサ２０５から離れた位置の層厚が厚い部
分のｎ型ＩｎＰ層２６２が残ってしまうし、エッチング
量が多すぎると、レーザ部３０３の活性層２０２、ある
いは、変調器部３０１の吸収層２０３までエッチングさ
れてしまうので、後工程で形成されるプロセスメサ溝よ
り内側になる領域のｎ型ＩｎＰ層２６２が除去できる深
さとして、エッチング量を約０．６μｍ程度に設定して
いる。ｎ型ＩｎＰ層２６２の除去がうまくいった場合、
アイソレーション部３０２の断面は、図４３に示すよう
に、ｎ型ＩｎＰ層２６２はきれいに除去されてなくなっ
ている。
【００１０】次に、図４４、図４５に示すようにウエハ
全面にｐ型ＩｎＰクラツド層２０７、ｐ型ＩｎＧａＡｓ
コンタクト層２０８を成長する。次に、図４６、図４７
に示すように、アイソレーション部のｐ型ＩｎＧａＡｓ
コンタクト層２０８を酒石酸等のエッチング液を用いて
エッチング除去する。最後に、図４８に示すように、約
５〜７μｍ幅の間隔で互いに平行なプロセスメサ溝９を
設けて、光変調器付半導体レーザダイオードが完成す
る。完成した素子のアイソレーション部３０２の断面
は、図４９のようになっており、ｎ型ＩｎＰ層２６２の
除去、ｐ型ＩｎＧａＡｓコンタクト層２０８の除去、お
よび、プロセスメサ溝９の形成によって、分離抵抗の高
抵抗化が図られている。
全面にｐ型ＩｎＰクラツド層２０７、ｐ型ＩｎＧａＡｓ
コンタクト層２０８を成長する。次に、図４６、図４７
に示すように、アイソレーション部のｐ型ＩｎＧａＡｓ
コンタクト層２０８を酒石酸等のエッチング液を用いて
エッチング除去する。最後に、図４８に示すように、約
５〜７μｍ幅の間隔で互いに平行なプロセスメサ溝９を
設けて、光変調器付半導体レーザダイオードが完成す
る。完成した素子のアイソレーション部３０２の断面
は、図４９のようになっており、ｎ型ＩｎＰ層２６２の
除去、ｐ型ＩｎＧａＡｓコンタクト層２０８の除去、お
よび、プロセスメサ溝９の形成によって、分離抵抗の高
抵抗化が図られている。
【００１１】このようにｎ型ＩｎＰ層２６２とｐ型Ｉｎ
ＧａＡｓコンタクト層２０８が完全に除去されて、プロ
セスメサ溝が５〜７μｍ幅に出来上がった場合、レーザ
発振部３０３と変調器部間の分離抵抗は十数Ωになる。
ＧａＡｓコンタクト層２０８が完全に除去されて、プロ
セスメサ溝が５〜７μｍ幅に出来上がった場合、レーザ
発振部３０３と変調器部間の分離抵抗は十数Ωになる。
【００１２】
【発明が解決しようとする課題】しかしながら、実際に
は、アイソレーション部３０２のｎ型ＩｎＰ層２６２が
図４３に示したように完全には除去できないという問題
点があった。例えば、図５０に示すように、メサ２０５
近傍のｎ型ＩｎＰ層２６２が残存することがある。これ
は、メサ２０５近傍のｎ型ＩｎＰ層２６２は選択成長マ
スクのＳｉＯ2と接しているために、結晶成長中にＩｎ
Ｐが変質してエッチングされにくくなるためであると推
測される。また、他の例としては、ｎ型ＩｎＰ層２６２
をエッチングする際に活性層２０２や吸収層２０３もエ
ッチングされてしまわないよう、エッチング量は必要最
小限の約０．６μｍに設定しているので、ｎ型ＩｎＰ層
２６２が厚めに成長していた場合、図５１に示すよう
に、プロセスメサ溝９の内側に位置するｎ型ＩｎＰ層２
６２が残存してしまう。このようにアイソレーション部
にｎ型ＩｎＰ層２６２がわずかでも残存すると、レーザ
発振部３０３と変調器部間の分離抵抗は数Ωに下がって
しまう。その結果、レーザ初深部と変調器部の間に高周
波リークが発生し変調器付きレーザダイオードの高速動
作を損なうという問題があった。
は、アイソレーション部３０２のｎ型ＩｎＰ層２６２が
図４３に示したように完全には除去できないという問題
点があった。例えば、図５０に示すように、メサ２０５
近傍のｎ型ＩｎＰ層２６２が残存することがある。これ
は、メサ２０５近傍のｎ型ＩｎＰ層２６２は選択成長マ
スクのＳｉＯ2と接しているために、結晶成長中にＩｎ
Ｐが変質してエッチングされにくくなるためであると推
測される。また、他の例としては、ｎ型ＩｎＰ層２６２
をエッチングする際に活性層２０２や吸収層２０３もエ
ッチングされてしまわないよう、エッチング量は必要最
小限の約０．６μｍに設定しているので、ｎ型ＩｎＰ層
２６２が厚めに成長していた場合、図５１に示すよう
に、プロセスメサ溝９の内側に位置するｎ型ＩｎＰ層２
６２が残存してしまう。このようにアイソレーション部
にｎ型ＩｎＰ層２６２がわずかでも残存すると、レーザ
発振部３０３と変調器部間の分離抵抗は数Ωに下がって
しまう。その結果、レーザ初深部と変調器部の間に高周
波リークが発生し変調器付きレーザダイオードの高速動
作を損なうという問題があった。
【００１３】そこで、本発明は、従来の問題点を解決
し、アイソレーション部の分離抵抗を高くでき、高速動
作が可能な変調器付半導体レーザダイオードを提供する
ことを目的とする。
し、アイソレーション部の分離抵抗を高くでき、高速動
作が可能な変調器付半導体レーザダイオードを提供する
ことを目的とする。
【００１４】
【課題を解決するための手段】以上の目的を達成するた
めに、本発明に係る第１の光変調器付半導体レーザダイ
オードは、ＩｎＰ基板上に、一端から他端に至る帯状に
形成されたメサ部と、該メサ部の両側に埋め込み成長さ
れた高抵抗ＩｎＰ層と、上記メサ部及び上記高抵抗Ｉｎ
Ｐ層上に形成されたｐ型クラッド層とを備え、アイソレ
ーション部により上記一端側のレーザ発振部と上記他端
側の光変調器部とが分離されかつ上記レーザ発振部及び
上記光変調器部における上記高抵抗ＩｎＰ層上とｐ型ク
ラッド層との間にｎ型ＩｎＰ層が形成されてなる光変調
器付半導体レーザダイオードにおいて、上記高抵抗Ｉｎ
Ｐ層は、上記アイソレーション部において上記レーザ発
振部及び上記光変調器部より低くなるように形成された
上記メサ部両側の面上に成長されていることを特徴とす
る。このように構成すると、アイソレーション部におけ
るｎ型ＩｎＰ層の残存が極めて少ない光変調器付半導体
レーザダイオードとできる。
めに、本発明に係る第１の光変調器付半導体レーザダイ
オードは、ＩｎＰ基板上に、一端から他端に至る帯状に
形成されたメサ部と、該メサ部の両側に埋め込み成長さ
れた高抵抗ＩｎＰ層と、上記メサ部及び上記高抵抗Ｉｎ
Ｐ層上に形成されたｐ型クラッド層とを備え、アイソレ
ーション部により上記一端側のレーザ発振部と上記他端
側の光変調器部とが分離されかつ上記レーザ発振部及び
上記光変調器部における上記高抵抗ＩｎＰ層上とｐ型ク
ラッド層との間にｎ型ＩｎＰ層が形成されてなる光変調
器付半導体レーザダイオードにおいて、上記高抵抗Ｉｎ
Ｐ層は、上記アイソレーション部において上記レーザ発
振部及び上記光変調器部より低くなるように形成された
上記メサ部両側の面上に成長されていることを特徴とす
る。このように構成すると、アイソレーション部におけ
るｎ型ＩｎＰ層の残存が極めて少ない光変調器付半導体
レーザダイオードとできる。
【００１５】また、本発明に係る第１の光変調器付半導
体レーザダイオードは、アイソレーション部におけるｎ
型ＩｎＰ層の残存をより少なくするために上記メサ部
は、上記ＩｎＰ基板上に活性層を含む半導体層を形成し
て、該メサ部の両側の半導体層をドライエッチングによ
り除去することにより形成されていることが好ましい。
体レーザダイオードは、アイソレーション部におけるｎ
型ＩｎＰ層の残存をより少なくするために上記メサ部
は、上記ＩｎＰ基板上に活性層を含む半導体層を形成し
て、該メサ部の両側の半導体層をドライエッチングによ
り除去することにより形成されていることが好ましい。
【００１６】また、本発明に係る第２の光変調器付半導
体レーザダイオードは、ＩｎＰ基板上に、一端から他端
に至る帯状に形成されたメサ部と、該メサ部の両側に埋
め込み成長された高抵抗ＩｎＰ層と、上記メサ部及び上
記高抵抗ＩｎＰ層上に形成されたｐ型クラッド層とを備
え、アイソレーション部により上記一端側のレーザ発振
部と上記他端側の光変調器部とが分離されかつ上記レー
ザ発振部及び上記光変調器部における上記高抵抗ＩｎＰ
層上とｐ型クラッド層との間にｎ型ＩｎＰ層が形成され
てなる光変調器付半導体レーザダイオードにおいて、上
記メサ部の両側に溝が形成されかつ上記メサ部は上記ア
イソレーション部において、上記メサ部の両側面がそれ
ぞれ、上記各溝の側壁と一致するように、かつ上記レー
ザ発振部及び光変調器部において上記メサ部の両側面が
上記各溝の側壁の内側に位置するように形成されている
ことを特徴とする。以上のような構成にすると、製造過
程ではアイソレーション部に全くｎ型ＩｎＰ層を形成す
ることなく、光変調器付半導体レーザダイオードを製造
することが可能となる。
体レーザダイオードは、ＩｎＰ基板上に、一端から他端
に至る帯状に形成されたメサ部と、該メサ部の両側に埋
め込み成長された高抵抗ＩｎＰ層と、上記メサ部及び上
記高抵抗ＩｎＰ層上に形成されたｐ型クラッド層とを備
え、アイソレーション部により上記一端側のレーザ発振
部と上記他端側の光変調器部とが分離されかつ上記レー
ザ発振部及び上記光変調器部における上記高抵抗ＩｎＰ
層上とｐ型クラッド層との間にｎ型ＩｎＰ層が形成され
てなる光変調器付半導体レーザダイオードにおいて、上
記メサ部の両側に溝が形成されかつ上記メサ部は上記ア
イソレーション部において、上記メサ部の両側面がそれ
ぞれ、上記各溝の側壁と一致するように、かつ上記レー
ザ発振部及び光変調器部において上記メサ部の両側面が
上記各溝の側壁の内側に位置するように形成されている
ことを特徴とする。以上のような構成にすると、製造過
程ではアイソレーション部に全くｎ型ＩｎＰ層を形成す
ることなく、光変調器付半導体レーザダイオードを製造
することが可能となる。
【００１７】また、本発明に係る第３の光変調器付半導
体レーザダイオードは、ＩｎＰ基板上に、一端から他端
に至る帯状に形成されたメサ部と、該メサ部の両側に埋
め込み成長された高抵抗ＩｎＰ層と、上記メサ部及び上
記高抵抗ＩｎＰ層上に形成されたｐ型クラッド層とを備
え、アイソレーション部により上記一端側のレーザ発振
部と上記他端側の光変調器部とが分離されかつ上記レー
ザ発振部及び上記光変調器部における上記高抵抗ＩｎＰ
層上とｐ型クラッド層との間にｎ型ＩｎＰ層が形成され
てなる光変調器付半導体レーザダイオードにおいて、上
記メサ部は上記レーザ発振部、上記アイソレーション部
及び光変調器部において略同一の幅を有し、上記高抵抗
ＩｎＰ層は、上記アイソレーション部において上記レー
ザ発振部及び光変調器部より広い幅の選択成長マスクを
用いて成長されていることを特徴とする。このように構
成すると、アイソレーション部におけるｎ型ＩｎＰ層の
残存が極めて少ない光変調器付半導体レーザダイオード
とできる。
体レーザダイオードは、ＩｎＰ基板上に、一端から他端
に至る帯状に形成されたメサ部と、該メサ部の両側に埋
め込み成長された高抵抗ＩｎＰ層と、上記メサ部及び上
記高抵抗ＩｎＰ層上に形成されたｐ型クラッド層とを備
え、アイソレーション部により上記一端側のレーザ発振
部と上記他端側の光変調器部とが分離されかつ上記レー
ザ発振部及び上記光変調器部における上記高抵抗ＩｎＰ
層上とｐ型クラッド層との間にｎ型ＩｎＰ層が形成され
てなる光変調器付半導体レーザダイオードにおいて、上
記メサ部は上記レーザ発振部、上記アイソレーション部
及び光変調器部において略同一の幅を有し、上記高抵抗
ＩｎＰ層は、上記アイソレーション部において上記レー
ザ発振部及び光変調器部より広い幅の選択成長マスクを
用いて成長されていることを特徴とする。このように構
成すると、アイソレーション部におけるｎ型ＩｎＰ層の
残存が極めて少ない光変調器付半導体レーザダイオード
とできる。
【００１８】さらに、本発明に係る第４の光変調器付半
導体レーザダイオードは、ＩｎＰ基板上に、一端から他
端に至る帯状に形成されたメサ部と、該メサ部の両側に
埋め込み成長された高抵抗ＩｎＰ層と、上記メサ部及び
上記高抵抗ＩｎＰ層上に形成されたｐ型クラッド層とを
備え、アイソレーション部により上記一端側のレーザ発
振部と上記他端側の光変調器部とが分離されかつ上記レ
ーザ発振部及び上記光変調器部における上記高抵抗Ｉｎ
Ｐ層上とｐ型クラッド層との間にｎ型ＩｎＰ層が形成さ
れてなる光変調器付半導体レーザダイオードにおいて、
上記高抵抗ＩｎＰ層は、上記アイソレーション部におい
て上記レーザ発振部及び上記光変調器部より高くなるよ
うに形成された上記メサ部両側の面上に成長されている
ことを特徴とする。このように構成しても、アイソレー
ション部におけるｎ型ＩｎＰ層の残存が極めて少ない光
変調器付半導体レーザダイオードとできる。
導体レーザダイオードは、ＩｎＰ基板上に、一端から他
端に至る帯状に形成されたメサ部と、該メサ部の両側に
埋め込み成長された高抵抗ＩｎＰ層と、上記メサ部及び
上記高抵抗ＩｎＰ層上に形成されたｐ型クラッド層とを
備え、アイソレーション部により上記一端側のレーザ発
振部と上記他端側の光変調器部とが分離されかつ上記レ
ーザ発振部及び上記光変調器部における上記高抵抗Ｉｎ
Ｐ層上とｐ型クラッド層との間にｎ型ＩｎＰ層が形成さ
れてなる光変調器付半導体レーザダイオードにおいて、
上記高抵抗ＩｎＰ層は、上記アイソレーション部におい
て上記レーザ発振部及び上記光変調器部より高くなるよ
うに形成された上記メサ部両側の面上に成長されている
ことを特徴とする。このように構成しても、アイソレー
ション部におけるｎ型ＩｎＰ層の残存が極めて少ない光
変調器付半導体レーザダイオードとできる。
【００１９】またさらに、本発明に係る第５の光変調器
付半導体レーザダイオードは、ＩｎＰ基板上に、一端か
ら他端に至る帯状に形成されたメサ部と、該メサ部の両
側に埋め込み成長された高抵抗ＩｎＰ層と、上記メサ部
及び上記高抵抗ＩｎＰ層上に形成されたｐ型クラッド層
とを備え、アイソレーション部により上記一端側のレー
ザ発振部と上記他端側の光変調器部とが分離されかつ上
記レーザ発振部及び上記光変調器部における上記高抵抗
ＩｎＰ層上とｐ型クラッド層との間にｎ型ＩｎＰ層が形
成されてなる光変調器付半導体レーザダイオードにおい
て、上記高抵抗ＩｎＰ層は、上記アイソレーション部に
おいて上記メサ部から離れた位置で盛り上がるように成
長されていることを特徴とする。このように構成して
も、アイソレーション部におけるｎ型ＩｎＰ層の残存が
極めて少ない光変調器付半導体レーザダイオードとでき
る。
付半導体レーザダイオードは、ＩｎＰ基板上に、一端か
ら他端に至る帯状に形成されたメサ部と、該メサ部の両
側に埋め込み成長された高抵抗ＩｎＰ層と、上記メサ部
及び上記高抵抗ＩｎＰ層上に形成されたｐ型クラッド層
とを備え、アイソレーション部により上記一端側のレー
ザ発振部と上記他端側の光変調器部とが分離されかつ上
記レーザ発振部及び上記光変調器部における上記高抵抗
ＩｎＰ層上とｐ型クラッド層との間にｎ型ＩｎＰ層が形
成されてなる光変調器付半導体レーザダイオードにおい
て、上記高抵抗ＩｎＰ層は、上記アイソレーション部に
おいて上記メサ部から離れた位置で盛り上がるように成
長されていることを特徴とする。このように構成して
も、アイソレーション部におけるｎ型ＩｎＰ層の残存が
極めて少ない光変調器付半導体レーザダイオードとでき
る。
【００２０】また、本発明に係る第２〜第５の光変調器
付半導体レーザダイオードでは、上記メサ部は、上記半
導体基板上に活性層を含む半導体層を形成して、該メサ
部の両側の半導体をウエットエッチングで除去すること
により形成することができる。
付半導体レーザダイオードでは、上記メサ部は、上記半
導体基板上に活性層を含む半導体層を形成して、該メサ
部の両側の半導体をウエットエッチングで除去すること
により形成することができる。
【００２１】本発明に係る第１の光変調器付半導体レー
ザダイオードの製造方法は、ＩｎＰ基板上に、一端から
他端に至る帯状に形成されたメサ部を備え、上記一端側
のレーザ発振部と上記他端側の光変調器部とがアイソレ
ーション部により分離されてなる光変調器付半導体レー
ザダイオードの製造方法において、上記ＩｎＰ基板上に
上記活性層を含む半導体層を形成し、上記メサ部に対応
してマスクを形成して該マスクの両側の半導体層を上記
アイソレーション部において上記レーザ発振部及び上記
光変調器部より深く除去するようにして上記メサ部を形
成するエッチング工程と、上記マスクを選択成長マスク
として上記メサ部の両側に高抵抗ＩｎＰ層を成長させ、
該高抵抗ＩｎＰ層上の上記レーザ発振部及び上記光変調
器部において、上記メサ部の上面端に到達し、かつ上記
高抵抗ＩｎＰ層上の上記アイソレーション部においては
上記メサの上面端に到達しないようにｎ型ＩｎＰ層を成
長させる成長工程と、上記アイソレーション部のｎ型Ｉ
ｎＰ層を除去する除去工程とを含むことを特徴とする。
このようにすると、アイソレーション部において上記ｎ
型ＩｎＰ層を上記メサ部に接しないように成長させるこ
とができ、上記除去工程におけるアイソレーション部に
おけるｎ型ＩｎＰ層の残存量を極めて少なくできる。
ザダイオードの製造方法は、ＩｎＰ基板上に、一端から
他端に至る帯状に形成されたメサ部を備え、上記一端側
のレーザ発振部と上記他端側の光変調器部とがアイソレ
ーション部により分離されてなる光変調器付半導体レー
ザダイオードの製造方法において、上記ＩｎＰ基板上に
上記活性層を含む半導体層を形成し、上記メサ部に対応
してマスクを形成して該マスクの両側の半導体層を上記
アイソレーション部において上記レーザ発振部及び上記
光変調器部より深く除去するようにして上記メサ部を形
成するエッチング工程と、上記マスクを選択成長マスク
として上記メサ部の両側に高抵抗ＩｎＰ層を成長させ、
該高抵抗ＩｎＰ層上の上記レーザ発振部及び上記光変調
器部において、上記メサ部の上面端に到達し、かつ上記
高抵抗ＩｎＰ層上の上記アイソレーション部においては
上記メサの上面端に到達しないようにｎ型ＩｎＰ層を成
長させる成長工程と、上記アイソレーション部のｎ型Ｉ
ｎＰ層を除去する除去工程とを含むことを特徴とする。
このようにすると、アイソレーション部において上記ｎ
型ＩｎＰ層を上記メサ部に接しないように成長させるこ
とができ、上記除去工程におけるアイソレーション部に
おけるｎ型ＩｎＰ層の残存量を極めて少なくできる。
【００２２】また、本発明に係る第２の光変調器付レー
ザダイオードの製造方法、ＩｎＰ基板上に、一端から他
端に至る帯状に形成されたメサ部を備え、上記一端側の
レーザ発振部と上記他端側の光変調器部とがアイソレー
ション部により分離されてなる光変調器付半導体レーザ
ダイオードの製造方法において、上記ＩｎＰ基板上に上
記活性層を含む半導体層を形成し、上記メサ部に対応し
て上記アイソレーション部で上記レーザ発振部及び上記
光変調器部より幅が広くなるようにマスクを形成して該
マスクの両側の半導体層を除去することにより、上記ア
イソレーション部のメサ部の幅が上記レーザ発振部及び
上記光変調器部の幅より広いメサ部を形成するエッチン
グ工程と、上記マスクを選択成長マスクとして上記メサ
部の両側に高抵抗ＩｎＰ層を成長させ、該高抵抗ＩｎＰ
層上にｎ型ＩｎＰ層を成長させる成長工程と、上記レー
ザ発振部及び光変調器部における上記メサ部の幅より広
くかつ上記アイソレーション部における上記メサ部の幅
より狭い間隔で、上記メサ部に対して対称になるように
互いに平行な２つの溝を形成する溝形成工程とを含むこ
とを特徴とする。このようにすると、製造過程におい
て、ｎ型ＩｎＰ層を形成することなく、光変調器付半導
体レーザダイオードを作製することができる。
ザダイオードの製造方法、ＩｎＰ基板上に、一端から他
端に至る帯状に形成されたメサ部を備え、上記一端側の
レーザ発振部と上記他端側の光変調器部とがアイソレー
ション部により分離されてなる光変調器付半導体レーザ
ダイオードの製造方法において、上記ＩｎＰ基板上に上
記活性層を含む半導体層を形成し、上記メサ部に対応し
て上記アイソレーション部で上記レーザ発振部及び上記
光変調器部より幅が広くなるようにマスクを形成して該
マスクの両側の半導体層を除去することにより、上記ア
イソレーション部のメサ部の幅が上記レーザ発振部及び
上記光変調器部の幅より広いメサ部を形成するエッチン
グ工程と、上記マスクを選択成長マスクとして上記メサ
部の両側に高抵抗ＩｎＰ層を成長させ、該高抵抗ＩｎＰ
層上にｎ型ＩｎＰ層を成長させる成長工程と、上記レー
ザ発振部及び光変調器部における上記メサ部の幅より広
くかつ上記アイソレーション部における上記メサ部の幅
より狭い間隔で、上記メサ部に対して対称になるように
互いに平行な２つの溝を形成する溝形成工程とを含むこ
とを特徴とする。このようにすると、製造過程におい
て、ｎ型ＩｎＰ層を形成することなく、光変調器付半導
体レーザダイオードを作製することができる。
【００２３】さらに、本発明に係る第３の光変調器付半
導体レーザダイオードの製造方法は、ＩｎＰ基板上に、
一端から他端に至る帯状に形成されたメサ部を備え、上
記一端側のレーザ発振部と上記他端側の光変調器部とが
アイソレーション部により分離されてなる光変調器付半
導体レーザダイオードの製造方法において、上記メサ部
上に設けられた、上記アイソレーション部において上記
レーザ発振部及び上記光変調器部より幅の広い部分を有
するマスクを選択成長マスクとして上記メサ部の両側に
高抵抗ＩｎＰ層を成長させ、該高抵抗ＩｎＰ層上にｎ型
ＩｎＰ層を成長させる成長工程と、上記アイソレーショ
ン部におけるｎ型ＩｎＰ層を除去する除去工程とを含む
ことを特徴とする。このようにすると、アイソレーショ
ン部において上記ｎ型ＩｎＰ層を上記メサ部に接しない
ように成長させることができ、上記除去工程におけるア
イソレーション部におけるｎ型ＩｎＰ層の残存量を極め
て少なくできる。
導体レーザダイオードの製造方法は、ＩｎＰ基板上に、
一端から他端に至る帯状に形成されたメサ部を備え、上
記一端側のレーザ発振部と上記他端側の光変調器部とが
アイソレーション部により分離されてなる光変調器付半
導体レーザダイオードの製造方法において、上記メサ部
上に設けられた、上記アイソレーション部において上記
レーザ発振部及び上記光変調器部より幅の広い部分を有
するマスクを選択成長マスクとして上記メサ部の両側に
高抵抗ＩｎＰ層を成長させ、該高抵抗ＩｎＰ層上にｎ型
ＩｎＰ層を成長させる成長工程と、上記アイソレーショ
ン部におけるｎ型ＩｎＰ層を除去する除去工程とを含む
ことを特徴とする。このようにすると、アイソレーショ
ン部において上記ｎ型ＩｎＰ層を上記メサ部に接しない
ように成長させることができ、上記除去工程におけるア
イソレーション部におけるｎ型ＩｎＰ層の残存量を極め
て少なくできる。
【００２４】また、本発明に係る第３の光変調器付半導
体レーザダイオードの製造方法においては、アイソレー
ション部におけるｎ型ＩｎＰ層の残存量をより少なくす
るために、上記成長工程において、上記アイソレーショ
ン部に幅の広い部分を複数箇所設けたマスクを選択成長
マスクとして用いてもよい。
体レーザダイオードの製造方法においては、アイソレー
ション部におけるｎ型ＩｎＰ層の残存量をより少なくす
るために、上記成長工程において、上記アイソレーショ
ン部に幅の広い部分を複数箇所設けたマスクを選択成長
マスクとして用いてもよい。
【００２５】また、本発明に係る第４の光変調器付半導
体レーザダイオードの製造方法は、ＩｎＰ基板上に、一
端から他端に至る帯状に形成されたメサ部を備え、上記
一端側のレーザ発振部と上記他端側の光変調器部とがア
イソレーション部により分離されてなる光変調器付半導
体レーザダイオードの製造方法において、上記ＩｎＰ基
板上に上記活性層を含む半導体層を形成し、上記メサ部
に対応してマスクを形成して該マスクの両側の半導体層
を上記アイソレーション部において上記レーザ発振部及
び上記光変調器部より浅く除去することにより上記メサ
部を形成するエッチング工程と、上記マスクを選択成長
マスクとして高抵抗ＩｎＰ層を上記アイソレーション部
において上記選択成長マスクの下端に接するまで成長さ
せた後、さらに該高抵抗ＩｎＰ層上にｎ型ＩｎＰ層を成
長させる成長工程と、上記アイソレーション部のｎ型Ｉ
ｎＰ層を除去する除去工程とを含むことを特徴とする。
このようにすると、アイソレーション部において上記ｎ
型ＩｎＰ層を上記メサ部に接しないように成長させるこ
とができ、上記除去工程におけるアイソレーション部に
おけるｎ型ＩｎＰ層の残存量を極めて少なくできる。
体レーザダイオードの製造方法は、ＩｎＰ基板上に、一
端から他端に至る帯状に形成されたメサ部を備え、上記
一端側のレーザ発振部と上記他端側の光変調器部とがア
イソレーション部により分離されてなる光変調器付半導
体レーザダイオードの製造方法において、上記ＩｎＰ基
板上に上記活性層を含む半導体層を形成し、上記メサ部
に対応してマスクを形成して該マスクの両側の半導体層
を上記アイソレーション部において上記レーザ発振部及
び上記光変調器部より浅く除去することにより上記メサ
部を形成するエッチング工程と、上記マスクを選択成長
マスクとして高抵抗ＩｎＰ層を上記アイソレーション部
において上記選択成長マスクの下端に接するまで成長さ
せた後、さらに該高抵抗ＩｎＰ層上にｎ型ＩｎＰ層を成
長させる成長工程と、上記アイソレーション部のｎ型Ｉ
ｎＰ層を除去する除去工程とを含むことを特徴とする。
このようにすると、アイソレーション部において上記ｎ
型ＩｎＰ層を上記メサ部に接しないように成長させるこ
とができ、上記除去工程におけるアイソレーション部に
おけるｎ型ＩｎＰ層の残存量を極めて少なくできる。
【００２６】また、本発明に係る第５の光変調器付半導
体レーザダイオードの製造方法は、ＩｎＰ基板上に、一
端から他端に至る帯状に形成されたメサ部を備え、上記
一端側のレーザ発振部と上記他端側の光変調器部とがア
イソレーション部により分離されてなる光変調器付半導
体レーザダイオードの製造方法において、上記メサ部上
に設けられた選択成長マスクと、上記アイソレーション
部に該選択成長マスクの両側に所定の間隔を隔てて設け
られた成長膜厚増大マスクとを用いて上記メサ部の両側
に高抵抗ＩｎＰ層を成長させた後、さらに該高抵抗Ｉｎ
Ｐ層上にｎ型ＩｎＰ層を成長させる成長工程と、上記ア
イソレーション部のｎ型ＩｎＰ層を除去する除去工程と
を含むことを特徴とする。このようにすると、アイソレ
ーション部において上記ｎ型ＩｎＰ層を上記メサ部に接
しないように成長させることができ、上記除去工程にお
けるアイソレーション部におけるｎ型ＩｎＰ層の残存量
を極めて少なくできる。
体レーザダイオードの製造方法は、ＩｎＰ基板上に、一
端から他端に至る帯状に形成されたメサ部を備え、上記
一端側のレーザ発振部と上記他端側の光変調器部とがア
イソレーション部により分離されてなる光変調器付半導
体レーザダイオードの製造方法において、上記メサ部上
に設けられた選択成長マスクと、上記アイソレーション
部に該選択成長マスクの両側に所定の間隔を隔てて設け
られた成長膜厚増大マスクとを用いて上記メサ部の両側
に高抵抗ＩｎＰ層を成長させた後、さらに該高抵抗Ｉｎ
Ｐ層上にｎ型ＩｎＰ層を成長させる成長工程と、上記ア
イソレーション部のｎ型ＩｎＰ層を除去する除去工程と
を含むことを特徴とする。このようにすると、アイソレ
ーション部において上記ｎ型ＩｎＰ層を上記メサ部に接
しないように成長させることができ、上記除去工程にお
けるアイソレーション部におけるｎ型ＩｎＰ層の残存量
を極めて少なくできる。
【００２７】
【発明の実施の形態】以下、図面を参照して本発明に係
る各実施の形態について説明する。 実施の形態１．図１、図２に本発明の第１の実施例にお
ける光変調器付半導体レーザダイオードを示す。図１は
斜視図、図２は図１におけるＡ−Ａ’断面図である。本
実施の形態１の光変調器付半導体レーザダイオードは、
図1に示すように基板１に対して垂直な側面をもつメサ
５を形成し、かつ該メサ５の深さがアイソレーション部
１０２で深く、レーザ発振部１０３と変調器部１０１で
浅くすることにより、埋込層を成長させる面のアイソレ
ーション部１０２に凹部２０１を形成している。このよ
うに構成したことにより、アイソレーションメサ部１０
２にｎ型ＩｎＰ層６２が残存していない光変調器付半導
体レーザダイオードを実現している。
る各実施の形態について説明する。 実施の形態１．図１、図２に本発明の第１の実施例にお
ける光変調器付半導体レーザダイオードを示す。図１は
斜視図、図２は図１におけるＡ−Ａ’断面図である。本
実施の形態１の光変調器付半導体レーザダイオードは、
図1に示すように基板１に対して垂直な側面をもつメサ
５を形成し、かつ該メサ５の深さがアイソレーション部
１０２で深く、レーザ発振部１０３と変調器部１０１で
浅くすることにより、埋込層を成長させる面のアイソレ
ーション部１０２に凹部２０１を形成している。このよ
うに構成したことにより、アイソレーションメサ部１０
２にｎ型ＩｎＰ層６２が残存していない光変調器付半導
体レーザダイオードを実現している。
【００２８】以下、実施の形態１の光変調器付半導体レ
ーザダイオードの製造方法を、図３〜図１１に示すプロ
セスフローを用いて詳細に説明する。尚、図において、
図１、図２と同一のものには同一の符号を付して示して
いる。本製造方法ではまず、図３に示すように、ＩｎＰ
基板上１上に、レーザ発振部１０３の活性層２、変調器
部の吸収層３を含む所定の結晶層をエピタキシャル成長
した後、約２μｍ幅のＳｉＯ2等からなる絶縁膜４をマ
スクにして、ＣＨ4−Ｈ 2系ガスを用いたドライエッチン
グにより、活性層２と吸収層３を含むメサ５を形成す
る。この際、アイソレーション部１０２におけるメサ深
さ（高さ）は、その他の領域よりも０．５μｍ程度深く
なるように凹部２０１を形成する。
ーザダイオードの製造方法を、図３〜図１１に示すプロ
セスフローを用いて詳細に説明する。尚、図において、
図１、図２と同一のものには同一の符号を付して示して
いる。本製造方法ではまず、図３に示すように、ＩｎＰ
基板上１上に、レーザ発振部１０３の活性層２、変調器
部の吸収層３を含む所定の結晶層をエピタキシャル成長
した後、約２μｍ幅のＳｉＯ2等からなる絶縁膜４をマ
スクにして、ＣＨ4−Ｈ 2系ガスを用いたドライエッチン
グにより、活性層２と吸収層３を含むメサ５を形成す
る。この際、アイソレーション部１０２におけるメサ深
さ（高さ）は、その他の領域よりも０．５μｍ程度深く
なるように凹部２０１を形成する。
【００２９】ドライエッチングで形成したメサ５の縦断
面形状は、従来のウェツトエッチングでメサを形成した
時のなだらかなすそが広がった形状とは異なり基板に対
してほぼ垂直な側壁を持つ矩形となる。尚、ＳｉＯ2膜
４の幅が約２μｍ、メサ５の深さが約４μｍの時、活性
層２あるいは吸収層３の幅は約１．３μｍになる。次
に、図４に示すように、メサ５形成に用いたＳｉＯ2膜
４を選択成長マスクとして用いて、メサ５の側面に、電
流ブロック層６として、高抵抗ＩｎＰ層６１とｎ型Ｉｎ
Ｐ層６２を、ＭＯＣＶＤ法により連続して埋め込み成長
する。
面形状は、従来のウェツトエッチングでメサを形成した
時のなだらかなすそが広がった形状とは異なり基板に対
してほぼ垂直な側壁を持つ矩形となる。尚、ＳｉＯ2膜
４の幅が約２μｍ、メサ５の深さが約４μｍの時、活性
層２あるいは吸収層３の幅は約１．３μｍになる。次
に、図４に示すように、メサ５形成に用いたＳｉＯ2膜
４を選択成長マスクとして用いて、メサ５の側面に、電
流ブロック層６として、高抵抗ＩｎＰ層６１とｎ型Ｉｎ
Ｐ層６２を、ＭＯＣＶＤ法により連続して埋め込み成長
する。
【００３０】ここで、ドライエッチングで形成した矩形
のメサを選択成長マスクを用いてＭＯＣＶＤ法で埋め込
み成長する場合の成長過程と埋め込み形状について、図
１２〜図１４を用いて説明する。まず、図１２に示すよ
うに、メサ側壁に平行な（１１０）面が成長表面からな
くなるまでの成長過程１があり、次に、図１３に示すよ
うに、（１１１）Ｂ面上の成長がメサ５の頂上に到達す
るまでの成長過程２が続き、しかる後に、図１４に示す
ような、（３１１）面上と（００１）面上に成長する成
長過程３が続く。なお、メサ側壁にＭＯＣＶＤで結晶成
長を行うには、成長中にＨＣｌを添加する必要があり、
添加するＨＣｌ流量により、成長過程１における（１１
０）面の成長速度、ひいては、（１１１）Ｂ面の長さを
制御することができる。すなわち、添加するＨＣｌ流量
を減らすことにより、成長過程１における（００１）真
上の成長速度に比べて（１１０）面上の相対的な成長速
度を早くすることができるので、（１１１）Ｂ面の長さ
を長くすることができる。
のメサを選択成長マスクを用いてＭＯＣＶＤ法で埋め込
み成長する場合の成長過程と埋め込み形状について、図
１２〜図１４を用いて説明する。まず、図１２に示すよ
うに、メサ側壁に平行な（１１０）面が成長表面からな
くなるまでの成長過程１があり、次に、図１３に示すよ
うに、（１１１）Ｂ面上の成長がメサ５の頂上に到達す
るまでの成長過程２が続き、しかる後に、図１４に示す
ような、（３１１）面上と（００１）面上に成長する成
長過程３が続く。なお、メサ側壁にＭＯＣＶＤで結晶成
長を行うには、成長中にＨＣｌを添加する必要があり、
添加するＨＣｌ流量により、成長過程１における（１１
０）面の成長速度、ひいては、（１１１）Ｂ面の長さを
制御することができる。すなわち、添加するＨＣｌ流量
を減らすことにより、成長過程１における（００１）真
上の成長速度に比べて（１１０）面上の相対的な成長速
度を早くすることができるので、（１１１）Ｂ面の長さ
を長くすることができる。
【００３１】従来例で説明したように、ｎ型ＩｎＰ層６
２を高抵抗ＩｎＰ層６１のドーパントであるＦｅとｐ型
ＩｎＰクラッド層７のドーパントであるＺｎの相互拡散
を防ぐための層として有効に機能させるためには、ｎ型
ＩｎＰ層６２がメサ５の頂上と接触して、かつ、メサ５
近傍においてもｎ型ＩｎＰ層６２がメサ５から離れたと
ころと同程度に厚く成長させることが望ましい。このた
めには、成長過程１、２で高抵抗ＩｎＰ層６１を成長さ
せ、成長過程３に入ると同時に、ｎ型ＩｎＰ層６２を成
長するように層厚を設定する必要がある。
２を高抵抗ＩｎＰ層６１のドーパントであるＦｅとｐ型
ＩｎＰクラッド層７のドーパントであるＺｎの相互拡散
を防ぐための層として有効に機能させるためには、ｎ型
ＩｎＰ層６２がメサ５の頂上と接触して、かつ、メサ５
近傍においてもｎ型ＩｎＰ層６２がメサ５から離れたと
ころと同程度に厚く成長させることが望ましい。このた
めには、成長過程１、２で高抵抗ＩｎＰ層６１を成長さ
せ、成長過程３に入ると同時に、ｎ型ＩｎＰ層６２を成
長するように層厚を設定する必要がある。
【００３２】実験結果によると、メサ深さが４μｍ程度
の場合、高抵抗ＩｎＰ層６１が２〜３μｍ、ｎ型ＩｎＰ
層６２が約１．０μｍの範囲で、所望の埋め込み形状、
言い換えればｎ型ＩｎＰ層６２がメサ５の頂上に接触し
て、かつ、メサ５近傍においても厚い埋め込み形状を得
ることができる。このように成長させた本実施の形態１
における、図４のアイソレーション部１０２の断面を、
図５に示す。上述のように、レーザ発振部１０３および
変調器部１０１においてｎ型ＩｎＰ層６２がメサ頂上に
接して、かつ、十分な厚みをもつような層厚に設定した
場合、アイソレーション部においては、図５に示すよう
に、ｎ型ＩｎＰ層６２はメサ５から離れて形成される。
これは、レーザ発振部１０３や変調器部１０１よりもア
イソレーション部１０２のメサ深さを深くしていること
によるもので、アイソレーション部１０２においては、
成長過程２でｎ型ＩｎＰ層６２が成長されるからであ
る。
の場合、高抵抗ＩｎＰ層６１が２〜３μｍ、ｎ型ＩｎＰ
層６２が約１．０μｍの範囲で、所望の埋め込み形状、
言い換えればｎ型ＩｎＰ層６２がメサ５の頂上に接触し
て、かつ、メサ５近傍においても厚い埋め込み形状を得
ることができる。このように成長させた本実施の形態１
における、図４のアイソレーション部１０２の断面を、
図５に示す。上述のように、レーザ発振部１０３および
変調器部１０１においてｎ型ＩｎＰ層６２がメサ頂上に
接して、かつ、十分な厚みをもつような層厚に設定した
場合、アイソレーション部においては、図５に示すよう
に、ｎ型ＩｎＰ層６２はメサ５から離れて形成される。
これは、レーザ発振部１０３や変調器部１０１よりもア
イソレーション部１０２のメサ深さを深くしていること
によるもので、アイソレーション部１０２においては、
成長過程２でｎ型ＩｎＰ層６２が成長されるからであ
る。
【００３３】次に、図６、図７に示すように、アイソレ
ーション部１０２において、ｎ型ＩｎＰ層６２の表面か
ら所定の深さまでドライエッチングすることによって、
アイソレーション部１０２のｎ型ＩｎＰ層６２を除去す
る。このとき、本発明においては、アイソレーション部
１０２のｎ型ＩｎＰ層６２はメサ５から離れているた
め、従来のように、メサ５近傍でｎ型ＩｎＰ層６２が残
存することはない。また、先に説明したように、ブロッ
ク層６の埋め込み成長時に添加するＨＣｌ流量を減らす
ことにより、（１１１）Ｂ面の長さを長くでき、ひいて
は、アイソレーション部１０２のメサ５とｎ型ＩｎＰ層
６２との距離を離すことができるので、ｎ型ＩｎＰ層６
２を後工程で形成されるプロセスメサ溝９の幅５〜７μ
ｍよりも外側に離すことができれば、アイソレーション
部１０２のｎ型ＩｎＰ層６２をエッチング除去する工程
そのものをなくすことができ、工程の簡素化と安定化に
大きく貢献できる。
ーション部１０２において、ｎ型ＩｎＰ層６２の表面か
ら所定の深さまでドライエッチングすることによって、
アイソレーション部１０２のｎ型ＩｎＰ層６２を除去す
る。このとき、本発明においては、アイソレーション部
１０２のｎ型ＩｎＰ層６２はメサ５から離れているた
め、従来のように、メサ５近傍でｎ型ＩｎＰ層６２が残
存することはない。また、先に説明したように、ブロッ
ク層６の埋め込み成長時に添加するＨＣｌ流量を減らす
ことにより、（１１１）Ｂ面の長さを長くでき、ひいて
は、アイソレーション部１０２のメサ５とｎ型ＩｎＰ層
６２との距離を離すことができるので、ｎ型ＩｎＰ層６
２を後工程で形成されるプロセスメサ溝９の幅５〜７μ
ｍよりも外側に離すことができれば、アイソレーション
部１０２のｎ型ＩｎＰ層６２をエッチング除去する工程
そのものをなくすことができ、工程の簡素化と安定化に
大きく貢献できる。
【００３４】これ以降のプロセスフローは、基本的に従
来例と同じである。すなわち、図８、図９に示すよう
に、ウエハ全面にｐ型ＩｎＰクラッド層７、ｐ型ＩｎＧ
ａＡｓコンタクト層８を成長し、次に、図１０、図１１
に示すように、アイソレーション部１０２のｐ型ＩｎＧ
ａＡｓコンタクト層８をエッチング除去し、最後に、図
１に示すように、５〜７μｍ幅のプロセスメサ溝９を設
けて、実施の形態１の光変調器付半導体レーザダイオー
ドが完成する。完成した素子のアイソレーション部１０
２の断面は、図２のようになっており、ｎ型ＩｎＰ層６
２が完全に除去できている。
来例と同じである。すなわち、図８、図９に示すよう
に、ウエハ全面にｐ型ＩｎＰクラッド層７、ｐ型ＩｎＧ
ａＡｓコンタクト層８を成長し、次に、図１０、図１１
に示すように、アイソレーション部１０２のｐ型ＩｎＧ
ａＡｓコンタクト層８をエッチング除去し、最後に、図
１に示すように、５〜７μｍ幅のプロセスメサ溝９を設
けて、実施の形態１の光変調器付半導体レーザダイオー
ドが完成する。完成した素子のアイソレーション部１０
２の断面は、図２のようになっており、ｎ型ＩｎＰ層６
２が完全に除去できている。
【００３５】以上のように、本実施の形態１によれば、
アイソレーション部１０２のｎ型ＩｎＰ層６２を完全に
除去できるので、十数Ω以上の分離抵抗を安定して得る
ことができ、高周波特性の良好で高速動作可能な素子
を、高歩留まりで製造することができる。また、本実施
の形態１によれば、アイソレーション部１０２のｎ型Ｉ
ｎＰ層６２をエッチング除去する工程そのものをなくす
ことが可能となるので、工程の簡素化とプロセスの安定
化、ひいては、歩留まりの向上が可能となる。
アイソレーション部１０２のｎ型ＩｎＰ層６２を完全に
除去できるので、十数Ω以上の分離抵抗を安定して得る
ことができ、高周波特性の良好で高速動作可能な素子
を、高歩留まりで製造することができる。また、本実施
の形態１によれば、アイソレーション部１０２のｎ型Ｉ
ｎＰ層６２をエッチング除去する工程そのものをなくす
ことが可能となるので、工程の簡素化とプロセスの安定
化、ひいては、歩留まりの向上が可能となる。
【００３６】実施の形態２．次に、本発明に係る実施の
形態２の光変調器付半導体レーザダイオードについて説
明する。図１５は実施の形態２の光変調器付半導体レー
ザダイオードを示す斜視図であり、図１６は図１５にお
けるＢ−Ｂ’線についての断面図である。本実施の形態
２の光変調器付半導体レーザダイオードは、アイソレー
ション部１０２の活性層または吸収層の幅が、レーザ発
振部１０３の活性層２または変調器部１０１の吸収層２
の幅よりも広くなっていて、かつ、アイソレーション部
１０２におけるメサ５ａにｎ型ＩｎＰ層６２が残存して
いない構造を有する。
形態２の光変調器付半導体レーザダイオードについて説
明する。図１５は実施の形態２の光変調器付半導体レー
ザダイオードを示す斜視図であり、図１６は図１５にお
けるＢ−Ｂ’線についての断面図である。本実施の形態
２の光変調器付半導体レーザダイオードは、アイソレー
ション部１０２の活性層または吸収層の幅が、レーザ発
振部１０３の活性層２または変調器部１０１の吸収層２
の幅よりも広くなっていて、かつ、アイソレーション部
１０２におけるメサ５ａにｎ型ＩｎＰ層６２が残存して
いない構造を有する。
【００３７】以下、実施の形態２の光変調器付半導体レ
ーザダイオードの製造方法を、図１５〜図２３を参照し
ながら説明する。尚、実施の形態２で示す図において、
実施の形態１の説明に用いた図と同様のものには同様の
符号を付して示している。
ーザダイオードの製造方法を、図１５〜図２３を参照し
ながら説明する。尚、実施の形態２で示す図において、
実施の形態１の説明に用いた図と同様のものには同様の
符号を付して示している。
【００３８】本製造方法では、まず、図１７に示すよう
に、ＩｎＰ基板上１上に、レーザ発振部１０３の活性層
２、変調器部１０１の吸収層３を含む所定の結晶層をエ
ピタキシャル成長した後、ＳｉＯ2等の絶縁膜４ａをエ
ッチングマスクにして、ウェットエッチングにより、活
性層２と吸収層３を含むメサ５ａを形成する。この時の
ＳｉＯ2等の絶縁膜４ａの幅は、レーザ発振部１０３や
変調器部１０１では従来と同じく約６μｍとし、アイソ
レーション部１０２では、メサ５ａの幅が後工程で形成
されるプロセスメサ溝の幅よりも大きくなるように、１
０〜ｌ２μｍにする。
に、ＩｎＰ基板上１上に、レーザ発振部１０３の活性層
２、変調器部１０１の吸収層３を含む所定の結晶層をエ
ピタキシャル成長した後、ＳｉＯ2等の絶縁膜４ａをエ
ッチングマスクにして、ウェットエッチングにより、活
性層２と吸収層３を含むメサ５ａを形成する。この時の
ＳｉＯ2等の絶縁膜４ａの幅は、レーザ発振部１０３や
変調器部１０１では従来と同じく約６μｍとし、アイソ
レーション部１０２では、メサ５ａの幅が後工程で形成
されるプロセスメサ溝の幅よりも大きくなるように、１
０〜ｌ２μｍにする。
【００３９】このＳｉＯ2等の絶縁膜４ａをエッチング
マスクとしてＨＢｒ等を用いてウェットエッチングを行
い、メサ５ａを形成する。この時のメサ５ａの形状は、
従来同様、なだらかなすそ広がり形状となる。メサ深さ
が約４μｍとなるようにエッチングをすると、レーザ発
振部１０３の活性層２や変調器部１０１の吸収層３の幅
は従来と同様、約１．３μｍとなるのに対し、アイソレ
ーション部１０２の吸収層幅は５．５〜７．５μｍと後
工程で形成されるプロセスメサ幅よりも広くなってい
る。
マスクとしてＨＢｒ等を用いてウェットエッチングを行
い、メサ５ａを形成する。この時のメサ５ａの形状は、
従来同様、なだらかなすそ広がり形状となる。メサ深さ
が約４μｍとなるようにエッチングをすると、レーザ発
振部１０３の活性層２や変調器部１０１の吸収層３の幅
は従来と同様、約１．３μｍとなるのに対し、アイソレ
ーション部１０２の吸収層幅は５．５〜７．５μｍと後
工程で形成されるプロセスメサ幅よりも広くなってい
る。
【００４０】次に、図１８に示すように、メサ５ａの形
成に用いたＳｉＯ2膜４ａを選択成長マスクとして用い
て、メサ５ａの側面に、電流ブロック層６として、高抵
抗ＩｎＰ層６１とｎ型ＩｎＰ層６２を、ＭＯＣＶＤ法に
より連続して埋め込み成長する。ここで、図１８のアイ
ソレーション部１０２における断面を、図１９に示す。
図１９に示したように、アイソレーション部１０２にお
いては、メサ５ａの幅が約７．５μｍあり、ｎ型ＩｎＰ
層６２は約７．５μｍ幅のメサ５ａの外側に形成されて
いる。
成に用いたＳｉＯ2膜４ａを選択成長マスクとして用い
て、メサ５ａの側面に、電流ブロック層６として、高抵
抗ＩｎＰ層６１とｎ型ＩｎＰ層６２を、ＭＯＣＶＤ法に
より連続して埋め込み成長する。ここで、図１８のアイ
ソレーション部１０２における断面を、図１９に示す。
図１９に示したように、アイソレーション部１０２にお
いては、メサ５ａの幅が約７．５μｍあり、ｎ型ＩｎＰ
層６２は約７．５μｍ幅のメサ５ａの外側に形成されて
いる。
【００４１】従来の光変調器付半導体レーザダイオード
は、この後に、アイソレーション部１０２を約０．６μ
ｍ程度、ドライエッチングすることによって、アイソレ
ーション部１０２のｎ型ＩｎＰ層６２を除去する工程が
必要である。しかしながら、本実施の形態２において
は、アイソレーション部１０２のｎ型ＩｎＰ層６２は約
７．５μｍ幅のメサ５ａの外側にしか存在しない。一
方、この後のプロセスメサ溝９を５〜７μｍ隔てて形成
されるので、その溝９を形成する工程で形成されるプロ
セスメサの幅は５〜７μｍとなり、アイソレーション部
１０２のメサ５ａの幅よりも狭いので、ドライエッチン
グによってアイソレーション部のｎ型ＩｎＰ層６２を除
去する工程は必要ない。
は、この後に、アイソレーション部１０２を約０．６μ
ｍ程度、ドライエッチングすることによって、アイソレ
ーション部１０２のｎ型ＩｎＰ層６２を除去する工程が
必要である。しかしながら、本実施の形態２において
は、アイソレーション部１０２のｎ型ＩｎＰ層６２は約
７．５μｍ幅のメサ５ａの外側にしか存在しない。一
方、この後のプロセスメサ溝９を５〜７μｍ隔てて形成
されるので、その溝９を形成する工程で形成されるプロ
セスメサの幅は５〜７μｍとなり、アイソレーション部
１０２のメサ５ａの幅よりも狭いので、ドライエッチン
グによってアイソレーション部のｎ型ＩｎＰ層６２を除
去する工程は必要ない。
【００４２】これ以降のプロセスフローは、基本的に従
来例と同じである。すなわち、図２０、図２１に示すよ
うに、ウエハ全面にｐ型ＩｎＰクラツド層７、ｐ型Ｉｎ
Ｐコンタクト層８を成長し、次に、図２２、図２３に示
すように、アイソレーション部のｐ型ＩｎＧａＡｓコン
タクト層８をエッチング除去し、最後に、図１５に示す
ように、５〜７μｍ間隔で互いに平行な２つのプロセス
メサ溝９を設けて、実施の形態２の光変調器付半導体レ
ーザダイオードが完成する。完成した素子のアイソレー
ション部１０２の断面は、図１６のようになっており、
当然のことながら、アイソレーション部にｎ型ＩｎＰ層
６２は存在しない。
来例と同じである。すなわち、図２０、図２１に示すよ
うに、ウエハ全面にｐ型ＩｎＰクラツド層７、ｐ型Ｉｎ
Ｐコンタクト層８を成長し、次に、図２２、図２３に示
すように、アイソレーション部のｐ型ＩｎＧａＡｓコン
タクト層８をエッチング除去し、最後に、図１５に示す
ように、５〜７μｍ間隔で互いに平行な２つのプロセス
メサ溝９を設けて、実施の形態２の光変調器付半導体レ
ーザダイオードが完成する。完成した素子のアイソレー
ション部１０２の断面は、図１６のようになっており、
当然のことながら、アイソレーション部にｎ型ＩｎＰ層
６２は存在しない。
【００４３】以上のように、本実施の形態２によれば、
アイソレーション部１０２のｎ型ＩｎＰ層６２をエッチ
ング除去する工程が必要なくなるので、ウエハプロセス
を簡素化できるうえに、十数Ω以上の分離抵抗を安定し
て得ることができ、ひいては、高周波特性の良好で高速
動作可能な素子を、高歩留まりで製造することができ
る。
アイソレーション部１０２のｎ型ＩｎＰ層６２をエッチ
ング除去する工程が必要なくなるので、ウエハプロセス
を簡素化できるうえに、十数Ω以上の分離抵抗を安定し
て得ることができ、ひいては、高周波特性の良好で高速
動作可能な素子を、高歩留まりで製造することができ
る。
【００４４】実施の形態３．次に、本発明に係る実施の
形態３の光変調器付半導体レーザダイオードの製造方法
について、図２４〜図２８を参照しながら説明する。本
実施の形態３の説明に用いる図において、実施の形態
１，２と同様のものには同様の符号を付して示してい
る。
形態３の光変調器付半導体レーザダイオードの製造方法
について、図２４〜図２８を参照しながら説明する。本
実施の形態３の説明に用いる図において、実施の形態
１，２と同様のものには同様の符号を付して示してい
る。
【００４５】本製造方法では、まず、図２４に示すよう
に、ＩｎＰ基板上１上に、レーザ発振部の活性層２及び
変調器部の吸収層３を含む所定の結晶層をエピタキシャ
ル成長した後、ＳｉＯ2等の絶縁膜４ｂでメサ５ａを形
成するためのエッチングマスクを形成する。本実施の形
態３では、この際、ＳｉＯ2等の絶縁膜４ｂの形状に工
夫をしている。すなわち、変調器部およびレーザ発振部
の絶縁膜４ｂの幅は、従来と同じく、約６μｍである
が、アイソレーション部における絶縁膜４ｂの幅は、十
数μｍと広くし、かつその長さ（レーザ発振部又は変調
器部における光の進行方向の長さをいい、この長さを言
う場合は、長さＸという。）が数μｍと幅に比べて狭く
しておく。
に、ＩｎＰ基板上１上に、レーザ発振部の活性層２及び
変調器部の吸収層３を含む所定の結晶層をエピタキシャ
ル成長した後、ＳｉＯ2等の絶縁膜４ｂでメサ５ａを形
成するためのエッチングマスクを形成する。本実施の形
態３では、この際、ＳｉＯ2等の絶縁膜４ｂの形状に工
夫をしている。すなわち、変調器部およびレーザ発振部
の絶縁膜４ｂの幅は、従来と同じく、約６μｍである
が、アイソレーション部における絶縁膜４ｂの幅は、十
数μｍと広くし、かつその長さ（レーザ発振部又は変調
器部における光の進行方向の長さをいい、この長さを言
う場合は、長さＸという。）が数μｍと幅に比べて狭く
しておく。
【００４６】このように形成したマスクを用いてウェッ
トエッチングによりメサ形成すると、アイソレーション
部の絶縁膜幅が広くなっている部分はサイドエッチング
が三方向から進む。この時、アイソレーション部の絶縁
膜の長さＸを［サイドエッチ量×２］に設定しておけ
ば、該絶縁膜の下は結晶がエッチオフ（エッチングによ
り除去）され、図２４に示すように該絶縁膜が細長いひ
さし状になる。なお、レーザ発振部と変調器部のメサ５
ａの形状は、従来と同様、なだらかなすそ広がりの形状
となり、メサ５ａの深さが約４μｍの時、活性層２ある
いは吸収層３の幅は約１．３μｍになる。
トエッチングによりメサ形成すると、アイソレーション
部の絶縁膜幅が広くなっている部分はサイドエッチング
が三方向から進む。この時、アイソレーション部の絶縁
膜の長さＸを［サイドエッチ量×２］に設定しておけ
ば、該絶縁膜の下は結晶がエッチオフ（エッチングによ
り除去）され、図２４に示すように該絶縁膜が細長いひ
さし状になる。なお、レーザ発振部と変調器部のメサ５
ａの形状は、従来と同様、なだらかなすそ広がりの形状
となり、メサ５ａの深さが約４μｍの時、活性層２ある
いは吸収層３の幅は約１．３μｍになる。
【００４７】次に、図２５に示すように、メサ５ａの形
成に用いたＳｉＯ2膜４ｂを選択成長マスクとして用い
て、メサ５ａの側面に、電流ブロック層６として、高抵
抗ＩｎＰ層６１とｎ型ＩｎＰ層６２を、ＭＯＣＶＤ法に
より連続して埋め込み成長する。この時、レーザ発振部
および変調器部の電流ブロック層６の埋め込み層の断面
形状は、図２５の変調器部の端面に表した形状のように
従来と同じ形状になるが、アイソレーション部の断面形
状は、図２６に示すように、電流ブロック層を成長させ
る時に昇温することにより絶縁膜４ｂのひさしが垂れ下
がるので、高抵抗ＩｎＰ層６１がＩｎＰ基板１側から成
長していって絶縁膜４ｂの垂れ下がったひさしに到達す
ると、ひさしの下には結晶成長するための材料ガスが供
給されなくなるので、ひさし下の成長は停止する。そし
て、ひさし下の成長が停止した後にｎ型ＩｎＰ層６２を
成長させることにより、ｎ型ＩｎＰ層６２がメサ５ａか
ら離れた形状に埋め込むことができる。
成に用いたＳｉＯ2膜４ｂを選択成長マスクとして用い
て、メサ５ａの側面に、電流ブロック層６として、高抵
抗ＩｎＰ層６１とｎ型ＩｎＰ層６２を、ＭＯＣＶＤ法に
より連続して埋め込み成長する。この時、レーザ発振部
および変調器部の電流ブロック層６の埋め込み層の断面
形状は、図２５の変調器部の端面に表した形状のように
従来と同じ形状になるが、アイソレーション部の断面形
状は、図２６に示すように、電流ブロック層を成長させ
る時に昇温することにより絶縁膜４ｂのひさしが垂れ下
がるので、高抵抗ＩｎＰ層６１がＩｎＰ基板１側から成
長していって絶縁膜４ｂの垂れ下がったひさしに到達す
ると、ひさしの下には結晶成長するための材料ガスが供
給されなくなるので、ひさし下の成長は停止する。そし
て、ひさし下の成長が停止した後にｎ型ＩｎＰ層６２を
成長させることにより、ｎ型ＩｎＰ層６２がメサ５ａか
ら離れた形状に埋め込むことができる。
【００４８】次に、図２７、図２８に示すように、アイ
ソレーション部に相当する位置を約０．６μｍドライエ
ッチングすることによって、アイソレーション部のｎ型
ＩｎＰ層６２を除去する。このとき、本実施の形態３に
おいては、アイソレーション部のｎ型ＩｎＰ層６２はメ
サ５ａから離れているため、従来のように、メサ５ａ近
傍でｎ型ＩｎＰ層６２が残存することはない。また、選
択成長マスクとして用いる絶縁膜４ｂのアイソレーショ
ン部のひさしめ長さをこの後工程で形成されるプロセス
メサ幅５〜７μｍよりも広くするようにすれば、ｎ型Ｉ
ｎＰ層６２はプロセスメサよりも外側にしか存在しない
ようにできるので、アイソレーション部のｎ型ＩｎＰ層
６２をエッチング除去する工程そのものをなくすことが
でき、工程の簡素化と安定化に大きく貢献できさらに好
ましい。
ソレーション部に相当する位置を約０．６μｍドライエ
ッチングすることによって、アイソレーション部のｎ型
ＩｎＰ層６２を除去する。このとき、本実施の形態３に
おいては、アイソレーション部のｎ型ＩｎＰ層６２はメ
サ５ａから離れているため、従来のように、メサ５ａ近
傍でｎ型ＩｎＰ層６２が残存することはない。また、選
択成長マスクとして用いる絶縁膜４ｂのアイソレーショ
ン部のひさしめ長さをこの後工程で形成されるプロセス
メサ幅５〜７μｍよりも広くするようにすれば、ｎ型Ｉ
ｎＰ層６２はプロセスメサよりも外側にしか存在しない
ようにできるので、アイソレーション部のｎ型ＩｎＰ層
６２をエッチング除去する工程そのものをなくすことが
でき、工程の簡素化と安定化に大きく貢献できさらに好
ましい。
【００４９】これ以降のプロセスフローは、基本的に従
来例と同じである。すなわち、ウエハ全面にｐ型ＩｎＰ
クラッド層、ｐ型ＩｎＧａＡｓコンタクト層を成長し、
次にアイソレーション部のｐＩｎＧａＡｓコンタクト層
をエッチング除去し、最後に、５〜７μｍ幅のプロセス
メサ溝を設けて、実施の形態３の光変調器付半導体レー
ザダイオードが完成する。
来例と同じである。すなわち、ウエハ全面にｐ型ＩｎＰ
クラッド層、ｐ型ＩｎＧａＡｓコンタクト層を成長し、
次にアイソレーション部のｐＩｎＧａＡｓコンタクト層
をエッチング除去し、最後に、５〜７μｍ幅のプロセス
メサ溝を設けて、実施の形態３の光変調器付半導体レー
ザダイオードが完成する。
【００５０】以上のように、本実施の形態３によれば、
アイソレーション部の選択成長マスクの形状を上述のよ
うに工夫することにより、簡単な方法で、ｎ型ＩｎＰ層
をメサから離すことができ、その後のアイソレーション
部のｎ型ＩｎＰ層を除去する工程で、メサ近傍でｎ型Ｉ
ｎＰ層が残存をなくすことができ、十数Ω以上の分離抵
抗を安定して得ることができる。その結果、高周波特性
の良好で高速動作可能な素子を高歩留まりで得ることが
できる。また、アイソレーション部の選択成長マスクの
ひさしの幅をプロセスメサ幅よりも広くして、メサの両
脇のｎ型ＩｎＰ層の間の距離をプロセスメサ幅よりも広
くすることにより、アイソレーション部のｎ型ＩｎＰ層
６２をエッチング除去する工程を無くすことができるの
で、工程の簡素化とプロセスの安定化に大きく貢献する
ことができる。
アイソレーション部の選択成長マスクの形状を上述のよ
うに工夫することにより、簡単な方法で、ｎ型ＩｎＰ層
をメサから離すことができ、その後のアイソレーション
部のｎ型ＩｎＰ層を除去する工程で、メサ近傍でｎ型Ｉ
ｎＰ層が残存をなくすことができ、十数Ω以上の分離抵
抗を安定して得ることができる。その結果、高周波特性
の良好で高速動作可能な素子を高歩留まりで得ることが
できる。また、アイソレーション部の選択成長マスクの
ひさしの幅をプロセスメサ幅よりも広くして、メサの両
脇のｎ型ＩｎＰ層の間の距離をプロセスメサ幅よりも広
くすることにより、アイソレーション部のｎ型ＩｎＰ層
６２をエッチング除去する工程を無くすことができるの
で、工程の簡素化とプロセスの安定化に大きく貢献する
ことができる。
【００５１】実施の形態４．次に、図２９〜図３１を参
照しながら、本発明に係る実施の形態４の光変調器付半
導体レーザダイオードの製造方法について説明する。図
２９〜図３１において、既出の図と同一のものには同様
の符号を付して示している。本実施の形態４は、実施の
形態３における絶縁膜４ｂの細長いひさしの数を２本に
した絶縁膜４ｃを用いたものである。従って、本実施の
形態４の光変調器付半導体レーザダイオードは、アイソ
レーション部に導波路方向に２箇所以上、ｎ型ＩｎＰ層
を除去した領域を有するものとなる。以下、実施の形態
４の光変調器付半導体レーザダイオードの製造方法を詳
細に説明する。
照しながら、本発明に係る実施の形態４の光変調器付半
導体レーザダイオードの製造方法について説明する。図
２９〜図３１において、既出の図と同一のものには同様
の符号を付して示している。本実施の形態４は、実施の
形態３における絶縁膜４ｂの細長いひさしの数を２本に
した絶縁膜４ｃを用いたものである。従って、本実施の
形態４の光変調器付半導体レーザダイオードは、アイソ
レーション部に導波路方向に２箇所以上、ｎ型ＩｎＰ層
を除去した領域を有するものとなる。以下、実施の形態
４の光変調器付半導体レーザダイオードの製造方法を詳
細に説明する。
【００５２】本方法においてはまず、図２９に示すよう
に、従来と同様、ＩｎＰ基板上１上に、レーザ発振部の
活性層２、変調器部の吸収層３を含む所定の結晶層をエ
ピタキシャル成長した後、ＳｉＯ2等の絶縁膜４ｃでメ
サ形成用のエッチングマスクを形成し、ウェットエッチ
ングによりメサ形成したところである。絶縁膜４ｃの細
長いひさしに相当する部分の寸法を、実施の形態３と同
様、幅を十数μｍ、長さＸを数μｍの［サイドエッチ量
×２］以下にする。このようにすると、細長いひさしの
数が２本以上においても、ウェットエッチングによるサ
イドエッチを利用して、実施の形態３と同様の形状にメ
サを形成することができる。なお、この図では、絶縁膜
の細長いひさしの数は２本であるが、３本以上でも構わ
ない。
に、従来と同様、ＩｎＰ基板上１上に、レーザ発振部の
活性層２、変調器部の吸収層３を含む所定の結晶層をエ
ピタキシャル成長した後、ＳｉＯ2等の絶縁膜４ｃでメ
サ形成用のエッチングマスクを形成し、ウェットエッチ
ングによりメサ形成したところである。絶縁膜４ｃの細
長いひさしに相当する部分の寸法を、実施の形態３と同
様、幅を十数μｍ、長さＸを数μｍの［サイドエッチ量
×２］以下にする。このようにすると、細長いひさしの
数が２本以上においても、ウェットエッチングによるサ
イドエッチを利用して、実施の形態３と同様の形状にメ
サを形成することができる。なお、この図では、絶縁膜
の細長いひさしの数は２本であるが、３本以上でも構わ
ない。
【００５３】図３０、図３１は、ＳｉＯ2膜からなる絶
縁膜４ｃを選択成長マスクとして用いて、メサ５ａ側面
に、電流ブロック層６として、高抵抗ＩｎＰ層６１とｎ
型ＩｎＰ層６２を、ＭＯＣＶＤ法により連続して埋め込
み成長したところである。本実施の形態４のように、Ｓ
ｉＯ2等の絶縁膜４ｃの細長いひさしが２本以上ある場
合、ブロック層成長時の昇温で細長いひさしのそれぞれ
が垂れ下がるので、アイソレーション部内に、ｎ型Ｉｎ
Ｐ層６２においてメサ５ａから離れている領域がひさし
の数だけ形成される。
縁膜４ｃを選択成長マスクとして用いて、メサ５ａ側面
に、電流ブロック層６として、高抵抗ＩｎＰ層６１とｎ
型ＩｎＰ層６２を、ＭＯＣＶＤ法により連続して埋め込
み成長したところである。本実施の形態４のように、Ｓ
ｉＯ2等の絶縁膜４ｃの細長いひさしが２本以上ある場
合、ブロック層成長時の昇温で細長いひさしのそれぞれ
が垂れ下がるので、アイソレーション部内に、ｎ型Ｉｎ
Ｐ層６２においてメサ５ａから離れている領域がひさし
の数だけ形成される。
【００５４】このように、本実施の形態４は、実施の形
態３と同様の作用効果を有しさらにアイソレーション部
の選択成長マスクの細長いひさしの数を複数にすること
によって、ひさしの長さＸに制限されずにどのようなア
イソレーション幅にも適用することができる。また、ア
イソレーション部の選択成長マスクのひさしの幅をプロ
セスメサ幅よりも広くすることにより、メサの両脇のｎ
型ＩｎＰ層の距離をプロセスメサ幅５〜７μｍよりも広
くすることができれば、アイソレーション部のｎ型Ｉｎ
Ｐ層をエッチング除去する工程が必要なくなるのは、実
施の形態３ど同様である。
態３と同様の作用効果を有しさらにアイソレーション部
の選択成長マスクの細長いひさしの数を複数にすること
によって、ひさしの長さＸに制限されずにどのようなア
イソレーション幅にも適用することができる。また、ア
イソレーション部の選択成長マスクのひさしの幅をプロ
セスメサ幅よりも広くすることにより、メサの両脇のｎ
型ＩｎＰ層の距離をプロセスメサ幅５〜７μｍよりも広
くすることができれば、アイソレーション部のｎ型Ｉｎ
Ｐ層をエッチング除去する工程が必要なくなるのは、実
施の形態３ど同様である。
【００５５】実施の形態５．以下、本発明に係る実施の
形態５の光変調器付半導体レーザダイオードについて、
図３２〜図３６を参照しながら説明する。図３２〜図３
６に於いて、１はｎ型ＩｎＰ基板、２はＩｎＧａＡｓＰ
活性層、３は吸収層、６３は高抵抗ＩｎＰ電流ブロック
層、６４はｎ型ＩｎＰ層、７５はｐ型ＩｎＰクラッド
層、７６はｐ型ＩｎＧａＡｓコンタクト層、７７はＳｉ
Ｏ2等の絶縁膜を示す。本実施の形態５では、ＳｉＯ2絶
縁膜７７からなるマスクの幅は約６μｍとし、活性層幅
は約１．３μｍとする。また、高抵抗ＩｎＰ層電流ブロ
ック層６３のドーパントとしては、例えばＦｅを用いる
ことができる。
形態５の光変調器付半導体レーザダイオードについて、
図３２〜図３６を参照しながら説明する。図３２〜図３
６に於いて、１はｎ型ＩｎＰ基板、２はＩｎＧａＡｓＰ
活性層、３は吸収層、６３は高抵抗ＩｎＰ電流ブロック
層、６４はｎ型ＩｎＰ層、７５はｐ型ＩｎＰクラッド
層、７６はｐ型ＩｎＧａＡｓコンタクト層、７７はＳｉ
Ｏ2等の絶縁膜を示す。本実施の形態５では、ＳｉＯ2絶
縁膜７７からなるマスクの幅は約６μｍとし、活性層幅
は約１．３μｍとする。また、高抵抗ＩｎＰ層電流ブロ
ック層６３のドーパントとしては、例えばＦｅを用いる
ことができる。
【００５６】ここで、本実施の形態５は、ＤＦＢ−レー
ザ発振部、変調器部において図３５に示すように深さ４
μｍ、素子分離部で図３６に示すように深さ３μｍと、
深さの異なるメサを形成した後、高抵抗ＩｎＰ電流ブロ
ック層３を３μｍの厚さに、ｎ型ＩｎＰ層６４を１μｍ
の厚さに、合計４μｍの厚さに成長するようにしたこと
を特徴とし、これにより素子分離部における分離抵抗を
高くしたものである。
ザ発振部、変調器部において図３５に示すように深さ４
μｍ、素子分離部で図３６に示すように深さ３μｍと、
深さの異なるメサを形成した後、高抵抗ＩｎＰ電流ブロ
ック層３を３μｍの厚さに、ｎ型ＩｎＰ層６４を１μｍ
の厚さに、合計４μｍの厚さに成長するようにしたこと
を特徴とし、これにより素子分離部における分離抵抗を
高くしたものである。
【００５７】すなわち、本実施の形態５の光変調器付半
導体レーザダイオードの製造方法では、メサを形成する
ときに、ＤＦＢ−レーザ発振部及び変調器部のみをあら
かじめドライエッチチングにより１μｍエッチングした
後、アイソレーション部を含む全体をウェットエッチン
グで３μｍエッチングすることにより深さの異なるメサ
を形成する。そして、そのメサの両側にまず高抵抗Ｉｎ
Ｐ電流ブロック層３を３μｍの厚さに成長させる。この
ようにすると、図３５に示すように、ＤＦＢ−レーザ発
振部及び変調器部では絶縁膜７７の両側面と高抵抗Ｉｎ
Ｐ電流ブロック層６３の表面との間に隙間ができるのに
対して、アイソレーション部では図３６に示すように絶
縁膜７７の両側面に接するところまで、高抵抗ＩｎＰ電
流ブロック層６３が成長する。
導体レーザダイオードの製造方法では、メサを形成する
ときに、ＤＦＢ−レーザ発振部及び変調器部のみをあら
かじめドライエッチチングにより１μｍエッチングした
後、アイソレーション部を含む全体をウェットエッチン
グで３μｍエッチングすることにより深さの異なるメサ
を形成する。そして、そのメサの両側にまず高抵抗Ｉｎ
Ｐ電流ブロック層３を３μｍの厚さに成長させる。この
ようにすると、図３５に示すように、ＤＦＢ−レーザ発
振部及び変調器部では絶縁膜７７の両側面と高抵抗Ｉｎ
Ｐ電流ブロック層６３の表面との間に隙間ができるのに
対して、アイソレーション部では図３６に示すように絶
縁膜７７の両側面に接するところまで、高抵抗ＩｎＰ電
流ブロック層６３が成長する。
【００５８】このような状態で、ｎ型ＩｎＰ層６４を１
μｍの厚さに成長させると、図３５に示すように、ＤＦ
Ｂ−レーザ発振部及び変調器部ではメサに接するように
ｎ型ＩｎＰ層６４が成長されるのに対して、アイソレー
ション部では図３６に示すように絶縁膜７７の外側にｎ
型ＩｎＰ層６４がメサから離れて成長される。
μｍの厚さに成長させると、図３５に示すように、ＤＦ
Ｂ−レーザ発振部及び変調器部ではメサに接するように
ｎ型ＩｎＰ層６４が成長されるのに対して、アイソレー
ション部では図３６に示すように絶縁膜７７の外側にｎ
型ＩｎＰ層６４がメサから離れて成長される。
【００５９】次に、この状態で、ＳｉＯ2絶縁膜７７を
エッチングマスクとして約１μｍエッチングすることに
より、ＳｉＯ2絶縁膜７７の両側のｎ型ＩｎＰ層６４を
除去する。そして、絶縁膜７７をフッ酸系水溶液で除去
し、全面にｐ型ＩｎＰクラッド層７５を約１．５μｍの
厚さに成長し、ｐ型ＩｎＧａＡコンタクト層７６を約１
μｍの厚さに成長する。
エッチングマスクとして約１μｍエッチングすることに
より、ＳｉＯ2絶縁膜７７の両側のｎ型ＩｎＰ層６４を
除去する。そして、絶縁膜７７をフッ酸系水溶液で除去
し、全面にｐ型ＩｎＰクラッド層７５を約１．５μｍの
厚さに成長し、ｐ型ＩｎＧａＡコンタクト層７６を約１
μｍの厚さに成長する。
【００６０】以上のように構成された変調器付半導体レ
ーザダイオードにおいて、順方向電圧が印加されるＤＦ
Ｂ−レーザ発振部では注入された電子とホールが高抵抗
（Ｆｅドープ）ＩｎＰ層６３とｎ型ＩｎＰ層６４でブロ
ックされるため、高出力動作が可能となる。一方、素子
分離部では低抵抗ｎ型ＩｎＰ６４が除去されているた
め、ＤＦＢ−レーザ発振部と変調器部の間のアイソレー
ション抵抗を高くすることが出来、変調器部に高周波を
印加した場合に問題となるＤＦＢ−レーザ発振部への電
流リークが抑制できる。本実施の形態５では、具体的に
はアイソレーション抵抗値として、１０ｋΩ以上は確保
でき、ｎ型ＩｎＰ層を除去しない場合に比べ５倍以上高
抵抗化が図れる。
ーザダイオードにおいて、順方向電圧が印加されるＤＦ
Ｂ−レーザ発振部では注入された電子とホールが高抵抗
（Ｆｅドープ）ＩｎＰ層６３とｎ型ＩｎＰ層６４でブロ
ックされるため、高出力動作が可能となる。一方、素子
分離部では低抵抗ｎ型ＩｎＰ６４が除去されているた
め、ＤＦＢ−レーザ発振部と変調器部の間のアイソレー
ション抵抗を高くすることが出来、変調器部に高周波を
印加した場合に問題となるＤＦＢ−レーザ発振部への電
流リークが抑制できる。本実施の形態５では、具体的に
はアイソレーション抵抗値として、１０ｋΩ以上は確保
でき、ｎ型ＩｎＰ層を除去しない場合に比べ５倍以上高
抵抗化が図れる。
【００６１】本実施の形態５では、素子分離部のみｎ型
ＩｎＰ層を除去したが、変調器部のｎ型ＩｎＰ層も同様
の方法を用いて除去するようにしても良い。また、メサ
深さと、電流ブロック層の厚み等の具体的な数値は一例
として示したものであり、本発明はこれらの数値に限定
されるものではない。
ＩｎＰ層を除去したが、変調器部のｎ型ＩｎＰ層も同様
の方法を用いて除去するようにしても良い。また、メサ
深さと、電流ブロック層の厚み等の具体的な数値は一例
として示したものであり、本発明はこれらの数値に限定
されるものではない。
【００６２】実施の形態６．以下、本発明に係る実施の
形態６の光変調器付半導体レーザダイオードの製造方法
について説明する。本実施の形態６の製造方法では、ア
イソレーション部において、メサを形成するためのマス
クを兼ねたストライプ状のＳｉＯ2絶縁膜７７の両側に
図３７の平面図に示すように、成長速度を増大させるた
めのマスク７７ａを形成して、高抵抗ＩｎＰ層電流ブロ
ック層６３とｎ型ＩｎＰ層６４を成長させたことを特徴
としている。本実施の形態６の製造方法は、半導体レー
ザダイオードの製造に用いられる、ＭＯＣＶＤ、ＭＢＥ
等の結晶成長法では、結晶成長する領域が狭いほど成長
速度が速くなること（例えばＩＥＥＥ，ＪＯＵＲＮＡＬ
ＯＦ ＱＵＡＮＴＵＭＥＬＥＣＴＲＯＮＩＣＳ．ＶＯ
Ｌ．２９．Ｎ０．６，ＪＵＮＥ１９９３）を利用したも
のである。
形態６の光変調器付半導体レーザダイオードの製造方法
について説明する。本実施の形態６の製造方法では、ア
イソレーション部において、メサを形成するためのマス
クを兼ねたストライプ状のＳｉＯ2絶縁膜７７の両側に
図３７の平面図に示すように、成長速度を増大させるた
めのマスク７７ａを形成して、高抵抗ＩｎＰ層電流ブロ
ック層６３とｎ型ＩｎＰ層６４を成長させたことを特徴
としている。本実施の形態６の製造方法は、半導体レー
ザダイオードの製造に用いられる、ＭＯＣＶＤ、ＭＢＥ
等の結晶成長法では、結晶成長する領域が狭いほど成長
速度が速くなること（例えばＩＥＥＥ，ＪＯＵＲＮＡＬ
ＯＦ ＱＵＡＮＴＵＭＥＬＥＣＴＲＯＮＩＣＳ．ＶＯ
Ｌ．２９．Ｎ０．６，ＪＵＮＥ１９９３）を利用したも
のである。
【００６３】すなわち、本実施の形態６の製造方法にお
いて、アイソレーション部のＳｉＯ 2絶縁膜７７の両側
に膜厚増大用マスク７７ａが形成されているので、図３
８の断面図に示すようにＳｉＯ2絶縁膜７７と膜厚増大
用マスク７７ａの間では、高抵抗ＩｎＰ電流ブロック層
６３が盛り上がるように厚く成長される。この高抵抗Ｉ
ｎＰ電流ブロック層をＳｉＯ2絶縁膜７７と膜厚増大用
マスク７７ａの各側面に接するところまで成長させた
後、ｐ型ＩｎＰ層６４を成長させると図３８に示すよう
にメサ５ｂから離れてｐ型ＩｎＰ層６４が形成される。
いて、アイソレーション部のＳｉＯ 2絶縁膜７７の両側
に膜厚増大用マスク７７ａが形成されているので、図３
８の断面図に示すようにＳｉＯ2絶縁膜７７と膜厚増大
用マスク７７ａの間では、高抵抗ＩｎＰ電流ブロック層
６３が盛り上がるように厚く成長される。この高抵抗Ｉ
ｎＰ電流ブロック層をＳｉＯ2絶縁膜７７と膜厚増大用
マスク７７ａの各側面に接するところまで成長させた
後、ｐ型ＩｎＰ層６４を成長させると図３８に示すよう
にメサ５ｂから離れてｐ型ＩｎＰ層６４が形成される。
【００６４】尚、図３８において点線８０は、膜厚増大
用マスク７７ａを形成しないで、高抵抗ＩｎＰ電流ブロ
ック層６３を成長させた、レーザ発振部及び変調器部の
形状を示している。従って、レーザ発振部及び変調器部
では、高抵抗ＩｎＰ電流ブロック層６３はメサ５ｂに接
するように成長される。
用マスク７７ａを形成しないで、高抵抗ＩｎＰ電流ブロ
ック層６３を成長させた、レーザ発振部及び変調器部の
形状を示している。従って、レーザ発振部及び変調器部
では、高抵抗ＩｎＰ電流ブロック層６３はメサ５ｂに接
するように成長される。
【００６５】その後、実施の形態５と同様にしてｎ型Ｉ
ｎＰ層６４を除去し、さらにＳｉＯ 2マスク７７を除去
した後、ｐ型ＩｎＰクラッド層及びｐ型ＩｎＧａＡｓコ
ンタクト層を成長すると、素子分離部のみｎ型ＩｎＰが
除去された構造の光変調器付半導体レーザダイオードが
作製される。以上のようにしても、実施の形態５と同
様、ＤＦＢ−レーザ発振部と変調器部の間のアイソレー
ション抵抗を高くすることが出来、変調器部に高周波を
印加した場合に問題となるＤＦＢ−レーザ発振部への電
流リークが抑制できる。
ｎＰ層６４を除去し、さらにＳｉＯ 2マスク７７を除去
した後、ｐ型ＩｎＰクラッド層及びｐ型ＩｎＧａＡｓコ
ンタクト層を成長すると、素子分離部のみｎ型ＩｎＰが
除去された構造の光変調器付半導体レーザダイオードが
作製される。以上のようにしても、実施の形態５と同
様、ＤＦＢ−レーザ発振部と変調器部の間のアイソレー
ション抵抗を高くすることが出来、変調器部に高周波を
印加した場合に問題となるＤＦＢ−レーザ発振部への電
流リークが抑制できる。
【００６６】また、本実施の形態６において、マスクの
寸法は、例えば、中央のストライプ部のＳｉＯ2絶縁膜
７７が約６μｍ、中央のＳｉＯ2絶縁膜７７と両側のマ
スク７７ａとの間隔を１０μｍ程度に設定し、両側のマ
スク７７ａの幅は２０から５０μｍに設定する。
寸法は、例えば、中央のストライプ部のＳｉＯ2絶縁膜
７７が約６μｍ、中央のＳｉＯ2絶縁膜７７と両側のマ
スク７７ａとの間隔を１０μｍ程度に設定し、両側のマ
スク７７ａの幅は２０から５０μｍに設定する。
【００６７】
【発明の効果】以上、詳細に説明したように、本発明に
係る第１の光変調器付半導体レーザダイオードは、上記
高抵抗ＩｎＰ層は、上記アイソレーション部において上
記レーザ発振部及び上記光変調器部より低くなるように
形成された上記メサ部両側の面上に成長されているの
で、アイソレーション部におけるｎ型ＩｎＰ層の残存が
極めて少ない光変調器付半導体レーザダイオードとでき
ることから、アイソレーション部の分離抵抗を高くで
き、高速動作をさせることができる。
係る第１の光変調器付半導体レーザダイオードは、上記
高抵抗ＩｎＰ層は、上記アイソレーション部において上
記レーザ発振部及び上記光変調器部より低くなるように
形成された上記メサ部両側の面上に成長されているの
で、アイソレーション部におけるｎ型ＩｎＰ層の残存が
極めて少ない光変調器付半導体レーザダイオードとでき
ることから、アイソレーション部の分離抵抗を高くで
き、高速動作をさせることができる。
【００６８】また、本発明に係る第１の光変調器付半導
体レーザダイオードでは、上記メサ部を上記ＩｎＰ基板
上に活性層を含む半導体層を形成して、該メサ部の両側
の半導体層をドライエッチングにより除去することによ
り形成することにより、アイソレーション部におけるｎ
型ＩｎＰ層の残存をより少なくでき、よりアイソレーシ
ョン部の分離抵抗を高くでき、高速動作をさせることが
できる。
体レーザダイオードでは、上記メサ部を上記ＩｎＰ基板
上に活性層を含む半導体層を形成して、該メサ部の両側
の半導体層をドライエッチングにより除去することによ
り形成することにより、アイソレーション部におけるｎ
型ＩｎＰ層の残存をより少なくでき、よりアイソレーシ
ョン部の分離抵抗を高くでき、高速動作をさせることが
できる。
【００６９】また、本発明に係る第２の光変調器付半導
体レーザダイオードは、上記メサ部の両側に溝が形成さ
れかつ上記メサ部は上記アイソレーション部において、
上記メサ部の両側面がそれぞれ、上記各溝の側壁と一致
するように、かつ上記レーザ発振部及び光変調器部にお
いて上記メサ部の両側面が上記各溝の側壁の内側に位置
するように形成されているので、製造過程ではアイソレ
ーション部に全くｎ型ＩｎＰ層を形成することなく、製
造することができ、アイソレーション部におけるｎ型Ｉ
ｎＰ層の全く存在しない光変調器付半導体レーザダイオ
ードとできる。従って、アイソレーション部の分離抵抗
を高くでき、高速動作をさせることができる。
体レーザダイオードは、上記メサ部の両側に溝が形成さ
れかつ上記メサ部は上記アイソレーション部において、
上記メサ部の両側面がそれぞれ、上記各溝の側壁と一致
するように、かつ上記レーザ発振部及び光変調器部にお
いて上記メサ部の両側面が上記各溝の側壁の内側に位置
するように形成されているので、製造過程ではアイソレ
ーション部に全くｎ型ＩｎＰ層を形成することなく、製
造することができ、アイソレーション部におけるｎ型Ｉ
ｎＰ層の全く存在しない光変調器付半導体レーザダイオ
ードとできる。従って、アイソレーション部の分離抵抗
を高くでき、高速動作をさせることができる。
【００７０】また、本発明に係る第３の光変調器付半導
体レーザダイオードは、上記メサ部は上記レーザ発振
部、上記アイソレーション部及び光変調器部において略
同一の幅を有し、上記高抵抗ＩｎＰ層は、上記アイソレ
ーション部において上記レーザ発振部及び光変調器部よ
り広い幅の選択成長マスクを用いて成長されている。こ
れによって、アイソレーション部におけるｎ型ＩｎＰ層
の残存が極めて少ない光変調器付半導体レーザダイオー
ドとできるので、アイソレーション部の分離抵抗を高く
でき、高速動作をさせることができる。
体レーザダイオードは、上記メサ部は上記レーザ発振
部、上記アイソレーション部及び光変調器部において略
同一の幅を有し、上記高抵抗ＩｎＰ層は、上記アイソレ
ーション部において上記レーザ発振部及び光変調器部よ
り広い幅の選択成長マスクを用いて成長されている。こ
れによって、アイソレーション部におけるｎ型ＩｎＰ層
の残存が極めて少ない光変調器付半導体レーザダイオー
ドとできるので、アイソレーション部の分離抵抗を高く
でき、高速動作をさせることができる。
【００７１】さらに、本発明に係る第４の光変調器付半
導体レーザダイオードは、上記高抵抗ＩｎＰ層は、上記
アイソレーション部において上記レーザ発振部及び上記
光変調器部より高くなるように形成された上記メサ部両
側の面上に成長されている。これによって、アイソレー
ション部におけるｎ型ＩｎＰ層の残存が極めて少ない光
変調器付半導体レーザダイオードとできるので、アイソ
レーション部の分離抵抗を高くでき、高速動作をさせる
ことができる。
導体レーザダイオードは、上記高抵抗ＩｎＰ層は、上記
アイソレーション部において上記レーザ発振部及び上記
光変調器部より高くなるように形成された上記メサ部両
側の面上に成長されている。これによって、アイソレー
ション部におけるｎ型ＩｎＰ層の残存が極めて少ない光
変調器付半導体レーザダイオードとできるので、アイソ
レーション部の分離抵抗を高くでき、高速動作をさせる
ことができる。
【００７２】またさらに、本発明に係る第５の光変調器
付半導体レーザダイオードは、上記高抵抗ＩｎＰ層は、
上記アイソレーション部において上記メサ部から離れた
位置で盛り上がるように成長されているので、アイソレ
ーション部におけるｎ型ＩｎＰ層の残存が極めて少なく
できることから、アイソレーション部の分離抵抗を高く
でき、高速動作をさせることができる。
付半導体レーザダイオードは、上記高抵抗ＩｎＰ層は、
上記アイソレーション部において上記メサ部から離れた
位置で盛り上がるように成長されているので、アイソレ
ーション部におけるｎ型ＩｎＰ層の残存が極めて少なく
できることから、アイソレーション部の分離抵抗を高く
でき、高速動作をさせることができる。
【００７３】また、本発明に係る第２〜第５の光変調器
付半導体レーザダイオードでは、上記メサ部は、上記半
導体基板上に活性層を含む半導体層を形成して、該メサ
部の両側の半導体をウエットエッチングで除去すること
により形成することにより、容易にメサを形成すること
ができ、安価に製造できる。
付半導体レーザダイオードでは、上記メサ部は、上記半
導体基板上に活性層を含む半導体層を形成して、該メサ
部の両側の半導体をウエットエッチングで除去すること
により形成することにより、容易にメサを形成すること
ができ、安価に製造できる。
【００７４】また、本発明に係る第１の光変調器付半導
体レーザダイオードの製造方法は、上記アイソレーショ
ン部において上記レーザ発振部及び上記光変調器部より
深くなるようにエッチングして上記メサ部を形成するエ
ッチング工程と、上記メサ部の両側に高抵抗ＩｎＰ層を
成長させ後、上記レーザ発振部及び上記光変調器部にお
いて、上記メサ部の上面端に到達し、かつ上記高抵抗Ｉ
ｎＰ層上の上記アイソレーション部においては上記メサ
の上面端に到達しないようにｎ型ＩｎＰ層を成長させる
成長工程と、上記アイソレーション部のｎ型ＩｎＰ層を
除去する除去工程とを含んでいる。これによって、上記
除去工程におけるアイソレーション部におけるｎ型Ｉｎ
Ｐ層の残存量を極めて少なくできるので、アイソレーシ
ョン部の分離抵抗を高くでき、高速動作をさせることが
できる光変調器付レーザダイオードを製造することがで
きる。
体レーザダイオードの製造方法は、上記アイソレーショ
ン部において上記レーザ発振部及び上記光変調器部より
深くなるようにエッチングして上記メサ部を形成するエ
ッチング工程と、上記メサ部の両側に高抵抗ＩｎＰ層を
成長させ後、上記レーザ発振部及び上記光変調器部にお
いて、上記メサ部の上面端に到達し、かつ上記高抵抗Ｉ
ｎＰ層上の上記アイソレーション部においては上記メサ
の上面端に到達しないようにｎ型ＩｎＰ層を成長させる
成長工程と、上記アイソレーション部のｎ型ＩｎＰ層を
除去する除去工程とを含んでいる。これによって、上記
除去工程におけるアイソレーション部におけるｎ型Ｉｎ
Ｐ層の残存量を極めて少なくできるので、アイソレーシ
ョン部の分離抵抗を高くでき、高速動作をさせることが
できる光変調器付レーザダイオードを製造することがで
きる。
【００７５】また、本発明に係る第２の光変調器付レー
ザダイオードの製造方法、マスク形状に対応させて上記
アイソレーション部のメサ部の幅が上記レーザ発振部及
び上記光変調器部の幅より広いメサ部を形成するエッチ
ング工程と、上記マスクを選択成長マスクとして上記メ
サ部の両側に高抵抗ＩｎＰ層を成長させ、該高抵抗Ｉｎ
Ｐ層上にｎ型ＩｎＰ層を成長させる成長工程と、上記レ
ーザ発振部及び光変調器部における上記メサ部の幅より
広くかつ上記アイソレーション部における上記メサ部の
幅より狭い間隔で、上記メサ部に対して対称になるよう
に互いに平行な２つの溝を形成する溝形成工程とを含ん
でいる。これによって、製造過程において、ｎ型ＩｎＰ
層を形成することなく製造しているで、アイソレーショ
ン部においてｎ型ＩｎＰ層が全く存在しない分離抵抗の
高い高速動作が可能な光変調器付レーザダイオードを製
造することができる。
ザダイオードの製造方法、マスク形状に対応させて上記
アイソレーション部のメサ部の幅が上記レーザ発振部及
び上記光変調器部の幅より広いメサ部を形成するエッチ
ング工程と、上記マスクを選択成長マスクとして上記メ
サ部の両側に高抵抗ＩｎＰ層を成長させ、該高抵抗Ｉｎ
Ｐ層上にｎ型ＩｎＰ層を成長させる成長工程と、上記レ
ーザ発振部及び光変調器部における上記メサ部の幅より
広くかつ上記アイソレーション部における上記メサ部の
幅より狭い間隔で、上記メサ部に対して対称になるよう
に互いに平行な２つの溝を形成する溝形成工程とを含ん
でいる。これによって、製造過程において、ｎ型ＩｎＰ
層を形成することなく製造しているで、アイソレーショ
ン部においてｎ型ＩｎＰ層が全く存在しない分離抵抗の
高い高速動作が可能な光変調器付レーザダイオードを製
造することができる。
【００７６】さらに、本発明に係る第３の光変調器付半
導体レーザダイオードの製造方法は、上記メサ部上に設
けられた、上記アイソレーション部において幅の広い部
分を有する選択成長マスクとして上記メサ部の両側に高
抵抗ＩｎＰ層を成長させ、該高抵抗ＩｎＰ層上にｎ型Ｉ
ｎＰ層を成長させる成長工程と、上記アイソレーション
部におけるｎ型ＩｎＰ層を除去する除去工程とを含んで
いるので、アイソレーション部において上記ｎ型ＩｎＰ
層を上記メサ部に接しないように成長させることがで
き、上記除去工程におけるアイソレーション部における
ｎ型ＩｎＰ層の残存量を極めて少なくできる。従って、
本製造方法によれば、アイソレーション部においてｎ型
ＩｎＰ層の残存量が極めて少ない分離抵抗の高い高速動
作が可能な光変調器付レーザダイオードを製造すること
ができる。
導体レーザダイオードの製造方法は、上記メサ部上に設
けられた、上記アイソレーション部において幅の広い部
分を有する選択成長マスクとして上記メサ部の両側に高
抵抗ＩｎＰ層を成長させ、該高抵抗ＩｎＰ層上にｎ型Ｉ
ｎＰ層を成長させる成長工程と、上記アイソレーション
部におけるｎ型ＩｎＰ層を除去する除去工程とを含んで
いるので、アイソレーション部において上記ｎ型ＩｎＰ
層を上記メサ部に接しないように成長させることがで
き、上記除去工程におけるアイソレーション部における
ｎ型ＩｎＰ層の残存量を極めて少なくできる。従って、
本製造方法によれば、アイソレーション部においてｎ型
ＩｎＰ層の残存量が極めて少ない分離抵抗の高い高速動
作が可能な光変調器付レーザダイオードを製造すること
ができる。
【００７７】また、本発明に係る第３の光変調器付半導
体レーザダイオードの製造方法において、上記成長工程
で、上記アイソレーション部に幅の広い部分を複数箇所
設けたマスクを選択成長マスクとして用いることによ
り、アイソレーション部におけるｎ型ＩｎＰ層の残存量
をより少なくできる。従って、本製造方法によれば、分
離抵抗のより高いより高速動作が可能な光変調器付レー
ザダイオードを製造することができる。
体レーザダイオードの製造方法において、上記成長工程
で、上記アイソレーション部に幅の広い部分を複数箇所
設けたマスクを選択成長マスクとして用いることによ
り、アイソレーション部におけるｎ型ＩｎＰ層の残存量
をより少なくできる。従って、本製造方法によれば、分
離抵抗のより高いより高速動作が可能な光変調器付レー
ザダイオードを製造することができる。
【００７８】また、本発明に係る第４の光変調器付半導
体レーザダイオードの製造方法は、上記メサ部に対応し
てマスクを形成して該マスクの両側の半導体層を上記ア
イソレーション部において上記レーザ発振部及び上記光
変調器部より浅く除去することにより上記メサ部を形成
するエッチング工程と、上記マスクを選択成長マスクと
して高抵抗ＩｎＰ層を上記アイソレーション部において
上記選択成長マスクの下端に接するまで成長させた後、
さらに該高抵抗ＩｎＰ層上にｎ型ＩｎＰ層を成長させる
成長工程と、上記アイソレーション部のｎ型ＩｎＰ層を
除去する除去工程とを含んでいるので、アイソレーショ
ン部において上記ｎ型ＩｎＰ層を上記メサ部に接しない
ように成長させることができ、上記除去工程におけるア
イソレーション部におけるｎ型ＩｎＰ層の残存量を極め
て少なくできる。従って、本製造方法によれば、分離抵
抗の高い高速動作が可能な光変調器付レーザダイオード
を製造することができる。
体レーザダイオードの製造方法は、上記メサ部に対応し
てマスクを形成して該マスクの両側の半導体層を上記ア
イソレーション部において上記レーザ発振部及び上記光
変調器部より浅く除去することにより上記メサ部を形成
するエッチング工程と、上記マスクを選択成長マスクと
して高抵抗ＩｎＰ層を上記アイソレーション部において
上記選択成長マスクの下端に接するまで成長させた後、
さらに該高抵抗ＩｎＰ層上にｎ型ＩｎＰ層を成長させる
成長工程と、上記アイソレーション部のｎ型ＩｎＰ層を
除去する除去工程とを含んでいるので、アイソレーショ
ン部において上記ｎ型ＩｎＰ層を上記メサ部に接しない
ように成長させることができ、上記除去工程におけるア
イソレーション部におけるｎ型ＩｎＰ層の残存量を極め
て少なくできる。従って、本製造方法によれば、分離抵
抗の高い高速動作が可能な光変調器付レーザダイオード
を製造することができる。
【００７９】また、本発明に係る第５の光変調器付半導
体レーザダイオードの製造方法は、上記メサ部上に設け
られた選択成長マスクと、上記アイソレーション部に該
選択成長マスクの両側に所定の間隔を隔てて設けられた
成長膜厚増大マスクとを用いて上記メサ部の両側に高抵
抗ＩｎＰ層を成長させた後、さらに該高抵抗ＩｎＰ層上
にｎ型ＩｎＰ層を成長させて、上記アイソレーション部
のｎ型ＩｎＰ層を除去しているので、アイソレーション
部において上記ｎ型ＩｎＰ層を上記メサ部に接しないよ
うに成長させることができ、上記除去工程におけるアイ
ソレーション部におけるｎ型ＩｎＰ層の残存量を極めて
少なくできる。従って、本製造方法によれば、分離抵抗
の高い高速動作が可能な光変調器付レーザダイオードを
製造することができる。
体レーザダイオードの製造方法は、上記メサ部上に設け
られた選択成長マスクと、上記アイソレーション部に該
選択成長マスクの両側に所定の間隔を隔てて設けられた
成長膜厚増大マスクとを用いて上記メサ部の両側に高抵
抗ＩｎＰ層を成長させた後、さらに該高抵抗ＩｎＰ層上
にｎ型ＩｎＰ層を成長させて、上記アイソレーション部
のｎ型ＩｎＰ層を除去しているので、アイソレーション
部において上記ｎ型ＩｎＰ層を上記メサ部に接しないよ
うに成長させることができ、上記除去工程におけるアイ
ソレーション部におけるｎ型ＩｎＰ層の残存量を極めて
少なくできる。従って、本製造方法によれば、分離抵抗
の高い高速動作が可能な光変調器付レーザダイオードを
製造することができる。
【図１】 本発明に係る実施の形態１の光変調器付半導
体レーザダイオードの構成を示す斜視図である。
体レーザダイオードの構成を示す斜視図である。
【図２】 図１におけるＡ−Ａ’線についての断面図で
ある。
ある。
【図３】 実施の形態１の光変調器付半導体レーザダイ
オードの製造方法において、メサ部を形成した後の斜視
図である。
オードの製造方法において、メサ部を形成した後の斜視
図である。
【図４】 実施の形態１の光変調器付半導体レーザダイ
オードの製造方法において、ｎ型ＩｎＰ層を成長させた
後の斜視図である。
オードの製造方法において、ｎ型ＩｎＰ層を成長させた
後の斜視図である。
【図５】 図４のアイソレーション部における断面図で
ある。
ある。
【図６】 実施の形態１の光変調器付半導体レーザダイ
オードの製造方法において、アイソレーション部のｎ型
ＩｎＰ層を除去した後の斜視図である。
オードの製造方法において、アイソレーション部のｎ型
ＩｎＰ層を除去した後の斜視図である。
【図７】 図６のアイソレーション部における断面図で
ある。
ある。
【図８】 実施の形態１の光変調器付半導体レーザダイ
オードの製造方法において、ｐ型ＩｎＧａＡｓコンタク
ト層を形成した後の斜視図である。
オードの製造方法において、ｐ型ＩｎＧａＡｓコンタク
ト層を形成した後の斜視図である。
【図９】 図８のアイソレーション部における断面図で
ある。
ある。
【図１０】 実施の形態１の光変調器付半導体レーザダ
イオードの製造方法において、アイソレーション部のｐ
型ＩｎＧａＡｓコンタクト層を除去した後の斜視図であ
る。
イオードの製造方法において、アイソレーション部のｐ
型ＩｎＧａＡｓコンタクト層を除去した後の斜視図であ
る。
【図１１】 図１０のアイソレーション部における断面
図である。
図である。
【図１２】 実施の形態１の原理を説明するための、成
長過程１説明用の図面である。
長過程１説明用の図面である。
【図１３】 実施の形態１の原理を説明するための、成
長過程２説明用の図面である。
長過程２説明用の図面である。
【図１４】 実施の形態１の原理を説明するための、成
長過程３説明用の図面である。
長過程３説明用の図面である。
【図１５】 本発明に係る実施の形態２の光変調器付半
導体レーザダイオードの構成を示す斜視図である。
導体レーザダイオードの構成を示す斜視図である。
【図１６】 図１５におけるＢ−Ｂ’線についての断面
図である。
図である。
【図１７】 実施の形態２の光変調器付半導体レーザダ
イオードの製造方法において、メサを形成した後の斜視
図である。
イオードの製造方法において、メサを形成した後の斜視
図である。
【図１８】 実施の形態２の光変調器付半導体レーザダ
イオードの製造方法において、電流ブロック層を埋め込
み成長させた後の斜視図である。
イオードの製造方法において、電流ブロック層を埋め込
み成長させた後の斜視図である。
【図１９】 図１８のアイソレーション部の断面図であ
る。
る。
【図２０】 実施の形態２の光変調器付半導体レーザダ
イオードの製造方法において、ｐ型ＩｎＰコンタクト層
を形成した後の斜視図である。
イオードの製造方法において、ｐ型ＩｎＰコンタクト層
を形成した後の斜視図である。
【図２１】 図２１のアイソレーション部の断面図であ
る。
る。
【図２２】 実施の形態２の光変調器付半導体レーザダ
イオードの製造方法において、アイソレーション部のｐ
型ＩｎＰコンタクト層を形成した後の斜視図である。
イオードの製造方法において、アイソレーション部のｐ
型ＩｎＰコンタクト層を形成した後の斜視図である。
【図２３】 図２１のアイソレーション部の断面図であ
る。
る。
【図２４】 実施の形態３の光変調器付半導体レーザダ
イオードの製造方法において、メサを形成した後の斜視
図である。
イオードの製造方法において、メサを形成した後の斜視
図である。
【図２５】 実施の形態３の光変調器付半導体レーザダ
イオードの製造方法において、電流ブロック層を埋め込
み成長させた後の斜視図である。
イオードの製造方法において、電流ブロック層を埋め込
み成長させた後の斜視図である。
【図２６】 図２５のアイソレーション部の断面図であ
る。
る。
【図２７】 実施の形態３の光変調器付半導体レーザダ
イオードの製造方法において、アイソレーション部のｎ
型ＩｎＰ層を除去した後の斜視図である。
イオードの製造方法において、アイソレーション部のｎ
型ＩｎＰ層を除去した後の斜視図である。
【図２８】 図２７のアイソレーション部の断面図であ
る。
る。
【図２９】 実施の形態４の光変調器付半導体レーザダ
イオードの製造方法において、メサを形成した後の斜視
図である。
イオードの製造方法において、メサを形成した後の斜視
図である。
【図３０】 実施の形態４の光変調器付半導体レーザダ
イオードの製造方法において、電流ブロック層を埋め込
み成長させた後の斜視図である。
イオードの製造方法において、電流ブロック層を埋め込
み成長させた後の斜視図である。
【図３１】 図３０のアイソレーション部の断面図であ
る。
る。
【図３２】 本発明に係る実施の形態５の光変調器付半
導体レーザダイオードの概略構成を示す斜視図である。
導体レーザダイオードの概略構成を示す斜視図である。
【図３３】 図３２の変調器部における断面図である。
【図３４】 図３２のアイソレーション部における断面
図である。
図である。
【図３５】 実施の形態５の光変調器付半導体レーザダ
イオードの製造方法において、高抵抗ＩｎＰ層電流ブロ
ック層及びｎ型ＩｎＰ層を埋め込み成長させた後の変調
器部における断面図である。
イオードの製造方法において、高抵抗ＩｎＰ層電流ブロ
ック層及びｎ型ＩｎＰ層を埋め込み成長させた後の変調
器部における断面図である。
【図３６】 実施の形態５の光変調器付半導体レーザダ
イオードの製造方法において、高抵抗ＩｎＰ層電流ブロ
ック層及びｎ型ＩｎＰ層を埋め込み成長させた後のアイ
ソレーション部における断面図である。
イオードの製造方法において、高抵抗ＩｎＰ層電流ブロ
ック層及びｎ型ＩｎＰ層を埋め込み成長させた後のアイ
ソレーション部における断面図である。
【図３７】 実施の形態６のマスク構造を示す平面図で
ある。
ある。
【図３８】 実施の形態６の光変調器付半導体レーザダ
イオードの製造方法において、ｐ型ＩｎＰ層を成長させ
た後の断面図である。
イオードの製造方法において、ｐ型ＩｎＰ層を成長させ
た後の断面図である。
【図３９】 従来例の光変調器付半導体レーザダイオー
ドの製造方法において、メサを形成した後の斜視図であ
る。
ドの製造方法において、メサを形成した後の斜視図であ
る。
【図４０】 従来例の光変調器付半導体レーザダイオー
ドの製造方法において、電流ブロック層を埋め込み成長
させた後の斜視図である。
ドの製造方法において、電流ブロック層を埋め込み成長
させた後の斜視図である。
【図４１】 図４０のＥ−Ｅ’線についての断面図であ
る。
る。
【図４２】 従来例の光変調器付半導体レーザダイオー
ドの製造方法において、アイソレーション部のｎ型Ｉｎ
Ｐ層を除去した後の斜視図である。
ドの製造方法において、アイソレーション部のｎ型Ｉｎ
Ｐ層を除去した後の斜視図である。
【図４３】 図４２のアイソレーション部における断面
図である。
図である。
【図４４】 従来例の光変調器付半導体レーザダイオー
ドの製造方法において、ｐ型ＩｎＰコンタクト層を形成
した後の斜視図である。
ドの製造方法において、ｐ型ＩｎＰコンタクト層を形成
した後の斜視図である。
【図４５】 図４４のアイソレーション部の断面図であ
る。
る。
【図４６】 従来例の光変調器付半導体レーザダイオー
ドの製造方法において、アイソレーション部のｐ型Ｉｎ
Ｐコンタクト層を形成した後の斜視図である。
ドの製造方法において、アイソレーション部のｐ型Ｉｎ
Ｐコンタクト層を形成した後の斜視図である。
【図４７】 図４６のアイソレーション部の断面図であ
る。
る。
【図４８】 従来例の光変調器付半導体レーザダイオー
ドの全体構成を示す斜視図である。
ドの全体構成を示す斜視図である。
【図４９】 図４８のＦ−Ｆ’線についての断面図であ
る。
る。
【図５０】 従来例の問題点を説明するためのアイソレ
ーション部の一例の断面図である。
ーション部の一例の断面図である。
【図５１】 従来例の問題点を説明するためのアイソレ
ーション部の他の例の断面図である。
ーション部の他の例の断面図である。
１ ＩｎＰ基板、２ 活性層、３ 吸収層、４ 絶縁
膜、５ メサ、６ 電流ブロック層、７，７５ ｐ型Ｉ
ｎＰクラッド層、８，７６ ｐ型ＩｎＧａＡｓコンタク
ト層、６１ 高抵抗ＩｎＰ層、６２，６４ ｎ型ＩｎＰ
層、６３ 高抵抗ＩｎＰ電流ブロック層、７７ ＳｉＯ
2絶縁膜、７７ａ 膜厚増大用マスク、１０１ 変調器
部、１０２ アイソレーション部、１０３ レーザ発振
部、２０１凹部。
膜、５ メサ、６ 電流ブロック層、７，７５ ｐ型Ｉ
ｎＰクラッド層、８，７６ ｐ型ＩｎＧａＡｓコンタク
ト層、６１ 高抵抗ＩｎＰ層、６２，６４ ｎ型ＩｎＰ
層、６３ 高抵抗ＩｎＰ電流ブロック層、７７ ＳｉＯ
2絶縁膜、７７ａ 膜厚増大用マスク、１０１ 変調器
部、１０２ アイソレーション部、１０３ レーザ発振
部、２０１凹部。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 瀧口 透 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 (72)発明者 三橋 豊 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 Ｆターム(参考） 2H079 AA02 AA13 BA01 CA05 DA16 DA22 EA07 EB06 JA04 KA18 5F043 AA15 BB08 DD15 DD30 FF05 GG06 GG10 5F073 AA22 AA64 AA89 AB12 AB21 BA01 CA12 CB02 CB11 DA05 DA22 DA24 EA14
Claims (13)
- 【請求項１】 ＩｎＰ基板上に、一端から他端に至る帯
状に形成されたメサ部と、該メサ部の両側に埋め込み成
長された高抵抗ＩｎＰ層と、上記メサ部及び上記高抵抗
ＩｎＰ層上に形成されたｐ型クラッド層とを備え、アイ
ソレーション部により上記一端側のレーザ発振部と上記
他端側の光変調器部とが分離されかつ上記レーザ発振部
及び上記光変調器部における上記高抵抗ＩｎＰ層上とｐ
型クラッド層との間にｎ型ＩｎＰ層が形成されてなる光
変調器付半導体レーザダイオードにおいて、 上記高抵抗ＩｎＰ層は、上記アイソレーション部におい
て上記レーザ発振部及び上記光変調器部より低くなるよ
うに形成された上記メサ部両側の面上に成長されている
ことを特徴とする光変調器付半導体レーザダイオード。 - 【請求項２】 上記メサ部は、上記ＩｎＰ基板上に活性
層を含む半導体層を形成して、該メサ部の両側の半導体
層をドライエッチングにより除去することにより形成さ
れている請求項１記載の光変調器付半導体レーザダイオ
ード。 - 【請求項３】 ＩｎＰ基板上に、一端から他端に至る帯
状に形成されたメサ部と、該メサ部の両側に埋め込み成
長された高抵抗ＩｎＰ層と、上記メサ部及び上記高抵抗
ＩｎＰ層上に形成されたｐ型クラッド層とを備え、アイ
ソレーション部により上記一端側のレーザ発振部と上記
他端側の光変調器部とが分離されかつ上記レーザ発振部
及び上記光変調器部における上記高抵抗ＩｎＰ層上とｐ
型クラッド層との間にｎ型ＩｎＰ層が形成されてなる光
変調器付半導体レーザダイオードにおいて、 上記メサ部の両側に溝が形成されかつ上記メサ部は上記
アイソレーション部において、上記メサ部の両側面がそ
れぞれ、上記各溝の側壁と一致するように、かつ上記レ
ーザ発振部及び光変調器部において上記メサ部の両側面
が上記各溝の側壁の内側に位置するように形成されてい
ることを特徴とする光変調器付半導体レーザダイオー
ド。 - 【請求項４】 ＩｎＰ基板上に、一端から他端に至る帯
状に形成されたメサ部と、該メサ部の両側に埋め込み成
長された高抵抗ＩｎＰ層と、上記メサ部及び上記高抵抗
ＩｎＰ層上に形成されたｐ型クラッド層とを備え、アイ
ソレーション部により上記一端側のレーザ発振部と上記
他端側の光変調器部とが分離されかつ上記レーザ発振部
及び上記光変調器部における上記高抵抗ＩｎＰ層上とｐ
型クラッド層との間にｎ型ＩｎＰ層が形成されてなる光
変調器付半導体レーザダイオードにおいて、 上記メサ部は上記レーザ発振部、上記アイソレーション
部及び光変調器部において略同一の幅を有し、 上記高抵抗ＩｎＰ層は、上記アイソレーション部におい
て上記レーザ発振部及び光変調器部より広い幅の選択成
長マスクを用いて成長されていることを特徴とする光変
調器付半導体レーザダイオード。 - 【請求項５】 ＩｎＰ基板上に、一端から他端に至る帯
状に形成されたメサ部と、該メサ部の両側に埋め込み成
長された高抵抗ＩｎＰ層と、上記メサ部及び上記高抵抗
ＩｎＰ層上に形成されたｐ型クラッド層とを備え、アイ
ソレーション部により上記一端側のレーザ発振部と上記
他端側の光変調器部とが分離されかつ上記レーザ発振部
及び上記光変調器部における上記高抵抗ＩｎＰ層上とｐ
型クラッド層との間にｎ型ＩｎＰ層が形成されてなる光
変調器付半導体レーザダイオードにおいて、 上記高抵抗ＩｎＰ層は、上記アイソレーション部におい
て上記レーザ発振部及び上記光変調器部より高くなるよ
うに形成された上記メサ部両側の面上に成長されている
ことを特徴とする光変調器付半導体レーザダイオード。 - 【請求項６】 ＩｎＰ基板上に、一端から他端に至る帯
状に形成されたメサ部と、該メサ部の両側に埋め込み成
長された高抵抗ＩｎＰ層と、上記メサ部及び上記高抵抗
ＩｎＰ層上に形成されたｐ型クラッド層とを備え、アイ
ソレーション部により上記一端側のレーザ発振部と上記
他端側の光変調器部とが分離されかつ上記レーザ発振部
及び上記光変調器部における上記高抵抗ＩｎＰ層上とｐ
型クラッド層との間にｎ型ＩｎＰ層が形成されてなる光
変調器付半導体レーザダイオードにおいて、 上記高抵抗ＩｎＰ層は、上記アイソレーション部におい
て上記メサ部から離れた位置で盛り上がるように成長さ
れていることを特徴とする光変調器付半導体レーザダイ
オード。 - 【請求項７】 上記メサ部は、上記半導体基板上に活性
層を含む半導体層を形成して、該メサ部の両側の半導体
をウエットエッチングで除去することにより形成され、
上記一対の溝はウエットエッチングで形成されている請
求項３〜６のうちのいずれか１項に記載の光変調器付レ
ーザダイオード。 - 【請求項８】 ＩｎＰ基板上に、一端から他端に至る帯
状に形成されたメサ部を備え、上記一端側のレーザ発振
部と上記他端側の光変調器部とがアイソレーション部に
より分離されてなる光変調器付半導体レーザダイオード
の製造方法において、 上記ＩｎＰ基板上に上記活性層を含む半導体層を形成
し、上記メサ部に対応してマスクを形成して該マスクの
両側の半導体層を上記アイソレーション部において上記
レーザ発振部及び上記光変調器部より深く除去するよう
にして上記メサ部を形成するエッチング工程と、 上記マスクを選択成長マスクとして上記メサ部の両側に
高抵抗ＩｎＰ層を成長させ、該高抵抗ＩｎＰ層上の上記
レーザ発振部及び上記光変調器部において、上記メサ部
の上面端に到達し、かつ上記高抵抗ＩｎＰ層上の上記ア
イソレーション部においては上記メサの上面端に到達し
ないようにｎ型ＩｎＰ層を成長させる成長工程と、 上記アイソレーション部のｎ型ＩｎＰ層を除去する除去
工程とを含むことを特徴とする光変調器付半導体レーザ
ダイオードの製造方法。 - 【請求項９】 ＩｎＰ基板上に、一端から他端に至る帯
状に形成されたメサ部を備え、上記一端側のレーザ発振
部と上記他端側の光変調器部とがアイソレーション部に
より分離されてなる光変調器付半導体レーザダイオード
の製造方法において、 上記ＩｎＰ基板上に上記活性層を含む半導体層を形成
し、上記メサ部に対応して上記アイソレーション部で上
記レーザ発振部及び上記光変調器部より幅が広くなるよ
うにマスクを形成して該マスクの両側の半導体層を除去
することにより、上記アイソレーション部のメサ部の幅
が上記レーザ発振部及び上記光変調器部の幅より広いメ
サ部を形成するエッチング工程と、 上記マスクを選択成長マスクとして上記メサ部の両側に
高抵抗ＩｎＰ層を成長させ、該高抵抗ＩｎＰ層上にｎ型
ＩｎＰ層を成長させる成長工程と、 上記レーザ発振部及び光変調器部における上記メサ部の
幅より広くかつ上記アイソレーション部における上記メ
サ部の幅より狭い間隔で、上記メサ部に対して対称にな
るように互いに平行な２つの溝を形成する溝形成工程と
を含むことを特徴とする光変調器付レーザダイオードの
製造方法。 - 【請求項１０】 ＩｎＰ基板上に、一端から他端に至る
帯状に形成されたメサ部を備え、上記一端側のレーザ発
振部と上記他端側の光変調器部とがアイソレーション部
により分離されてなる光変調器付半導体レーザダイオー
ドの製造方法において、 上記メサ部上に設けられた、上記アイソレーション部に
おいて上記レーザ発振部及び上記光変調器部より幅の広
い部分を有するマスクを選択成長マスクとして上記メサ
部の両側に高抵抗ＩｎＰ層を成長させ、該高抵抗ＩｎＰ
層上にｎ型ＩｎＰ層を成長させる成長工程と、 上記アイソレーション部におけるｎ型ＩｎＰ層を除去す
る除去工程とを含むことを特徴とする光変調器付半導体
レーザダイオードの製造方法。 - 【請求項１１】 上記成長工程において、上記アイソレ
ーション部に幅の広い部分を複数箇所設けたマスクを選
択成長マスクとして用いた請求項１０記載の光変調器付
半導体レーザダイオードの製造方法。 - 【請求項１２】 ＩｎＰ基板上に、一端から他端に至る
帯状に形成されたメサ部を備え、上記一端側のレーザ発
振部と上記他端側の光変調器部とがアイソレーション部
により分離されてなる光変調器付半導体レーザダイオー
ドの製造方法において、 上記ＩｎＰ基板上に上記活性層を含む半導体層を形成
し、上記メサ部に対応してマスクを形成して該マスクの
両側の半導体層を上記アイソレーション部において上記
レーザ発振部及び上記光変調器部より浅く除去すること
により上記メサ部を形成するエッチング工程と、 上記マスクを選択成長マスクとして高抵抗ＩｎＰ層を上
記アイソレーション部において上記選択成長マスクの下
端に接するまで成長させた後、さらに該高抵抗ＩｎＰ層
上にｎ型ＩｎＰ層を成長させる成長工程と、 上記アイソレーション部のｎ型ＩｎＰ層を除去する除去
工程とを含むことを特徴とする光変調器付半導体レーザ
ダイオードの製造方法。 - 【請求項１３】 ＩｎＰ基板上に、一端から他端に至る
帯状に形成されたメサ部を備え、上記一端側のレーザ発
振部と上記他端側の光変調器部とがアイソレーション部
により分離されてなる光変調器付半導体レーザダイオー
ドの製造方法において、 上記メサ部上に設けられた選択成長マスクと、上記アイ
ソレーション部に該選択成長マスクの両側に所定の間隔
を隔てて設けられた成長膜厚増大マスクとを用いて上記
メサ部の両側に高抵抗ＩｎＰ層を成長させた後、さらに
該高抵抗ＩｎＰ層上にｎ型ＩｎＰ層を成長させる成長工
程と、 上記アイソレーション部のｎ型ＩｎＰ層を除去する除去
工程とを含むことを特徴とする光変調器付半導体レーザ
ダイオードの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11163827A JP2000353848A (ja) | 1999-06-10 | 1999-06-10 | 光変調器付半導体レーザダイオードとその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11163827A JP2000353848A (ja) | 1999-06-10 | 1999-06-10 | 光変調器付半導体レーザダイオードとその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000353848A true JP2000353848A (ja) | 2000-12-19 |
Family
ID=15781506
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11163827A Pending JP2000353848A (ja) | 1999-06-10 | 1999-06-10 | 光変調器付半導体レーザダイオードとその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000353848A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005064080A (ja) * | 2003-08-08 | 2005-03-10 | Furukawa Electric Co Ltd:The | 半導体素子及びその製造方法 |
| JP2013038092A (ja) * | 2011-08-03 | 2013-02-21 | Toshiba Corp | 半導体レーザ装置 |
| JP6537742B1 (ja) * | 2018-05-28 | 2019-07-03 | 三菱電機株式会社 | 半導体レーザ装置 |
| CN113176676A (zh) * | 2021-04-16 | 2021-07-27 | 上海曦智科技有限公司 | 光学调制器和光学集成系统 |
-
1999
- 1999-06-10 JP JP11163827A patent/JP2000353848A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005064080A (ja) * | 2003-08-08 | 2005-03-10 | Furukawa Electric Co Ltd:The | 半導体素子及びその製造方法 |
| JP2013038092A (ja) * | 2011-08-03 | 2013-02-21 | Toshiba Corp | 半導体レーザ装置 |
| US9407065B2 (en) | 2011-08-03 | 2016-08-02 | Kabushiki Kaisha Toshiba | Semiconductor laser |
| JP6537742B1 (ja) * | 2018-05-28 | 2019-07-03 | 三菱電機株式会社 | 半導体レーザ装置 |
| CN113176676A (zh) * | 2021-04-16 | 2021-07-27 | 上海曦智科技有限公司 | 光学调制器和光学集成系统 |
| CN113176676B (zh) * | 2021-04-16 | 2022-11-15 | 上海曦智科技有限公司 | 光学调制器和光学集成系统 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5082799A (en) | Method for fabricating indium phosphide/indium gallium arsenide phosphide buried heterostructure semiconductor lasers | |
| US5783844A (en) | Optical semiconductor device | |
| US4864581A (en) | Semiconductor structures and a method of manufacturing semiconductor structures | |
| US6539039B2 (en) | Optical semiconductor device and method of manufacturing the same | |
| CN114284865B (zh) | 有源反馈分布式反馈激光器及其制作方法 | |
| US5636237A (en) | Semiconductor laser device which makes it possible to realize high-speed modulation | |
| US4870468A (en) | Semiconductor light-emitting device and method of manufacturing the same | |
| JP2000353848A (ja) | 光変調器付半導体レーザダイオードとその製造方法 | |
| EP1719003B1 (en) | Buried heterostructure device fabricated by single step mocvd | |
| US5222091A (en) | Structure for indium phosphide/indium gallium arsenide phosphide buried heterostructure semiconductor | |
| US5661077A (en) | Method for fabricating an optical integrated circuit | |
| JP3654429B2 (ja) | 光半導体装置の製造方法 | |
| JP2003526931A (ja) | 埋め込み型メサ半導体デバイス | |
| KR100279734B1 (ko) | 평면 매립형 반도체 레이저 구조 및 그 제조방법 | |
| JP2869995B2 (ja) | 高抵抗半導体層埋め込み型半導体レーザの製造方法 | |
| JP2911270B2 (ja) | 可視光レーザダイオード及びその製造方法 | |
| JPS63211788A (ja) | 半導体レ−ザおよびその製造方法 | |
| US20020145149A1 (en) | Optical device having current blocking layer of buried ridge structure and fabrication method thereof | |
| JPH05226774A (ja) | 半導体レーザ素子とその製造方法 | |
| JP2000077780A (ja) | 半導体レーザとその製造方法 | |
| JP2956255B2 (ja) | リッジ導波型半導体レーザの製造方法 | |
| JP2550718B2 (ja) | 高抵抗埋め込み半導体レーザ及びその製造方法 | |
| JPH1140897A (ja) | 半導体レーザ素子及びその製造方法 | |
| JPS6358390B2 (ja) | ||
| JPH07131110A (ja) | 半導体レーザ装置の製造方法 |