[go: up one dir, main page]

JP2000353760A - 半導体素子搭載用中継基板の製造方法 - Google Patents

半導体素子搭載用中継基板の製造方法

Info

Publication number
JP2000353760A
JP2000353760A JP11164148A JP16414899A JP2000353760A JP 2000353760 A JP2000353760 A JP 2000353760A JP 11164148 A JP11164148 A JP 11164148A JP 16414899 A JP16414899 A JP 16414899A JP 2000353760 A JP2000353760 A JP 2000353760A
Authority
JP
Japan
Prior art keywords
connection electrode
motherboard
plating
layer
exposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11164148A
Other languages
English (en)
Inventor
Yoshio Arimitsu
義雄 有光
Yutaka Kaneda
豊 金田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dexerials Corp
Original Assignee
Sony Chemicals Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Chemicals Corp filed Critical Sony Chemicals Corp
Priority to JP11164148A priority Critical patent/JP2000353760A/ja
Priority to US09/577,883 priority patent/US6312614B1/en
Priority to TW089110389A priority patent/TW521417B/zh
Priority to KR1020000031053A priority patent/KR100783340B1/ko
Priority to CNB001180827A priority patent/CN1149649C/zh
Publication of JP2000353760A publication Critical patent/JP2000353760A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/241—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus
    • H05K3/242—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus characterised by using temporary conductors on the printed circuit for electrically connecting areas which are to be electroplated
    • H10W70/05—
    • H10W70/688—
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0571—Dual purpose resist, e.g. etch resist used as solder resist, solder resist used as plating resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/058—Additional resists used for the same purpose but in different areas, i.e. not stacked
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0588—Second resist used as pattern over first resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H05K3/064—Photoresists
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 本発明によれば、金型を用いて機械的に中継
基板に穴を開けることなく、エッチングにより各マザー
ボード接続電極を互いに電気的に独立させ且つメッキリ
ードをできるだけ短くすることができる。 【解決手段】 半導体素子搭載用中継基板は、（Ａ）絶
縁性基材フィルム１上に、マザーボード接続電極２とメ
ッキリード３とを含む導体回路４を形成し、（Ｂ）導体
回路４上にパターニング用樹脂５を形成し、（Ｃ）マザ
ーボード接続電極２とメッキリード３とが露出するよう
にパターニング用樹脂層５をエッチングし、（Ｄ）メッ
キリード３を電解メッキレジスト層６で被覆し、（Ｅ）
露出したマザーボード接続電極２に電解メッキ金属層７
を積層し、（Ｆ）電解メッキレジスト層６を除去し、
（Ｇ）露出したメッキリード３をエッチングにより除去
し、そして（Ｈ）パターニング用樹脂層５がポリイミド
前駆体層である場合に、そのポリイミド前駆体層を完全
にイミド化することにより製造できる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体素子をマザ
ーボードへ実装するために使用する半導体素子搭載用中
継基板の製造方法に関する。
【０００２】
【従来の技術】近年、半導体素子を備えた電子機器の小
型化、軽量化が進められており、その動きに応じて半導
体素子をそれとほぼ同じ大きさのインターポーザーと称
される回路基板（即ち、半導体素子搭載用中継基板）に
搭載してチップサイズパッケージ（ＣＳＰ）化し、その
パッケージをマザーボードに実装することが行われてい
る。
【０００３】このような半導体素子搭載用中継基板は、
図３に示すように製造されている。
【０００４】まず、絶縁性基材フィルム３１上に、マザ
ーボードと接続するためのマザーボード接続電極３２
と、マザーボード接続電極３２に対し電解メッキ処理を
施すためにマザーボード接続電極３２に導通しているメ
ッキリード３３とを含む導体回路３４を形成する（図３
（ａ））。メッキリード３３は、絶縁性基材フィルムシ
ート３１の両縁の連続した導体部３１ａに導通してい
る。
【０００５】なお、半導体素子搭載用中継基板には、マ
ザーボード接続電極３２を裏面の半導体素子（図示せ
ず）に引き回すためのスルホール３５が形成されてい
る。
【０００６】次に、導体回路３４を電解メッキ処理し、
少なくともマザーボード接続電極３２上に電解メッキ金
属層３６を積層する（図３（ｂ））。
【０００７】次に、メッキリード３３ができるだけ短く
なるようにマザーボード接続電極３２の近傍に、金型を
用いて穴３７を開けてメッキリードを切断する（図３
（ｃ））。その後、必要に応じて絶縁性基材フィルム３
１の両縁の連続した導体部３１ａを切除する（図３
（ｄ））。
【０００８】図３（ｃ）に示すようにマザーボード接続
電極３２の近傍でメッキリード３３を切断する理由は、
以下の通りである。
【０００９】即ち、絶縁性基材フィルム３１上の各マザ
ーボード接続電極３２に導通しているメッキリード３３
の長さが長い場合には、分岐配線という側面のために反
射ノイズが発生し、また、冗長配線という側面のために
リアクタンスやキャパシティが大きくなり、半導体素子
の電気特性が低下する。また、各マザーボード接続電極
３２を互いに電気的に独立させることが必要である。従
って、効率よく半導体素子搭載用中継基板を製造するた
めには、各マザーボード接続電極３２を電解メッキ処理
した後に、メッキリード３３ができるだけ短くなるよう
に各マザーボード接続電極３２の近傍に金型を用いて穴
３７を開けるのである。
【００１０】
【発明が解決しようとする課題】しかしながら、金型で
穴を開けた場合には穴の縁にバリが発生し、外観不良や
性能に支障をきたす場合がある。また、ＣＳＰを作製す
るに際し、回路基盤上に穴が開けられていると樹脂封止
が困難になるという問題がある。また、小さなＣＳＰ用
のポリイミド基材フィルムに良好な精度で且つ基材フィ
ルムを痛めずに機械的に穴を開けることは簡単な作業で
はない。しかも、金型の作製にかなりのコストも必要に
なる。
【００１１】本発明は、以上の従来の技術の課題を解決
しようとするものであり、ＣＳＰ用の基板等の半導体素
子搭載用中継基板の作製に際し、金型を用いて機械的に
穴を開けることなく、各マザーボード接続電極を互いに
電気的に独立させ且つメッキリードをできるだけ短くで
きるようにすることを目的とする。
【００１２】
【課題を解決するための手段】本発明者らは、半導体素
子搭載用中継基板の製造工程の中で、マザーボードへ実
装する側の中継基板面のメッキリードをエッチングによ
り切除できれば上述の課題が解決できること、そしてそ
のためには、化学的にエッチング可能なパターニング用
樹脂層（例えば、アルカリ液でエッチング可能なポリイ
ミド前駆体層（ポリアミック酸層等）、感光性ポリイミ
ド層、フォトレジスト層）をメッキリードのエッチング
切除の際のエッチングレジストとして利用すればよいこ
とを見出し、本発明を完成させるに到った。
【００１３】即ち、第１の本発明は、半導体素子をマザ
ーボードへ実装するために使用する半導体素子搭載用中
継基板の製造方法であって、以下の工程（Ａ）〜
（Ｇ）： （Ａ） 絶縁性基材フィルム上に、マザーボードと接続
するためのマザーボード接続電極と、該マザーボード接
続電極に対し電解メッキ処理を施すために該マザーボー
ド接続電極に導通しているメッキリードとを含む導体回
路を形成する工程； （Ｂ） 該導体回路上にパターニング用樹脂層を形成す
る工程； （Ｃ） 該導体回路のマザーボード接続電極とメッキリ
ードとが露出するように該パターニング用樹脂層をエッ
チングする工程； （Ｄ） 露出したメッキリードを電解メッキレジスト層
で被覆する工程； （Ｅ） 露出したマザーボード接続電極を電解メッキ処
理し、マザーボード接続電極に電解メッキ金属層を積層
する工程； （Ｆ） メッキリードを被覆している電解メッキレジス
ト層を除去して、再度メッキリードを露出させる工程；
及び （Ｇ） 露出したメッキリードをエッチングにより除去
する工程 を含んでなることを特徴とする半導体素子搭載用中継基
板を提供する。
【００１４】また、第２の本発明は、半導体素子をマザ
ーボードへ実装するために使用する半導体素子搭載用中
継基板の製造方法であって、以下の工程（ａ）〜
（ｆ）： （ａ） 絶縁性基材フィルム上に、マザーボードと接続
するためのマザーボード接続電極と、該マザーボード接
続電極に対し電解メッキ処理を施すために該マザーボー
ド接続電極に導通しているメッキリードとを含む導体回
路を形成する工程； （ｂ） 該導体回路上にパターニング用樹脂層を形成す
る工程； （ｃ） 該導体回路のマザーボード接続電極が露出する
ように該パターニング用樹脂層をエッチングする工程； （ｄ） 露出したマザーボード接続電極を電解メッキ処
理し、マザーボード接続電極に電解メッキ金属層を積層
する工程； （ｅ） 該導体回路のメッキリードが露出するように該
パターニング用樹脂層をエッチングする工程； 及び （ｆ） 露出したメッキリードをエッチングにより除去
する工程 を含んでなることを特徴とする半導体素子搭載用中継基
板の製造方法を提供する。
【００１５】
【発明の実施の形態】まず、第１の本発明の半導体素子
搭載用中継基板の製造方法について、図面を参照しなが
ら工程毎に説明する。
【００１６】工程（Ａ） まず、絶縁性基材フィルム１上に、マザーボード（図示
せず）と接続するためのマザーボード接続電極２と、こ
のマザーボード接続電極２に対し電解メッキ処理を施す
ためにマザーボード接続電極２に導通しているメッキリ
ード３とを含む導体回路４を形成する（図１（ａ））。
なお、メッキリード３は、絶縁性基材フィルム１の両縁
に連続した導体部（図示せず、従来技術の図３（ａ）の
３１ａ参照）に接続されていてもよい。この領域は、後
述するメッキ処理の際の電極となる。
【００１７】なお、半導体素子搭載用中継基板の導体回
路４には、通常、マザーボード接続電極２を絶縁性基材
フィルム１の他面に導通させるためのスルホール９（図
１（ａ））が設けられており、絶縁性基材フィルム１の
他面には半導体素子を搭載するためのＩＣチップ搭載用
バンプ（図示せず）が形成されている。
【００１８】このような導体回路４は、常法により形成
することができる。例えば、まず、ポリイミド絶縁フィ
ルム上に銅層が貼り合わされた片面銅張フレキシブル基
板の銅層を常法によりパターニングし、必要に応じてＩ
Ｃチップ搭載用バンプを形成した後に、そのバンプ形成
面（半導体素子搭載面）をマスキングする。次に、ポリ
イミド絶縁フィルムにスルホール用の孔を開けた後に、
全面に無電解銅メッキ処理を行い、引き続き電解銅メッ
キ処理で銅の厚付けを行う。次に、その電解銅層の表面
に感光性ドライフィルムをラミネートし、配線回路に対
応したフォトマスクを介して露光し、現像してエッチン
グレジスト層を形成し、塩化銅又は塩化鉄エッチング液
でエッチングした後に、常法によりエッチングレジスト
層を除去すればよい。
【００１９】工程（Ｂ） 次に、導体回路４上にパターニング用樹脂層５を形成す
る（図１（ｂ））。パターニング用樹脂層５としては、
ポリイミド前駆体層５、感光性ポリイミド層、フォトレ
ジスト層等を使用することができる。中でもポリイミド
前駆体層は、アルカリ可溶性であるのでパターニングが
可能な層でありながら、イミド化処理（例えば加熱処
理）により硬化して耐熱性や耐薬品性に優れたポリイミ
ド層に変換可能な層である。このようなポリイミド前駆
体層としては、公知のポリアミック酸塗工液をグラビア
コータなどにより塗工し、乾燥することにより形成する
ことができる。
【００２０】工程（Ｃ） 次に、導体回路４のマザーボード接続電極２とメッキリ
ード３とが露出するようにパターニング用樹脂層５を常
法に従ってエッチングする（図１（ｃ））。例えば、パ
ターニング用樹脂層５上に感光性ドライフィルムをラミ
ネートし、所定の形状のフォトマスクを介して露光し、
現像してエッチングレジスト層を形成し、水酸化ナトリ
ウム水溶液等でエッチングした後に、常法によりエッチ
ングレジスト層を除去すればよい。
【００２１】工程（Ｄ） 次に、露出したメッキリード３を通常の電解メッキレジ
スト層６で被覆する（図１（ｄ））。このとき、マザー
ボード接続電極２を被覆しないようにする。
【００２２】工程（Ｅ） 次に、露出したマザーボード接続電極２を電解メッキ処
理（例えば、電解金メッキ処理）し、マザーボード接続
電極２に電解メッキ金属層７を積層する（図１
（ｅ））。これにより、マザーボード接続電極２にボー
ルグリッドアレイ用のハンダボールの適用が容易にな
る。
【００２３】工程（Ｆ） 次に、メッキリード３を被覆している電解メッキレジス
ト層６を除去して、再度メッキリード３を露出させる
（図１（ｆ））。
【００２４】工程（Ｇ） 次に、露出したメッキリード３を塩化銅又は塩化鉄エッ
チング液等のエッチング液で除去する（図１（ｇ））。
このとき、電解メッキ金属層７をその下層のマザーボー
ド接続電極２のエッチングレジストとして機能させるよ
うにする。そのためには、電解メッキ金属層７をエッチ
ング液に耐性のある材質（例えば金）から形成すればよ
い。あるいは、エッチングされることを予定して、電解
メッキ金属層７を予め厚く形成すればよい。これによ
り、電解メッキ金属層７及びその下層のマザーボード接
続電極２に接続するメッキリードの長さを、金型を使用
して穴開け処理することなく、一連の導体回路４の形成
工程内で極めて短縮化することができる。
【００２５】工程（Ｈ） 次に、パターニング樹脂層５がポリイミド前駆体層であ
る場合に、そのポリイミド前駆体層を完全にイミド化し
てポリイミド層８にすることにより、図１（ｈ）に示す
ような半導体素子搭載用中継基板が得られる。なお、こ
の工程（Ｈ）（ポリイミド前駆体層のイミド化）は、工
程（Ｇ）の後で実施してもよいが、ポリイミド前駆体層
のパターニングの後、即ち工程（Ｃ）と工程（Ｄ）との
間で実施してもよい。
【００２６】以上のように、第１の本発明の特徴は、半
導体素子搭載用中継基板の、マザーボードへ実装される
側の表面のメッキリードをエッチングにより切断する点
にあり、従って、中継基板の半導体素子搭載面やスルホ
ールの形成の手法に関しては、従来技術を利用すること
ができる。
【００２７】なお、以上の第１の本発明の製造方法にお
いては、パターニング用樹脂層５のパターニング（工程
（Ｃ））が一回であるが、以下に示すように、第２の本
発明のように２回（工程（ｃ）及び工程（ｅ））行って
もよい。
【００２８】工程（ａ） 第１の本発明の工程（Ａ）と同様に、まず、絶縁性基材
フィルム上１に、マザーボードと接続するためのマザー
ボード接続電極２と、このマザーボード接続電極２に対
し電解メッキ処理を施すためにマザーボード接続電極２
に導通しているメッキリード３とを含む導体回路４を形
成する（図２（ａ））。なお、メッキリード３は、絶縁
性基材フィルム１の両縁に連続した導体部（図示せず、
従来技術の図３（ａ）の３１ａ参照）に接続されていて
もよい。この領域は、後述するメッキ処理の際の電極と
なる。
【００２９】工程（ｂ） 次に、第１の本発明の工程（Ｂ）と同様に、導体回路４
上にポリイミド前駆体層等のパターニング用樹脂層５を
形成する（図２（ｂ））。
【００３０】工程（ｃ） 次に、第１の本発明の工程（Ｃ）に準じ、導体回路４の
マザーボード接続電極２が露出するようにパターニング
用樹脂層５をエッチングする（図２（ｃ））。このと
き、第１の本発明の場合と異なり、メッキリード３が露
出しないようにエッチングする。
【００３１】工程（ｄ） 次に、第１の本発明の工程（Ｅ）に準じ、露出したマザ
ーボード接続電極２を電解メッキ処理し、マザーボード
接続電極２に電解メッキ金属層７を積層する（図２
（ｄ））。
【００３２】工程（ｅ） 次に、第１の本発明の工程（Ｃ）に準じ、導体回路４の
メッキリード３が露出するようにパターニング用樹脂層
５をエッチングする（図２（ｅ））。
【００３３】工程（ｆ） 次に、第１の本発明の工程（Ｇ）に準じ、露出したメッ
キリード３をエッチングにより除去する（図２
（ｆ））。
【００３４】工程（ｇ） 次に、第１の本発明の工程（Ｈ）と同様に、パターニン
グ樹脂層５がポリイミド前駆体層である場合に、そのポ
リイミド前駆体層を完全にイミド化してポリイミド層８
にすることにより図２（ｇ）に示したような半導体素子
搭載用中継基板が得られる。
【００３５】なお、第２の本発明において、工程（ｃ）
と工程（ｄ）との間、更に工程（ｈ）として、ポリイミ
ド前駆体層を不完全にイミド化する工程を設けてもよ
い。この不完全の程度は、イミド化条件（加熱温度、加
熱時間等）を調整することにより、ポリイミド前駆体層
がその後に続く工程の実施条件でダメージを受けない
が、それ自身のパターニングが可能な程度とする。従っ
て、このようなポリイミド前駆体層の不完全イミド化工
程を設けることにより、導体回路４の寸法精度を向上さ
せることや中継基板の製造歩留まりを向上させることが
できる。
【００３６】以上のように、第２の本発明の特徴は、半
導体素子搭載用中継基板の、マザーボードへ実装される
側の表面のメッキリードをエッチングにより切断する点
にあり、従って、中継基板の半導体素子搭載面やスルホ
ールの形成の手法に関しては、第１の本発明と同様に従
来技術を利用することができる。
【００３７】
【発明の効果】本発明によれば、ＣＳＰ用の基板等の半
導体素子搭載用中継基板の作製に際し、金型を用いて機
械的に中継基板に穴を開けることなく、エッチングによ
り各マザーボード接続電極を互いに電気的に独立させ且
つメッキリードをできるだけ短くすることができる。
【図面の簡単な説明】
【図１】本発明の半導体素子搭載用中継基板の製造工程
図である。
【図２】本発明の半導体素子搭載用中継基板の製造工程
図である。
【図３】従来の半導体素子搭載用中継基板の製造工程図
である。
【符号の説明】
１ 絶縁性基材フィルム、２ マザーボード接続電極、
３ メッキリード、４導体回路、５ パターニング用樹
脂層、６ 電解メッキレジスト層、７ 電解メッキ金属
層

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 半導体素子をマザーボードへ実装するた
    めに使用する半導体素子搭載用中継基板の製造方法であ
    って、以下の工程（Ａ）〜（Ｇ）： （Ａ） 絶縁性基材フィルム上に、マザーボードと接続
    するためのマザーボード接続電極と、該マザーボード接
    続電極に対し電解メッキ処理を施すために該マザーボー
    ド接続電極に導通しているメッキリードとを含む導体回
    路を形成する工程； （Ｂ） 該導体回路上にパターニング用樹脂層を形成す
    る工程； （Ｃ） 該導体回路のマザーボード接続電極とメッキリ
    ードとが露出するように該パターニング用樹脂層をエッ
    チングする工程； （Ｄ） 露出したメッキリードを電解メッキレジスト層
    で被覆する工程； （Ｅ） 露出したマザーボード接続電極を電解メッキ処
    理し、マザーボード接続電極に電解メッキ金属層を積層
    する工程； （Ｆ） メッキリードを被覆している電解メッキレジス
    ト層を除去して、再度メッキリードを露出させる工程；
    及び （Ｇ） 露出したメッキリードをエッチングにより除去
    する工程； を含んでなることを特徴とする半導体素子搭載用中継基
    板の製造方法。
  2. 【請求項２】 パターニング用樹脂層が、ポリイミド前
    駆体層である請求項１記載の製造方法。
  3. 【請求項３】 工程（Ｃ）と工程（Ｄ）との間で、又は
    工程（Ｇ）の後で以下の工程（Ｈ） （Ｈ） ポリイミド前駆体層を完全にイミド化する工程 を含む請求項２記載の製造方法。
  4. 【請求項４】 半導体素子をマザーボードへ実装するた
    めに使用する半導体素子搭載用中継基板の製造方法であ
    って、以下の工程（ａ）〜（ｆ）： （ａ） 絶縁性基材フィルム上に、マザーボードと接続
    するためのマザーボード接続電極と、該マザーボード接
    続電極に対し電解メッキ処理を施すために該マザーボー
    ド接続電極に導通しているメッキリードとを含む導体回
    路を形成する工程； （ｂ） 該導体回路上にパターニング用樹脂層を形成す
    る工程； （ｃ） 該導体回路のマザーボード接続電極が露出する
    ように該パターニング用樹脂層をエッチングする工程； （ｄ） 露出したマザーボード接続電極を電解メッキ処
    理し、マザーボード接続電極に電解メッキ金属層を積層
    する工程； （ｅ） 該導体回路のメッキリードが露出するように該
    パターニング用樹脂層をエッチングする工程； 及び （ｆ） 露出したメッキリードをエッチングにより除去
    する工程 を含んでなることを特徴とする半導体素子搭載用中継基
    板の製造方法。
  5. 【請求項５】 パターニング用樹脂層がポリイミド前駆
    体層である請求項４記載の製造方法。
  6. 【請求項６】 更に、工程（ｆ）の後で工程（ｇ） （ｇ） ポリイミド前駆体層を完全にイミド化する工程 を含む請求項５記載の製造方法。
  7. 【請求項７】 更に、工程（ｃ）と工程（ｄ）との間、
    又は工程（ｄ）と工程（ｅ）との間に工程（ｈ） （ｈ） ポリイミド前駆体層を不完全にイミド化する工
    程 を含む請求項６記載の製造方法。
JP11164148A 1999-06-10 1999-06-10 半導体素子搭載用中継基板の製造方法 Pending JP2000353760A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP11164148A JP2000353760A (ja) 1999-06-10 1999-06-10 半導体素子搭載用中継基板の製造方法
US09/577,883 US6312614B1 (en) 1999-06-10 2000-05-25 Method for production of interposer for mounting semiconductor element
TW089110389A TW521417B (en) 1999-06-10 2000-05-29 Method for production of interposer for mounting semiconductor element
KR1020000031053A KR100783340B1 (ko) 1999-06-10 2000-06-07 반도체소자 탑재용 중계기판의 제조방법
CNB001180827A CN1149649C (zh) 1999-06-10 2000-06-09 半导体元件安装用中继基板的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11164148A JP2000353760A (ja) 1999-06-10 1999-06-10 半導体素子搭載用中継基板の製造方法

Publications (1)

Publication Number Publication Date
JP2000353760A true JP2000353760A (ja) 2000-12-19

Family

ID=15787664

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11164148A Pending JP2000353760A (ja) 1999-06-10 1999-06-10 半導体素子搭載用中継基板の製造方法

Country Status (5)

Country Link
US (1) US6312614B1 (ja)
JP (1) JP2000353760A (ja)
KR (1) KR100783340B1 (ja)
CN (1) CN1149649C (ja)
TW (1) TW521417B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3357875B1 (ja) 2001-06-29 2002-12-16 株式会社リョウワ 電解メッキ方法及びプリント配線基板の製造方法
JP2010171351A (ja) * 2008-12-25 2010-08-05 Kyocera Corp 配線基板及び配線基板の製造方法並びにプローブカード
CN109076702A (zh) * 2016-03-22 2018-12-21 杨军 基材上无溶剂印刷电路的方法

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100483621B1 (ko) * 2002-02-08 2005-04-18 삼성전기주식회사 인쇄회로기판 스트립의 도금을 위한 설계구조 및 이를 이용한 반도체 칩 패키지의 제조방법
KR100476409B1 (ko) * 2002-06-07 2005-03-16 엘지전자 주식회사 인쇄회로기판의 도금방법
EP1381259A1 (en) * 2002-07-11 2004-01-14 Ultratera Corporation Structure of printed circuit board (PCB)
KR20050050849A (ko) * 2003-11-26 2005-06-01 삼성전기주식회사 도금 인입선이 없는 인쇄회로기판 제조 방법
TWI237534B (en) * 2004-05-07 2005-08-01 Advanced Semiconductor Eng Fabrication method of a printed circuit board
US7105918B2 (en) * 2004-07-29 2006-09-12 Micron Technology, Inc. Interposer with flexible solder pad elements and methods of manufacturing the same
JP2007165465A (ja) * 2005-12-12 2007-06-28 Seiko Epson Corp 配線基板の製造方法
US7394028B2 (en) * 2006-02-23 2008-07-01 Agere Systems Inc. Flexible circuit substrate for flip-chip-on-flex applications
JP2008181702A (ja) * 2007-01-23 2008-08-07 Mitsumi Electric Co Ltd 電池パック及び電池保護モジュール及び電池保護モジュール用基板の製造方法
TWI334320B (en) * 2007-07-16 2010-12-01 Nanya Technology Corp Fabricating method of gold finger of circuit board
JP2009147270A (ja) * 2007-12-18 2009-07-02 Nec Electronics Corp 配線基板の製造方法、配線基板、および半導体装置
JP5188289B2 (ja) * 2008-06-26 2013-04-24 ラピスセミコンダクタ株式会社 プリント基板の製造方法
CN101861054B (zh) * 2010-04-08 2011-07-27 冠锋电子科技(梅州)有限公司 去除镀金插头引线的方法
CN104347780B (zh) * 2013-08-06 2018-12-04 惠州市华阳光电技术有限公司 一种板上芯片的基板及其制造工艺
TWI560840B (en) * 2014-10-30 2016-12-01 Winbond Electronics Corp Flexible microsystem structure
US9412692B2 (en) 2015-01-13 2016-08-09 Winbond Electronics Corp. Flexible microsystem structure
KR102050939B1 (ko) 2019-10-15 2020-01-08 주식회사 동원파츠 마찰교반용접을 이용한 중계기 제조방법
CN111065210A (zh) * 2019-12-25 2020-04-24 上海嘉捷通电路科技股份有限公司 一种代替手工挑pcb工艺导线的方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6318355A (ja) 1986-07-10 1988-01-26 Konica Corp 電子写真感光体
JPH04109693A (ja) * 1990-08-30 1992-04-10 Tanaka Kikinzoku Kogyo Kk 白金回路基板の製造方法
US5480048A (en) * 1992-09-04 1996-01-02 Hitachi, Ltd. Multilayer wiring board fabricating method
US5509553A (en) * 1994-04-22 1996-04-23 Litel Instruments Direct etch processes for the manufacture of high density multichip modules
JPH0951155A (ja) 1995-08-08 1997-02-18 Mitsui Toatsu Chem Inc ソルダーマスクの形成方法
US5733466A (en) * 1996-02-06 1998-03-31 International Business Machines Corporation Electrolytic method of depositing gold connectors on a printed circuit board
DE19610723A1 (de) * 1996-03-19 1997-09-25 Bayer Ag Elektrolumineszierende Anordnungen unter Verwendung von Blendsystemen
JPH1070353A (ja) * 1996-08-26 1998-03-10 Sumitomo Metal Mining Co Ltd 銅被覆ポリイミド基板を用いた電子回路基板の製造方法
JPH10188817A (ja) * 1996-12-25 1998-07-21 Canon Inc 素子回路基板および画像形成装置とその製造法
JPH1117331A (ja) * 1997-06-26 1999-01-22 Nippon Mektron Ltd 可撓性回路基板の製造法
KR980000010A (ko) * 1997-10-20 1998-03-30 유연광 메밀의 재배방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3357875B1 (ja) 2001-06-29 2002-12-16 株式会社リョウワ 電解メッキ方法及びプリント配線基板の製造方法
WO2003002786A1 (en) * 2001-06-29 2003-01-09 Ryowa Co., Ltd. Electroplating method and printed wiring board manufacturing method
JP2010171351A (ja) * 2008-12-25 2010-08-05 Kyocera Corp 配線基板及び配線基板の製造方法並びにプローブカード
CN109076702A (zh) * 2016-03-22 2018-12-21 杨军 基材上无溶剂印刷电路的方法

Also Published As

Publication number Publication date
TW521417B (en) 2003-02-21
CN1149649C (zh) 2004-05-12
CN1277458A (zh) 2000-12-20
KR100783340B1 (ko) 2007-12-07
KR20010007271A (ko) 2001-01-26
US6312614B1 (en) 2001-11-06

Similar Documents

Publication Publication Date Title
JP2000353760A (ja) 半導体素子搭載用中継基板の製造方法
JP3895303B2 (ja) メッキリード線を使用しないパッケージ基板の製造方法
JP2004193549A (ja) メッキ引込線なしにメッキされたパッケージ基板およびその製造方法
US8043514B2 (en) Method of manufacturing a wiring board by utilizing electro plating
JPH10178031A (ja) 半導体パッケージ用回路基板の製造方法
JP3606785B2 (ja) 配線基板の製造方法
KR102873275B1 (ko) 연성인쇄회로기판의 제조 방법
KR100894178B1 (ko) 인쇄회로기판 제조방법
KR20100111858A (ko) 인쇄회로기판 제조를 위한 범프 형성 방법
JPH10197557A (ja) 検査部材及びその製造方法
JP4025451B2 (ja) フレクシャーブランクの製造法
JP2002151622A (ja) 半導体回路部品及びその製造方法
JP5676833B2 (ja) 電気めっきを使用して形成される集積回路パッケージを処理するための方法およびそれから作成された装置
JP2002368380A (ja) 両面可撓性回路基板の製造法
JP3979086B2 (ja) 半導体回路検査治具
JP4549499B2 (ja) 半導体チップ搭載用基板の製造方法、および半導体チップ搭載用基板と半導体装置
JP2884271B2 (ja) 両面ｔａｂの製造方法
JP4390908B2 (ja) 配線部材の製造方法
JP3405640B2 (ja) 独立回路へのメッキ方法
JP2795475B2 (ja) プリント配線板及びその製造方法
JP2000031639A (ja) 両面回路基板の製造方法と両面回路基板
JP2003224348A (ja) 高密度プリント配線板及びその製造方法
JP4635395B2 (ja) 半導体回路検査治具の製造方法
JPH0748583B2 (ja) 高密度プリント配線板の電気検査治具板の製造方法
JP2003249728A (ja) 電子部品実装用プリント配線板およびその製造方法