[go: up one dir, main page]

JP2000349581A - Diplexer and mobile communication equipment using it - Google Patents

Diplexer and mobile communication equipment using it

Info

Publication number
JP2000349581A
JP2000349581A JP11155679A JP15567999A JP2000349581A JP 2000349581 A JP2000349581 A JP 2000349581A JP 11155679 A JP11155679 A JP 11155679A JP 15567999 A JP15567999 A JP 15567999A JP 2000349581 A JP2000349581 A JP 2000349581A
Authority
JP
Japan
Prior art keywords
capacitor
diplexer
electrodes
port
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11155679A
Other languages
Japanese (ja)
Other versions
JP4378793B2 (en
Inventor
Koji Furuya
孝治 降谷
Koji Tanaka
浩二 田中
Hideki Muto
英樹 武藤
Takanori Uejima
孝紀 上嶋
Takahiro Watanabe
貴洋 渡辺
Norio Nakajima
規巨 中島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP15567999A priority Critical patent/JP4378793B2/en
Publication of JP2000349581A publication Critical patent/JP2000349581A/en
Application granted granted Critical
Publication of JP4378793B2 publication Critical patent/JP4378793B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Control Of Motors That Do Not Use Commutators (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a diplexer with a structure where a pass band of a high- pass filter between 2nd and 3rd ports is widened and the insertion loss is decreased and to provide a mobile communication equipment employing it. SOLUTION: The diplexer 10 is provided with a multi-layered board 11 consisting of 1st-9th dielectric layers 111-119, and strip line electrodes ST11, ST12, capacitor electrodes Cp11-Cp16, and ground electrodes Gp11, Gp12 are formed on an upper face of the 2nd-9th dielectric layers 112-119 respectively. The 1st-9th dielectric layers 111-119 are stacked and integrally baked to form the multi-layered board 11. Moreover, external terminals T11-T14 are formed on side faces and front and rear faces of the multi-layered board 11.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、ダイプレクサ及び
それを用いた移動体通信装置に関し、特に、周波数の異
なる高周波信号を分離、合成させるダイプレクサ及びそ
れを用いた移動体通信装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a diplexer and a mobile communication device using the same, and more particularly, to a diplexer for separating and combining high-frequency signals having different frequencies and a mobile communication device using the same.

【0002】[0002]

【従来の技術】従来から、1つのアンテナで周波数の異
なる高周波信号、例えばGSM(Global System for Mo
bile communications)及びDCS(Digital Cellular
System)に対応するために、周波数の異なる高周波信号
を分離、合成することができるダイプレクサが用いられ
ている。
2. Description of the Related Art Conventionally, high frequency signals having different frequencies with one antenna, for example, GSM (Global System for Mo
bile communications) and DCS (Digital Cellular)
In order to cope with System, a diplexer capable of separating and synthesizing high-frequency signals having different frequencies is used.

【0003】図6は、一般的なダイプレクサの等価回路
図である。ダイプレクサは、第1〜第3のポートP1〜
P3、第1及び第2のポート間の低域通過フィルタLP
F、並びに第2及び第3のポート間の高域通過フィルタ
HPFで構成される。低域通過フィルタLPFは第1の
インダクタL1、第1のコンデンサC11,C12から
なり、第1のポートP1と第2のポートP2との間に、
第1のインダクタL11及び第1のコンデンサC11か
らなる並列回路が接続され、第1のポートP1とグラン
ドとの間に、第1のコンデンサC12が接続される。高
域通過フィルタHPFは第2のインダクタL2、第2の
コンデンサC21〜C23からなり、第2のポートP2
と第3のポートP3との間に、第2のコンデンサC2
1,C22が直列接続され、第2のコンデンサC21,
C22の接続点とグランドとの間に、第2のインダクタ
L2及び第2のコンデンサC23からなる直列回路が接
続される。
FIG. 6 is an equivalent circuit diagram of a general diplexer. The diplexer has first to third ports P1 to P1.
P3, low-pass filter LP between first and second ports
F, and a high-pass filter HPF between the second and third ports. The low-pass filter LPF includes a first inductor L1 and first capacitors C11 and C12, and is provided between a first port P1 and a second port P2.
A parallel circuit composed of a first inductor L11 and a first capacitor C11 is connected, and a first capacitor C12 is connected between the first port P1 and the ground. The high-pass filter HPF includes a second inductor L2 and second capacitors C21 to C23, and a second port P2
Between the second capacitor C2 and the third port P3.
1 and C22 are connected in series, and a second capacitor C21,
A series circuit including the second inductor L2 and the second capacitor C23 is connected between the connection point of C22 and the ground.

【0004】図7は、従来のダイプレクサの分解斜視図
である。ダイプレクサ50は、第1〜第7のシート層5
11〜517からなる多層基板51を備える。第2、第
3及び第6のシート層512,513,516の上面に
はコンデンサ電極Cp51,Cp52、コンデンサ電極
Cp53,Cp54、コンデンサ電極Cp55,Cp5
6がそれぞれ形成される。また、第4のシート層514
の上面にはストリップライン電極ST51,ST52が
形成される。さらに、第5及び第7のシート層515,
517の上面にはグランド電極Gp51、グランド電極
Gp52がそれぞれ形成される。また、第2〜第5のシ
ート層512〜515には、各シート層512〜515
を貫通するようにビアホール電極Vh5が形成される。
FIG. 7 is an exploded perspective view of a conventional diplexer. The diplexer 50 includes the first to seventh sheet layers 5.
A multi-layer substrate 51 including 11 to 517 is provided. Capacitor electrodes Cp51, Cp52, capacitor electrodes Cp53, Cp54, and capacitor electrodes Cp55, Cp5 are provided on the upper surfaces of the second, third, and sixth sheet layers 512, 513, 516.
6 are respectively formed. In addition, the fourth sheet layer 514
Are formed with strip line electrodes ST51 and ST52. Further, fifth and seventh sheet layers 515,
A ground electrode Gp51 and a ground electrode Gp52 are formed on the upper surface of 517, respectively. In addition, the second to fifth sheet layers 512 to 515 have respective sheet layers 512 to 515.
Via hole electrode Vh5 is formed to penetrate through.

【0005】これらの第1〜第7のシート層511〜5
17が積み重ねられ、一体的に焼結されることにより、
多層基板51となる。そして、ストリップライン電極S
T51とコンデンサ電極Cp51,Cp53,Cp5
5、及びストリップライン電極ST52とコンデンサ電
極Cp54,Cp56とはそれぞれ多層基板51の内部
にてビアホール電極Vh5で接続される。また、多層基
板51の側面及び表裏面には、コンデンサ電極Cp51
に電気的に接続され、第1及び第2のポートP1,P2
(図6)となる外部端子T51,T52と、コンデンサ
電極Cp52に電気的に接続され、第3のポートP3
(図6)となる外部端子T53と、グランド電極Gp5
1,Gp52に電気的に接続され、グランド端子となる
外部端子T54が形成される。
The first to seventh sheet layers 511 to 5
17 are stacked and integrally sintered,
The multilayer substrate 51 is obtained. Then, the strip line electrode S
T51 and capacitor electrodes Cp51, Cp53, Cp5
5, and the strip line electrode ST52 and the capacitor electrodes Cp54 and Cp56 are connected to each other via the via hole electrode Vh5 inside the multilayer substrate 51. The capacitor electrode Cp51 is provided on the side and front and back surfaces of the multilayer substrate 51.
And first and second ports P1, P2
(FIG. 6) are electrically connected to the external terminals T51 and T52 and the capacitor electrode Cp52, and the third port P3
(FIG. 6), an external terminal T53 and a ground electrode Gp5.
1, an external terminal T54 which is electrically connected to Gp52 and serves as a ground terminal is formed.

【0006】以上の構成を備えたダイプレクサ50にお
いて、ストリップライン電極ST51,ST52で第1
及び第2のインダクタL1,L2(図6)をそれぞれ形
成する。また、コンデンサ電極Cp51,Cp53で第
1のコンデンサC11(図6)、コンデンサ電極Cp5
5とグランド電極Gp51、Gp52とで第1のコンデ
ンサC12(図6)をそれぞれ形成する。さらに、コン
デンサ電極Cp51,Cp54で第2のコンデンサC2
1(図6)、コンデンサ電極Cp52,Cp54で第2
のコンデンサC22(図6)、コンデンサ電極Cp56
とグランド電極Gp51,Gp52とで第2のコンデン
サC23(図6)をそれぞれ形成する。
[0006] In the diplexer 50 having the above-described structure, the strip line electrodes ST51 and ST52 form the first.
And the second inductors L1 and L2 (FIG. 6). Further, the first capacitor C11 (FIG. 6) and the capacitor electrode Cp5 are connected by the capacitor electrodes Cp51 and Cp53.
5 and the ground electrodes Gp51 and Gp52 form a first capacitor C12 (FIG. 6). Further, the second capacitor C2 is connected to the capacitor electrodes Cp51 and Cp54.
1 (FIG. 6), the capacitor electrodes Cp52 and Cp54
Capacitor C22 (FIG. 6), capacitor electrode Cp56
And the ground electrodes Gp51 and Gp52 form a second capacitor C23 (FIG. 6).

【0007】[0007]

【発明が解決しようとする課題】ところが、上記の従来
のダイプレクサによれば、第2及び第3のポート間の高
域通過フィルタにおいて、第2のポートと第3のポート
との間に直列接続された第2のコンデンサを形成するコ
ンデンサ電極とグランド電極との間に浮遊容量が発生
し、等価回路では図6の破線で示したようなコンデンサ
が付加された形態になる。また、第2及び第3のポート
間の高域通過フィルタにおいて、第2のインダクタを形
成するストリップライン電極がグランド電極に接近して
おり、ストリップライン電極のインピーダンスが小さく
なる。その結果、第2及び第3のポート間の高域通過フ
ィルタの通過帯域が狭くなったり、挿入損失が大きくな
るといった問題があった。
However, according to the above-described conventional diplexer, in the high-pass filter between the second and third ports, a series connection is made between the second and third ports. A stray capacitance occurs between the capacitor electrode forming the second capacitor and the ground electrode, and the equivalent circuit has a form in which a capacitor is added as shown by a broken line in FIG. In the high-pass filter between the second and third ports, the stripline electrode forming the second inductor is close to the ground electrode, and the impedance of the stripline electrode is reduced. As a result, there is a problem that the pass band of the high-pass filter between the second and third ports is narrowed and the insertion loss is increased.

【0008】本発明は、このような問題点を解決するた
めになされたものであり、第2及び第3のポート間の高
域通過フィルタの通過帯域を広くし、挿入損失を小さく
する構造を有するダイプレクサ及びそれを用いた移動体
通信装置を提供することを目的とする。
The present invention has been made to solve such a problem, and has a structure for widening the pass band of a high-pass filter between the second and third ports and reducing insertion loss. It is an object to provide a diplexer having the same and a mobile communication device using the same.

【0009】[0009]

【課題を解決するための手段】上述する問題点を解決す
るため本発明のダイプレクサは、第1乃至第3のポート
と、前記第1及び第2のポート間の低域通過フィルタを
構成する第1のインダクタ及び第1のコンデンサと、前
記第2及び第3のポート間の高域通過フィルタを構成す
る第2のインダクタ及び第2のコンデンサとを備えると
ともに、前記第1及び第2のインダクタが、セラミック
スからなる複数のシート層を積層してなる多層基板に内
蔵されるストリップライン電極で形成され、前記第1及
び第2のコンデンサが、前記多層基板に内蔵されるコン
デンサ電極で形成されるダイプレクサであって、前記第
2のポートと前記第3のポートとの間に直列接続される
前記第2のコンデンサを、前記第1のポート及び第2の
ポート間に接続される前記第1のコンデンサ上に配置
し、かつ前記多層基板の高さ方向に積み重ねることを特
徴とする。
In order to solve the above-mentioned problems, a diplexer according to the present invention comprises a first to a third port and a low-pass filter forming a low-pass filter between the first and the second ports. A first inductor and a first capacitor, and a second inductor and a second capacitor forming a high-pass filter between the second and third ports, and the first and second inductors are A diplexer formed by a strip line electrode built in a multilayer substrate formed by laminating a plurality of sheet layers made of ceramics, wherein the first and second capacitors are formed by capacitor electrodes built in the multilayer substrate. Wherein the second capacitor connected in series between the second port and the third port is connected between the first port and the second port. That is disposed on the first capacitor, and wherein the stacking height direction of the multilayer substrate.

【0010】また、前記第1及び第2のコンデンサを、
前記第2のインダクタ上に配置しないことを特徴とす
る。
[0010] The first and second capacitors may include:
It is not arranged on the second inductor.

【0011】本発明の移動体通信装置は、上記のダイプ
レクサを用いたことを特徴とする。
[0011] A mobile communication device according to the present invention is characterized by using the above diplexer.

【0012】本発明のダイプレクサによれば、第2のポ
ートと第3のポートとの間に直列接続される第2のコン
デンサを、第1のポートと第2のポートとの間に接続さ
れる第1のコンデンサ上に配置し、かつ多層基板の高さ
方向に積み重ねるため、第2のコンデンサを形成するコ
ンデンサ電極とグランド電極との間に、第1のコンデン
サを形成するコンデンサ電極が挿入されることとなり、
第2のコンデンサを形成するコンデンサ電極とグランド
電極との間に発生する浮遊容量を抑えることができる。
According to the diplexer of the present invention, the second capacitor connected in series between the second port and the third port is connected between the first port and the second port. The capacitor electrode forming the first capacitor is inserted between the capacitor electrode forming the second capacitor and the ground electrode to be arranged on the first capacitor and stacked in the height direction of the multilayer substrate. That means
The stray capacitance generated between the capacitor electrode forming the second capacitor and the ground electrode can be suppressed.

【0013】本発明の移動体通信装置によれば、第2及
び第3のポート間の高域通過フィルタの通過帯域が広く
なるとともに、挿入損失が小さくなるダイプレクサを用
いるため、送信特性及び受信特性に優れた移動体通信装
置を得ることができる。
According to the mobile communication apparatus of the present invention, the transmission characteristics and the reception characteristics are obtained because the diplexer which increases the pass band of the high-pass filter between the second and third ports and reduces the insertion loss is used. This makes it possible to obtain a mobile communication device that is excellent in quality.

【0014】[0014]

【発明の実施の形態】以下、図面を参照して本発明の実
施例を説明する。図1は、本発明のダイプレクサの第1
の実施例の分解斜視図である。ダイプレクサ10は、第
1〜第9のシート層111〜119からなる多層基板1
1を備える。第2〜第5のシート層112〜115の上
面にはコンデンサ電極Cp11〜Cp14がそれぞれ形
成される。また、第6のシート層116の上面にはスト
リップライン電極ST11,ST12が形成される。
Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 shows a first example of the diplexer of the present invention.
FIG. 3 is an exploded perspective view of the embodiment. The diplexer 10 includes a multilayer substrate 1 including first to ninth sheet layers 111 to 119.
1 is provided. Capacitor electrodes Cp11 to Cp14 are formed on the upper surfaces of the second to fifth sheet layers 112 to 115, respectively. Further, strip line electrodes ST11 and ST12 are formed on the upper surface of the sixth sheet layer 116.

【0015】さらに、第7及び第9のシート層117,
119の上面にはグランド電極Gp11,Gp12がそ
れぞれ形成される。また、第8のシート層118の上面
にはコンデンサ電極Cp15,Cp16が形成される。
さらに、第3〜第7のシート層113〜117には、各
シート層113〜117を貫通するようにビアホール電
極Vh1が形成される。
Further, the seventh and ninth sheet layers 117,
Ground electrodes Gp11 and Gp12 are formed on the upper surface of 119, respectively. Further, capacitor electrodes Cp15 and Cp16 are formed on the upper surface of the eighth sheet layer 118.
Further, via hole electrodes Vh1 are formed in the third to seventh sheet layers 113 to 117 so as to penetrate the respective sheet layers 113 to 117.

【0016】なお、第1〜第9のシート層111〜11
9は、例えば、850℃〜1000℃の温度で焼成可能
な酸化バリウム、酸化アルミニウム、シリカを主成分と
する誘電体セラミックスを結合剤等とともに混練したも
のをシート状にしたものである。
The first to ninth sheet layers 111 to 11
Reference numeral 9 denotes, for example, a sheet obtained by kneading a dielectric ceramic mainly composed of barium oxide, aluminum oxide and silica, which can be fired at a temperature of 850 ° C. to 1000 ° C., together with a binder and the like.

【0017】また、ストリップライン電極ST11,S
T12、コンデンサ電極Cp11〜Cp16及びグラン
ド電極Gp11,Gp12は、Ag,Pd,Ag−P
d,Cu等からなり、第2〜第9のシート層112〜1
19の表面に、周知の印刷法、スパッタリング法、真空
蒸着法等の方法によって形成される。
The strip line electrodes ST11, S
T12, the capacitor electrodes Cp11 to Cp16 and the ground electrodes Gp11 and Gp12 are made of Ag, Pd, Ag-P
d, Cu, etc., the second to ninth sheet layers 112-1
It is formed on the surface of the substrate 19 by a known method such as a printing method, a sputtering method, and a vacuum evaporation method.

【0018】これらの第1〜第9のシート層111〜1
19が積み重ねられ、一体的に焼結されることにより、
多層基板11となる。そして、ストリップライン電極S
T11とコンデンサ電極Cp13〜Cp15、及びスト
リップライン電極ST12とコンデンサ電極Cp12,
Cp16とはそれぞれ多層基板11の内部にてビアホー
ル電極Vh1で接続される。
The first to ninth sheet layers 111 to 1
19 are stacked and integrally sintered,
The multilayer substrate 11 is obtained. Then, the strip line electrode S
T11 and capacitor electrodes Cp13 to Cp15, and stripline electrode ST12 and capacitor electrodes Cp12,
Cp16 is connected to via hole electrode Vh1 inside multilayer substrate 11.

【0019】また、多層基板11の側面及び表裏面に
は、コンデンサ電極Cp14に電気的に接続され、第1
のポートP1(図6)となる外部端子T11と、コンデ
ンサ電極Cp13に電気的に接続され、第2のポートP
2(図6)となる外部端子T12と、コンデンサ電極C
p11に電気的に接続され、第3のポートP3(図6)
となる外部端子T13と、グランド電極Gp11,Gp
12に電気的に接続され、グランド端子となる外部端子
T14が形成される。なお、これらの端子T11〜T1
4は、スパッタリング法、真空蒸着法、塗布焼付等の方
法によって形成される。
On the side surface and the front and back surfaces of the multilayer substrate 11, a capacitor electrode Cp14 is electrically connected.
The external port T1 (FIG. 6) and the capacitor electrode Cp13 are electrically connected to the second port P1.
2 (FIG. 6) and a capacitor electrode C
electrically connected to p11, a third port P3 (FIG. 6)
External terminal T13 and the ground electrodes Gp11, Gp
12, an external terminal T14 serving as a ground terminal is formed. Note that these terminals T11 to T1
4 is formed by a method such as a sputtering method, a vacuum evaporation method, and a coating and baking method.

【0020】以上の構成を備えたダイプレクサ10にお
いて、ストリップライン電極ST11,ST12で第1
及び第2のインダクタL1,L2(図6)をそれぞれ形
成する。また、コンデンサ電極Cp13,Cp14で第
1のコンデンサC11(図6)、コンデンサ電極Cp1
5とグランド電極Gp11,Gp12とで第1のコンデ
ンサC12(図6)をそれぞれ形成する。
In the diplexer 10 having the above-described structure, the strip line electrodes ST11 and ST12 use the first
And the second inductors L1 and L2 (FIG. 6). Further, the first capacitor C11 (FIG. 6) and the capacitor electrode Cp1 are connected by the capacitor electrodes Cp13 and Cp14.
5 and the ground electrodes Gp11 and Gp12 form a first capacitor C12 (FIG. 6), respectively.

【0021】さらに、コンデンサ電極Cp12,Cp1
3で第2のコンデンサC21(図6)、コンデンサ電極
Cp11,Cp12で第2のコンデンサC22(図
6)、コンデンサ電極Cp16とグランド電極Gp1
1,Gp12とで第2のコンデンサC23(図6)をそ
れぞれ形成する。
Further, the capacitor electrodes Cp12, Cp1
3, the second capacitor C21 (FIG. 6), the capacitor electrodes Cp11 and Cp12, the second capacitor C22 (FIG. 6), the capacitor electrode Cp16 and the ground electrode Gp1.
1 and Gp12 form a second capacitor C23 (FIG. 6).

【0022】すなわち、第2のポートP2と第3のポー
トP3との間に直列接続される第2のコンデンサC2
1,C22を、第1のポートP1と第2のポートP2と
の間に接続される第1のコンデンサC11上に配置し、
かつ多層基板11の高さ方向に積み重ねる構造になって
いる。
That is, the second capacitor C2 connected in series between the second port P2 and the third port P3
1, C22 on a first capacitor C11 connected between the first port P1 and the second port P2;
In addition, the structure is such that the multilayer substrates 11 are stacked in the height direction.

【0023】図2は、図1のダイプレクサの第2及び第
3のポート間の通過特性を示す図である。図2中におい
て、実線は本実施例のダイプレクサ10(図1)、破線
は従来例のダイプレクサ50(図7)の場合を示す。
FIG. 2 is a diagram showing a passing characteristic between the second and third ports of the diplexer of FIG. 2, the solid line shows the case of the diplexer 10 (FIG. 1) of the present embodiment, and the broken line shows the case of the diplexer 50 (FIG. 7) of the conventional example.

【0024】この図から、第2及び第3のポート間の高
域通過フィルタにおいて、帯域幅は、本実施例のダイプ
レクサ10の方が従来例のダイプレクサ50に比べ広が
っていることが解る。
From this figure, it can be seen that in the high-pass filter between the second and third ports, the bandwidth of the diplexer 10 of this embodiment is wider than that of the conventional diplexer 50.

【0025】上述の第1の実施例のダイプレクサによれ
ば、第2のポートと第3のポートとの間に直列接続され
る第2のコンデンサを、第1のポートと第2のポートと
の間に接続される第1のコンデンサ上に配置し、かつ多
層基板の高さ方向に積み重ねるため、第2のコンデンサ
を形成するコンデンサ電極とグランド電極との間に、第
1のコンデンサを形成する一方のコンデンサ電極が挿入
されることとなり、第2のコンデンサを形成するコンデ
ンサ電極とグランド電極との間に発生する浮遊容量を抑
えることができる。したがって、第2及び第3のポート
間の高域通過フィルタに無駄な容量が発生しないため、
高域通過フィルタの通過帯域を広げることが可能とな
る。
According to the diplexer of the first embodiment, the second capacitor connected in series between the second port and the third port is connected between the first port and the second port. The first capacitor is formed between the capacitor electrode forming the second capacitor and the ground electrode to be disposed on the first capacitor connected therebetween and to be stacked in the height direction of the multilayer substrate. Is inserted, and the stray capacitance generated between the capacitor electrode forming the second capacitor and the ground electrode can be suppressed. Therefore, no useless capacitance is generated in the high-pass filter between the second and third ports.
It is possible to widen the pass band of the high-pass filter.

【0026】図3は、本発明のダイプレクサの第2の実
施例の分解斜視図である。ダイプレクサ20は、第1〜
第9のシート層211〜219からなる多層基板21を
備える。第2〜第5のシート層212〜215の上面に
はコンデンサ電極Cp21〜Cp24がそれぞれ形成さ
れる。また、第2及び第6のシート層212,216の
上面にはストリップライン電極ST21,ST22がそ
れぞれ形成される。
FIG. 3 is an exploded perspective view of a second embodiment of the diplexer according to the present invention. The diplexer 20 includes first to first
A multilayer substrate 21 including ninth sheet layers 211 to 219 is provided. Capacitor electrodes Cp21 to Cp24 are formed on the upper surfaces of the second to fifth sheet layers 212 to 215, respectively. Strip line electrodes ST21 and ST22 are formed on the upper surfaces of the second and sixth sheet layers 212 and 216, respectively.

【0027】さらに、第7及び第9のシート層217,
219の上面にはグランド電極Gp21,Gp22がそ
れぞれ形成される。また、第8のシート層218の上面
にはコンデンサ電極Cp25,Cp26が形成される。
さらに、第3〜第7のシート層213〜217には、各
シート層213〜217を貫通するようにビアホール電
極Vh2が形成される。
Further, the seventh and ninth sheet layers 217,
The ground electrodes Gp21 and Gp22 are formed on the upper surface of the 219, respectively. In addition, capacitor electrodes Cp25 and Cp26 are formed on the upper surface of the eighth sheet layer 218.
Further, via hole electrodes Vh2 are formed in the third to seventh sheet layers 213 to 217 so as to penetrate the respective sheet layers 213 to 217.

【0028】なお、第1〜第9のシート層211〜21
9は、例えば、850℃〜1000℃の温度で焼成可能
な酸化バリウム、酸化アルミニウム、シリカを主成分と
する誘電体セラミックスを結合剤等とともに混練したも
のをシート状にしたものである。
The first to ninth sheet layers 211 to 21
Reference numeral 9 denotes, for example, a sheet obtained by kneading a dielectric ceramic mainly composed of barium oxide, aluminum oxide and silica, which can be fired at a temperature of 850 ° C. to 1000 ° C., together with a binder and the like.

【0029】また、ストリップライン電極ST21,S
T22、コンデンサ電極Cp21〜Cp26及びグラン
ド電極Gp21,Gp22は、Ag,Pd,Ag−P
d,Cu等からなり、第2〜第9のシート層212〜2
19の表面に、周知の印刷法、スパッタリング法、真空
蒸着法等の方法によって形成される。
The strip line electrodes ST21, S
T22, the capacitor electrodes Cp21 to Cp26 and the ground electrodes Gp21 and Gp22 are made of Ag, Pd, Ag-P
d, Cu, etc., and the second to ninth sheet layers 212 to 2
It is formed on the surface of the substrate 19 by a known method such as a printing method, a sputtering method, and a vacuum evaporation method.

【0030】これらの第1〜第9のシート層211〜2
19が積み重ねられ、一体的に焼結されることにより、
多層基板21となる。そして、ストリップライン電極S
T21とコンデンサ電極Cp26、及びストリップライ
ン電極ST22とコンデンサ電極Cp23〜Cp25と
はそれぞれ多層基板21の内部にてビアホール電極Vh
2で接続される。
These first to ninth sheet layers 211 to 2
19 are stacked and integrally sintered,
The multilayer substrate 21 is obtained. Then, the strip line electrode S
T21 and the capacitor electrode Cp26, and the strip line electrode ST22 and the capacitor electrodes Cp23 to Cp25 are respectively formed inside the multilayer substrate 21 with the via hole electrode Vh.
2 is connected.

【0031】また、多層基板21の側面及び表裏面に
は、コンデンサ電極Cp24に電気的に接続され、第1
のポートP1(図6)となる外部端子T21と、コンデ
ンサ電極Cp23に電気的に接続され、第2のポートP
2(図6)となる外部端子T22と、コンデンサ電極C
p21に電気的に接続され、第3のポートP3(図6)
となる外部端子T23と、グランド電極Gp21,Gp
22に電気的に接続され、グランド端子となる外部端子
T24が形成される。なお、これらの端子T21〜T2
4は、スパッタリング法、真空蒸着法、塗布焼付等の方
法によって形成される。
On the side surface and the front and back surfaces of the multilayer substrate 21, a capacitor electrode Cp24 is electrically connected.
The external port T1 (FIG. 6) and the capacitor electrode Cp23 are electrically connected to the second port P1.
2 (FIG. 6) and a capacitor electrode C
electrically connected to p21, a third port P3 (FIG. 6)
External terminal T23 and the ground electrodes Gp21, Gp
An external terminal T24 which is electrically connected to the terminal 22 and serves as a ground terminal is formed. Note that these terminals T21 to T2
4 is formed by a method such as a sputtering method, a vacuum evaporation method, and a coating and baking method.

【0032】以上の構成を備えたダイプレクサ20にお
いて、ストリップライン電極ST21,ST22で第2
及び第1のインダクタL2,L1(図6)をそれぞれ形
成する。また、コンデンサ電極Cp23,Cp24で第
1のコンデンサC11(図6)、コンデンサ電極Cp2
5とグランド電極Gp21,Gp22とで第1のコンデ
ンサC12(図6)をそれぞれ形成する。
In the diplexer 20 having the above configuration, the strip line electrodes ST21 and ST22 use the second
And first inductors L2 and L1 (FIG. 6). Further, the first capacitor C11 (FIG. 6) and the capacitor electrode Cp2 are connected by the capacitor electrodes Cp23 and Cp24.
5 and the ground electrodes Gp21 and Gp22 form a first capacitor C12 (FIG. 6), respectively.

【0033】さらに、コンデンサ電極Cp22,Cp2
3で第2のコンデンサC21(図6)、コンデンサ電極
Cp21,Cp22で第2のコンデンサC22(図
6)、コンデンサ電極Cp26とグランド電極Gp2
1,Gp22とで第2のコンデンサC23(図6)をそ
れぞれ形成する。
Further, the capacitor electrodes Cp22, Cp2
3, the second capacitor C21 (FIG. 6), the capacitor electrodes Cp21 and Cp22, the second capacitor C22 (FIG. 6), the capacitor electrode Cp26 and the ground electrode Gp2.
1 and Gp22 form the second capacitor C23 (FIG. 6).

【0034】すなわち、第2のポートP2と第3のポー
トP3との間に直列接続される第2のコンデンサC2
1,C22を形成するコンデンサ電極Cp21〜Cp2
3、第1のポートP1と第2のポートP2との間に接続
される第1のコンデンサC11を形成する一方のコンデ
ンサ電極Cp24上に配置し、かつ多層基板21の高さ
方向に積み重ねる構造になっている。
That is, the second capacitor C2 connected in series between the second port P2 and the third port P3
1, C22 forming capacitor electrodes Cp21-Cp2
3. A structure in which the first capacitor C11 connected between the first port P1 and the second port P2 is arranged on one capacitor electrode Cp24 forming the first capacitor C11 and is stacked in the height direction of the multilayer substrate 21 Has become.

【0035】また、第1のコンデンサC11を形成する
コンデンサ電極Cp23〜Cp25、第2のコンデンサ
C21〜C23を形成するコンデンサ電極Cp21〜C
p23,Cp26を、第2のインダクタL2を構成する
ストリップライン電極ST21の直上に配置しない構造
にもなっている。
The capacitor electrodes Cp23 to Cp25 forming the first capacitor C11 and the capacitor electrodes Cp21 to Cp forming the second capacitors C21 to C23 are formed.
In this structure, p23 and Cp26 are not disposed immediately above the strip line electrode ST21 forming the second inductor L2.

【0036】図4は、図3のダイプレクサの第2及び第
3のポート間の通過特性を示す図である。図4中におい
て、実線は第2の実施例のダイプレクサ20(図3)、
破線は第1の実施例のダイプレクサ10(図1)の場合
を示す。
FIG. 4 is a diagram showing the passing characteristics between the second and third ports of the diplexer of FIG. In FIG. 4, the solid line is the diplexer 20 of the second embodiment (FIG. 3),
The broken line shows the case of the diplexer 10 (FIG. 1) of the first embodiment.

【0037】この図から、第2及び第3のポート間の高
域通過フィルタにおいて、1.5GHz以上の通過帯域
で挿入損失は、第2の実施例のダイプレクサ20の方が
第1の実施例のダイプレクサ10に比べ小さくなってい
ることが解る。
From this figure, it can be seen that in the high-pass filter between the second and third ports, the diplexer 20 of the second embodiment has a lower insertion loss in the pass band of 1.5 GHz or more than that of the first embodiment. It can be seen that the size is smaller than that of the diplexer 10.

【0038】上述の第2の実施例のダイプレクサによれ
ば、第1の実施例の構造に加え、第1及び第2のコンデ
ンサを、第2のインダクタ上に配置しないため、第2の
インダクタを形成するストリップライン電極をグランド
電極から離すことができる。
According to the diplexer of the second embodiment, in addition to the structure of the first embodiment, the first and second capacitors are not arranged on the second inductor. The strip line electrode to be formed can be separated from the ground electrode.

【0039】したがって、第1の実施例の効果に加え、
第2及び第3のポート間の高域通過フィルタの第2のイ
ンダクタのインピーダンスを上げることができるため、
高域通過フィルタの通過帯域で挿入損失を小さくするこ
とが可能となる。
Therefore, in addition to the effects of the first embodiment,
Since the impedance of the second inductor of the high-pass filter between the second and third ports can be increased,
The insertion loss can be reduced in the pass band of the high-pass filter.

【0040】図5は、移動体通信装置の1つである一般
的なデュアルバンド携帯電話器の構成の一部を示すブロ
ック図であり、1.8GHz帯のDCSと900MHz
帯のGSMとを組み合わせた一例を示したものである。
デュアルバンド携帯電話器は、アンテナ1、ダイプレク
サ2、及び2つの信号経路GSM系3、DCS系4を備
える。
FIG. 5 is a block diagram showing a part of the configuration of a general dual-band portable telephone which is one of the mobile communication devices, and shows 1.8 GHz band DCS and 900 MHz.
It shows an example in which GSM of a band is combined.
The dual-band mobile phone includes an antenna 1, a diplexer 2, and two signal paths GSM system 3 and DCS system 4.

【0041】ダイプレクサ2は、送信の際にはGSM系
3あるいはDCS系4の送信信号を合成し、受信の際に
はGSM系3あるいはDCS系4に受信信号を分離する
役目を担う。
The diplexer 2 combines transmission signals of the GSM system 3 or the DCS system 4 at the time of transmission and separates the received signal into the GSM system 3 or the DCS system 4 at the time of reception.

【0042】このダイプレクサ2に、第1及び第2の実
施例のダイプレクサ10,20(図1、図3)を用いれ
ば、ダイプレクサの第2及び第3のポート間の高域通過
フィルタの通過帯域が広くなるとともに、挿入損失が小
さくなるため、送信特性及び受信特性に優れたデュアル
バンド携帯電話器を得ることができる。
If the diplexers 10 and 20 (FIGS. 1 and 3) of the first and second embodiments are used as the diplexer 2, the pass band of the high-pass filter between the second and third ports of the diplexer can be obtained. And the insertion loss is reduced, so that it is possible to obtain a dual-band mobile phone having excellent transmission characteristics and reception characteristics.

【0043】なお、上記のダイプレクサの実施例では、
シート層が酸化バリウム、酸化アルミニウム、シリカを
主成分とするセラミックスの場合について説明したが、
比誘電率(εr)が1以上であれば何れの材料でもよ
く、例えば酸化マグネシウム、シリカを主成分とするセ
ラミックスあるいはフッ素系樹脂等でも同様の効果が得
られる。
In the above-described embodiment of the diplexer,
Although the case where the sheet layer is made of ceramics mainly containing barium oxide, aluminum oxide, and silica has been described,
Any material may be used as long as it has a relative dielectric constant (εr) of 1 or more. For example, similar effects can be obtained by using a ceramic containing magnesium oxide or silica as a main component, a fluororesin, or the like.

【0044】上記の移動体通信装置の1つであるデュア
ルバンド携帯電話器において、DCSとGSMとの組み
合わせに使用される場合について説明したが、その使用
は、DCSとGSMとの組み合わせに限定されるもので
はなく、例えば、PCS(Personal Communication Serv
ices)とAMPS(Advanced Mobile Phone Services)と
の組み合わせ、DECT(Digital European Cordless T
elephone)とGSMとの組み合わせ、PHS(Personal H
andy-phone System)とPDC(Personal Digital Cellul
ar)との組み合わせ、などに使用することができる。
In the above-described dual-band portable telephone which is one of the mobile communication devices, the case where the combination is used for the combination of DCS and GSM has been described, but the use is limited to the combination of DCS and GSM. For example, PCS (Personal Communication Serv
ices) and AMPS (Advanced Mobile Phone Services), DECT (Digital European Cordless T)
elephone) and GSM, PHS (Personal H
andy-phone System) and PDC (Personal Digital Cellul
ar), and the like.

【0045】また、2系統の信号経路を有する場合につ
いて説明したが、3系統以上の信号経路を有する場合に
ついても同様の効果が得られる。
Although the case where there are two signal paths has been described, similar effects can be obtained when there are three or more signal paths.

【0046】[0046]

【発明の効果】請求項1のダイプレクサによれば、第2
のポートと第3のポートとの間に直列接続される第2の
コンデンサを、第1のポートと第2のポートとの間に接
続される第1のコンデンサ上に配置し、かつ多層基板の
高さ方向に積み重ねるため、第2のコンデンサを形成す
るコンデンサ電極とグランド電極との間に、第1のコン
デンサを形成する一方のコンデンサ電極が挿入されるこ
ととなり、第2のコンデンサを形成するコンデンサ電極
とグランド電極との間に発生する浮遊容量を抑えること
ができる。したがって、第2及び第3のポート間の高域
通過フィルタに無駄な容量が発生しないため、高域通過
フィルタの通過帯域を広げることが可能となる。
According to the diplexer of the first aspect, the second
A second capacitor connected in series between the first port and the third port is disposed on the first capacitor connected between the first port and the second port, and Since the capacitors are stacked in the height direction, one capacitor electrode forming the first capacitor is inserted between the capacitor electrode forming the second capacitor and the ground electrode, so that the capacitor forming the second capacitor is formed. The stray capacitance generated between the electrode and the ground electrode can be suppressed. Therefore, no useless capacitance is generated in the high-pass filter between the second and third ports, and the pass band of the high-pass filter can be expanded.

【0047】請求項2のダイプレクサによれば、第1及
び第2のコンデンサを、第2のインダクタ上に配置しな
いため、第2のインダクタを形成するストリップライン
電極をグランド電極から離すことができる。したがっ
て、第2及び第3のポート間の高域通過フィルタの第2
のインダクタのインピーダンスを上げることができるた
め、高域通過フィルタの通過帯域で挿入損失を小さくす
ることが可能となる。
According to the diplexer of the present invention, since the first and second capacitors are not arranged on the second inductor, the strip line electrode forming the second inductor can be separated from the ground electrode. Therefore, the second high-pass filter between the second and third ports
Since the impedance of the inductor can be increased, the insertion loss can be reduced in the pass band of the high-pass filter.

【0048】請求項3の移動体通信装置によれば、第2
及び第3のポート間の高域通過フィルタの通過帯域が広
くなるとともに、挿入損失が小さくなるダイプレクサを
用いるため、送信特性及び受信特性に優れた移動体通信
装置を得ることができる。
According to the mobile communication device of the third aspect, the second
In addition, the use of a diplexer in which the high-pass filter between the third port and the high-pass filter has a wide pass band and a small insertion loss is used, so that it is possible to obtain a mobile communication device having excellent transmission characteristics and reception characteristics.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明のダイプレクサに係る第1の実施例の分
解斜視図である。
FIG. 1 is an exploded perspective view of a first embodiment of a diplexer according to the present invention.

【図2】図1のダイプレクサの第2及び第3のポート間
の通過特性を示す図である。
FIG. 2 is a diagram showing pass characteristics between second and third ports of the diplexer of FIG. 1;

【図3】本発明のダイプレクサに係る第2の実施例の分
解斜視図である。
FIG. 3 is an exploded perspective view of a second embodiment of the diplexer according to the present invention.

【図4】図3のダイプレクサの第2及び第3のポート間
の通過特性を示す図である。
FIG. 4 is a diagram showing pass characteristics between second and third ports of the diplexer of FIG. 3;

【図5】一般的なデュアルバンド携帯電話器(移動体通
信装置)の構成の一部を示すブロック図である。
FIG. 5 is a block diagram showing a part of the configuration of a general dual-band mobile phone (mobile communication device).

【図6】一般的なダイプレクサの等価回路図である。FIG. 6 is an equivalent circuit diagram of a general diplexer.

【図7】従来のダイプレクサを示す分解斜視図である。FIG. 7 is an exploded perspective view showing a conventional diplexer.

【符号の説明】[Explanation of symbols]

10,20 ダイプレクサ 11,21 多層基板 111〜119,211〜219 シート層 C11,C12,C21〜C23 第1及び第2のコ
ンデンサ Cp11〜Cp16,Cp21〜Cp26 コンデ
ンサ電極 L1,L2 第1及び第2のインダクタ P1〜P3 第1〜第3のポート ST11,ST12,ST21,ST22 ストリ
ップライン電極
10, 20 Diplexer 11, 21 Multilayer substrate 111 to 119, 211 to 219 Sheet layers C11, C12, C21 to C23 First and second capacitors Cp11 to Cp16, Cp21 to Cp26 Capacitor electrodes L1, L2 First and second Inductors P1 to P3 First to third ports ST11, ST12, ST21, ST22 Strip line electrodes

フロントページの続き (72)発明者 上嶋 孝紀 京都府長岡京市天神二丁目26番10号 株式 会社村田製作所内 (72)発明者 渡辺 貴洋 京都府長岡京市天神二丁目26番10号 株式 会社村田製作所内 (72)発明者 中島 規巨 京都府長岡京市天神二丁目26番10号 株式 会社村田製作所内 Fターム(参考) 5J006 HB05 HB13 HB21 HB22 HD08 JA03 JA04 JA11 KA01 KA11 KA13 LA02 LA05 LA13 NA04 NC03 Continued on the front page (72) Inventor Takanori Ueshima 2-26-10 Tenjin, Nagaokakyo-shi, Kyoto Prefecture Murata Manufacturing Co., Ltd. (72) Inventor Takahiro Watanabe 2-26-10 Tenjin, Nagaokakyo-shi Kyoto Prefecture Murata Manufacturing Co., Ltd. (72) Inventor Norio Nakajima 2-26-10 Tenjin, Nagaokakyo-shi, Kyoto Prefecture F-term in Murata Manufacturing Co., Ltd. (Reference) 5J006 HB05 HB13 HB21 HB22 HD08 JA03 JA04 JA11 KA01 KA11 KA13 LA02 LA05 LA13 NA04 NC03

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 第1乃至第3のポートと、前記第1及び
第2のポート間の低域通過フィルタを構成する第1のイ
ンダクタ及び第1のコンデンサと、前記第2及び第3の
ポート間の高域通過フィルタを構成する第2のインダク
タ及び第2のコンデンサとを備えるとともに、 前記第1及び第2のインダクタが、セラミックスからな
る複数のシート層を積層してなる多層基板に内蔵される
ストリップライン電極で形成され、前記第1及び第2の
コンデンサが、前記多層基板に内蔵されるコンデンサ電
極で形成されるダイプレクサであって、 前記第2のポートと前記第3のポートとの間に直列接続
される前記第2のコンデンサを、前記第1のポート及び
第2のポート間に接続される前記第1のコンデンサ上に
配置し、かつ前記多層基板の高さ方向に積み重ねること
を特徴とするダイプレクサ。
A first inductor and a first capacitor that form a low-pass filter between the first and second ports; a second inductor and a first capacitor that form a low-pass filter between the first and second ports; A second inductor and a second capacitor that constitute a high-pass filter between the first and second inductors, and the first and second inductors are built in a multilayer substrate formed by laminating a plurality of ceramic sheet layers. Wherein the first and second capacitors are diplexers formed by capacitor electrodes built in the multilayer substrate, wherein the first and second capacitors are formed by a strip line electrode. The second capacitor connected in series to the first capacitor is disposed on the first capacitor connected between the first port and the second port, and is stacked in the height direction of the multilayer substrate. Diplexer, characterized in that the overlap.
【請求項2】 前記第1及び第2のコンデンサを、前記
第2のインダクタ上に配置しないことを特徴とする請求
項1に記載のダイプレクサ。
2. The diplexer according to claim 1, wherein the first and second capacitors are not arranged on the second inductor.
【請求項3】 請求項1あるいは請求項2に記載のダイ
プレクサを用いたことを特徴とする移動体通信装置。
3. A mobile communication device using the diplexer according to claim 1 or 2.
JP15567999A 1999-06-02 1999-06-02 Diplexer and mobile communication device using the same Expired - Lifetime JP4378793B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15567999A JP4378793B2 (en) 1999-06-02 1999-06-02 Diplexer and mobile communication device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15567999A JP4378793B2 (en) 1999-06-02 1999-06-02 Diplexer and mobile communication device using the same

Publications (2)

Publication Number Publication Date
JP2000349581A true JP2000349581A (en) 2000-12-15
JP4378793B2 JP4378793B2 (en) 2009-12-09

Family

ID=15611211

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15567999A Expired - Lifetime JP4378793B2 (en) 1999-06-02 1999-06-02 Diplexer and mobile communication device using the same

Country Status (1)

Country Link
JP (1) JP4378793B2 (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6975841B2 (en) 2001-11-12 2005-12-13 Matsushita Electric Industrial Co., Ltd. Diplexer, and high-frequency switch and antenna duplexer using the same
JP2006129001A (en) * 2004-10-28 2006-05-18 Kyocera Corp Demultiplexer and wireless communication device using the same
WO2008004557A1 (en) 2006-07-03 2008-01-10 Hitachi Metals, Ltd. Branch circuit, high frequency circuit and high frequency module
US7388453B2 (en) 2004-11-15 2008-06-17 Tdk Corporation High frequency module
US7471930B2 (en) 2004-10-28 2008-12-30 Tdk Corporation High frequency module
US7565116B2 (en) 2004-11-15 2009-07-21 Tdk Corporation High frequency module
JPWO2008088038A1 (en) * 2007-01-19 2010-05-13 株式会社村田製作所 High frequency components

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6975841B2 (en) 2001-11-12 2005-12-13 Matsushita Electric Industrial Co., Ltd. Diplexer, and high-frequency switch and antenna duplexer using the same
JP2006129001A (en) * 2004-10-28 2006-05-18 Kyocera Corp Demultiplexer and wireless communication device using the same
US7471930B2 (en) 2004-10-28 2008-12-30 Tdk Corporation High frequency module
US7650120B2 (en) 2004-10-28 2010-01-19 Tdk Corporation High frequency module
US7388453B2 (en) 2004-11-15 2008-06-17 Tdk Corporation High frequency module
US7565116B2 (en) 2004-11-15 2009-07-21 Tdk Corporation High frequency module
WO2008004557A1 (en) 2006-07-03 2008-01-10 Hitachi Metals, Ltd. Branch circuit, high frequency circuit and high frequency module
US8183956B2 (en) 2006-07-03 2012-05-22 Hitachi Metals, Ltd. Diplexer circuit, high-frequency circuit and high-frequency module
EP2040377A4 (en) * 2006-07-03 2015-07-22 Hitachi Metals Ltd BRANCHING, HIGH FREQUENCY SWITCHING AND HIGH FREQUENCY MODULE
JPWO2008088038A1 (en) * 2007-01-19 2010-05-13 株式会社村田製作所 High frequency components

Also Published As

Publication number Publication date
JP4378793B2 (en) 2009-12-09

Similar Documents

Publication Publication Date Title
CN101138154B (en) Multiplexer with Bandpass Filter Architecture
US6927648B2 (en) Multiplexer
JPWO2001048935A1 (en) High frequency switch circuit, high frequency switch module using the same, and wireless communication device
EP1291956B1 (en) Frequency separator for use in dual-band mobile phone terminals
WO2000055983A1 (en) High-frequency switch module
JP3223848B2 (en) High frequency components
US6525626B2 (en) Duplexer and mobile communication device using the same
JP4378793B2 (en) Diplexer and mobile communication device using the same
JP2002280862A (en) Composite lc filter circuit and composite lc filter component
JP4329158B2 (en) Band stop filter, receiving module, and portable radio
JPH1098348A (en) Stacked-type wave divider
JP2004253953A (en) Antenna switch circuit, antenna switch module using the same and communication system
JP2005260837A (en) Antenna switching module and design method thereof
JP2003152590A (en) Antenna-switching module
JPH09294042A (en) Laminated branching filter
JPH1197962A (en) High-frequency component
JP2003124771A (en) Demultiplexer for dual-band mobile phone terminal
JP2000082932A (en) Stacked branching filter
JP4505777B2 (en) Frequency demultiplexing circuit and multi-band antenna switch laminated module composite parts
JP2005027184A (en) High frequency composite parts
JP2002016467A (en) Lc filter and communication equipment for moving object using the same
JP2005303419A (en) Diplexer
JP2003069362A (en) Diplexer
JP4628262B2 (en) Filter device
CN119892056B (en) Coupler circuit and circuit board assembly

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060223

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081216

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090216

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090216

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090825

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090907

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121002

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4378793

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131002

Year of fee payment: 4

EXPY Cancellation because of completion of term