[go: up one dir, main page]

JP2000349066A - Method for producing semiconductor substrate and solar cell and anodizing apparatus - Google Patents

Method for producing semiconductor substrate and solar cell and anodizing apparatus

Info

Publication number
JP2000349066A
JP2000349066A JP11161111A JP16111199A JP2000349066A JP 2000349066 A JP2000349066 A JP 2000349066A JP 11161111 A JP11161111 A JP 11161111A JP 16111199 A JP16111199 A JP 16111199A JP 2000349066 A JP2000349066 A JP 2000349066A
Authority
JP
Japan
Prior art keywords
layer
substrate
semiconductor layer
electrode
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11161111A
Other languages
Japanese (ja)
Other versions
JP3542521B2 (en
Inventor
Akiyuki Nishida
彰志 西田
Noritaka Ukiyo
典孝 浮世
Yukiko Iwasaki
由希子 岩▲崎▼
Kiyobumi Sakaguchi
清文 坂口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP16111199A priority Critical patent/JP3542521B2/en
Priority to US09/586,887 priority patent/US6664169B1/en
Priority to EP00112239A priority patent/EP1059663A2/en
Priority to CNB2004100323714A priority patent/CN1239754C/en
Priority to CNB001217453A priority patent/CN1188898C/en
Publication of JP2000349066A publication Critical patent/JP2000349066A/en
Priority to US10/669,002 priority patent/US6818104B2/en
Application granted granted Critical
Publication of JP3542521B2 publication Critical patent/JP3542521B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10FINORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F71/00Manufacture or treatment of devices covered by this subclass
    • H10F71/139Manufacture or treatment of devices covered by this subclass using temporary substrates
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy

Landscapes

  • Weting (AREA)
  • Photovoltaic Devices (AREA)

Abstract

(57)【要約】 【課題】 ひびや割れの少ない特性の良好な半導体基体
及び薄膜結晶太陽電池を効率良く得えて、量産性のある
良質の半導体基体及び太陽電池の製造方法を提供するこ
とにある。 【解決手段】 第一の基体上に形成した薄膜結晶半導体
層を剥離して第二の基体上に転写して得られる半導体基
体及び太陽電池の製造方法において、前記第一の基体の
周辺部の前記薄膜結晶半導体層を電解研磨によりエッチ
ングで除去する半導体基体及び太陽電池の製造方法。
PROBLEM TO BE SOLVED: To provide a semiconductor substrate and a thin-film crystal solar cell having good characteristics with less cracks and cracks efficiently and to provide a mass-produced high-quality semiconductor substrate and a method of manufacturing a solar cell. is there. SOLUTION: In a method for manufacturing a semiconductor substrate and a solar cell obtained by peeling a thin film crystalline semiconductor layer formed on a first substrate and transferring it to a second substrate, a method for manufacturing a semiconductor device in a peripheral portion of the first substrate is described. A method for manufacturing a semiconductor substrate and a solar cell, wherein the thin film crystalline semiconductor layer is removed by etching by electrolytic polishing.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は半導体基体及び太陽
電池の製造方法とそれらを形成するに好適な陽極化成装
置に関し、より詳しくは低コスト基板上に薄膜結晶を積
層した半導体基体及び太陽電池の製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor substrate and a solar cell, and an anodizing apparatus suitable for forming the same. More particularly, the present invention relates to a semiconductor substrate and a solar cell having a thin film crystal laminated on a low-cost substrate. It relates to a manufacturing method.

【0002】[0002]

【従来の技術】各種機器の駆動エネルギー源や商用電力
と系統連結させる電源として、太陽電池が広く研究され
ている。
2. Description of the Related Art Solar cells have been widely studied as power sources that are system-connected to driving energy sources of various devices and commercial power.

【0003】太陽電池は、コスト的要請から低価格基板
上に素子を形成できることが望まれる。一方、太陽電池
を構成する半導体としては、一般にシリコンが用いられ
る。中でも、光エネルギーを起電力に変換する効率すな
わち光電変換効率の観点からは、単結晶シリコンが最も
優れている、しかし、大面積化及び低コスト化の観点か
らは、アモルファスシリコンが有利とされている。ま
た、近年においては、アモルファスシリコンなみの低コ
ストと単結晶なみの高エネルギー変換効率とを得る目的
で、多結晶シリコンの使用が検討されている。
[0003] For a solar cell, it is desired that an element can be formed on a low-cost substrate from the viewpoint of cost. On the other hand, silicon is generally used as a semiconductor constituting a solar cell. Above all, from the viewpoint of efficiency of converting light energy into electromotive force, that is, photoelectric conversion efficiency, single crystal silicon is the best, but from the viewpoint of large area and low cost, amorphous silicon is considered to be advantageous. I have. In recent years, the use of polycrystalline silicon has been studied for the purpose of obtaining low cost comparable to amorphous silicon and high energy conversion efficiency comparable to single crystal.

【0004】ところが、このような単結晶や多結晶シリ
コンにおいて従来提案されている方法は塊状の結晶をス
ライスして板状の基板とするため、その厚さを0.3m
m以下にすることは困難であった。従って、基板は、光
量を十分に吸収するのに必要以上の厚さを有するため、
材料の有効利用が十分ではなかった。すなわち、低価格
化を図るためには、更なる薄型化が必要である。最近で
は、溶融したシリコンの液滴を鋳型に流し込むスピン法
によりシリコンシートを形成する方法が提案されている
が、厚さは最低でも0.1mm〜0.2mm程度となり
結晶シリコンとして光吸収に必要十分な膜厚(20μm
〜50μm)に比べまだ薄型が十分ではない。
[0004] However, in the method conventionally proposed for such a single crystal or polycrystalline silicon, since a bulk crystal is sliced into a plate-like substrate, its thickness is reduced to 0.3 m.
m or less. Therefore, the substrate has a thickness greater than necessary to sufficiently absorb the light amount,
Effective utilization of materials was not sufficient. That is, in order to reduce the cost, it is necessary to further reduce the thickness. Recently, a method of forming a silicon sheet by a spin method in which molten silicon droplets are poured into a mold has been proposed, but the thickness is at least about 0.1 mm to 0.2 mm, which is necessary for light absorption as crystalline silicon. Sufficient film thickness (20 μm
(.About.50 .mu.m).

【0005】[0005]

【発明が解決しようとする課題】そこで、いっそのこと
単結晶シリコン基板上に成長した薄膜のエピタキシャル
層を基板から分離(剥離)して太陽電池に用いることで
高エネルギー変換効率と低コスト化を達成する試みが提
案されている(Milncs,A.G. andFeu
cht,D.L,“Peeled Film Tech
nologySolar Cells”,IEEE P
hotovoltaic Specialist Co
mference,p.338,1975)。
In order to achieve high energy conversion efficiency and low cost, a thin film epitaxial layer grown on a single crystal silicon substrate is separated (peeled) from the substrate and used for a solar cell. Attempts to achieve have been proposed (Milncs, AG and Feu).
cht, D .; L, "Peeled Film Tech
nology Solar Cells ”, IEEE P
photovoltaic Specialist Co
mference, p. 338, 1975).

【0006】しかしながら、この方法では、基板となる
単結晶シリコンと成長エピタキシャル層との間にSiG
eの中間層を挿入させてヘテロエピタキシャル成長させ
た上に、更にこの中間層を選択的に溶融させて成長層を
剥がす必要がある。一般的にヘテロエピタキシャル成長
させた場合、格子定数が異なるため成長界面で欠陥が誘
起され易い。また、異種材料を用いるという点でプロセ
ス・コスト的に有利であると言えない。
However, according to this method, the SiG is placed between the single crystal silicon serving as the substrate and the grown epitaxial layer.
It is necessary to insert the intermediate layer e and perform heteroepitaxial growth, and then selectively melt this intermediate layer to peel off the grown layer. In general, when heteroepitaxial growth is performed, defects are likely to be induced at the growth interface because of different lattice constants. In addition, it cannot be said that it is advantageous in terms of process cost in that different materials are used.

【0007】また、米国特許4816420号明細書に
開示されている方法、すなわち、マスク材を介して結晶
基板上に選択的エピタキシャル成長及び横方向成長法に
よりシート状の結晶を形成した後、基板より分離するこ
とを特徴とする太陽電池の製造方法により、薄型の結晶
太陽電池が得られることが示された。
A method disclosed in US Pat. No. 4,816,420, that is, a sheet-like crystal is formed on a crystal substrate by a selective epitaxial growth and a lateral growth method through a mask material and then separated from the substrate. It has been shown that a thin-film crystalline solar cell can be obtained by the method for manufacturing a solar cell characterized in that:

【0008】しかし、この方法においてマスク材に設け
られる開口部はライン状であり、このラインシードより
選択的エピタキシャル成長及び横方向成長を用いて成長
させたシート状の結晶を分離するには、結晶のへき開を
利用して機械的に剥がすためにラインシードの形状があ
る程度の大きさ以上では基板との接地面積が多くなるの
で剥がす途中でシート状結晶を破損してしまうことにな
る。特に太陽電池の大面積化を図る場合、どんなにライ
ン幅を狭くしても(実際的には1μm前後)ライン長が
数mm〜数cmあるいはそれ以上の大きさになると上述
の方法は実際上困難となる。
However, in this method, the openings provided in the mask material are linear. To separate a sheet-like crystal grown by selective epitaxial growth and lateral growth from the line seed, it is necessary to form the crystal. When the shape of the line seed is larger than a certain size because the film is mechanically peeled by using the cleavage, the ground contact area with the substrate increases, so that the sheet crystal is damaged during the peeling. In particular, when increasing the area of a solar cell, the above-described method is practically difficult if the line length is several mm to several cm or more, no matter how narrow the line width is (actually around 1 μm). Becomes

【0009】このような点を鑑み、シリコンウエハ表面
に陽極化成により多孔質シリコン層を形成さた後剥離
し、剥離した多孔質層を金属基板上に固着させて多孔質
層上にエピタキシャル層を形成し、これを用いて良好な
特性を示す薄膜結晶太陽電池が作製できることが示され
た(特開平6−45622号公報)。しかし、この方法
においても金属基板が高温プロセスに曝されるため、エ
ピタキシャル層内に不純物が混入し、特性が制限される
という問題が残っていた。
In view of the above, a porous silicon layer is formed on the surface of a silicon wafer by anodization and then separated, and the separated porous layer is fixed on a metal substrate to form an epitaxial layer on the porous layer. It has been shown that a thin-film crystal solar cell having good characteristics can be manufactured by using the thin film crystal solar cell formed by using the thin film crystal solar cell (JP-A-6-45622). However, also in this method, since the metal substrate is exposed to a high-temperature process, there remains a problem that impurities are mixed in the epitaxial layer and characteristics are limited.

【0010】これに対し、多孔質シリコン層の上にエピ
タキシャル成長層を形成した後、多孔質シリコン層の部
分を破壊することでエピタキシャル層を剥離して別の基
体上に転写する方法が示された(特開平7−30288
9号公報)。更に、これと同様な手法によりプラスチッ
ク基板上に薄膜結晶太陽電池を形成する方法も開示され
た(特開平8−213645号公報)。また、フィルム
の可撓性を利用して一定の力を作用させてフィルム上に
エピタキシャル層を転写させる技術が特開平10−23
3352号公報によって示された。
On the other hand, there has been disclosed a method in which an epitaxial growth layer is formed on a porous silicon layer, and then the porous silicon layer is broken to separate the epitaxial layer and transfer it to another substrate. (JP-A-7-30288)
No. 9). Furthermore, a method of forming a thin-film crystal solar cell on a plastic substrate by the same method has been disclosed (JP-A-8-213645). Japanese Patent Laid-Open No. Hei 10-23 discloses a technique for transferring an epitaxial layer onto a film by applying a certain force by utilizing the flexibility of the film.
No. 3352.

【0011】これらの場合において、例えば図7に示す
ように剥がす方向に外力を作用させた時に、基体の周辺
部では一般に多孔質を覆ってエピタキシャル層があるた
めにエピタキシャル層を一旦破断して多孔質層にまで達
してから多孔質層のところで分離する必要があった。ま
た、図8のようにエピタキシャル層がない場合でも、剥
がす方向に外力を作用させた時には同様に多孔質層表面
から破断を行い、多孔質層内の危弱な部位まで達する必
要がある。いずれの場合にもこの周辺部における破断の
際の衝撃により707や807で示される理想分離線の
通りには破断せず、エピタキシャル層内に細かいひびや
割れが入ってしまうことがあった。また、引っ張る等の
直接的な外力を掛けるのではなく、多孔質層やエピタキ
シャル層内、あるいはこれらと基体との間に内在する力
(内部応力)や外部からの熱、超音波、電磁波、遠心力
等のエネルギーを利用して多孔質層内の危弱部位に間接
的に力を作用させて剥がす場合にも、上述と同様に基体
周辺部がスムーズな分離を阻害しひびや割れが生じる場
合があった。
In these cases, for example, when an external force is applied in the direction of peeling as shown in FIG. After reaching the porous layer, it was necessary to separate at the porous layer. In addition, even when there is no epitaxial layer as shown in FIG. 8, when an external force is applied in the peeling direction, it is necessary to break the porous layer surface in the same manner and reach a dangerous portion in the porous layer. In any case, due to the impact at the time of rupture in the peripheral portion, the rupture did not follow the ideal separation line indicated by 707 or 807, and fine cracks or cracks were sometimes formed in the epitaxial layer. Also, instead of applying a direct external force such as pulling, the internal force (internal stress) in the porous layer or the epitaxial layer or between these and the substrate, heat from the outside, ultrasonic waves, electromagnetic waves, centrifugal force, etc. In the case of peeling by applying force indirectly to the dangerous part in the porous layer using energy such as force, when the peripheral part of the base inhibits smooth separation and cracks and cracks occur as described above was there.

【0012】このようなひびや割れが入ると、その後の
工程上の取り扱いが困難になるばかりか、中心部にまで
及んだ場合には太陽電池を始めとするデバイスの特性や
収率に大きく影響する。
Such cracks and cracks not only make it difficult to handle in the subsequent steps, but also extend to the central part, greatly affecting the characteristics and yield of devices such as solar cells. Affect.

【0013】本発明の目的は、特性の良好なデバイスが
形成可能な半導体基体の製造方法を提供することにあ
る。
An object of the present invention is to provide a method of manufacturing a semiconductor substrate on which a device having good characteristics can be formed.

【0014】本発明の別の目的は、フィルム基板上に薄
膜結晶半導体層を形成することにより、量産可能な高性
能半導体デバイスを提供することにある。
Another object of the present invention is to provide a high-performance semiconductor device which can be mass-produced by forming a thin-film crystalline semiconductor layer on a film substrate.

【0015】本発明の更に別の目的は、結晶基板上に形
成したエピタキシャル層を剥離して太陽電池にすると共
に結晶基板を再使用することにより安価な太陽電池を提
供することにある。
Still another object of the present invention is to provide an inexpensive solar cell by separating an epitaxial layer formed on a crystal substrate to obtain a solar cell and reusing the crystal substrate.

【0016】[0016]

【課題を解決するための手段】本発明は、上述の従来技
術における問題を解決し、上記の目的を達成すべく本発
明者らが鋭意研究を重ねた結果完成に至ったものであ
り、半導体基体及び太陽電池の製造方法とそれらを形成
するに好適な陽極化成装置に係わる。
SUMMARY OF THE INVENTION The present invention solves the above-mentioned problems in the prior art, and has been completed as a result of intensive studies by the present inventors to achieve the above object. The present invention relates to a method for manufacturing a substrate and a solar cell and an anodizing apparatus suitable for forming the same.

【0017】すなわち、本発明の半導体基体の製造方法
は、第一の基体上に形成した薄膜結晶半導体層を剥離し
て第二の基体上に転写して得られる半導体基体の製造方
法において、前記第一の基体の周辺部の前記薄膜結晶半
導体層を電解研磨によりエッチングで除去する半導体基
体の製造方法、及び前記第一の基体と前記薄膜結晶半導
体層との間に剥離層が在り、前記第一の基体の周辺部に
おいて、薄膜結晶半導体層のみ、剥離層のみあるいは薄
膜結晶半導体層と剥離層とを除去する半導体基体の製造
方法である。
That is, a method of manufacturing a semiconductor substrate according to the present invention is directed to a method of manufacturing a semiconductor substrate obtained by peeling a thin film crystalline semiconductor layer formed on a first substrate and transferring it onto a second substrate. A method of manufacturing a semiconductor substrate in which the thin-film crystal semiconductor layer in the peripheral portion of the first substrate is removed by etching by electrolytic polishing, and a peeling layer is provided between the first substrate and the thin-film crystal semiconductor layer; This is a method of manufacturing a semiconductor substrate in which only a thin film crystalline semiconductor layer, only a peeling layer, or a thin film crystalline semiconductor layer and a peeling layer are removed at a peripheral portion of one substrate.

【0018】また、別の本発明の半導体基体の製造方法
は、薄膜結晶半導体層を用いた半導体基体の製造方法に
おいて、(1)第一の基体の少なくとも主面側表面を陽
極化成して多孔質層を形成する工程と、(2)前記多孔
質の上に半導体層を形成する工程と、(3)前記第一の
基体の周辺部の半導体層を電解研磨によりエッチングで
除去する工程と、(4)前記半導体層の表面に第二の基
体を接着する工程と、(5)前記多孔質層を介して、前
記半導体層と前記第一の基体を分離して前記第二の基体
に転写する工程と、(6)前記剥離後の第一の基体の表
面を処理して再度前記(1)〜(5)を繰り返す工程と
を、有する半導体基体の製造方法である。
Another method of manufacturing a semiconductor substrate according to the present invention is a method of manufacturing a semiconductor substrate using a thin-film crystalline semiconductor layer, wherein (1) anodizing at least the main surface of the first substrate to form a porous substrate. Forming a porous layer, (2) forming a semiconductor layer on the porous material, and (3) removing a semiconductor layer in a peripheral portion of the first base by electrolytic polishing by etching. (4) a step of bonding a second substrate to the surface of the semiconductor layer; and (5) the semiconductor layer and the first substrate are separated and transferred to the second substrate via the porous layer. And (6) treating the surface of the first substrate after the peeling and repeating the steps (1) to (5) again.

【0019】本発明の太陽電池の製造方法は、第一の基
体上に形成した薄膜結晶半導体層を剥離して第二の基体
上に転写して得られる太陽電池の製造方法において、前
記第一の基体の周辺部の前記薄膜結晶半導体層を電解研
磨によりエッチングで除去する太陽電池の製造方法、及
び前記第一の基体と前記薄膜結晶半導体層との間に剥離
層が在り、前記第一の基体の周辺部において、薄膜結晶
半導体層のみ、剥離層のみあるいは薄膜結晶半導体層と
剥離層とを除去する太陽電池の製造方法である。
The method for manufacturing a solar cell according to the present invention is characterized in that the thin film crystalline semiconductor layer formed on the first substrate is peeled off and transferred onto a second substrate, A method for manufacturing a solar cell in which the thin film crystal semiconductor layer in the peripheral portion of the base is removed by etching by electrolytic polishing, and a peeling layer between the first base and the thin film crystal semiconductor layer, wherein the first This is a method for manufacturing a solar cell in which only a thin film crystalline semiconductor layer, only a peeling layer, or a thin film crystalline semiconductor layer and a peeling layer are removed at a peripheral portion of a base.

【0020】また、別の本発明の太陽電池の製造方法
は、薄膜結晶半導体層を用いた太陽電池の製造方法にお
いて、(1)第一の基体の少なくとも主面側表面を陽極
化成して多孔質層を形成する工程と、(2)前記多孔質
の上に半導体層を形成する工程と、(3)前記第一の基
体の周辺部の半導体層を電解研磨によりエッチングで除
去する工程と、(4)前記第一の基体の周辺部以外の半
導体層表面に多孔質層の表面反射防止層を形成する工程
と、(5)前記半導体層の表面に第二の基体を接着する
工程と、(6)前記多孔質層を介して、前記半導体層と
前記第一の基体を分離して前記第二の基体に転写する工
程と、(7)前記剥離後の第一の基体の表面を処理して
再度前記(1)〜(6)を操り返す工程とを、有する太
陽電池の製造方法である。
Another method of manufacturing a solar cell according to the present invention is a method of manufacturing a solar cell using a thin-film crystalline semiconductor layer, wherein (1) anodizing at least the main surface of the first substrate to form a porous film. Forming a porous layer, (2) forming a semiconductor layer on the porous material, and (3) removing a semiconductor layer in a peripheral portion of the first base by electrolytic polishing by etching. (4) a step of forming a surface antireflection layer of a porous layer on the surface of the semiconductor layer other than the peripheral portion of the first substrate; and (5) a step of bonding a second substrate to the surface of the semiconductor layer. (6) a step of separating the semiconductor layer and the first base via the porous layer and transferring the separated semiconductor layer and the first base to the second base; and (7) treating the surface of the first base after the separation. And repeating the steps (1) to (6) again. That.

【0021】更に、本発明の陽極化成装置は、陽極化成
される基体の周辺部において、基体の裏面側に接する第
一の電極と、基体を挟んで前記第一の電極と支持する第
二の電極を備え、前記第一の電極と第二の電極が概略同
一形状である陽極化成装置である。
Further, the anodizing apparatus according to the present invention further comprises a first electrode in contact with the back surface of the substrate at a peripheral portion of the substrate to be anodized, and a second electrode supporting the first electrode with the substrate interposed therebetween. An anodizing apparatus comprising an electrode, wherein the first electrode and the second electrode have substantially the same shape.

【0022】また、別の本発明の陽極化成装置は、陽極
化成される基体の周辺部において、基体の裏面側に接す
る第一の電極と、基体を挟んで前記第一の電極と対向す
る第二の電極を備え、かつ前記周辺部を除く残りの基体
領域において、基体の裏面側に接する第三の電極と、基
体を挟んで前記第三の電極と対向する第四の電極を備
え、前記第一の電極と第二の電極と、前記第三の電極と
第四の電極とが、それぞれ概略同一形状である陽極化成
装置である。
In another anodizing apparatus of the present invention, a first electrode in contact with the back surface of a base is provided at a peripheral portion of the base to be anodized, and a first electrode facing the first electrode with the base interposed therebetween. In the remaining base region excluding the peripheral portion, including a second electrode, a third electrode in contact with the back surface of the base, and a fourth electrode facing the third electrode across the base, An anodizing apparatus in which the first electrode and the second electrode, and the third electrode and the fourth electrode have substantially the same shape.

【0023】更に、本発明の半導体基体及び太陽電池の
製造方法は、電解研磨エッチングにより任意の形状に薄
膜結晶半導体層を剥離する薄膜半導体基体及び太陽電池
の製造方法である。
Further, the method of manufacturing a semiconductor substrate and a solar cell according to the present invention is a method of manufacturing a thin film semiconductor substrate and a solar cell in which a thin film crystalline semiconductor layer is peeled into an arbitrary shape by electrolytic polishing etching.

【0024】本発明の半導体基体及び太陽電池の製造方
法によれば、多孔質層上に薄膜半導体層を形成した後、
転写する支持基体に貼り合せる前に分離する領域の周辺
部への薄膜半導体層や多孔質層の一部あるいは全部を除
去しておくことで、直接多孔質層内(基体や半導体層と
の界面も含む)の分離し易い部位に力を効率良く作用さ
せられるので薄膜半導体層へのひびや割れといった破壊
なしに分離が可能となり、収率良く特性の優れた薄膜半
導体基体あるいは太陽電池を得ることができる。
According to the method for manufacturing a semiconductor substrate and a solar cell of the present invention, after forming a thin film semiconductor layer on a porous layer,
By removing part or all of the thin film semiconductor layer and the porous layer to the periphery of the separation region before bonding to the supporting substrate to be transferred, the film can be directly formed in the porous layer (the interface with the substrate or the semiconductor layer). ) Can be efficiently applied to the parts that are easy to separate, so that the thin film semiconductor layer can be separated without destruction such as cracking or cracking, and a thin film semiconductor substrate or a solar cell with excellent characteristics and good yield can be obtained. Can be.

【0025】[0025]

【発明の実施の形態】以下に、本発明の実施の形態を詳
細に説明する。
Embodiments of the present invention will be described below in detail.

【0026】(実施態様例1)本発明に係わる実施形態
の一例として、半導体基体の製造方法を図1を用いて説
明する。
(Embodiment 1) As an example of an embodiment according to the present invention, a method for manufacturing a semiconductor substrate will be described with reference to FIG.

【0027】図1(a)に示すように、まずシリコン単
結晶基板101の表面層にB(ホウ素)を熱拡散、イオ
ン打込み、あるいはウエハ作成時に混入させることによ
り導入する。この表面層102がp+となった単結晶基
板を、例えばHF溶液中で陽極化成することにより、p
+表面層102を多孔質化して多孔質層103を形成す
る(図1(b)))。この時、初め低電流レベルで一定
時間経過した後、急に高電流レベルに引き上げて短時間
化成するというふうにして多孔質化することにより、予
め多孔質層内の構造に疎密の変化を設けることが可能
で、これにより後でシリコン層104をシリコン単結晶
基板101から分離し易くすることができる。
As shown in FIG. 1A, B (boron) is first introduced into the surface layer of the silicon single crystal substrate 101 by thermal diffusion, ion implantation, or mixing during wafer preparation. By anodizing the single crystal substrate having the surface layer 102 of p + in, for example, an HF solution, p
+ The surface layer 102 is made porous to form a porous layer 103 (FIG. 1B). At this time, after a certain period of time has elapsed at the low current level, the structure in the porous layer is preliminarily changed in density by making the porous layer porous by rapidly raising the current level to a high current level and shortening the time. This makes it easier to separate the silicon layer 104 from the silicon single crystal substrate 101 later.

【0028】次に、多孔質化された表面層103の上に
例えば熱CVD法によりシリコン層104を形成する
(図1(c))。この時、シリコン層104の形成時に
微量のドーパントを混入させることによりシリコン層を
-型(あるいはn-型)に制御することが可能である。
Next, a silicon layer 104 is formed on the porous surface layer 103 by, for example, a thermal CVD method (FIG. 1C). At this time, the p - type (or n - type) of the silicon layer can be controlled by mixing a small amount of dopant during the formation of the silicon layer 104.

【0029】シリコン単結晶基板101を図5に示す陽
極化成装置内の所定の位置に取り付け、シリコン層10
4がHF溶液中の負電極504と対向するようにする。
この時、負電極504はシリコン単結晶基板101の裏
面で接触している正電極505と概略同形状であり、シ
リコン単結晶基板101の周辺部に沿って、例えば図9
の様な帯状のリングあるいは多角形状をなしている。電
極間に電流を流して電解研磨モードでエッチングを行
い、シリコン単結晶基板101の周辺部のシリコン層1
04あるいはシリコン層104及び多孔質層103の一
部又は全部の除去を行う。この場合、上記の多孔質層の
分離強度に応じてシリコン層104のみ、シリコン層1
04及び多孔質層103の一部、又はシリコン層104
及び多孔質層全部の除去のいずれかを選択することがで
きる。
The silicon single crystal substrate 101 is attached to a predetermined position in the anodizing apparatus shown in FIG.
4 is opposed to the negative electrode 504 in the HF solution.
At this time, the negative electrode 504 has substantially the same shape as the positive electrode 505 that is in contact with the back surface of the silicon single crystal substrate 101, and extends along the periphery of the silicon single crystal substrate 101, for example, as shown in FIG.
It has a band-like ring or polygonal shape. A current is passed between the electrodes to perform etching in an electrolytic polishing mode, and the silicon layer 1 around the silicon single crystal substrate 101 is etched.
04 or a part or all of the silicon layer 104 and the porous layer 103 is removed. In this case, depending on the separation strength of the porous layer, only the silicon layer 104 and the silicon layer 1
04 and a part of the porous layer 103 or the silicon layer 104
And removal of the entire porous layer can be selected.

【0030】また、図8に示されるようにシリコン層1
04が多孔質層103を完全に覆っておらず多孔質層1
03が基板101の表面に露出している場合には、露出
している多孔質層103の一部又は全部の除去を行う
(図1(d))。
Further, as shown in FIG.
04 does not completely cover the porous layer 103 and the porous layer 1
When 03 is exposed on the surface of the substrate 101, part or all of the exposed porous layer 103 is removed (FIG. 1D).

【0031】シリコン層104の表面に酸化膜106を
形成した後、支持基板105を酸化膜106と貼り合わ
せ、熱処理炉(図示せず)に入れて加熱し、支持基板1
05とシリコン単結晶基板101とを固着させる(図1
(e))。
After an oxide film 106 is formed on the surface of the silicon layer 104, the support substrate 105 is bonded to the oxide film 106, placed in a heat treatment furnace (not shown), and heated.
05 and the silicon single crystal substrate 101 (FIG. 1
(E)).

【0032】次に、支持基板105とシリコン単結晶基
板101との間に互いに引き離す方向に力を作用させ、
多孔質層103の部分で分離する(図1(f))。
Next, a force is applied between the support substrate 105 and the silicon single crystal substrate 101 in a direction in which they are separated from each other.
Separation occurs at the portion of the porous layer 103 (FIG. 1F).

【0033】シリコン単結晶基板から剥離したシリコン
層104上に残っている多孔質層103aを選択的に除
去する。通常のシリコンのエッチング液、あるいは多孔
質シリコンの選択的エッチング液である弗酸、あるいは
弗酸にアルコール又は過酸化水素水の少なくともどちら
か一方を添加した混合液、あるいは、バッファード弗酸
あるいバッファード弗酸にアルコール又は過酸化水素水
の少なくともどちらか一方を添加した混合液、あるいは
KOH、NaOH、ヒドラジン等のアルカリ溶液の少な
くとも1種類を用いて、多孔質シリコンのみを無電解湿
式化学エッチングすることが可能である(図1
(g))。シリコン層が転写された支持基板は、そのま
ま半導体基板として使用しても良いし、場合に応じて製
品に適した第3の基板にシリコン層を転写し直すことも
可能である。
The porous layer 103a remaining on the silicon layer 104 separated from the silicon single crystal substrate is selectively removed. An ordinary silicon etchant, a hydrofluoric acid that is a selective etchant for porous silicon, a mixed solution of at least one of alcohol and hydrogen peroxide added to hydrofluoric acid, or a buffered hydrofluoric acid or Electroless wet chemical etching of porous silicon only using a mixture of buffered hydrofluoric acid and at least one of alcohol and hydrogen peroxide, or at least one of alkaline solutions such as KOH, NaOH, and hydrazine (See FIG. 1).
(G)). The support substrate to which the silicon layer has been transferred may be used as it is as a semiconductor substrate, or the silicon layer may be transferred again to a third substrate suitable for a product as occasion demands.

【0034】シリコン単結晶基板101は、表面に残留
している多孔質層103bを上述の方法と同様にして除
去して、表面平坦性が許容できないほど粗れている場合
には必要に応じて表面平坦化を行った後(図1
(h))、再度図1(a)の工程に供せられる。
In the silicon single crystal substrate 101, the porous layer 103b remaining on the surface is removed in the same manner as described above, and if necessary, if the surface flatness is unacceptably rough. After surface flattening (Fig. 1
(H)), it is again subjected to the step of FIG.

【0035】(実施態様例2)本発明に係わる他の実施
形態の一例として、薄膜結晶太陽電池の製造方法を図2
を用いて説明する。
(Embodiment 2) As an example of another embodiment according to the present invention, a method of manufacturing a thin film crystal solar cell is shown in FIG.
This will be described with reference to FIG.

【0036】図2(a)に示すように。まずシリコン単
結晶基板201の表面層にB(ホウ素)を熱拡散、イオ
ン打込み、あるいはウエハ作成時に浸入させることによ
り導入する。この表面層202がp+となった単結晶基
板を、例えばHF溶液中で陽極化成することにより、p
+表面層202を多孔質化して多孔質層203を形成す
る(図2(b))。この時、初め低電流レベルで一定時
間経過した後、急に高電流レベルに引き上げて短時間化
成するというふうにして多孔質化することにより、予め
多孔質層内の構造に疎密の変化を設けることが可能で、
これにより後でシリコン層204をシリコン単結晶基板
201から分離し易くすることができる。
As shown in FIG. First, B (boron) is introduced into the surface layer of the silicon single crystal substrate 201 by thermal diffusion, ion implantation, or infiltration during wafer preparation. By anodizing the single crystal substrate having the surface layer 202 of p + in, for example, an HF solution, p
+ The surface layer 202 is made porous to form a porous layer 203 (FIG. 2B). At this time, after a certain period of time has elapsed at the low current level, the structure in the porous layer is preliminarily changed in density by making the porous layer porous by rapidly raising the current level to a high current level and shortening the time. Is possible,
Thus, the silicon layer 204 can be easily separated from the silicon single crystal substrate 201 later.

【0037】次に、多孔質化された表面層203の上に
例えば熱CVD法によりシリコン層204を形成する
(図2(c))。この時、シリコン層204の形成時に
微量のドーパントを混入させることによりシリコン層を
-型(あるいはn-型)に制御することが可能である。
シリコン層204の上にp+層(あるいはn+層)205
をプラズマCVD法により堆積するか、あるいは上述の
シリコン層204の形成の終わりにドーパントの量を増
大させることで形成する(図2(d))。
Next, a silicon layer 204 is formed on the porous surface layer 203 by, for example, a thermal CVD method (FIG. 2C). At this time, it is possible to control the silicon layer to be p - type (or n - type) by mixing a small amount of dopant when forming the silicon layer 204.
A p + layer (or n + layer) 205 on the silicon layer 204
Is formed by plasma CVD or by increasing the amount of dopant at the end of the formation of the silicon layer 204 (FIG. 2D).

【0038】シリコン単結晶基板201を図5に示す陽
極化成装置内の所定の位置に取り付け、シリコン層20
4及び205がHF溶液中の負電極504と対向するよ
うにする。この時、負電極504はシリコン単結晶基板
201の裏面で接触している正電極505と概略同形状
であり、シリコン単結晶基板201の周辺部に沿って、
例えば図9の様な帯状のリングあるいは多角形状をなし
ている。電極間に電流を流して電解研磨モードでエッチ
ングを行い、シリコン単結晶基板201の周辺部のシリ
コン層204、205あるいはシリコン層204、20
5及び多孔質層203の一部又は全部の除去を行う。こ
の場合、上記の多孔質層の分離強度に応じてシリコン層
204、205のみ、シリコン層204、205及び多
孔質層203の一部、又はシリコン層204、205及
び多孔質層全部の除去のいずれかを選択することができ
る。
The silicon single crystal substrate 201 is mounted at a predetermined position in the anodizing apparatus shown in FIG.
4 and 205 are opposed to the negative electrode 504 in the HF solution. At this time, the negative electrode 504 has substantially the same shape as the positive electrode 505 in contact with the back surface of the silicon single crystal substrate 201, and extends along the periphery of the silicon single crystal substrate 201.
For example, it has a band-like ring or polygonal shape as shown in FIG. Etching is performed in an electrolytic polishing mode by passing a current between the electrodes, and silicon layers 204 and 205 or silicon layers 204 and 20 around the silicon single crystal substrate 201 are etched.
5 and part or all of the porous layer 203 are removed. In this case, any one of the silicon layers 204 and 205, a part of the silicon layers 204 and 205 and the porous layer 203, or the removal of the silicon layers 204 and 205 and the entire porous layer is performed according to the separation strength of the porous layer. You can choose.

【0039】また、図8に示されるようにシリコン層2
04及び205が多孔質層203を完全に覆っておらず
多孔質層203がシリコン単結晶基板201の表面に露
出している場合には、露出している多孔質層203の一
部又は全部の除去を行う(図2(e))。
Further, as shown in FIG.
When the porous layers 203 and 04 and 205 do not completely cover the porous layer 203 and are exposed on the surface of the silicon single crystal substrate 201, a part or all of the exposed porous layer 203 is removed. Removal is performed (FIG. 2E).

【0040】予め裏面電極207として銀ぺーストを印
刷した高分子フィルム基板206を、シリコン単結晶基
板201上のシリコン層204及び205が形成された
側に密着して貼り合わせ、オーブン(図示せず)に入れ
て加熱し、高分子フィルム基板206とシリコン単結晶
基板201とを固着させる(図2(f))。
A polymer film substrate 206 on which a silver paste is printed in advance as a back electrode 207 is closely attached to the silicon single crystal substrate 201 on the side where the silicon layers 204 and 205 are formed, and an oven (not shown) ) And heated to fix the polymer film substrate 206 and the silicon single crystal substrate 201 (FIG. 2F).

【0041】次に、高分子フィルム基板206とシリコ
ン単結晶基板201との間に互いに引き離す方向に力を
作用させる。すなわち、高分子フィルムの可撓性を利用
してシリコン単結晶基板201のエッジから両者を徐々
に引き剥がし、多孔質層203の部分で分離する(図2
(g))。
Next, a force is applied between the polymer film substrate 206 and the silicon single crystal substrate 201 in a direction to separate them from each other. That is, the two are gradually peeled off from the edge of the silicon single crystal substrate 201 by utilizing the flexibility of the polymer film, and separated at the porous layer 203 (FIG. 2).
(G)).

【0042】シリコン単結晶基板から剥離したシリコン
層204上に残っている多孔質層203aを選択的に除
去する。通常のシリコンのエッチング液、あるいは多孔
質シリコンの選択的エッチング液である弗酸、あるいは
弗酸にアルコール又は過酸化水素水の少なくともどちら
か一方を添加した混合液、あるいはバッファード弗酸あ
るいはバッファード弗酸にアルコール又は過酸化水素水
の少なくともどちらか一方を添加した混合液、あるいは
KOH、NaOH、ヒドラジン等のアルカリ溶液の少な
くとも1種類を用いて、多孔質シリコンのみを無電解湿
式化学エッチングする。
The porous layer 203a remaining on the silicon layer 204 separated from the silicon single crystal substrate is selectively removed. Normal silicon etchant, hydrofluoric acid, which is a selective etchant for porous silicon, or a mixture of hydrofluoric acid and at least one of alcohol and hydrogen peroxide, or buffered hydrofluoric acid or buffered Electroless wet chemical etching of only porous silicon is performed using at least one of a mixture of hydrofluoric acid and at least one of alcohol and hydrogen peroxide or an alkaline solution such as KOH, NaOH, or hydrazine.

【0043】多孔質層が除去されたシリコン層204の
表面にプラズマCVD法等によりn +(p+)層208を
形成し、更にその上に表面反射防止層を兼ねた透明導電
膜(ITO)209及びグリッド状の集電電極210を
真空蒸着し、太陽電池とする(図2(h))。
The silicon layer 204 from which the porous layer has been removed
N on the surface by plasma CVD +(P+) Layer 208
Formed, and a transparent conductive layer that also serves as a surface anti-reflection layer
The film (ITO) 209 and the grid-like current collecting electrode 210
Vacuum evaporation is performed to form a solar cell (FIG. 2 (h)).

【0044】シリコン単結晶基板201は、表面に残留
している多孔質層203bを上述の方法と同様にして除
去して、表面平坦性が許容できないほど粗れている場合
には必要に応じて表面平坦化を行った後(図2
(i))、再度図2(a)の工程に供せられる。
In the silicon single crystal substrate 201, the porous layer 203b remaining on the surface is removed in the same manner as described above, and if necessary, if the surface flatness is unacceptably rough, After performing surface flattening (Fig. 2
(I)) is again provided to the step of FIG.

【0045】(実施態様例3)本発明に係わる更に他の
実施形態に一例として、薄膜結晶太陽電池の製造方法を
図3を用いて説明する。
(Embodiment 3) As a further embodiment of the present invention, a method of manufacturing a thin-film crystal solar cell will be described with reference to FIG.

【0046】図3(a)に示すように、まずシリコン単
結晶基板301の表面層にB(ホウ素)を熱法散、イオ
ン打込み、あるいはウエハ作成時に混入させることによ
り導入する。この表面層302がp+となった単結晶基
板を、例えばHF溶液中で陽極化成することにより、p
+表面層302を多孔質化して多孔質層303を形成す
る(図3(b))。この時、初め低電流レベルで一定時
経過した後、急に高電流レベルに引き上げて短時間化成
するというふうにして多孔質化することにより、予め多
孔質層内の構造に疎密の変化を設けることが可能で、こ
れにより後でシリコン層304をシリコン単結晶基板3
01から分離し易くすることができる。
As shown in FIG. 3A, B (boron) is first introduced into the surface layer of the silicon single crystal substrate 301 by thermal diffusion, ion implantation, or mixing during wafer preparation. By anodizing the single crystal substrate having the surface layer 302 of p + in, for example, an HF solution, p
+ The surface layer 302 is made porous to form a porous layer 303 (FIG. 3B). At this time, after a certain period of time has elapsed at the low current level, the structure in the porous layer is preliminarily provided with sparse and dense changes by increasing the current level to a high current level and shortening the time to form a porous layer. This allows the silicon layer 304 to be later
01 can be easily separated.

【0047】次に、多孔質化された表面層303の上に
例えば熱CVD法によりシリコン層304を形成する
(図3(c))。この時、シリコン層304の形成時に
微量のドーパントを混入させることによりシリコン層を
-型(あるいはn-型)に制御することが可能である。
シリコン層304の上にn+層(あるいはp+層)305
をプラズマCVD法により堆積するか、あるいは上述の
シリコン層304の形成の終わりにドーパントの種類及
び量を変化させることで形成する(図3(d))。
Next, a silicon layer 304 is formed on the porous surface layer 303 by, for example, a thermal CVD method (FIG. 3C). At this time, the p - type (or n - type) of the silicon layer can be controlled by mixing a small amount of dopant during the formation of the silicon layer 304.
An n + layer (or p + layer) 305 on the silicon layer 304
Is formed by plasma CVD or by changing the type and amount of dopant at the end of the formation of the silicon layer 304 (FIG. 3D).

【0048】シリコン単結晶基板301を図6に示す陽
極化成装置内の所定の位置に取り付け、シリコン層30
4及び305がHF溶液中の負電極604及び606と
対向するようにする。この時、負電極604及び606
は、シリコン単結晶基板301の裏面で接触している正
電極605及び607とそれぞれ概略同形状であり、電
極604及び605は、シリコン単結晶基板301の周
辺部に沿って、例えば図9の様に帯状のリングあるいは
多角形状をなしており、電極606及び607は、シリ
コン単結晶基板301の周辺部以外の領域でそれぞれ電
極604及び605の内側に位置し、例えば図10の様
に円盤状あるいは多角形状をなしている。
The silicon single crystal substrate 301 is attached to a predetermined position in the anodizing apparatus shown in FIG.
4 and 305 face the negative electrodes 604 and 606 in the HF solution. At this time, the negative electrodes 604 and 606
Has substantially the same shape as the positive electrodes 605 and 607 that are in contact with the back surface of the silicon single crystal substrate 301, and the electrodes 604 and 605 extend along the peripheral portion of the silicon single crystal substrate 301, for example, as shown in FIG. The electrodes 606 and 607 are located inside the electrodes 604 and 605, respectively, in a region other than the peripheral portion of the silicon single crystal substrate 301. For example, as shown in FIG. It has a polygonal shape.

【0049】電極604及び605間には、比較的高い
電流を流して電解研磨モードでエッチングを行い、シリ
コン単結晶基板301の周辺部のシリコン層304、3
05あるいはシリコン層304、305及び多孔質層3
03の一部又は全部の除去を行う。この場合、上記の多
孔質層の分離強度に応してシリコン層304、305の
み、シリコン層304、305及び多孔質層303の一
部、又はシリコン層304、305及び多孔質層303
全部の除去のいずれかを選択することができる。
A relatively high current is applied between the electrodes 604 and 605 to perform etching in the electrolytic polishing mode, and the silicon layers 304 and 3 around the silicon single crystal substrate 301 are etched.
05 or silicon layers 304 and 305 and porous layer 3
03 is partially or entirely removed. In this case, only the silicon layers 304 and 305, a part of the silicon layers 304 and 305 and the porous layer 303, or the silicon layers 304 and 305 and the porous layer 303 depending on the separation strength of the porous layer.
Either of the total removals can be selected.

【0050】また、図8に示されるようにシリコン層3
04及び305が多孔質層303を完全に覆っておらず
多孔質層303が基板301の表面に露出している場合
には、露出している多孔質層303の一部又は全部の除
去を行う。電極604及び605間には比較的低い電流
を流して通常の陽極化成を行い、シリコン単結晶基板3
01の周辺部領域以外のシリコン層304の表面に薄い
多孔質層309を形成して反射防止層とする(図3
(e))。この時、周辺部のシリコン層及び多孔質層の
除去する工程と周辺部領域以外のシリコン層表面の多孔
質層を形成する工程は同時に行っても、別々に行っても
構わない。
Further, as shown in FIG.
When the porous layer 303 is not completely covered with the layers 04 and 305 and the porous layer 303 is exposed on the surface of the substrate 301, part or all of the exposed porous layer 303 is removed. . A relatively low current is passed between the electrodes 604 and 605 to perform normal anodization, and the silicon single crystal substrate 3
The thin porous layer 309 is formed on the surface of the silicon layer 304 other than the peripheral region of No. 01 to form an anti-reflection layer (FIG. 3).
(E)). At this time, the step of removing the peripheral silicon layer and the porous layer and the step of forming the porous layer on the surface of the silicon layer other than the peripheral region may be performed simultaneously or separately.

【0051】多孔質層309の表面にグリッド電極31
0を形成した後、高分子フィルム基板306をシリコン
単結晶基板301上のシリコン層304及び305が形
成された側に接着剤307で貼り合わせ、オーブン(図
示せず)に入れて加熱し、高分子フィルム基板306と
シリコン単結晶基板301とを固着させる(図3
(f))。
The grid electrode 31 is provided on the surface of the porous layer 309.
After forming the polymer film substrate 0, the polymer film substrate 306 is attached to the side of the silicon single crystal substrate 301 on which the silicon layers 304 and 305 are formed with an adhesive 307, and is heated in an oven (not shown). The molecular film substrate 306 and the silicon single crystal substrate 301 are fixed (FIG. 3
(F)).

【0052】次に、固着した透明の高分子フィルム基板
306とシリコン単結晶基板301とを水槽に入れて超
音波を作用させる(図示せず)。これにより、シリコン
単結晶基板からシリコン層304を多孔質層303の部
分で分離する(図3(g))。
Next, the fixed transparent polymer film substrate 306 and the silicon single crystal substrate 301 are put in a water tank and ultrasonic waves are applied (not shown). Thus, the silicon layer 304 is separated from the silicon single crystal substrate at the portion of the porous layer 303 (FIG. 3G).

【0053】シリコン単結晶基板から剥離したシリコン
層304裏面上に残っている多孔質層303aを選択的
に除去する。通常のシリコンのエッチング液、あるいは
多孔質シリコンの選択的エッチング液である弗酸、ある
いは弗酸にアルコール又は過酸化水素水の少なくともど
ちらか一方を添加した混合液、あるいは、バッファード
弗酸あるいはバッファード弗酸にアルコール又は過酸化
水素水の少なくともどちらか一方を添加した混合液、あ
るいはKOH、NaOH、ヒドラジン等のアルカリ溶液
の少なくとも1種類を用いて、多孔質シリコンのみを無
電解湿式化学エッチングする。
The porous layer 303a remaining on the back surface of the silicon layer 304 peeled from the silicon single crystal substrate is selectively removed. Normal silicon etchant, hydrofluoric acid as a selective etchant for porous silicon, or a mixture of hydrofluoric acid and at least one of alcohol and hydrogen peroxide, or buffered hydrofluoric acid or buffer Electroless wet chemical etching of only porous silicon is performed by using at least one of a mixed solution obtained by adding at least one of alcohol and hydrogen peroxide solution to dihydrofluoric acid, or an alkaline solution such as KOH, NaOH, and hydrazine. .

【0054】多孔質層が除去されたシリコン層304の
裏面にプラズマCVD法等によりp +(n+)層308を
形成し、裏面電極311を真空蒸着して太陽電池とする
(図3(h))。この時、必要に応じて裏面電極311
と接して別の支持基板(金属基板)を導電性接着材を介
して貼り付けても良い。
The silicon layer 304 from which the porous layer has been removed
P on the back side by plasma CVD +(N+) Layer 308
Formed and vacuum-deposited the back electrode 311 to form a solar cell
(FIG. 3 (h)). At this time, if necessary, the back electrode 311
In contact with another support substrate (metal substrate) via conductive adhesive
It may be pasted.

【0055】シリコン単結晶基板301は、表面に残留
している多孔質層303bを上述の方法と同様にして除
去して、表面平坦性が許容できないほど粗れている場合
には必要に応じて表面平坦化を行った後(図3
(i))、再度図3(a)の工程に供せられる。
The silicon single crystal substrate 301 has the porous layer 303b remaining on the surface removed in the same manner as described above, and if necessary, when the surface flatness is unacceptably rough. After the surface is flattened (Fig. 3
(I)) is again provided to the step of FIG.

【0056】以上述べたように、本発明によれば多孔質
層上に薄膜半導体層を形成した後、転写する支持基体に
貼り合せる前に分離する領域の周辺部の薄膜半導体層や
多孔質層を除去しておくことで、直接多孔質層内(基体
や半導体層との界面も含む)の分離し易い部位に力を効
率良く作用させられるので、薄膜半導体層へのひびや割
れといった影響のない分離が可能となり、収率良く特性
の優れた薄膜半導体基体を得ることができる。
As described above, according to the present invention, after the thin film semiconductor layer is formed on the porous layer, the thin film semiconductor layer and the porous layer around the separation area before being bonded to the supporting substrate to be transferred. By removing, the force can be efficiently applied directly to the easily separated portion in the porous layer (including the interface with the base and the semiconductor layer), so that the thin film semiconductor layer is not affected by cracks and cracks. Separation can be achieved, and a thin film semiconductor substrate having excellent characteristics and good yield can be obtained.

【0057】また、本発明によれば多孔質層上に薄膜半
導体層を形成した後、転写する支持基体に貼り合せる前
に分離する領域の周辺部の薄膜半導体層や多孔質層を除
去する一方、分離する領域内の薄膜半導体層表面には反
射防止層を形成しておくことで、周辺部のひびや割れが
なく反射防止層が予め形成された薄膜半導体層の分離が
可能となり、工程が簡素化された特性の優れた薄膜半導
体基体を得ることができる。
Further, according to the present invention, after the thin film semiconductor layer is formed on the porous layer, the thin film semiconductor layer and the porous layer around the separation area are removed before the thin film semiconductor layer is bonded to the transfer base. By forming an anti-reflection layer on the surface of the thin-film semiconductor layer in the area to be separated, the thin-film semiconductor layer on which the anti-reflection layer has been formed without cracks and cracks in the peripheral portion can be separated, and the process can be performed. It is possible to obtain a thin film semiconductor substrate having excellent simplified characteristics.

【0058】本発明に使用される分離層となる多孔質を
形成するための陽極化成法には弗酸溶液が用いられ、H
F濃度が10重量%以上で多孔質化が可能となる。陽極
化成時に流す電流の量としては、HF濃度や所望とされ
る多孔質層の膜厚あるいは多孔質層表面の状態等によっ
て適宜決められるが、大体数mA/cm2〜数十mA/
cm2の範囲が適当である。電流レベルを途中で変化さ
せることにより、多孔質層内の構造に疎密の変化を設け
ることが可能で、多孔質構造を2層以上の複数にして分
離し易くすることができる。
The hydrofluoric acid solution is used in the anodization method for forming the porous layer serving as the separation layer used in the present invention.
When the F concentration is 10% by weight or more, it can be made porous. The amount of current to flow during anodization is appropriately determined depending on the HF concentration, the desired thickness of the porous layer, the state of the surface of the porous layer, and the like, but is approximately several mA / cm 2 to several tens mA /
A range of cm 2 is appropriate. By changing the current level in the middle, it is possible to provide a change in density in the structure in the porous layer, and it is easy to separate the porous structure into two or more layers.

【0059】HF溶液にエチルアルコール等のアルコー
ルを添加することにより、陽極化成時に発生する反応生
成気体の気泡を攪拌することなく反応表面から瞬時に除
去でき、均一にかつ効率良く多孔質シリコンを形成する
ことができる。添加するアルコールの量は、HF濃度や
所望とする多孔質層の膜厚あるいは多孔質層の表面状態
によって適宜決められ、特にHF濃度が低くなりすぎな
いように注意して決める必要がある。
By adding an alcohol such as ethyl alcohol to the HF solution, bubbles of the reaction gas generated during anodization can be instantaneously removed from the reaction surface without stirring, and porous silicon can be formed uniformly and efficiently. can do. The amount of the alcohol to be added is appropriately determined depending on the HF concentration, the desired thickness of the porous layer or the surface state of the porous layer, and it is particularly necessary to carefully determine that the HF concentration does not become too low.

【0060】また、本発明に用いられる周辺部の半導体
層のエッチングあるい周辺部以外の半導体層表面に反射
防止層を形成する陽極化成装置において、周辺部除去用
電極間と反射防止層形成用電極間に印加される電源は、
各々独立に制御されることが好ましい。電極形状として
は、図9及び図10に示されるような処理される基板形
状に合せたものが好適に使用され、反射防止層形成用電
極は周辺部除去用電極の内側にくるように配置されるの
が好ましい。また、場合によっては例えば図11及び図
12に示されるような円盤の中を四角にくり貫いた形状
を周辺部除去用の電極に、くり貫いた四角にほぼ相当す
る形状を反射防止層形成用電極に用いることもできる。
このような電極形状を用いることにより、丸いウエハ状
の基板から四角形状の半導体層を分離することができ
る。電極材料としては、陽極側は特に規定はないが、陰
極側はHF等の酸に耐えられるものが好ましく、白金が
最適に用いられる。
Further, in the anodization apparatus used in the present invention for forming an anti-reflection layer on the surface of a semiconductor layer other than the peripheral portion by etching the semiconductor layer in the peripheral portion, there is provided a method for forming an anti-reflection layer between the peripheral portion removing electrodes. The power applied between the electrodes is
It is preferable that each is controlled independently. As the electrode shape, a shape conforming to the shape of the substrate to be processed as shown in FIGS. 9 and 10 is preferably used, and the electrode for forming the antireflection layer is arranged so as to be inside the electrode for removing the peripheral portion. Preferably. In some cases, for example, the shape of a square as shown in FIG. 11 and FIG. 12 may be used as an electrode for removing a peripheral portion, and the shape substantially corresponding to the square may be used as an anti-reflection layer. It can also be used for electrodes.
By using such an electrode shape, a square semiconductor layer can be separated from a round wafer-shaped substrate. Although there is no particular limitation on the anode side as the electrode material, it is preferable that the cathode side be resistant to acids such as HF, and platinum is optimally used.

【0061】また、周辺部除去用電極間及び反射防止層
形成用電極間の各々の電流制御の独立性を高める目的で
図4に示すような陰極側にアイソレータ(断面形状は反
射防止層形成用電極に準ずる)を有する陰極化成装置を
用いることもできる。
In order to increase the independence of the current control between the electrode for removing the peripheral portion and the electrode for forming the anti-reflection layer, an isolator (cross-sectional shape is shown in FIG. (According to the electrode).

【0062】処理される基板と陰極側の電極との距離に
ついては特に規定はないが、周辺部除去用電極について
は比較的高い電流を流すため損失を減らす目的でなるべ
く基板に近い位置に配置し、かつ反射防止層形成用電極
より電極間距離が短い方が好ましいが、反射防止層形成
用電極については任意の距離でよい(図4〜図6参
照)。
The distance between the substrate to be processed and the electrode on the cathode side is not particularly specified, but the electrode for removing the peripheral portion is arranged at a position as close to the substrate as possible for the purpose of reducing the loss since a relatively high current flows. In addition, it is preferable that the distance between the electrodes is shorter than that of the anti-reflection layer forming electrode, but any distance may be used for the anti-reflection layer forming electrode (see FIGS. 4 to 6).

【0063】また、周辺部の半導体層及び多孔質層のエ
ッチングを行う電解研磨モードにするための条件として
は、弗酸溶液を用いてシリコンをエッチングする場合に
は、HF濃度が20重量%以下で可能となる。HFの希
釈には、エチルアルコール等のアルコールや水、酸やそ
の塩等の電気伝導性付与剤を使用することができる。こ
の時に流す電流量はHF濃度よって適宜決められるが、
大体10mA/cm2〜100mA/cm2の範囲が適当
である。
The conditions for setting the electrolytic polishing mode for etching the semiconductor layer and the porous layer in the peripheral portion are as follows. When silicon is etched using a hydrofluoric acid solution, the HF concentration is 20% by weight or less. Is possible. For the dilution of HF, an electrical conductivity imparting agent such as an alcohol such as ethyl alcohol, water, an acid or a salt thereof can be used. The amount of current flowing at this time is appropriately determined depending on the HF concentration.
The approximate range of 10mA / cm 2 ~100mA / cm 2 is appropriate.

【0064】本発明において多孔質層上のシリコン層の
形成に使用される結晶成長法には、熱CVD法、LPC
VD法、スパッタ法、プラズマCVD法、光CVD法又
は液相成長法等がある。例えば、熱CVD法、LPCV
D法、プラズマCVD法又は光CVD法等の気相成長法
の場合に使用される原料ガスとしては、SiH2Cl2
SiCl4、SiHCl3、SiH4、Si26、SiH2
2、Si26等のシラン類及びハロゲン化シラン類が
代表的なものとして挙げられる。
In the present invention, the crystal growth method used for forming the silicon layer on the porous layer includes thermal CVD, LPC
There are a VD method, a sputtering method, a plasma CVD method, a photo CVD method, a liquid phase growth method, and the like. For example, thermal CVD, LPCV
Source gases used in the case of a vapor phase growth method such as a D method, a plasma CVD method, or a photo CVD method include SiH 2 Cl 2 ,
SiCl 4 , SiHCl 3 , SiH 4 , Si 2 H 6 , SiH 2
Representative examples include silanes such as F 2 and Si 2 F 6 and halogenated silanes.

【0065】また、キャリアガスとしてあるいは結晶成
長を促進させる還元雰囲気を得る目的で、前記の原料ガ
スに加えて水素(H2)が添加される。前記原料ガスと
水素との量の割合は、形成方法及び原料ガスの種類、更
に形成条件により適宜所望に従って決められるが、好ま
しくは1:10〜1:1000(導入流量比)が適当で
あり、より好ましくは1:20〜1:800とするのが
望ましい。
In addition, hydrogen (H 2 ) is added to the above-mentioned raw material gas in order to obtain a reducing atmosphere for promoting crystal growth as a carrier gas. The ratio of the amount of the raw material gas to the amount of hydrogen is appropriately determined as desired depending on the forming method, the type of the raw material gas, and the forming conditions, and preferably 1:10 to 1: 1000 (introduction flow ratio). More preferably, the ratio is set to 1:20 to 1: 800.

【0066】液相成長を用いる場合には、H2あるいは
2雰囲気中で、Ga、In、Sb、Bi、Sn等の溶
媒中にシリコンを溶解させて溶媒を徐冷あるいは溶媒中
に温度差をつけることによりエピタキシャル成長を行
う。
When liquid phase growth is used, silicon is dissolved in a solvent such as Ga, In, Sb, Bi, Sn, etc. in an H 2 or N 2 atmosphere, and the solvent is gradually cooled or a temperature difference is caused in the solvent. To perform epitaxial growth.

【0067】また、本発明で使用されるエピタキシャル
成長法における温度及び圧力としては、形成方法及び使
用する原料(ガス)の種類等によって異なるが、温度に
ついては例えば通常の熱CVD法でシリコンを成長する
場合は概ね800℃〜1250℃が適当であり、より好
ましくは850℃〜1200℃に制御されるのが望まし
い。液相成長法の場合には、溶媒の種類によるが溶媒に
Sn、Inを用いてシリコンを成長する場合には600
℃〜1050℃に制御されるのが望ましい。プラズマC
VD法等の低温プロセスでは概ね200℃〜600℃が
適当であり、より好ましくは200℃〜500℃に制御
されるのが望ましい。
The temperature and the pressure in the epitaxial growth method used in the present invention vary depending on the forming method and the kind of the raw material (gas) to be used, but the temperature is, for example, silicon growth by a normal thermal CVD method. In this case, the temperature is suitably from about 800 ° C. to 1250 ° C., and more preferably from 850 ° C. to 1200 ° C. In the case of the liquid phase growth method, depending on the kind of the solvent, when the silicon is grown using Sn or In as the solvent, 600 is used.
It is desirable that the temperature be controlled at from 10 ° C to 1050 ° C. Plasma C
In a low-temperature process such as the VD method, the temperature is generally 200 ° C. to 600 ° C., more preferably, 200 ° C. to 500 ° C.

【0068】同様に圧力については概ね10-2Torr
〜760Torrが適当であり、より好ましくは10-1
Torr〜760Torrの範囲が望ましい。
Similarly, the pressure is generally about 10 -2 Torr.
~ 760 Torr is appropriate, and more preferably 10 -1.
A range of Torr to 760 Torr is desirable.

【0069】本発明の方法において薄膜結晶半導体層を
転写させる基体としては、剛性のあるものや可撓性のあ
るもの等、なんでもよい。例えば、シリコンウエハ、S
US板、ガラス板、プラスチックあるいは樹脂フィルム
等が挙げられる。樹脂フィルム材料としては、高分子フ
ィルム等が好適に用いられ、代表的なものとしてはポリ
イミドフィルムやEVA(エチレン・ビニル・アセテー
ト)、テフゼル等が挙げられる。
In the method of the present invention, the substrate on which the thin-film crystalline semiconductor layer is transferred may be any rigid or flexible substrate. For example, silicon wafer, S
Examples include a US plate, a glass plate, a plastic or resin film, and the like. As the resin film material, a polymer film or the like is suitably used, and typical examples thereof include a polyimide film, EVA (ethylene vinyl acetate), and Tefzel.

【0070】本発明の方法において基板と薄膜結晶半導
体層とを接着させる方法としては、銅ペーストあるいは
銀ペーストのような導電性金属ぺースト、更にこれらの
導電性金属ぺーストにガラスフリットを混合させたも
の、又はエポキシ系接着材等を前記両者の間に挿入して
密着させ、焼成して固着させる方法が好適に用いられ
る。この場合、焼結後の銅あるいは銀等の金属は、裏面
電極及び裏面反射層としても機能する。また、高分子フ
ィルム等の基板の場合には、基板と薄膜結晶半導体層を
密着させた状態で(この場合、予め薄膜結晶半導体層表
面に裏面電極を形成しておく)フィルム基板の軟化点ま
で温度を上げて前記両者を固着させてもよい。
In the method of the present invention, as a method of bonding the substrate and the thin film crystalline semiconductor layer, a conductive metal paste such as a copper paste or a silver paste, and a glass frit mixed with the conductive metal paste. It is preferable to use a method in which an adhesive or an epoxy-based adhesive is inserted between the two to make them adhere to each other, and then baked and fixed. In this case, the metal such as copper or silver after sintering also functions as a back surface electrode and a back surface reflection layer. In the case of a substrate such as a polymer film, the substrate and the thin film crystalline semiconductor layer are brought into close contact with each other (in this case, a back electrode is previously formed on the surface of the thin film crystalline semiconductor layer) to reach the softening point of the film substrate. The two may be fixed by increasing the temperature.

【0071】本発明において周辺部以外の半導体層を分
離する方法としては、基体間に機械的な外力を直接作用
させて剥離層で分離する方法や、半導体層あるいは剥離
層、もしくはこれらと基体間に内在する力(内部応力)
又は外部から熱、超音波、電磁波あるいは遠心力等のエ
ネルギーを利用して剥離層内の危弱部位に間接的に力を
作用させて分離する方法とがある。
In the present invention, as a method for separating the semiconductor layer other than the peripheral portion, a method in which a mechanical external force is directly applied between the substrates to separate the semiconductor layer at the release layer, a method for separating the semiconductor layer or the release layer, or the method for separating the semiconductor layer or the release layer from the substrate. Force (internal stress)
Alternatively, there is a method of indirectly applying a force to a dangerous portion in the peeling layer using energy such as heat, an ultrasonic wave, an electromagnetic wave, or a centrifugal force from the outside to perform separation.

【0072】本発明の太陽電池において入射光の反射光
を減らす目的で半導体層の表面にテクスチャ処理を施す
ことができる。シリコンの場合には、ヒドラジンやNa
OH、KOH等を用いて行われる。形成されるテクスチ
ャのピラミッドの高さとしては、数μm〜数十μmの範
囲が適当である。
In the solar cell of the present invention, the surface of the semiconductor layer can be subjected to texture processing for the purpose of reducing the reflected light of the incident light. In the case of silicon, hydrazine or Na
This is performed using OH, KOH, or the like. The height of the pyramid of the texture to be formed is suitably in the range of several μm to several tens μm.

【0073】[0073]

【実施例】以下、本発明の方法実施して所望の太陽電池
を形成するところをより詳細に説明するが、本発明はこ
れらの実施例により何ら限定されるものではない。
Hereinafter, the formation of a desired solar cell by carrying out the method of the present invention will be described in more detail, but the present invention is not limited to these examples.

【0074】(実施例1)本例では図1に示すプロセス
により単結晶シリコン層をガラス基板上に転写して半導
体基板を形成するところを示す。
Example 1 In this example, a semiconductor substrate is formed by transferring a single crystal silicon layer onto a glass substrate by the process shown in FIG.

【0075】5インチシリコンウエハ101の表面層に
BCl3を熱拡散源として1200℃の温度でホウ素の
熱拡散を行ってp+層を形成し、厚さ3μm程度の拡散
層102を得た(図1(a))。この表面層102がp
+となったウエハを、HF+C25OH溶液中で表1の
条件で陽極化成を行い、ウエハ上に多孔質層103を形
成した(図1(b)))。この時、最初8mA/cm2
の低電流で2.5分間化成した後、ゆっくりと電流レベ
ルを上げて行き、30秒で35mA/cm2に達したと
ころで化成を終えた。多孔質層103の膜厚は全部で約
3μmであった。
A p + layer was formed on the surface layer of the 5-inch silicon wafer 101 by performing thermal diffusion of boron at 1200 ° C. using BCl 3 as a thermal diffusion source to obtain a diffusion layer 102 having a thickness of about 3 μm ( FIG. 1 (a). This surface layer 102 is p
The anodized wafer was anodized in an HF + C 2 H 5 OH solution under the conditions shown in Table 1 to form a porous layer 103 on the wafer (FIG. 1B). At this time, 8 mA / cm 2
After the formation at a low current of 2.5 minutes, the current level was gradually increased, and the formation was completed when the current reached 35 mA / cm 2 in 30 seconds. The thickness of the porous layer 103 was about 3 μm in total.

【0076】[0076]

【表1】 [Table 1]

【0077】これにより、予め多孔質層内の構造に疎密
の変化を設けることが可能で、後でシリコン層104を
ウエハ101から分離し易くすることができる。
As a result, the structure in the porous layer can be changed in density in advance, and the silicon layer 104 can be easily separated from the wafer 101 later.

【0078】次に、多孔質化された表面層103の上に
熱CVD法によりシリコン層104を0.5μmの厚さ
で形成した(図1(c))。この時、ウエハ周辺部は図
7の場合と同様に多孔質層103の上をシリコン層10
4が覆った状態となっていた。
Next, a silicon layer 104 having a thickness of 0.5 μm was formed on the porous surface layer 103 by a thermal CVD method (FIG. 1C). At this time, the periphery of the wafer is covered with the silicon layer 10 on the porous layer 103 as in the case of FIG.
4 was covered.

【0079】ウエハ101を図5に示す陽極化成装置内
の所定の位置に取り付け、シリコン層104がHF溶液
中の負電極504と対向するように配置した。この時、
負電極504はウエハ101の裏面で接触している正電
極505と概略同形状で、ウエハ101の周辺部に沿っ
た帯状のリングであった(図9参照)。HF+H2O溶
液(HF:C25OH:H2O=1:1:6)中で電極
間に120mA/cm2の電流を流して電解研磨モード
でエッチングを行い、ウエハ101の周辺部のシリコン
層104及び多孔質層103の一部合わせて深さ10.
5μm除去を行った(図1(d))。
The wafer 101 was mounted at a predetermined position in the anodizing apparatus shown in FIG. 5, and was arranged so that the silicon layer 104 faced the negative electrode 504 in the HF solution. At this time,
The negative electrode 504 was substantially the same shape as the positive electrode 505 in contact with the back surface of the wafer 101, and was a band-like ring along the periphery of the wafer 101 (see FIG. 9). In a HF + H 2 O solution (HF: C 2 H 5 OH: H 2 O = 1: 1: 6), a current of 120 mA / cm 2 is passed between the electrodes to perform etching in an electropolishing mode, and the peripheral portion of the wafer 101 is etched. 10. The total depth of the silicon layer 104 and the porous layer 103 is 10.
5 μm removal was performed (FIG. 1D).

【0080】シリコン層104の表面に常圧CVD装置
により450℃で酸化膜106を膜厚0.1μmで形成
した後、ガラス基板105を酸化膜106と貼り合わ
せ、熱処理炉(図示せず)に入れて1150℃で加熱
し、ガラス基板105とウエハ101とを固着させた
(図1(e))。
After an oxide film 106 having a thickness of 0.1 μm is formed on the surface of the silicon layer 104 at 450 ° C. by a normal pressure CVD apparatus, the glass substrate 105 is bonded to the oxide film 106, and the resultant is placed in a heat treatment furnace (not shown). It was then heated at 1150 ° C. to fix the glass substrate 105 and the wafer 101 (FIG. 1E).

【0081】次に、ガラス基板105とウエハ101と
の間に互いに引き離す方向に力を作用させ、多孔質層1
03の部分で分離を行った(図1(f))。このように
して分離したシリコン層周辺部でのひびや割れは見られ
なかった。
Next, a force is applied between the glass substrate 105 and the wafer 101 in a direction in which the glass substrate 105 and the wafer 101 are separated from each other, so that the porous layer 1
Separation was performed at the part No. 03 (FIG. 1 (f)). No cracks or cracks were found around the silicon layer thus separated.

【0082】ウエハから剥離したシリコン層104上に
残っている多孔質層103aをHF+H2Oの混合液で
選択的に除去し、SOI基板を得た(図1(g))。
The porous layer 103a remaining on the silicon layer 104 separated from the wafer was selectively removed with a mixed solution of HF + H 2 O to obtain an SOI substrate (FIG. 1 (g)).

【0083】ウエハ101は、表面に残留している多孔
質層103bを上述の方法と同様にして除去して、表面
平坦性が許容できないほど粗れている場合には必要に応
じてポリッシング等の表面平坦化を行った(図1
(h))。
The wafer 101 is formed by removing the porous layer 103b remaining on the surface in the same manner as described above, and if necessary, if the surface flatness is unacceptably rough, such as polishing. The surface was flattened (Fig. 1
(H)).

【0084】こうして得られた再生ウエハを用いて上述
の工程を操り返すことにより高品質な半導体層を有する
半導体(SOI)基板が複数個得られた。
By repeating the above steps using the reclaimed wafer thus obtained, a plurality of semiconductor (SOI) substrates having a high-quality semiconductor layer were obtained.

【0085】(実施例2)本例では図2に示すプロセス
により薄膜単結晶シリコン層をポリイミドフィルムに転
写して太陽電池を形成するところを示す。
(Embodiment 2) In this embodiment, a solar cell is formed by transferring a thin film single crystal silicon layer to a polyimide film by the process shown in FIG.

【0086】5インチシリコンウエハ201の表面層に
BCl3を熱拡散源として1200℃の温度でホウ素の
熱拡散を行ってp+層を形成し、厚さ3μm程度の拡散
層202を得た(図2(a))。この表面層202がp
+となったウエハを、HF+C25OH溶液中で表2の
条件で陽極化成を行い、ウエハ上に多孔質層203を形
成した(図2(b))。この時、最初8mA/cm2
低電流で10分間化成した後、電流レベルを上げて30
mA/cm2で1分間通電した。多孔質層203の膜厚
は全部で約13μmであった。
A p + layer was formed on the surface layer of the 5-inch silicon wafer 201 by performing thermal diffusion of boron at 1200 ° C. using BCl 3 as a thermal diffusion source to obtain a diffusion layer 202 having a thickness of about 3 μm ( FIG. 2 (a)). This surface layer 202 is p
The anodized wafer was anodized in an HF + C 2 H 5 OH solution under the conditions shown in Table 2 to form a porous layer 203 on the wafer (FIG. 2B). At this time, after forming at a low current of 8 mA / cm 2 for 10 minutes, the current level was raised to 30
Electric current was applied at mA / cm 2 for 1 minute. The total thickness of the porous layer 203 was about 13 μm.

【0087】[0087]

【表2】 [Table 2]

【0088】次に、多孔質シリコン層203表面に、I
nを溶媒に用いたスライダー方式の液相成長装置により
表3の形成条件でエピタキシャル成長を行いシリコン層
204の膜厚を30μmとした。この時、溶媒中に微量
のホウ素(溶かし込んだシリコン量に対して0.数pp
m〜数ppm程度)を添加して成長シリコン層204を
-型にすると共に、成長終了後に更に成長シリコン層
の上に、ホウ素量の多い別のInメルト(溶かし込んだ
シリコン量に対して数百ppm以上)を用いてp+層2
05を1μmの厚さで形成した(図2(c、d))。こ
の時、基板を載置する治具の関係でウエハ周辺部はIn
溶媒に接触しないため図8の場合と同様にシリコン層2
04が多孔質層203を完全に覆っておらず、多孔質層
203が基板201の表面に露出していた。
Next, on the surface of the porous silicon layer 203, I
Epitaxial growth was performed with a slider type liquid phase growth apparatus using n as a solvent under the formation conditions shown in Table 3 to make the thickness of the silicon layer 204 30 μm. At this time, a very small amount of boron (0.1 pp with respect to the amount of dissolved silicon)
m to several ppm) to make the growth silicon layer 204 p - type, and after the growth is completed, another In melt containing a large amount of boron (to the amount of silicon dissolved) is further deposited on the growth silicon layer. P + layer 2 using several hundred ppm or more)
05 was formed with a thickness of 1 μm (FIGS. 2C and 2D). At this time, the periphery of the wafer is In due to the jig for mounting the substrate.
Since it does not come into contact with the solvent, the silicon layer 2
04 did not completely cover the porous layer 203, and the porous layer 203 was exposed on the surface of the substrate 201.

【0089】[0089]

【表3】 [Table 3]

【0090】ウエハ201を図5に示す陽極化成装置内
の所定の位置に取り付け、シリコン層204及び205
がHF溶液中の負電極504と対向するように配置し
た。この時、負電極504はウエハ201の裏面で接触
している正電極505と概略同形状で、ウエハ201の
周辺部に沿った帯状のリングであった(図9参照)。
The wafer 201 is mounted at a predetermined position in the anodizing apparatus shown in FIG.
Is arranged so as to face the negative electrode 504 in the HF solution. At this time, the negative electrode 504 was substantially the same shape as the positive electrode 505 in contact with the back surface of the wafer 201, and was a band-like ring along the periphery of the wafer 201 (see FIG. 9).

【0091】HF+H2O溶液(HF:C25OH:H2
O=1:1:6)中で電極間に170mA/cm2の電
流を流して電解研磨モードでエッチングを行い、ウエハ
201の周辺部の多孔質層203の全部(膜厚13μ
m)の除去を行った(図2(e))。
HF + H 2 O solution (HF: C 2 H 5 OH: H 2
O = 1: 1: 6), a current of 170 mA / cm 2 was passed between the electrodes to perform etching in an electropolishing mode, and the entire porous layer 203 (13 μm in thickness) around the wafer 201 was etched.
m) was removed (FIG. 2E).

【0092】厚さ50μmのポリイミドフィルム206
の片面にスクリーン印刷により銀ペースト207を10
〜30μm厚で塗り、この面を上述のウエハのp+シリ
コン層205面に密着させて貼り合わせた。
A polyimide film 206 having a thickness of 50 μm
Silver paste 207 by screen printing on one side of
The wafer was coated with a thickness of 3030 μm, and this surface was closely attached to the surface of the p + silicon layer 205 of the above-mentioned wafer.

【0093】この状態でオープンに入れて、360℃で
20分間の条件で銀ペーストの焼結を行うと共に、ポリ
イミドフィルム206とウエハ201とを固着させた
(図2(f))。
In this state, the silver paste was sintered at 360 ° C. for 20 minutes while being opened, and the polyimide film 206 and the wafer 201 were fixed together (FIG. 2F).

【0094】固着したポリイミドフィルム206とウエ
ハ201に対して、ウエハの接着していない側の面を真
空チャック(図示せず)で固定しておき、ポリイミドフ
ィルム206の一方の端から力を作用させ、ポリイミド
フィルムの可撓性を利用してウエハのエッジから両者を
徐々に引き剥がしてpeelingを行う、このように
してシリコン層204及び205をウエハ201から剥
離してポリイミドフィルム206上に転写させた(図2
(g))。このようにして分離したシリコン層周辺部で
のひびや割れは見られなかった。
The surface of the non-bonded side of the wafer is fixed to the fixed polyimide film 206 and wafer 201 with a vacuum chuck (not shown), and a force is applied from one end of the polyimide film 206. By using the flexibility of the polyimide film, both are gradually peeled off from the edge of the wafer to perform peeling. In this manner, the silicon layers 204 and 205 are separated from the wafer 201 and transferred onto the polyimide film 206. (Figure 2
(G)). No cracks or cracks were found around the silicon layer thus separated.

【0095】シリコンウエハから分離したシリコン層2
04上に残っている多孔質層203aを、HF+H22
+H2Oの混合液で攪拌しながら選択エッチングした。
シリコン層はエッチングされずに残り、多孔質層のみが
完全に除去された。
Silicon layer 2 separated from silicon wafer
The porous layer 203a remaining on the substrate 04 is made of HF + H 2 O 2
Selective etching was performed while stirring with a mixed solution of + H 2 O.
The silicon layer remained without being etched, and only the porous layer was completely removed.

【0096】得られたポリイミドフィルム上のシリコン
層の表面を弗酸/硝酸系のエッチング液で軽くエッチン
グして清浄化を行った後、シリコン層の上に通常のプラ
ズマCVD装置により、表4に示す条件でn型μc−S
i層を200Å堆積させた。この時のμc−Si層の暗
導電率は〜5S/cmであった。
The surface of the silicon layer on the obtained polyimide film was cleaned by lightly etching with a hydrofluoric / nitric acid-based etchant, and then the surface of the silicon layer was coated on the silicon layer by a normal plasma CVD apparatus as shown in Table 4. Under the conditions shown, n-type μc-S
An i-layer was deposited at 200 °. At this time, the dark conductivity of the μc-Si layer was 55 S / cm.

【0097】[0097]

【表4】 [Table 4]

【0098】最後にμc−Si層の上にEB(Elec
tro Beam)蒸着によりITO透明導電膜(82
nm/集電電極Ti/Pd/Ag(400nm/200
nm/1μm))を形成して太陽電池とした(図2
(h))。
Finally, an EB (Elect) is formed on the μc-Si layer.
ITO transparent conductive film (82) by evaporation (tro Beam).
nm / collecting electrode Ti / Pd / Ag (400 nm / 200
nm / 1 μm)) to form a solar cell (FIG. 2).
(H)).

【0099】このようにして得られたポリイミド上薄膜
単結晶シリコン太陽電池についてAM1.5(100m
W/cm2)光照射下でのI−V特性について測定した
ところ、セル面積6cm2で開放電圧0.59V、短絡
光電流33mA/cm2、曲線因子0.78となり、エ
ネルギー変換効率15.2%を得た。
The thus obtained thin-film single-crystal silicon solar cell on polyimide had an AM1.5 (100 m
W / cm 2) was measured for the I-V characteristic under irradiation with light, open-circuit voltage 0.59V in cell area 6 cm 2, short-circuit photocurrent 33 mA / cm 2, a fill factor 0.78, the energy conversion efficiency 15. 2% was obtained.

【0100】また、剥離後のシリコンウエハ上に残存す
る多孔質層についても上述と同様にしてエッチングによ
り除去し、平滑な面を出した(図2(i))。こうして
得られた再生ウエハを用いて上述の工程を繰り返すこと
により高品質な半導体層を有する薄膜単結晶太陽電池が
複数個得られた。
The porous layer remaining on the silicon wafer after peeling was also removed by etching in the same manner as described above, and a smooth surface was obtained (FIG. 2 (i)). By repeating the above-mentioned steps using the reclaimed wafer thus obtained, a plurality of thin-film single-crystal solar cells having a high-quality semiconductor layer were obtained.

【0101】(実施例3)本例では図3に示すプロセス
により多結晶シリコン層をテフゼルフィルム(透明フィ
ルム)に転写して太陽電池を形成するところを示す。
(Embodiment 3) In this embodiment, a solar cell is formed by transferring a polycrystalline silicon layer to a Tefzel film (transparent film) by the process shown in FIG.

【0102】500μm厚の角型(正方形)多結晶シリ
コンウエハ301の表面にBCl3を熱拡散源として1
200℃の温度でホウ素の熱拡散を行って、p+層30
2を形成し、厚さ3μm程度の拡散層を得た(図3
(a))。次に、HF溶液中で表5の条件で陽極化成を
行いウエハ上に多孔質シリコン層303を形成した(図
3(b))。すなわち、最初5mA/cm2の低電流で
2.5分間化成した後、ゆっくりと電流レベルを上げて
行き、30秒で32mA/cm2に達したところで化成
を終えた。
The surface of a square (square) polycrystalline silicon wafer 301 having a thickness of 500 μm was coated with BCl 3 as a heat diffusion source.
By performing thermal diffusion of boron at a temperature of 200 ° C., the p + layer 30 is formed.
2 was obtained to obtain a diffusion layer having a thickness of about 3 μm (FIG. 3).
(A)). Next, anodization was performed in an HF solution under the conditions shown in Table 5 to form a porous silicon layer 303 on the wafer (FIG. 3B). That is, formation was first performed at a low current of 5 mA / cm 2 for 2.5 minutes, and then the current level was slowly increased. When formation reached 32 mA / cm 2 in 30 seconds, formation was completed.

【0103】[0103]

【表5】 [Table 5]

【0104】多孔質シリコン層表面に通常の熱CVD装
置により表6の形成条件で結晶成長を行いシリコン層
(多結晶)の膜厚を約30μmとした。
Crystal growth was carried out on the surface of the porous silicon layer by a normal thermal CVD apparatus under the conditions shown in Table 6, and the thickness of the silicon layer (polycrystal) was reduced to about 30 μm.

【0105】[0105]

【表6】 [Table 6]

【0106】この時、成長中にB26の量を0.数pp
m〜数ppmとして成長シリコン層をp-型にすると共
に、更に成長の終わりでB26に代えてPH3を数百p
pm程度添加してn+層305を厚さ0.2μm形成し
て接合を形成した。(図3(c)、(d))。
At this time, the amount of B 2 H 6 was reduced to 0. Several pp
The growth silicon layer is made to be p -type with m to several ppm, and at the end of the growth, PH 3 is replaced with B 2 H 6 by several hundreds p.
By adding about pm, an n + layer 305 was formed to a thickness of 0.2 μm to form a junction. (FIGS. 3C and 3D).

【0107】この時、ウエハ周辺部は図7の場合と同様
に多孔質層303の上をシリコン層304が覆った状態
となっていた。
At this time, the periphery of the wafer was in a state where the silicon layer 304 covered the porous layer 303 as in the case of FIG.

【0108】ウエハ301を図6に示す陽極化成装置内
の所定の位置に取り付け、シリコン層304及び305
がHF溶液中の負電極604及び606と対向するよう
にした。この時、負電極604及び606は、ウエハ3
01の裏面で接触している正電極605及び607とそ
れぞれ概略同形状であり、電極604及び605はウエ
ハ301の周辺部に沿って、帯状の四角(正方形)形状
をなし(図9参照)、電極606及び607はウエハ3
01の周辺部以外の領域で、それぞれ電極604及び6
05の内側に位置し、四角(正方形)形状なしている
(図10参照)。
The wafer 301 is mounted at a predetermined position in the anodizing apparatus shown in FIG.
Is opposed to the negative electrodes 604 and 606 in the HF solution. At this time, the negative electrodes 604 and 606 are
01 is substantially the same shape as the positive electrodes 605 and 607 that are in contact with the back surface of the wafer 01, and the electrodes 604 and 605 form a band-shaped square (square) shape along the periphery of the wafer 301 (see FIG. 9). Electrodes 606 and 607 are on wafer 3
01, the electrodes 604 and 6
05 and has a square (square) shape (see FIG. 10).

【0109】HF+H2O溶液(HF:C25OH:H2
O=1:1:6)中で電極604及び605間に150
mA/cm2の電流を流して電解研磨モードでエッチン
グを行い、ウエハ301の周辺部のシリコン層304、
305及び多孔質層303の全部を除去した。また、電
極604及び605間に8mA/cm2の電流を流して
通常の陽極化成を行い、ウエハ301の周辺部領域以外
のシリコン層304の表面に薄い多孔質層309を90
nm形成して反射防止層とした(図3(e))。
HF + H 2 O solution (HF: C 2 H 5 OH: H 2
O = 1: 1: 6) between electrodes 604 and 605
Etching is performed in an electrolytic polishing mode by passing a current of mA / cm 2 , and the silicon layer 304 around the wafer 301 is etched.
305 and the entire porous layer 303 were removed. Also, a current of 8 mA / cm 2 is applied between the electrodes 604 and 605 to perform normal anodization, and a thin porous layer 309 is formed on the surface of the silicon layer 304 other than the peripheral region of the wafer 301 by 90 μm.
Then, an anti-reflection layer was formed (FIG. 3E).

【0110】化成終了後に反射防止層309の上にEB
蒸着によりITO透明導電膜(82nm)(図示せず)
/集電電極(Ti/Pd/Ag(400nm/200n
m/1μm))310を形成して予め太陽電池構造を作
製した後、厚さ80μmのテフゼルフィルム306の片
面に透明の接着剤307を10〜30μm厚で塗り、こ
の面を上述のウエハの透明導電膜/集電電極面に密着さ
せて貼り合わせた(図3(f))。
After the formation, EB is formed on the antireflection layer 309.
ITO transparent conductive film (82 nm) by vapor deposition (not shown)
/ Collecting electrode (Ti / Pd / Ag (400nm / 200n
m / 1 μm)) 310 to form a solar cell structure in advance, and then apply a transparent adhesive 307 to one side of the Tefzel film 306 having a thickness of 80 μm to a thickness of 10 to 30 μm. The transparent conductive film / current collecting electrode surface was closely adhered and bonded (FIG. 3 (f)).

【0111】充分接着剤が硬化したところで、固着した
テフゼルフィルム306とウエハ301に対して、ウエ
ハの接着していない側の面を真空チャック(図示せず)
で固定しておき、テフゼルフィルム306の一方の端か
ら力を作用させ、テフゼルフィルムの可撓性を利用して
ウエハ301のエッジから両者を徐々に引き剥がしてp
eelingを行う。このようにしてシリコン層304
及び305をウエハから剥してテフゼルフィルム上に転
写させた(図3(g))。このようにして分離したシリ
コン層周辺部でのひびや割れは見られなかった。
When the adhesive has hardened sufficiently, the surface of the non-adhered side of the wafer against the fixed Tefzel film 306 and wafer 301 is vacuum chucked (not shown).
, And a force is applied from one end of the Tefzel film 306, and the two are gradually peeled off from the edge of the wafer 301 by using the flexibility of the Tefzel film.
Perform eeling. Thus, the silicon layer 304
And 305 were peeled off from the wafer and transferred onto a Tefzel film (FIG. 3 (g)). No cracks or cracks were found around the silicon layer thus separated.

【0112】多結晶シリコンウエハ301から剥離した
シリコン層304上に残っている多孔質層303aを、
1重量%濃度KOH溶液を攪拌しながら選択エッチング
した。シリコン層304はあまりエッチングされずに残
り、多孔質層は完全に除去された。
The porous layer 303a remaining on the silicon layer 304 peeled from the polycrystalline silicon wafer 301 is
Selective etching was performed while stirring a 1% by weight KOH solution. The silicon layer 304 remained without being etched much, and the porous layer was completely removed.

【0113】得られたテフゼルフィルム上のシリコン層
304の裏面にプラズマCVD法により表7の条件でp
型μc−Si層308を500Å堆積させた。この時の
μc−Si層の暗導電率は〜1S/cmであった。
On the back surface of the silicon layer 304 on the obtained Tefzel film, p was applied by plasma CVD under the conditions shown in Table 7.
A mold μc-Si layer 308 was deposited at 500 °. At this time, the dark conductivity of the μc-Si layer was 11 S / cm.

【0114】[0114]

【表7】 [Table 7]

【0115】また、裏面電極311としてスパッタ法に
よりAlを0.1μmの厚さ付け、更にSUS基板(図
示せず)を支持基板として導電性接着材を介して貼り付
けて太陽電池を得た(図3(h))。
Further, Al was formed to a thickness of 0.1 μm as a back electrode 311 by a sputtering method, and was further pasted on a SUS substrate (not shown) as a support substrate via a conductive adhesive to obtain a solar cell ( (FIG. 3 (h)).

【0116】このようにして得られたテフゼル上薄膜多
結晶シリコン太陽電池について、テフゼルフィルム側か
らAM1.5(100mW/cm2)光照射した時のI
−V特性について測定したところ、セル面積6cm2
開放電圧0.59V、短絡光電流33.5mA/c
2、曲線因子0.78となり、エネルギー変換効率1
5.4%を得た。
The thin-film polycrystalline silicon solar cell on Tefzel obtained in this manner was subjected to AM1.5 (100 mW / cm 2 ) light irradiation from the Tefzel film side.
As a result of measuring the -V characteristics, the open area voltage was 0.59 V and the short-circuit photocurrent was 33.5 mA / c in a cell area of 6 cm 2.
m 2 , fill factor 0.78, energy conversion efficiency 1
5.4% was obtained.

【0117】また、剥離後のシリコンウエハ上に残存す
る多孔質層についても上述と同様にしてエッチングによ
り除去し、平滑な面を出した(図3(h))。こうして
得られた再生ウエハを用いて上述の工程を繰り返すこと
により高品質な半導体層を有する薄膜多結晶太陽電池が
複数個得られた。
Further, the porous layer remaining on the silicon wafer after peeling was also removed by etching in the same manner as described above, and a smooth surface was obtained (FIG. 3 (h)). By repeating the above steps using the reclaimed wafer thus obtained, a plurality of thin-film polycrystalline solar cells having high-quality semiconductor layers were obtained.

【0118】(実施例4)本例では図11及び図12に
示されるような円盤の中を四角にくり貫いた形状を周辺
部除去用の電極に、くり貫いた四角にほぼ相当する形状
を反射防止層形成用電極に用いることで、丸いウエハ状
の基板から四角形状の半導体層を分離して太陽電池を形
成するところを図2のプロセスを用いて示す。
(Embodiment 4) In this embodiment, the shape shown in FIGS. 11 and 12 in which a square is cut through the disk is used as an electrode for removing a peripheral portion, and the shape substantially corresponding to the cut-out square is used. FIG. 2 shows a process of forming a solar cell by separating a square semiconductor layer from a round wafer-like substrate by using the electrode for forming an anti-reflection layer.

【0119】実施例1〜3と同様にして8インチシリコ
ンウエハ201の表面層にBCl3を熱拡散源として1
200℃の温度でホウ素の熱拡散を行ってp+層を形成
し、厚さ3μm程度の拡散層202を得た(図2
(a))。この表面層202がp+となったウエハを、
HF+C25OH溶液中で表2の条件で陽極化成を行
い、ウエハ上に多孔質層203を形成した(図2
(b))。この時、最初8mA/cm 2の低電流で10
分間化成した後、電流レベルを上げて30mA/cm2
で1分間通電した。多孔質層203の膜厚は全部で約1
3μmであった。
In the same manner as in Examples 1 to 3, an 8-inch silicon
BCl on the surface layer of the wafer 201ThreeAs a heat diffusion source
Thermal diffusion of boron at a temperature of 200 ° C.+Form a layer
As a result, a diffusion layer 202 having a thickness of about 3 μm was obtained (FIG. 2).
(A)). This surface layer 202 is p+The wafer that became
HF + CTwoHFiveAnodization was performed in an OH solution under the conditions shown in Table 2.
The porous layer 203 was formed on the wafer (see FIG. 2).
(B)). At this time, 8 mA / cm Two10 at low current
After forming for 30 minutes, the current level is increased to 30 mA / cmTwo
For 1 minute. The total thickness of the porous layer 203 is about 1
It was 3 μm.

【0120】次に、多孔質シリコン層203表面に、通
常の熱CVD装置により表6の形成条件でエピタキシャ
ル成長を行いシリコン層204(単結晶)の膜厚を約3
0μmとした。この時、成長中にB26の量を0.数p
pm〜数ppm程度として成長シリコン層をp+型にす
ると共に、更に成長の終わりでB26を数百ppm程度
以上に増大してp+層205を1μmの厚さで形成した
(図2(c)、(a))。この時、ウエハ周辺部は図7
の場合と同様に多孔質層203の上をシリコン層204
が覆った状態となっていた。
Next, epitaxial growth was carried out on the surface of the porous silicon layer 203 by a normal thermal CVD apparatus under the conditions shown in Table 6 to reduce the thickness of the silicon layer 204 (single crystal) to about 3
It was set to 0 μm. At this time, the amount of B 2 H 6 was reduced to 0. Number p
The growth silicon layer was made to be p + type with about pm to several ppm, and at the end of the growth, B 2 H 6 was increased to about several hundred ppm or more to form the p + layer 205 with a thickness of 1 μm (FIG. 2 (c), (a)). At this time, the periphery of the wafer is shown in FIG.
The silicon layer 204 is formed on the porous layer 203 as in the case of
Was covered.

【0121】ウエハ201を図6に示す陽極化成装置内
の所定の位置に取り付け、シリコン層204及び205
が、HF溶液中の負電極604及び606と対向するよ
うにした。この時、負電極604及び606は、ウエハ
201の裏面で接触している正電極605及び607と
それぞれ概略同形状であり、電極604及び605はウ
エハ201の周辺部に沿って円盤の中を四角にくり貫い
た形状をなし(図11参照)、電極606及び607は
ウエハ201の周辺部以外の領域で、それぞれ電極60
4及び605の内側に位置し、くり貫いた四角にほぼ相
当する形状をなしている(図12参照)。
The wafer 201 is mounted at a predetermined position in the anodizing apparatus shown in FIG.
Was made to face the negative electrodes 604 and 606 in the HF solution. At this time, the negative electrodes 604 and 606 have substantially the same shape as the positive electrodes 605 and 607, respectively, which are in contact with the back surface of the wafer 201, and the electrodes 604 and 605 are square in the disk along the periphery of the wafer 201. The electrodes 606 and 607 are formed in a region other than the peripheral portion of the wafer 201, respectively.
4 and 605, and have a shape substantially equivalent to a hollow square (see FIG. 12).

【0122】HF+H2O溶液(HF:C25OH:H2
O=1:1:6)中で電極604及び605間に150
mA/cm2の電流を流して電解研磨モードでエッチン
グを行い、ウエハ201の周辺部のシリコン層204、
205及び多孔質層203の全部を除去した。また、電
極604及び605間に6mA/cm2の電流を流して
通常の陽極化成を行い、ウエハ201の周辺部領域以外
のシリコン層204の表面に薄い多孔質層209を95
nm形成して反射防止層とした(図2(e))。
HF + H 2 O solution (HF: C 2 H 5 OH: H 2
O = 1: 1: 6) between electrodes 604 and 605
Etching is performed in an electrolytic polishing mode by passing a current of mA / cm 2 , and a silicon layer 204 around the wafer 201 is removed.
205 and the entire porous layer 203 were removed. A normal anodization is performed by applying a current of 6 mA / cm 2 between the electrodes 604 and 605, and a thin porous layer 209 is formed on the surface of the silicon layer 204 except for the peripheral region of the wafer 201.
Then, an anti-reflection layer was formed (FIG. 2E).

【0123】厚さ50μmのポリイミドフィルム206
の片面にスクリーン印刷により銀ペースト207を10
〜30μm厚で塗り、この面を上述のウエハのp+シリ
コン層205面に密着させて貼り合わせた。この状態で
オーブンに入れて360℃で20分間の条件で銀ペース
トの焼成を行うと共に、ポリイミドフィルム206とウ
エハ201とを固着させた(図2(f)。
A polyimide film 206 having a thickness of 50 μm
Silver paste 207 by screen printing on one side of
The wafer was coated with a thickness of 3030 μm, and this surface was closely attached to the surface of the p + silicon layer 205 of the above-mentioned wafer. In this state, the silver paste was baked at 360 ° C. for 20 minutes in an oven, and the polyimide film 206 and the wafer 201 were fixed (FIG. 2F).

【0124】固着したポリイミドフィルム206とウエ
ハ201に対して、水槽内で超音波エネルギーを照射し
た。例えば、25KHz、650Wの超音波を照射した
ところ、ウエハからシリコン層が多孔質層の部分で分離
された。このようにして約125mm角のシリコン層2
04及び205を8インチ丸型ウエハ201から剥離し
てポリイミドフィルム206上に転写させた(図2
(g))。このようにして分離したシリコン層周辺部で
のひびや割れは見られなかった。
The fixed polyimide film 206 and wafer 201 were irradiated with ultrasonic energy in a water bath. For example, when irradiated with 25 KHz and 650 W ultrasonic waves, the silicon layer was separated from the wafer at the porous layer portion. Thus, the silicon layer 2 of about 125 mm square is
04 and 205 were peeled off from the 8-inch round wafer 201 and transferred onto the polyimide film 206 (FIG. 2).
(G)). No cracks or cracks were found around the silicon layer thus separated.

【0125】シリコンウエハから剥離したシリコン層2
04上に残っている多孔質層203aを、HF+H22
+H2Oの混合液で攪拌しながら選択エッチングした。
シリコン層はエッチングされずに残り、多孔質層のみが
完全に除去された。
The silicon layer 2 peeled off from the silicon wafer
The porous layer 203a remaining on the substrate 04 is made of HF + H 2 O 2
Selective etching was performed while stirring with a mixed solution of + H 2 O.
The silicon layer remained without being etched, and only the porous layer was completely removed.

【0126】得られたポリイミドフィルム上のシリコン
層の表面を弗酸/硝酸系のエッチング液で軽くエッチン
グして清浄化を行った後、シリコン層の上に通常のプラ
ズマCVD装置により、表4に示す条件でn型μc−S
i層を200Å堆積させた。この時のμc−Si層の暗
導電率は〜5S/cmであった。
After the surface of the silicon layer on the obtained polyimide film was cleaned by light etching with a hydrofluoric / nitric acid-based etching solution, the surface of the silicon layer was subjected to cleaning using a conventional plasma CVD apparatus as shown in Table 4. Under the conditions shown, n-type μc-S
An i-layer was deposited at 200 °. At this time, the dark conductivity of the μc-Si layer was 55 S / cm.

【0127】最後にμc−Si層の上にEB蒸着により
ITO透明導電膜(82nm)集極電極(Ti/Pd/
Ag(400nm/200nm/1μm))を形成して
太陽電池とした(図2(h))。
Finally, an ITO transparent conductive film (82 nm) collector electrode (Ti / Pd / Ti) was formed on the μc-Si layer by EB evaporation.
Ag (400 nm / 200 nm / 1 μm)) was formed to obtain a solar cell (FIG. 2 (h)).

【0128】このようにして得られたポリイミド上薄膜
単結晶シリコン太陽電池についてAM1.5(100m
W/cm2)光照射下でのI−V特性について測定した
ところ、セル面積6cm2で開放電圧0.60V、短絡
光電流33mA/cm2、曲線因子0.79となり、エ
ネルギー変換効率15.6%を得た。
The thus obtained thin-film single-crystal silicon solar cell on polyimide had an AM1.5 (100 m
W / cm 2) was measured for the I-V characteristic under irradiation with light, open-circuit voltage 0.60V in cell area 6 cm 2, short-circuit photocurrent 33 mA / cm 2, a fill factor 0.79, the energy conversion efficiency 15. 6% was obtained.

【0129】また、剥離後のシリコンウエハ上に残存す
る多孔質層についても上述と同様にしてエッチングによ
り除去し、平滑な面を出した(図2(i))。こうして
得られた再生ウエハを用いて上途の工程を繰り返すこと
により高品質な半導体層を有する薄膜単結晶太陽電池が
複数個得られた。
Further, the porous layer remaining on the silicon wafer after peeling was also removed by etching in the same manner as described above, and a smooth surface was obtained (FIG. 2 (i)). By repeating the above steps using the reclaimed wafer thus obtained, a plurality of thin-film single-crystal solar cells having a high-quality semiconductor layer were obtained.

【0130】以上、本発明の実施例について具体的に説
明したが、本発明は上述の実施例により何ら限定される
ものではなく、様々な変形が可能である。例えば、上述
の例では丸いウエハ状の基板から四角形状の半導体層を
分離して太陽電池を形成するところを示したが、周辺部
除去用の電極及び反射防止層形成用電極の形状は任意に
設定でき、従って任意の形状の基板から任意の形状の半
導体層を分離することが可能である。
Although the embodiments of the present invention have been specifically described above, the present invention is not limited to the above embodiments, and various modifications are possible. For example, in the above-described example, a case where a square semiconductor layer is separated from a round wafer-shaped substrate to form a solar cell has been described, but the shapes of the electrode for removing the peripheral portion and the electrode for forming the anti-reflection layer are arbitrary. Thus, it is possible to separate a semiconductor layer of any shape from a substrate of any shape.

【0131】また、上述の各実施例において、多孔質層
を剥離層として利用しているが、例えば、Hイオンある
いはHeイオン等をシリコンウエハに打込んで熱処理す
ることでウエハ内部に危弱部位を形成して剥離層とした
半導体基体についても上述と全く同様に処理することが
できる。例えば、具体的には結晶Si基板の表面にHイ
オンを20KeV、5×1016cm-2の条件で打ち込ん
で、Si表面から0.1μmの深さに危弱層を形成し、
この上に実施例1と同様にして熱CVD法によりシリコ
ン層を形成して後は、図1の工程に従って同様にして周
辺除去及び剥離を行えば良い。
Further, in each of the above embodiments, the porous layer is used as the release layer. Can be treated in exactly the same manner as described above for the semiconductor substrate formed as a release layer. For example, specifically, H ions are implanted into the surface of the crystalline Si substrate under the conditions of 20 KeV and 5 × 10 16 cm −2 to form a critical layer at a depth of 0.1 μm from the Si surface.
After a silicon layer is formed thereon by a thermal CVD method in the same manner as in the first embodiment, peripheral removal and peeling may be performed in the same manner as in the process of FIG.

【0132】[0132]

【発明の効果】以上述べてきたように、本発明により、
ひびや割れの少ない特性の良好な半導体基体及び薄膜結
晶太陽電池が効率良く得られるようになり、これにより
量産性のある良質の半導体基体及び太陽電池を市場に提
供することができるようになった。また本発明によれ
ば、特性の良好な薄膜結晶太陽電池を簡便な工程により
形成でき、安価な太陽電池が作製できるようになった。
また更に、本発明によれば任意形状の半導体基体及び薄
膜結晶太陽電池が容易に形成可能となった。
As described above, according to the present invention,
A semiconductor substrate and a thin-film crystal solar cell having good characteristics with less cracks and cracks can be efficiently obtained, and thereby a high-quality semiconductor substrate and a solar cell with mass productivity can be provided to the market. . Further, according to the present invention, a thin film crystal solar cell having good characteristics can be formed by a simple process, and an inexpensive solar cell can be manufactured.
Further, according to the present invention, a semiconductor substrate and a thin-film crystal solar cell having an arbitrary shape can be easily formed.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の半導体基体の製造方法について説明し
た図である。
FIG. 1 is a diagram illustrating a method for manufacturing a semiconductor substrate according to the present invention.

【図2】本発明の太陽電池の製造方法について説明した
図である。
FIG. 2 is a diagram illustrating a method for manufacturing a solar cell according to the present invention.

【図3】本発明の太陽電池の製造方法について説明した
図である。
FIG. 3 is a diagram illustrating a method for manufacturing a solar cell according to the present invention.

【図4】本発明の陽極化成装置の構造について説明した
図である。
FIG. 4 is a diagram illustrating the structure of the anodizing apparatus of the present invention.

【図5】本発明の陽極化成装置の構造について説明した
図である。
FIG. 5 is a diagram illustrating the structure of the anodizing apparatus of the present invention.

【図6】本発明の陽極化成装置の構造について説明した
図である。
FIG. 6 is a diagram illustrating the structure of the anodizing apparatus of the present invention.

【図7】剥離時にエピタキシャル層内にひびや割れが入
る様子を説明した図である。
FIG. 7 is a diagram illustrating a state in which cracks and cracks enter the epitaxial layer during peeling.

【図8】剥離時にエピタキシャル層内にひびや割れが入
る様子を説明した図である。
FIG. 8 is a diagram illustrating a state in which cracks and cracks enter the epitaxial layer during peeling.

【図9】本発明の陽極化成装置に用いられる周辺部除去
用の電極の形状の一例を示した図である。
FIG. 9 is a diagram showing an example of a shape of an electrode for removing a peripheral portion used in the anodizing apparatus of the present invention.

【図10】本発明の陽極化成装置に用いられる反射防止
層形成用電極の形状の一例を示した図である。
FIG. 10 is a view showing an example of the shape of an anti-reflection layer forming electrode used in the anodizing apparatus of the present invention.

【図11】本発明の陽極化成装置に用いられる周辺部除
去用の電極の形状の一例を示した図である。
FIG. 11 is a view showing an example of a shape of an electrode for removing a peripheral portion used in the anodizing apparatus of the present invention.

【図12】本発明の陽極化成装置に用いられる反射防止
層形成用電極の形状の一例を示した図である。
FIG. 12 is a view showing an example of the shape of an anti-reflection layer forming electrode used in the anodizing apparatus of the present invention.

【符号の説明】[Explanation of symbols]

101,201,301,401,501,601 半
導体基板 102,202,302 p+拡散層 103,103a,103b,203,203a,20
3b,303,303a,303b,703,803
多孔質層 104,204,304,704,804 半導体層 205,305 p+層(又はn+層) 208,308 n+層(又はp+層) 209,309 反射防止層 210,310 集電電極 311 裏面電極 207,307 導電性ぺースト 106 酸化膜 105,206,306,708,808 支持基板 705,805 多孔質表面平滑層 706,806 ひび又は割れ 707,807 理想分離線 402,502,602 化成液 403,503,603 化成層 404,504,604 周辺部除去用電極(陰極) 405,505,605 周辺部除去用電極(陽極) 406,606 反射防止層形成用電極(陰極) 407,607 反射防止層形成用電極(陽極) 408,508,608 シール材 409,509,609 基板ホルダ 410,411,510,610,611 電極 412 アイソレータ
101, 201, 301, 401, 501, 601 Semiconductor substrate 102, 202, 302 p + diffusion layer 103, 103a, 103b, 203, 203a, 20
3b, 303, 303a, 303b, 703, 803
Porous layer 104, 204, 304, 704, 804 Semiconductor layer 205, 305 P + layer (or n + layer) 208, 308 n + layer (or p + layer) 209, 309 Antireflection layer 210, 310 Collector electrode 311 Back electrode 207, 307 Conductive paste 106 Oxide film 105, 206, 306, 708, 808 Support substrate 705, 805 Porous surface smooth layer 706, 806 Crack or crack 707, 807 Ideal separation line 402, 502, 602 Liquid 403, 503, 603 Chemical conversion layer 404, 504, 604 Peripheral part removing electrode (cathode) 405, 505, 605 Peripheral part removing electrode (anode) 406, 606 Antireflection layer forming electrode (cathode) 407, 607 Reflection Electrode for preventing layer formation (anode) 408, 508, 608 Sealing material 409, 509, 609 Substrate holder 410, 411, 510, 610, 611 electrode 412 isolator

───────────────────────────────────────────────────── フロントページの続き (72)発明者 岩▲崎▼ 由希子 東京都大田区下丸子3丁目30番2号 キヤ ノン株式会社内 (72)発明者 坂口 清文 東京都大田区下丸子3丁目30番2号 キヤ ノン株式会社内 Fターム(参考) 5F043 AA09 BB01 DD14 DD30 GG10 5F051 CB21 GA04 GA05 GA06 GA11 GA20  ──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor Iwa ▲ saki ▼ Yukiko 3-30-2 Shimomaruko, Ota-ku, Tokyo Inside Canon Inc. (72) Inventor Kiyofumi Sakaguchi 3-30-2 Shimomaruko, Ota-ku, Tokyo No. F term in Canon Inc. (reference) 5F043 AA09 BB01 DD14 DD30 GG10 5F051 CB21 GA04 GA05 GA06 GA11 GA20

Claims (37)

【特許請求の範囲】[Claims] 【請求項1】 第一の基体上に形成した薄膜結晶半導体
層を剥離して第二の基体上に転写して得られる半導体基
体の製造方法において、前記第一の基体の周辺部の前記
薄膜結晶半導体層を電解研磨によりエッチングで除去す
ることを特徴とする半導体基体の製造方法。
1. A method of manufacturing a semiconductor substrate obtained by peeling a thin-film crystalline semiconductor layer formed on a first substrate and transferring it onto a second substrate, wherein the thin film on the periphery of the first substrate is provided. A method for manufacturing a semiconductor substrate, wherein a crystalline semiconductor layer is removed by etching by electrolytic polishing.
【請求項2】 前記第一の基体と前記薄膜結晶半導体層
との間に剥離層が在り、前記第一の基体の周辺部におい
て、薄膜結晶半導体層のみ、剥離層のみあるいは薄膜結
晶半導体層と剥離層とを除去する請求項1に記載の半導
体基体の製造方法。
2. A peeling layer is provided between the first base and the thin-film crystalline semiconductor layer, and only a thin-film crystalline semiconductor layer, only a peeling layer, or a thin-film crystalline semiconductor layer is formed around the first base. The method for manufacturing a semiconductor substrate according to claim 1, wherein the release layer is removed.
【請求項3】 前記剥離層が多孔質からなる請求項2に
記載の半導体基体の製造方法。
3. The method according to claim 2, wherein the release layer is made of a porous material.
【請求項4】 前記剥離層が2層以上の多孔質からなる
請求項2に記載の半導体基体の製造方法。
4. The method according to claim 2, wherein the release layer is made of two or more layers of porous material.
【請求項5】 前記剥離層がイオン打込みにより形成さ
れる請求項2に記載の半導体基体の製造方法。
5. The method according to claim 2, wherein the release layer is formed by ion implantation.
【請求項6】 薄膜結晶半導体層を用いた半導体基体の
製造方法において、 (1)第一の基体の少なくとも主面側表面を陽極化成し
て多孔質層を形成する工程と、 (2)前記多孔質の上に半導体層を形成する工程と、 (3)前記第一の基体の周辺部の半導体層を電解研磨で
除去する工程と、 (4)前記半導体層の表面に第二の基体を接着する工程
と、 (5)前記多孔質層を介して、前記半導体層と前記第一
の基体とを分離して前記第二の基体に転写する工程と、 (6)前記分離後の第一の基体の表面を処理して再度前
記(1)〜(5)を繰り返す工程とを、有することを特
徴とする半導体基体の製造方法。
6. A method of manufacturing a semiconductor substrate using a thin-film crystalline semiconductor layer, comprising: (1) forming a porous layer by anodizing at least the main surface of the first substrate; A step of forming a semiconductor layer on a porous body; (3) a step of removing a semiconductor layer in a peripheral portion of the first base by electrolytic polishing; and (4) a step of forming a second base on a surface of the semiconductor layer. (5) a step of separating the semiconductor layer and the first substrate via the porous layer and transferring the separated semiconductor layer and the first substrate to the second substrate; and (6) a first step after the separation. Treating the surface of the substrate and repeating steps (1) to (5) again.
【請求項7】 前記(3)の工程において周辺部の半導
体層とその直下の多孔質層とを続けて除去する請求項6
に記載の半導体基体の製造方法。
7. The method according to claim 6, wherein in the step (3), the semiconductor layer at the peripheral portion and the porous layer immediately below the semiconductor layer are continuously removed.
3. The method for manufacturing a semiconductor substrate according to item 1.
【請求項8】 前記第一の基体がシリコンである請求項
6又は7に記載の半導体基体の製造方法。
8. The method according to claim 6, wherein the first substrate is silicon.
【請求項9】 前記第一の基体が単結晶である請求項6
〜8のいずれかに記載の半導体基体の製造方法。
9. The method according to claim 6, wherein the first substrate is a single crystal.
9. The method for producing a semiconductor substrate according to any one of items 1 to 8.
【請求項10】 前記(2)の工程において、前記半導
体層中に半導体接合が形成される請求項6〜9のいずれ
かに記載の半導体基体の製造方法。
10. The method according to claim 6, wherein a semiconductor junction is formed in the semiconductor layer in the step (2).
【請求項11】 前記(4)と(5)の工程の間におい
て、前記第二の基体上に転写された前記半導体層の表面
に半導体接合が形成される工程を含む請求項6〜10の
いずれかに記載の半導体基体の製造方法。
11. The method according to claim 6, further comprising, between the steps (4) and (5), a step of forming a semiconductor junction on the surface of the semiconductor layer transferred onto the second substrate. A method for manufacturing a semiconductor substrate according to any one of the above.
【請求項12】 前記第二の基体が可撓性なフィルムで
あり、該フィルムを前記第一の基体から剥がす方向の力
を前記フィルムに加えることにより前記半導体層を前記
多孔質層において分離する請求項6〜11のいずれかに
記載の半導体基体の製造方法。
12. The second substrate is a flexible film, and the semiconductor layer is separated at the porous layer by applying a force to the film in a direction in which the film is peeled from the first substrate. A method for manufacturing a semiconductor substrate according to claim 6.
【請求項13】 前記フィルムが樹脂性フィルムで構成
される請求項12に記載の半導体基体の製造方法。
13. The method according to claim 12, wherein the film is made of a resinous film.
【請求項14】 第一の基体上に形成した薄膜結晶半導
体層を剥離して第二の基体上に転写して得られる太陽電
池の製造方法において、前記第一の基体の周辺部の前記
薄膜結晶半導体層を電解研磨によりエッチングで除去す
ることを特徴とする太陽電池の製造方法。
14. A method for manufacturing a solar cell obtained by peeling a thin-film crystalline semiconductor layer formed on a first base and transferring it onto a second base, wherein the thin film at the periphery of the first base is provided. A method for manufacturing a solar cell, comprising removing a crystalline semiconductor layer by etching by electrolytic polishing.
【請求項15】 前記第一の基体と前記薄膜結晶半導体
層との間に剥離層が在る請求項14に記載の太陽電池の
製造方法。
15. The method for manufacturing a solar cell according to claim 14, wherein a release layer exists between the first base and the thin-film crystalline semiconductor layer.
【請求項16】 前記剥離層が多孔質からなる請求項1
5に記載の太陽電池の製造方法。
16. The method according to claim 1, wherein the release layer is made of a porous material.
6. The method for manufacturing a solar cell according to 5.
【請求項17】 前記剥離層が2層以上の多孔質からな
る請求項15に記載の太陽電池の製造方法。
17. The method for manufacturing a solar cell according to claim 15, wherein the release layer is composed of two or more porous layers.
【請求項18】 前記剥離層がイオン打込みにより形成
される請求項15に記載の太陽電池の製造方法。
18. The method according to claim 15, wherein the release layer is formed by ion implantation.
【請求項19】 薄膜結晶半導体層を用いた太陽電池の
製造方法において、 (1)第一の基体の少なくとも主面側表面を陽極化成し
て多孔質層を形成する工程と、 (2)前記多孔質の上に半導体層を形成する工程と、 (3)前記第一の基体の周辺部の半導体層を電解研磨で
除去する工程と、 (4)前記第一の基体の周辺部以外の半導体層表面に多
孔質層の表面反射防止層を形成する工程と、 (5)前記半導体層の表面に第二の基体を接着する工程
と、 (6)前記多孔質層を介して、前記半導体層と前記第一
の基体とを分離して前記第二の基体に転写する工程と、 (7)前記剥離後の第一の基体の表面を処理して再度前
記(1)〜(6)を繰り返す工程とを、有することを特
徴とする太陽電池の製造方法。
19. A method for manufacturing a solar cell using a thin-film crystalline semiconductor layer, comprising: (1) forming a porous layer by anodizing at least the main surface of the first base; A step of forming a semiconductor layer on the porous body; (3) a step of removing the semiconductor layer at the peripheral portion of the first base by electrolytic polishing; and (4) a semiconductor other than the peripheral portion of the first base. A step of forming a surface antireflection layer of a porous layer on the surface of the layer; (5) a step of bonding a second substrate to the surface of the semiconductor layer; and (6) the semiconductor layer via the porous layer. (7) separating the first substrate from the first substrate and transferring the separated substrate to the second substrate; and (7) treating the surface of the first substrate after the separation and repeating the above (1) to (6) again. And a method for manufacturing a solar cell.
【請求項20】 前記(3)の工程において周辺部の半
導体層とその直下の多孔質層とを続けて除去する請求項
19に記載の太陽電池の製造方法。
20. The method for manufacturing a solar cell according to claim 19, wherein in the step (3), the peripheral semiconductor layer and the porous layer immediately below the peripheral semiconductor layer are continuously removed.
【請求項21】 前記第一の基体がシリコンである請求
項19又は20に記載の太陽電池の製造方法。
21. The method according to claim 19, wherein the first substrate is silicon.
【請求項22】 前記第一の基体が単結晶である請求項
19〜21のいずれかに記載の太陽電池の製造方法。
22. The method for manufacturing a solar cell according to claim 19, wherein the first base is a single crystal.
【請求項23】 前記第一の基体の周辺部の半導体層及
び多孔質層の除去と、第一の基体の周辺部以外の半導体
層表面に表面反射防止層を形成する工程とを、同時に行
う請求項19〜22のいずれかに記載の太陽電池の製造
方法。
23. The step of removing the semiconductor layer and the porous layer at the peripheral portion of the first base and the step of forming a surface antireflection layer on the surface of the semiconductor layer other than the peripheral portion of the first base are performed simultaneously. A method for manufacturing a solar cell according to claim 19.
【請求項24】 前記第一の基体の周辺部の半導体層及
び多孔質層の除去と、第一の基体の周辺部以外の半導体
層表面に表面反射防止層を形成する工程とが、同一の陽
極化成槽内で行われる請求項19〜23のいずれかに記
載の太陽電池の製造方法。
24. The step of removing the semiconductor layer and the porous layer at the periphery of the first base and the step of forming a surface antireflection layer on the surface of the semiconductor layer other than the periphery of the first base are performed in the same manner. The method for producing a solar cell according to claim 19, wherein the method is performed in an anodizing tank.
【請求項25】 前記(2)の工程において、前記半導
体層中に半導体接合が形成される請求項19〜24のい
ずれかに記載の太陽電池の製造方法。
25. The method for manufacturing a solar cell according to claim 19, wherein in the step (2), a semiconductor junction is formed in the semiconductor layer.
【請求項26】 前記(4)と(5)の工程の間におい
て、前記第二の基体上に転写された前記半導体層の表面
に半導体結合が形成される工程を含む請求項19〜25
のいずれかに記載の太陽電池の製造方法。
26. The method according to claim 19, further comprising the step of forming a semiconductor bond on the surface of the semiconductor layer transferred onto the second substrate between the steps (4) and (5).
The method for producing a solar cell according to any one of the above.
【請求項27】 前記第二の基体が可撓性なフィルムで
あり、該フィルムを前記第一の基体から剥がす方向の力
を前記フィルムに加えることにより前記半導体層を前記
多孔質層において分離する請求項19〜26のいずれか
に記載の太陽電池の製造方法。
27. The second substrate is a flexible film, and the semiconductor layer is separated at the porous layer by applying a force in a direction in which the film is peeled from the first substrate to the film. A method for manufacturing a solar cell according to any one of claims 19 to 26.
【請求項28】 前記フィルムが樹脂性フィルムで構成
される請求項27に記載の太陽電池の製造方法。
28. The method for manufacturing a solar cell according to claim 27, wherein the film is made of a resinous film.
【請求項29】 陽極化成される基体の周辺部におい
て、基体の裏面側に接する第一の電極と、基体を挟んで
前記第一の電極と対向する第二の電極を備え、前記第一
の電極と第二の電極が概略同一形状であることを特徴と
する陽極化成装置。
29. A peripheral part of the base to be anodized, comprising: a first electrode in contact with the back side of the base; and a second electrode opposed to the first electrode with the base interposed therebetween. An anodizing apparatus wherein the electrode and the second electrode have substantially the same shape.
【請求項30】 前記第一及び第二の電極形状が帯状の
リング又は帯状の多角形である請求項29に記載の陽極
化成装置。
30. The anodizing apparatus according to claim 29, wherein the first and second electrode shapes are a band-shaped ring or a band-shaped polygon.
【請求項31】 前記第二の電極が白金である請求項2
9に記載の陽極化成装置。
31. The second electrode is platinum.
Anodizing apparatus according to claim 9.
【請求項32】 陽極化成される基体の周辺部におい
て、基体の裏面側に接する第一の電極と、基体を挟んで
前記第一の電極と対向する第二の電極を備え、かつ前記
周辺部を除く残りの基体領域において、基体の裏面側に
接する第三の電極と、基体を挟んで前記第三の電極と対
向する第四の電極を備え、前記第一の電極と第二の電極
と、前記第三の電極と第四の電極とが、それぞれ概略同
一形状であることを特徴とする陽極化成装置。
32. A peripheral portion of a base to be anodized, comprising: a first electrode in contact with a back side of the base; and a second electrode opposed to the first electrode with the base therebetween. In the remaining substrate region except for, a third electrode in contact with the back side of the substrate, a fourth electrode facing the third electrode across the substrate, the first electrode and the second electrode The third electrode and the fourth electrode each have substantially the same shape.
【請求項33】 前記第一及び第二の電極形状が帯状の
リング又は帯状の多角形である請求項32に記載の陽極
化成装置。
33. The anodizing apparatus according to claim 32, wherein the first and second electrode shapes are a band-shaped ring or a band-shaped polygon.
【請求項34】 前記第三及び第四の電極形状が円盤あ
るいは多角形である請求項32に記載の陽極化成装置。
34. The anodizing apparatus according to claim 32, wherein the third and fourth electrode shapes are disks or polygons.
【請求項35】 前記第一と第二の電極間距離が、前記
第三と第四の電極間距離よりも短い請求項32〜34の
いずれかに記載の陽極化成装置。
35. The anodizing apparatus according to claim 32, wherein the distance between the first and second electrodes is shorter than the distance between the third and fourth electrodes.
【請求項36】 電解研磨エッチングにより任意の形状
に薄膜結晶半導体層を剥離する請求項1〜13のいずれ
かに記載の半導体基体の製造方法。
36. The method of manufacturing a semiconductor substrate according to claim 1, wherein the thin film crystalline semiconductor layer is separated into an arbitrary shape by electrolytic polishing etching.
【請求項37】 電解研磨エッチングにより任意の形状
に薄膜結晶半導体層を剥離する請求項14〜28のいず
れかに記載の太陽電池の製造方法。
37. The method for manufacturing a solar cell according to claim 14, wherein the thin film crystalline semiconductor layer is peeled into an arbitrary shape by electrolytic polishing etching.
JP16111199A 1999-06-08 1999-06-08 Method for producing semiconductor substrate and solar cell and anodizing apparatus Expired - Fee Related JP3542521B2 (en)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP16111199A JP3542521B2 (en) 1999-06-08 1999-06-08 Method for producing semiconductor substrate and solar cell and anodizing apparatus
US09/586,887 US6664169B1 (en) 1999-06-08 2000-06-05 Process for producing semiconductor member, process for producing solar cell, and anodizing apparatus
EP00112239A EP1059663A2 (en) 1999-06-08 2000-06-07 Process for producing a semiconductor thin film with a bonding and separating steps, solar cell fabrication and anodizing apparatus
CNB2004100323714A CN1239754C (en) 1999-06-08 2000-06-08 Anodizing processing device
CNB001217453A CN1188898C (en) 1999-06-08 2000-06-08 Method for producing semiconductor components and method for producing solar cells
US10/669,002 US6818104B2 (en) 1999-06-08 2003-09-24 Anodizing apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16111199A JP3542521B2 (en) 1999-06-08 1999-06-08 Method for producing semiconductor substrate and solar cell and anodizing apparatus

Publications (2)

Publication Number Publication Date
JP2000349066A true JP2000349066A (en) 2000-12-15
JP3542521B2 JP3542521B2 (en) 2004-07-14

Family

ID=15728826

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16111199A Expired - Fee Related JP3542521B2 (en) 1999-06-08 1999-06-08 Method for producing semiconductor substrate and solar cell and anodizing apparatus

Country Status (1)

Country Link
JP (1) JP3542521B2 (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005533394A (en) * 2002-07-17 2005-11-04 エス.オー.アイ.テック、シリコン、オン、インシュレター、テクノロジーズ Method for increasing the area of a useful material layer transferred to a support substrate
CN1333108C (en) * 2003-09-29 2007-08-22 北京大学 Method and apparatus for preparing nano-silicon particle by anodic oxidation process
JP2009530833A (en) * 2006-03-17 2009-08-27 シリコン ジェネシス コーポレーション Manufacturing method and structure of solar cell
US7696065B2 (en) 2004-09-08 2010-04-13 Canon Kabushiki Kaisha Method of manufacturing a semiconductor device by forming separation regions which do not extend to the peripherals of a substrate, and structures thereof
JP2014103397A (en) * 2012-11-21 2014-06-05 Seoul Viosys Co Ltd Substrate recycling method and recycled substrate
KR101503675B1 (en) * 2007-04-06 2015-03-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Photovoltaic device and manufacturing method thereof
WO2015047878A1 (en) * 2013-09-27 2015-04-02 Sunpower Corporation Electro-polishing and porosification
JP2016533647A (en) * 2013-09-27 2016-10-27 サンパワー コーポレイション Enhancement of porosity

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005533394A (en) * 2002-07-17 2005-11-04 エス.オー.アイ.テック、シリコン、オン、インシュレター、テクノロジーズ Method for increasing the area of a useful material layer transferred to a support substrate
CN1333108C (en) * 2003-09-29 2007-08-22 北京大学 Method and apparatus for preparing nano-silicon particle by anodic oxidation process
US7696065B2 (en) 2004-09-08 2010-04-13 Canon Kabushiki Kaisha Method of manufacturing a semiconductor device by forming separation regions which do not extend to the peripherals of a substrate, and structures thereof
JP2009530833A (en) * 2006-03-17 2009-08-27 シリコン ジェネシス コーポレーション Manufacturing method and structure of solar cell
KR101503675B1 (en) * 2007-04-06 2015-03-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Photovoltaic device and manufacturing method thereof
JP2014103397A (en) * 2012-11-21 2014-06-05 Seoul Viosys Co Ltd Substrate recycling method and recycled substrate
WO2015047878A1 (en) * 2013-09-27 2015-04-02 Sunpower Corporation Electro-polishing and porosification
JP2016533647A (en) * 2013-09-27 2016-10-27 サンパワー コーポレイション Enhancement of porosity

Also Published As

Publication number Publication date
JP3542521B2 (en) 2004-07-14

Similar Documents

Publication Publication Date Title
US6566235B2 (en) Process for producing semiconductor member, and process for producing solar cell
US6664169B1 (en) Process for producing semiconductor member, process for producing solar cell, and anodizing apparatus
JP3492142B2 (en) Manufacturing method of semiconductor substrate
AU743331B2 (en) Process for producing semiconductor article
JP3962465B2 (en) Manufacturing method of semiconductor member
JP3360919B2 (en) Method of manufacturing thin-film solar cell and thin-film solar cell
EP1981092B1 (en) Method for manufacturing single-crystal silicon solar cell
JP5090716B2 (en) Method for producing single crystal silicon solar cell
JPH10233352A5 (en)
KR20080039231A (en) Manufacturing method of single crystal silicon solar cell and single crystal silicon solar cell
JP2001094136A (en) Method for manufacturing semiconductor element module and method for manufacturing solar cell module
US8101451B1 (en) Method to form a device including an annealed lamina and having amorphous silicon on opposing faces
JPH11214720A (en) Manufacturing method of thin film crystal solar cell
US8518724B2 (en) Method to form a device by constructing a support element on a thin semiconductor lamina
JP2008112848A (en) Method for producing single crystal silicon solar cell and single crystal silicon solar cell
JP2943126B2 (en) Solar cell and method of manufacturing the same
JP3542521B2 (en) Method for producing semiconductor substrate and solar cell and anodizing apparatus
JP2000036609A (en) Manufacture of solar cell, manufacture of thin-film semiconductor, method for separating thin-film semiconductor, and method for forming semiconductor
JP2001026500A (en) Manufacturing method of thin film single crystal device
JP3927977B2 (en) Manufacturing method of semiconductor member
JP2001089291A (en) Liquid phase growth method, semiconductor member manufacturing method, solar cell manufacturing method
JPH1168133A (en) Thin film element module and method of manufacturing the same
JP2003142708A (en) Method for manufacturing single crystal semiconductor thin film and method for manufacturing thin film semiconductor element
JP2002237607A (en) Method for transferring porous layer, method for manufacturing semiconductor element, and method for manufacturing solar cell
WO2012092145A2 (en) A method to form a device by constructing a support element on a thin semiconductor lamina

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040316

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040331

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090409

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090409

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100409

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110409

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees