JP2000346610A - 凹凸検出センサ、凹凸検出装置、指紋照合装置および個人判別装置 - Google Patents
凹凸検出センサ、凹凸検出装置、指紋照合装置および個人判別装置Info
- Publication number
- JP2000346610A JP2000346610A JP11348786A JP34878699A JP2000346610A JP 2000346610 A JP2000346610 A JP 2000346610A JP 11348786 A JP11348786 A JP 11348786A JP 34878699 A JP34878699 A JP 34878699A JP 2000346610 A JP2000346610 A JP 2000346610A
- Authority
- JP
- Japan
- Prior art keywords
- unevenness
- mos transistor
- detection sensor
- sensor according
- sensing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
- G01B7/00—Measuring arrangements characterised by the use of electric or magnetic techniques
- G01B7/34—Measuring arrangements characterised by the use of electric or magnetic techniques for measuring roughness or irregularity of surfaces
- G01B7/345—Measuring arrangements characterised by the use of electric or magnetic techniques for measuring roughness or irregularity of surfaces for measuring evenness
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
- G06V40/00—Recognition of biometric, human-related or animal-related patterns in image or video data
- G06V40/10—Human or animal bodies, e.g. vehicle occupants or pedestrians; Body parts, e.g. hands
- G06V40/12—Fingerprints or palmprints
- G06V40/13—Sensors therefor
- G06V40/1306—Sensors therefor non-optical, e.g. ultrasonic or capacitive sensing
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
- G01B7/00—Measuring arrangements characterised by the use of electric or magnetic techniques
- G01B7/004—Measuring arrangements characterised by the use of electric or magnetic techniques for measuring coordinates of points
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Human Computer Interaction (AREA)
- Multimedia (AREA)
- Theoretical Computer Science (AREA)
- Measurement Of Length, Angles, Or The Like Using Electric Or Magnetic Means (AREA)
- Measurement Of The Respiration, Hearing Ability, Form, And Blood Characteristics Of Living Organisms (AREA)
- Image Input (AREA)
Abstract
(57)【要約】
【目的】 Ｓ／Ｎ比の高い凹凸検知センサを提供する。
【解決手段】 感知電極１と、この感知電極近傍の物体
と上記感知電極との間に形成される容量を、電圧または
電流に変換する変換回路２とからなる感知素子１０を、
縦Ｎ行×横Ｍ列のアレイ状に配置し、上記感知素子を、
上記アレイの各列に沿って配置された走査線１００と、
上記アレイの各行に添って配置された出力線２００とに
接続した。
と上記感知電極との間に形成される容量を、電圧または
電流に変換する変換回路２とからなる感知素子１０を、
縦Ｎ行×横Ｍ列のアレイ状に配置し、上記感知素子を、
上記アレイの各列に沿って配置された走査線１００と、
上記アレイの各行に添って配置された出力線２００とに
接続した。
Description
【０００１】
【発明の属する技術分野】本発明は、指紋のような物体
の凹凸形状を容量値分布として捉え、その分布を電気的
に検出するセンサに関する。
の凹凸形状を容量値分布として捉え、その分布を電気的
に検出するセンサに関する。
【０００２】
【従来の技術】物体の凹凸形状を検知する為の装置とし
ての指紋センサがWO97／40744号公報に示されている。
このシステムに用いられている指紋センサの主要部を示
す回路図を図３１に示す。この回路がアレイ状になって
指紋センサを構成する。図において、12は感知素子で、
上に置かれた指紋との間で容量を形成する感知電極14か
らなる。本例では、センサ上に指紋が存在した時だけ、
指紋と感知電極14間に容量が生じる。走査前にスイッチ
ング素子16を通じて第１の走査線18から、生じた容量に
電荷が貯められる。そして走査時に第２のスイッチング
素子17が、第２の走査線（出力線）20にこの電荷が出力
されるよう動作する。この時、指紋の凹凸によって感知
電極14との距離が異なるので容量値が異なる。従って、
容量に貯められた電荷量が異なるので、この電荷量を第
１及び第２の走査線18,20を走査することで2次元状に測
定して指紋の凹凸パターンが得られる。指紋と感知電極
で構成される容量が小さいために保持される電荷量が小
さい。このため、ここでは、出力線20の先に電荷増幅器
を設けて電荷を増幅して、S／N比を向上している。
ての指紋センサがWO97／40744号公報に示されている。
このシステムに用いられている指紋センサの主要部を示
す回路図を図３１に示す。この回路がアレイ状になって
指紋センサを構成する。図において、12は感知素子で、
上に置かれた指紋との間で容量を形成する感知電極14か
らなる。本例では、センサ上に指紋が存在した時だけ、
指紋と感知電極14間に容量が生じる。走査前にスイッチ
ング素子16を通じて第１の走査線18から、生じた容量に
電荷が貯められる。そして走査時に第２のスイッチング
素子17が、第２の走査線（出力線）20にこの電荷が出力
されるよう動作する。この時、指紋の凹凸によって感知
電極14との距離が異なるので容量値が異なる。従って、
容量に貯められた電荷量が異なるので、この電荷量を第
１及び第２の走査線18,20を走査することで2次元状に測
定して指紋の凹凸パターンが得られる。指紋と感知電極
で構成される容量が小さいために保持される電荷量が小
さい。このため、ここでは、出力線20の先に電荷増幅器
を設けて電荷を増幅して、S／N比を向上している。
【０００３】
【発明が解決しようとする課題】しかし、この構成で
は、微少な電荷量を読み取るために高性能な電荷量を読
み取る回路が必要となる。また出力線上のノイズの影響
を受け易い。さらには、人体の静電気の影響でセンサが
破壊される恐れがあった。
は、微少な電荷量を読み取るために高性能な電荷量を読
み取る回路が必要となる。また出力線上のノイズの影響
を受け易い。さらには、人体の静電気の影響でセンサが
破壊される恐れがあった。
【０００４】そこで、本発明は、Ｓ／Ｎ比のさらに高い
凹凸検知センサを提供することを第１の目的とする。
凹凸検知センサを提供することを第１の目的とする。
【０００５】また、集積度の高いもの、分解能の良いも
の、製造プロセスが単純化できるもの、劣化が少ないも
の、低コスト化できるものを提供することを第２の目的
とする。さらに、静電気の影響でセンサが破壊されない
ものを提供することを第３の目的とする。さらにまた、
確実で壊れ難い個人判別装置を提供することを第４の目
的とする。
の、製造プロセスが単純化できるもの、劣化が少ないも
の、低コスト化できるものを提供することを第２の目的
とする。さらに、静電気の影響でセンサが破壊されない
ものを提供することを第３の目的とする。さらにまた、
確実で壊れ難い個人判別装置を提供することを第４の目
的とする。
【０００６】
【課題を解決するための手段】請求項１の発明に係る凹
凸検出センサは、感知電極とこの感知電極近傍の物体と
の間に形成される容量を、電圧または電流に変換する変
換回路と上記感知電極とからなる感知素子を縦Ｎ行×横
Ｍ列のアレイ状に配置し、上記感知素子を、上記アレイ
の各列に沿って配置された走査線と、上記アレイの各行
に添って配置された出力線とに接続したものである。
凸検出センサは、感知電極とこの感知電極近傍の物体と
の間に形成される容量を、電圧または電流に変換する変
換回路と上記感知電極とからなる感知素子を縦Ｎ行×横
Ｍ列のアレイ状に配置し、上記感知素子を、上記アレイ
の各列に沿って配置された走査線と、上記アレイの各行
に添って配置された出力線とに接続したものである。
【０００７】請求項２の発明に係る凹凸検出センサは、
変換回路が１個のMOSトランジスタで構成され、このMOS
トランジスタのゲート電極は感知電極に、上記MOSトラ
ンジスタのドレイン電極およびソース電極のうち一方の
電極は上記走査線に、他方の電極は上記出力線にそれぞ
れ接続されたものである。
変換回路が１個のMOSトランジスタで構成され、このMOS
トランジスタのゲート電極は感知電極に、上記MOSトラ
ンジスタのドレイン電極およびソース電極のうち一方の
電極は上記走査線に、他方の電極は上記出力線にそれぞ
れ接続されたものである。
【０００８】請求項３の発明に係る凹凸検出センサは、
MOSトランジスタをアモルファスシリコン製MOSトランジ
スタまたは多結晶シリコン製MOSトランジスタとしたも
のである。
MOSトランジスタをアモルファスシリコン製MOSトランジ
スタまたは多結晶シリコン製MOSトランジスタとしたも
のである。
【０００９】請求項４の発明に係る凹凸検出センサは、
MOSトランジスタと出力線とを接続する配線に、上記MOS
トランジスタの端子から上記出力線への向きが順方向と
なるようにダイオードを設けたものである。
MOSトランジスタと出力線とを接続する配線に、上記MOS
トランジスタの端子から上記出力線への向きが順方向と
なるようにダイオードを設けたものである。
【００１０】請求項５の発明に係る凹凸検出センサは、
MOSトランジスタと出力線とを接続する配線に、上記MOS
トランジスタの端子から上記出力線への向きが順方向と
なるように上記MOSトランジスタとは別のMOSトランジス
タを設けたものである。
MOSトランジスタと出力線とを接続する配線に、上記MOS
トランジスタの端子から上記出力線への向きが順方向と
なるように上記MOSトランジスタとは別のMOSトランジス
タを設けたものである。
【００１１】請求項６の発明に係る凹凸検出センサは、
感知電極と上記変換回路との接続点にスイッチの一端を
接続し、このスイッチの他端を、各行に沿って配置され
たリセット線に接続したものである。
感知電極と上記変換回路との接続点にスイッチの一端を
接続し、このスイッチの他端を、各行に沿って配置され
たリセット線に接続したものである。
【００１２】請求項７の発明に係る凹凸検出センサは、
スイッチは制御端子を有する３端子素子であり、この制
御端子を、各列に沿って配置された制御線に接続したも
のである。
スイッチは制御端子を有する３端子素子であり、この制
御端子を、各列に沿って配置された制御線に接続したも
のである。
【００１３】請求項８の発明に係る凹凸検出センサは、
スイッチが２端子のダイオードであるものである。
スイッチが２端子のダイオードであるものである。
【００１４】請求項９の発明に係る凹凸検出センサは、
制御線、あるいはリセット線を、隣り合って並ぶ感知素
子で共用するものである。
制御線、あるいはリセット線を、隣り合って並ぶ感知素
子で共用するものである。
【００１５】請求項１０の発明に係る凹凸検出センサ
は、走査線が上記制御線を兼ねているものである。
は、走査線が上記制御線を兼ねているものである。
【００１６】請求項１１の発明に係る凹凸検出センサ
は、感知電極と上記変換回路との接続点に、ダイオード
の一端を、このダイオードの他端は上記走査線に、この
走査線に走査信号が印加されている時は上記ダイオード
がオフとなる向きに接続したものである。
は、感知電極と上記変換回路との接続点に、ダイオード
の一端を、このダイオードの他端は上記走査線に、この
走査線に走査信号が印加されている時は上記ダイオード
がオフとなる向きに接続したものである。
【００１７】請求項１２の発明に係る凹凸検出センサ
は、トランジスタのゲート電極とドレイン電極とを短絡
して上記ダイオードを形成したものである。
は、トランジスタのゲート電極とドレイン電極とを短絡
して上記ダイオードを形成したものである。
【００１８】請求項１３の発明に係る凹凸検出センサ
は、感知素子からのデータを処理する信号処理回路を上
記感知素子と同一の基板に形成したものである。
は、感知素子からのデータを処理する信号処理回路を上
記感知素子と同一の基板に形成したものである。
【００１９】請求項１４の発明に係る凹凸検出センサ
は、感知電極の形状を正方形または長方形とし、アレイ
状に配置された感知素子のピッチを50μm以下としたも
のである。
は、感知電極の形状を正方形または長方形とし、アレイ
状に配置された感知素子のピッチを50μm以下としたも
のである。
【００２０】請求項１５の発明に係る凹凸検出センサ
は、上記縦Ｎ行×横Ｍ列のアレイにおいて、Ｎ／Ｍが1
以上の時は行方向にアレイを走査し、Ｎ／Ｍが1以下の
場合は列方向にアレイを走査するものである。
は、上記縦Ｎ行×横Ｍ列のアレイにおいて、Ｎ／Ｍが1
以上の時は行方向にアレイを走査し、Ｎ／Ｍが1以下の
場合は列方向にアレイを走査するものである。
【００２１】請求項１６の発明に係る凹凸検出センサ
は、感知電極上に誘電体を堆積させたものである。
は、感知電極上に誘電体を堆積させたものである。
【００２２】請求項１７の発明に係る凹凸検出センサ
は、感知素子および信号処理回路からなるセンサを誘電
体基板上に形成したものである。
は、感知素子および信号処理回路からなるセンサを誘電
体基板上に形成したものである。
【００２３】請求項１８の発明に係る凹凸検出センサ
は、感知電極を、変換回路および配線とは別層に形成
し、かつ物体に近い側に上記感知電極を配置したもので
ある。
は、感知電極を、変換回路および配線とは別層に形成
し、かつ物体に近い側に上記感知電極を配置したもので
ある。
【００２４】請求項１９の発明に係る凹凸検出装置は、
感知素子および信号処理回路からなるセンサを画像表示
デバイスと同一の基板に形成したものである。
感知素子および信号処理回路からなるセンサを画像表示
デバイスと同一の基板に形成したものである。
【００２５】請求項２０の発明に係る指紋照合装置は、
少なくとも1人の識別された指紋を照合させる指紋照合
装置であって、請求項１乃至１５記載の凹凸検出センサ
を指紋を検知するセンサとして用いたものである。
少なくとも1人の識別された指紋を照合させる指紋照合
装置であって、請求項１乃至１５記載の凹凸検出センサ
を指紋を検知するセンサとして用いたものである。
【００２６】請求項２１の発明に係る個人判別装置は、
請求項２０の指紋照合装置を備えたものである。
請求項２０の指紋照合装置を備えたものである。
【００２７】請求項２２の発明に係る凹凸検出装置は、
物体がセンサにアクセスする部分に電源に接続された可
動な導体を設けたものである。
物体がセンサにアクセスする部分に電源に接続された可
動な導体を設けたものである。
【００２８】
【発明の実施の形態】実施の形態１．図１は、この発明
の実施の形態１による凹凸検出センサの構成を示す回路
図である。ここで1は感知電極、2は容量−電圧変換回路
または容量−電流変換回路である。感知電極１と変換回
路２とで一つの感知素子10を構成しており、この感知素
子10が縦Ｎ行×横Ｍ列のアレイ状に配列されて感知素子
アレイを構成している。この感知素子アレイの各列に沿
って走査線100が配置されており、各行に沿って出力線2
00が配置されている。
の実施の形態１による凹凸検出センサの構成を示す回路
図である。ここで1は感知電極、2は容量−電圧変換回路
または容量−電流変換回路である。感知電極１と変換回
路２とで一つの感知素子10を構成しており、この感知素
子10が縦Ｎ行×横Ｍ列のアレイ状に配列されて感知素子
アレイを構成している。この感知素子アレイの各列に沿
って走査線100が配置されており、各行に沿って出力線2
00が配置されている。
【００２９】物体の凹凸によって感知電極1と物体の間
には空気などが充填された間隙が生じる。即ち、感知電
極1と物体の間に物体の凹凸に依存した容量値をもつ容
量（感知容量）が発生する。
には空気などが充填された間隙が生じる。即ち、感知電
極1と物体の間に物体の凹凸に依存した容量値をもつ容
量（感知容量）が発生する。
【００３０】容量値を測定するために容量−電圧変換回
路または容量−電流変換回路が必要となる。ここで寄生
容量による影響を小さくするために、これらの変換回路
2を各感知素子10に組み込むとS／N比を向上できる。ま
たこれらの変換回路２に増幅機能を組み込むことで従来
方法に比べて、大幅にS／N比を向上できる。従って、走
査線100および出力線200を電気的に走査することでそれ
ぞれの容量値を測定、物体の凹凸が二次元的に得られ
る。
路または容量−電流変換回路が必要となる。ここで寄生
容量による影響を小さくするために、これらの変換回路
2を各感知素子10に組み込むとS／N比を向上できる。ま
たこれらの変換回路２に増幅機能を組み込むことで従来
方法に比べて、大幅にS／N比を向上できる。従って、走
査線100および出力線200を電気的に走査することでそれ
ぞれの容量値を測定、物体の凹凸が二次元的に得られ
る。
【００３１】従来は、アレイ内の感知容量に貯えられた
電荷をアレイ外で読み取っていた。しかし感知容量が小
さいと保持される電荷が小さい為に、リード線の寄生容
量と感知容量とで容量移行を生じ、S／N比が低下する。
本実施の形態のように各アレイに容量の変換回路2を組
み込むことで、リード線の寄生容量が問題とならないよ
うな出力信号が可能となる。
電荷をアレイ外で読み取っていた。しかし感知容量が小
さいと保持される電荷が小さい為に、リード線の寄生容
量と感知容量とで容量移行を生じ、S／N比が低下する。
本実施の形態のように各アレイに容量の変換回路2を組
み込むことで、リード線の寄生容量が問題とならないよ
うな出力信号が可能となる。
【００３２】実施の形態２．図2は、この発明の実施の
形態２による凹凸検出センサの構成を示す回路図であ
る。ここで3はMOSトランジスタである。MOSトランジス
タ3のゲート電極が感知電極１に接続されている。ま
た、ドレイン電極、ソース電極の一方の電極が走査線10
0に、他方の電極が出力線200に接続されている。ここで
MOSトランジスタ3は容量（トランジスタ容量）を持つの
で、MOSトランジスタ3のゲート電極と感知電極2を接続
すると、感知容量とトランジスタ容量が直列接続とな
る。例えば、感知容量の容量値をCf、トランジスタ容量
の容量値をCt、走査信号線のオン時の信号レベルを
VON、オフ時の信号レベルをVOff、物体表面の電位を
Vf、トランジスタ3のゲート電圧をVGとする。これより
形態２による凹凸検出センサの構成を示す回路図であ
る。ここで3はMOSトランジスタである。MOSトランジス
タ3のゲート電極が感知電極１に接続されている。ま
た、ドレイン電極、ソース電極の一方の電極が走査線10
0に、他方の電極が出力線200に接続されている。ここで
MOSトランジスタ3は容量（トランジスタ容量）を持つの
で、MOSトランジスタ3のゲート電極と感知電極2を接続
すると、感知容量とトランジスタ容量が直列接続とな
る。例えば、感知容量の容量値をCf、トランジスタ容量
の容量値をCt、走査信号線のオン時の信号レベルを
VON、オフ時の信号レベルをVOff、物体表面の電位を
Vf、トランジスタ3のゲート電圧をVGとする。これより
【００３３】
【数１】 （１） となる。これよりトランジスタ3のゲート電圧VGが感知
容量Cfによって異なるので、トランジスタの出力電流は
感知容量に依存する。即ち、容量−電流変換回路とな
る。
容量Cfによって異なるので、トランジスタの出力電流は
感知容量に依存する。即ち、容量−電流変換回路とな
る。
【００３４】また、このトランジスタ3の出力端に容量
などを接続しておけば、出力電流に応じた電荷が貯えら
れる。即ち、感知容量に依存した出力電圧が得られる。
即ち、容量−電圧変換回路となる。走査線100および出
力線200を走査することにより、これら出力電流、出力
電圧を二次元状に測定し、解析することで物体の二次元
状の凹凸を検知することができる。
などを接続しておけば、出力電流に応じた電荷が貯えら
れる。即ち、感知容量に依存した出力電圧が得られる。
即ち、容量−電圧変換回路となる。走査線100および出
力線200を走査することにより、これら出力電流、出力
電圧を二次元状に測定し、解析することで物体の二次元
状の凹凸を検知することができる。
【００３５】通常、容量−電圧変換回路または容量−電
流変換回路を構成するには増幅器や容量など幾つかの素
子が必要となり構成が複雑である。しかし、本構成では
たった一つのトランジスタ3で容量−電流変換機能を持
たせているために、構成が単純となり、感知素子の占有
面積を減少できる。
流変換回路を構成するには増幅器や容量など幾つかの素
子が必要となり構成が複雑である。しかし、本構成では
たった一つのトランジスタ3で容量−電流変換機能を持
たせているために、構成が単純となり、感知素子の占有
面積を減少できる。
【００３６】また本構成では容量変化の信号をトランジ
スタ3のゲート電極に入力し増幅していることが大きな
特徴である。この構成では容量変化の信号を増幅させて
出力させるために、従来方法のトランジスタのドレイン
電極に容量変化の信号を入力する方法に比べ、S／N比が
大幅に向上できる。
スタ3のゲート電極に入力し増幅していることが大きな
特徴である。この構成では容量変化の信号を増幅させて
出力させるために、従来方法のトランジスタのドレイン
電極に容量変化の信号を入力する方法に比べ、S／N比が
大幅に向上できる。
【００３７】実施の形態３．図3は、この発明の実施の
形態３による凹凸検出センサの構成を示す回路図であ
る。ここで、3a，3bはP型MOSトランジスタであり、それ
ぞれの閾値電圧は同じでVthであるとする。
形態３による凹凸検出センサの構成を示す回路図であ
る。ここで、3a，3bはP型MOSトランジスタであり、それ
ぞれの閾値電圧は同じでVthであるとする。
【００３８】初期状態として出力線Hnは0Vである。ま
た、ある走査線VnがHIGH以上（例えば3V以上）になると
き、他の走査線はLOW（例えば０V）である。いま、走査
線VnがHIGHになったとする。この時、P型MOSトランジス
タ3aのソース端は走査線Vnに接続されている方の端子と
なり、出力線Hnに接続されているもう一方の端子はドレ
イン端として働く。この時、数式（１）に従って、P型M
OSトランジスタ3aのゲート電圧VGaはある有限値を取
る。そして、P型MOSトランジスタ3aのゲート電極とソー
ス電極の電位差VGSaがVGSa＝｜VGa−Vn｜≧｜Vth｜を満
たすと、P型MOSトランジスタ3aはON状態となり、出力線
Hnに電流を流し始める。この電流によって出力線Hnの電
位VHnは上昇していく。また、P型MOSトランジスタ3bに
於いて、一方の端子の電位Vn+1は0Vであり、もう一方の
端子の電位VHnは有限値（＞0V）になるので、P型MOSト
ランジスタ3bのソース端は出力線Hnに接続されている端
子となり、ドレイン端は走査線Vn+1に接続されている端
子となる。
た、ある走査線VnがHIGH以上（例えば3V以上）になると
き、他の走査線はLOW（例えば０V）である。いま、走査
線VnがHIGHになったとする。この時、P型MOSトランジス
タ3aのソース端は走査線Vnに接続されている方の端子と
なり、出力線Hnに接続されているもう一方の端子はドレ
イン端として働く。この時、数式（１）に従って、P型M
OSトランジスタ3aのゲート電圧VGaはある有限値を取
る。そして、P型MOSトランジスタ3aのゲート電極とソー
ス電極の電位差VGSaがVGSa＝｜VGa−Vn｜≧｜Vth｜を満
たすと、P型MOSトランジスタ3aはON状態となり、出力線
Hnに電流を流し始める。この電流によって出力線Hnの電
位VHnは上昇していく。また、P型MOSトランジスタ3bに
於いて、一方の端子の電位Vn+1は0Vであり、もう一方の
端子の電位VHnは有限値（＞0V）になるので、P型MOSト
ランジスタ3bのソース端は出力線Hnに接続されている端
子となり、ドレイン端は走査線Vn+1に接続されている端
子となる。
【００３９】一方で出力線Hnの電位上昇に従い、P型MOS
トランジスタ3bのゲート電圧VGbはP型MOSトランジスタ3
aと同様にある有限値を取るようになる。ゲート電位VGb
は出力線Hnの電位上昇に伴って上昇して行き、P型MOSト
ランジスタ3bのゲート電極とソース電極の電位差VGSb
がVGSb＝｜VGb−VHn｜≧｜Vth｜を満たすとP型MOSトラ
ンジスタ3bはオン状態となる。
トランジスタ3bのゲート電圧VGbはP型MOSトランジスタ3
aと同様にある有限値を取るようになる。ゲート電位VGb
は出力線Hnの電位上昇に伴って上昇して行き、P型MOSト
ランジスタ3bのゲート電極とソース電極の電位差VGSb
がVGSb＝｜VGb−VHn｜≧｜Vth｜を満たすとP型MOSトラ
ンジスタ3bはオン状態となる。
【００４０】本センサの出力は他の処理回路へ入力され
る。しかし通常、その処理回路の入力インピーダンスは
オン状態となったP型MOSトランジスタ3bの入力インピー
ダンスに比べて十分高いので、VGSb＞｜Vth｜以上にな
った時にP型MOSトランジスタ3aから流れる電流はP型MOS
トランジスタ3bを通して、電位がLOWに固定された走査
線Vn+1に流れこむ。従って、出力線Hnの電位VHnはP型MO
Sトランジスタ3bが電流を流し始める電位以上にはなら
ない。通常の動作で出力線Hnのとれる電位の範囲は0＜V
Hn＜｜Vth｜である。
る。しかし通常、その処理回路の入力インピーダンスは
オン状態となったP型MOSトランジスタ3bの入力インピー
ダンスに比べて十分高いので、VGSb＞｜Vth｜以上にな
った時にP型MOSトランジスタ3aから流れる電流はP型MOS
トランジスタ3bを通して、電位がLOWに固定された走査
線Vn+1に流れこむ。従って、出力線Hnの電位VHnはP型MO
Sトランジスタ3bが電流を流し始める電位以上にはなら
ない。通常の動作で出力線Hnのとれる電位の範囲は0＜V
Hn＜｜Vth｜である。
【００４１】このように、P型MOSトランジスタ3a,3bの
閾値電圧Vthの大きさによって本センサの出力ダイナミ
ックレンジが制限され、閾値電圧Vthが大きいと出力ダ
イナミックレンジは大きくなり、小さいと出力ダイナミ
ックレンジは小さくなる。
閾値電圧Vthの大きさによって本センサの出力ダイナミ
ックレンジが制限され、閾値電圧Vthが大きいと出力ダ
イナミックレンジは大きくなり、小さいと出力ダイナミ
ックレンジは小さくなる。
【００４２】ここで単結晶シリコン（Si）製MOSトラン
ジスタを用いて本センサを構成する場合、P型MOSトラン
ジスタの閾値電圧は通常Vth＝0.7Vぐらいと小さい。そ
こで、出力ダイナミックレンジが大きくなるように、例
えばイオン打ち込み方によって、Nチャネルにおいてゲ
ート酸化膜下の半導体表面にホウ素を導入することによ
り、閾値電圧Vthを例えば0.8V以上となるように、故意
に大きく制御することでS／N比の向上がはかれる。また
製造プロセスでアレイ部分に配置されるMOSトランジス
タだけ閾値電圧Vthを大きくすれば、周辺回路部分に配
置されるMOSトランジスタの動作周波数はそのままで、
出力ダイナミックレンジを向上できる。
ジスタを用いて本センサを構成する場合、P型MOSトラン
ジスタの閾値電圧は通常Vth＝0.7Vぐらいと小さい。そ
こで、出力ダイナミックレンジが大きくなるように、例
えばイオン打ち込み方によって、Nチャネルにおいてゲ
ート酸化膜下の半導体表面にホウ素を導入することによ
り、閾値電圧Vthを例えば0.8V以上となるように、故意
に大きく制御することでS／N比の向上がはかれる。また
製造プロセスでアレイ部分に配置されるMOSトランジス
タだけ閾値電圧Vthを大きくすれば、周辺回路部分に配
置されるMOSトランジスタの動作周波数はそのままで、
出力ダイナミックレンジを向上できる。
【００４３】一方で、単結晶Si 製MOSトランジスタ以外
の素子、例えばアモルファスSi製MOSトランジスタや低
温多結晶Si製MOSトランジスタや高温多結晶Si製MOSトラ
ンジスタなどは元々閾値電圧Vthが大きい（2V＜｜Vth｜
＜5Vぐらい）ということが問題となっている。しかし、
本実施の形態にこれらの閾値電圧Vthが大きい素子を用
いると単結晶Si製MOSトランジスタを用いるより出力ダ
イナミックレンジの大きな凹凸検出センサを製作でき
る。
の素子、例えばアモルファスSi製MOSトランジスタや低
温多結晶Si製MOSトランジスタや高温多結晶Si製MOSトラ
ンジスタなどは元々閾値電圧Vthが大きい（2V＜｜Vth｜
＜5Vぐらい）ということが問題となっている。しかし、
本実施の形態にこれらの閾値電圧Vthが大きい素子を用
いると単結晶Si製MOSトランジスタを用いるより出力ダ
イナミックレンジの大きな凹凸検出センサを製作でき
る。
【００４４】なお、上記説明では一例としてMOSトラン
ジスタをP型MOSトランジスタとしたが、N型MOSトランジ
スタに変更にしても同様の効果が得られる。
ジスタをP型MOSトランジスタとしたが、N型MOSトランジ
スタに変更にしても同様の効果が得られる。
【００４５】実施の形態４．図4は、この発明の実施の
形態４による凹凸検出センサの構成を示す回路図であ
る。上記実施の形態３で本センサの出力ダイナミックレ
ンジがP型MOSトランジスタの閾値に束縛されることを示
した。そこで本実施の形態では、図4に示すように、P型
MOSトランジスタ3と出力線200とを接続する配線にP型MO
Sトランジスタ3の端子から出力線200への向きが順方向
となるようにダイオード9を設けた。これにより、出力
線200から他の走査していないP型MOSトランジスタを通
じて走査線100へ電流が流れることがなくなる。従っ
て、出力線200の電位はP型MOSトランジスタ3の閾値以上
に上昇できるので、P型MOSトランジスタの閾値の制限を
受けることなく出力ダイナミックレンジを大きくでき
る。なお、上記説明では一例としてMOSトランジスタをP
型MOSトランジスタとしたが、N型MOSトランジスタに変
更にしても同様の効果が得られる。
形態４による凹凸検出センサの構成を示す回路図であ
る。上記実施の形態３で本センサの出力ダイナミックレ
ンジがP型MOSトランジスタの閾値に束縛されることを示
した。そこで本実施の形態では、図4に示すように、P型
MOSトランジスタ3と出力線200とを接続する配線にP型MO
Sトランジスタ3の端子から出力線200への向きが順方向
となるようにダイオード9を設けた。これにより、出力
線200から他の走査していないP型MOSトランジスタを通
じて走査線100へ電流が流れることがなくなる。従っ
て、出力線200の電位はP型MOSトランジスタ3の閾値以上
に上昇できるので、P型MOSトランジスタの閾値の制限を
受けることなく出力ダイナミックレンジを大きくでき
る。なお、上記説明では一例としてMOSトランジスタをP
型MOSトランジスタとしたが、N型MOSトランジスタに変
更にしても同様の効果が得られる。
【００４６】実施の形態５．図5は、この発明の実施の
形態５による凹凸検出センサの構成を示す回路図であ
る。図において、11はN型MOSトランジスタである。本実
施の形態では図5に示すように、P型MOSトランジスタ3と
出力線200とを接続する配線にP型MOSトランジスタ3の端
子から出力線200への向きが順方向となるようにN型MOS
トランジスタ11を設けた。すなわち、N型MOSトランジス
タ11のゲート端子を走査線100に接続し、N型MOSトラン
ジスタの残りの2つの端子を出力線200とP型MOSトランジ
スタ3にそれぞれ接続するようにした。N型MOSトランジ
スタ11をこのように接続すると、走査したライン、例え
ばVn、につながっているアレイのN型MOSトランジスタ11
だけ導通し、他の走査していないライン、例えばVn+1、
につながっているアレイのN型MOSトランジスタ11は導通
しない。従って、P型MOSトランジスタ3から流れる電流
は出力線200にだけ流れ込むので、出力線200の電位はP
型MOSトランジスタ３の閾値以上に上昇でき、P型MOSト
ランジスタの閾値の制限を受けることなく出力ダイナミ
ックレンジを大きくできる。さらに、本実施の形態によ
れば、実施の形態４のようにダイオードを用いることな
く、MOSトランジスタだけでセンサを構築できる。な
お、P型MOSトランジスタ３とN型MOSトランジスタ11が逆
であっても、また、同じ型のMOSトランジスタであって
も、それぞれに対応して変換回路として用いられるMOS
トランジスタと出力線200とを接続する配線に、このMOS
トランジスタの端子から出力線200への向きが順方向と
なるように別のMOSトランジスタを接続することにより
同様の効果が得られる。
形態５による凹凸検出センサの構成を示す回路図であ
る。図において、11はN型MOSトランジスタである。本実
施の形態では図5に示すように、P型MOSトランジスタ3と
出力線200とを接続する配線にP型MOSトランジスタ3の端
子から出力線200への向きが順方向となるようにN型MOS
トランジスタ11を設けた。すなわち、N型MOSトランジス
タ11のゲート端子を走査線100に接続し、N型MOSトラン
ジスタの残りの2つの端子を出力線200とP型MOSトランジ
スタ3にそれぞれ接続するようにした。N型MOSトランジ
スタ11をこのように接続すると、走査したライン、例え
ばVn、につながっているアレイのN型MOSトランジスタ11
だけ導通し、他の走査していないライン、例えばVn+1、
につながっているアレイのN型MOSトランジスタ11は導通
しない。従って、P型MOSトランジスタ3から流れる電流
は出力線200にだけ流れ込むので、出力線200の電位はP
型MOSトランジスタ３の閾値以上に上昇でき、P型MOSト
ランジスタの閾値の制限を受けることなく出力ダイナミ
ックレンジを大きくできる。さらに、本実施の形態によ
れば、実施の形態４のようにダイオードを用いることな
く、MOSトランジスタだけでセンサを構築できる。な
お、P型MOSトランジスタ３とN型MOSトランジスタ11が逆
であっても、また、同じ型のMOSトランジスタであって
も、それぞれに対応して変換回路として用いられるMOS
トランジスタと出力線200とを接続する配線に、このMOS
トランジスタの端子から出力線200への向きが順方向と
なるように別のMOSトランジスタを接続することにより
同様の効果が得られる。
【００４７】実施の形態６．図６および図７は、この発
明の実施の形態６による凹凸検出センサの構成を示す回
路図である。図６は図１の回路にスイッチを設けた構成
である。図７は図２の回路にスイッチを設けた構成であ
る。ここで300は感知素子のアレイの行に沿って配置さ
れたリセット線、4はスイッチである。
明の実施の形態６による凹凸検出センサの構成を示す回
路図である。図６は図１の回路にスイッチを設けた構成
である。図７は図２の回路にスイッチを設けた構成であ
る。ここで300は感知素子のアレイの行に沿って配置さ
れたリセット線、4はスイッチである。
【００４８】感知電極1と容量−電圧変換回路または容
量−電流変換回路2の接続点1000には、感知容量を測定
した後に十分時間が経たなければ残留電荷が生じること
がある。この残留電荷はS／N比を悪化させるので、図６
および図７のようなリセット線300に接続したスイッチ4
を設けて最適なリセットタイミングで消去させる。本構
成により残留電荷の影響を除去でき、S／N比を向上させ
ることができる。
量−電流変換回路2の接続点1000には、感知容量を測定
した後に十分時間が経たなければ残留電荷が生じること
がある。この残留電荷はS／N比を悪化させるので、図６
および図７のようなリセット線300に接続したスイッチ4
を設けて最適なリセットタイミングで消去させる。本構
成により残留電荷の影響を除去でき、S／N比を向上させ
ることができる。
【００４９】実施の形態７．図８と図９は、この発明の
実施の形態７による凹凸検出センサの構成を示す回路図
である。図８は図６の感知素子をリセット線300に対し
て上下対称に配置している。図９は図７の感知素子をリ
セット線300に対して上下対称に配置している。
実施の形態７による凹凸検出センサの構成を示す回路図
である。図８は図６の感知素子をリセット線300に対し
て上下対称に配置している。図９は図７の感知素子をリ
セット線300に対して上下対称に配置している。
【００５０】スイッチ4を設けるとリセット線300が必要
となるので、アレイ全体の面積が大きくなってしまう。
そこで図のように隣り合った二つの感知素子でリセット
線300を共有すると、リセット線300の本数が従来に比べ
て半分にできる。本構成により削減された配線の面積分
だけ、センサの集積度が向上するほか、それら配線によ
って生じた寄生容量などによるS／N比の低下を防げる。
となるので、アレイ全体の面積が大きくなってしまう。
そこで図のように隣り合った二つの感知素子でリセット
線300を共有すると、リセット線300の本数が従来に比べ
て半分にできる。本構成により削減された配線の面積分
だけ、センサの集積度が向上するほか、それら配線によ
って生じた寄生容量などによるS／N比の低下を防げる。
【００５１】実施の形態８．図１０、図１１、図１２お
よび図１３は、この発明の実施の形態８による凹凸検出
センサの構成を示す回路図である。図１０、図１１、図
１２および図１３はそれぞれ図６、図７、図８および図
９にスイッチの制御端子を指定した構成図であり、400
がスイッチ41に設けられた制御端子を示す。
よび図１３は、この発明の実施の形態８による凹凸検出
センサの構成を示す回路図である。図１０、図１１、図
１２および図１３はそれぞれ図６、図７、図８および図
９にスイッチの制御端子を指定した構成図であり、400
がスイッチ41に設けられた制御端子を示す。
【００５２】スイッチ41を設けるとスイッチ41を制御す
る制御線が必要となるので、アレイ全体の面積が大きく
なってしまう。リセットは感知素子を走査していない時
に行われれば良い。図１０乃至１３のようにスイッチ41
の制御端子400を走査線100に接続すれば、走査信号をス
イッチ制御に用いれば、スイッチ41の制御線は別に設け
る必要がない。即ち、走査している時はオフとなり、走
査していない時はオンとなるようなスイッチング特性の
スイッチ41を用いることでリセットが可能となる。
る制御線が必要となるので、アレイ全体の面積が大きく
なってしまう。リセットは感知素子を走査していない時
に行われれば良い。図１０乃至１３のようにスイッチ41
の制御端子400を走査線100に接続すれば、走査信号をス
イッチ制御に用いれば、スイッチ41の制御線は別に設け
る必要がない。即ち、走査している時はオフとなり、走
査していない時はオンとなるようなスイッチング特性の
スイッチ41を用いることでリセットが可能となる。
【００５３】本構成によりスイッチ41の制御線が無くな
るので、センサの集積度が向上する。また、スイッチ41
の制御線が無くなるために、大幅な雑音低下が可能とな
りS／N比が向上する。
るので、センサの集積度が向上する。また、スイッチ41
の制御線が無くなるために、大幅な雑音低下が可能とな
りS／N比が向上する。
【００５４】実施の形態９．図１４、図１５、図１６お
よび図１７は、この発明の実施の形態９による凹凸検出
センサの構成を示す回路図である。図１４、図１５、図
１６および図１７はそれぞれ図６、図７、図８および図
９のスイッチ4をダイオードにした構成であり、５がダ
イオードである。
よび図１７は、この発明の実施の形態９による凹凸検出
センサの構成を示す回路図である。図１４、図１５、図
１６および図１７はそれぞれ図６、図７、図８および図
９のスイッチ4をダイオードにした構成であり、５がダ
イオードである。
【００５５】ここで、図１８にリセット時に於ける感知
要素の各ノード電位の変化を示す。VH＞Vth、VL＜Vth、
リセット線300の最高電位をVH、リセット時のリセット
線300の電位をVL、ダイオード5に順方向にかかる電圧を
VD、ダイオード5の閾値電圧をVthとする（ここでは簡単
のためVL＝0Vとする）。接続点1000の電位V1000は0≦V
1000≦VHである。ダイオード5は順方向に閾値電圧Vth以
上の電圧がかかると導通し、それ以下の電圧または逆方
向にかかる電圧では導通しない。
要素の各ノード電位の変化を示す。VH＞Vth、VL＜Vth、
リセット線300の最高電位をVH、リセット時のリセット
線300の電位をVL、ダイオード5に順方向にかかる電圧を
VD、ダイオード5の閾値電圧をVthとする（ここでは簡単
のためVL＝0Vとする）。接続点1000の電位V1000は0≦V
1000≦VHである。ダイオード5は順方向に閾値電圧Vth以
上の電圧がかかると導通し、それ以下の電圧または逆方
向にかかる電圧では導通しない。
【００５６】まずリセットをしていない時はVD＝V1000
−VH≦0なのでダイオード5が導通せず、容量に応じた信
号が出力される。ここでリセットをする時はVD＝V1000
−VL＝V1000となるので、例1のようにV1000＞Vthであれ
ば、ダイオード5は導通し、V 1000＝Vthとなる。また例2
のようにV1000＜Vthであれば、ダイオード5は導通せずV
1000はもとの電位のままである。従って、本構成によっ
てリセット後に接続点1000の電位V1000は必ずV1000＜V
thとなる。
−VH≦0なのでダイオード5が導通せず、容量に応じた信
号が出力される。ここでリセットをする時はVD＝V1000
−VL＝V1000となるので、例1のようにV1000＞Vthであれ
ば、ダイオード5は導通し、V 1000＝Vthとなる。また例2
のようにV1000＜Vthであれば、ダイオード5は導通せずV
1000はもとの電位のままである。従って、本構成によっ
てリセット後に接続点1000の電位V1000は必ずV1000＜V
thとなる。
【００５７】本構成によりアレイ内の全感知素子の接続
点1000に於ける電位が、走査前に必ずVth以下の電位に
規格化されているために、S／N比が向上する。またスイ
ッチをダイオードにすることでスイッチの制御線が要ら
ず、分解能が向上できる。
点1000に於ける電位が、走査前に必ずVth以下の電位に
規格化されているために、S／N比が向上する。またスイ
ッチをダイオードにすることでスイッチの制御線が要ら
ず、分解能が向上できる。
【００５８】実施の形態１０．図１９と図２０は、この
発明の実施の形態１０による凹凸検出センサの構成を示
す回路図である。図１９および図２０は、それぞれ図1
および図２にダイオードを設けた構成であり、５がダイ
オードである。実施の形態１０ではリセット線を設けず
に、代わりにダイオード５を走査線100に接続してい
る。接続点1000と走査線100の間を、走査信号レベルが
オンとなっている時にダイオード5がオフとなり、走査
信号レベルがオフとなっている時にダイオード5がオン
となるような整流方向でダイオード5を接続することに
よってリセット線を無くすことができる。
発明の実施の形態１０による凹凸検出センサの構成を示
す回路図である。図１９および図２０は、それぞれ図1
および図２にダイオードを設けた構成であり、５がダイ
オードである。実施の形態１０ではリセット線を設けず
に、代わりにダイオード５を走査線100に接続してい
る。接続点1000と走査線100の間を、走査信号レベルが
オンとなっている時にダイオード5がオフとなり、走査
信号レベルがオフとなっている時にダイオード5がオン
となるような整流方向でダイオード5を接続することに
よってリセット線を無くすことができる。
【００５９】本構成によりリセット線が無くなるのでS
／N比が向上し、且つ、集積度の向上が可能となる。
／N比が向上し、且つ、集積度の向上が可能となる。
【００６０】実施の形態１１．図２１および図２２は実
施の形態１１による凹凸検出センサの構成を示す回路図
である。ダイオードを通常のPN接合などを用いたダイオ
ードではなく、MOSトランジスタのゲート電極とドレイ
ン電極を接続したものとすることによりMOSプロセスだ
けでセンサを製造できる。図２１は、容量−電流変換回
路としてMOSトランジスタを用いたものに、スイッチをp
型MOSトランジスタ６とした構成を設けた構成で、図２
２は、容量−電流変換回路としてMOSトランジスタを用
いたものに、スイッチをn型MOSトランジスタ７とした構
成である。
施の形態１１による凹凸検出センサの構成を示す回路図
である。ダイオードを通常のPN接合などを用いたダイオ
ードではなく、MOSトランジスタのゲート電極とドレイ
ン電極を接続したものとすることによりMOSプロセスだ
けでセンサを製造できる。図２１は、容量−電流変換回
路としてMOSトランジスタを用いたものに、スイッチをp
型MOSトランジスタ６とした構成を設けた構成で、図２
２は、容量−電流変換回路としてMOSトランジスタを用
いたものに、スイッチをn型MOSトランジスタ７とした構
成である。
【００６１】n形MOSトランジスタ7とp型MOSトランジス
タ6のどちらを用いるかは制御信号、出力信号の違いに
よって最適な方を選ぶ。通常n型MOSトランジスタ7はp型
MOSトランジスタ6に比べ、電流を短時間で大きく流せる
ので、リセットが早く完了できる。
タ6のどちらを用いるかは制御信号、出力信号の違いに
よって最適な方を選ぶ。通常n型MOSトランジスタ7はp型
MOSトランジスタ6に比べ、電流を短時間で大きく流せる
ので、リセットが早く完了できる。
【００６２】本構成によりダイオードを製造するための
プロセスが要らず、MOSプロセスだけの工程でセンサを
製造できるのでコストの減少が可能となる。
プロセスが要らず、MOSプロセスだけの工程でセンサを
製造できるのでコストの減少が可能となる。
【００６３】実施の形態１２．センサ内部に感知素子ア
レイからのデータを測定する信号処理回路を組み込むこ
とにより、センサ以外の周辺回路の設計を容易にすると
ともに、チップ内部で信号処理をすることによりS／N比
を向上させることができる。
レイからのデータを測定する信号処理回路を組み込むこ
とにより、センサ以外の周辺回路の設計を容易にすると
ともに、チップ内部で信号処理をすることによりS／N比
を向上させることができる。
【００６４】図２３に周辺回路を組み込んだブロック図
の一例を示す。100、200および300はそれぞれこれまで
の実施の形態で示した走査線、出力線、およびリセット
線を示す、2001は走査信号発生回路、2002は信号処理回
路、2000は感知素子アレイである。図２４と図２５は信
号処理回路の一例であ、8は読み出しスイッチ、500は信
号出力線、3000、3001は信号変換回路である。図２４の
ように各リード線に信号変換回路3000を一つづつ設ける
と、信号変換回路の動作周波数は小さくできる利点があ
る。但し、この場合チップ占有面積が大きくなる。ま
た、図２５のように信号変換回路3001を信号出力線500
に1つだけ設けると、信号変換回路のチップ占有面積を
小さくできる利点がある。但し、この場合動作周波数が
大きくなる。
の一例を示す。100、200および300はそれぞれこれまで
の実施の形態で示した走査線、出力線、およびリセット
線を示す、2001は走査信号発生回路、2002は信号処理回
路、2000は感知素子アレイである。図２４と図２５は信
号処理回路の一例であ、8は読み出しスイッチ、500は信
号出力線、3000、3001は信号変換回路である。図２４の
ように各リード線に信号変換回路3000を一つづつ設ける
と、信号変換回路の動作周波数は小さくできる利点があ
る。但し、この場合チップ占有面積が大きくなる。ま
た、図２５のように信号変換回路3001を信号出力線500
に1つだけ設けると、信号変換回路のチップ占有面積を
小さくできる利点がある。但し、この場合動作周波数が
大きくなる。
【００６５】実施の形態１３．上記各実施の形態の凹凸
検出センサを指紋センサとして利用する場合、指紋はそ
の特性上凹凸が一定周期で連続して現われる。感知電極
の形状を丸形や台形ではなく正方形又は長方形にするこ
とによって、一定周期で連続した凹凸に対する設置面積
を有効的に増加できる。ここで、指紋のピッチは子供で
およそ100μmといわれているために、感知電極の間隔が
50μm以下であれば指紋を十分判別できる分解能を有す
る。
検出センサを指紋センサとして利用する場合、指紋はそ
の特性上凹凸が一定周期で連続して現われる。感知電極
の形状を丸形や台形ではなく正方形又は長方形にするこ
とによって、一定周期で連続した凹凸に対する設置面積
を有効的に増加できる。ここで、指紋のピッチは子供で
およそ100μmといわれているために、感知電極の間隔が
50μm以下であれば指紋を十分判別できる分解能を有す
る。
【００６６】実施の形態１４．また、感知素子アレイの
縦横比すなわち、縦Ｎ行×横Ｍ列のアレイにおいて、Ｎ
／Ｍの値を考慮し、1以上の時は行（横）方向にアレイ
を走査し、1以下の場合は列（縦）方向にアレイを走査
するような構成とすることもできる。感知素子からの信
号はリード線を介して信号処理回路に送られる。リード
線はアレイ内に於いて必ず走査信号線と走査信号線数分
だけ交差する部分が生じる。また各種配線と交差する部
分も生じる時がある。このような交差部分は寄生容量と
なるために、S／N比を悪化させてしまう。従って、測定
する物体の縦横比を考慮して、リード線が各種配線と交
差する回数が小さくなるように構成することでS／N比を
向上できる。
縦横比すなわち、縦Ｎ行×横Ｍ列のアレイにおいて、Ｎ
／Ｍの値を考慮し、1以上の時は行（横）方向にアレイ
を走査し、1以下の場合は列（縦）方向にアレイを走査
するような構成とすることもできる。感知素子からの信
号はリード線を介して信号処理回路に送られる。リード
線はアレイ内に於いて必ず走査信号線と走査信号線数分
だけ交差する部分が生じる。また各種配線と交差する部
分も生じる時がある。このような交差部分は寄生容量と
なるために、S／N比を悪化させてしまう。従って、測定
する物体の縦横比を考慮して、リード線が各種配線と交
差する回数が小さくなるように構成することでS／N比を
向上できる。
【００６７】実施の形態１５．また、感知電極上に誘電
体を堆積させた構成とすることもできる。アレイ全体の
面積を大きく取れない場合、空気の誘電率で決まる感知
容量の変動は小さい。そこで感知容量と直列接続となる
ような容量を付加させると感知容量の変動を感度良く検
知できため、センサのS／N比を改善できる。また感知電
極の劣化を保護する効果がある。
体を堆積させた構成とすることもできる。アレイ全体の
面積を大きく取れない場合、空気の誘電率で決まる感知
容量の変動は小さい。そこで感知容量と直列接続となる
ような容量を付加させると感知容量の変動を感度良く検
知できため、センサのS／N比を改善できる。また感知電
極の劣化を保護する効果がある。
【００６８】実施の形態１６．さらに、センサを通常の
Si製基板上に製作するのではなく誘電体基板上に製作さ
せる構成とすることもできる。Si製基板は導電性がある
ために基板と回路との間で寄生容量を発生させ、S／N比
を悪化させる。浮遊状態にある容量はその存在を無視で
きるので、誘電体基板上にセンサを製作することでS／N
比を改善できる。また基板として高価なSiを用いずにす
むのでコストが減少できる。
Si製基板上に製作するのではなく誘電体基板上に製作さ
せる構成とすることもできる。Si製基板は導電性がある
ために基板と回路との間で寄生容量を発生させ、S／N比
を悪化させる。浮遊状態にある容量はその存在を無視で
きるので、誘電体基板上にセンサを製作することでS／N
比を改善できる。また基板として高価なSiを用いずにす
むのでコストが減少できる。
【００６９】実施の形態１７．図26は、この発明の実施
の形態１７による凹凸検出センサの構成を説明する図で
あり、(a)は本実施の形態による凹凸検出センサの構成
を示す断面図、(b)は比較例による凹凸検出センサの構
成を示す断面図である。図において、101は走査線や出
力線などの配線、11000は基板、12000は保護膜、13000
は絶縁材である。本実施の形態では、図26(a)に示すよ
うに、基板11000の上に容量を電圧または電流に変換す
る変換回路2と配線101を形成し、その上に絶縁材13000
を介して感知電極1を形成し、さらにその上に保護膜120
00を形成している。すなわち、感知電極1と、変換回路2
および配線101とは別層に形成し、被検体となる物体に
近い側に感知電極1を配置した。
の形態１７による凹凸検出センサの構成を説明する図で
あり、(a)は本実施の形態による凹凸検出センサの構成
を示す断面図、(b)は比較例による凹凸検出センサの構
成を示す断面図である。図において、101は走査線や出
力線などの配線、11000は基板、12000は保護膜、13000
は絶縁材である。本実施の形態では、図26(a)に示すよ
うに、基板11000の上に容量を電圧または電流に変換す
る変換回路2と配線101を形成し、その上に絶縁材13000
を介して感知電極1を形成し、さらにその上に保護膜120
00を形成している。すなわち、感知電極1と、変換回路2
および配線101とは別層に形成し、被検体となる物体に
近い側に感知電極1を配置した。
【００７０】上記各実施の形態１〜１６で示した凹凸検
出センサを実際に基板11000上に形成する場合、通常
は、図26（b）に示したように、基板11000上の同じ層に
感知電極1と、変換回路2と、配線101とを形成する構成
が考えられる。しかしながら、このような構成では変換
回路2や配線101が保護膜12000だけを介して表面すなわ
ち被検体である物体につながることになる。
出センサを実際に基板11000上に形成する場合、通常
は、図26（b）に示したように、基板11000上の同じ層に
感知電極1と、変換回路2と、配線101とを形成する構成
が考えられる。しかしながら、このような構成では変換
回路2や配線101が保護膜12000だけを介して表面すなわ
ち被検体である物体につながることになる。
【００７１】従って、凹凸を検出したい物体（被検体）
が電荷を持っていた場合、物体がセンサの表面に触れた
瞬間に瞬時電流が保護膜12000を介してセンサに流れ込
み、変換回路2自体や配線101を通じて周辺回路が絶縁破
壊してしまう。また、変換回路2としてMOSトランジスタ
を用いた場合、通常の製造プロセスによって作られる単
結晶Si製MOSトランジスタはサイズが小さいが、他の方
式を用いて作られるMOSトランジスタ、例えば、アモル
ファスSi製MOSトランジスタや、低温多結晶Si製MOSトラ
ンジスタや高温多結晶Si製MOSトランジスタなどは、単
結晶Si製MOSトランジスタとほぼ同じ性能を出すために
は、トランジスタのサイズを大きくする必要がある。ま
た一方で、アレイに用いている感知電極1は凹凸を検出
するためにある程度の面積が必要である。従って、変換
回路2と感知電極1を同層に製作するとアレイピッチが大
きくなってしまい、解像度が悪化してしまう。
が電荷を持っていた場合、物体がセンサの表面に触れた
瞬間に瞬時電流が保護膜12000を介してセンサに流れ込
み、変換回路2自体や配線101を通じて周辺回路が絶縁破
壊してしまう。また、変換回路2としてMOSトランジスタ
を用いた場合、通常の製造プロセスによって作られる単
結晶Si製MOSトランジスタはサイズが小さいが、他の方
式を用いて作られるMOSトランジスタ、例えば、アモル
ファスSi製MOSトランジスタや、低温多結晶Si製MOSトラ
ンジスタや高温多結晶Si製MOSトランジスタなどは、単
結晶Si製MOSトランジスタとほぼ同じ性能を出すために
は、トランジスタのサイズを大きくする必要がある。ま
た一方で、アレイに用いている感知電極1は凹凸を検出
するためにある程度の面積が必要である。従って、変換
回路2と感知電極1を同層に製作するとアレイピッチが大
きくなってしまい、解像度が悪化してしまう。
【００７２】これに対して本実施の形態によれば、図26
(a)に示すように、感知電極1と、変換回路2および配線1
01とは別層に形成し、被検体となる物体に近い側に感知
電極1を配置しているので、変換回路2や配線101は、絶
縁材13000、感知電極1および保護膜12000を介して表面
につながることになり、被検体が持つ電荷による瞬時電
流はこれらの層によって遮られるために、変換回路2や
周辺回路などの絶縁破壊が防止される。さらに、本実施
の形態によってアレイピッチを縮小できるという効果も
得られる。
(a)に示すように、感知電極1と、変換回路2および配線1
01とは別層に形成し、被検体となる物体に近い側に感知
電極1を配置しているので、変換回路2や配線101は、絶
縁材13000、感知電極1および保護膜12000を介して表面
につながることになり、被検体が持つ電荷による瞬時電
流はこれらの層によって遮られるために、変換回路2や
周辺回路などの絶縁破壊が防止される。さらに、本実施
の形態によってアレイピッチを縮小できるという効果も
得られる。
【００７３】なお。図26(a)では変換回路2と配線101と
は同じ層に配置した場合を示したが、別の層に配置して
もよいのは言うまでもない。
は同じ層に配置した場合を示したが、別の層に配置して
もよいのは言うまでもない。
【００７４】実施の形態１８．さらには、図２７に示す
ように、センサを画像表示デバイスと一緒に造り込んで
凹凸検出装置とすることもできる。図２７において、10
000はTFTのような画像表示デバイス、4000は凹凸検出セ
ンサであり、これらは１枚の基板11000に形成してい
る。利用者が画面表示にしたがって情報を入力する方法
に於いて、従来は画像表示デバイス上にシート状のセン
サを貼り付けていたためコストが高かった。本構成では
センサへの入出力基板を画像表示デバイスの入出力基板
と共用することでコストが減少できる。
ように、センサを画像表示デバイスと一緒に造り込んで
凹凸検出装置とすることもできる。図２７において、10
000はTFTのような画像表示デバイス、4000は凹凸検出セ
ンサであり、これらは１枚の基板11000に形成してい
る。利用者が画面表示にしたがって情報を入力する方法
に於いて、従来は画像表示デバイス上にシート状のセン
サを貼り付けていたためコストが高かった。本構成では
センサへの入出力基板を画像表示デバイスの入出力基板
と共用することでコストが減少できる。
【００７５】実施の形態１９．さらに、センサ、メモ
リ、電源とマイクロプロセッサなどを備え、単体で少な
くとも一人の識別された指紋を照合する装置としてもよ
い。例えば、図２８に示すように、画像表示デバイス10
000、凹凸検出センサ4000、演算システム30000を一つの
指紋照合装置12000として構成することにより、他の演
算システムから隔離された場所でも使用できる。例え
ば、扉などである。また外部との接続がないので、情報
のやり取りを妨害しにくくなる。従って、安全性が向上
する。
リ、電源とマイクロプロセッサなどを備え、単体で少な
くとも一人の識別された指紋を照合する装置としてもよ
い。例えば、図２８に示すように、画像表示デバイス10
000、凹凸検出センサ4000、演算システム30000を一つの
指紋照合装置12000として構成することにより、他の演
算システムから隔離された場所でも使用できる。例え
ば、扉などである。また外部との接続がないので、情報
のやり取りを妨害しにくくなる。従って、安全性が向上
する。
【００７６】実施の形態２０．上述の実施の形態で示し
た凹凸検出センサは現金自動預け払い機またはクレジッ
トカード認証機などの個人判別装置に用いることができ
る。従来は暗証番号だけで本人を確認していたが、指紋
などの身体的特徴を認識することで安全性が飛躍的に向
上できる。
た凹凸検出センサは現金自動預け払い機またはクレジッ
トカード認証機などの個人判別装置に用いることができ
る。従来は暗証番号だけで本人を確認していたが、指紋
などの身体的特徴を認識することで安全性が飛躍的に向
上できる。
【００７７】実施の形態２１．図２９は、この発明の実
施の形態２１による凹凸検出装置の一例を示す図であ
る。4000は凹凸検出センサ、5000は装置の筐体、6000は
導体、7000は衝撃吸収装置である。通常物体は浮遊電位
を持っている。従って、直接センサ4000に物体を接触さ
せると、センサ4000が絶縁破壊を起こす場合がある。
施の形態２１による凹凸検出装置の一例を示す図であ
る。4000は凹凸検出センサ、5000は装置の筐体、6000は
導体、7000は衝撃吸収装置である。通常物体は浮遊電位
を持っている。従って、直接センサ4000に物体を接触さ
せると、センサ4000が絶縁破壊を起こす場合がある。
【００７８】本構成ではまず物体は導体6000に接触す
る。導体6000は電源に接続され、物体が持っていた電荷
を電源に流す。次に物体の凹凸を読み取るために、物体
を押すと衝撃吸収装置7000が縮み、物体表面がセンサ40
00に接触する。そしてセンサ4000が動作し、物体の凹凸
を検出する。このようにして、物体がセンサ4000に接触
する前に必ずアースなどに接触するよう、物体がセンサ
4000にアクセスする部分に電源に接続された可動な導体
6000を設けたことで浮遊電位を打ち消す。
る。導体6000は電源に接続され、物体が持っていた電荷
を電源に流す。次に物体の凹凸を読み取るために、物体
を押すと衝撃吸収装置7000が縮み、物体表面がセンサ40
00に接触する。そしてセンサ4000が動作し、物体の凹凸
を検出する。このようにして、物体がセンサ4000に接触
する前に必ずアースなどに接触するよう、物体がセンサ
4000にアクセスする部分に電源に接続された可動な導体
6000を設けたことで浮遊電位を打ち消す。
【００７９】本構成によりセンサ4000の絶縁破壊や誤動
作を防げる。また物体が浮遊電位を持たず、物体の表面
電位がほぼ一定でセンサ4000に接触するために、S／N比
が向上できる。
作を防げる。また物体が浮遊電位を持たず、物体の表面
電位がほぼ一定でセンサ4000に接触するために、S／N比
が向上できる。
【００８０】実施の形態２２．図３０（ａ）、（ｂ）は
実施の形態１８による凹凸検出装置の一例を示す図であ
る。4000は凹凸検出センサ、50000は導電性のカバー、6
0000は導電性のレールである。まず、図３０（ａ）の状
態で、物体はカバー50000に接触する。カバー50000はレ
ール60000を介して電源に接続されており、物体が持っ
ていた電荷を電源に流す。次に物体の凹凸を読み取るた
めに、カバー50000をレール60000に沿ってスライドさ
せ、図３０（ｂ）の状態になって、物体表面がセンサ40
00に接触する。そしてセンサ4000が動作し、物体の凹凸
を検出する。このようにして、物体がセンサ4000に接触
する前に必ずアースなどに接触するよう、物体がセンサ
4000にアクセスする部分に電源に接続された可動な導体
を設けたことで浮遊電位を打ち消す。
実施の形態１８による凹凸検出装置の一例を示す図であ
る。4000は凹凸検出センサ、50000は導電性のカバー、6
0000は導電性のレールである。まず、図３０（ａ）の状
態で、物体はカバー50000に接触する。カバー50000はレ
ール60000を介して電源に接続されており、物体が持っ
ていた電荷を電源に流す。次に物体の凹凸を読み取るた
めに、カバー50000をレール60000に沿ってスライドさ
せ、図３０（ｂ）の状態になって、物体表面がセンサ40
00に接触する。そしてセンサ4000が動作し、物体の凹凸
を検出する。このようにして、物体がセンサ4000に接触
する前に必ずアースなどに接触するよう、物体がセンサ
4000にアクセスする部分に電源に接続された可動な導体
を設けたことで浮遊電位を打ち消す。
【００８１】本構成により、実施の形態２１と同様セン
サ4000の絶縁破壊や誤動作を防げ、また物体が浮遊電位
を持たず、物体の表面電位がほぼ一定でセンサ4000に接
触するために、S／N比が向上できる。また、非検出時は
カバー50000は閉じており、センサ4000表面を保護する
効果もある。
サ4000の絶縁破壊や誤動作を防げ、また物体が浮遊電位
を持たず、物体の表面電位がほぼ一定でセンサ4000に接
触するために、S／N比が向上できる。また、非検出時は
カバー50000は閉じており、センサ4000表面を保護する
効果もある。
【００８２】
【発明の効果】この発明に係る請求項１記載の凹凸検出
センサは、感知電極とこの感知電極近傍の物体との間に
形成される容量を電圧または電流に変換する変換回路
と、上記感知電極からなる感知素子を縦Ｎ行×横Ｍ列の
アレイ状に配置し、上記感知素子を、上記アレイの各列
に沿って配置された走査線と、上記アレイの各行に添っ
て配置された出力線とに接続したので、S／N比が高いも
のが得られる。
センサは、感知電極とこの感知電極近傍の物体との間に
形成される容量を電圧または電流に変換する変換回路
と、上記感知電極からなる感知素子を縦Ｎ行×横Ｍ列の
アレイ状に配置し、上記感知素子を、上記アレイの各列
に沿って配置された走査線と、上記アレイの各行に添っ
て配置された出力線とに接続したので、S／N比が高いも
のが得られる。
【００８３】この発明に係る請求項２記載の凹凸検出セ
ンサは、変換回路を１個のMOSトランジスタで構成し、
このMOSトランジスタのゲート電極を感知電極に、ドレ
イン電極およびソース電極のうち一方の電極は走査線
に、他方の電極は出力線にそれぞれ接続したことにより
感知素子の占有面積が減少でき、分解能が向上する。ま
たS／N比も大幅に向上する。
ンサは、変換回路を１個のMOSトランジスタで構成し、
このMOSトランジスタのゲート電極を感知電極に、ドレ
イン電極およびソース電極のうち一方の電極は走査線
に、他方の電極は出力線にそれぞれ接続したことにより
感知素子の占有面積が減少でき、分解能が向上する。ま
たS／N比も大幅に向上する。
【００８４】この発明に係る請求項３記載の凹凸検出セ
ンサは、MOSトランジスタをアモルファスシリコン製MOS
トランジスタまたは多結晶シリコン製MOSトランジスタ
としたので、出力ダイナミックレンジの向上した凹凸検
出センサが得られる。
ンサは、MOSトランジスタをアモルファスシリコン製MOS
トランジスタまたは多結晶シリコン製MOSトランジスタ
としたので、出力ダイナミックレンジの向上した凹凸検
出センサが得られる。
【００８５】この発明に係る請求項４記載の凹凸検出セ
ンサは、MOSトランジスタと出力線とを接続する配線
に、上記MOSトランジスタの端子から上記出力線への向
きが順方向となるようにダイオードを設けたので、出力
線の出力信号振幅をMOSトランジスタの閾値以上とする
ことができ、出力ダイナミックレンジを向上させること
ができる。
ンサは、MOSトランジスタと出力線とを接続する配線
に、上記MOSトランジスタの端子から上記出力線への向
きが順方向となるようにダイオードを設けたので、出力
線の出力信号振幅をMOSトランジスタの閾値以上とする
ことができ、出力ダイナミックレンジを向上させること
ができる。
【００８６】この発明に係る請求項５記載の凹凸検出セ
ンサは、MOSトランジスタと出力線とを接続する配線
に、上記MOSトランジスタの端子から上記出力線への向
きが順方向となるように上記MOSトランジスタとは別のM
OSトランジスタを設けたので、出力線の出力信号振幅を
MOSトランジスタの閾値以上とすることができ、出力ダ
イナミックレンジを向上させることができる。
ンサは、MOSトランジスタと出力線とを接続する配線
に、上記MOSトランジスタの端子から上記出力線への向
きが順方向となるように上記MOSトランジスタとは別のM
OSトランジスタを設けたので、出力線の出力信号振幅を
MOSトランジスタの閾値以上とすることができ、出力ダ
イナミックレンジを向上させることができる。
【００８７】この発明に係る請求項６記載の凹凸検出セ
ンサは、感知電極と変換回路との接続点にスイッチの一
端を接続し、このスイッチの他端を、各行に沿って配置
されたリセット線に接続したので、本来は浮遊状態にあ
る接続点を、任意の規定電位にリセットできるためにS
／N比が向上する。
ンサは、感知電極と変換回路との接続点にスイッチの一
端を接続し、このスイッチの他端を、各行に沿って配置
されたリセット線に接続したので、本来は浮遊状態にあ
る接続点を、任意の規定電位にリセットできるためにS
／N比が向上する。
【００８８】この発明に係る請求項７記載の凹凸検出セ
ンサは、スイッチを制御端子を有する３端子素子とし、
この制御端子を、各列に沿って配置された制御線に接続
したので、確実にリセットできる。
ンサは、スイッチを制御端子を有する３端子素子とし、
この制御端子を、各列に沿って配置された制御線に接続
したので、確実にリセットできる。
【００８９】この発明に係る請求項８記載の凹凸検出セ
ンサは、スイッチを２端子のダイオードとしたので単純
な構成で確実にリセットできる。スイッチの制御に走査
信号を用いる。本構成によりセンサの集積度が向上し、
S／N比が向上する。
ンサは、スイッチを２端子のダイオードとしたので単純
な構成で確実にリセットできる。スイッチの制御に走査
信号を用いる。本構成によりセンサの集積度が向上し、
S／N比が向上する。
【００９０】この発明に係る請求項９記載の凹凸検出セ
ンサは、制御線、あるいはリセット線を、隣り合って並
ぶ感知素子で共用するようにしたので、センサの集積度
が向上し、またS／N比の低下を防げる。
ンサは、制御線、あるいはリセット線を、隣り合って並
ぶ感知素子で共用するようにしたので、センサの集積度
が向上し、またS／N比の低下を防げる。
【００９１】この発明に係る請求項１０記載の凹凸検出
センサは、走査線が制御線を兼ねるようにしたのでセン
サの集積度が向上し、またS／N比の低下を防げる。
センサは、走査線が制御線を兼ねるようにしたのでセン
サの集積度が向上し、またS／N比の低下を防げる。
【００９２】この発明に係る請求項１１記載の凹凸検出
センサは、感知電極と変換回路との接続点に、ダイオー
ドの一端を、このダイオードの他端は走査線に、この走
査線に走査信号が印加されている時は上記ダイオードが
オフとなる向きに接続したので、リセット電位線が無く
なるために、センサの集積度が向上する。
センサは、感知電極と変換回路との接続点に、ダイオー
ドの一端を、このダイオードの他端は走査線に、この走
査線に走査信号が印加されている時は上記ダイオードが
オフとなる向きに接続したので、リセット電位線が無く
なるために、センサの集積度が向上する。
【００９３】この発明に係る請求項１２記載の凹凸検出
センサは、トランジスタのゲート電極とドレイン電極を
短絡した構成の物をダイオードとして用いたので、ダイ
オードを造るためのプロセスを無くすことができ、低コ
ストなものを提供できる。
センサは、トランジスタのゲート電極とドレイン電極を
短絡した構成の物をダイオードとして用いたので、ダイ
オードを造るためのプロセスを無くすことができ、低コ
ストなものを提供できる。
【００９４】この発明に係る請求項１３記載の凹凸検出
センサは、感知素子からのデータを処理する信号処理回
路を感知素子と同一の基板に形成したので、S／N比の向
上および部品点数の削減が可能である。
センサは、感知素子からのデータを処理する信号処理回
路を感知素子と同一の基板に形成したので、S／N比の向
上および部品点数の削減が可能である。
【００９５】この発明に係る請求項１４記載の凹凸検出
センサは、感知電極の形状を正方形または長方形とし、
アレイ状に配置された上記感知素子のピッチを50μm以
下としたので、一定周期で連続した凹凸に対する接地面
積を有効的に増加でき、指紋センサとした場合、分解能
が高いものを提供できる。
センサは、感知電極の形状を正方形または長方形とし、
アレイ状に配置された上記感知素子のピッチを50μm以
下としたので、一定周期で連続した凹凸に対する接地面
積を有効的に増加でき、指紋センサとした場合、分解能
が高いものを提供できる。
【００９６】この発明に係る請求項１５記載の凹凸検出
センサは、上記縦Ｎ行×横Ｍ列のアレイにおいて、Ｎ／
Ｍが1以上の時は行方向にアレイを走査し、Ｎ／Ｍが1以
下の場合は列方向にアレイを走査するようにしたので、
S／N比が高いものを提供できる。
センサは、上記縦Ｎ行×横Ｍ列のアレイにおいて、Ｎ／
Ｍが1以上の時は行方向にアレイを走査し、Ｎ／Ｍが1以
下の場合は列方向にアレイを走査するようにしたので、
S／N比が高いものを提供できる。
【００９７】この発明に係る請求項１６記載の凹凸検出
センサは、感知電極上に誘電体を堆積させたので、S／N
比を改善でき、また感知電極の劣化を保護する効果があ
る。
センサは、感知電極上に誘電体を堆積させたので、S／N
比を改善でき、また感知電極の劣化を保護する効果があ
る。
【００９８】この発明に係る請求項１７記載の凹凸検出
センサは、誘電体基板上に形成したので、S／N比を改善
でき、また基板を高価なSiを用いずにすむのでコストが
減少できる。
センサは、誘電体基板上に形成したので、S／N比を改善
でき、また基板を高価なSiを用いずにすむのでコストが
減少できる。
【００９９】この発明に係る請求項１８記載の凹凸検出
センサは、感知電極を、変換回路および配線とは別層に
形成し、かつ物体に近い側に上記感知電極を配置したの
で、物体が持つ電荷による瞬時電流はこれらの層によっ
て遮られるために、変換回路や周辺回路などの絶縁破壊
が防止される。さらに、アレイピッチを縮小できるとい
う効果も得られる。
センサは、感知電極を、変換回路および配線とは別層に
形成し、かつ物体に近い側に上記感知電極を配置したの
で、物体が持つ電荷による瞬時電流はこれらの層によっ
て遮られるために、変換回路や周辺回路などの絶縁破壊
が防止される。さらに、アレイピッチを縮小できるとい
う効果も得られる。
【０１００】この発明に係る請求項１９記載の凹凸検出
装置は、凹凸検出センサを画像表示デバイスと同一の基
板に形成したのでコストが減少できる。
装置は、凹凸検出センサを画像表示デバイスと同一の基
板に形成したのでコストが減少できる。
【０１０１】この発明に係る請求項２０記載の指紋照合
装置は、請求項１乃至１７のいずれかに記載の記載の凹
凸検出センサを指紋を検知するセンサとして用いたの
で、他の演算システムから隔離された場所でも使用で
き、また壊れ難いものを提供できる。
装置は、請求項１乃至１７のいずれかに記載の記載の凹
凸検出センサを指紋を検知するセンサとして用いたの
で、他の演算システムから隔離された場所でも使用で
き、また壊れ難いものを提供できる。
【０１０２】この発明に係る請求項２１記載の個人判別
装置は、請求項２０の指紋照合装置を備えたので、指紋
という身体的特徴を認識することでより安全性が飛躍的
に向上できる。また壊れ難いものを提供できる。
装置は、請求項２０の指紋照合装置を備えたので、指紋
という身体的特徴を認識することでより安全性が飛躍的
に向上できる。また壊れ難いものを提供できる。
【０１０３】この発明に係る請求項２２記載の凹凸検出
装置は、物体がセンサにアクセスする部分に電源に接続
された可動な導体を設けたので、センサの絶縁破壊が防
がれ、またS／N比が高いものを提供できる。
装置は、物体がセンサにアクセスする部分に電源に接続
された可動な導体を設けたので、センサの絶縁破壊が防
がれ、またS／N比が高いものを提供できる。
【図１】 この発明の実施の形態１による凹凸検出セン
サの主要部の構成を示す回路図である。
サの主要部の構成を示す回路図である。
【図２】 この発明の実施の形態２による凹凸検出セン
サの主要部の構成を示す回路図である。
サの主要部の構成を示す回路図である。
【図３】 この発明の実施の形態３による凹凸検出セン
サの主要部の構成を示す回路図である。
サの主要部の構成を示す回路図である。
【図４】 この発明の実施の形態４による凹凸検出セン
サの主要部の構成を示す回路図である。
サの主要部の構成を示す回路図である。
【図５】 この発明の実施の形態５による凹凸検出セン
サの主要部の構成を示す回路図である。
サの主要部の構成を示す回路図である。
【図６】 この発明の実施の形態６による凹凸検出セン
サの主要部の構成を示す回路図である。
サの主要部の構成を示す回路図である。
【図７】 この発明の実施の形態６による凹凸検出セン
サの主要部の他の構成を示す回路図である。
サの主要部の他の構成を示す回路図である。
【図８】 この発明の実施の形態７による凹凸検出セン
サの主要部の構成を示す回路図である。
サの主要部の構成を示す回路図である。
【図９】 この発明の実施の形態７による凹凸検出セン
サの主要部の他の構成を示す回路図である。
サの主要部の他の構成を示す回路図である。
【図１０】 この発明の実施の形態８による凹凸検出セ
ンサの主要部の構成を示す回路図である。
ンサの主要部の構成を示す回路図である。
【図１１】 この発明の実施の形態８による凹凸検出セ
ンサの主要部の他の構成を示す回路図である。
ンサの主要部の他の構成を示す回路図である。
【図１２】 この発明の実施の形態８による凹凸検出セ
ンサの主要部のさらに他の構成を示す回路図である。
ンサの主要部のさらに他の構成を示す回路図である。
【図１３】 この発明の実施の形態８による凹凸検出セ
ンサの主要部のさらに他の構成を示す回路図である。
ンサの主要部のさらに他の構成を示す回路図である。
【図１４】 この発明の実施の形態９による凹凸検出セ
ンサの主要部の構成を示す回路図である。
ンサの主要部の構成を示す回路図である。
【図１５】 この発明の実施の形態９による凹凸検出セ
ンサの主要部の他の構成を示す回路図である。
ンサの主要部の他の構成を示す回路図である。
【図１６】 この発明の実施の形態９による凹凸検出セ
ンサの主要部のさらに他の構成を示す回路図である。
ンサの主要部のさらに他の構成を示す回路図である。
【図１７】 この発明の実施の形態９による凹凸検出セ
ンサの主要部のさらに他の構成を示す回路図である。
ンサの主要部のさらに他の構成を示す回路図である。
【図１８】 リセット時の接続点1000の電位変化を示す
図である。
図である。
【図１９】 この発明の実施の形態１０による凹凸検出
センサの構成を示す回路図である。
センサの構成を示す回路図である。
【図２０】 この発明の実施の形態１０による凹凸検出
センサの主要部の他の構成を示す回路図である。
センサの主要部の他の構成を示す回路図である。
【図２１】 この発明の実施の形態１１による凹凸検出
センサの主要部の構成を示す回路図である。
センサの主要部の構成を示す回路図である。
【図２２】 この発明の実施の形態１１による凹凸検出
センサの主要部の他の構成を示す回路図である。
センサの主要部の他の構成を示す回路図である。
【図２３】 この発明の実施の形態１２による凹凸検出
センサを示す回路図である。
センサを示す回路図である。
【図２４】 図２３に示した信号処理回路の構成を示す
回路図である。
回路図である。
【図２５】 図２３に示した信号処理回路の他の構成を
示す回路図である。
示す回路図である。
【図２６】 この発明の実施の形態１７による凹凸検出
センサの構成を説明する図である。
センサの構成を説明する図である。
【図２７】 この発明の実施の形態１８による凹凸検出
装置の構成を示す図である。
装置の構成を示す図である。
【図２８】 この発明の実施の形態１９による指紋照合
装置の構成を示す図である。
装置の構成を示す図である。
【図２９】 この発明の実施の形態２１による凹凸検出
装置の構成を示す図である。
装置の構成を示す図である。
【図３０】 この発明の実施の形態２２による凹凸検出
装置の構成を示す図である。
装置の構成を示す図である。
【図３１】 従来の凹凸検出センサの主要部を示す回路
図である。
図である。
１ 感知電極、 ２ 容量−電圧変換回路または容量−
電流変換回路、 ３，３ａ，３ｂ，１１ ＭＯＳトラン
ジスタ、 ４ スイッチ、 ５，９ ダイオード、 １
００ 走査線、 ２００ 出力線、 ３００ リセット
線、 ４００スイッチの制御端子、 ２００２ 信号処
理回路、 １００００ 画像表示デバイス、 ６００
０、５００００ 可動な導体。
電流変換回路、 ３，３ａ，３ｂ，１１ ＭＯＳトラン
ジスタ、 ４ スイッチ、 ５，９ ダイオード、 １
００ 走査線、 ２００ 出力線、 ３００ リセット
線、 ４００スイッチの制御端子、 ２００２ 信号処
理回路、 １００００ 画像表示デバイス、 ６００
０、５００００ 可動な導体。
フロントページの続き (72)発明者 鈴木 昭弘 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 (72)発明者 岩田 明彦 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 Ｆターム(参考） 2F063 AA43 AA50 BA29 BB01 BB02 BD05 BD06 CA08 DA02 DB05 DD07 HA04 HA09 HA11 LA09 4C038 FF01 FG00 5B047 AA25 BB10
Claims (22)
- 【請求項１】 感知電極と、この感知電極近傍の物体と
上記感知電極との間に形成される容量を、電圧または電
流に変換する変換回路とからなる感知素子を縦Ｎ行×横
Ｍ列のアレイに配置して感知素子アレイを形成し、上記
感知素子が、上記感知素子アレイの各列に沿って配置さ
れた走査線と、上記感知素子アレイの各行に添って配置
された出力線とに接続されたことを特徴とする凹凸検出
センサ。 - 【請求項２】 上記変換回路が１個のMOSトランジスタ
で構成され、このMOSトランジスタのゲート電極は上記
感知電極に、上記MOSトランジスタのドレイン電極およ
びソース電極のうち一方の電極は上記走査線に、他方の
電極は上記出力線にそれぞれ接続されたことを特徴とす
る請求項１記載の凹凸検出センサ。 - 【請求項３】 上記MOSトランジスタをアモルファスシ
リコン製MOSトランジスタまたは多結晶シリコン製MOSト
ランジスタとしたことを特徴とする請求項２記載の凹凸
検出センサ。 - 【請求項４】 上記MOSトランジスタと出力線とを接続
する配線に、上記MOSトランジスタの端子から上記出力
線への向きが順方向となるようにダイオードを設けたこ
とを特徴とする請求項２記載の凹凸検出センサ。 - 【請求項５】 上記MOSトランジスタと出力線とを接続
する配線に、上記MOSトランジスタの端子から上記出力
線への向きが順方向となるように上記MOSトランジスタ
とは別のMOSトランジスタを設けたことを特徴とする請
求項２記載の凹凸検出センサ。 - 【請求項６】 上記感知電極と上記変換回路との接続点
にスイッチの一端を接続し、このスイッチの他端を、上
記感知素子アレイの各行に沿って配置されたリセット線
に接続したことを特徴とする請求項１乃至５のいずれか
に記載の凹凸検出センサ。 - 【請求項７】 上記スイッチは制御端子を有する３端子
素子であり、この制御端子を、上記感知素子アレイの各
列に沿って配置された制御線に接続したことを特徴とす
る請求項６記載の凹凸検出センサ。 - 【請求項８】 上記スイッチは２端子のダイオードであ
ることを特徴とする請求項６記載の凹凸検出センサ。 - 【請求項９】 上記制御線、あるいは上記リセット線
を、隣り合って並ぶ感知素子で共用することを特徴とす
る請求項６乃至８のいずれかに記載の凹凸検出センサ。 - 【請求項１０】 上記走査線が上記制御線を兼ねている
ことを特徴とする請求項７記載の凹凸検出センサ。 - 【請求項１１】 ダイオードを、このダイオードの一端
を上記感知電極と上記変換回路との接続点に、上記ダイ
オードの他端を上記走査線に、この走査線に走査信号が
印加されている時は上記ダイオードがオフとなる向き
に、接続したことを特徴とする請求項１乃至５のいずれ
かに記載の凹凸検出センサ。 - 【請求項１２】 トランジスタのゲート電極とドレイン
電極とを短絡して上記ダイオードを形成したことを特徴
とする請求項８または１１記載の凹凸検出センサ。 - 【請求項１３】 上記感知素子からのデータを処理する
信号処理回路を、上記感知素子と同一の基板に形成した
ことを特徴とする請求項１乃至１２のいずれかに記載の
凹凸検出センサ。 - 【請求項１４】 上記感知電極の形状を正方形または長
方形とし、アレイ状に配置された上記感知素子のピッチ
を50μm以下としたことを特徴とする請求項１乃至１３
のいずれかに記載の凹凸検出センサ。 - 【請求項１５】 上記縦Ｎ行×横Ｍ列のアレイにおい
て、Ｎ／Ｍが１以上の場合は行方向にアレイを走査し、
Ｎ／Ｍが１以下の場合は列方向にアレイを走査すること
を特徴とする請求項１乃至１４のいずれかに記載の凹凸
検出センサ。 - 【請求項１６】 上記感知電極上に誘電体を堆積させた
ことを特徴とする請求項１乃至１５のいずれかに記載の
凹凸検出センサ。 - 【請求項１７】 上記感知素子および信号処理回路から
なるセンサを誘電体基板上に形成したことを特徴とする
請求項１乃至１６のいずれかに記載の凹凸検出センサ。 - 【請求項１８】 上記感知電極を、変換回路および配線
とは別層に形成し、かつ物体に近い側に上記感知電極を
配置したことを特徴とする請求項１乃至１７のいずれか
に記載の凹凸検出センサ。 - 【請求項１９】 上記感知素子および信号処理回路から
なる凹凸検出センサを画像表示デバイスと同一の基板に
形成したことを特徴とする請求項１乃至１８のいずれか
に記載の凹凸検出装置。 - 【請求項２０】 少なくとも1人の識別された指紋を照
合させる指紋照合装置であって、請求項１乃至１８のい
ずれかに記載の凹凸検出センサを、指紋を検知するセン
サとして用いたことを特徴とする指紋照合装置。 - 【請求項２１】 請求項２０の指紋照合装置を備えたこ
とを特徴とする個人判別装置。 - 【請求項２２】 物体が凹凸検出センサにアクセスする
部分に、電源に接続された可動な導体を設けたことを特
徴とした凹凸検出装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11348786A JP2000346610A (ja) | 1999-03-31 | 1999-12-08 | 凹凸検出センサ、凹凸検出装置、指紋照合装置および個人判別装置 |
| TW089104691A TW469411B (en) | 1999-03-31 | 2000-03-15 | Unevenness detecting sensor, fingerprint ID system and personal ID system |
| KR1020000016399A KR100371115B1 (ko) | 1999-03-31 | 2000-03-30 | 요철 검출 센서, 지문 조합 장치 및 개인 판별 장치 |
| EP00106857A EP1041356A1 (en) | 1999-03-31 | 2000-03-30 | Uneveness detecting sensor, fingerprint ID system and personal ID system |
| CN00105331A CN1268719A (zh) | 1999-03-31 | 2000-03-31 | 凹凸检测传感器、指纹对照装置和个人判别装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11-90436 | 1999-03-31 | ||
| JP9043699 | 1999-03-31 | ||
| JP11348786A JP2000346610A (ja) | 1999-03-31 | 1999-12-08 | 凹凸検出センサ、凹凸検出装置、指紋照合装置および個人判別装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000346610A true JP2000346610A (ja) | 2000-12-15 |
Family
ID=26431918
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11348786A Pending JP2000346610A (ja) | 1999-03-31 | 1999-12-08 | 凹凸検出センサ、凹凸検出装置、指紋照合装置および個人判別装置 |
Country Status (5)
| Country | Link |
|---|---|
| EP (1) | EP1041356A1 (ja) |
| JP (1) | JP2000346610A (ja) |
| KR (1) | KR100371115B1 (ja) |
| CN (1) | CN1268719A (ja) |
| TW (1) | TW469411B (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003004697A (ja) * | 2000-12-22 | 2003-01-08 | Seiko Epson Corp | センサ・セル |
| US7053633B2 (en) | 2003-04-17 | 2006-05-30 | Seiko Epson Corporation | Capacitance detection device and drive method thereof, fingerprint sensor, and biometrics authentication device |
| US7078917B2 (en) | 2003-04-17 | 2006-07-18 | Seiko Epson Corporation | Electrostatic capacitance detecting device |
| US7116116B2 (en) | 2003-10-10 | 2006-10-03 | Seiko Epson Corporation | Capacitance detecting device |
| US7127089B2 (en) | 2002-03-04 | 2006-10-24 | Seiko Epson Corporation | Electrostatic capacitance detection device |
| US7208961B2 (en) | 2004-10-12 | 2007-04-24 | Seiko Epson Corporation | Electrostatic capacitance detection device |
| JP2010039659A (ja) * | 2008-08-04 | 2010-02-18 | Hitachi Displays Ltd | 光センサ装置および認証機能付き画像表示装置 |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003083426A1 (fr) * | 2002-03-29 | 2003-10-09 | Sanyo Electric Co., Ltd. | Capteur de pression |
| JP4366921B2 (ja) | 2002-07-12 | 2009-11-18 | セイコーエプソン株式会社 | 本人照合装置、カード型情報記録媒体及びそれを用いた情報処理システム |
| WO2005031636A1 (en) * | 2003-09-24 | 2005-04-07 | Authentec, Inc. | Finger biometric sensor with sensor electronics distributed over thin film and monocrystalline substrates and related methods |
| US7663380B2 (en) * | 2007-12-06 | 2010-02-16 | Himax Technologies Limited | Capacitive fingerprint sensor and the panel thereof |
| CN101520837B (zh) * | 2008-02-25 | 2010-12-08 | 奇景光电股份有限公司 | 电容式指纹感应器及其面板 |
| CN101526989B (zh) * | 2008-03-06 | 2011-02-09 | 奇景光电股份有限公司 | 电容式指纹感应器及其面板 |
| CN101526988B (zh) * | 2008-03-06 | 2011-05-04 | 奇景光电股份有限公司 | 电容式指纹感应器及其面板 |
| CN101546373B (zh) * | 2008-03-24 | 2011-06-01 | 奇景光电股份有限公司 | 电容式指纹感应器及其面板 |
| CN103529888A (zh) * | 2012-07-03 | 2014-01-22 | 成都市宏山科技有限公司 | 用于电子标签中高频接口的稳压器 |
| EP3022683B1 (en) * | 2013-07-16 | 2024-01-17 | The Regents of The University of California | Mut fingerprint identification system |
| FR3035724A1 (fr) | 2015-04-28 | 2016-11-04 | Commissariat Energie Atomique | Capteur comprenant des pixels a detection capacitive |
| JP6503275B2 (ja) * | 2015-10-09 | 2019-04-17 | 株式会社ジャパンディスプレイ | センサ及びセンサ付き表示装置 |
| CN105335715A (zh) * | 2015-10-28 | 2016-02-17 | 深圳市汇顶科技股份有限公司 | 指纹识别系统 |
| WO2018027599A1 (zh) * | 2016-08-09 | 2018-02-15 | 深圳信炜科技有限公司 | 生物信息传感装置和电子设备 |
| TWI711951B (zh) * | 2016-09-08 | 2020-12-01 | 仟融科技股份有限公司 | 觸控感測單元及具有該觸控感測單元的指紋觸控裝置 |
| CN109521593B (zh) * | 2018-12-25 | 2021-07-09 | 厦门天马微电子有限公司 | 显示面板和显示装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6049620A (en) * | 1995-12-15 | 2000-04-11 | Veridicom, Inc. | Capacitive fingerprint sensor with adjustable gain |
| GB9608747D0 (en) * | 1996-04-26 | 1996-07-03 | Philips Electronics Nv | Fingerprint sensing devices and systems incorporating such |
| GB9708559D0 (en) * | 1997-04-29 | 1997-06-18 | Philips Electronics Nv | Fingerprint sensing devices and systems incorporating such |
| US5940526A (en) * | 1997-05-16 | 1999-08-17 | Harris Corporation | Electric field fingerprint sensor having enhanced features and related methods |
-
1999
- 1999-12-08 JP JP11348786A patent/JP2000346610A/ja active Pending
-
2000
- 2000-03-15 TW TW089104691A patent/TW469411B/zh not_active IP Right Cessation
- 2000-03-30 EP EP00106857A patent/EP1041356A1/en not_active Withdrawn
- 2000-03-30 KR KR1020000016399A patent/KR100371115B1/ko not_active Expired - Fee Related
- 2000-03-31 CN CN00105331A patent/CN1268719A/zh active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003004697A (ja) * | 2000-12-22 | 2003-01-08 | Seiko Epson Corp | センサ・セル |
| US7127089B2 (en) | 2002-03-04 | 2006-10-24 | Seiko Epson Corporation | Electrostatic capacitance detection device |
| US7053633B2 (en) | 2003-04-17 | 2006-05-30 | Seiko Epson Corporation | Capacitance detection device and drive method thereof, fingerprint sensor, and biometrics authentication device |
| US7078917B2 (en) | 2003-04-17 | 2006-07-18 | Seiko Epson Corporation | Electrostatic capacitance detecting device |
| US7205778B2 (en) | 2003-04-17 | 2007-04-17 | Seiko Epson Corporation | Electrostatic capacitance detecting device |
| US7116116B2 (en) | 2003-10-10 | 2006-10-03 | Seiko Epson Corporation | Capacitance detecting device |
| US7208961B2 (en) | 2004-10-12 | 2007-04-24 | Seiko Epson Corporation | Electrostatic capacitance detection device |
| JP2010039659A (ja) * | 2008-08-04 | 2010-02-18 | Hitachi Displays Ltd | 光センサ装置および認証機能付き画像表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010006918A (ko) | 2001-01-26 |
| KR100371115B1 (ko) | 2003-02-05 |
| EP1041356A1 (en) | 2000-10-04 |
| TW469411B (en) | 2001-12-21 |
| CN1268719A (zh) | 2000-10-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000346610A (ja) | 凹凸検出センサ、凹凸検出装置、指紋照合装置および個人判別装置 | |
| US6483931B2 (en) | Electrostatic discharge protection of a capacitve type fingerprint sensing array | |
| JP4441927B2 (ja) | 静電容量検出装置 | |
| US6370965B1 (en) | Capacitive sensing array devices | |
| EP2728512B1 (en) | Capacitive imaging device with active pixels | |
| KR100550413B1 (ko) | 화상판독장치 및 그 구동방법 | |
| CN100498206C (zh) | 静电电容检测装置 | |
| JP2003207306A6 (ja) | 指紋センサー用容量性ピクセル | |
| JPH11508806A (ja) | 指紋検知装置及びこれを組み込んだシステム | |
| KR101596377B1 (ko) | 정전용량 지문센서 | |
| KR20110118358A (ko) | 정보인식 표시장치 | |
| US6357302B1 (en) | Capacitive sensing array device including electrostatic damage prevention means | |
| JP2006138675A (ja) | 静電容量検出装置 | |
| KR20110138210A (ko) | 능동 센서 어레이용 저 노이즈 판독 구조 | |
| JP2000279397A (ja) | 凹凸検出センサ、凹凸検出装置、指紋照合装置および個人判別装置 | |
| JP2001324303A (ja) | 表面形状認識装置 | |
| TW202441360A (zh) | 感測器及方法 | |
| JP2008228349A (ja) | 接触検知装置及びその検知方法 | |
| JP2003008826A (ja) | 読取装置 | |
| JP2006153470A (ja) | 静電容量検出装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20040629 |