JP2000340551A - Method for manufacturing semiconductor device - Google Patents
Method for manufacturing semiconductor deviceInfo
- Publication number
- JP2000340551A JP2000340551A JP2000078646A JP2000078646A JP2000340551A JP 2000340551 A JP2000340551 A JP 2000340551A JP 2000078646 A JP2000078646 A JP 2000078646A JP 2000078646 A JP2000078646 A JP 2000078646A JP 2000340551 A JP2000340551 A JP 2000340551A
- Authority
- JP
- Japan
- Prior art keywords
- etching
- film
- oxide film
- bsg
- doped oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は半導体装置の製造方
法に関するもので、特にトレンチの形成に関するもので
ある。[0001] 1. Field of the Invention [0002] The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a method for forming a trench.
【0002】[0002]
【従来の技術】半導体メモリ装置等で少ない面積で大き
な容量を得るためにトレンチキャパシタが使用され、こ
のために深いトレンチの形成が要求される。2. Description of the Related Art A trench capacitor is used in a semiconductor memory device or the like in order to obtain a large capacitance in a small area, and therefore a deep trench must be formed.
【0003】このような深いトレンチは通常エッチング
工程で形成されるが、このエッチングにおけるハードマ
スクとしては、従来TEOS(tetraethoxy
si1ane、Si(0C2H5)4)を低圧CVD
(LP−CVD)法で分解して得られるCVD SiO
2膜が多用されている。[0003] Such a deep trench is usually formed by an etching step, and a conventional TEOS (tetraethyloxy) is used as a hard mask in this etching.
low-pressure CVD si1ane, Si a (0C 2 H 5) 4)
CVD SiO obtained by decomposition by (LP-CVD) method
Two films are frequently used.
【0004】しかしながら、この膜ではトレンチ形成後
にドライエッチング等により剥離を行う場合、均一性良
く除去しにくいという問題がある。このため、CVD
SiO2膜の剥離のためのドライエッチングが行われた
後にシリコン酸化膜上に段差ができ、この段差が後工程
に影響を及ぼすという問題がある。また、TEOSの場
合、トレンチ形成のためのエッチングの後すぐにCVD
SiO2膜の剥離を行うことができないという問題も
ある。However, this film has a problem that it is difficult to remove the film with good uniformity when the film is peeled off by dry etching or the like after the trench is formed. For this reason, CVD
After the dry etching for removing the SiO 2 film is performed, a step is formed on the silicon oxide film, and there is a problem that the step affects a subsequent process. In the case of TEOS, CVD is performed immediately after etching for forming a trench.
There is also a problem that the SiO 2 film cannot be removed.
【0005】一方、このようなCVD−SiO2系絶縁
膜材料と同様に扱われてきた材料としてBSG,BPS
G,PSGなどのドープトオキサイドがある。これらB
SG、BPSG,PSGは例えばTEOS膜と比較して
ウエットエッチング時のエッチング速度が高く、ハード
マスクとして使用した場合、不要になった時点での剥離
が容易に出来るという利点がある。On the other hand, BSG as such materials that have been treated like CVD-SiO 2 based dielectric materials, BPS
There are doped oxides such as G and PSG. These B
SG, BPSG, and PSG have the advantage that the etching rate during wet etching is higher than that of a TEOS film, for example, and when used as a hard mask, they can be easily peeled off when they are no longer needed.
【0006】ドープトオキサイドとしてBSGを使用し
てトレンチを形成する場合の工程別断面図を図13に示
す。FIG. 13 is a sectional view showing a process in the case where a trench is formed by using BSG as a doped oxide.
【0007】まず、シリコン半導体基板11の上にBS
G膜12をCVD法等により形成する。さらにこのBS
G膜の上にレジスト13をスピンコート法等で塗布する
(図13(a))。First, a BS is placed on a silicon semiconductor substrate 11.
The G film 12 is formed by a CVD method or the like. Furthermore this BS
A resist 13 is applied on the G film by spin coating or the like (FIG. 13A).
【0008】次に、所望のパターンに対応する露光マス
クを用いて露光および現像を行い、レジスト13のパタ
ーニングを行う(図13(b))。Next, exposure and development are performed using an exposure mask corresponding to a desired pattern to pattern the resist 13 (FIG. 13B).
【0009】次に、このパターニングされたレジスト1
3’をエッチングマスクとしてBSG膜12をエッチン
グする(図13(c))。Next, the patterned resist 1
The BSG film 12 is etched using 3 'as an etching mask (FIG. 13C).
【0010】続いて、レジスト13’を剥離し、エッチ
ングされたBSG膜12’をハードマスクとしてシリコ
ン11をエッチングし、深いトレンチを形成する(図1
3(d))。Subsequently, the resist 13 'is stripped, and the silicon 11 is etched using the etched BSG film 12' as a hard mask to form a deep trench (FIG. 1).
3 (d)).
【0011】そして、トレンチ形成後BSG膜12’を
除去する。After the formation of the trench, the BSG film 12 'is removed.
【0012】[0012]
【発明が解決しようとする課題】しかしながら、BS
G,BPSG,PSG等のドープトオキサイドをハード
マスク材料として用いた場合、他のCVD Si02膜
をハードマスク材料として用いた場合と比較して、エッ
チング形状の変化を生じやすいという問題がある。SUMMARY OF THE INVENTION However, BS
When a doped oxide such as G, BPSG, PSG or the like is used as a hard mask material, there is a problem that a change in an etching shape is more likely to occur as compared with a case where another CVD SiO 2 film is used as a hard mask material.
【0013】これは、BSG,BPSG,PSGが水分
を吸収しやすい性質を持っているために、エッチング処
理を行った際、BSG,BPSG,PSG膜が含有する
水分が処理中にチャンバ雰囲気へと放出され、この影響
によってエッチング特性が変化するものと考えられてい
る。This is because BSG, BPSG, and PSG have a property of easily absorbing moisture, so that when the etching process is performed, the moisture contained in the BSG, BPSG, and PSG films enters the chamber atmosphere during the process. It is considered that the etching characteristics are changed by this effect.
【0014】このBSG,BPSG,PSGの吸湿量
は、サンプルの放置雰囲気によっても左右されるため、
放置状態の違い等により処理特性が微妙に変化してばら
つくことは避けられない。The amount of moisture absorbed by the BSG, BPSG, and PSG depends on the atmosphere in which the sample is left.
It is unavoidable that the processing characteristics are delicately changed and varied due to a difference in the state of being left.
【0015】このため、BSG、BPSG、PSG膜を
用いた場合には、Si02膜の場合に対してエッチング
条件を変更せざるを得ないという問題がある。[0015] Therefore, in the case of using BSG, BPSG, the PSG film has a problem that changes forced the etching conditions for the case of Si0 2 film.
【0016】本発明は、このような問題を解決するため
になされたものであり、BSG,BPSG,PSG等の
ドープトオキサイド膜本来の特性を損なうことなく、エ
ッチング処理時の特性の向上を図ることが可能な半導体
装置の製造方法を提供することを日的とする。The present invention has been made to solve such a problem, and aims to improve the characteristics at the time of an etching process without impairing the intrinsic characteristics of a doped oxide film such as BSG, BPSG, and PSG. It is an object of the present invention to provide a method for manufacturing a semiconductor device capable of performing such a method.
【0017】[0017]
【課題を解決するための手段】本発明にかかる半導体装
置の製造方法は、エッチング対象のシリコン基板上にハ
ードマスク材料としてドープトオキサイド膜を形成する
工程と、前記ドープトオキサイド膜の上にレジストを塗
布する工程と、前記レジストのパターニングを行い、こ
のパターニングされたレジストをエッチングマスクとし
て前記ドープトオキサイド膜をエッチングしてパターニ
ングされたハードマスクを得る工程と、前記レジストを
剥離する工程と、ベーク処理を行って前記ドープトオキ
サイド膜に含まれる水分を除去する工程と、前記パター
ニングされたハードマスクを用いて前記基板をエッチン
グし、凹部を形成する工程と、を含むことを特徴とする
ものである。A method of manufacturing a semiconductor device according to the present invention comprises the steps of forming a doped oxide film as a hard mask material on a silicon substrate to be etched, and forming a resist on the doped oxide film. Applying a resist, patterning the resist, etching the doped oxide film using the patterned resist as an etching mask to obtain a patterned hard mask, removing the resist, and baking. Performing a treatment to remove moisture contained in the doped oxide film; and etching the substrate using the patterned hard mask to form a concave portion. is there.
【0018】また、本発明にかかる他の半導体装置の製
造方法は、エッチング対象のシリコン基板上にハードマ
スク材料としてドープトオキサイド膜を形成する工程
と、前記ドープトオキサイド層の上に保護キャップ層を
形成する工程と、前記保護キャップ層の上にレジストを
塗布する工程と、前記レジストのパターニングを行い、
このパターニングされたレジストをエッチングマスクと
して前記保護キャップ層および前記ドープトオキサイド
膜をエッチングしてパターニングされたハードマスクを
得る工程と、前記レジストを剥離する工程と、ベーク処
理を行って前記ドープトオキサイド膜に含まれる水分を
除去する工程と、前記パターニングされたハードマスク
を用いて前記基板をエッチングし、凹部を形成する工程
と、を含むことを特徴とするものである。According to another aspect of the present invention, there is provided a method of manufacturing a semiconductor device, comprising: forming a doped oxide film as a hard mask material on a silicon substrate to be etched; and forming a protective cap layer on the doped oxide layer. Forming a, a step of applying a resist on the protective cap layer, patterning the resist,
Using the patterned resist as an etching mask, etching the protective cap layer and the doped oxide film to obtain a patterned hard mask; removing the resist; and performing a bake process to perform the doped oxide. A step of removing moisture contained in the film; and a step of etching the substrate using the patterned hard mask to form a concave portion.
【0019】このように、本発明によれば、ドープトオ
キサイド膜のパターニング後にベーク処理を行っている
ので、吸湿性の高いドープトオキサイド膜から水分が除
去され、エッチング時の特性劣化を招かない。As described above, according to the present invention, since the baking treatment is performed after the patterning of the doped oxide film, the moisture is removed from the highly hygroscopic doped oxide film, and the characteristics do not deteriorate during etching. .
【0020】[0020]
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を詳細に説明する。Embodiments of the present invention will be described below in detail with reference to the drawings.
【0021】図1は本発明による深いトレンチを形成す
る処理プロセスを示す工程別断面図である。FIG. 1 is a sectional view showing steps of a process for forming a deep trench according to the present invention.
【0022】ここで使用するサンプルは、シリコン基板
1上に熱酸化膜(8nm)、SiN膜(200nm)、
BSG(700nm)を成膜したものである。ただし、
図1においては熱酸化膜およびSiN膜については省略
してある。The samples used here are a thermal oxide film (8 nm), a SiN film (200 nm) on a silicon substrate 1,
BSG (700 nm) is formed. However,
In FIG. 1, the thermal oxide film and the SiN film are omitted.
【0023】まず、シリコン半導体基板1を酸化雰囲気
中で熱酸化を行うことにより、その表面に熱酸化膜を8
nmの厚さで形成する。シリコン窒化膜を200nmの
厚さで形成する。続いてその上にBSG膜2をCVD法
等により形成する。さらにこのBSG膜の上にレジスト
3をスピンコート法等で塗布する(図1(a))。First, the silicon semiconductor substrate 1 is thermally oxidized in an oxidizing atmosphere to form a thermal oxide film on the surface thereof.
It is formed with a thickness of nm. A silicon nitride film is formed with a thickness of 200 nm. Subsequently, a BSG film 2 is formed thereon by a CVD method or the like. Further, a resist 3 is applied on the BSG film by spin coating or the like (FIG. 1A).
【0024】次に、所望のパターンに対応する露光マス
クを用いて露光および現像を行い、レジストのパターニ
ングを行う(図1(b))。Next, exposure and development are performed using an exposure mask corresponding to a desired pattern to pattern the resist (FIG. 1B).
【0025】次に、このパターニングされたレジスト
3’をエッチングマスクとしてBSG膜2をエッチング
し、ハードマスクとしてのパターンを得る(図1
(c))。Next, the BSG film 2 is etched using the patterned resist 3 'as an etching mask to obtain a pattern as a hard mask (FIG. 1).
(C)).
【0026】続いて、レジストを剥離し、さらに、パタ
ーニングされたBSG膜2’のべ一ク処理を行う(図1
(d))。このべ一ク処理としては、O2ガスを流量3
00sccm、圧力30Paで流し、ウェーハを載置す
るプレートの温度を250℃として、300secの処
理を行った。このべ一ク処理により、BSG膜2’に含
まれる水分4が除去される。Subsequently, the resist is stripped, and a baking process is performed on the patterned BSG film 2 '(FIG. 1).
(D)). As this baking treatment, O 2 gas is supplied at a flow rate of 3
The flow was performed at a flow rate of 00 sccm and a pressure of 30 Pa, the temperature of the plate on which the wafer was placed was set to 250 ° C., and the processing was performed for 300 seconds. By this baking process, the water 4 contained in the BSG film 2 'is removed.
【0027】そして、べ一キングが終了したBSG膜
2’をハードマスクとしてシリコン基板1をエッチング
し、深いトレンチを形成する(図1(e))。このBS
G膜はトレンチ形成後に除去される。Then, the silicon substrate 1 is etched using the BSG film 2 'after the baking as a hard mask to form a deep trench (FIG. 1E). This BS
The G film is removed after the formation of the trench.
【0028】このように、BSG膜のエッチング後にべ
一ク処理を行うことが本発明の特徴である。As described above, it is a feature of the present invention that the baking treatment is performed after the etching of the BSG film.
【0029】このベーク温度は次のようにして求められ
た。This baking temperature was determined as follows.
【0030】図2の上のグラフはベークなしの場合、図
2の下のグラフはN2ガスを流した雰囲気中で、250
℃、5分間のベーク処理をBSG膜に対して行った場合
の双方において温度を上昇させたときの脱離ガスの分析
結果を示すグラフである。ここで着目したガスはm/z
=18である水である。In the case without the upper graph of baking 2, in an atmosphere lower graph of Figure 2 is flushed with N 2 gas, 250
It is a graph which shows the analysis result of the desorbed gas at the time of raising temperature both in the case where baking processing was performed on the BSG film at 5 degreeC for 5 minutes. The gas of interest here is m / z
= 18.
【0031】このグラフから、ベークを行うことによ
り、特に100〜300℃の温度範囲では水分の放出量
が効果的に抑制され、300〜550℃の温度範囲でも
軽減されていることがわかる。From this graph, it can be seen that by performing the baking, the amount of released water is effectively suppressed particularly in the temperature range of 100 to 300 ° C., and is reduced even in the temperature range of 300 to 550 ° C.
【0032】このように、BSGからの水分放出は10
0〜550℃の範囲にあり、したがって、BSGのベー
クについてはこの温度範囲のうち、各材料の酸化を招か
ず、BSGの劣化を招かず、かつエッチング時の温度よ
りも高いという条件を満足しつつできるだけ高い温度で
行うことが効果的であることがわかる。Thus, the water release from BSG is 10
Therefore, the baking of BSG satisfies the conditions of not causing oxidation of each material, not deteriorating BSG, and being higher than the temperature at the time of etching. It can be seen that it is effective to perform the process at as high a temperature as possible.
【0033】次に本発明を適用した効果について説明す
る。Next, effects of the present invention will be described.
【0034】図4〜図8はBSG膜のエッチング後にべ
一ク処理を行ったものと行わなかったものについて、実
験を行った結果を示すグラフである。各グラフでは、各
項日について、エッチング時のマスク材料がBSGの場
合とTEOSの場合とについて比較してある。以下に述
べるように、本発明を適用することによりエッチング特
性の著しい向上が見られた。なお、各図において、ウェ
ーハ中心(センタ)、ウェーハのエッジから10mmの
位置、25mmの位置でデータをとってある。FIGS. 4 to 8 are graphs showing the results of experiments performed on the BSG film after etching and after the BSG film was etched. In each graph, for each item date, the case where the mask material at the time of etching is BSG and the case where TEOS is used are compared. As described below, a remarkable improvement in etching characteristics was observed by applying the present invention. In each drawing, data is taken at the center of the wafer, at a position 10 mm from the edge of the wafer, and at a position 25 mm from the edge of the wafer.
【0035】図3は図4〜図8で使用される各寸法項日
の内容を説明する図である。図3(a)に示すようにト
レンチエッチング前にシリコン基板1上にハードマスク
としてのパターニングされたBSG膜2’が形成された
状態でエッチングを行い、図3(b)のようなトレンチ
5を得たものにつき諸元を定義している。FIG. 3 is a diagram for explaining the contents of each dimension item date used in FIGS. As shown in FIG. 3A, etching is performed in a state where a patterned BSG film 2 'as a hard mask is formed on the silicon substrate 1 before the trench etching, and the trench 5 as shown in FIG. The specifications are defined for the obtained items.
【0036】すなわち、図4に示すDT深さとはシリコ
ン基板とBSGとの界面からトレンチの底面までの距
離、図5に示すDT底径とはトレンチの底面から0.5
μm上の位置での直径、図6に示す選択比とはマスク材
料(BSGもしくはTEOS)に対するSiのエッチン
グ速度の比、図7に示す上部テーパはトレンチ上部での
スロープ角度、図8に示す下部テーパはトレンチ下部で
のスロープ角度である。That is, the DT depth shown in FIG. 4 is the distance from the interface between the silicon substrate and the BSG to the bottom of the trench, and the DT bottom diameter shown in FIG.
The diameter at μm, the selectivity shown in FIG. 6 is the ratio of the etching rate of Si to the mask material (BSG or TEOS), the upper taper shown in FIG. 7 is the slope angle at the top of the trench, and the lower taper shown in FIG. The taper is the slope angle at the bottom of the trench.
【0037】これらのグラフより、TEOS膜でべ一ク
を行った場合とベ一クを行わなかった場合とではエッチ
ング特性に差がないのに対し、BSG膜ではべ一クを行
った場合と行わなかったものではエッチング特性が異な
り、べ一クを行った場合にはTEOS膜と同等の特性を
示しているのに対し、べ一クを行わなかった場合にはい
くつかの項日で劣化があることがわかる。From these graphs, it is found that there is no difference in the etching characteristics between the case where the TEOS film is subjected to the baking and the case where the baking is not carried out. The etching characteristics differed when not performed, and when the baking was performed, the characteristics were equivalent to those of the TEOS film. On the other hand, when the baking was not performed, the characteristics deteriorated in several days. It turns out that there is.
【0038】すなわち、DT底径(図5)、選択比(図
6)および下部テーパ角(図8)を示したグラフにおい
て、BSGでべ一クなしの場合のみ、小さい値になって
いる。これらの原因は次のように考えられる。エッチン
グ時にはマスク材料であるBSG膜も若干ながら削られ
るが、この時、削られたBSG膜から、BSG中に含ま
れる水分がチャンバ雰囲気へと放出される。That is, in the graph showing the DT bottom diameter (FIG. 5), the selectivity (FIG. 6), and the lower taper angle (FIG. 8), the value is small only when there is no backing with BSG. These causes are considered as follows. At the time of etching, the BSG film, which is a mask material, is slightly removed. At this time, moisture contained in the BSG is released from the BSG film into the chamber atmosphere.
【0039】また、ウェーハが放電にさらされることに
よってウェーハ表面温度が150℃程度にまで上昇する
ために、これによってもBSG膜中の水分がチャンバ雰
囲気へと放出される。Further, since the wafer surface temperature rises to about 150 ° C. by exposing the wafer to electric discharge, the water in the BSG film is also released to the chamber atmosphere.
【0040】このようにして水分がチャンバ雰囲気へと
放出されることで、水の分子からの酸素の供給がなされ
るようになる。従って、BSG膜から水分が放出される
ことは、エッチングガスに酸素を添加した場合と同様の
影響を与える結果となる。As the water is released into the chamber atmosphere in this manner, oxygen is supplied from the water molecules. Therefore, the release of moisture from the BSG film has the same effect as when oxygen is added to the etching gas.
【0041】トレンチのエッチング形状のテーパ角度制
御は、通常添加する酸素の量を増減して調節する。これ
は、テーパ形状が形成されるメカニズムに起因してい
る。すなわち、エッチング時に反応生成物として主にS
iBr4が生じる。この時、酸素を添加すると、反応生
成物として発生したSiBr4と酸素が結合し、SiB
rxOy(x、yは任意の数)を形成する。SiBrx
OyはSiBrよりも蒸気圧が低いため、エッチング中
にウェーハ表面に堆積する。この結果、トレンチ側壁へ
と堆積物が堆積して行き、エッチング形状にテーパがつ
く。The control of the taper angle of the etching shape of the trench is usually controlled by increasing or decreasing the amount of oxygen to be added. This is due to the mechanism by which the tapered shape is formed. That is, S is mainly used as a reaction product during etching.
iBr 4 results. At this time, when oxygen is added, SiBr 4 generated as a reaction product is combined with oxygen to form SiB 4.
r x O y (x and y are arbitrary numbers). SiBr x
O y is lower vapor pressure than SiBr, it is deposited on the wafer surface during etching. As a result, the deposit is deposited on the trench side walls, and the etched shape is tapered.
【0042】ここで、エッチング時に添加する酸素の量
を増加させてやると、SiBr4が酸素と結合する割合
も増加し、SiBrxOyの量が増加する。この結果、
エッチング中のトレンチ側壁への堆積も増加し、よりテ
ーパ角の寝た形状となる。[0042] Here, when'll increase the amount of oxygen added during the etching, also increases the rate of SiBr 4 is bonded to oxygen, the amount of SiBr x O y increases. As a result,
Deposition on the trench sidewall during etching also increases, resulting in a more tapered angled shape.
【0043】以上のような理由で、エッチングガスに酸
素を添加した場合、添加する酸素の量を増加させるほど
テーパ角が緩やかになる形状となる。For the above reasons, when oxygen is added to the etching gas, the shape becomes such that the taper angle becomes gentler as the amount of oxygen added increases.
【0044】次に、水分(H2O)を添加した場合を考
える。この場合、水分には酸素原子が含まれており、S
iBr4が存在すると、酸素を添加した場合と同様に、
SiBr4が酸化されてSiBrxOyを発生させる。Next, the case where water (H 2 O) is added will be considered. In this case, the water contains oxygen atoms and S
When iBr 4 is present, as in the case where oxygen is added,
SiBr 4 is oxidized to generate SiBr x O y .
【0045】この結果、水分を添加した場合には、酸素
を添加した場合と同様の効果を発生し、エッチング形状
として、より角度の緩やかなエッチング形状となる。As a result, when water is added, the same effect as in the case where oxygen is added is produced, and the etching shape becomes a more gentle etching shape.
【0046】BSGに対してベークを行わなかった場合
には、BSG中に比較的多量の水分が存在するため、前
述のとおりエッチング処理中のウェーハ温度の上昇や、
BSG自身がエッチングされた時に内部に含まれる水分
がエッチングに伴って放出されることになる。この結
果、エッチングガス雰囲気中の水分濃度が相対的に上昇
し、酸素もしくは水を添加したのと同様の効果が生じて
しまう。このようにして、エッチング形状はテーパを有
する形状となり、トレンチ底での径が小さくなるのであ
る。When baking was not performed on the BSG, a relatively large amount of water was present in the BSG.
When the BSG itself is etched, the moisture contained therein is released with the etching. As a result, the water concentration in the etching gas atmosphere is relatively increased, and the same effect as when oxygen or water is added occurs. In this manner, the etched shape has a tapered shape, and the diameter at the trench bottom is reduced.
【0047】これまでの説明ではBSGからの水分の放
出により多量のSiBrxOyが発生し、堆積量が多く
なるため、エッチング形状がテーパを有する形状となる
ことを説明した。In the above description, it has been explained that a large amount of SiBr x O y is generated due to the release of moisture from BSG, and the amount of deposition increases, so that the etched shape has a tapered shape.
【0048】以下の説明は、このエッチング形状がテー
パを有する形状となり、トレンチ底で細くなった形状に
ついてさらにエッチングを進めた場合について述べる。
この場合にはこれまでとは異なる現象が生ずる。In the following description, a case will be described in which the etched shape has a tapered shape, and etching is further performed on a thinned shape at the trench bottom.
In this case, a different phenomenon occurs.
【0049】すなわち、エッチング反応はトレンチ底で
生じるが、トレンチ底の径が細く小さくなった場合には
反応面積が減少する。したがって、エッチング反応によ
って発生するSiBr4の量はトレンチ径が大きかった
場合と比較して減少してしまう。That is, although the etching reaction occurs at the bottom of the trench, the reaction area decreases when the diameter of the bottom of the trench becomes small and small. Therefore, the amount of SiBr 4 generated by the etching reaction decreases as compared with the case where the trench diameter is large.
【0050】この段階では、SiBrxOyのもととな
るSiBr4自体の量が減少してしまうため、堆積物の
量が減少する効果が生ずる。ウェーハ表面への堆積は、
マスク材料であるBSGがエッチングされて崩れていく
のを抑制する効果も併せ持っていたのであるが、堆積が
減少することでこの効果が薄れ、結果としてマスク材料
であるBSGの崩れ量が増加する結果となる。[0050] At this stage, the amount of SiBr 4 itself to be under SiBr x O y is reduced, the effect of the amount of deposits is reduced occurs. Deposition on the wafer surface
It also had the effect of preventing the mask material BSG from being etched and collapsing, but this effect was weakened by the decrease in deposition, resulting in an increase in the amount of collapse of the mask material BSG. Becomes
【0051】今回の実験結果ではトレンチエッチングを
最後まで行った時に、エッチング初期には水分の増加に
よって堆積が増加してテーパ形状となる効果が現れ、エ
ッチングの後半では反応生成物の発生量が減少してしま
ったたために堆積が減少し、結果としてマスクのBSG
の崩れ量が増加した効果が現れている。According to the results of this experiment, when trench etching is performed to the end, the effect of increasing the deposition due to an increase in moisture and forming a tapered shape appears at the beginning of the etching, and the amount of reaction products generated decreases in the latter half of the etching. Has reduced the deposition and consequently the BSG of the mask
The effect of increasing the amount of collapse has appeared.
【0052】他のエッチング特性であるトレンチ深さ
(図4)および上部テーパ(図7)に関しては、BSG
を用いた場合でも、べ一クを施した場合には、TEOS
を用いた場合のエッチング特性と何等差が見られないこ
とがわかる。なお、トレンチ形成後のNH4F+HF+
H20処理によるBSG膜のエッチング速度は、べ一ク
を行わなかった場合と同等の速いエッチング速度が維持
されていることが確認されている。この点、TEOSで
はトレンチ形成後の剥離が困難であるという問題がある
ことは前述したとおりである。For the other etching characteristics, trench depth (FIG. 4) and upper taper (FIG. 7), BSG
Even when using, the TEOS
It can be seen that there is no difference between the etching characteristics and the etching characteristics in the case of using. Note that NH 4 F + HF +
The etching rate of the BSG film by H 2 0 processing, be higher etch rates of comparable if not subjected to base one click is maintained has been confirmed. In this regard, as described above, TEOS has a problem that peeling after formation of the trench is difficult.
【0053】このように、BSG膜にべ一ク処理を行う
ことにより、べ一ク処理を行わなかった場合に対して、
エッチング特性の向上が得られると共に、BSG膜の特
徴である薬液処理時の高いエッチング速度を維持できる
ことが確認された。As described above, by performing the baking process on the BSG film, the case where the baking process is not performed is improved.
It has been confirmed that the etching characteristics can be improved and a high etching rate at the time of chemical treatment, which is a feature of the BSG film, can be maintained.
【0054】なお、比較例としてのTEOS膜の場合に
は、べ一ク有無の違いによるエッチング特性の差は見ら
れないことから、BSG膜であるが故にエッチング特性
変化が生じている。このことは、即ち、先に述べたBS
G膜が吸湿しやすい特性を持っているために生じるもの
であることを証明している。In the case of the TEOS film as a comparative example, since there is no difference in the etching characteristics due to the difference in the presence or absence of the base, the etching characteristics change because of the BSG film. This means that the above-mentioned BS
This proves that the G film is generated due to the property of easily absorbing moisture.
【0055】上述した実施例ではハードマスク材料とし
てBSG膜の場合について説明したが、BSGと同様に
吸湿性の高いドープトオキサイドであるBPSG,PS
Gの場合についても、べ一クの効果が見られることが確
認されている。これは、BPSG,PSGに関しても、
BSGと同様に吸湿性が高いことが原因であると考えら
れる。In the above-mentioned embodiment, the case where the BSG film is used as the hard mask material has been described, but BPSG and PS which are doped oxides having high hygroscopicity like BSG are used.
In the case of G, it has been confirmed that the effect of the background is observed. This also applies to BPSG and PSG.
This is considered to be due to high hygroscopicity as in BSG.
【0056】また、本発明のべ一クの効果は、BSGが
吸湿した水分を脱離させてやることが日的であるので、
BSG膜のべ一クを行ってからエッチング処理を行うま
での時間が重要である。ある実験では、べ一ク後13日
以内の処理であればエッチング特性に影響を与えないと
いう結果も得られているが、このべ一ク後の放置時間に
関しては、BSGの膜質などによって吸湿性が大きく変
化することが考えられるため、一義的にべ一ク後の放置
時間を決定することはできない。環境条件や膜質を確認
して実験を行って許容放置時間を求める必要がある。Further, the effect of the present invention is that it is daily to desorb moisture absorbed by BSG.
The time from the backing of the BSG film to the etching is important. In one experiment, it was found that the etching characteristics were not affected if the treatment was performed within 13 days after the baking. Since it is conceivable that the temperature changes greatly, it is not possible to uniquely determine the leaving time after the baking. It is necessary to confirm the environmental conditions and film quality and to conduct an experiment to determine the allowable leaving time.
【0057】以上の実施の形態では深いトレンチを形成
する場合を取り上げたが、本発明は、BSG,BPS
G,PSG等の加工を含む他の工程にも適用可能であ
る。In the above embodiment, the case where a deep trench is formed has been described.
The present invention can be applied to other processes including processing such as G and PSG.
【0058】また、例えば、浅いトレンチのエッチング
の際のハードマスク材料としてBSGを用いる場合など
にも適用可能である。Further, for example, the present invention can be applied to a case where BSG is used as a hard mask material at the time of etching a shallow trench.
【0059】図9(a)〜(c)および図10(a)
(b)は浅いトレンチによる素子分離を形成する場合の
工程を示す工程別断面図である。FIGS. 9A to 9C and FIG. 10A
4B is a sectional view illustrating a step in a case where element isolation is performed using a shallow trench; FIG.
【0060】まずシリコン基板21の表面を酸化雰囲気
中で酸化させて6nm厚の熱酸化膜22を形成し、その
上にシリコン窒化膜23を150nm、BSG膜24を
500nm、ノンドープのTEOS膜25を20nmの
厚さで積層成膜し、その上にレジスト26を塗布し(図
9(a))、塗布されたレジスト26をパターニングす
る(図9(b))。このパターニングされたレジスト
26’をマスクとしてノンドープTEOS膜25、BS
G膜24、シリコン窒化膜23、熱酸化膜22のエッチ
ングを行う(図9(c))。その後、酸素雰囲気中で放
電によりウェーハ表面のレジストを剥離して図10
(a)の状態を得る。このパターニングされたノンドー
プTEOS膜25’、BSG膜24’をマスクとしてシ
リコン基板のエッチングを行い、浅いトレンチ26形成
する(図10(b))。First, the surface of the silicon substrate 21 is oxidized in an oxidizing atmosphere to form a 6-nm-thick thermal oxide film 22, on which a silicon nitride film 23, a BSG film 24, and a non-doped TEOS film 25 are deposited. A laminated film having a thickness of 20 nm is formed, a resist 26 is applied thereon (FIG. 9A), and the applied resist 26 is patterned (FIG. 9B). This patterned resist
Non-doped TEOS film 25, BS using 26 'as a mask
The G film 24, the silicon nitride film 23, and the thermal oxide film 22 are etched (FIG. 9C). Thereafter, the resist on the wafer surface was peeled off by discharging in an oxygen atmosphere, and FIG.
The state of (a) is obtained. Using the patterned non-doped TEOS film 25 'and BSG film 24' as a mask, the silicon substrate is etched to form a shallow trench 26 (FIG. 10B).
【0061】図11は浅いトレンチ形成のためのシリコ
ンエッチング前にBSGのベークを行ったものと行わな
かったものについてSTIのテーパ角を比較した結果を
示すグラフである。FIG. 11 is a graph showing the result of comparing the STI taper angle between the case where BSG was baked before the silicon etching for forming a shallow trench and the case where BSG was not baked.
【0062】なお、シリコンのエッチングはCl2/O
2ガスを用いて行った。エッチングの条件は圧力40m
Torr、RFパワー500W、ガス流量Cl2=10
0sccm、O2=20sccmであった。The etching of silicon is performed by Cl 2 / O
This was performed using two gases. Etching condition is pressure 40m
Torr, RF power 500 W, gas flow rate Cl 2 = 10
0 sccm and O 2 = 20 sccm.
【0063】図11から明らかなように、シリコンエッ
チング後にベークを行ったものはテーパ角が86°であ
るのに対し、ベークを行わなかったものはテーパ角が8
2°程度となっている。As is clear from FIG. 11, the tape baked after silicon etching has a taper angle of 86 °, while the tape baked without silicon has a taper angle of 8 °.
It is about 2 °.
【0064】これはエッチング時にエッチング反応の反
応生成物として発生したSiCl4がOと結合して蒸気
圧の低いSiClxOyとなり、これが堆積してエッチ
ング形状にテーパを形成するのに対し、ベークを行わな
かった場合にはBSG中の水分がシリコンのエッチング
中に発生し、余分な酸素を供給したのと同等な効果を奏
したために、よりテーパ角が急峻となったのである。[0064] This low SiCl x O y next reaction SiCl 4 generated as a product of binding to the vapor pressure and O of etching reaction in the etching, contrast is deposited to form the tapered etching shape, baked If the process was not performed, moisture in the BSG was generated during the etching of the silicon, and the same effect as when excess oxygen was supplied was obtained, so that the taper angle became steeper.
【0065】なお、本実施の形態の場合には、BSGの
表面にノンドープのTEOSを成膜している点で第1の
実施の形態とは異なる。しかしながら、BSG加工の後
にはBSG面が露出しており、この部分のBSGが吸湿
する。The present embodiment is different from the first embodiment in that a non-doped TEOS is formed on the surface of BSG. However, after the BSG processing, the BSG surface is exposed, and the BSG in this portion absorbs moisture.
【0066】これにより、BSGに対してベークを行っ
た場合には、BSG中の水分が除去されるが、ベークを
行わなかった場合にはBSG中の水分が残ったままでの
エッチングとなるために、エッチング特性に影響を及ぼ
したものと考えられる。Thus, when baking is performed on the BSG, the water in the BSG is removed, but when the baking is not performed, the etching is performed while the water in the BSG remains. It is considered that the etching characteristics were affected.
【0067】このように、たとえBSG表面に他の膜が
存在した場合でも、BSG面が露出する工程を含む場合
には、BSGのベークの効果を得ることが可能である。As described above, even if another film is present on the BSG surface, if the step of exposing the BSG surface is included, it is possible to obtain the effect of baking the BSG.
【0068】一般に、吸湿を防ぐ日的でBSG,BPS
G,PSG膜の表面に薄いノンドープのCVD SiO
2膜などの薄膜を堆積させておくことも行われるが、加
工等によって表面、もしくは断面にBSG,BPSG,
PSGが露出する場合には、その部分から吸湿が生じ、
やはりエッチング特性が変化するため、べ一クを行うこ
とでエッチング特性が向上する。In general, BSG, BPS to prevent moisture absorption
Thin non-doped CVD SiO on the surface of G, PSG film
It is also possible to deposit a thin film such as two films, but the surface or cross section is processed by BSG, BPSG,
When PSG is exposed, moisture absorption occurs from that part,
Since the etching characteristics also change, performing the baking improves the etching characteristics.
【0069】次に、層間絶縁膜の一部としてBPSGを
用いた場合について説明する。Next, a case where BPSG is used as a part of the interlayer insulating film will be described.
【0070】図12(a)(b)はこのような実施の形
態を示す工程別断面図であって、まず、シリコン基板3
1の上にBPSG膜32およびTEOS膜33を順次積
層成膜し、コンタクトホールに対応したパターンを形成
したレジスト(図示せず)を用いてTEOSおよびBP
SG膜のエッチングを行うと、BPSG膜32の側面が
露出した状態となる(図12(a))。この状態で25
0℃の温度でBPSG膜のベーク処理を行い、その後コ
ンタクトホール内にコンタクト配線材料となる金属であ
るタングステン34を埋め込むことにより(図12
(b))の状態となる。FIGS. 12 (a) and 12 (b) are cross-sectional views showing steps in such an embodiment.
1, a BPSG film 32 and a TEOS film 33 are sequentially laminated, and TEOS and BP are formed using a resist (not shown) in which a pattern corresponding to a contact hole is formed.
When the SG film is etched, the side surface of the BPSG film 32 is exposed (FIG. 12A). 25 in this state
A baking process is performed on the BPSG film at a temperature of 0 ° C., and then tungsten 34 which is a metal to be a contact wiring material is buried in the contact hole (FIG.
(B)).
【0071】このようにして作成したコンタクト配線の
信頼性を評価した結果、配線材料の埋込前にベークを行
った場合には行わなかった場合に比べ配線の信頼性が向
上していることが確認できた。As a result of evaluating the reliability of the contact wiring formed as described above, it was found that the reliability of the wiring was improved when baking was performed before embedding the wiring material as compared with the case where the baking was not performed. It could be confirmed.
【0072】これは、ベークを行わなかった場合にはB
PSG中に含まれる水分が徐々に拡散し、配線材料であ
るタングステンと反応してタングステンオキサイドを生
じたために、埋め込んだタングステンが配線材料として
機能しなくなったものと考えられる。This is because when baking is not performed, B
It is considered that the buried tungsten did not function as a wiring material because the water contained in the PSG gradually diffused and reacted with tungsten as a wiring material to generate tungsten oxide.
【0073】一方、配線材料の埋込前にベーク処理を行
った場合には、BPSG中の水分が除去されているため
に、その後の試験においてもBPSG中からの水分の拡
散がなく、これによって配線の信頼性が維持されたもの
と考えられる。On the other hand, when the baking treatment is performed before the wiring material is embedded, since the moisture in the BPSG has been removed, there is no diffusion of the moisture from the BPSG even in the subsequent test. It is considered that the reliability of the wiring was maintained.
【0074】以上のように、表面に他の膜が成膜されて
いるがBSG,BPSG,PSGの露出が生じる場合、
露出がない場合においても、吸湿を防止する日的でBS
G,BPSG,PSG表面に堆積した薄膜の効果が不十
分であった場合もあり得ることから、本発明であるべ一
ク処理が効果を奏する。As described above, when another film is formed on the surface but BSG, BPSG, and PSG are exposed,
Even if there is no exposure, it can be used to prevent moisture absorption.
Since the effect of the thin film deposited on the surface of G, BPSG, or PSG may be insufficient, the baking treatment of the present invention is effective.
【0075】また、べ一クの条件は、上記実施の形態に
示した条件だけでなく、他のガス、混合ガス、処理温
度、処理時間、処理圧力など、本発明の主旨を外れない
範囲で変更可能である。The conditions of the base are not limited to the conditions described in the above embodiment, but may be other gases, mixed gas, processing temperature, processing time, processing pressure, etc. within a range not departing from the gist of the present invention. Can be changed.
【0076】以上のように、本発明によれば、エッチン
グ等処理前のBSG,BPSG,PSG膜に対してべ一
ク処理を行うことにより、吸湿によるエッチング時の形
状変化を抑制することができる。As described above, according to the present invention, by performing the baking process on the BSG, BPSG, and PSG films before the processing such as the etching, it is possible to suppress the shape change at the time of etching due to moisture absorption. .
【図1】本発明による半導体装置の製造方法の実施の一
形態を示す工程別断面図である。FIG. 1 is a cross-sectional view illustrating a method of manufacturing a semiconductor device according to an embodiment of the present invention.
【図2】本発明の特徴をなすベーク温度の選択を示すグ
ラフである。FIG. 2 is a graph showing the selection of a bake temperature that characterizes the present invention.
【図3】本発明の適用の効果を確認する項目であるエッ
チング後の形状を示す断面図である。FIG. 3 is a cross-sectional view showing a shape after etching, which is an item for confirming the effect of applying the present invention.
【図4】トレンチ深さについてべ一クの影響を示すグラ
フである。FIG. 4 is a graph showing the effect of backing on trench depth.
【図5】トレンチの底径についてべ一クの影響を示すグ
ラフである。FIG. 5 is a graph showing the effect of backing on the bottom diameter of a trench.
【図6】マスク材料に対するシリコンのエッチング速度
の比である選択比についてべークの影響を示すグラフで
ある。FIG. 6 is a graph showing the effect of baking on the selectivity, which is the ratio of the etching rate of silicon to the mask material.
【図7】トレンチの上部テーパについてべークの影響を
示すグラフである。FIG. 7 is a graph showing the effect of bake on the upper taper of the trench.
【図8】トレンチの下部テーパについてべークの影響を
示すグラフである。FIG. 8 is a graph showing the effect of bake on the lower taper of the trench.
【図9】浅いトレンチによる素子分離を形成する場合の
工程の前半部を示す工程別断面図である。FIG. 9 is a sectional view showing the first half of the step of forming an element isolation by a shallow trench.
【図10】浅いトレンチによる素子分離を形成する場合
の工程の後半部を示す工程別断面図である。FIG. 10 is a sectional view showing the latter half of the step of forming element isolation by a shallow trench.
【図11】浅いトレンチ形成のためのシリコンエッチン
グ前にBSGのベークを行ったものと行わなかったもの
についてSTIのテーパ角を比較した結果を示すグラフ
である。FIG. 11 is a graph showing the result of comparing the STI taper angle between the case where BSG was baked before silicon etching for forming a shallow trench and the case where BSG was not baked.
【図12】層間絶縁膜の一部としてBPSGを用いた場
合の工程別断面図である。FIG. 12 is a cross-sectional view for each process in the case where BPSG is used as a part of an interlayer insulating film.
【図13】従来のBSG膜をハードマスクとしてトレン
チを形成する工程を示す工程別断面図である。FIG. 13 is a cross-sectional view showing a step of forming a trench using a conventional BSG film as a hard mask.
【符号の説明】 1,11,21、31 シリコン基板 2,12,24 BSG膜 3,13 レジスト 4 水分 5 トレンチ 22 熱酸化膜 23 シリコン窒化膜 25,33 TEOS膜 26 浅いトレンチ 32 BPSG膜[Description of Signs] 1, 11, 21, 31 Silicon substrate 2, 12, 24 BSG film 3, 13 Resist 4 Moisture 5 Trench 22 Thermal oxide film 23 Silicon nitride film 25, 33 TEOS film 26 Shallow trench 32 BPSG film
Claims (11)
マスク材料としてドープトオキサイド膜を形成する工程
と、 前記ドープトオキサイド膜の上にレジストを塗布する工
程と、 前記レジストのパターニングを行い、このパターニング
されたレジストをエッチングマスクとして前記ドープト
オキサイド膜をエッチングしてパターニングされたハー
ドマスクを得る工程と、 前記レジストを剥離する工程と、 ベーク処理を行って前記ドープトオキサイド膜に含まれ
る水分を除去する工程と、 前記パターニングされたハードマスクを用いて前記基板
をエッチングし、凹部を形成する工程と、 を含む半導体装置の製造方法。A step of forming a doped oxide film as a hard mask material on a silicon substrate to be etched; a step of applying a resist on the doped oxide film; and a step of patterning the resist. Using the exposed resist as an etching mask, etching the doped oxide film to obtain a patterned hard mask; removing the resist; and performing bake treatment to remove moisture contained in the doped oxide film. And forming a concave portion by etching the substrate using the patterned hard mask.
マスク材料としてドープトオキサイド膜を形成する工程
と、 前記ドープトオキサイド層の上に保護キャップ層を形成
する工程と、 前記保護キャップ層の上にレジストを塗布する工程と、 前記レジストのパターニングを行い、このパターニング
されたレジストをエッチングマスクとして前記保護キャ
ップ層および前記ドープトオキサイド膜をエッチングし
てパターニングされたハードマスクを得る工程と、 前記レジストを剥離する工程と、 ベーク処理を行って前記ドープトオキサイド膜に含まれ
る水分を除去する工程と、 前記パターニングされたハードマスクを用いて前記基板
をエッチングし、凹部を形成する工程と、 を含む半導体装置の製造方法。2. A step of forming a doped oxide film as a hard mask material on a silicon substrate to be etched; a step of forming a protective cap layer on the doped oxide layer; Applying a resist, patterning the resist, etching the protective cap layer and the doped oxide film using the patterned resist as an etching mask to obtain a patterned hard mask, A step of removing the moisture contained in the doped oxide film by performing a baking process; and a step of forming a recess by etching the substrate using the patterned hard mask. Device manufacturing method.
層であることを特徴とする請求項2に記載の半導体装置
の製造方法。3. The method according to claim 1, wherein said protective cap layer is non-doped TEOS.
3. The method according to claim 2, wherein the semiconductor device is a layer.
る請求項1または2に記載の半導体装置の製造方法。4. The method according to claim 1, wherein the recess is a trench.
PSGであることを特徴とする請求項1または2に記載
の半導体装置の製造方法。5. The doped oxide is BSG or B
3. The method according to claim 1, wherein the semiconductor device is a PSG.
ことを特徴とする請求項1または2に記載の製造方法。6. The method according to claim 1, wherein the baking process is performed in an oxygen atmosphere.
すドープトオキサイド膜を形成する工程と、 前記ドープトオキサイド膜の上に層間絶縁膜の第2層を
なすシリコン酸化膜を形成する工程と、 前記ドープトオキサイド層および前記シリコン酸化膜を
パターニングして前記シリコン基板が露出するようにコ
ンタクトホールを形成する工程と、 ベーク処理を行って前記コンタクトホール内に露出した
前記ドープトオキサイド膜に含まれる水分を除去する工
程と、 コンタクトホール内にコンタクト材料を埋め込む工程
と、 を備えた半導体装置の製造方法。7. A step of forming a doped oxide film as a first layer of an interlayer insulating film on a silicon substrate, and forming a silicon oxide film as a second layer of an interlayer insulating film on the doped oxide film. Performing a step of patterning the doped oxide layer and the silicon oxide film to form a contact hole so that the silicon substrate is exposed; and performing a bake treatment to expose the doped oxide in the contact hole. A method for manufacturing a semiconductor device, comprising: a step of removing moisture contained in a film; and a step of embedding a contact material in a contact hole.
ることを特徴とする請求項7に記載の半導体装置の製造
方法。8. The method according to claim 7, wherein the doped oxide film is BPSG.
て得られるものであることを特徴とする請求項7に記載
の半導体装置の製造方法。9. The method according to claim 7, wherein said silicon oxide film is obtained by thermally decomposing TEOS.
ることを特徴とする請求項7に記載の製造方法。10. The method according to claim 7, wherein said baking treatment is performed in an oxygen atmosphere.
が埋め込まれることを特徴とする請求項7に記載の製造
方法。11. The method according to claim 7, wherein tungsten is buried as said contact material.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000078646A JP3629179B2 (en) | 1999-03-19 | 2000-03-21 | Manufacturing method of semiconductor device |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7683499 | 1999-03-19 | ||
| JP11-76834 | 1999-03-19 | ||
| JP2000078646A JP3629179B2 (en) | 1999-03-19 | 2000-03-21 | Manufacturing method of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000340551A true JP2000340551A (en) | 2000-12-08 |
| JP3629179B2 JP3629179B2 (en) | 2005-03-16 |
Family
ID=26417950
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000078646A Expired - Fee Related JP3629179B2 (en) | 1999-03-19 | 2000-03-21 | Manufacturing method of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3629179B2 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008117867A (en) * | 2006-11-01 | 2008-05-22 | Tokyo Electron Ltd | Substrate processing method and substrate processing system |
| US8206605B2 (en) | 2006-11-01 | 2012-06-26 | Tokyo Electron Limited | Substrate processing method and substrate processing system |
| CN103155716A (en) * | 2010-10-15 | 2013-06-12 | 应用材料公司 | Method and apparatus for reducing particle defects in a plasma etch chamber |
-
2000
- 2000-03-21 JP JP2000078646A patent/JP3629179B2/en not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008117867A (en) * | 2006-11-01 | 2008-05-22 | Tokyo Electron Ltd | Substrate processing method and substrate processing system |
| US8206605B2 (en) | 2006-11-01 | 2012-06-26 | Tokyo Electron Limited | Substrate processing method and substrate processing system |
| CN103155716A (en) * | 2010-10-15 | 2013-06-12 | 应用材料公司 | Method and apparatus for reducing particle defects in a plasma etch chamber |
| CN107968032A (en) * | 2010-10-15 | 2018-04-27 | 应用材料公司 | To reduce the method and apparatus of the particle defects in plasma etch chamber |
| KR101855911B1 (en) * | 2010-10-15 | 2018-05-09 | 어플라이드 머티어리얼스, 인코포레이티드 | Method and apparatus for reducing particle defects in plasma etch chambers |
| US10658161B2 (en) | 2010-10-15 | 2020-05-19 | Applied Materials, Inc. | Method and apparatus for reducing particle defects in plasma etch chambers |
| US11488812B2 (en) | 2010-10-15 | 2022-11-01 | Applied Materials, Inc. | Method and apparatus for reducing particle defects in plasma etch chambers |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3629179B2 (en) | 2005-03-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5665635A (en) | Method for forming field oxide film in semiconductor device | |
| US6465352B1 (en) | Method for removing dry-etching residue in a semiconductor device fabricating process | |
| US5552346A (en) | Planarization and etch back process for semiconductor layers | |
| JP2994616B2 (en) | Underlayer surface modification method and semiconductor device manufacturing method | |
| JPH0793283B2 (en) | Method of manufacturing integrated circuit | |
| US6972255B2 (en) | Semiconductor device having an organic anti-reflective coating (ARC) and method therefor | |
| US5750403A (en) | Method of forming multi-layer wiring utilizing hydrogen silsesquioxane resin | |
| US5950104A (en) | Contact process using Y-contact etching | |
| US6753133B2 (en) | Method and manufacturing a semiconductor device having a ruthenium or a ruthenium oxide | |
| US7892969B2 (en) | Method of manufacturing semiconductor device | |
| US6303466B1 (en) | Method of manufacturing a semiconductor device | |
| US6194286B1 (en) | Method of etching thermally grown oxide substantially selectively relative to deposited oxide | |
| US20030232503A1 (en) | Method for manufacturing semiconductor device | |
| JP2000340551A (en) | Method for manufacturing semiconductor device | |
| JP3742243B2 (en) | Dry etching method and semiconductor device manufacturing method | |
| US20010051408A1 (en) | Method for providing improved step coverage of deep trenches and use thereof | |
| US20060292883A1 (en) | Etching of silicon nitride with improved nitride-to-oxide selectivity utilizing halogen bromide/chlorine plasma | |
| US5977608A (en) | Modified poly-buffered isolation | |
| US7375027B2 (en) | Method of providing contact via to a surface | |
| US7135407B2 (en) | Method of manufacturing a semiconductor device | |
| US6281143B1 (en) | Method of forming borderless contact | |
| US6881678B2 (en) | Method for forming a dual damascene structure in a semiconductor device | |
| JP3865323B2 (en) | Etching method and semiconductor device manufacturing method | |
| JPH11204500A (en) | Manufacture of semiconductor device | |
| KR100505059B1 (en) | Method of removing oxide film in salicide process |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040325 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040618 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040810 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041203 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041210 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071217 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081217 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091217 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091217 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101217 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111217 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121217 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121217 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131217 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |