JP2000232100A - 半導体装置とその製法 - Google Patents
半導体装置とその製法Info
- Publication number
- JP2000232100A JP2000232100A JP11034075A JP3407599A JP2000232100A JP 2000232100 A JP2000232100 A JP 2000232100A JP 11034075 A JP11034075 A JP 11034075A JP 3407599 A JP3407599 A JP 3407599A JP 2000232100 A JP2000232100 A JP 2000232100A
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon oxide
- oxide film
- silicon nitride
- nitride film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H10W72/536—
-
- H10W72/90—
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【課題】表面保護膜としての窒化シリコン膜の下に水素
シルセスキオキサン樹脂膜をセラミック化した酸化シリ
コン膜を形成した半導体装置において、窒化シリコン膜
のはがれ耐性を向上させる。 【解決手段】半導体基板１０の表面に絶縁膜１２，１６
等を介して配線層２０ａ〜２０ｃ等を形成した後、基板
上面に水素シルセスキオキサン樹脂膜を回転塗布して熱
処理することによりセラミック状の酸化シリコン膜３２
を形成する。膜３２は、誘電率が低いので、配線間容量
の低減に役立つ。膜３２の上にプラズマＣＶＤ法により
酸化シリコン膜３３を形成した後、膜３３の上にプラズ
マＣＶＤ法により窒化シリコン膜３４を形成する。膜３
３は、膜３２，３４のいずれに対しても実用上十分な密
着性を有する。
シルセスキオキサン樹脂膜をセラミック化した酸化シリ
コン膜を形成した半導体装置において、窒化シリコン膜
のはがれ耐性を向上させる。 【解決手段】半導体基板１０の表面に絶縁膜１２，１６
等を介して配線層２０ａ〜２０ｃ等を形成した後、基板
上面に水素シルセスキオキサン樹脂膜を回転塗布して熱
処理することによりセラミック状の酸化シリコン膜３２
を形成する。膜３２は、誘電率が低いので、配線間容量
の低減に役立つ。膜３２の上にプラズマＣＶＤ法により
酸化シリコン膜３３を形成した後、膜３３の上にプラズ
マＣＶＤ法により窒化シリコン膜３４を形成する。膜３
３は、膜３２，３４のいずれに対しても実用上十分な密
着性を有する。
Description
【０００１】
【発明の属する技術分野】この発明は、ＬＳＩ等の半導
体装置とその製法に関し、特に表面保護膜（パッシベー
ション膜）としての窒化シリコン膜の下に水素シルセス
キオキサン樹脂膜をセラミック化した酸化シリコン膜を
形成した半導体装置において、酸化シリコン膜と窒化シ
リコン膜との間に密着性酸化シリコン膜を介在配置した
ことにより窒化シリコン膜のはがれ耐性を向上させたも
のである。
体装置とその製法に関し、特に表面保護膜（パッシベー
ション膜）としての窒化シリコン膜の下に水素シルセス
キオキサン樹脂膜をセラミック化した酸化シリコン膜を
形成した半導体装置において、酸化シリコン膜と窒化シ
リコン膜との間に密着性酸化シリコン膜を介在配置した
ことにより窒化シリコン膜のはがれ耐性を向上させたも
のである。
【０００２】
【従来の技術】従来、表面保護膜として窒化シリコン膜
を有する半導体装置としては、窒化シリコン膜の下地膜
として塗布絶縁膜を用いることにより平坦化を図ったも
のが知られている（例えば、特開昭６３−２４４６２８
号公報、特開平３−２０３３２８号公報、特開平９−２
０５１４２号公報等参照）。
を有する半導体装置としては、窒化シリコン膜の下地膜
として塗布絶縁膜を用いることにより平坦化を図ったも
のが知られている（例えば、特開昭６３−２４４６２８
号公報、特開平３−２０３３２８号公報、特開平９−２
０５１４２号公報等参照）。
【０００３】また、窒化シリコン膜の下地膜としてポリ
イミド膜等の低誘電率材料膜を用いることにより配線間
容量を低減することも知られている（例えば、特開昭６
３−２４４６２８号公報参照）。
イミド膜等の低誘電率材料膜を用いることにより配線間
容量を低減することも知られている（例えば、特開昭６
３−２４４６２８号公報参照）。
【０００４】
【発明が解決しようとする課題】先に引用した特開平９
−２０５１４２号公報に示される半導体装置にあって
は、窒化シリコン膜の下地膜として水素シルセスキオキ
サン樹脂膜をセラミック化した酸化シリコン膜を用いて
いる。水素シルセスキオキサン樹脂膜は、回転塗布法に
より塗布された後、熱処理によりセラック状の酸化シリ
コン膜に変換される。従って、窒化シリコン膜は、平坦
性良好な酸化シリコン膜の上に形成されるので、被覆性
が向上し、耐湿性が改善される。また、水素シルセスキ
オキサン樹脂膜をセラミック化した酸化シリコン膜の誘
電率は、３前後であり、プラズマＣＶＤ（化学気相堆
積）法で形成した窒化シリコン膜の誘電率（約７．５）
に比べて小さいので、配線間容量が低減され、回路の高
速化及び動作マージンの拡大が可能となる。
−２０５１４２号公報に示される半導体装置にあって
は、窒化シリコン膜の下地膜として水素シルセスキオキ
サン樹脂膜をセラミック化した酸化シリコン膜を用いて
いる。水素シルセスキオキサン樹脂膜は、回転塗布法に
より塗布された後、熱処理によりセラック状の酸化シリ
コン膜に変換される。従って、窒化シリコン膜は、平坦
性良好な酸化シリコン膜の上に形成されるので、被覆性
が向上し、耐湿性が改善される。また、水素シルセスキ
オキサン樹脂膜をセラミック化した酸化シリコン膜の誘
電率は、３前後であり、プラズマＣＶＤ（化学気相堆
積）法で形成した窒化シリコン膜の誘電率（約７．５）
に比べて小さいので、配線間容量が低減され、回路の高
速化及び動作マージンの拡大が可能となる。
【０００５】しかしながら、このような半導体装置を温
度サイクル試験にかけたところ、窒化シリコン膜につい
て実用上十分なはがれ耐性が得られないことが判明し
た。すなわち、窒化シリコン膜と下地膜としての酸化シ
リコン膜との密着性が十分でなく、窒化シリコン膜のは
がれにより信頼性の低下を招くおそれがあることがわか
った。
度サイクル試験にかけたところ、窒化シリコン膜につい
て実用上十分なはがれ耐性が得られないことが判明し
た。すなわち、窒化シリコン膜と下地膜としての酸化シ
リコン膜との密着性が十分でなく、窒化シリコン膜のは
がれにより信頼性の低下を招くおそれがあることがわか
った。
【０００６】この発明の目的は、表面保護膜としての窒
化シリコン膜の下に水素シルセスキオキサン樹脂膜をセ
ラミック化した酸化シリコン膜を形成した半導体装置に
おいて、窒化シリコン膜のはがれ耐性を向上させること
にある。
化シリコン膜の下に水素シルセスキオキサン樹脂膜をセ
ラミック化した酸化シリコン膜を形成した半導体装置に
おいて、窒化シリコン膜のはがれ耐性を向上させること
にある。
【０００７】
【課題を解決するための手段】この発明に係る半導体装
置は、半導体基板を覆う絶縁膜の上に複数の配線層を形
成すると共に該複数の配線層を覆って水素シルセスキオ
キサン樹脂膜をセラミック化した酸化シリコン膜を形成
し、該酸化シリコン膜を覆って表面保護膜としての窒化
シリコン膜を形成した半導体装置において、前記酸化シ
リコン膜及び前記窒化シリコン膜のいずれに対しても密
着性を有する密着性酸化シリコン膜を前記酸化シリコン
膜と前記窒化シリコン膜との間に介在配置したことを特
徴とするものである。
置は、半導体基板を覆う絶縁膜の上に複数の配線層を形
成すると共に該複数の配線層を覆って水素シルセスキオ
キサン樹脂膜をセラミック化した酸化シリコン膜を形成
し、該酸化シリコン膜を覆って表面保護膜としての窒化
シリコン膜を形成した半導体装置において、前記酸化シ
リコン膜及び前記窒化シリコン膜のいずれに対しても密
着性を有する密着性酸化シリコン膜を前記酸化シリコン
膜と前記窒化シリコン膜との間に介在配置したことを特
徴とするものである。
【０００８】この発明の構成によれば、酸化シリコン膜
及び窒化シリコン膜のいずれに対しても密着性を有する
密着性酸化シリコン膜を酸化シリコン膜と窒化シリコン
膜との間に介在配置したので、酸化シリコン膜と密着性
酸化シリコン膜との密着性が良好になると共に密着性酸
化シリコン膜と窒化シリコン膜との密着性が良好とな
り、窒化シリコン膜のはがれ耐性が向上する。
及び窒化シリコン膜のいずれに対しても密着性を有する
密着性酸化シリコン膜を酸化シリコン膜と窒化シリコン
膜との間に介在配置したので、酸化シリコン膜と密着性
酸化シリコン膜との密着性が良好になると共に密着性酸
化シリコン膜と窒化シリコン膜との密着性が良好とな
り、窒化シリコン膜のはがれ耐性が向上する。
【０００９】この発明において、密着性酸化シリコン膜
及び窒化シリコン膜は、いずれもプラズマＣＶＤ法によ
り形成するのが好ましい。プラズマＣＶＤ法により形成
した酸化シリコン膜は、水素シルセスキオキサン樹脂膜
をセラミック化した酸化シリコン膜と、プラズマＣＶＤ
法により形成した窒化シリコン膜とのいずれに対しても
実用上十分な密着性を有することが確認されている。
及び窒化シリコン膜は、いずれもプラズマＣＶＤ法によ
り形成するのが好ましい。プラズマＣＶＤ法により形成
した酸化シリコン膜は、水素シルセスキオキサン樹脂膜
をセラミック化した酸化シリコン膜と、プラズマＣＶＤ
法により形成した窒化シリコン膜とのいずれに対しても
実用上十分な密着性を有することが確認されている。
【００１０】
【発明の実施の形態】図１〜６は、この発明の一実施形
態に係る半導体装置の製法を示すもので、各々の図に対
応する工程（１）〜（６）を順次に説明する。
態に係る半導体装置の製法を示すもので、各々の図に対
応する工程（１）〜（６）を順次に説明する。
【００１１】（１）図１は、半導体基板１０の表面に形
成される複数のチップ領域のうちの１つのチップ領域Ｃ
Ｐにおいてスクライブ領域ＳＢの近傍の配線形成状態を
示すものであり、Ｌは、領域ＣＰ，ＳＢ間の境界を示
す。チップ領域ＣＰの表面には、基板１０を構成するシ
リコンを選択酸化するなどしてフィールド絶縁膜１２を
形成する。絶縁膜１２の素子孔（図示せず）には、トラ
ンジスタ等の回路素子を周知の方法により形成する。
成される複数のチップ領域のうちの１つのチップ領域Ｃ
Ｐにおいてスクライブ領域ＳＢの近傍の配線形成状態を
示すものであり、Ｌは、領域ＣＰ，ＳＢ間の境界を示
す。チップ領域ＣＰの表面には、基板１０を構成するシ
リコンを選択酸化するなどしてフィールド絶縁膜１２を
形成する。絶縁膜１２の素子孔（図示せず）には、トラ
ンジスタ等の回路素子を周知の方法により形成する。
【００１２】絶縁膜１２の上には、ポリサイド（ポリシ
リコン上にシリサイドを積層したもの）等の１層目の配
線層を形成する。１４は、これらの配線層のうちの１つ
の配線層である。
リコン上にシリサイドを積層したもの）等の１層目の配
線層を形成する。１４は、これらの配線層のうちの１つ
の配線層である。
【００１３】絶縁膜１２の上には、図示しないトランジ
スタ等の回路素子及び１４等の１層目配線層を覆ってＢ
ＰＳＧ（ボロン・リン・ケイ酸ガラス）等の層間絶縁膜
１６を形成する。絶縁膜１６には、１４等の１層目配線
層との接続を可能にする接続孔と、スクライブ領域ＳＢ
を露呈するスクライブ孔とを周知のホトリソグラフィ及
び選択エッチング処理により形成する。
スタ等の回路素子及び１４等の１層目配線層を覆ってＢ
ＰＳＧ（ボロン・リン・ケイ酸ガラス）等の層間絶縁膜
１６を形成する。絶縁膜１６には、１４等の１層目配線
層との接続を可能にする接続孔と、スクライブ領域ＳＢ
を露呈するスクライブ孔とを周知のホトリソグラフィ及
び選択エッチング処理により形成する。
【００１４】基板上面にＡｌ合金等の配線材を被着して
その被着層をホトリソグラフィ及び選択エッチング処理
によりパターニングすることにより絶縁膜１６の上に１
８，２０ａ〜２０ｃ，２２Ａ等の２層目配線層と、２２
等の端子電極層（ボンディングパッド）とを形成する。
１４等の１層目配線層及び１８，２０ａ〜２０ｃ等の２
層目配線層により前述したトランジスタ等の回路素子を
相互接続することによりチップ領域ＣＰ内の集積回路が
構成される。端子電極層２２は、配線層２２Ａ，１４，
１８を介してチップ領域ＣＰ内の回路に接続される。配
線層２０ａ〜２０ｃは、配線層１４の上方を配線層１４
に交差して延長する配線層である。
その被着層をホトリソグラフィ及び選択エッチング処理
によりパターニングすることにより絶縁膜１６の上に１
８，２０ａ〜２０ｃ，２２Ａ等の２層目配線層と、２２
等の端子電極層（ボンディングパッド）とを形成する。
１４等の１層目配線層及び１８，２０ａ〜２０ｃ等の２
層目配線層により前述したトランジスタ等の回路素子を
相互接続することによりチップ領域ＣＰ内の集積回路が
構成される。端子電極層２２は、配線層２２Ａ，１４，
１８を介してチップ領域ＣＰ内の回路に接続される。配
線層２０ａ〜２０ｃは、配線層１４の上方を配線層１４
に交差して延長する配線層である。
【００１５】（２）絶縁膜１６の上に１８，２０ａ〜２
０ｃ，２２Ａ等の２層目の配線層及び２２等の端子電極
層を覆って水素シルセスキオキサン樹脂膜をセラミック
状にした酸化シリコン膜３２を形成する。このために
は、まず、水素シルセスキオキサン樹脂膜をＭＩＢＫ
（メチル・イソブチル・ケトン）で溶解した溶液を回転
塗布法により基板上面に塗布して平坦状に樹脂膜を形成
する。そして、樹脂膜に不活性ガス雰囲気中で熱処理を
施すことにより樹脂膜をプレセラミック状の酸化シリコ
ン膜にする。プレセラミック状の酸化シリコンは、セラ
ミック状の酸化シリコンの前駆体であり、セラミック状
の酸化シリコンよりも架橋が進行しておらず、しかも有
機溶剤に対して不溶なものである。この後、プレセラミ
ック状の酸化シリコン膜に酸化性雰囲気（例えばＯ２ガ
スを含むか又はＯ２ガス及び不活性ガスを含むもの）中
で熱処理を施すことによりプレセラミック状の酸化シリ
コン膜をセラミック状の酸化シリコン膜３２にする。こ
のような方法によれば、１μｍ程度の厚い酸化シリコン
膜をクラックなしに形成できる。酸化シリコン膜３２と
しては、３００〜６００ｎｍ（例えば５００ｎｍ）の厚
さのものを形成すればよい。
０ｃ，２２Ａ等の２層目の配線層及び２２等の端子電極
層を覆って水素シルセスキオキサン樹脂膜をセラミック
状にした酸化シリコン膜３２を形成する。このために
は、まず、水素シルセスキオキサン樹脂膜をＭＩＢＫ
（メチル・イソブチル・ケトン）で溶解した溶液を回転
塗布法により基板上面に塗布して平坦状に樹脂膜を形成
する。そして、樹脂膜に不活性ガス雰囲気中で熱処理を
施すことにより樹脂膜をプレセラミック状の酸化シリコ
ン膜にする。プレセラミック状の酸化シリコンは、セラ
ミック状の酸化シリコンの前駆体であり、セラミック状
の酸化シリコンよりも架橋が進行しておらず、しかも有
機溶剤に対して不溶なものである。この後、プレセラミ
ック状の酸化シリコン膜に酸化性雰囲気（例えばＯ２ガ
スを含むか又はＯ２ガス及び不活性ガスを含むもの）中
で熱処理を施すことによりプレセラミック状の酸化シリ
コン膜をセラミック状の酸化シリコン膜３２にする。こ
のような方法によれば、１μｍ程度の厚い酸化シリコン
膜をクラックなしに形成できる。酸化シリコン膜３２と
しては、３００〜６００ｎｍ（例えば５００ｎｍ）の厚
さのものを形成すればよい。
【００１６】（３）酸化シリコン膜３２を覆ってプラズ
マＣＶＤ法により酸化シリコン膜３３を形成する。酸化
シリコン膜３３は、酸化シリコン膜３２に対して実用上
十分な密着性を有する。プラズマＣＶＤ法により酸化シ
リコン膜３３を形成する場合、一例として、 基板温度：４００℃ 原料ガス：ＳｉＨ４（２４０ｓｃｃｍ）＋Ｎ２Ｏ（５０
００ｓｃｃｍ）＋Ｎ２（２８００ｓｃｃｍ） 反応室内圧力：２．２Ｔｏｒｒ とし、酸化シリコン膜３３の厚さは、５０ｎｍとするこ
とができる。
マＣＶＤ法により酸化シリコン膜３３を形成する。酸化
シリコン膜３３は、酸化シリコン膜３２に対して実用上
十分な密着性を有する。プラズマＣＶＤ法により酸化シ
リコン膜３３を形成する場合、一例として、 基板温度：４００℃ 原料ガス：ＳｉＨ４（２４０ｓｃｃｍ）＋Ｎ２Ｏ（５０
００ｓｃｃｍ）＋Ｎ２（２８００ｓｃｃｍ） 反応室内圧力：２．２Ｔｏｒｒ とし、酸化シリコン膜３３の厚さは、５０ｎｍとするこ
とができる。
【００１７】（４）酸化シリコン膜３３を覆ってプラズ
マＣＶＤ法により窒化シリコン膜膜３４を形成する。窒
化シリコン膜３４は、表面保護膜として役立つものであ
り、下地膜としての酸化シリコン膜３３に対して実用上
十分な密着性を有する。プラズマＣＶＤ法により窒化シ
リコン膜３４を形成する場合、成膜条件は、一例とし
て、 基板温度：４００℃ 原料ガス：ＳｉＨ４，ＮＨ３，Ｎ２ 反応室内圧力：２．５Ｔｏｒｒ とし、窒化シリコン膜３４の厚さは、５００ｎｍとする
ことができる。
マＣＶＤ法により窒化シリコン膜膜３４を形成する。窒
化シリコン膜３４は、表面保護膜として役立つものであ
り、下地膜としての酸化シリコン膜３３に対して実用上
十分な密着性を有する。プラズマＣＶＤ法により窒化シ
リコン膜３４を形成する場合、成膜条件は、一例とし
て、 基板温度：４００℃ 原料ガス：ＳｉＨ４，ＮＨ３，Ｎ２ 反応室内圧力：２．５Ｔｏｒｒ とし、窒化シリコン膜３４の厚さは、５００ｎｍとする
ことができる。
【００１８】（５）窒化シリコン膜３４の上に周知のホ
トリソグラフィ処理によりボンディング孔に対応する孔
３６ａとスクライブ孔に対応する孔とを有するレジスト
層３６を形成する。
トリソグラフィ処理によりボンディング孔に対応する孔
３６ａとスクライブ孔に対応する孔とを有するレジスト
層３６を形成する。
【００１９】（６）レジスト層３６をマスクとする選択
的ドライエッチング処理により膜３２，３３，３４の積
層にボンディング孔３４ａとスクライブ領域ＳＢを露呈
するスクライブ孔とを形成する。そして、レジスト層３
６を除去する。
的ドライエッチング処理により膜３２，３３，３４の積
層にボンディング孔３４ａとスクライブ領域ＳＢを露呈
するスクライブ孔とを形成する。そして、レジスト層３
６を除去する。
【００２０】この後は、スクライブ領域ＳＢに沿って基
板１０をスクライビングすることによりチップ領域ＣＰ
に相当するＬＳＩチップが得られる。ＬＳＩチップに
は、ボンディングワイヤ３８をボンディングしたり、樹
脂封止を施したりすることができる。
板１０をスクライビングすることによりチップ領域ＣＰ
に相当するＬＳＩチップが得られる。ＬＳＩチップに
は、ボンディングワイヤ３８をボンディングしたり、樹
脂封止を施したりすることができる。
【００２１】図６の半導体装置によれば、酸化シリコン
膜３２と酸化シリコン膜３３との密着性及び酸化シリコ
ン膜３３と窒化シリコン膜３４との密着性がいずれも実
用上十分であるので、窒化シリコン膜３４のはがれ耐性
が向上し、温度サイクル試験でも満足な結果が得られ
た。また、酸化シリコン膜３２により平坦性を向上させ
た面に窒化シリコン膜３４を形成するので、窒化シリコ
ン膜３４の被覆性が良好であり、耐湿性が改善される。
さらに、配線層１８，２０ａ〜２０ｃ等を覆う酸化シリ
コン膜３２の誘電率が３程度で低いので、配線間容量が
低減され、回路の高速化及び動作マージンの拡大が可能
となる。
膜３２と酸化シリコン膜３３との密着性及び酸化シリコ
ン膜３３と窒化シリコン膜３４との密着性がいずれも実
用上十分であるので、窒化シリコン膜３４のはがれ耐性
が向上し、温度サイクル試験でも満足な結果が得られ
た。また、酸化シリコン膜３２により平坦性を向上させ
た面に窒化シリコン膜３４を形成するので、窒化シリコ
ン膜３４の被覆性が良好であり、耐湿性が改善される。
さらに、配線層１８，２０ａ〜２０ｃ等を覆う酸化シリ
コン膜３２の誘電率が３程度で低いので、配線間容量が
低減され、回路の高速化及び動作マージンの拡大が可能
となる。
【００２２】
【発明の効果】以上のように、この発明によれば、水素
シルセスキオキサン樹脂膜をセラミック化した酸化シリ
コン膜と窒化シリコン膜との間に密着性酸化シリコン膜
を介在配置する構成にしたので、窒化シリコン膜のはが
れ耐性が向上し、高信頼の半導体装置を実現できる効果
が得られる。また、この発明の構成では、窒化シリコン
膜の被覆性向上により耐湿性が改善される効果及び配線
間容量の低減により回路の高速化及び動作マージンの拡
大が可能になる効果は、従来通り維持される。
シルセスキオキサン樹脂膜をセラミック化した酸化シリ
コン膜と窒化シリコン膜との間に密着性酸化シリコン膜
を介在配置する構成にしたので、窒化シリコン膜のはが
れ耐性が向上し、高信頼の半導体装置を実現できる効果
が得られる。また、この発明の構成では、窒化シリコン
膜の被覆性向上により耐湿性が改善される効果及び配線
間容量の低減により回路の高速化及び動作マージンの拡
大が可能になる効果は、従来通り維持される。
【００２３】その上、密着性酸化シリコン膜及び窒化シ
リコン膜をいずれもプラズマＣＶＤ法で形成するように
したので、実用上十分な密着性が得られる効果もある。
リコン膜をいずれもプラズマＣＶＤ法で形成するように
したので、実用上十分な密着性が得られる効果もある。
【図１】 この発明の一実施形態に係る半導体装置の製
法における配線形成工程を示す基板断面図である。
法における配線形成工程を示す基板断面図である。
【図２】 図１の工程に続く第１の酸化シリコン膜形成
工程を示す基板断面図である。
工程を示す基板断面図である。
【図３】 図２の工程に続く第２の酸化シリコン膜形成
工程を示す基板断面図である。
工程を示す基板断面図である。
【図４】 図３の工程に続く窒化シリコン膜形成工程を
示す基板断面図である。
示す基板断面図である。
【図５】 図４の工程に続くレジスト層形成工程を示す
基板断面図である。
基板断面図である。
【図６】 図５の工程に続く選択エッチング工程を示す
基板断面図である。
基板断面図である。
１０：半導体基板、１２，１６：絶縁膜、１４，１８，
２０ａ〜２０ｃ，２２Ａ：配線層、２２：端子電極層、
３２，３３：酸化シリコン膜、３４：窒化シリコン膜、
３６：レジスト層、３８：ボンディングワイヤ、ＣＰ：
チップ領域、ＳＢ：スクライブ領域。
２０ａ〜２０ｃ，２２Ａ：配線層、２２：端子電極層、
３２，３３：酸化シリコン膜、３４：窒化シリコン膜、
３６：レジスト層、３８：ボンディングワイヤ、ＣＰ：
チップ領域、ＳＢ：スクライブ領域。
Claims (2)
- 【請求項１】 半導体基板を覆う絶縁膜の上に複数の配
線層を形成すると共に該複数の配線層を覆って水素シル
セスキオキサン樹脂膜をセラミック化した酸化シリコン
膜を形成し、該酸化シリコン膜を覆って表面保護膜とし
ての窒化シリコン膜を形成した半導体装置であって、 前記酸化シリコン膜及び前記窒化シリコン膜のいずれに
対しても密着性を有する密着性酸化シリコン膜を前記酸
化シリコン膜と前記窒化シリコン膜との間に介在配置し
たことを特徴とする半導体装置。 - 【請求項２】 前記密着性酸化シリコン膜及び前記窒化
シリコン膜をいずれもプラズマ化学気相堆積法により形
成することを特徴とする請求項１記載の半導体装置の製
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03407599A JP3498619B2 (ja) | 1999-02-12 | 1999-02-12 | 半導体装置とその製法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03407599A JP3498619B2 (ja) | 1999-02-12 | 1999-02-12 | 半導体装置とその製法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000232100A true JP2000232100A (ja) | 2000-08-22 |
| JP3498619B2 JP3498619B2 (ja) | 2004-02-16 |
Family
ID=12404152
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03407599A Expired - Fee Related JP3498619B2 (ja) | 1999-02-12 | 1999-02-12 | 半導体装置とその製法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3498619B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7202563B2 (en) | 2004-03-25 | 2007-04-10 | Kabushiki Kaisha Toshiba | Semiconductor device package having a semiconductor element with resin |
| WO2009118805A1 (ja) * | 2008-03-24 | 2009-10-01 | 富士通株式会社 | 配線基板、半導体装置及び半導体装置の製造方法 |
-
1999
- 1999-02-12 JP JP03407599A patent/JP3498619B2/ja not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7202563B2 (en) | 2004-03-25 | 2007-04-10 | Kabushiki Kaisha Toshiba | Semiconductor device package having a semiconductor element with resin |
| US7405159B2 (en) | 2004-03-25 | 2008-07-29 | Kabushiki Kaisha Toshiba | Method of fabricating a semiconductor device package having a semiconductor element with a roughened surface |
| US7608911B2 (en) | 2004-03-25 | 2009-10-27 | Kabushiki Kaisha Toshiba | Semiconductor device package having a semiconductor element with a roughened surface |
| WO2009118805A1 (ja) * | 2008-03-24 | 2009-10-01 | 富士通株式会社 | 配線基板、半導体装置及び半導体装置の製造方法 |
| US8390099B2 (en) | 2008-03-24 | 2013-03-05 | Fujitsu Limited | Interconnection substrate having first and second insulating films with an adhesion enhancing layer therebetween |
| JP5267552B2 (ja) * | 2008-03-24 | 2013-08-21 | 富士通株式会社 | 配線基板、半導体装置及び半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3498619B2 (ja) | 2004-02-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6030153A (ja) | 半導体装置 | |
| Mukai et al. | Planar multilevel interconnection technology employing a polyimide | |
| KR100421826B1 (ko) | 반도체 장치 및 그 제조방법 | |
| JPH10242139A (ja) | 半導体装置の製造方法 | |
| JP3125781B2 (ja) | 半導体装置の製法 | |
| JP3498619B2 (ja) | 半導体装置とその製法 | |
| JP2556146B2 (ja) | 多層配線 | |
| JP3493863B2 (ja) | 半導体装置とその製法 | |
| JPH06267935A (ja) | 半導体装置の製造方法 | |
| JP3259363B2 (ja) | 半導体装置のボンディングパッド構造の形成方法 | |
| JPH09148326A (ja) | 半導体素子およびその製造方法 | |
| JPS5974651A (ja) | 半導体装置 | |
| JP2850341B2 (ja) | 半導体装置の製造方法 | |
| JP2900718B2 (ja) | 半導体装置及びその製造方法 | |
| JPH05175196A (ja) | 半導体装置の配線構造 | |
| JP2727605B2 (ja) | 半導体装置及びその製造方法 | |
| JP3688335B2 (ja) | 半導体集積回路装置およびその製造方法ならびに半導体ウエハ | |
| JPS58219741A (ja) | 半導体装置 | |
| JP3225879B2 (ja) | 酸化シリコン膜形成法及び多層配線形成法 | |
| JP3368445B2 (ja) | 半導体装置の製造方法 | |
| JP4034524B2 (ja) | 半導体装置およびその製造方法 | |
| JPH05198689A (ja) | 半導体装置及びその製造方法 | |
| JPS63252445A (ja) | 半導体装置の製造方法 | |
| JPH1074836A (ja) | 半導体装置 | |
| JPH0529312A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071205 Year of fee payment: 4 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071205 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081205 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081205 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091205 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101205 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101205 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111205 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111205 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121205 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131205 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |