JP2000232170A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP2000232170A JP2000232170A JP11032459A JP3245999A JP2000232170A JP 2000232170 A JP2000232170 A JP 2000232170A JP 11032459 A JP11032459 A JP 11032459A JP 3245999 A JP3245999 A JP 3245999A JP 2000232170 A JP2000232170 A JP 2000232170A
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor device
- manufacturing
- oxynitride film
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】膜中に高濃度の窒素を有し、不純物の拡散に対
するバリア効果を有し、電気的特性が良好なオキシナイ
トライド膜を実現する。 【解決手段】ＣＶＤ法によりＳｉＮ膜１１の薄膜を形成
し、このＳｉＮ膜にイオン注入法またはプラズマドーピ
ング法を用いて深さ方向、濃度を制御して酸素を導入
し、その後、熱処理を加えて酸素を膜中に拡散させる共
にに再結合させることにより、ＳｉＮ薄膜をベースとし
たオキシナイトライド膜１２を形成する。
するバリア効果を有し、電気的特性が良好なオキシナイ
トライド膜を実現する。 【解決手段】ＣＶＤ法によりＳｉＮ膜１１の薄膜を形成
し、このＳｉＮ膜にイオン注入法またはプラズマドーピ
ング法を用いて深さ方向、濃度を制御して酸素を導入
し、その後、熱処理を加えて酸素を膜中に拡散させる共
にに再結合させることにより、ＳｉＮ薄膜をベースとし
たオキシナイトライド膜１２を形成する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置および
その製造方法に係り、特に酸窒化膜（ＳｉＯx Ｎy 膜；
オキシナイトライド膜）およびその形成方法に関するも
ので、例えば不揮発性半導体メモリのメモリセルトラン
ジスタのゲート絶縁膜（トンネル絶縁膜）とか浮遊ゲー
ト・制御ゲート間絶縁膜などに使用されるものである。
その製造方法に係り、特に酸窒化膜（ＳｉＯx Ｎy 膜；
オキシナイトライド膜）およびその形成方法に関するも
ので、例えば不揮発性半導体メモリのメモリセルトラン
ジスタのゲート絶縁膜（トンネル絶縁膜）とか浮遊ゲー
ト・制御ゲート間絶縁膜などに使用されるものである。
【０００２】
【従来の技術】半導体装置の高集積化および低電力化が
進むにつれて、半導体基板上に形成される素子はますま
す微細化され、それとともに素子のゲート絶縁膜につい
ても低電圧で素子を駆動し得るようにその薄膜化が重要
になっている。このゲート絶縁膜の薄膜化はゲート絶縁
膜の信頼性に関する問題やトランジスタの性能に関する
問題を顕在化させている。
進むにつれて、半導体基板上に形成される素子はますま
す微細化され、それとともに素子のゲート絶縁膜につい
ても低電圧で素子を駆動し得るようにその薄膜化が重要
になっている。このゲート絶縁膜の薄膜化はゲート絶縁
膜の信頼性に関する問題やトランジスタの性能に関する
問題を顕在化させている。
【０００３】例えば、近年トランジスタの消費電力を下
げるためにＣＭＯＳ構造が採用されている。このＣＭＯ
Ｓ構造で用いられているＰ+ 型ゲート電極は、例えばポ
リシリコンにボロンがドープされているが、ドーパント
（ボロン）がゲート絶縁膜として用いられているＳｉＯ
2 膜（シリコン酸化膜）を通して半導体基板（例えばＳ
ｉ基板）へ拡散する問題がゲート絶縁膜の薄膜化が進む
に連れて顕著に表われてきた。これによってＭＯＳトラ
ンジスタの閾値電圧のバラツキを起こし、デバイスを動
作させる上で支障をもたらしている。
げるためにＣＭＯＳ構造が採用されている。このＣＭＯ
Ｓ構造で用いられているＰ+ 型ゲート電極は、例えばポ
リシリコンにボロンがドープされているが、ドーパント
（ボロン）がゲート絶縁膜として用いられているＳｉＯ
2 膜（シリコン酸化膜）を通して半導体基板（例えばＳ
ｉ基板）へ拡散する問題がゲート絶縁膜の薄膜化が進む
に連れて顕著に表われてきた。これによってＭＯＳトラ
ンジスタの閾値電圧のバラツキを起こし、デバイスを動
作させる上で支障をもたらしている。
【０００４】このようなゲート電極からＳｉ基板へのボ
ロンの突き抜けやゲート電極中の不純物のゲート絶縁膜
中への拡散を抑制するために、膜中にＮを含むようなオ
キシナイトライド膜がゲート絶縁膜として用いられるよ
うとしている。
ロンの突き抜けやゲート電極中の不純物のゲート絶縁膜
中への拡散を抑制するために、膜中にＮを含むようなオ
キシナイトライド膜がゲート絶縁膜として用いられるよ
うとしている。
【０００５】このようにゲート絶縁膜としてオキシナイ
トライド膜を使用し、その膜中に高濃度のＮを含ませる
と、オキシナイトライド膜の誘電率が高くなり、その結
果、酸化膜厚に換算した場合、ゲート絶縁膜の見かけ上
の薄膜化（ＳｉＯ2 膜を用いる場合に比べて薄膜化）を
達成することが可能となる。
トライド膜を使用し、その膜中に高濃度のＮを含ませる
と、オキシナイトライド膜の誘電率が高くなり、その結
果、酸化膜厚に換算した場合、ゲート絶縁膜の見かけ上
の薄膜化（ＳｉＯ2 膜を用いる場合に比べて薄膜化）を
達成することが可能となる。
【０００６】一方、不揮発性メモリにおいて、メモリセ
ルトランジスタのにトンネル電流が流れる薄いゲート絶
縁膜（トンネル絶縁膜）を用いる場合、トンネル絶縁膜
は高電界下で使用するために高い信頼性が要求されてお
り、高集積化に伴いトンネル絶縁膜の薄膜化も進む方向
にある。
ルトランジスタのにトンネル電流が流れる薄いゲート絶
縁膜（トンネル絶縁膜）を用いる場合、トンネル絶縁膜
は高電界下で使用するために高い信頼性が要求されてお
り、高集積化に伴いトンネル絶縁膜の薄膜化も進む方向
にある。
【０００７】しかし、この薄膜化に伴い、高電界ストレ
スがトンネル絶縁膜に印加され、低電界領域で流れるリ
ーク電流（ストレスリーク電流）が増加することが大き
な問題となっている。また、高電界ストレスによる電子
トラップの増加、絶縁膜中を流すことができる電荷量の
低下（Ｑbd特性の劣化）等も懸念される。
スがトンネル絶縁膜に印加され、低電界領域で流れるリ
ーク電流（ストレスリーク電流）が増加することが大き
な問題となっている。また、高電界ストレスによる電子
トラップの増加、絶縁膜中を流すことができる電荷量の
低下（Ｑbd特性の劣化）等も懸念される。
【０００８】このような点を改善すべく、トンネル絶縁
膜として、ＳｉＯ2 膜に代えてオキシナイトライド膜を
用いている。このオキシナイトライド膜は、ＳｉＯ2 膜
中の弱いＳｉ−Ｏ結合を窒素によって修飾し、高電界ス
トレスによる電子トラップ形成の抑制、ストレスリーク
電流低減に効果的である。
膜として、ＳｉＯ2 膜に代えてオキシナイトライド膜を
用いている。このオキシナイトライド膜は、ＳｉＯ2 膜
中の弱いＳｉ−Ｏ結合を窒素によって修飾し、高電界ス
トレスによる電子トラップ形成の抑制、ストレスリーク
電流低減に効果的である。
【０００９】このようなオキシナイトライド膜を形成す
るプロセスにおいて、オキシナイトライド膜の信頼性を
高めるために重要なＮを膜全体に多く導入する目的で、
Ｓｉ基板にシリコン酸化膜を形成した後、ＮＨ3 （アン
モニア）による窒化、酸素によるアニールを行う。
るプロセスにおいて、オキシナイトライド膜の信頼性を
高めるために重要なＮを膜全体に多く導入する目的で、
Ｓｉ基板にシリコン酸化膜を形成した後、ＮＨ3 （アン
モニア）による窒化、酸素によるアニールを行う。
【００１０】図１０（ａ）乃至（ｃ）は、ＥＥＰＲＯＭ
（電気的消去・再書込可能な半導体メモリ）のメモリセ
ルトランジスタのゲート絶縁膜（トンネル絶縁膜）とし
てオキシナイトライド膜を形成する際の従来の主要な工
程を示す。
（電気的消去・再書込可能な半導体メモリ）のメモリセ
ルトランジスタのゲート絶縁膜（トンネル絶縁膜）とし
てオキシナイトライド膜を形成する際の従来の主要な工
程を示す。
【００１１】まず、図１０（ａ）に示すように、Ｐ型シ
リコン基板８０上に選択酸化を用いて素子分離用のフィ
ールド酸化膜８１を形成する。続いて、ゲート絶縁膜を
形成するために、熱酸化法により、前記基板８０上全面
に厚さ７ｎｍの熱酸化膜８２を形成する。
リコン基板８０上に選択酸化を用いて素子分離用のフィ
ールド酸化膜８１を形成する。続いて、ゲート絶縁膜を
形成するために、熱酸化法により、前記基板８０上全面
に厚さ７ｎｍの熱酸化膜８２を形成する。
【００１２】続いて、１１００℃、ＮＨ3 雰囲気中でア
ニールを行うことにより、図１０（ｂ）に示すように、
オキシナイトライド膜８３を得る。この場合、オキシナ
イトライド膜８３中へＮ（窒素）の導入と同時にＨ（水
素）も導入されてしまう。そこで、１１００℃のＯ2 雰
囲気中で酸化を行い、前記オキシナイトライド膜８３中
に含まれる−Ｈ、−ＯＨを脱離させる。
ニールを行うことにより、図１０（ｂ）に示すように、
オキシナイトライド膜８３を得る。この場合、オキシナ
イトライド膜８３中へＮ（窒素）の導入と同時にＨ（水
素）も導入されてしまう。そこで、１１００℃のＯ2 雰
囲気中で酸化を行い、前記オキシナイトライド膜８３中
に含まれる−Ｈ、−ＯＨを脱離させる。
【００１３】次に、ＬＰＣＶＤ（減圧気相成長）法を用
いて、図１０（ｃ）に示すように、Ｐ（リン）を不純物
として含む多結晶シリコン膜をオキシナイトライド膜８
３上に２００ｎｍの厚さに堆積し、パターニングを行う
ことによって浮遊ゲート電極８４を形成する。
いて、図１０（ｃ）に示すように、Ｐ（リン）を不純物
として含む多結晶シリコン膜をオキシナイトライド膜８
３上に２００ｎｍの厚さに堆積し、パターニングを行う
ことによって浮遊ゲート電極８４を形成する。
【００１４】図１１は、上記したようにＮＨ3 を用いた
窒化プロセスを用いて形成されたオキシナイトライド膜
８３の膜内に存在するＮの濃度分布（窒素プロファイ
ル）に関するＳＩＭＳ（二次イオン質量）分析の結果を
示す。
窒化プロセスを用いて形成されたオキシナイトライド膜
８３の膜内に存在するＮの濃度分布（窒素プロファイ
ル）に関するＳＩＭＳ（二次イオン質量）分析の結果を
示す。
【００１５】図１１から分かるように、ＮＨ3 を用いた
窒化プロセスを用いて形成されたオキシナイトライド膜
８３は、膜内のＮが膜表面及び基板界面近傍に局在して
いる。
窒化プロセスを用いて形成されたオキシナイトライド膜
８３は、膜内のＮが膜表面及び基板界面近傍に局在して
いる。
【００１６】しかし、このように基板界面側に高い濃度
でなＮが存在すると、ＭＯＳトランジスタのキャリアの
移動度を低下させるという問題を引き起こすので、オキ
シナイトライド膜８３内の基板界面近傍のＮを低減させ
たい。
でなＮが存在すると、ＭＯＳトランジスタのキャリアの
移動度を低下させるという問題を引き起こすので、オキ
シナイトライド膜８３内の基板界面近傍のＮを低減させ
たい。
【００１７】また、上記した窒化プロセスを用いたオキ
シナイトライド膜８３の形成工程は、Ｎを高濃度に導入
しようとすると、Ｈも導入されてしまい、このＨの大半
は次の工程の酸素アニールによって脱離するが、一部は
オキシナイトライド膜８３中に残り、絶縁破壊、電子ト
ラップの形成、ストレスリーク電流の原因となる。これ
により、ゲート絶縁膜の信頼性が低下し、このゲート絶
縁膜を用いたＭＯＳトランジスタの電気的特性が劣化す
る。
シナイトライド膜８３の形成工程は、Ｎを高濃度に導入
しようとすると、Ｈも導入されてしまい、このＨの大半
は次の工程の酸素アニールによって脱離するが、一部は
オキシナイトライド膜８３中に残り、絶縁破壊、電子ト
ラップの形成、ストレスリーク電流の原因となる。これ
により、ゲート絶縁膜の信頼性が低下し、このゲート絶
縁膜を用いたＭＯＳトランジスタの電気的特性が劣化す
る。
【００１８】また、上記した窒化プロセスを用いたオキ
シナイトライド膜８３の形成工程は、ＮＨ3 雰囲気中で
の熱拡散によるＮの導入制御を行っているので、膜内の
任意の深さ方向でピークを持つようにＮの濃度を制御す
ることは困難であり、オキシナイトライド膜８３の薄膜
化は限界にきている。
シナイトライド膜８３の形成工程は、ＮＨ3 雰囲気中で
の熱拡散によるＮの導入制御を行っているので、膜内の
任意の深さ方向でピークを持つようにＮの濃度を制御す
ることは困難であり、オキシナイトライド膜８３の薄膜
化は限界にきている。
【００１９】なお、ＣＶＤ法により三元系ガス（例えば
ＳｉＨ2 Ｃｌ2 ＋Ｎ2 Ｏ＋ＮＨ3 ガス）を用いるオキシ
ナイトライド膜の形成方法でも、オキシナイトライド膜
中に高濃度のＮを導入することは困難である。
ＳｉＨ2 Ｃｌ2 ＋Ｎ2 Ｏ＋ＮＨ3 ガス）を用いるオキシ
ナイトライド膜の形成方法でも、オキシナイトライド膜
中に高濃度のＮを導入することは困難である。
【００２０】ここで、以上に説明した従来の技術を要約
する。
する。
【００２１】従来の技術でオキシナイトライド膜を形成
する方法の１つとして、ＳｉＯ2 膜を窒化材（ＮＨ3 、
Ｎ2 Ｏ、ＮＯなど）により熱処理を施してＮを膜中に拡
散させる方法がある。膜中に含まれるＮは、拡散層やゲ
ート電極内からの不純物の拡散を抑制する作用と電子ト
ラップを減少させる効果があるので高濃度のＮが要求さ
れている。
する方法の１つとして、ＳｉＯ2 膜を窒化材（ＮＨ3 、
Ｎ2 Ｏ、ＮＯなど）により熱処理を施してＮを膜中に拡
散させる方法がある。膜中に含まれるＮは、拡散層やゲ
ート電極内からの不純物の拡散を抑制する作用と電子ト
ラップを減少させる効果があるので高濃度のＮが要求さ
れている。
【００２２】膜中に信頼性を高めるために重要なＮを最
も多く導入し易いＮＨ3 ガスを用いた場合でも、Ｎの濃
度は数％〜１．０％（atoms/cm3 ）程度である。しか
も、膜中にＮを高濃度に導入しようとすると、Ｈまで導
入されてしまい、電子トラップが形成され、実質的には
使用できない。
も多く導入し易いＮＨ3 ガスを用いた場合でも、Ｎの濃
度は数％〜１．０％（atoms/cm3 ）程度である。しか
も、膜中にＮを高濃度に導入しようとすると、Ｈまで導
入されてしまい、電子トラップが形成され、実質的には
使用できない。
【００２３】従って、ＮＨ3 ガスを用いた従来の窒化プ
ロセスは、高濃度のＮを含む信頼性が高いオキシナイト
ライド膜を形成することが困難であり、また、膜内の深
さ方向の任意の位置にピークを持つようにＮのプロファ
イルを制御することが困難である。
ロセスは、高濃度のＮを含む信頼性が高いオキシナイト
ライド膜を形成することが困難であり、また、膜内の深
さ方向の任意の位置にピークを持つようにＮのプロファ
イルを制御することが困難である。
【００２４】なお、水素フリーのオキシナイトライド膜
の形成プロセスとして、Ｎ2 Ｏガスあるいは（ＮＯ＋Ｏ
2 ）ガスを用いたプロセスがあるが、これらのＮ2 Ｏガ
ス、ＮＯガスは窒化性ガスであるとともに酸化性ガスで
もあるので、高濃度のＮを導入しようとした場合にはオ
キシナイトライド膜の膜厚が大幅に増加してしまうとい
う問題点がある。
の形成プロセスとして、Ｎ2 Ｏガスあるいは（ＮＯ＋Ｏ
2 ）ガスを用いたプロセスがあるが、これらのＮ2 Ｏガ
ス、ＮＯガスは窒化性ガスであるとともに酸化性ガスで
もあるので、高濃度のＮを導入しようとした場合にはオ
キシナイトライド膜の膜厚が大幅に増加してしまうとい
う問題点がある。
【００２５】なお、ＳｉＮ（シリコンナイトライド）膜
は、膜中に均一なＮのプロファイルを有するので薄膜化
に有利であるが、単層膜ではリーク電流、界面準位密度
が非常に多いので、ゲート絶縁膜として使用できない。
は、膜中に均一なＮのプロファイルを有するので薄膜化
に有利であるが、単層膜ではリーク電流、界面準位密度
が非常に多いので、ゲート絶縁膜として使用できない。
【００２６】一方、ＥＥＰＲＯＭの二層ゲート構造を有
するセルトランジスタの二層ゲート間絶縁膜として、従
来の方法により酸化膜・窒化膜・酸化膜を積層してＯＮ
Ｏ膜を形成する場合には、酸化膜を形成した後、ＳｉＮ
膜を形成し、それを酸化してＯ２膜を形成する。
するセルトランジスタの二層ゲート間絶縁膜として、従
来の方法により酸化膜・窒化膜・酸化膜を積層してＯＮ
Ｏ膜を形成する場合には、酸化膜を形成した後、ＳｉＮ
膜を形成し、それを酸化してＯ２膜を形成する。
【００２７】図１２は、従来のプロセスで形成された従
来のＯＮＯ膜の濃度分布に関するＳＩＭＳ分析の結果を
示した。また、従来技術を用いてオキシナイトライド膜
・窒化膜・オキシナイトライド膜からなる積層構造のＯ
ＮＯ膜を形成する場合では、工程数が非常に多いので、
生産性の面で問題がある。また、この際、ＳｉＮ膜上を
酸化する処理は、酸化速度が遅いので高温・長時間の工
程となる。この高温・長時間の工程は、拡散層の伸びや
拡散層中の不純物の拡散等の問題が発生し、トランジス
タ特性を著しく劣化させる。
来のＯＮＯ膜の濃度分布に関するＳＩＭＳ分析の結果を
示した。また、従来技術を用いてオキシナイトライド膜
・窒化膜・オキシナイトライド膜からなる積層構造のＯ
ＮＯ膜を形成する場合では、工程数が非常に多いので、
生産性の面で問題がある。また、この際、ＳｉＮ膜上を
酸化する処理は、酸化速度が遅いので高温・長時間の工
程となる。この高温・長時間の工程は、拡散層の伸びや
拡散層中の不純物の拡散等の問題が発生し、トランジス
タ特性を著しく劣化させる。
【００２８】
【発明が解決しようとする課題】上記したように従来の
ゲート絶縁膜用のオキシナイトライド膜は、膜内のＮが
基板界面近傍に局在し、ＭＯＳトランジスタのキャリア
の移動度を低下させるという問題があった。
ゲート絶縁膜用のオキシナイトライド膜は、膜内のＮが
基板界面近傍に局在し、ＭＯＳトランジスタのキャリア
の移動度を低下させるという問題があった。
【００２９】また、従来のオキシナイトライド膜の形成
工程は、高濃度のＮを含む信頼性が高いオキシナイトラ
イド膜を形成することが困難であり、また、膜内の深さ
方向の任意の位置にＮの濃度のピークを持つように濃度
のプロファイルを制御を行うことが困難であり、オキシ
ナイトライド膜の薄膜化は限界にきているという問題が
あった。
工程は、高濃度のＮを含む信頼性が高いオキシナイトラ
イド膜を形成することが困難であり、また、膜内の深さ
方向の任意の位置にＮの濃度のピークを持つように濃度
のプロファイルを制御を行うことが困難であり、オキシ
ナイトライド膜の薄膜化は限界にきているという問題が
あった。
【００３０】また、従来のゲート間絶縁膜用のＯＮＯ膜
をオキシナイトライド膜で形成しようとした場合では、
生産性の面で問題があり、高温・長時間の工程を必要と
するのでトランジスタ特性を著しく劣化させるという問
題があった。
をオキシナイトライド膜で形成しようとした場合では、
生産性の面で問題があり、高温・長時間の工程を必要と
するのでトランジスタ特性を著しく劣化させるという問
題があった。
【００３１】本発明は上記の問題点を解決すべくなされ
たもので、膜中に高濃度のＮを有し、不純物（ＢやＰ）
の拡散に対するバリア効果を有し、電気的特性が良好な
オキシナイトライド膜を実現し得る半導体装置およびそ
の製造方法を提供することを目的とする。
たもので、膜中に高濃度のＮを有し、不純物（ＢやＰ）
の拡散に対するバリア効果を有し、電気的特性が良好な
オキシナイトライド膜を実現し得る半導体装置およびそ
の製造方法を提供することを目的とする。
【００３２】
【課題を解決するための手段】本発明の第１の半導体装
置の製造方法は、半導体装置にオキシナイトライド膜を
形成する際、シリコンナイトライド膜を形成する工程
と、イオン注入法あるいはプラズマドーピング法のいず
れかを用いて前記シリコンナイトライド膜に酸素イオン
を導入することによりオキシナイトライド膜を形成する
工程とを具備することを特徴とする。
置の製造方法は、半導体装置にオキシナイトライド膜を
形成する際、シリコンナイトライド膜を形成する工程
と、イオン注入法あるいはプラズマドーピング法のいず
れかを用いて前記シリコンナイトライド膜に酸素イオン
を導入することによりオキシナイトライド膜を形成する
工程とを具備することを特徴とする。
【００３３】この製造方法によれば、膜中に高濃度のＮ
を有するシリコンナイトライド薄膜をベースとし、酸素
をイオン注入してオキシナイトライド膜を形成するの
で、膜内の深さ方向の任意の位置に酸素濃度のピークを
持つように濃度プロファイルの制御を行うことが容易で
あり、オキシナイトライド膜の窒素濃度を任意に制御す
ることができる。
を有するシリコンナイトライド薄膜をベースとし、酸素
をイオン注入してオキシナイトライド膜を形成するの
で、膜内の深さ方向の任意の位置に酸素濃度のピークを
持つように濃度プロファイルの制御を行うことが容易で
あり、オキシナイトライド膜の窒素濃度を任意に制御す
ることができる。
【００３４】また、シリコンナイトライド薄膜をベース
として窒素濃度が高いオキシナイトライド膜を形成する
ことが可能になるので、不純物拡散の抑制効果が大き
く、電子トラップの減少が見込めるオキシナイトライド
膜を実現することができる。
として窒素濃度が高いオキシナイトライド膜を形成する
ことが可能になるので、不純物拡散の抑制効果が大き
く、電子トラップの減少が見込めるオキシナイトライド
膜を実現することができる。
【００３５】また、シリコンナイトライド薄膜をベース
としてオキシナイトライド膜を形成するので、従来のオ
キシナイトライド膜に比べて誘電率が高く、薄膜化が可
能なオキシナイトライド膜を実現することができる。
としてオキシナイトライド膜を形成するので、従来のオ
キシナイトライド膜に比べて誘電率が高く、薄膜化が可
能なオキシナイトライド膜を実現することができる。
【００３６】本発明の第２の半導体装置の製造方法は、
第１の半導体装置の製造方法において、前記オキシナイ
トライド膜をＭＯＳトランジスタのゲート絶縁膜あるい
は二層ゲート構造を有するメモリセルトランジスタのト
ンネル絶縁膜あるいは二層ゲート間絶縁膜として形成す
ることを特徴とする。
第１の半導体装置の製造方法において、前記オキシナイ
トライド膜をＭＯＳトランジスタのゲート絶縁膜あるい
は二層ゲート構造を有するメモリセルトランジスタのト
ンネル絶縁膜あるいは二層ゲート間絶縁膜として形成す
ることを特徴とする。
【００３７】この製造方法によれば、オキシナイトライ
ド膜をＭＯＳトランジスタのゲート絶縁膜あるいは二層
ゲート構造を有するメモリセルトランジスタのトンネル
絶縁膜あるいは二層ゲート間絶縁膜として形成して、ゲ
ート絶縁膜あるいはトンネル絶縁膜あるいは二層ゲート
間絶縁膜薄膜化を図ることができる。
ド膜をＭＯＳトランジスタのゲート絶縁膜あるいは二層
ゲート構造を有するメモリセルトランジスタのトンネル
絶縁膜あるいは二層ゲート間絶縁膜として形成して、ゲ
ート絶縁膜あるいはトンネル絶縁膜あるいは二層ゲート
間絶縁膜薄膜化を図ることができる。
【００３８】本発明の第３の半導体装置の製造方法は、
第１または第２の半導体装置の製造方法において、前記
酸素イオンを導入する際、オキシナイトライド膜中の深
さ方向の所望位置にピーク位置を持つように酸素濃度の
プロファイルを形成することを特徴とする。
第１または第２の半導体装置の製造方法において、前記
酸素イオンを導入する際、オキシナイトライド膜中の深
さ方向の所望位置にピーク位置を持つように酸素濃度の
プロファイルを形成することを特徴とする。
【００３９】この製造方法によれば、酸素イオンを導入
する際、オキシナイトライド膜中の深さ方向の所望位置
にピークを持つように酸素濃度のプロファイルを形成す
ることにより、オキシナイトライド膜の特性を容易に制
御することができる。
する際、オキシナイトライド膜中の深さ方向の所望位置
にピークを持つように酸素濃度のプロファイルを形成す
ることにより、オキシナイトライド膜の特性を容易に制
御することができる。
【００４０】本発明の第４の半導体装置の製造方法は、
第１の半導体装置の製造方法において、前記オキシナイ
トライド膜をＭＯＳトランジスタのゲート絶縁膜あるい
は二層ゲート構造を有するメモリセルトランジスタのト
ンネル絶縁膜として形成する際、下層のシリコン基板と
の界面近傍に酸素イオンを導入することを特徴とする。
第１の半導体装置の製造方法において、前記オキシナイ
トライド膜をＭＯＳトランジスタのゲート絶縁膜あるい
は二層ゲート構造を有するメモリセルトランジスタのト
ンネル絶縁膜として形成する際、下層のシリコン基板と
の界面近傍に酸素イオンを導入することを特徴とする。
【００４１】この製造方法によれば、オキシナイトライ
ド膜をＭＯＳトランジスタのゲート絶縁膜あるいは二層
ゲート構造を有するメモリセルトランジスタのトンネル
絶縁膜として形成する際、下層のシリコン基板との界面
近傍に酸素イオンを導入することによりオキシナイトラ
イド膜中の界面準位密度、固定電荷などを大幅に低減す
ることができる。
ド膜をＭＯＳトランジスタのゲート絶縁膜あるいは二層
ゲート構造を有するメモリセルトランジスタのトンネル
絶縁膜として形成する際、下層のシリコン基板との界面
近傍に酸素イオンを導入することによりオキシナイトラ
イド膜中の界面準位密度、固定電荷などを大幅に低減す
ることができる。
【００４２】本発明の第５の半導体装置の製造方法は、
第１の半導体装置の製造方法において、前記オキシナイ
トライド膜を二層ポリシリコンゲート構造を有するメモ
リセルトランジスタの二層ゲート間絶縁膜として形成す
る際、下層のポリシリコンとの界面近傍および上層のポ
リシリコンとの界面近傍のそれぞれに酸素濃度のピーク
を持つように前記酸素イオンを導入することを特徴とす
る。
第１の半導体装置の製造方法において、前記オキシナイ
トライド膜を二層ポリシリコンゲート構造を有するメモ
リセルトランジスタの二層ゲート間絶縁膜として形成す
る際、下層のポリシリコンとの界面近傍および上層のポ
リシリコンとの界面近傍のそれぞれに酸素濃度のピーク
を持つように前記酸素イオンを導入することを特徴とす
る。
【００４３】この製造方法によれば、オキシナイトライ
ド膜を二層ポリシリコンゲート構造を有するメモリセル
トランジスタの二層ゲート間絶縁膜として形成する際、
下層のポリシリコンとの界面近傍および上層のポリシリ
コンとの界面近傍のそれぞれに酸素濃度のピークを持つ
ように酸素イオンを導入することにより、高温・長時間
の工程を必要としない簡単な工程でＯＮＯ膜を形成する
ことができる。
ド膜を二層ポリシリコンゲート構造を有するメモリセル
トランジスタの二層ゲート間絶縁膜として形成する際、
下層のポリシリコンとの界面近傍および上層のポリシリ
コンとの界面近傍のそれぞれに酸素濃度のピークを持つ
ように酸素イオンを導入することにより、高温・長時間
の工程を必要としない簡単な工程でＯＮＯ膜を形成する
ことができる。
【００４４】本発明の第６の半導体装置の製造方法は、
第３の半導体装置の製造方法において、前記酸素イオン
の導入量と導入のピーク位置を制御することによりオキ
シナイトライド膜中のＮ濃度の深さ方向のプロファイル
を制御することを特徴とする。
第３の半導体装置の製造方法において、前記酸素イオン
の導入量と導入のピーク位置を制御することによりオキ
シナイトライド膜中のＮ濃度の深さ方向のプロファイル
を制御することを特徴とする。
【００４５】この製造方法によれば、酸素イオンの導入
量と導入のピーク位置を制御することによりオキシナイ
トライド膜中のＮ濃度の深さ方向のプロファイルを制御
することができる。
量と導入のピーク位置を制御することによりオキシナイ
トライド膜中のＮ濃度の深さ方向のプロファイルを制御
することができる。
【００４６】本発明の第７の半導体装置の製造方法は、
第１乃至第６の半導体装置の製造方法のいずれか１つに
おいて、前記酸素イオンを導入した後に不活性ガス雰囲
気または酸化性雰囲気中で熱処理を施すことにより、酸
素を膜中に拡散させ安定な結合をつくり、膜中から水素
を脱離させることを特徴とする。
第１乃至第６の半導体装置の製造方法のいずれか１つに
おいて、前記酸素イオンを導入した後に不活性ガス雰囲
気または酸化性雰囲気中で熱処理を施すことにより、酸
素を膜中に拡散させ安定な結合をつくり、膜中から水素
を脱離させることを特徴とする。
【００４７】この製造方法によれば、酸素イオンを導入
した後に不活性ガス雰囲気または酸化性雰囲気中で熱処
理を施し、酸素を膜中に拡散させ安定な結合をつくり、
膜中から水素を脱離させることにより、絶縁破壊、電子
トラップの形成、ストレスリーク電流の原因を除去する
ことができる。
した後に不活性ガス雰囲気または酸化性雰囲気中で熱処
理を施し、酸素を膜中に拡散させ安定な結合をつくり、
膜中から水素を脱離させることにより、絶縁破壊、電子
トラップの形成、ストレスリーク電流の原因を除去する
ことができる。
【００４８】本発明の第１の半導体装置は、ＭＯＳトラ
ンジスタのゲート絶縁膜あるいはＥＥＰＲＯＭのメモリ
セルトランジスタのトンネル絶縁膜として、シリコンナ
イトライド膜をベースとし、シリコン基板界面近傍に酸
素濃度のピーク位置が存在するオキシナイトライド膜が
使用されることを特徴とする。
ンジスタのゲート絶縁膜あるいはＥＥＰＲＯＭのメモリ
セルトランジスタのトンネル絶縁膜として、シリコンナ
イトライド膜をベースとし、シリコン基板界面近傍に酸
素濃度のピーク位置が存在するオキシナイトライド膜が
使用されることを特徴とする。
【００４９】この半導体装置によれば、膜内の窒素濃度
がほぼ全体に均一に分布するシリコンナイトライド膜を
ベースとし、シリコン基板界面近傍に酸素濃度のピーク
位置が存在するオキシナイトライド膜をゲート絶縁膜あ
るいはトンネル絶縁膜として使用するトランジスタの信
頼性を高めることができる。
がほぼ全体に均一に分布するシリコンナイトライド膜を
ベースとし、シリコン基板界面近傍に酸素濃度のピーク
位置が存在するオキシナイトライド膜をゲート絶縁膜あ
るいはトンネル絶縁膜として使用するトランジスタの信
頼性を高めることができる。
【００５０】本発明の第２の半導体装置は、ＥＥＰＲＯ
Ｍの二層ゲート構造を有するメモリセルトランジスタの
二層ゲート間絶縁膜として、シリコンナイトライド膜を
ベースとし、ゲート界面近傍に酸素の濃度のピーク位置
が存在するオキシナイトライド膜が使用されることを特
徴とする。
Ｍの二層ゲート構造を有するメモリセルトランジスタの
二層ゲート間絶縁膜として、シリコンナイトライド膜を
ベースとし、ゲート界面近傍に酸素の濃度のピーク位置
が存在するオキシナイトライド膜が使用されることを特
徴とする。
【００５１】この半導体装置によれば、シリコンナイト
ライド膜をベースとし、ゲート界面近傍に酸素の濃度の
ピーク位置が存在するオキシナイトライド膜を二層ゲー
ト間絶縁膜として使用したメモリセルトランジスタの信
頼性を高めることができる。
ライド膜をベースとし、ゲート界面近傍に酸素の濃度の
ピーク位置が存在するオキシナイトライド膜を二層ゲー
ト間絶縁膜として使用したメモリセルトランジスタの信
頼性を高めることができる。
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を詳細に説明する。
施の形態を詳細に説明する。
【００５２】＜半導体装置の製造方法の第１の実施の形
態＞図１（ａ）乃至（ｃ）は、第１の実施の形態とし
て、ＥＥＰＲＯＭの二層ゲート構造を有するセルトラン
ジスタのトンネル絶縁膜（オキシナイトライド膜）およ
び浮遊ゲート電極を製造する際の工程を示している。
態＞図１（ａ）乃至（ｃ）は、第１の実施の形態とし
て、ＥＥＰＲＯＭの二層ゲート構造を有するセルトラン
ジスタのトンネル絶縁膜（オキシナイトライド膜）およ
び浮遊ゲート電極を製造する際の工程を示している。
【００５３】まず、図１（ａ）に示すように、Ｓｉ基板
１０上に、ＳｉＨ2 Ｃｌ2 （ジシラン）とＮＨ3 ガスを
用いたＬＰＣＶＤ法により、ＳｉＮ膜１１を１０ｎｍ形
成する。このＳｉＮ膜１１は、Ｎの濃度が最大で６０％
程度であり、誘電率は４（ほぼＳｉＯ2 膜の誘電率）〜
８（ＳｉＮ膜の誘電率）の範囲である。
１０上に、ＳｉＨ2 Ｃｌ2 （ジシラン）とＮＨ3 ガスを
用いたＬＰＣＶＤ法により、ＳｉＮ膜１１を１０ｎｍ形
成する。このＳｉＮ膜１１は、Ｎの濃度が最大で６０％
程度であり、誘電率は４（ほぼＳｉＯ2 膜の誘電率）〜
８（ＳｉＮ膜の誘電率）の範囲である。
【００５４】次に、ＳｉＮ膜１１に対して、加速電圧
４．５ＫｅＶ、ドーズ量５×１０17／ｃｍ2 の条件でイ
オン注入法により酸素イオンを注入する。
４．５ＫｅＶ、ドーズ量５×１０17／ｃｍ2 の条件でイ
オン注入法により酸素イオンを注入する。
【００５５】この後、図１（ｂ）に示すように、不活性
ガス雰囲気中で１１００℃、６０ｓｅｃのＲＴＡ（急熱
アニール）処理を施す。この熱処理により、ＳｉＮ膜１
１中の酸素は膜中に拡散するとともに再結合し、また、
膜中に含まれる水素は膜外に脱離し、図１（ｃ）に示す
ように、オキシナイトライド膜１２が得られる。
ガス雰囲気中で１１００℃、６０ｓｅｃのＲＴＡ（急熱
アニール）処理を施す。この熱処理により、ＳｉＮ膜１
１中の酸素は膜中に拡散するとともに再結合し、また、
膜中に含まれる水素は膜外に脱離し、図１（ｃ）に示す
ように、オキシナイトライド膜１２が得られる。
【００５６】この後、オキシナイトライド膜１２上に、
ＬＰＣＶＤ法により、リンを不純物として含む多結晶シ
リコン膜１３を２００ｎｍの厚さに堆積した後、パター
ニングを行うことにより、ゲート電極１３が得られる。
ＬＰＣＶＤ法により、リンを不純物として含む多結晶シ
リコン膜１３を２００ｎｍの厚さに堆積した後、パター
ニングを行うことにより、ゲート電極１３が得られる。
【００５７】図２は、上記第１の実施の形態のプロセス
を用いて形成されたオキシナイトライド膜１２の膜内の
濃度分布に関するＳＩＭＳ分析の結果を示す。
を用いて形成されたオキシナイトライド膜１２の膜内の
濃度分布に関するＳＩＭＳ分析の結果を示す。
【００５８】図２から分かるように、第１の実施の形態
のプロセスで形成されたオキシナイトライド膜１２は、
表面から約９．５ｎｍの深さに酸素濃度が９９％のピー
クを持つようになり、Ｓｉ基板との界面付近は熱酸化膜
（ＳｉＯ2 膜）に近い膜となっており、酸化膜に換算し
た実効膜厚は約５ｎｍとなる。つまり、膜内のＮの濃度
分布は、図１（ｃ）に示すように、Ｓｉ基板との界面付
近は低濃度であり、その上層は低濃度から高濃度に遷移
し、その上層は高濃度になっている。
のプロセスで形成されたオキシナイトライド膜１２は、
表面から約９．５ｎｍの深さに酸素濃度が９９％のピー
クを持つようになり、Ｓｉ基板との界面付近は熱酸化膜
（ＳｉＯ2 膜）に近い膜となっており、酸化膜に換算し
た実効膜厚は約５ｎｍとなる。つまり、膜内のＮの濃度
分布は、図１（ｃ）に示すように、Ｓｉ基板との界面付
近は低濃度であり、その上層は低濃度から高濃度に遷移
し、その上層は高濃度になっている。
【００５９】図３中(a) は、第１の実施の形態のプロセ
スで形成されたオキシナイトライド膜１２の耐圧につい
て、多結晶シリコン膜１３とＳｉ基板１０を電極として
測定した結果を示す。また、対比するために、熱酸化膜
をＮＨ3 雰囲気中で熱処理した後に酸素処理する従来の
方法で形成されたオキシナイトライド膜の耐圧測定結果
を図３中(b) に示し、ＳｉＮ膜の単層膜の耐圧測定結果
を図３中(c) に示す。
スで形成されたオキシナイトライド膜１２の耐圧につい
て、多結晶シリコン膜１３とＳｉ基板１０を電極として
測定した結果を示す。また、対比するために、熱酸化膜
をＮＨ3 雰囲気中で熱処理した後に酸素処理する従来の
方法で形成されたオキシナイトライド膜の耐圧測定結果
を図３中(b) に示し、ＳｉＮ膜の単層膜の耐圧測定結果
を図３中(c) に示す。
【００６０】図３中に示した結果(a) (b) (c) より、第
１の実施の形態により形成されたオキシナイトライド膜
１２の耐圧は、従来の方法で形成されたオキシナイトラ
イド膜、ＳｉＮ膜に比べると同等以上の特性が得られて
いる。
１の実施の形態により形成されたオキシナイトライド膜
１２の耐圧は、従来の方法で形成されたオキシナイトラ
イド膜、ＳｉＮ膜に比べると同等以上の特性が得られて
いる。
【００６１】図４中(a) (b) (c) は、第１の実施の形態
により形成されたオキシナイトライド膜、従来の方法で
形成されたオキシナイトライド膜、ＳｉＮ膜のそれぞれ
について界面準位密度を測定した結果を示す。
により形成されたオキシナイトライド膜、従来の方法で
形成されたオキシナイトライド膜、ＳｉＮ膜のそれぞれ
について界面準位密度を測定した結果を示す。
【００６２】図５中(a) (b) (c) は、第１の実施の形態
により形成されたオキシナイトライド膜、従来方法で形
成されたオキシナイトライド膜、ＳｉＮ膜のそれぞれに
ついてＴＤＤＢ（Time Dependent Dielectric Breakdow
n ）試験よりＱbd（破壊するまでに酸化膜中を流れた総
電荷量）を測定した結果を示す。
により形成されたオキシナイトライド膜、従来方法で形
成されたオキシナイトライド膜、ＳｉＮ膜のそれぞれに
ついてＴＤＤＢ（Time Dependent Dielectric Breakdow
n ）試験よりＱbd（破壊するまでに酸化膜中を流れた総
電荷量）を測定した結果を示す。
【００６３】図４中に示した結果(a) (b) (c) より、第
１の実施の形態により形成されたオキシナイトライド膜
１２中の界面準位密度は、ＳｉＮ膜に比べると飛躍的に
減少しており、従来の方法で形成されたオキシナイトラ
イド膜に比べても同等といえる。
１の実施の形態により形成されたオキシナイトライド膜
１２中の界面準位密度は、ＳｉＮ膜に比べると飛躍的に
減少しており、従来の方法で形成されたオキシナイトラ
イド膜に比べても同等といえる。
【００６４】さらに、図５中に示した結果(a) (b) (c)
より、第１の実施の形態により形成されたオキシナイト
ライド膜１２のＱbdは、従来の方法で形成されたオキシ
ナイトライド膜、ＳｉＮ膜に比べると同等以上の特性を
示している。
より、第１の実施の形態により形成されたオキシナイト
ライド膜１２のＱbdは、従来の方法で形成されたオキシ
ナイトライド膜、ＳｉＮ膜に比べると同等以上の特性を
示している。
【００６５】即ち、上記した第１の実施の形態において
は、ＳｉＮ薄膜をベースとし、Ｏを導入する深さおよび
Ｏの導入量、Ｏ導入後の熱処理量を制御することによ
り、オキシナイトライド膜１２膜中のＯ濃度の深さ方向
のプロファイルを制御することが可能であり、結果とし
て、膜中のＮ濃度の深さ方向のプロファイルも制御でき
ることになる。
は、ＳｉＮ薄膜をベースとし、Ｏを導入する深さおよび
Ｏの導入量、Ｏ導入後の熱処理量を制御することによ
り、オキシナイトライド膜１２膜中のＯ濃度の深さ方向
のプロファイルを制御することが可能であり、結果とし
て、膜中のＮ濃度の深さ方向のプロファイルも制御でき
ることになる。
【００６６】また、ベースとなるＳｉＮ薄膜は、Ｎを≦
６０％程度含ませることが容易であり、結果として、高
濃度のＮを有するオキシナイトライド膜１２の形成が容
易に可能となり、ゲート電極１３側から基板１０方向に
拡散するリン（Ｐ）に対するバリア効果を有し、電気的
特性が良好なゲート絶縁膜を実現することが可能にな
る。
６０％程度含ませることが容易であり、結果として、高
濃度のＮを有するオキシナイトライド膜１２の形成が容
易に可能となり、ゲート電極１３側から基板１０方向に
拡散するリン（Ｐ）に対するバリア効果を有し、電気的
特性が良好なゲート絶縁膜を実現することが可能にな
る。
【００６７】また、上記第１の実施の形態により形成さ
れたオキシナイトライド膜１２は、膜中に高濃度のＮを
有するＳｉＮ薄膜をベースとして形成されるので、膜中
の固定電荷、界面準位密度を低減でき、薄膜化が容易に
達成できる。
れたオキシナイトライド膜１２は、膜中に高濃度のＮを
有するＳｉＮ薄膜をベースとして形成されるので、膜中
の固定電荷、界面準位密度を低減でき、薄膜化が容易に
達成できる。
【００６８】なお、上記第１の実施の形態において、イ
オン注入の加速電圧を制御することによりＯ濃度の深さ
方向のプロファイルのピーク位置を制御し、ドーズ量を
例えば５×１０15／ｃｍ2 〜５×１０17／ｃｍ2 の範囲
で制御することによりＯ濃度を制御することができる。
この場合、Ｏイオンの導入量および導入のピーク位置を
制御することにより、相対的に膜中のＮ濃度の深さ方向
のプロファイルを制御することができる。
オン注入の加速電圧を制御することによりＯ濃度の深さ
方向のプロファイルのピーク位置を制御し、ドーズ量を
例えば５×１０15／ｃｍ2 〜５×１０17／ｃｍ2 の範囲
で制御することによりＯ濃度を制御することができる。
この場合、Ｏイオンの導入量および導入のピーク位置を
制御することにより、相対的に膜中のＮ濃度の深さ方向
のプロファイルを制御することができる。
【００６９】また、上記第１の実施の形態では、ＳｉＮ
膜の下地であるシリコン基板界面側にのみＯを導入した
が、さらに、ＳｉＮ膜全体にＯが拡散するように導入し
てもかまわない。
膜の下地であるシリコン基板界面側にのみＯを導入した
が、さらに、ＳｉＮ膜全体にＯが拡散するように導入し
てもかまわない。
【００７０】また、上記第１の実施の形態は、ＥＥＰＲ
ＯＭのセルトランジスタのトンネル絶縁膜としてオキシ
ナイトライド膜を形成する例を説明したが、ＭＯＳトラ
ンジスタのゲート絶縁膜としてオキシナイトライド膜を
形成する場合にも上記第１の実施の形態に準じて形成す
ることが可能である。
ＯＭのセルトランジスタのトンネル絶縁膜としてオキシ
ナイトライド膜を形成する例を説明したが、ＭＯＳトラ
ンジスタのゲート絶縁膜としてオキシナイトライド膜を
形成する場合にも上記第１の実施の形態に準じて形成す
ることが可能である。
【００７１】＜半導体装置の製造方法の第２の実施の形
態＞図６（ａ）乃至図７（ｂ）は、第２の実施の形態と
して、ＥＥＰＲＯＭの二層ゲート構造を有するメモリセ
ルトランジスタの二層ゲート間絶縁膜としてオキシナイ
トライド膜を製造する際の工程を示している。
態＞図６（ａ）乃至図７（ｂ）は、第２の実施の形態と
して、ＥＥＰＲＯＭの二層ゲート構造を有するメモリセ
ルトランジスタの二層ゲート間絶縁膜としてオキシナイ
トライド膜を製造する際の工程を示している。
【００７２】まず、図６（ａ）に示すように、シリコン
基板６０上にゲート酸化膜（第１の実施の形態のような
オキシナイトライド膜）６１を形成し、その上にフロー
ティングゲート形成用のリンを不純物として含む多結晶
シリコン膜６２を形成し、その上にＳｉＮ膜６３を形成
する。
基板６０上にゲート酸化膜（第１の実施の形態のような
オキシナイトライド膜）６１を形成し、その上にフロー
ティングゲート形成用のリンを不純物として含む多結晶
シリコン膜６２を形成し、その上にＳｉＮ膜６３を形成
する。
【００７３】次に、図６（ｂ）に示すように、加速電圧
４．５ＫｅＶ、ドーズ量５×１０17／ｃｍ2 のイオン注
入法により前記ＳｉＮ膜６３に酸素イオンを注入する。
４．５ＫｅＶ、ドーズ量５×１０17／ｃｍ2 のイオン注
入法により前記ＳｉＮ膜６３に酸素イオンを注入する。
【００７４】さらに、図６（ｃ）に示すように、加速電
圧１．２ＫｅＶ、ドーズ量５×１０ 17／ｃｍ2 のイオン
注入法により、酸素イオンを注入する。
圧１．２ＫｅＶ、ドーズ量５×１０ 17／ｃｍ2 のイオン
注入法により、酸素イオンを注入する。
【００７５】その後、図７（ａ）に示すように、不活性
ガス中で高温で短時間の熱処理を施すことにより、オキ
シナイトライド膜６４を得る。
ガス中で高温で短時間の熱処理を施すことにより、オキ
シナイトライド膜６４を得る。
【００７６】この後、図７（ｂ）に示すように、リンを
不純物として含むコントロールゲート形成用の多結晶シ
リコン膜６５を形成する。
不純物として含むコントロールゲート形成用の多結晶シ
リコン膜６５を形成する。
【００７７】図８は、第２の実施の形態のプロセスを用
いて形成されたオキシナイトライド膜６４の濃度分布に
関するＳＩＭＳ分析の結果を示す。
いて形成されたオキシナイトライド膜６４の濃度分布に
関するＳＩＭＳ分析の結果を示す。
【００７８】図８から分かるように、オキシナイトライ
ド膜６４は、膜中に高濃度のＮを有するＳｉＮ薄膜６３
をベースとして形成されるので、膜内の表面近傍から基
板界面近傍まで窒素濃度が均一に分布し、図７（ｂ）に
示すように、上下のゲート界面近傍にそれぞれＯ濃度の
ピーク位置が存在するので、見かけ上、ＯＮＯ膜と同等
の特性を示す。
ド膜６４は、膜中に高濃度のＮを有するＳｉＮ薄膜６３
をベースとして形成されるので、膜内の表面近傍から基
板界面近傍まで窒素濃度が均一に分布し、図７（ｂ）に
示すように、上下のゲート界面近傍にそれぞれＯ濃度の
ピーク位置が存在するので、見かけ上、ＯＮＯ膜と同等
の特性を示す。
【００７９】図９は、第２の実施の形態のプロセスを用
いてフローティングゲート・コントロールゲート間絶縁
膜（ポリシリコン間絶縁膜）として形成されたオキシナ
イトライド膜６４の電気的な特性（耐圧測定結果）を示
す。
いてフローティングゲート・コントロールゲート間絶縁
膜（ポリシリコン間絶縁膜）として形成されたオキシナ
イトライド膜６４の電気的な特性（耐圧測定結果）を示
す。
【００８０】上記したように第２の実施の形態において
は、ＳｉＮ膜６３を形成し、イオン注入を２回行った
後、不活性雰囲気で高温短時間のアニールを行う工程で
容易にＯＮＯ膜と同等のオキシナイトライド膜６４を形
成することが可能となる。
は、ＳｉＮ膜６３を形成し、イオン注入を２回行った
後、不活性雰囲気で高温短時間のアニールを行う工程で
容易にＯＮＯ膜と同等のオキシナイトライド膜６４を形
成することが可能となる。
【００８１】これは、前述したように従来の方法により
ＯＮＯ膜を形成する場合に多数の工程、しかも、トラン
ジスタ特性を著しく劣化させる高温・長時間の工程が必
要であることに比べて、工程が簡単になり、トランジス
タ特性を著しく劣化させるおそれはない。
ＯＮＯ膜を形成する場合に多数の工程、しかも、トラン
ジスタ特性を著しく劣化させる高温・長時間の工程が必
要であることに比べて、工程が簡単になり、トランジス
タ特性を著しく劣化させるおそれはない。
【００８２】また、上記第２の実施の形態により形成さ
れたオキシナイトライド膜６４は、従来の方法により形
成されたＯＮＯ膜と比べて、２／３程度の膜厚でありな
がら同等のリーク特性を示すので、二層ゲート間絶縁膜
の薄膜化を容易に達成し、トランジスタの動作電力の小
電力化に有効である。
れたオキシナイトライド膜６４は、従来の方法により形
成されたＯＮＯ膜と比べて、２／３程度の膜厚でありな
がら同等のリーク特性を示すので、二層ゲート間絶縁膜
の薄膜化を容易に達成し、トランジスタの動作電力の小
電力化に有効である。
【００８３】なお、上記各実施の形態では、Ｏイオンを
膜中に導入するためにイオン注入法を用いたが、これに
限らず、例えばプラズマドーピングのような方法を用い
ることも可能である。プラズマドーピング法は、ＳｉＮ
膜の表面近傍の浅い領域に酸素イオンを導入する場合に
は特に有効である。
膜中に導入するためにイオン注入法を用いたが、これに
限らず、例えばプラズマドーピングのような方法を用い
ることも可能である。プラズマドーピング法は、ＳｉＮ
膜の表面近傍の浅い領域に酸素イオンを導入する場合に
は特に有効である。
【００８４】
【発明の効果】上述したように本発明によれば、膜中に
高濃度の窒素を有し、不純物（ボロンやリン、ヒ素）の
拡散に対するバリア効果を有し、電気的特性が良好なオ
キシナイトライド膜を実現し得る半導体装置およびその
製造方法を提供することができる。
高濃度の窒素を有し、不純物（ボロンやリン、ヒ素）の
拡散に対するバリア効果を有し、電気的特性が良好なオ
キシナイトライド膜を実現し得る半導体装置およびその
製造方法を提供することができる。
【図１】本発明の半導体装置の製造方法の第１の実施の
形態としてＥＥＰＲＯＭの二層ゲート構造を有するセル
トランジスタのトンネル絶縁膜（オキシナイトライド
膜）および浮遊ゲート電極を製造する際の工程を示す断
面図。
形態としてＥＥＰＲＯＭの二層ゲート構造を有するセル
トランジスタのトンネル絶縁膜（オキシナイトライド
膜）および浮遊ゲート電極を製造する際の工程を示す断
面図。
【図２】第１の実施の形態のプロセスを用いて形成され
たオキシナイトライド膜の膜内の濃度分布に関するＳＩ
ＭＳ分析の結果を示す図。
たオキシナイトライド膜の膜内の濃度分布に関するＳＩ
ＭＳ分析の結果を示す図。
【図３】図１のプロセスで形成されたオキシナイトライ
ド膜の耐圧測定結果と従来の方法で形成されたオキシナ
イトライド膜の耐圧測定結果を対比して示す図。
ド膜の耐圧測定結果と従来の方法で形成されたオキシナ
イトライド膜の耐圧測定結果を対比して示す図。
【図４】図１のプロセスで形成されたオキシナイトライ
ド膜、従来の方法で形成されたオキシナイトライド膜、
シリコンナイトライド膜のそれぞれについて界面準位密
度を測定した結果を示す図。
ド膜、従来の方法で形成されたオキシナイトライド膜、
シリコンナイトライド膜のそれぞれについて界面準位密
度を測定した結果を示す図。
【図５】図１のプロセスで形成されたオキシナイトライ
ド膜、従来方法で形成されたオキシナイトライド膜、シ
リコンナイトライド膜のそれぞれについてＴＤＤＢ試験
よりＱbdを測定した結果を示す図。
ド膜、従来方法で形成されたオキシナイトライド膜、シ
リコンナイトライド膜のそれぞれについてＴＤＤＢ試験
よりＱbdを測定した結果を示す図。
【図６】本発明の半導体装置の製造方法の第２の実施の
形態としてＥＥＰＲＯＭのメモリセルトランジスタの二
層ゲート間絶縁膜としてオキシナイトライド膜を製造す
る際の工程の一部を示す断面図。
形態としてＥＥＰＲＯＭのメモリセルトランジスタの二
層ゲート間絶縁膜としてオキシナイトライド膜を製造す
る際の工程の一部を示す断面図。
【図７】図６に示した工程に続く工程を示す断面図。
【図８】第２の実施の形態のプロセスを用いてＯＮＯ膜
として形成された形成されたオキシナイトライド膜の耐
圧測定結果を示す図。
として形成された形成されたオキシナイトライド膜の耐
圧測定結果を示す図。
【図９】第２の実施の形態のプロセスを用いてＯＮＯ膜
として形成されたオキシナイトライド膜の膜内の濃度分
布に関するＳＩＭＳ分析の結果を示す図。
として形成されたオキシナイトライド膜の膜内の濃度分
布に関するＳＩＭＳ分析の結果を示す図。
【図１０】従来のＥＥＰＲＯＭのメモリセルトランジス
タのトンネル絶縁膜としてオキシナイトライド膜を形成
する際の工程を示す断面図。
タのトンネル絶縁膜としてオキシナイトライド膜を形成
する際の工程を示す断面図。
【図１１】図１０のプロセスを用いて形成されたオキシ
ナイトライド膜の膜内の濃度分布に関するＳＩＭＳ分析
の結果を示す図。
ナイトライド膜の膜内の濃度分布に関するＳＩＭＳ分析
の結果を示す図。
【図１２】従来のＥＥＰＲＯＭのメモリセルトランジス
タの二層ゲート間絶縁膜として形成されたＯＮＯ膜の膜
内の濃度分布に関するＳＩＭＳ分析の結果を示す図。
タの二層ゲート間絶縁膜として形成されたＯＮＯ膜の膜
内の濃度分布に関するＳＩＭＳ分析の結果を示す図。
１０…Ｓｉ基板、 １１…ＳｉＮ膜、 １２…オキシナイトライド膜、 １３…多結晶シリコン膜。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/318 Ｈ０１Ｌ 29/78 ３０１Ｇ 27/115 29/78 (72)発明者 石原 勝則 神奈川県川崎市川崎区駅前本町25番地１ 東芝マイクロエレクトロニクス株式会社内 (72)発明者 松本 修司 神奈川県川崎市川崎区駅前本町25番地１ 東芝マイクロエレクトロニクス株式会社内 Ｆターム(参考） 4M104 BB01 CC05 DD18 DD29 DD43 EE03 EE14 GG09 GG16 HH20 5F001 AA01 AA06 AA63 AB02 AD12 AF06 AF07 AF25 AG03 AG12 AG21 AG22 AG30 5F040 DA19 EA08 EA09 EC01 ED03 FC11 5F058 BA20 BD01 BD10 BD15 BF04 BF24 BF30 BF73 BH15 BJ01 BJ10 5F083 EP02 EP22 EP44 EP45 EP56 EP57 ER21 GA21 GA25 GA30 JA05 PR21 PR34 PR36
Claims (9)
- 【請求項１】 半導体装置にオキシナイトライド膜を形
成する際、 シリコンナイトライド膜を形成する工程と、 イオン注入法あるいはプラズマドーピング法のいずれか
を用いて前記シリコンナイトライド膜に酸素イオンを導
入することによりオキシナイトライド膜を形成する工程
とを具備することを特徴とする半導体装置の製造方法。 - 【請求項２】 請求項１記載の半導体装置の製造方法に
おいて、 前記オキシナイトライド膜をＭＯＳトランジスタのゲー
ト絶縁膜あるいは二層ゲート構造を有するメモリセルト
ランジスタのトンネル絶縁膜あるいは二層ゲート間絶縁
膜として形成することを特徴とする半導体装置の製造方
法。 - 【請求項３】 請求項１または２記載の半導体装置の製
造方法において、 前記酸素イオンを導入する際、オキシナイトライド膜中
の深さ方向の所望位置にピーク位置を持つように酸素濃
度のプロファイルを形成することを特徴とする半導体装
置の製造方法。 - 【請求項４】 請求項１記載の半導体装置の製造方法に
おいて、 前記オキシナイトライド膜をＭＯＳトランジスタのゲー
ト絶縁膜あるいは二層ゲート構造を有するメモリセルト
ランジスタのトンネル絶縁膜として形成する際、下層の
シリコン基板との界面近傍に酸素イオンを導入すること
を特徴とする半導体装置の製造方法。 - 【請求項５】 請求項１記載の半導体装置の製造方法に
おいて、 前記オキシナイトライド膜を二層ポリシリコンゲート構
造を有するメモリセルトランジスタの二層ゲート間絶縁
膜として形成する際、下層のポリシリコンとの界面近傍
および上層のポリシリコンとの界面近傍のそれぞれに酸
素濃度のピークを持つように前記酸素イオンを導入する
ことを特徴とする半導体装置の製造方法。 - 【請求項６】 請求項３記載の半導体装置の製造方法に
おいて、 前記酸素イオンの導入量と導入のピーク位置を制御する
ことによりオキシナイトライド膜中のＮ濃度の深さ方向
のプロファイルを制御することを特徴とする半導体装置
の製造方法。 - 【請求項７】 請求項１乃至６のいずれか１項に記載の
半導体装置の製造方法において、 前記酸素イオンを導入した後に不活性ガス雰囲気または
酸化性雰囲気中で熱処理を施すことにより、酸素を膜中
に拡散させ安定な結合をつくり、膜中から水素を脱離さ
せることを特徴とする半導体装置の製造方法。 - 【請求項８】 ＭＯＳトランジスタのゲート絶縁膜ある
いはＥＥＰＲＯＭのメモリセルトランジスタのトンネル
絶縁膜として、シリコンナイトライド膜をベースとし、
シリコン基板界面近傍に酸素濃度のピーク位置が存在す
るオキシナイトライド膜が使用されることを特徴とする
半導体装置。 - 【請求項９】 ＥＥＰＲＯＭの二層ゲート構造を有する
メモリセルトランジスタの二層ゲート間絶縁膜として、
シリコンナイトライド膜をベースとし、ゲート界面近傍
に酸素の濃度のピーク位置が存在するオキシナイトライ
ド膜が使用されることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11032459A JP2000232170A (ja) | 1999-02-10 | 1999-02-10 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11032459A JP2000232170A (ja) | 1999-02-10 | 1999-02-10 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000232170A true JP2000232170A (ja) | 2000-08-22 |
Family
ID=12359568
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11032459A Withdrawn JP2000232170A (ja) | 1999-02-10 | 1999-02-10 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000232170A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003088357A1 (fr) * | 2002-04-15 | 2003-10-23 | Nec Corporation | Dispositif a semi-conducteur et son procede de fabrication |
| KR100648194B1 (ko) | 2005-07-27 | 2006-11-23 | 삼성전자주식회사 | 반도체 장치의 제조 방법 |
| JP2017085101A (ja) * | 2008-09-01 | 2017-05-18 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法、及び半導体装置 |
| US9882018B2 (en) | 2014-08-06 | 2018-01-30 | Samsung Electronics Co., Ltd. | Semiconductor device with a tunneling layer having a varying nitrogen concentration, and method of manufacturing the same |
-
1999
- 1999-02-10 JP JP11032459A patent/JP2000232170A/ja not_active Withdrawn
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003088357A1 (fr) * | 2002-04-15 | 2003-10-23 | Nec Corporation | Dispositif a semi-conducteur et son procede de fabrication |
| US7151299B2 (en) | 2002-04-15 | 2006-12-19 | Nec Corporation | Semiconductor device and its manufacturing method |
| KR100648194B1 (ko) | 2005-07-27 | 2006-11-23 | 삼성전자주식회사 | 반도체 장치의 제조 방법 |
| JP2017085101A (ja) * | 2008-09-01 | 2017-05-18 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法、及び半導体装置 |
| US10128381B2 (en) | 2008-09-01 | 2018-11-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device with oxygen rich gate insulating layer |
| US9882018B2 (en) | 2014-08-06 | 2018-01-30 | Samsung Electronics Co., Ltd. | Semiconductor device with a tunneling layer having a varying nitrogen concentration, and method of manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6677213B1 (en) | SONOS structure including a deuterated oxide-silicon interface and method for making the same | |
| JP2652108B2 (ja) | 電界効果トランジスタおよびその製造方法 | |
| US5712208A (en) | Methods of formation of semiconductor composite gate dielectric having multiple incorporated atomic dopants | |
| US6869848B2 (en) | Method of manufacturing flash memory device | |
| JP4091265B2 (ja) | 半導体装置及びその製造方法 | |
| US8536640B2 (en) | Deuterated film encapsulation of nonvolatile charge trap memory device | |
| US6410938B1 (en) | Semiconductor-on-insulator device with nitrided buried oxide and method of fabricating | |
| KR19980087030A (ko) | Mis구조를 가진 반도체 장치의 제조방법 | |
| JP3319721B2 (ja) | 半導体装置の製造方法 | |
| US20020168828A1 (en) | Method of reducing threshold voltage shifting of a gate | |
| US20010026982A1 (en) | Method for fabricating semiconductor device using a cvd insulator film | |
| US6906391B2 (en) | Semiconductor device having silicon oxide film | |
| JP3406811B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0964205A (ja) | 窒化シリコン膜の形成方法 | |
| JP2000232170A (ja) | 半導体装置およびその製造方法 | |
| US7358128B2 (en) | Method for manufacturing a transistor | |
| JP3063898B2 (ja) | 半導体装置の製造方法 | |
| JP4615755B2 (ja) | 半導体装置の製造方法 | |
| JP2004200595A (ja) | Ｍｉｓトランジスタおよびその製造方法 | |
| US7005393B2 (en) | Method of fabricating a semiconductor device containing nitrogen in an oxide film | |
| US20050077547A1 (en) | Method of fabricating a metal oxide semiconductor field effect transistor and a metal oxide semiconductor field effect transistor | |
| JP2003060198A (ja) | 半導体装置及びその製造方法 | |
| JPH0992738A (ja) | 半導体装置およびその製造方法 | |
| JP2861025B2 (ja) | 半導体記憶装置およびその製造方法 | |
| JPH061839B2 (ja) | 不揮発性記憶装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060509 |