JP2000223971A - Self-bias circuit and arranging method of self-bias circuit - Google Patents
Self-bias circuit and arranging method of self-bias circuitInfo
- Publication number
- JP2000223971A JP2000223971A JP11020750A JP2075099A JP2000223971A JP 2000223971 A JP2000223971 A JP 2000223971A JP 11020750 A JP11020750 A JP 11020750A JP 2075099 A JP2075099 A JP 2075099A JP 2000223971 A JP2000223971 A JP 2000223971A
- Authority
- JP
- Japan
- Prior art keywords
- self
- fet
- biasing
- capacitor
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title description 2
- 239000003990 capacitor Substances 0.000 claims abstract description 43
- 238000004088 simulation Methods 0.000 description 9
- 101150073536 FET3 gene Proteins 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000006641 stabilisation Effects 0.000 description 2
- 238000011105 stabilization Methods 0.000 description 2
- 230000000087 stabilizing effect Effects 0.000 description 1
Landscapes
- Microwave Amplifiers (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、マイクロ波帯およ
びミリ波帯に使用する自己バイアス回路に関する。[0001] 1. Field of the Invention [0002] The present invention relates to a self-bias circuit used in a microwave band and a millimeter wave band.
【0002】[0002]
【従来の技術】図4はミリ波帯などの高い周波数で使用
する自己バイアス回路の一従来例である。この従来例で
は、動作周波数が高い周波数に限定されるので、高い動
作周波数でのみ安定化を図っている。従って、自己バイ
アス用キャパシタ100の容量値が小さくてよく、この
キャパシタ100の幅Wを短く設定していた。2. Description of the Related Art FIG. 4 shows a conventional example of a self-biasing circuit used at a high frequency such as a millimeter wave band. In this conventional example, since the operating frequency is limited to a high frequency, stabilization is achieved only at a high operating frequency. Therefore, the capacitance value of the self-biasing capacitor 100 may be small, and the width W of the capacitor 100 is set short.
【0003】また、図6はマイクロ波帯などの低い周波
数で使用する自己バイアス回路の一従来例である。この
従来例では、動作周波数が低い周波数に限定されるの
で、低い動作周波数でのみ安定化を図っている。従っ
て、自己バイアス用キャパシタ110の面積を大きくす
ればよく、キャパシタ長Lを長く設定していた。FIG. 6 shows a conventional example of a self-biasing circuit used at a low frequency such as a microwave band. In this conventional example, since the operating frequency is limited to a low frequency, stabilization is achieved only at a low operating frequency. Therefore, the area of the self-biasing capacitor 110 may be increased, and the capacitor length L is set to be long.
【0004】[0004]
【発明が解決しようとする課題】しかし、これらの従来
技術には、次のような問題があった。図4の回路では、
低い周波数で動作が不安定になる場合がある。図4の回
路のシミュレーション結果の例を図5に示す。この例
は、自己バイアス用キャパシタ100の長さLと幅W
を、それぞれL=30μm、W=100μmとした場合
のシミュレ−ション結果であり、10GHzから20G
Hzにおいて、Kファクタ(動作の安定性を示す指標で
あって、Kが1以下では不安定、1以上では安定である
ことを示す)が1以下となっており、不安定となってい
ることがわかる。これは、自己バイアス用キャパシタ1
00の容量値が小さいことが原因となっている。However, these prior arts have the following problems. In the circuit of FIG.
Operation may become unstable at low frequencies. FIG. 5 shows an example of a simulation result of the circuit of FIG. In this example, the length L and the width W of the self-biasing capacitor 100 are shown.
Are the simulation results when L = 30 μm and W = 100 μm, respectively, from 10 GHz to 20 G
In Hz, the K factor (indicator of the stability of operation, which is unstable when K is 1 or less, indicates that it is stable when K is 1 or more) is 1 or less, and is unstable. I understand. This is the self-biasing capacitor 1
The reason is that the capacity value of 00 is small.
【0005】また、図6の回路では、高い周波数で動作
が不安定になる場合がある。図6の回路のシミュレーシ
ョン結果の例を図7に示す。この例は、自己バイアス用
キャパシタ110の長さLと幅Wを、それぞれL=10
0μm、W=200μmとした場合のシミュレ−ション
結果であり、60GHzから80GHzにおいて、Kフ
ァクタが1以下となっており、不安定になっていること
がわかる。これは、自己バイアス用キャパシタ110の
長さLが長いことが原因となっている。すなわち、従来
の技術では、低い周波数から高い周波数までを一つの回
路でカバーすることができなかった。In the circuit shown in FIG. 6, the operation may become unstable at a high frequency. FIG. 7 shows an example of a simulation result of the circuit of FIG. In this example, the length L and the width W of the self-biasing capacitor 110 are respectively set to L = 10.
This is a simulation result when 0 μm and W = 200 μm. From 60 GHz to 80 GHz, the K factor is 1 or less, and it is apparent that the K factor is unstable. This is because the length L of the self-biasing capacitor 110 is long. That is, in the related art, it was not possible to cover from a low frequency to a high frequency with one circuit.
【0006】本発明は、上記の問題を解決するためにな
されたもので、低い周波数から高い周波数まで安定に動
作する自己バイアス回路を提供するものである。SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and provides a self-biasing circuit that operates stably from a low frequency to a high frequency.
【0007】[0007]
【課題を解決するための手段】請求項1に記載の発明
は、FETと、接地用パッドと、前記FETのソースと
接地用パッドとの間に設けられた自己バイアス用キャパ
シタとを有する、マイクロ波帯およびミリ波帯に使用す
る、IC内に設けられた自己バイアス回路において、前
記自己バイアス用キャパシタは、前記FETのソースと
接地用パッドとの間の領域外にも設けられていることを
特徴とする自己バイアス回路である。請求項2に記載の
発明は、前記自己バイアス用キャパシタは、前記接地用
パッドに隣接するL字型の領域に設けられていることを
特徴とする請求項1に記載の自己バイアス回路である。According to a first aspect of the present invention, there is provided a micro-circuit comprising a FET, a ground pad, and a self-biasing capacitor provided between the source of the FET and the ground pad. In a self-biasing circuit provided in an IC for use in a wave band and a millimeter wave band, the self-biasing capacitor is provided outside a region between a source of the FET and a ground pad. It is a self-biasing circuit that is a feature. The invention according to claim 2 is the self-biasing circuit according to claim 1, wherein the self-biasing capacitor is provided in an L-shaped region adjacent to the ground pad.
【0008】請求項3に記載の発明は、FETと、接地
用パッドと、前記FETのソースと接地用パッドとの間
に設けられた自己バイアス用キャパシタとを有する、マ
イクロ波帯およびミリ波帯に使用する、IC内に設けら
れた自己バイアス回路において、前記自己バイアス用キ
ャパシタは、前記FETのソースと接地用パッドとの間
の領域外にも設けられていることを特徴とする自己バイ
アス回路の配置方法である。According to a third aspect of the present invention, there is provided a microwave band and a millimeter wave band having an FET, a ground pad, and a self-biasing capacitor provided between the source of the FET and the ground pad. A self-biasing circuit provided in an IC, wherein the self-biasing capacitor is also provided outside a region between a source of the FET and a ground pad. This is the arrangement method.
【0009】[0009]
【発明の実施の形態】本発明の第1実施形態の構成を図
1に示す。自己バイアス用キャパシタ1は、接地用パッ
ド2(バイアホ−ルやフリップチップ用グランドパッ
ド)を取り囲むように配置されている。この自己バイア
ス用キャパシタ1の長さをL、幅をWとする。FET3
のソ−ス3aは、前記自己バイアス用キャパシタ1に可
能な限り近づけて配置されている。FET3のゲート3
bは、ゲートバイアス抵抗4を介して接地されている。
3cは、FET3のドレインである。FIG. 1 shows the configuration of a first embodiment of the present invention. The self-biasing capacitor 1 is arranged so as to surround the ground pad 2 (via hole or flip chip ground pad). The length of the self-biasing capacitor 1 is L and the width is W. FET3
The source 3a is arranged as close as possible to the self-biasing capacitor 1. Gate 3 of FET3
b is grounded via the gate bias resistor 4.
3c is the drain of FET3.
【0010】次に、本実施形態の動作を説明する。FE
T3のソ−ス3aが、自己バイアス用キャパシタ1に可
能な限り近づけて配置されているので、自己バイアス用
キャパシタ1の長さLは、FET3のソ−ス3aと接地
用パッド2との間の距離にほぼ等しい。ミリ波帯の高い
周波数では、この長さLが短いほど自己バイアス回路の
安定性が良くなる。一方、マイクロ波帯以下の低い周波
数においては、自己バイアス用キャパシタ1の面積(L
×W)が大きいほど、自己バイアス回路の安定性が良く
なる。Next, the operation of this embodiment will be described. FE
Since the source 3a of T3 is arranged as close as possible to the self-biasing capacitor 1, the length L of the self-biasing capacitor 1 is set between the source 3a of the FET 3 and the ground pad 2. About the distance of At high frequencies in the millimeter-wave band, the shorter the length L, the better the stability of the self-bias circuit. On the other hand, at low frequencies below the microwave band, the area (L
× W) is greater, the stability of the self-bias circuit is better.
【0011】その理由について以下に述べる。自己バイ
アス用キャパシタ1の容量をCx、自己バイアス用キャ
パシタ1の電極の大きさに対応する等価インダクタンス
(FET3のソ−ス3aから接地用パッド2までの等価
インダクタンス)をLx、接地用パッド2の等価インダ
クタンスをLyとすると、FET3のソ−ス3aと接地
点(グランド)との間には、以下のアドミタンスが入る
ことになる。 1/(jωCx)+jωLx+jωLy ここで、ミリ波帯の高い周波数においては、1/(jω
Cx)が0に近くなるので、FET3のソ−ス3aと接
地点との間には、jωLx+jωLy=jω(Lx+L
y)のアドミタンスがみえることになる。ミリ波帯の高
い周波数では、FET3のソ−ス3aに付加されるイン
ダクタンスが出来るだけ小さい方が、FET3が安定に
動作する。上記Lxは、自己バイアス用キャパシタ1の
長さLと比例関係にあるので、ミリ波帯の高い周波数で
は、この長さLが短いほど自己バイアス回路の安定性が
良くなる。The reason will be described below. The capacitance of the self-biasing capacitor 1 is Cx, the equivalent inductance corresponding to the size of the electrode of the self-biasing capacitor 1 (the equivalent inductance from the source 3a of the FET 3 to the ground pad 2) is Lx, and Assuming that the equivalent inductance is Ly, the following admittance is inserted between the source 3a of the FET 3 and the ground point (ground). 1 / (jωCx) + jωLx + jωLy Here, at a high frequency in the millimeter wave band, 1 / (jω
Cx) is close to 0, so that jωLx + jωLy = jω (Lx + L)
The admittance of y) can be seen. At high frequencies in the millimeter wave band, the FET 3 operates more stably when the inductance added to the source 3a of the FET 3 is as small as possible. Since the Lx is proportional to the length L of the self-biasing capacitor 1, the stability of the self-biasing circuit is improved as the length L is shorter at a high frequency in the millimeter wave band.
【0012】一方、マイクロ波帯以下の低い周波数にお
いては、jωLx+jωLyが0に近くなるので、FE
T3のソ−ス3aと接地点との間には、1/(jωC
x)のアドミタンスがみえることになる。Cxが大きい
ほどFET3のソ−ス3aに付加されるアドミタンス1
/(jωCx)が小さくなるので、FETが安定に動作
する。Cxは自己バイアス用キャパシタ1の面積L×W
に比例するので、マイクロ波帯以下の低い周波数におい
ては、この自己バイアス用キャパシタ1の面積L×Wが
大きいほど、自己バイアス回路の安定性が良くなる。On the other hand, at low frequencies below the microwave band, since jωLx + jωLy is close to 0, FE
Between the source 3a of T3 and the ground point, 1 / (jωC
The admittance of x) can be seen. Admittance 1 added to source 3a of FET 3 as Cx increases
Since / (jωCx) becomes small, the FET operates stably. Cx is the area L × W of the self-biasing capacitor 1
At low frequencies below the microwave band, the greater the area L × W of the self-biasing capacitor 1, the better the stability of the self-biasing circuit.
【0013】従って、自己バイアス回路を低い周波数か
ら高い周波数まで安定動作させるには、自己バイアス用
キャパシタ1の長さLを短くし、幅Wを長くすればよ
い。ここで、Wを長くしながら、かつミリ波帯の高い周
波数で自己バイアス用キャパシタ1がスタブにみえない
ようにするために、自己バイアス用キャパシタ1の接地
が良くとれるよう、接地用パッド2を取り囲むように自
己バイアス用キャパシタ1が配置されている。Therefore, in order to stably operate the self-biasing circuit from a low frequency to a high frequency, the length L of the self-biasing capacitor 1 may be reduced and the width W may be increased. Here, in order to make the self-biasing capacitor 1 not look like a stub at a high frequency in the millimeter wave band while increasing W, the grounding pad 2 is formed so that the self-biasing capacitor 1 can be well grounded. A self-biasing capacitor 1 is arranged so as to surround it.
【0014】図2にこの自己バイアス回路のシミュレ−
ション結果を示す。ここでKファクタは安定性を示す指
標であり、1以下で不安定、1以上で安定を示す。図2
は自己バイアス用キャパシタ1の長さL=30μm、幅
W=200μmの場合であり、他のシミュレ−ションパ
ラメ−タとして、以下を用いた。FET3のゲ−ト幅=
200μm、自己バイアス用キャパシタ1のキャパシタ
値は100μm□で約3.0pF、接地用パッド2の大
きさは100μm□で、その等価インダクタンスを10
pHとした。尚、ゲ−トバイアス抵抗4(FET3のゲ
−ト3bとグランド間の抵抗)は45Ωとした。図2の
グラフから、100MHzから100GHzまでの広い
周波数帯域において、安定な自己バイアス回路が得られ
ていることがわかる。FIG. 2 shows a simulation of the self-biasing circuit.
Shows the results of the Here, the K factor is an index indicating stability, and is unstable when it is 1 or less, and is stable when it is 1 or more. FIG.
Is a case where the length L of the self-biasing capacitor 1 is 30 μm and the width W is 200 μm. The following simulation parameters are used. Gate width of FET3 =
200 μm, the capacitor value of the self-biasing capacitor 1 is about 3.0 pF at 100 μm □, the size of the ground pad 2 is 100 μm □, and its equivalent inductance is 10 μm.
The pH was set. The gate bias resistance 4 (the resistance between the gate 3b of the FET 3 and the ground) was 45Ω. It can be seen from the graph of FIG. 2 that a stable self-bias circuit is obtained in a wide frequency band from 100 MHz to 100 GHz.
【0015】本発明に適する自己バイアス用キャパシタ
1のLとWの寸法については、FET3のゲ−ト幅およ
び接地用パッド2の等価インダクタンスにより異なる
が、Lが50μm以下、Wが150μm以上が望まし
い。また、FET3のソ−ス3aと自己バイアス用キャ
パシタ1の間隔は10μm以下が好ましい。The dimensions of L and W of the self-biasing capacitor 1 suitable for the present invention differ depending on the gate width of the FET 3 and the equivalent inductance of the ground pad 2, but L is preferably 50 μm or less and W is preferably 150 μm or more. . The distance between the source 3a of the FET 3 and the self-biasing capacitor 1 is preferably 10 μm or less.
【0016】図3に本発明の第2実施形態を示す。高い
周波数では、自己バイアス用キャパシタ10のキャパシ
タ長L1を図1のLと同じにすることによって、安定動
作を得ることが出来、低い周波数では、キャパシタ面積
(L1×W1+L2×W2)を図1のL×Wと同じにす
ることによって、安定動作が得られる。FIG. 3 shows a second embodiment of the present invention. At a high frequency, a stable operation can be obtained by making the capacitor length L1 of the self-biasing capacitor 10 equal to L in FIG. 1, and at a low frequency, the capacitor area (L1 × W1 + L2 × W2) is reduced. By making the same as L × W, stable operation can be obtained.
【0017】[0017]
【発明の効果】本発明によれば、自己バイアス回路自体
を広い周波数帯域において安定化できるため、MMIC
(マイクロ波モノリシック集積回路)にて本回路を多段
構成する場合等に、安定化回路を別に設ける必要がな
い。従って、回路構成を簡単化できるとともに、チップ
サイズの小型化が可能となる。According to the present invention, since the self-biasing circuit itself can be stabilized in a wide frequency band, the MMIC
In the case where the present circuit is configured in multiple stages by a (microwave monolithic integrated circuit), it is not necessary to separately provide a stabilizing circuit. Therefore, the circuit configuration can be simplified and the chip size can be reduced.
【図1】 本発明の第1実施形態の構成図。FIG. 1 is a configuration diagram of a first embodiment of the present invention.
【図2】 第1実施形態のシミュレ−ション結果を示す
グラフ。FIG. 2 is a graph showing a simulation result of the first embodiment.
【図3】 本発明の第2実施形態の構成図。FIG. 3 is a configuration diagram of a second embodiment of the present invention.
【図4】 第1の従来例の構成図。FIG. 4 is a configuration diagram of a first conventional example.
【図5】 第1の従来例のシミュレ−ション結果を示す
グラフ。FIG. 5 is a graph showing a simulation result of the first conventional example.
【図6】 第2の従来例の構成図。FIG. 6 is a configuration diagram of a second conventional example.
【図7】 第2の従来例のシミュレ−ション結果を示す
グラフ。FIG. 7 is a graph showing a simulation result of a second conventional example.
1、10、100、110 自己バイアス用キャパシタ 2 接地用パッド 3 FET 3a ソース 3b ゲート 3c ドレイン 4 ゲートバイアス抵抗 1, 10, 100, 110 Self-biasing capacitor 2 Ground pad 3 FET 3a Source 3b Gate 3c Drain 4 Gate bias resistance
Claims (3)
自己バイアス用キャパシタとを有する、マイクロ波帯お
よびミリ波帯に使用する、IC内に設けられた自己バイ
アス回路において、 前記自己バイアス用キャパシタは、前記FETのソース
と接地用パッドとの間の領域外にも設けられていること
を特徴とする自己バイアス回路。1. An integrated circuit for use in a microwave band and a millimeter wave band, comprising: an FET; a ground pad; and a self-biasing capacitor provided between a source of the FET and a ground pad. In the provided self-bias circuit, the self-bias capacitor is provided outside a region between a source of the FET and a ground pad.
接地用パッドに隣接するL字型の領域に設けられている
ことを特徴とする請求項1に記載の自己バイアス回路。2. The self-biasing circuit according to claim 1, wherein the self-biasing capacitor is provided in an L-shaped region adjacent to the ground pad.
自己バイアス用キャパシタとを有する、マイクロ波帯お
よびミリ波帯に使用する、IC内に設けられた自己バイ
アス回路において、 前記自己バイアス用キャパシタは、前記FETのソース
と接地用パッドとの間の領域外にも設けられていること
を特徴とする自己バイアス回路の配置方法。3. An integrated circuit for use in a microwave band and a millimeter wave band, comprising: an FET; a ground pad; and a self-biasing capacitor provided between a source of the FET and a ground pad. In the provided self-biasing circuit, the self-biasing capacitor is provided outside a region between a source of the FET and a ground pad.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02075099A JP3356097B2 (en) | 1999-01-28 | 1999-01-28 | Self-bias circuit and method of arranging self-bias circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02075099A JP3356097B2 (en) | 1999-01-28 | 1999-01-28 | Self-bias circuit and method of arranging self-bias circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000223971A true JP2000223971A (en) | 2000-08-11 |
| JP3356097B2 JP3356097B2 (en) | 2002-12-09 |
Family
ID=12035876
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02075099A Expired - Fee Related JP3356097B2 (en) | 1999-01-28 | 1999-01-28 | Self-bias circuit and method of arranging self-bias circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3356097B2 (en) |
-
1999
- 1999-01-28 JP JP02075099A patent/JP3356097B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP3356097B2 (en) | 2002-12-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP4123833B1 (en) | Antenna with anti-interference arrangement | |
| JPS594175A (en) | Field effect semiconductor device | |
| JP2001111364A (en) | Microwave amplifier | |
| JP3364404B2 (en) | Semiconductor input / output connection structure | |
| KR100228754B1 (en) | High-frequency amplifier inegrated circuit device | |
| JPS6043907A (en) | Amplifying circuit | |
| JP3684524B2 (en) | High frequency integrated circuit device | |
| US6278329B1 (en) | Low-noise amplifier stage with matching network | |
| JPH06349676A (en) | Micro-chip capacitor | |
| EP1351300A2 (en) | Semiconductor device and transceiver apparatus | |
| JP3005416B2 (en) | Microwave and millimeter wave monolithic integrated circuits | |
| JP2000223971A (en) | Self-bias circuit and arranging method of self-bias circuit | |
| JPH08236698A (en) | Semiconductor device | |
| JPS63219150A (en) | Active inductor | |
| US5469107A (en) | Microwave amplifier | |
| JPH0115226Y2 (en) | ||
| US5734189A (en) | Low parasitic source inductance field-effect transistor device having via connections disposed along an outer periphery thereof | |
| JP2001352204A (en) | Circuit element using transmission line, electronic circuit using the same element and line, and electronic device using the same | |
| CN114762108A (en) | Integrated circuit | |
| JP2001345606A (en) | MMIC amplifier | |
| JP3450721B2 (en) | Semiconductor device | |
| JPH0697799A (en) | Reflection type switch | |
| JPH066600Y2 (en) | High frequency circuit device | |
| JPH04261206A (en) | Amplifier | |
| EP3462608A1 (en) | Amplifier |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020903 |
|
| LAPS | Cancellation because of no payment of annual fees |