JP2000209508A

JP2000209508A - 固体撮像装置

Info

Publication number: JP2000209508A
Application number: JP11010597A
Authority: JP
Inventors: Ryohei Miyagawa; 川良平宮
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1999-01-19
Filing date: 1999-01-19
Publication date: 2000-07-28

Abstract

(57)【要約】【課題】残像やブルーミングのない高性能の固体撮像
装置を提供する。【解決手段】本発明の固体撮像装置は、画素ごとに設
けられるフォトダイオードＰＤおよび画素アンプ１と、
水平ライン走査回路２と、垂直ライン走査回路３と、タ
イミング発生回路４と、ノイズキャンセラ回路５と、読
み出し回路６と、電源電圧を昇圧する昇圧回路１１と、
昇圧回路１１で昇圧された電圧によりリセット用トラン
ジスタＱ１のゲート端子を駆動する昇圧バッファ１２と
を備える。ノイズキャンセラ回路５でリセットレベルを
検出する前に、いったんリセット用トランジスタＱ１の
ゲート端子に通常のオン電圧よりも高い電圧を供給して
このトランジスタＱ１をオンさせるようにしたため、検
出部２５に蓄積されていた残留電荷をリセット用トラン
ジスタＱ１のドレイン端子を介して電源端子側に排出さ
せることができ、リセットレベル検出時に残留電荷の影
響を受けなくなる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、複数の光電変換素
子が列設された固体撮像素子に関し、特に、複数種類の
電圧を用いることなく電荷転送を行うことができるイメ
ージセンサを対象とする。

【０００２】

【従来の技術】固体撮像装置には、代表的なものとし
て、転送ゲートに印加する電圧を順に切り換えて蓄積電
荷の転送を行うＣＣＤと、単一の電圧で蓄積電荷の転送
を行うCMOSイメージセンサとがある。

【０００３】CMOSイメージセンサは、低電圧の単一電源
で駆動でき、消費電力も少なく、また、駆動タイミング
回路をオンチップ化できるため、カメラ等の携帯機器で
の利用が期待されている。

【０００４】図８は従来のCMOSイメージセンサの概略構
成を示すブロック図である。図示のCMOSイメージセンサ
は、画素ごとにフォトダイオードＰＤと画素アンプ１を
備えており、この他に、水平方向に走査する水平ライン
走査回路２と、垂直方向に走査する垂直ライン走査回路
３と、これら走査回路２，３の動作タイミングを制御す
るタイミング発生回路４と、画素アンプ１の出力に含ま
れるノイズ成分を除去するノイズキャンセラ回路５と、
読み出し回路６と、ロードトランジスタ１０とを備え
る。

【０００５】ロードトランジスタ１０は画素列ごとに配
列されており、選択された画素列の画素アンプ１ととも
に、ソースフォロワアンプを構成する。

【０００６】不図示の光学レンズで集光された光は、図
８のフォトダイオードＰＤに入力されて光電変換され、
電荷（光生成電子）が生成される。この電荷は、フォト
ダイオードＰＤに一定期間貯められ、光量に応じてフォ
トダイオードＰＤの電圧を変化させる。この電圧信号
は、画素アンプ１で増幅された後、ノイズキャンセラ回
路５に入力されて固定パターン雑音が除去される。

【０００７】固定パターン雑音が除去された信号は、ノ
イズキャンセラ回路５内で保持され、水平ライン走査回
路２によって時系列に読み出され、画素アンプ１で増幅
されて最終的な画素信号が得られる。

【０００８】上述した固定パターン雑音とは、画素アン
プ１の出力オフセットのばらつきにより生じる雑音であ
り、MOSトランジスタのしきい値電圧のばらつきにより
発生するものである。

【０００９】ノイズキャンセラ回路５は、画素信号のレ
ベルとリセット直後の信号レベルとの差分をとることに
より、固定パターン雑音を相殺する。

【００１０】図９は従来のCMOSイメージセンサの動作タ
イミング図であり、図９の上から順に、水平同期信号
（H-BLK）、リセット用トランジスタのゲート電圧（リ
セットゲート電圧）、転送用トランジスタのゲート電圧
（転送ゲート電圧）、リセットホールド信号、画素信号
ホールド信号のタイミング波形を示している。

【００１１】図９のリセットホールド信号と画素信号ホ
ールド信号は、ノイズキャンセラ回路５の内部で用いら
れる信号であり、リセットホールド信号がハイレベルの
期間内にはリセット状態での画素アンプ１の出力レベル
が保持され、画素信号ホールド信号がハイレベルの期間
内にはフォトダイオードＰＤから出力された電荷に応じ
た画素アンプ１の出力レベルが保持される。

【００１２】図８では、リセット用トランジスタと転送
用トランジスタをともに省略しているが、これらトラン
ジスタはフォトダイオードＰＤと画素アンプ１の間に接
続される。すなわち、フォトダイオードＰＤのカソード
端子に転送用トランジスタＱ２のソース端子が接続さ
れ、転送用トランジスタＱ２のドレイン端子はリセット
用トランジスタＱ１のソース端子に接続され、リセット
用トランジスタＱ１のドレイン端子には電源端子Ｖddが
印加される。また、転送用トランジスタＱ２のドレイン
端子とリセット用トランジスタＱ１のソース端子はとも
に、画素アンプ１を構成するトランジスタＱ４のゲート
端子に接続される。

【００１３】また、ノイズキャンセラ回路５は、図９に
波形を示すリセットホールド信号がハイレベルのときの
画素アンプ１の出力レベルと、画素信号ホールド信号が
ハイレベルのときの画素アンプ１の出力レベルとを比較
する。

【００１４】図９の時刻Ｔ１でリセットが解除された
後、時刻Ｔ２〜Ｔ３の間に、ノイズキャンセラ回路５
は、リセット時の信号レベルを保持する。次に、時刻Ｔ
４になると、転送用トランジスタがオンになり、フォト
ダイオードＰＤで光電変換された電荷が画素アンプ１を
介してノイズキャンセラ回路５に入力される。その後、
時刻Ｔ６〜Ｔ７の間に、ノイズキャンセラ回路５は、画
素信号レベルを保持する。

【００１５】

【発明が解決しようとする課題】従来のCMOSイメージセ
ンサは、フォトダイオードＰＤに大量の電荷が蓄積され
ると、転送用トランジスタのオン期間中にすべての電荷
を外部に取り出すことができず、フォトダイオードＰＤ
に一部の電荷が残って残像が生じるという問題があっ
た。また、フォトダイオードＰＤに強烈な光が入射する
と、光電変換された電荷がフォトダイオードＰＤからあ
ふれ、ブルーミングを引き起こすという問題もあった。

【００１６】また、フォトダイオードＰＤから取り出さ
れた電荷は、画素アンプ１に入力される前に、いったん
転送用トランジスタのゲート端子とリセット用トランジ
スタのゲート端子との間の検出部に蓄積される。フォト
ダイオードＰＤの感度をよくするには、フォトダイオー
ドＰＤの容量が大きくて、検出部の容量が小さいのが望
ましいが、このようにすると、フォトダイオードＰＤに
蓄積された電荷をすべて取り出すことができなくなり、
フォトダイオードＰＤに残留した電荷によって残像が生
じてしまう。

【００１７】本発明は、このような点に鑑みてなされた
ものであり、その目的は、素子の構造を複雑化すること
なく、残像やブルーミングのない高性能の固体撮像装置
を提供することにある。

【００１８】

【課題を解決するための手段】上述した課題を解決する
ために、本発明は、１列または複数列に配設された複数
の光電変換素子と、前記複数の光電変換素子のそれぞれ
に対応して設けられ、対応する前記光電変換素子で光電
変換された電荷を増幅する画素アンプと、前記光電変換
素子で光電変換された電荷を前記画素アンプに転送する
転送ゲートと、前記画素アンプの入力電圧を所定の電圧
に初期設定するリセットゲートと、前記転送ゲートおよ
び前記リセットゲートのオン・オフを制御するタイミン
グ発生回路と、ブランキング期間内に、リセット状態で
の前記画素アンプの出力レベルと前記光電変換素子で光
電変換された電荷に応じた前記画素アンプの出力レベル
との差分を検出することにより、前記画素アンプの出力
に含まれるノイズ成分を除去するノイズキャンセラ回路
と、を備えた固体撮像装置において、前記タイミング発
生回路は、前記光電変換素子で光電変換された電荷に応
じた信号が前記画素アンプから出力された後、同一のブ
ランキング期間内に、前記転送ゲートおよび前記リセッ
トゲートをともにオンさせるものである。

【００１９】また、本発明は、１列または複数列に配設
された複数の光電変換素子と、前記複数の光電変換素子
のそれぞれに対応して設けられ、対応する前記光電変換
素子で光電変換された電荷を増幅する画素アンプと、前
記光電変換素子で光電変換された電荷を前記画素アンプ
に転送する転送ゲートと、前記画素アンプの入力電圧を
所定の電圧に初期設定するリセットゲートと、前記転送
ゲートおよび前記リセットゲートのオン・オフを制御す
るタイミング発生回路と、ブランキング期間内に、リセ
ット状態での前記画素アンプの出力レベルと前記光電変
換素子で光電変換された電荷に応じた前記画素アンプの
出力レベルとの差分を検出することにより、前記画素ア
ンプの出力に含まれるノイズ成分を除去するノイズキャ
ンセラ回路と、を備えた固体撮像装置において、電源電
圧を昇圧する昇圧回路を備え、前記タイミング発生回路
は、リセット状態での前記画素アンプの出力レベルを検
出する前で、かつ同一のブランキング期間内に、前記昇
圧回路を用いて生成した通常のオン電圧よりも高い電圧
で前記リセットゲートをオンさせるものである。

【００２０】また、本発明は、１列または複数列に配設
された複数の光電変換素子と、前記複数の光電変換素子
のそれぞれに対応して設けられ、対応する前記光電変換
素子で光電変換された電荷を増幅する画素アンプと、前
記光電変換素子で光電変換された電荷を前記画素アンプ
に転送する転送ゲートと、前記画素アンプの入力電圧を
所定の電圧に初期設定するリセットゲートと、前記転送
ゲートおよび前記リセットゲートのオン・オフを制御す
るタイミング発生回路と、ブランキング期間内に、リセ
ット状態での前記画素アンプの出力レベルと前記光電変
換素子で光電変換された電荷に応じた前記画素アンプの
出力レベルとの差分を検出することにより、前記画素ア
ンプの出力に含まれるノイズ成分を除去するノイズキャ
ンセラ回路と、を備えた固体撮像装置において、電源電
圧を昇圧する昇圧回路を備え、前記タイミング発生回路
は、前記光電変換素子で光電変換された電荷に応じた前
記画素アンプの出力レベルを検出する際、前記昇圧回路
を用いて生成した通常のオン電圧よりも高い電圧で前記
転送ゲートをオンさせるものである。

【００２１】

【発明の実施の形態】以下、本発明に係る固体撮像装置
について、図面を参照しながら具体的に説明する。以下
では、固体撮像装置の一例として、CMOSイメージセンサ
について説明する。

【００２２】（第１の実施形態）図１はCMOSイメージセ
ンサの第１の実施形態の概略構成を示すブロック図であ
る。図１のCMOSイメージセンサは、図８に示した従来の
CMOSイメージセンサと同様に、画素ごとにフォトダイオ
ードＰＤと画素アンプ１を備えており、この他に、水平
方向に走査する水平ライン走査回路２と、垂直方向に走
査する垂直ライン走査回路３と、これら走査回路２，３
の動作タイミングを制御するタイミング発生回路４と、
画素アンプ１の出力に含まれるノイズ成分を除去するノ
イズキャンセラ回路５と、読み出し回路６と、ロードト
ランジスタ１０とを備える。

【００２３】ロードトランジスタ１０は画素列ごとに配
列されており、選択された画素列の画素アンプ１ととも
に、ソースフォロワアンプを構成する。

【００２４】垂直ライン走査回路３内には、リセット用
トランジスタＱ１と、転送用トランジスタＱ２と、選択
用トランジスタＱ３と、垂直レジスタ回路７とが設けら
れる。これらトランジスタＱ１，Ｑ２，Ｑ３は、タイミ
ング発生回路４からの信号により制御される。

【００２５】また、本実施形態の垂直ライン走査回路３
内には、図８に示した従来のCMOSイメージセンサになか
った構成として、電源電圧を昇圧する昇圧回路１１と、
昇圧回路１１で昇圧された電圧に基づいてリセット用ト
ランジスタＱ１のゲート端子を駆動する昇圧バッファ１
２とが設けられる。昇圧バッファ１２の出力により、リ
セット用トランジスタＱ１、転送用トランジスタＱ２、
および選択用トランジスタＱ３のオン・オフが制御され
る。

【００２６】昇圧バッファ１２は、昇圧回路１１で昇圧
された電圧に依存する信号か、あるいは、通常の電源電
圧Ｖddに依存する信号を出力する。

【００２７】転送用トランジスタＱ２のソース端子はフ
ォトダイオードＰＤのカソード端子に接続され、転送用
トランジスタＱ２のドレイン端子はリセット用トランジ
スタＱ１のソース端子に接続され、リセット用トランジ
スタＱ１のドレイン端子には電源電圧Ｖddが印加され
る。また、転送用トランジスタＱ２のドレイン端子とリ
セット用トランジスタＱ１のソース端子はともに、画素
アンプ１を構成するトランジスタＱ４のゲート端子に接
続される。このトランジスタＱ４のソース端子はノイズ
キャンセラ回路５に接続され、そのドレイン端子は垂直
ライン走査回路３によりそのゲート端子を駆動する選択
用トランジスタＱ３のソース端子に接続される。

【００２８】図２は図１のCMOSイメージセンサの断面構
造を模式的に示した図である。図示のように、フォトダ
イオードＰＤを構成するｎ領域２１とｐ+領域２２が基
板の内部に形成され、このフォトダイオードＰＤに近接
する基板上面に、転送用トランジスタＱ２のゲート領域
２３が形成される。また、転送用トランジスタＱ２のゲ
ート領域２３に近接する基板上面に、リセット用トラン
ジスタＱ１のゲート領域２４が形成される。転送用トラ
ンジスタＱ２のゲート領域２３とリセット用トランジス
タＱ１のゲート領域２４の間の基板表面付近には、拡散
層からなる検出部２５が形成される。この検出部２５に
は、フォトダイオードＰＤから取り出した電荷が蓄積さ
れる。

【００２９】図３は図１のCMOSイメージセンサの動作タ
イミング図、図４は図３に示す期間(1)〜(5)内のCMOSイ
メージセンサの電位図であり、以下、これらの図を用い
て本実施形態のCMOSイメージセンサの動作を説明する。
なお、図４の電位図の縦軸は電位を表しており、この縦
軸の下方ほど電位が高いことを示す。

【００３０】水平有効期間が終了した後、図３の(1)の
期間内に、タイミング発生回路４はリセット用トランジ
スタＱ１をオンさせる。このとき、リセット用トランジ
スタＱ１のゲート端子には、昇圧回路１１で昇圧された
電圧が供給される。昇圧電圧をリセット用トランジスタ
Ｑ１のゲート端子に供給することにより、図４（ａ）に
示すように、検出部２５に蓄積されていた残留電荷をリ
セット用トランジスタＱ１の電源端子を介して外部に排
出することができ、検出部２５には残留電荷が存在しな
くなる。

【００３１】その後、図３の(2)の期間内に、タイミン
グ発生回路４はリセットホールド信号を出力し、この信
号により、ノイズキャンセラ回路５はリセット時の信号
レベルを保持する。図３の(1)の期間内に検出部２５の
残留電荷を除去しているため、ノイズキャンセラ回路５
により保持されるリセット時の信号レベルは、残留電荷
の影響を受けなくなり、信号レベルのばらつきが抑制さ
れる。この期間内の電位図は、図４（ｂ）のようにな
る。

【００３２】その後、図３の(3)の期間内に、タイミン
グ発生回路４は転送用トランジスタＱ２をオンさせる。
これにより、図４（ｃ）に示すように、フォトダイオー
ドＰＤで光電変換された電荷は、転送用トランジスタＱ
２を通って検出部２５に蓄積される。

【００３３】その後、図３の(4)の期間内に、タイミン
グ発生回路４は画素信号ホールド信号を出力する。この
信号により、ノイズキャンセラ回路５は、フォトダイオ
ードＰＤで光電変換された電荷に応じた信号レベルを保
持する。この期間内の電位図は、図４（ｄ）のようにな
る。

【００３４】その後、図３の(5)の期間内に、タイミン
グ発生回路４は、リセット用トランジスタＱ１と転送用
トランジスタＱ２をともにオンさせる。このとき、リセ
ット用トランジスタＱ１のゲート端子には、昇圧回路１
１で昇圧された電圧が供給される。これにより、図４
（ｅ）に示すように、フォトダイオードＰＤや検出部２
５に蓄積されていた残留電荷が転送用トランジスタＱ２
とリセット用トランジスタＱ１の各ゲート端子を介して
電源端子側に排出される。

【００３５】このように、本実施形態は、ノイズキャン
セラ回路５でリセットレベルを検出する前に、いったん
リセット用トランジスタＱ１のゲート端子に通常のオン
電圧よりも高い電圧を供給してこのトランジスタＱ１を
オンさせるようにしたため、検出部２５の電位が高くな
る。このため、転送用トランジスタＱ２をオンした場合
に、より多くの光電変換された電荷をフォトダイオード
ＰＤから検出部２５に転送することができる。したがっ
て、フォトダイオードＰＤに残留電荷が残ることを防ぐ
ことができる。

【００３６】また、入射光量が多い場合には、図４
（ｄ）に示すように、フォトダイオードＰＤに電荷が残
留してしまうが、この場合も、転送用トランジスタＱ２
をオンさせて画素信号の信号レベルを検出した後、転送
用トランジスタＱ２とリセット用トランジスタＱ１の双
方をオンさせるようにしたため、フォトダイオードＰＤ
と検出部２５に蓄積されていた残留電荷を、リセット用
トランジスタＱ１のドレイン端子を介して電源端子側に
排出させることができる。したがって、フォトダイオー
ドＰＤに残留電荷が存在しなくなり、残像のない表示品
質の高い画像が得られる。

【００３７】（第２の実施形態）第２の実施形態は、昇
圧回路１１を設けずに、従来の構成のままで残留電荷を
なくすものである。

【００３８】図５は本発明に係るCMOSイメージセンサの
第２の実施形態の概略構成を示すブロック図である。図
５では、図１のCMOSイメージセンサと同一の構成部分に
は同一符号を付しており、以下では相違点を中心に説明
する。

【００３９】図５のCMOSイメージセンサは、昇圧回路１
１と昇圧バッファ１２を持たない点を除いて、図１に示
したCMOSイメージセンサとほぼ同様に構成される。

【００４０】図６は図５のCMOSイメージセンサの動作タ
イミング図であり、以下、この図を用いて図５のCMOSイ
メージセンサの動作を説明する。第１の実施形態では、
リセットホールド期間（図３の期間(2)）の前に、いっ
たんリセット用トランジスタＱ１をオンさせていたが、
本実施形態は、リセット用トランジスタＱ１をオンさせ
る期間を持たない。

【００４１】また、第１の実施形態では、信号ホールド
期間（図３の期間(4)）の後に、リセット用トランジス
タＱ１と転送用トランジスタＱ２をほぼ同時に同期間だ
けオンさせていた（図３の期間(5)）が、本実施形態
は、リセット用トランジスタＱ１と転送用トランジスタ
Ｑ２をほぼ同時にオンさせる（図６の期間(4)）点では
同じであるが、リセット用トランジスタＱ１はその後も
オン状態を保持する。

【００４２】この第２の実施形態においても、画素信号
をホールドした後にリセット用トランジスタＱ１と転送
用トランジスタＱ２を両方とも同時にオンさせるため、
フォトダイオードＰＤと検出部２５に蓄積されていた残
留電荷をすべて、外部に排出させることができ、残像の
ない表示品質の高い画像が得られる。

【００４３】（第３の実施形態）第３の実施形態は、第
１の実施形態の変形例であり、フォトダイオードＰＤで
光電変換された電荷を画素アンプ１に供給する際、転送
用トランジスタＱ２のゲート端子に通常のオン電圧より
も高い電圧を供給するものである。

【００４４】第３の実施形態は、図１に示した第１の実
施形態のCMOSイメージセンサとほぼ同じ構成であるが、
転送用トランジスタＱ２をオンする際にそのゲート端子
に昇圧回路１１で昇圧した電圧を供給する点で図１と異
なる。

【００４５】図７は第３の実施形態のCMOSイメージセン
サの動作タイミング図である。図７のリセットホールド
期間(1)が終了した後、期間(2)に転送用トランジスタＱ
２をオンさせて、フォトダイオードＰＤで光電変換され
た電荷を転送用トランジスタＱ２を介して画素アンプ１
に導く。このとき、通常のオン電圧よりも高い電圧を転
送用トランジスタＱ２のゲート端子に与える。これによ
り、フォトダイオードＰＤに蓄積されていた電荷のすべ
てを画素アンプ１側に転送させることができ、フォトダ
イオードＰＤの残留電荷すべてを排出することができ
る。

【００４６】（その他の実施形態）図３では、期間
(1)，(5)にそれぞれリセット用トランジスタＱ１、転送
用トランジスタＱ２の各ゲート端子に昇圧電圧を供給す
る例を示したが、これら期間の少なくとも一方におい
て、通常のオン電圧をゲート端子に供給してもよい。

【００４７】また、第１の実施形態では、図３の期間
(5)にリセット用トランジスタＱ１と転送用トランジス
タＱ２の双方をオンさせているが、この期間を省略して
もよい。

【００４８】また、第２の実施形態では、通常のオン電
圧でリセット用トランジスタＱ１や転送用トランジスタ
Ｑ２をオンさせているが、昇圧回路１１で昇圧した電圧
でリセット用トランジスタＱ１や転送用トランジスタＱ
２をオンさせてもよい。

【００４９】また、第１の実施形態において、水平有効
期間中にリセット用トランジスタＱ１をオフしてもよ
い。

【００５０】

【発明の効果】以上詳細に説明したように、本発明によ
れば、光電変換素子で光電変換された電荷を読み出した
後に、転送ゲートとリセットゲートをともにオンさせる
ようにしたため、光電変換素子に蓄積された電荷をすべ
て外部に排出させることができ、光電変換素子の残留電
荷がなくなって、残像のない表示品質の高い画像が得ら
れる。したがって、光電変換素子に強烈な光が入射され
たり、感度向上のために転送ゲートとリセットゲートの
間の検出部の容量を小さくしても、ブルーミングや残像
が起きなくなる。

【００５１】また、本発明によれば、転送ゲートやリセ
ットゲートをオンさせる際に、通常のオン電圧よりも高
い電圧を転送ゲートやリセットゲートに供給するように
したため、光電変換素子や検出部に蓄積された残留電荷
を効率よく外部に排出することができる。

【図面の簡単な説明】

【図１】CMOSイメージセンサの第１の実施形態の概略構
成を示すブロック図。

【図２】図１のCMOSイメージセンサの断面構造を模式的
に示した図。

【図３】図１のCMOSイメージセンサの動作タイミング
図。

【図４】図３に示す期間(1)〜(5)内のCMOSイメージセン
サの電位図。

【図５】CMOSイメージセンサの第２の実施形態の概略構
成を示すブロック図。

【図６】図５のCMOSイメージセンサの動作タイミング
図。

【図７】第３の実施形態のCMOSイメージセンサの動作タ
イミング図。

【図８】従来のCMOSイメージセンサの概略構成を示すブ
ロック図。

【図９】従来のCMOSイメージセンサの動作タイミング
図。

【符号の説明】

１画素アンプ２水平ライン走査回路３垂直ライン走査回路４タイミング発生回路５ノイズキャンセラ回路６読み出し回路７タイミング発生回路１１昇圧回路１２昇圧バッファＱ１リセット用トランジスタＱ２転送用トランジスタＱ３選択用トランジスタＱ４画素アンプ用トランジスタ

Claims

【特許請求の範囲】

【請求項１】１列または複数列に配設された複数の光電
変換素子と、前記複数の光電変換素子のそれぞれに対応して設けら
れ、対応する前記光電変換素子で光電変換された電荷を
増幅する画素アンプと、前記光電変換素子で光電変換された電荷を前記画素アン
プに転送する転送ゲートと、前記画素アンプの入力電圧を所定の電圧に初期設定する
リセットゲートと、前記転送ゲートおよび前記リセットゲートのオン・オフ
を制御するタイミング発生回路と、ブランキング期間内に、リセット状態での前記画素アン
プの出力レベルと前記光電変換素子で光電変換された電
荷に応じた前記画素アンプの出力レベルとの差分を検出
することにより、前記画素アンプの出力に含まれるノイ
ズ成分を除去するノイズキャンセラ回路と、を備えた固
体撮像装置において、前記タイミング発生回路は、前記光電変換素子で光電変
換された電荷に応じた信号が前記画素アンプから出力さ
れた後、同一のブランキング期間内に、前記転送ゲート
および前記リセットゲートをともにオンさせることを特
徴とする固体撮像装置。
【請求項２】電源電圧を昇圧する昇圧回路を備え、前記タイミング発生回路は、前記転送ゲートおよび前記
リセットゲートをともにオンさせる際、前記転送ゲート
および前記リセットゲートの少なくとも一方を、前記昇
圧回路を用いて生成した通常のオン電圧よりも高い電圧
でオンさせることを特徴とする請求項１に記載の固体撮
像装置。
【請求項３】１列または複数列に配設された複数の光電
変換素子と、前記複数の光電変換素子のそれぞれに対応して設けら
れ、対応する前記光電変換素子で光電変換された電荷を
増幅する画素アンプと、前記光電変換素子で光電変換された電荷を前記画素アン
プに転送する転送ゲートと、前記画素アンプの入力電圧を所定の電圧に初期設定する
リセットゲートと、前記転送ゲートおよび前記リセットゲートのオン・オフ
を制御するタイミング発生回路と、ブランキング期間内に、リセット状態での前記画素アン
プの出力レベルと前記光電変換素子で光電変換された電
荷に応じた前記画素アンプの出力レベルとの差分を検出
することにより、前記画素アンプの出力に含まれるノイ
ズ成分を除去するノイズキャンセラ回路と、を備えた固
体撮像装置において、電源電圧を昇圧する昇圧回路を備え、前記タイミング発生回路は、リセット状態での前記画素
アンプの出力レベルを検出する前で、かつ同一のブラン
キング期間内に、前記昇圧回路を用いて生成した通常の
オン電圧よりも高い電圧で前記リセットゲートをオンさ
せることを特徴とする固体撮像装置。
【請求項４】１列または複数列に配設された複数の光電
変換素子と、前記複数の光電変換素子のそれぞれに対応して設けら
れ、対応する前記光電変換素子で光電変換された電荷を
増幅する画素アンプと、前記光電変換素子で光電変換された電荷を前記画素アン
プに転送する転送ゲートと、前記画素アンプの入力電圧を所定の電圧に初期設定する
リセットゲートと、前記転送ゲートおよび前記リセットゲートのオン・オフ
を制御するタイミング発生回路と、ブランキング期間内に、リセット状態での前記画素アン
プの出力レベルと前記光電変換素子で光電変換された電
荷に応じた前記画素アンプの出力レベルとの差分を検出
することにより、前記画素アンプの出力に含まれるノイ
ズ成分を除去するノイズキャンセラ回路と、を備えた固
体撮像装置において、電源電圧を昇圧する昇圧回路を備え、前記タイミング発生回路は、前記光電変換素子で光電変
換された電荷に応じた前記画素アンプの出力レベルを検
出する際、前記昇圧回路を用いて生成した通常のオン電
圧よりも高い電圧で前記転送ゲートをオンさせることを
特徴とする固体撮像装置。
【請求項５】前記タイミング発生回路は、前記光電変換
素子で光電変換された電荷に応じた信号が前記画素アン
プから出力された後、同一のブランキング期間内に、前
記転送ゲートおよび前記リセットゲートをともにオンさ
せることを特徴とする請求項３または４に記載の固体撮
像装置。