JP2000298280A

JP2000298280A - 液晶表示素子

Info

Publication number: JP2000298280A
Application number: JP10536499A
Authority: JP
Inventors: Takashi Miyashita; 崇宮下
Original assignee: Casio Computer Co Ltd
Current assignee: Casio Computer Co Ltd
Priority date: 1999-04-13
Filing date: 1999-04-13
Publication date: 2000-10-24

Abstract

(57)【要約】【課題】基板間隔を均一に精度良く設定するとともに、
有効画素領域内に、液晶分子の配向の乱れによる表示不
良や、輝点または黒点欠陥が生じるのを防いで、表示特
性が均一で、しかもコントラストの良い良好な画像を表
示する。【解決手段】一対の基板１，２のうちの一方の基板の内
面に、複数の有効画素領域の間の光不透過領域に対応さ
せて、複数の柱状スペーサ２０を所定の基板間隔に対応
する高さに突設し、これらの柱状スペーサ２０をその頂
面において他方の基板の内面に当接させて前記一対の基
板１，２間の間隔を規制した。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、能動素子に薄膜
トランジスタ（以下、ＴＦＴと記す）を用いたアクティ
ブマトリックス型の液晶表示素子に関するものである。

【０００２】

【従来の技術】能動素子にＴＦＴを用いたアクティブマ
トリックス液晶表示素子は、液晶層をはさんで対向する
第１と第２の一対の透明基板のうち、第１の基板の内面
に、行方向および列方向にマトリックス状に配列する複
数の透明な画素電極と、これらの画素電極にそれぞれ接
続された複数のＴＦＴと、各画素電極行にそれぞれ沿わ
せて形成された複数のゲート配線と、各画素電極列にそ
れぞれ沿わせて形成された複数のデータ配線とが設けら
れ、第２の基板の内面に、前記複数の画素電極に対向す
る対向電極が設けられた構成となっている。

【０００３】なお、前記一対の基板は、枠状のシール材
を介して接合されており、前記液晶層は、前記一対の基
板間の前記枠状シール材で囲まれた領域に液晶を封入し
て形成されている。

【０００４】また、前記アクティブマトリックス液晶表
示素子には、白黒画像を表示するものと、フルカラー画
像等の多色カラー画像を表示するものとがあり、カラー
画像を表示する液晶表示素子は、その一方の基板、一般
には前記対向電極が設けられた第２の基板の内面に、前
記複数の画素電極と前記対向電極とが互いに対向する複
数の画素領域にそれぞれ対応させて複数の色、例えば
赤、緑、青の３色のカラーフィルタを設けた構成となっ
ている。

【０００５】ところで、液晶表示素子の表示特性（電気
光学特性）は、液晶の複屈折性Δｎと液晶層厚ｄとの積
Δｎｄによってきまるため、良好な表示特性を得るため
には、一対の基板の間隔、つまり液晶層厚を精度良く設
定する必要がある。

【０００６】そのため、従来は、前記一対の基板を前記
枠状シール材を介して接合する際に、いずれか一方の基
板上に所定の径のビーズ状スペーサを散布し、このビー
ズ状スペーサにより基板間隔を規制している。

【０００７】

【発明が解決しようとする課題】しかし、従来のアクテ
ィブマトリックス液晶表示素子は、画素電極とＴＦＴと
ゲート配線およびデータ配線が形成された第１の基板の
内面が、ＴＦＴ部分や配線部分が盛り上がった凹凸面と
なっており、また散布されたビーズ状スペーサがランダ
ムに分布しているため、均一で精度の良い基板間隔が得
られない。

【０００８】しかも、従来のアクティブマトリックス液
晶表示素子は、ビーズ状スペーサが、前記複数の画素電
極と前記対向電極とが互いに対向する複数の画素領域の
うちの光が透過する有効画素領域内にも分布しているた
め、前記有効画素領域内に、スペーサ近傍での液晶分子
の配向の乱れによる表示不良を生じるだけでなく、前記
ビーズ状スペーサが透明スペーサである場合は、前記有
効画素領域内に、暗表示のときのスペーサ分布個所から
の光の漏れによる輝点欠陥が生じ、また前記ビーズ状ス
ペーサが黒色スペーサである場合は、前記有効画素領域
内に、明表示のときのスペーサ分布個所での光の吸収に
よる黒点欠陥が生じる。

【０００９】そのため、従来のアクティブマトリックス
液晶表示素子は、均一な表示特性が得られず、しかもコ
ントラストの良い良好な画像を表示することができない
という問題をもっている。

【００１０】この発明は、基板間隔を均一に精度良く設
定するとともに、有効画素領域内に、液晶分子の配向の
乱れによる表示不良や、輝点または黒点欠陥を生じるこ
とがないようにした、表示特性が均一で、しかもコント
ラストの良い良好な画像を表示することができるアクテ
ィブマトリックス型の液晶表示素子を提供することを目
的としたものである。

【００１１】

【課題を解決するための手段】この発明は、液晶層をは
さんで対向する第１と第２の一対の基板のうち、第１の
基板の内面に、行方向および列方向にマトリックス状に
配列する複数の画素電極と、これらの画素電極にそれぞ
れ接続された複数のＴＦＴ（薄膜トランジスタ）と、各
画素電極行にそれぞれ沿わせて形成された複数のゲート
配線と、各画素電極列にそれぞれ沿わせて形成された複
数のデータ配線とが設けられ、第２の基板の内面に、前
記複数の画素電極に対向する対向電極が設けられたアク
ティブマトリックス型の液晶表示素子において、前記複
数の画素電極と前記対向電極とが互いに対向する複数の
画素領域のうちの光が透過する領域がそれぞれ有効画素
領域となっているとともに、前記一対の基板のうちの少
なくとも一方の基板の内面に、前記複数の有効画素領域
の間の光不透過領域に対応させて、前記一対の基板間の
間隔を規制するための複数の柱状スペーサが、所定の基
板間隔に対応する高さに突設されており、これらの柱状
スペーサが、その頂面において他方の基板の内面に当接
していることを特徴とするものである。

【００１２】すなわち、この発明の液晶表示素子は、一
対の基板のうちの少なくとも一方の基板の内面に、複数
の有効画素領域の間の光不透過領域に対応させて、複数
の柱状スペーサを所定の基板間隔に対応する高さに突設
し、これらの柱状スペーサをその頂面において他方の基
板の内面に当接させて前記一対の基板間の間隔を規制し
たものである。

【００１３】この液晶表示素子は、複数の柱状スペーサ
を前記基板の内面に突設したものであるため、スペーサ
の位置が決まっており、したがって、これらの柱状スペ
ーサの高さを所定の基板間隔が得られるように設定する
ことにより、均一で精度の良い基板間隔を得ることがで
きる。

【００１４】しかも、この液晶表示素子では、前記複数
の柱状スペーサを、複数の有効画素領域の間の光不透過
領域に対応させて設けているため、前記有効画素領域内
に、液晶分子の配向の乱れによる表示不良や、輝点また
は黒点欠陥を生じることはない。

【００１５】したがって、この発明の液晶表示素子によ
れば、表示特性が均一で、しかもコントラストの良い良
好な画像を表示することができる。

【００１６】

【発明の実施の形態】この発明の液晶表示素子は、上記
のように、一対の基板のうちの少なくとも一方の基板の
内面に、複数の有効画素領域の間の光不透過領域に対応
させて、複数の柱状スペーサを所定の基板間隔に対応す
る高さに突設し、これらの柱状スペーサをその頂面にお
いて他方の基板の内面に当接させて前記一対の基板間の
間隔を規制することにより、基板間隔を均一に精度良く
設定するとともに、有効画素領域内に、液晶分子の配向
の乱れによる表示不良や、輝点または黒点欠陥が生じる
のを防いで、表示特性が均一で、しかもコントラストの
良い良好な画像を表示できるようにしたものである。

【００１７】この発明の液晶表示素子において、前記柱
状スペーサは、１つの有効画素領域に対して少なくとも
１つ以上の割合で配置するのが望ましく、このようにす
ることにより、基板間隔をより均一にするとともに、外
部からの加圧力に対する強度を高くしかも均一にするこ
とができる。

【００１８】また、前記柱状スペーサは、前記ＴＦＴに
対応する領域を避けて設け、外部からの加圧力が前記柱
状スペーサを介して前記ＴＦＴに加わらないようにする
のが好ましく、このようにすることにより、外部からの
加圧力による前記ＴＦＴの破壊を防ぐことができる。

【００１９】この発明を、前記液晶層が、液晶分子がツ
イスト配向したネマティック液晶層であり、前記第１の
基板の内面に、前記複数の画素電極の縁部に絶縁膜を介
して対向する補償容量電極が設けられているＴＮ（ツイ
ステッドネマティック）方式またはＳＴＮ（スーパーツ
イステッドネマティック）方式の液晶表示素子に適用す
る場合、前記柱状スペーサは、前記ゲート配線と前記デ
ータ配線と前記補償容量電極とのうちの少なくとも１つ
に部分的に対応させて設ければよく、このようにするこ
とにより、基板間隔を均一に精度良く設定するととも
に、有効画素領域内に、液晶分子の配向の乱れによる表
示不良や、輝点または黒点欠陥が生じるのを防ぐことが
できる。

【００２０】また、この発明を、前記液晶層が、強誘電
性または反強誘電性液晶層である、補償容量が不要な強
誘電性または反強誘電性液晶表示素子に適用する場合、
前記柱状スペーサは、前記ゲート配線と前記データ配線
とのうちの少なくとも一方に部分的に対応させて設けれ
ばよく、このようにすることにより、基板間隔を均一に
精度良く設定するとともに、有効画素領域内に、液晶分
子の配向の乱れによる表示不良や、輝点または黒点欠陥
が生じるのを防ぐことができる。

【００２１】この発明の液晶表示素子において、前記柱
状スペーサは、前記第１の基板上に形成された前記ゲー
ト配線と、前記ゲート配線を覆って設けられた絶縁膜の
上に形成された前記データ配線とが重なる領域に対応さ
せて設けるのが好ましく、このように、前記第１の基板
の内面のうちの前記ゲート配線と前記データ配線とが前
記絶縁膜をはさんで重なっている盛り上がった領域に前
記柱状スペーサを設けることにより、所定の基板間隔を
得るために必要な柱状スペーサの高さを小さくし、前記
柱状スペーサの強度を高くすることができる。

【００２２】その場合、各列の複数の画素電極がそれぞ
れ、各行ごとにほぼ１．５ピッチずつ行方向に交互にず
れて配列し、前記データ配線が、前記ゲート配線上に重
なる屈曲部を有する形状に形成されている液晶表示素子
においては、前記柱状スペーサを、前記ゲート配線と前
記データ配線の前記屈曲部とが重なる領域に対応させて
設けるのが好ましく、このようにすることにより、前記
柱状スペーサを太く形成し、その強度をより高くするこ
とができる。

【００２３】また、各列の複数の画素電極がそれぞれ直
線状に配列し、前記データ配線が直線状に形成されると
ともに、このデータ配線に、前記ゲート配線上に重なる
突出部が形成されている液晶表示素子においては、前記
柱状スペーサを、前記ゲート配線と前記データ配線の前
記突出部とが重なる領域に対応させて設けるのが好まし
く、このようにすることにより、前記柱状スペーサを太
く形成し、その強度をより高くすることができる。

【００２４】さらに、前記ＴＦＴが、前記第１の基板上
に形成されたゲート電極と、このゲート電極を覆うゲー
ト絶縁膜と、前記ゲート絶縁膜の上に前記ゲート電極と
対向させて設けられたｉ型半導体膜と、このｉ型半導体
膜のチャンネル領域の上に形成されたブロッキング絶縁
膜と、前記ｉ型半導体膜の両側部の上にｎ型半導体膜を
介して形成されたソース電極およびドレイン電極とから
なっている場合は、前記ＴＦＴのゲート絶縁膜を前記ゲ
ート配線を覆って形成するとともに、前記ゲート絶縁膜
上の前記ゲート配線と前記データ配線の前記屈曲部また
は前記突出部とが重なる領域に、前記ＴＦＴのｉ型半導
体膜およびブロッキング絶縁膜と同じｉ型半導体膜とブ
ロッキング絶縁膜とを積層形成し、その上に前記データ
配線の前記屈曲部または前記突出部を形成するのが好ま
しい。

【００２５】このような構成によれば、前記第１の基板
の内面の前記柱状スペーサに対応する領域の盛り上がり
をさらに大きくし、所定の基板間隔を得るために必要な
柱状スペーサの高さをより小さくしてその強度をさらに
高くするとともに、前記ゲート配線と前記データ配線の
前記屈曲部または前記突出部との間を、前記ゲート絶縁
膜と前記ｉ型半導体膜と前記ブロッキング絶縁膜とによ
り絶縁し、前記ゲート配線と前記データ配線との間の絶
縁耐圧をより高くすることができる。

【００２６】なお、前記ゲート絶縁膜の上に、前記ゲー
ト配線と前記データ配線の前記屈曲部または前記突出部
とが重なる領域に対応させて積層形成する前記ｉ型半導
体膜と前記ブロッキング絶縁膜は、前記ＴＦＴの形成工
程を利用して同時に形成することができるため、液晶表
示素子の製造コストが高くなることはない。

【００２７】上記のように、前記ゲート配線と前記デー
タ配線の前記屈曲部または前記突出部とが重なる領域に
対応させて前記柱状スペーサを設ける場合は、前記ゲー
ト配線を、列方向に隣り合う画素電極の間隔に近い幅に
形成し、前記データ配線の前記屈曲部または前記突出部
を前記ゲート配線の幅と同程度の幅に形成するのが好ま
しく、このようにすることにより、前記柱状スペーサを
さらに太く形成し、その強度をさらに高くすることがで
きる。

【００２８】また、上記のように前記ゲート配線と前記
データ配線の前記屈曲部または前記突出部とが重なる領
域に対応させて前記柱状スペーサを設ける場合は、前記
第１の基板の前記ゲート配線と前記データ配線の前記屈
曲部または前記突出部とが重なる領域の内面を、前記柱
状スペーサの端面に当接するスペーサ受け面とし、前記
第２の基板の内面に、前記スペーサ受け面に対応させて
前記柱状スペーサを突設するとともに、前記柱状スペー
サの端面と前記スペーサ受け面とをそれぞれ平坦面に形
成するのが好ましく、このようにすることにより、枠状
のシール材を介して接合される一対の基板の合わせ精度
に誤差があっても、前記第２の基板の内面に設けられた
前記柱状スペーサの端面を、前記第１の基板の内面の前
記スペーサ受け面に確実に当接させて、所定の基板間隔
を得ることができる。

【００２９】この場合、前記柱状スペーサの端面の行方
向および列方向の幅と、前記スペーサ受け面の行方向お
よび列方向の幅は、任意に設定すればよく、例えば、前
記柱状スペーサの端面の行方向および列方向の幅をそれ
ぞれ前記スペーサ受け面の行方向および列方向の幅より
も小さくすれば、行方向と列方向のいずれの方向の基板
合わせ誤差に対しても、前記柱状スペーサの端面の面積
に相当するスペーサ当接面積を確保することができる。

【００３０】また、前記柱状スペーサの端面の行方向お
よび列方向の幅をそれぞれ前記スペーサ受け面の行方向
および列方向の幅よりも大きくすれば、行方向と列方向
のいずれの方向の基板合わせ誤差に対しても、前記スペ
ーサ受け面の面積に相当するスペーサ当接面積を確保す
ることができる。

【００３１】また、前記柱状スペーサの端面の行方向の
幅を前記スペーサ受け面の行方向の幅よりも小さくし、
前記柱状スペーサの端面の列方向の幅を前記スペーサ受
け面の列方向の幅よりも大きくすれば、行方向の基板合
わせ誤差に対しては前記柱状スペーサの行方向の幅に相
当するスペーサ当接面積を確保し、列方向の基板合わせ
誤差に対しては前記スペーサ受け面の端面の列方向の幅
に相当するスペーサ当接面積を確保することができる。

【００３２】さらに、前記柱状スペーサの端面の行方向
の幅を前記スペーサ受け面の行方向の幅よりも大きく
し、前記柱状スペーサの端面の列方向の幅を前記スペー
サ受け面の列方向の幅よりも小さくすれば、行方向の基
板合わせ誤差に対しては前記スペーサ受け面の行方向の
幅に相当するスペーサ当接面積を確保し、列方向の基板
合わせ誤差に対しては前記柱状スペーサの端面の列方向
の幅に相当するスペーサ当接面積を確保することができ
る。

【００３３】また、この発明を、前記第２の基板の内面
に前記複数の画素領域にそれぞれ対応する複数の色のカ
ラーフィルタが設けられた液晶表示素子に適用する場
合、前記カラーフィルタは、前記柱状スペーサが対応す
る領域にわたって形成してもよいが、前記カラーフィル
タを前記柱状スペーサが対応する領域を避けて形成すれ
ば、外部からの加圧力を前記カラーフィルタを介さずに
前記柱状スペーサに受けさせることができるため、外部
からの加圧力に対する強度をより高くすることができ
る。

【００３４】さらに、この発明の液晶表示素子におい
て、前記複数の有効画素領域の間の光不透過領域は、前
記ゲート配線と前記データ配線およびＴＮ方式またはＳ
ＴＮ方式の液晶表示素子において設けられる前記補償容
量電極により形成してもよいが、前記第２の基板の内面
に、前記複数の画素領域の光透過領域を規制するための
遮光膜を設け、この遮光膜が対応する領域内に前記柱状
スペーサを設ければ、前記有効画素領域内に、液晶分子
の配向の乱れによる表示不良や、輝点または黒点欠陥が
生じるのを確実に防ぐことができる。

【００３５】

【実施例】図１〜図３はこの発明の第１の実施例を示し
ており、図１は液晶表示素子の一部分の平面図、図２は
図１の一部分の拡大図、図３は図２の III−III 線に沿
った断面図である。

【００３６】この液晶表示素子は、図示しない枠状のシ
ール材を介して接合された第１と第２の一対の透明基板
１，２と、これらの基板１，２間の前記シール材により
囲まれた領域に設けられた液晶層２１とからなってい
る。なお、この実施例の液晶表示素子は、ＴＮ方式また
はＳＴＮ方式のものであり、前記液晶層２１は、液晶分
子がツイスト配向したネマティック液晶層である。

【００３７】この液晶表示素子は、能動素子にＴＦＴを
用いたアクティブマトリックス型のものであり、液晶層
２１をはさんで対向する一対の基板１，２のうち、図３
において下側の第１の基板（以下、ＴＦＴ基板という）
１の内面に、行方向（図１および図２において左右方
向）および列方向（図１および図２において上下方向）
にマトリックス状に配列する複数の透明な画素電極３
と、これらの画素電極３にそれぞれ接続された複数のＴ
ＦＴ４と、各画素電極行にそれぞれ沿わせて形成された
複数のゲート配線１０と、各画素電極列にそれぞれ沿わ
せて形成された複数のデータ配線１１と、前記各画素電
極行ごとに形成され前記複数の画素電極の縁部に絶縁膜
を介して対向する補償容量電極１２とが設けられてい
る。

【００３８】前記ＴＦＴ４は、逆スタガー構造のもので
あり、その断面構造は図示しないが、前記ＴＦＴ基板１
に一体に形成されたゲート電極５と、このゲート電極５
を覆うゲート絶縁膜６と、前記ゲート絶縁膜６の上に前
記ゲート電極５と対向させて設けられたｉ型半導体膜
と、このｉ型半導体膜のチャンネル領域の上に形成され
たブロッキング絶縁膜７ｂと、前記ｉ型半導体膜の両側
部の上にｎ型半導体膜を介して形成されたソース電極８
およびドレイン電極９とからなっている。

【００３９】なお、このＴＦＴ４は、基板１上に金属膜
の成膜およびそのパターニングによりゲート電極５を形
成した後、前記ゲート絶縁膜６とｉ型半導体膜とブロッ
キング絶縁膜７ｂとを順次成膜して、まず前記ブロッキ
ング絶縁膜７ｂをチャンネル領域の形状にパターニング
し、その後に前記ｎ型半導体膜を成膜し、このｎ型半導
体膜をパターニングしてソース領域およびドレイン領域
を形成するともに、前記ｎ型半導体膜のパターニングに
際してその上に形成したレジストマスクと前記ブロッキ
ング絶縁膜７ｂとをマスクとして、前記ｉ型半導体膜を
パターニングし、その後、金属膜の成膜およびそのパタ
ーニングによりソース電極８およびドレイン電極９を形
成する方法で形成されたものであり、前記ｉ型半導体膜
は、前記ブロッキング絶縁膜７ｂの下から前記ソース領
域およびドレイン領域のｎ型半導体膜の下にわたって、
これらの輪郭形状と同じ形状に形成されている。

【００４０】また、前記ゲート配線１０と補償容量電極
１２は、前記ＴＦＴ基板１上に形成されており、前記Ｔ
ＦＴ４のゲート電極５は、前記ゲート配線１０に一体に
形成されている。

【００４１】このゲート配線１０と補償容量電極１２
は、アルミニウム系合金等の低抵抗金属膜により形成さ
れており、その表面は、データ配線１１との間の絶縁耐
圧を高くするために、端子部（図示せず）を除いて、そ
の表面を陽極酸化処理されている。図３において、１０
ａは前記ゲート配線１０の表面の陽極酸化膜、１２ａは
前記補償容量電極１２の表面の陽極酸化膜である。

【００４２】また、前記ゲート配線１０および補償容量
電極１２は、その端子部を除いて前記ＴＦＴ４のゲート
絶縁膜（透明膜）６により覆われており、このゲート絶
縁膜６の上に前記データ配線１１が形成され、このデー
タ配線１１に前記ＴＦＴ４のドレイン電極９が一体に形
成されている。

【００４３】なお、図３では、前記データ配線１１を単
層膜として示しているが、このデータ配線１１と前記ド
レイン電極９および前記ソース電極８は、前記ｎ型半導
体膜とのコンタクト性が良いクロム等の金属膜の上にア
ルミニウム系合金等の低抵抗金属膜を積層し、さらにそ
の上にクロム等からなる保護金属膜を形成した積層膜と
されている。

【００４４】ただし、この実施例では、前記データ配線
１１にＴＦＴ４のドレイン電極９を一体に形成している
が、前記ＴＦＴ４を層間絶縁膜で覆ってその上にデータ
配線を形成し、このデータ配線を前記層間絶縁膜に設け
たコンタクト孔においてＴＦＴ４のドレイン電極９に接
続してもよい。

【００４５】また、前記ゲート絶縁膜６の上には、前記
ＴＦＴ４および前記データ配線１１を覆って透明なオー
バーコート絶縁膜１３が設けられており、前記画素電極
３は、前記オーバーコート絶縁膜１３の上に形成され、
このオーバーコート絶縁膜１３に設けられたコンタクト
孔（図示せず）において前記ＴＦＴ４のソース電極８に
接続されている。

【００４６】そして、前記補償容量電極１２は、前記画
素電極３の一端側（図１および図２において上端側）の
縁部に沿わせて前記ゲート配線１０とほぼ平行に形成さ
れており、この補償容量電極１３と、前記画素電極３の
縁部と、その間の前記ゲート絶縁膜６およびオーバーコ
ート絶縁膜１３とにより、非選択期間の画素電極３の電
位を保持するための補償容量（ストレージキャパシタ）
が形成されている。

【００４７】なお、この実施例では、前記補償容量電極
１３に、行方向に隣り合う画素電極３の間の領域に延長
され、その両側縁部において前記隣り合う画素電極３の
側縁部に対向する延長電極部を形成し、前記補償容量
を、画素電極３の一端縁部から両側縁部に沿わせて形成
している。

【００４８】また、この実施例の液晶表示素子は、一般
にデルタ配列型と呼ばれるものであり、同じデータ配線
１１から前記ＴＦＴ４を介してデータ信号を供給される
各列の複数の画素電極３がそれぞれ、各行ごとにほぼ
１．５ピッチずつ行方向に交互にずれて配列している。

【００４９】そして、前記データ配線１１は、ほぼ１．
５ピッチずつ行方向に交互にずれて配列している各列の
複数の画素電極3のうちの図１および図２において左方
向にずれた画素電極３の右側縁に沿う配線部と、右方向
にずれた画素電極の左側縁に沿う配線部と、これらの配
線部をつなぐ、前記データ配線１１のピッチのほぼ半分
の長さの屈曲部１１ａとからなる蛇行配線とされてお
り、前記屈曲部１１ａは、前記ゲート絶縁膜６を介して
前記ゲート配線１０の上に重なっている。

【００５０】さらに、前記ＴＦＴ基板１の最も内面、つ
まり前記画素電極３の形成面上には、ポリイミド等から
なる配向膜１４が設けられており、この配向膜１４は、
その膜面を一方向にラビングすることにより所定方向に
配向処理されている。

【００５１】一方、図３において上側の第２の基板（以
下、対向基板という）２の内面には、前記複数の画素電
極３に対向する一枚膜状の透明な対向電極１５が設けら
れるともに、前記複数の画素電極３と前記対向電極１５
とが互いに対向する複数の画素領域にそれぞれ対応させ
て形成された複数の色、例えば赤，緑，青の３色のカラ
ーフィルタ１６Ｒ，１６Ｇ，１６Ｇと、前記複数の画素
領域の光透過領域を規制するための遮光膜１７とが設け
られている。

【００５２】前記遮光膜１７は対向基板２上に形成さ
れ、前記カラーフィルタ１６Ｒ，１６Ｇ，１６Ｇは、前
記基板２上に前記遮光膜１７を覆って行方向および列方
向に隙間無く配列形成されており、このカラーフィルタ
１６Ｒ，１６Ｇ，１６Ｇの上に、前記対向電極１５が形
成されている。

【００５３】前記遮光膜１７は、前記複数の画素領域に
それぞれ対応させて、前記画素電極３の面積よりも僅か
に小さい面積を有する複数の開口部１７ａを形成した形
状に形成されており、前記複数の画素領域のうちの前記
開口部１７ａに対応する領域、つまり光が透過する領域
が、それぞれ有効画素領域となっており、前記遮光膜１
７に対応する領域、つまり複数の画素領域の周縁部と各
画素領域の間の領域が、光不透過領域となっている。

【００５４】なお、前記遮光膜１７は金属膜からなって
おり、図３では遮光膜１７を単層膜として示している
が、この遮光膜１３は、前記基板２上に形成された酸化
クロム等の黒色金属膜と、その上に形成されたクロム等
の金属膜との積層膜からなっている。

【００５５】また、前記赤、緑、青のカラーフィルタ１
６Ｒ，１６Ｇ，１６Ｇは、行方向に配列する複数の画素
領域に対して赤色フィルタ１６Ｒと、緑色フィルタ１６
Ｇと青色フィルタ１６Ｂとが交互に対応し、同じデータ
配線１１からデータ信号を供給される画素電極３が対応
する画素領域に対して同じ色のフィルタが対応するよう
に、行方向および列方向に互いに隙間無く並べて形成さ
れており、したがって、前記カラーフィルタ１６Ｒ，１
６Ｇ，１６Ｇの上に設けられた対向電極１５は、その全
域にわたってほぼ平坦に形成されている。

【００５６】さらに、この対向基板２の最も内面、つま
り前記対向電極１５の形成面上には、ポリイミド等から
なる配向膜１８が設けられており、この配向膜１８は、
その膜面を一方向にラビングすることにより所定方向に
配向処理されている。

【００５７】また、前記一対の基板１，２のうちの少な
くとも一方の基板、この実施例ではＴＦＴ基板１の内面
には、前記遮光膜１７の複数の開口部１７ａにそれぞれ
対応する複数の有効画素領域の間の光不透過領域（遮光
膜１７が対応する領域）に対応させて、前記一対の基板
１，２間の間隔、つまり液晶層２１の層厚を規制するた
めの複数の柱状スペーサ１９が突設されている。

【００５８】これらの柱状スペーサ１９は、感光性樹脂
により所定の基板間隔に対応する高さに形成されてお
り、基板間隔は、前記複数の柱状スペーサ１９を、その
頂面において他方の基板である対向基板２の内面（配向
膜１８の膜面）に当接させることにより規制されてい
る。

【００５９】なお、前記柱状スペーサ１９は、前記オー
バーコート絶縁膜１３の上に突設されており、ＴＦＴ基
板１の内面の配向膜１４は、前記柱状スペーサ１９を覆
って形成されている。

【００６０】前記柱状スペーサ１９は、１つの有効画素
領域に対して少なくとも１つ以上の割合で配置されてお
り、さらに、この柱状スペーサ１９は、前記ＴＦＴ４に
対応する領域を避けて設けられている。

【００６１】この実施例では、図１に示したように、前
記柱状スペーサ１９を、１つの有効画素領域の周囲の光
不透過領域のうちの、前記ゲート配線１０と前記データ
配線１１と前記補償容量電極１２とにそれぞれ部分的に
対応させて設けている。

【００６２】前記ゲート配線１０に対応させて設けられ
た柱状スペーサ１９は、図２および図３に示したよう
に、前記ゲート配線１０のうちの前記データ配線１１の
屈曲部１１ａが重なる領域に対応させて形成されてお
り、この柱状スペーサ１９の高さは、前記ゲート配線１
０とデータ配線１１の屈曲部１１ａとが重なる領域の基
板１内面への盛り上がり高さに応じて、所定の基板間隔
が得られるように設定されている。

【００６３】また、前記データ配線１１と前記補償容量
電極１２とにそれぞれ対応させて設けられた柱状スペー
サ１９はそれぞれ、前記データ配線１１のうちの前記有
効画素領域の縦幅方向の中央部に対応する領域と、前記
補償容量電極１２の前記有効画素領域の横幅方向の中央
部に対応する領域とに形成されており、これらの柱状ス
ペーサ１９の高さはそれぞれ、前記データ配線１１部分
の基板１内面への盛り上がり高さと、前記補償容量電極
１２部分の基板１内面への盛り上がり高さに応じて、所
定の基板間隔が得られるように設定されている。

【００６４】なお、上述したように、対向基板２のカラ
ーフィルタ１６Ｒ，１６Ｇ，１６Ｇ上に設けられた対向
電極１５はその全域にわたってほぼ平坦に形成されてお
り、したがって前記対向電極１５の内面のスペーサ当接
面（配向膜１８の膜面）は対向基板２面と平行な平坦面
であるため、この実施例では、前記ゲート配線１０とデ
ータ配線１１の屈曲部１１ａとが重なる領域と、前記デ
ータ配線１１部分および前記補償容量電極１２部分設け
られた各柱状スペーサ１９の高さをそれぞれ、これらの
柱状スペーサ１９の頂面が面一になるように設定してい
る。

【００６５】また、前記液晶層２１は、図示しない枠状
のシール材を介して接合された一対の基板１，２間の前
記シール材により囲まれた領域にネマティック液晶を封
入して形成されており、この液晶層２１の液晶の分子
は、前記一対の基板１，２の内面に設けられた前記配向
膜１４，１８によりそれぞれの基板１，２の近傍におけ
る配向方向を規制され、これらの基板１，２間において
所定のツイスト角でツイスト配向している。

【００６６】なお、図では省略しているが、この液晶表
示素子は、前記一対の基板１，２の外面にそれぞれ配置
された一対の偏光板を備えており、これらの偏光板は、
それぞれの光学軸（透過軸または吸収軸）を所定の方向
に向けて設けられている。

【００６７】この液晶表示素子は、一対の基板１，２の
うちの少なくとも一方の基板、この実施例ではＴＦＴ基
板１の内面に、複数の有効画素領域の間の光不透過領域
に対応させて、複数の柱状スペーサ１９を所定の基板間
隔に対応する高さに突設し、これらの柱状スペーサ１９
をその頂面において他方の基板である対向基板２の内面
に当接させて前記一対の基板１，２間の間隔を規制した
ものであるため、基板間隔を均一に精度良く設定すると
ともに、有効画素領域内に、液晶分子の配向の乱れによ
る表示不良や、輝点または黒点欠陥が生じるのを防い
で、表示特性が均一で、しかもコントラストの良い良好
な画像を表示することができる。

【００６８】すなわち、この液晶表示素子は、複数の柱
状スペーサ１９を前記ＴＦＴ基板１の内面に突設したも
のであるため、スペーサ１９の位置が決まっており、し
たがって、これらの柱状スペーサ１９の高さを所定の基
板間隔が得られるように設定することにより、均一で精
度の良い基板間隔を得ることができる。

【００６９】しかも、この液晶表示素子では、前記複数
の柱状スペーサ１９を、複数の有効画素領域の間の光不
透過領域に対応させて設けているため、前記有効画素領
域内に、液晶分子の配向の乱れによる表示不良や、輝点
または黒点欠陥を生じることはない。

【００７０】したがって、この液晶表示素子によれば、
表示特性が均一で、しかもコントラストの良い良好な画
像を表示することができる。

【００７１】しかも、この実施例では、前記柱状スペー
サ１９を、前記ＴＦＴ４に対応する領域を避けて設けて
いるため、一対の基板１，２を枠状のシール材を対して
接合する際や、電子機器に実装された液晶表示素子の表
示面（対向基板２の外面）が指などで押されたときなど
に、外部からの加圧力が前記柱状スペーサ１９を介して
ＴＦＴ４に加わることはなく、そのため、外部からの加
圧力による前記ＴＦＴ４の破壊を防ぎ、ＴＦＴ４の破壊
により表示画素の欠け落ちを無くすことができる。

【００７２】また、上記液晶表示素子は、液晶層２１
が、液晶分子がツイスト配向したネマティック液晶層で
あり、前記ＴＦＴ基板１の内面に、複数の画素電極３と
の間に補償容量を形成するための補償容量電極１２が設
けられているＴＮ方式またはＳＴＮ方式のものである
が、上記実施例では、前記柱状スペーサ１９を、ゲート
配線１０とデータ配線１１と補償容量電極１２とにそれ
ぞれ部分的に対応させて設けているため、外部からの加
圧力を各有効画素領域の周囲の複数個所において前記柱
状スペーサ１９に分担させて受けさせることができ、し
たがって、外部からの加圧力に対する液晶表示素子の強
度を高くすることができる。

【００７３】また、上記液晶表示素子は、ゲート配線１
０とデータ配線１１の他に補償容量電極１２を備えてい
るため、複数の有効画素領域の間の光不透過領域を、前
記ゲート配線１０と前記データ配線１１および補償容量
電極１２により形成することができるが、上記実施例で
は、対向基板２の内面に、前記複数の画素領域の光透過
領域を規制するための遮光膜１７を設け、この遮光膜１
７が対応する領域内に前記柱状スペーサ１９を設けてい
るため、前記有効画素領域内に、液晶分子の配向の乱れ
による表示不良や、輝点または黒点欠陥が生じるのをさ
らに確実に防ぐことができる。

【００７４】なお、上記実施例では、前記柱状スペーサ
１９を、前記ゲート配線１０とデータ配線と補償容量電
極１２とに部分的に対応させて設けているが、前記柱状
スペーサ１９は、前記ゲート配線１０とデータ配線と補
償容量電極１２とのうちの少なくとも１つに部分的に対
応させて設ければよく、このようにすることにより、基
板間隔を均一に精度良く設定するとともに、有効画素領
域内に、液晶分子の配向の乱れによる表示不良や、輝点
または黒点欠陥が生じるのを防ぐことができる。

【００７５】ただし、前記柱状スペーサ１９は、１つの
有効画素領域に対して少なくとも１つ以上の割合で配置
するのが望ましく、このようにすることにより、基板間
隔をより均一にするとともに、外部からの加圧力に対す
る強度を高くしかも均一にすることができる。

【００７６】その場合、前記柱状スペーサ１９は、前記
ＴＦＴ基板１上に形成されたゲート配線１０と、前記ゲ
ート配線１０を覆って設けられたゲート絶縁膜６の上に
形成されたデータ配線１１とが重なる領域に対応させて
設けるのが好ましく、このように、前記ＴＦＴ基板１の
内面のうちの前記ゲート配線と前記データ配線とがゲー
ト絶縁膜６をはさんで重なっている盛り上がった領域に
柱状スペーサ１９を設けることにより、所定の基板間隔
を得るために必要な柱状スペーサの高さを小さくし、前
記柱状スペーサの強度を高くすることができる。

【００７７】さらに、デルタ配列型の液晶表示素子にお
いては、各列の複数の画素電極３がそれぞれ、各行ごと
にほぼ１．５ピッチずつ行方向に交互にずれて配列し、
前記データ配線１１が、ゲート配線１０上に重なる屈曲
部１１ａを有する形状に形成されているため、上記実施
例のように、ゲート配線１０に対応させて設ける柱状ス
ペーサ１９を、前記ゲート配線１０とデータ配線１１の
屈曲部１１ａとが重なる領域に対応させて設けるのが好
ましく、このようにすることにより、前記柱状スペーサ
１９を太く形成し、その強度をより高くすることができ
る。

【００７８】なお、上記実施例では、全ての柱状スペー
サ１９をＴＦＴ基板１の内面に突設し、これらの柱状ス
ペーサ１９の頂面を他方の基板である対向基板２の内面
に当接させているが、これと逆に、全ての柱状スペーサ
１９を対向基板２の内面に突設し、これらの柱状スペー
サ１９の頂面をＴＦＴ基板１の内面に当接させてもよ
く、また、ＴＦＴ基板１と対向基板２の両方の内面に互
いに位置をずらして複数の柱状スペーサ１９に突設し、
これらの柱状スペーサ１９の頂面をそれぞれ他方の基板
の内面に当接させてもよい。

【００７９】図４〜図６はこの発明の第２の実施例を示
しており、図４は液晶表示素子の一部分の平面図、図５
は図４の一部分の拡大図、図６は図５のVI−VI線に沿っ
た断面図である。

【００８０】この実施例は、液晶層２１が強誘電性また
は反強誘電性液晶層である、強誘電性液晶または反強誘
電性アクティブマトリックス液晶表示素子を対象とした
ものである。

【００８１】この強誘電性または反強誘電性液晶表示素
子は、前記強誘電性液晶または反強誘電性液晶が、印加
される電界の方向に応じて液晶分子がスメクティック層
構造の法線方向に対して一様に傾き配向し、電界の印加
を断った後のその配向状態を維持するため、非選択期間
の画素電極の電位を保持するための補償容量は備えてい
ない。

【００８２】なお、この実施例の強誘電性または反強誘
電性液晶表示素子は、デルタ配列型のものであり、前記
補償容量を形成するための補償容量電極が無く、また基
板間隔（液晶層厚）がＴＮ型またはＳＴＮ型のものに比
べて小さく設定されているとともに、一対の基板１，２
の内面に設けられた配向膜１４，１８の配向処理方向が
互いにほぼ平行であるが、基本的な素子構造は図１〜図
３に示したＴＮ型またはＳＴＮ型の液晶表示素子と同じ
であるから、重複する説明は図に同符号を付して省略す
る。

【００８３】この実施例の強誘電性または反強誘電性液
晶表示素子は、基板間隔を規制するための柱状スペーサ
２０を、１つの有効画素領域に対して１つの割合で配置
したものであり、この実施例では、前記柱状スペーサ２
０を、ゲート配線１０とデータ配線１１の屈曲部１１ａ
とがゲート絶縁膜６をはさんで重なる領域に対応させて
設けている。

【００８４】また、この実施例では、ＴＦＴ基板１のゲ
ート配線１０とデータ配線１１の屈曲部１１ａとが重な
る領域の内面（配向膜１４の膜面）を、柱状スペーサ２
０の端面に当接するスペーサ受け面Ａとし、他方の基板
である対向基板２の内面に、前記スペーサ受け面Ａに対
応させて前記柱状スペーサ２０を突設している。

【００８５】なお、前記柱状スペーサ２０は、カラーフ
ィルタ１６Ｒ，１６Ｇ，１６Ｂの上に形成された対向電
極１５の上に突設されており、対向基板２の内面の配向
膜１８は、前記柱状スペーサ２０を覆って形成されてい
る。

【００８６】この強誘電性または反強誘電性液晶表示素
子は、補償容量が不要であり、上記第１の実施例が対象
とするＴＮ型またはＳＴＮ型の液晶表示素子のように、
画素電極３を補償容量を形成するために大きく形成しな
くても、充分な開口率を得ることができる。

【００８７】そのため、この実施例では、列方向に隣り
合う画素電極３の間隔を、充分な開口率が得られる範囲
で広くするとともに、前記ゲート配線１０を、前記列方
向に隣り合う画素電極３の間隔に近い幅に形成し、前記
データ配線１１の屈曲部１１ａを前記ゲート配線１０の
幅と同程度の幅に形成している。

【００８８】さらに、この実施例では、前記ゲート絶縁
膜６上のゲート配線１０とデータ配線１１の屈曲部１１
ａとが重なる領域に対応させて、ＴＦＴ４の図示しない
ｉ型半導体膜およびブロッキング絶縁膜７ｂと同じｉ型
半導体膜７ａとブロッキング絶縁膜７ｂ′とを、前記ゲ
ート配線１０の幅よりもある程度広い幅に積層形成して
いる。

【００８９】前記ゲート配線１０とデータ配線１１の屈
曲部１１ａとが重なる領域に設けられたブロッキング絶
縁膜７ｂ′は、ＴＦＴ４のブロッキング絶縁膜７ｂをパ
ターニングする際に同時に形成され、その下のｉ型半導
体膜７ａは、前記ＴＦＴ４のｎ型半導体膜およびｉ型半
導体膜をパンターニングする際に同時に形成されたもの
であり、前記ｉ型半導体膜７ａは、前記ブロッキング絶
縁膜７ｂ′の下にその全域にわたって残されている。

【００９０】また、この実施例では、ＴＦＴ基板１のゲ
ート配線１０とデータ配線１１の屈曲部１１ａとが重な
る領域の内面（配向膜１４の膜面）を、前記柱状スペー
サ２０の端面に当接するスペーサ受け面Ａとし、他方の
基板である対向基板２の内面に、前記スペーサ受け面Ａ
に対応させて前記柱状スペーサ２０を突設するととも
に、前記柱状スペーサ２０の端面と前記スペーサ受け面
Ａとをそれぞれ前記ＴＦＴ基板１面および対向基板２面
と平行な平坦面に形成している。

【００９１】なお、この実施例では、上記のように、デ
ータ配線１１の屈曲部１１ａをゲート配線１０の幅と同
程度の幅に形成するとともに、前記ゲート絶縁膜６上の
ゲート配線１０とデータ配線１１の屈曲部１１ａとが重
なる領域に対応させて前記ｉ型半導体膜７ａとブロッキ
ング絶縁膜７ｂ′とを前記ゲート配線１０の幅よりもあ
る程度広い幅に積層形成しているため、前記スペーサ受
け面Ａは、前記ゲート配線１０とデータ配線１１の屈曲
部１１ａと前記ｉ型半導体膜７ａおよびブロッキング絶
縁膜７ｂ′との全てが重なっている、図５に平行斜線を
施した領域である。

【００９２】そして、この実施例では、前記柱状スペー
サ２０の端面の行方向および列方向の幅をそれぞれ、前
記スペーサ受け面Ａの行方向および列方向の幅よりも小
さく設定している。この柱状スペーサ２０の端面の行方
向および列方向の幅と、前記スペーサ受け面Ａの行方向
および列方向の幅との差は、一対の基板１，２を枠状の
シール材を介して接合する際の基板合わせ誤差を見込ん
で、少なくともその誤差以上に設定されている。

【００９３】すなわち、この実施例の液晶表示素子は、
柱状スペーサ２０を対向基板２の内面に突設し、この柱
状スペーサ２０の頂面を、他方の基板であるＴＦＴ基板
１のスペーサ受け面Ａに当接させることにより基板間隔
を規制したものである。

【００９４】この実施例の液晶表示素子においても、前
記柱状スペーサ２０の位置が決まっているため、これら
の柱状スペーサ２０の高さを所定の基板間隔が得られる
ように設定することにより、均一で精度の良い基板間隔
を得ることができ、また、前記柱状スペーサ２０を複数
の有効画素領域の間の光不透過領域に対応させて設けて
いるため、前記有効画素領域内に、液晶分子の配向の乱
れによる表示不良や、輝点または黒点欠陥を生じること
はないから、表示特性が均一で、しかもコントラストの
良い良好な画像を表示することができる。

【００９５】また、この実施例では、前記柱状スペーサ
１９を、ゲート配線１０に部分的に対応させて、１つの
有効画素領域に対して１つの割合で配置しているため、
外部からの加圧力を各有効画素領域にそれぞれ対応する
複数の柱状スペーサ２０に分担させて受けさせることが
でき、したがって、基板間隔をより均一にするととも
に、外部からの加圧力に対する強度を高くしかも均一に
することができる。

【００９６】さらに、この実施例では、前記柱状スペー
サ２０を、ＴＦＴ基板１の内面のうちのゲート配線１０
とデータ配線１１の屈曲部１１ａとがゲート絶縁膜６を
はさんで重なっている盛り上がった領域に対応させて設
けているため、所定の基板間隔を得るために必要な柱状
スペーサ２０の高さを小さくし、前記柱状スペーサ２０
の強度を高くすることができる。

【００９７】しかも、この実施例では、前記ゲート絶縁
膜６上の前記ゲート配線１０とデータ配線１１の屈曲部
１１ａとが重なる領域に、前記ＴＦＴ４の図示しないｉ
型半導体膜およびブロッキング絶縁膜７ｂと同じｉ型半
導体膜７ａとブロッキング絶縁膜７ｂ′とを積層形成
し、その上に前記データ配線１１の屈曲部１１ａを形成
しているため、前記ＴＦＴ基板１の内面の前記柱状スペ
ーサ２０に対応する領域の盛り上がりをさらに大きく
し、所定の基板間隔を得るために必要な柱状スペーサ２
０の高さをより小さくしてその強度をさらに高くすると
ともに、前記ゲート配線１０とデータ配線１１の屈曲部
１１ａとの間を、ゲート絶縁膜６と前記ｉ型半導体膜７
ａと前記ブロッキング絶縁膜７ｂ′とにより絶縁し、前
記ゲート配線１０とデータ配線１１との間の絶縁耐圧を
より高くすることができる。

【００９８】なお、前記ゲート絶縁膜６の上に、前記ゲ
ート配線１０とデータ配線１１の屈曲部１１ａとが重な
る領域に対応させて積層形成する前記ｉ型半導体膜７ａ
とブロッキング絶縁膜７ｂ′は、前記ＴＦＴ４の形成工
程を利用して同時に形成することができるため、液晶表
示素子の製造コストが高くなることはない。

【００９９】さらに、この実施例では、上記のように、
前記ゲート配線１０を、列方向に隣り合う画素電極３の
間隔に近い幅に形成し、前記データ配線１１の屈曲部１
１ａを前記ゲート配線１０の幅と同程度の幅に形成して
いるため、前記柱状スペーサ２０をさらに太く形成し、
その強度をさらに高くすることができる。

【０１００】また、この実施例では、前記柱状スペーサ
２０を対向基板２の内面に設け、他方の基板であるＴＦ
Ｔ基板１のゲート配線１０とデータ配線１１の屈曲部１
１ａとが重なる領域の内面を、前記柱状スペーサ２０の
端面に当接するスペーサ受け面Ａとするとともに、前記
柱状スペーサ２０の端面と前記スペーサ受け面Ａとをそ
れぞれ、前記ＴＦＴ基板１面および対向基板２面と平行
な平坦面に形成しているため、枠状のシール材を介して
接合される一対の基板１，２の合わせ精度に誤差があっ
ても、前記対向基板２の内面に設けられた前記柱状スペ
ーサ２０の端面を、前記ＴＦＴ基板１の内面の前記スペ
ーサ受け面Ａに確実に当接させて、所定の基板間隔を得
ることができる。

【０１０１】すなわち、この実施例では、前記柱状スペ
ーサ２０の端面の行方向および列方向の幅をそれぞれ前
記スペーサ受け面Ａの行方向および列方向の幅よりも小
さくしているため、行方向と列方向のいずれの方向の基
板合わせ誤差に対しても、前記柱状スペーサ２０の端面
の面積に相当するスペーサ当接面積を確保することがで
きる。

【０１０２】なお、前記柱状スペーサ２０の端面の行方
向および列方向の幅と、前記スペーサ受け面Ａの行方向
および列方向の幅は、任意に設定すればよい。図７〜図
９はそれぞれ、前記柱状スペーサ２０の端面の行方向お
よび列方向の幅と、前記スペーサ受け面Ａの行方向およ
び列方向の幅との他の設定例を示している。

【０１０３】すなわち、図７は、前記柱状スペーサ２０
の端面の行方向および列方向の幅をそれぞれ前記スペー
サ受け面Ａの行方向および列方向の幅よりも大きく設定
した例を示しており、このようにすれば、行方向と列方
向のいずれの方向の基板合わせ誤差に対しても、前記ス
ペーサ受け面Ａの面積に相当するスペーサ当接面積を確
保することができる。

【０１０４】また、図８は、前記柱状スペーサ２０の端
面の行方向の幅を前記スペーサ受け面Ａの行方向の幅よ
りも小さくし、前記柱状スペーサ２０の端面の列方向の
幅を前記スペーサ受け面Ａの列方向の幅よりも大きく設
定した例を示しており、このようにすれば、行方向の基
板合わせ誤差に対しては前記柱状スペーサ２０の行方向
の幅に相当するスペーサ当接面積を確保し、列方向の基
板合わせ誤差に対しては前記スペーサ受け面Ａの端面の
列方向の幅に相当するスペーサ当接面積を確保すること
ができる。

【０１０５】さらに、図９は、前記柱状スペーサ２０の
端面の行方向の幅を前記スペーサ受け面Ａの行方向の幅
よりも大きくし、前記柱状スペーサ２０の端面の列方向
の幅を前記スペーサ受け面Ａの列方向の幅よりも小さく
設定した例を示しており、このようにすれば、行方向の
基板合わせ誤差に対しては前記スペーサ受け面Ａの行方
向の幅に相当するスペーサ当接面積を確保し、列方向の
基板合わせ誤差に対しては前記柱状スペーサ２０の端面
の列方向の幅に相当するスペーサ当接面積を確保するこ
とができる。

【０１０６】図１０〜図１２はこの発明の第３の実施例
を示しており、図１０は液晶表示素子の一部分の平面
図、図１１は図１０の一部分の拡大図、図１２は図１１
の XII−XII 線に沿った断面図である。

【０１０７】この実施例は、各列の複数の画素電極３が
それぞれ直線状に配列し、データ配線１１が直線状に形
成されるとともに、赤、緑、青のカラーフィルタ１６
Ｒ，１６Ｇ，１６Ｂがストライプ状態に形成された、一
般にストライプ配列型と呼ばれる強誘電性または反強誘
電性アクティブマトリックス液晶表示素子を対象とした
ものである。

【０１０８】なお、この実施例の液晶表示素子は、スト
ライプ配列型のものであり、画素電極３の配列パターン
とデータ配線１１の形状およびカラーフィルタ１６Ｒ，
１６Ｇ，１６Ｂの形成状態が異なるが、基本的な素子構
造は図４〜図６に示したデルタ配列型の強誘電性または
反強誘電性アクティブマトリックス液晶表示素子と同じ
であるから、重複する説明は図に同符号を付して省略す
る。

【０１０９】この液晶表示素子は、基板間隔を規制する
ための柱状スペーサ２０を、１つの有効画素領域に対し
て１つの割合で配置したものであり、この実施例では、
前記柱状スペーサ２０を、ゲート配線１０とデータ配線
１１とがゲート絶縁膜６をはさんで重なる領域に対応さ
せて設けている。

【０１１０】ただし、ストライプ配列型の液晶表示素子
では、前記データ配線１１が直線状に形成されているた
め、ゲート配線１０とデータ配線１１はその交差部にお
いて重なるたけであり、したがって、ゲート配線１０と
データ配線１１との重なり領域の面積が小さい。

【０１１１】そのため、この実施例では、前記データ配
線１１のゲート配線１０と交差する部分に、前記ゲート
配線１０上に重なる突出部１１ｂを形成し、前記柱状ス
ペーサ２０を、前記ゲート配線１０と前記データ配線１
１の前記突出部１１ｂとが重なる領域に対応させて設け
ている。

【０１１２】また、この実施例では、上記第２の実施例
と同様に、列方向に隣り合う画素電極３の間隔を、充分
な開口率が得られる範囲で広くするとともに、前記ゲー
ト配線１０を、前記列方向に隣り合う画素電極３の間隔
に近い幅に形成し、前記データ配線１１の突出部１１ｂ
を、前記ゲート配線１０の幅と同程度の幅に形成すると
ともに、ゲート絶縁膜６上のゲート配線１０とデータ配
線１１の突出部１１ａとが重なる領域に対応させて、Ｔ
ＦＴ４のｉ型半導体膜およびブロッキング絶縁膜７ｂと
同じｉ型半導体膜７ａとブロッキング絶縁膜７ｂ′と
を、前記ゲート配線１０の幅よりもある程度広い幅に積
層形成している。

【０１１３】なお、この実施例の液晶表示素子も、ＴＦ
Ｔ基板１のゲート配線１０とデータ配線１１の屈曲部１
１ａとが重なる領域の内面（配向膜１４の膜面）を、前
記柱状スペーサ２０の端面に当接するスペーサ受け面Ａ
とし、他方の基板である対向基板２の内面に、前記スペ
ーサ受け面Ａに対応させて前記柱状スペーサ２０を突設
したものであり、前記柱状スペーサ２０の端面と前記ス
ペーサ受け面Ａはそれぞれ、ＴＦＴ基板１面および対向
基板２面と平行な平坦面に形成されている。

【０１１４】この実施例においても、前記スペーサ受け
面Ａは、前記ゲート配線１０とデータ配線１１の突出部
１１ｂと前記ｉ型半導体膜７ａおよびブロッキング絶縁
膜７ｂ′との全てが重なっている、図１１に平行斜線を
施した領域である。

【０１１５】すなわち、この実施例の液晶表示素子は、
ストライプ配列型のものではあるが、基本的な構成は、
上述した第２の実施例の液晶表示素子と同じであり、し
たがって、前記第２の実施例の液晶表示素子と同様な効
果を得ることができる。

【０１１６】なお、この実施例では、図１０〜図１２に
示したように、前記柱状スペーサ２０の端面の行方向お
よび列方向の幅をそれぞれ前記スペーサ受け面Ａの行方
向および列方向の幅よりも小さくすることにより、行方
向と列方向のいずれの方向の基板合わせ誤差に対して
も、前記柱状スペーサ２０の端面の面積に相当するスペ
ーサ当接面積を確保することができるようにしている
が、前記柱状スペーサ２０の端面の行方向および列方向
の幅と、前記スペーサ受け面Ａの行方向および列方向の
幅は、上記図７〜図９に示したように設定してもよい。

【０１１７】また、上記第１〜第３の実施例では、対向
基板１の内面に設けられた赤、緑、青のカラーフィルタ
１６Ｒ，１６Ｇ，１６Ｂを、前記柱状スペーサ１９，２
０が対応する領域にわたって形成しているが、前記カラ
ーフィルタ１６Ｒ，１６Ｇ，１６Ｂは、前記柱状スペー
サ１９，２０が対応する領域を避けて形成してもよい。

【０１１８】図１３および図１４はこの発明の第４の実
施例を示しており、図１３は液晶表示素子の一部分の平
面図、図１４は前記液晶表示素子のスペーサ配置部分の
拡大断面図である。

【０１１９】この実施例は、デルタ配列型の強誘電性ま
たは反強誘電性アクティブマトリックス液晶表示素子を
対象としたものであり、対向基板１の内面に設ける赤、
緑、青のカラーフィルタ１６Ｒ，１６Ｇ，１６Ｂを、柱
状スペーサ２０が対応する領域を避けて形成したもので
ある。なお、他の構成は上述した第２の実施例と同じで
ある。

【０１２０】なお、この液晶表示素子は、ＴＦＴ基板１
のゲート配線１０とデータ配線１１の屈曲部１１ａとが
重なる領域の内面（配向膜１４の膜面）を、前記柱状ス
ペーサ２０の端面に当接するスペーサ受け面Ａとし、他
方の基板である対向基板２の内面に、前記スペーサ受け
面Ａに対応させて前記柱状スペーサ２０を突設したもの
であり、前記カラーフィルタ１６Ｒ，１６Ｇ，１６Ｂは
それぞれ、前記スペーサ受け面Ａに対応する領域を避け
て形成されている。

【０１２１】そして、前記柱状スペーサ２０は、前記対
向基板２の内面に、前記カラーフィルタ１６Ｒ，１６
Ｇ，１６Ｂ上からカラーフィルタの無い部分（遮光膜１
７が露出している部分）にわたって形成された対向電極
１５上の前記カラーフィルタの無い部分の上に、前記カ
ラーフィルタ１６Ｒ，１６Ｇ，１６Ｂの表面よりも所定
の高さに突出するように突設されている。

【０１２２】すなわち、この実施例は、対向基板２のカ
ラーフィルタ１６Ｒ，１６Ｇ，１６Ｂの無い部分に前記
柱状スペーサ２０を設けることにより、外部からの加圧
力を前記カラーフィルタ１６Ｒ，１６Ｇ，１６Ｂを介さ
ずに前記柱状スペーサ２０に受けさせるようにしたもの
である。

【０１２３】この実施例の液晶表示素子によれば、圧縮
力に対して潰れ変形しやすいカラーフィルタ１６Ｒ，１
６Ｇ，１６Ｂを介さずに基板間隔を規制することができ
るため、外部からの加圧力に対する強度をより高くする
ことができる。

【０１２４】図１５はこの発明の第５の実施例を示す液
晶表示素子のスペーサ配置部分の断面図である。

【０１２５】この実施例は、対向基板１の内面に設ける
赤、緑、青のカラーフィルタ１６Ｒ，１６Ｇ，１６Ｂ
を、前記対向基板１の内面に設けられた遮光膜１７の形
成領域を除く領域に形成するとともに、前記遮光膜１７
を、高い圧縮強度を有する材料により、前記カラーフィ
ルタ１６Ｒ，１６Ｇ，１６Ｂとほぼ同じ厚さに形成し、
前記カラーフィルタ１６Ｒ，１６Ｇ，１６Ｂおよび遮光
膜１７の上に形成した対向電極１５の前記遮光膜１７上
の部分に柱状スペーサ２０を突設したものであり、他の
構成は上述した第２の実施例と同じである。なお、前記
遮光膜１７は、例えば、酸化クロム等の黒色金属膜と、
クロム等の金属膜との積層膜である。

【０１２６】すなわち、この実施例は、カラーフィルタ
１６Ｒ，１６Ｇ，１６Ｂを柱状スペーサ２０が対応する
領域を避けて設けるとともに、前記柱状スペーサ２０を
高い圧縮強度を有する遮光膜１７の上に突設することに
より、外部からの加圧力を前記カラーフィルタ１６Ｒ，
１６Ｇ，１６Ｂを介さずに前記柱状スペーサ２０に受け
させるようにしたものであり、したがって、外部からの
加圧力に対する強度をより高くすることができる。

【０１２７】しかも、この実施例によれば、前記遮光膜
１７をカラーフィルタ１６Ｒ，１６Ｇ，１６Ｂとほぼ同
じ厚さに形成し、その上（対向電極１５の上）前記柱状
スペーサ２０を設けているため、図１３および図１４に
示した第４の実施例に比べて、所定の基板間隔を得るた
めに必要な柱状スペーサ２０の高さを小さくし、前記柱
状スペーサ２０の強度を高くすることができる。

【０１２８】なお、上記各実施例では、第２の基板であ
る対向基板２の内面に、複数の画素領域の光透過領域を
規制するための遮光膜１７を設けいるが、前記複数の有
効画素領域の間の光不透過領域は、前記遮光膜１７を設
けずに、ゲート配線１０とデータ配線１１およびＴＮ方
式またはＳＴＮ方式の液晶表示素子において設けられる
補償容量電極１２により形成してもよい。

【０１２９】また、上記第１の実施例は、ＴＮ方式また
はＳＴＮ方式のアクティブマトリックス液晶表示素子を
対象としたものであり、また、上記第２〜第５の実施例
は、補償容量が不要な強誘電性または反強誘電性アクテ
ィブマトリックス液晶表示素子を対象としたものである
が、この発明は、他の方式のアクティブマトリックス液
晶表示素子にも適用することができ、また、カラーフィ
ルタを備えない白黒画像を表示するアクティブマトリッ
クス液晶表示素子にも適用することができる。

【０１３０】

【発明の効果】この発明の液晶表示素子は、一対の基板
のうちの少なくとも一方の基板の内面に、複数の有効画
素領域の間の光不透過領域に対応させて、複数の柱状ス
ペーサを所定の基板間隔に対応する高さに突設し、これ
らの柱状スペーサをその頂面において他方の基板の内面
に当接させて前記一対の基板間の間隔を規制したもので
あるから、基板間隔を均一に精度良く設定するととも
に、有効画素領域内に、液晶分子の配向の乱れによる表
示不良や、輝点または黒点欠陥が生じるのを防いで、表
示特性が均一で、しかもコントラストの良い良好な画像
を表示できる。

【０１３１】この発明の液晶表示素子において、前記柱
状スペーサは、１つの有効画素領域に対して少なくとも
１つ以上の割合で配置するのが望ましく、このようにす
ることにより、基板間隔をより均一にするとともに、外
部からの加圧力に対する強度を高くしかも均一にするこ
とができる。

【０１３２】また、前記柱状スペーサは、前記ＴＦＴに
対応する領域を避けて設け、外部からの加圧力が前記柱
状スペーサを介して前記ＴＦＴに加わらないようにする
のが好ましく、このようにすることにより、外部からの
加圧力による前記ＴＦＴの破壊を防ぐことができる。

【０１３３】この発明を、前記液晶層が、液晶分子がツ
イスト配向したネマティック液晶層であり、前記第１の
基板の内面に、前記複数の画素電極の縁部に絶縁膜を介
して対向する補償容量電極が設けられているＴＮ方式ま
たはＳＴＮ方式の液晶表示素子に適用する場合、前記柱
状スペーサは、前記ゲート配線と前記データ配線と前記
補償容量電極とのうちの少なくとも１つに部分的に対応
させて設ければよく、このようにすることにより、基板
間隔を均一に精度良く設定するとともに、有効画素領域
内に、液晶分子の配向の乱れによる表示不良や、輝点ま
たは黒点欠陥が生じるのを防ぐことができる。

【０１３４】また、この発明を、前記液晶層が、強誘電
性または反強誘電性液晶層である、補償容量が不要な強
誘電性または反強誘電性液晶表示素子に適用する場合、
前記柱状スペーサは、前記ゲート配線と前記データ配線
とのうちの少なくとも一方に部分的に対応させて設けれ
ばよく、このようにすることにより、基板間隔を均一に
精度良く設定するとともに、有効画素領域内に、液晶分
子の配向の乱れによる表示不良や、輝点または黒点欠陥
が生じるのを防ぐことができる。

【０１３５】この発明の液晶表示素子において、前記柱
状スペーサは、前記第１の基板上に形成された前記ゲー
ト配線と、前記ゲート配線を覆って設けられた絶縁膜の
上に形成された前記データ配線とが重なる領域に対応さ
せて設けるのが好ましく、このように、前記第１の基板
の内面のうちの前記ゲート配線と前記データ配線とが前
記絶縁膜をはさんで重なっている盛り上がった領域に前
記柱状スペーサを設けることにより、所定の基板間隔を
得るために必要な柱状スペーサの高さを小さくし、前記
柱状スペーサの強度を高くすることができる。

【０１３６】その場合、各列の複数の画素電極がそれぞ
れ、各行ごとにほぼ１．５ピッチずつ行方向に交互にず
れて配列し、前記データ配線が、前記ゲート配線上に重
なる屈曲部を有する形状に形成されている液晶表示素子
においては、前記柱状スペーサを、前記ゲート配線と前
記データ配線の前記屈曲部とが重なる領域に対応させて
設けるのが好ましく、このようにすることにより、前記
柱状スペーサを太く形成し、その強度をより高くするこ
とができる。

【０１３７】また、各列の複数の画素電極がそれぞれ直
線状に配列し、前記データ配線が直線状に形成されると
ともに、このデータ配線に、前記ゲート配線上に重なる
突出部が形成されている液晶表示素子においては、前記
柱状スペーサを、前記ゲート配線と前記データ配線の前
記突出部とが重なる領域に対応させて設けるのが好まし
く、このようにすることにより、前記柱状スペーサを太
く形成し、その強度をより高くすることができる。

【０１３８】さらに、前記ＴＦＴが、前記第１の基板上
に形成されたゲート電極と、このゲート電極を覆うゲー
ト絶縁膜と、前記ゲート絶縁膜の上に前記ゲート電極と
対向させて設けられたｉ型半導体膜と、このｉ型半導体
膜のチャンネル領域の上に形成されたブロッキング絶縁
膜と、前記ｉ型半導体膜の両側部の上にｎ型半導体膜を
介して形成されたソース電極およびドレイン電極とから
なっている場合は、前記ＴＦＴのゲート絶縁膜を前記ゲ
ート配線を覆って形成するとともに、前記ゲート絶縁膜
上の前記ゲート配線と前記データ配線の前記屈曲部また
は前記突出部とが重なる領域に、前記ＴＦＴのｉ型半導
体膜およびブロッキング絶縁膜と同じｉ型半導体膜とブ
ロッキング絶縁膜とを積層形成し、その上に前記データ
配線の前記屈曲部または前記突出部を形成するのが好ま
しく、このようにすることにより、前記第１の基板の内
面の前記柱状スペーサに対応する領域の盛り上がりをさ
らに大きくし、所定の基板間隔を得るために必要な柱状
スペーサの高さをより小さくしてその強度をさらに高く
するとともに、前記ゲート配線と前記データ配線の前記
屈曲部または前記突出部との間を、前記ゲート絶縁膜と
前記ｉ型半導体膜と前記ブロッキング絶縁膜とにより絶
縁し、前記ゲート配線と前記データ配線との間の絶縁耐
圧をより高くすることができる。

【０１３９】なお、前記ゲート絶縁膜の上に、前記ゲー
ト配線と前記データ配線の前記屈曲部または前記突出部
とが重なる領域に対応させて積層形成する前記ｉ型半導
体膜と前記ブロッキング絶縁膜は、前記ＴＦＴの形成工
程を利用して同時に形成することができるため、液晶表
示素子の製造コストが高くなることはない。

【０１４０】上記のように、前記ゲート配線と前記デー
タ配線の前記屈曲部または前記突出部とが重なる領域に
対応させて前記柱状スペーサを設ける場合は、前記ゲー
ト配線を、列方向に隣り合う画素電極の間隔に近い幅に
形成し、前記データ配線の前記屈曲部または前記突出部
を前記ゲート配線の幅と同程度の幅に形成するのが好ま
しく、このようにすることにより、前記柱状スペーサを
さらに太く形成し、その強度をさらに高くすることがで
きる。

【０１４１】また、上記のように前記ゲート配線と前記
データ配線の前記屈曲部または前記突出部とが重なる領
域に対応させて前記柱状スペーサを設ける場合は、前記
第１の基板の前記ゲート配線と前記データ配線の前記屈
曲部または前記突出部とが重なる領域の内面を、前記柱
状スペーサの端面に当接するスペーサ受け面とし、前記
第２の基板の内面に、前記スペーサ受け面に対応させて
前記柱状スペーサを突設するとともに、前記柱状スペー
サの端面と前記スペーサ受け面とをそれぞれ平坦面に形
成するのが好ましく、このようにすることにより、枠状
のシール材を介して接合される一対の基板の合わせ精度
に誤差があっても、前記第２の基板の内面に設けられた
前記柱状スペーサの端面を、前記第１の基板の内面の前
記スペーサ受け面に確実に当接させて、所定の基板間隔
を得ることができる。

【０１４２】この場合、前記柱状スペーサの端面の行方
向および列方向の幅と、前記スペーサ受け面の行方向お
よび列方向の幅は、任意に設定すればよく、例えば、前
記柱状スペーサの端面の行方向および列方向の幅をそれ
ぞれ前記スペーサ受け面の行方向および列方向の幅より
も小さくすれば、行方向と列方向のいずれの方向の基板
合わせ誤差に対しても、前記柱状スペーサの端面の面積
に相当するスペーサ当接面積を確保することができる。

【０１４３】また、前記柱状スペーサの端面の行方向お
よび列方向の幅をそれぞれ前記スペーサ受け面の行方向
および列方向の幅よりも大きくすれば、行方向と列方向
のいずれの方向の基板合わせ誤差に対しても、前記スペ
ーサ受け面の面積に相当するスペーサ当接面積を確保す
ることができる。

【０１４４】また、前記柱状スペーサの端面の行方向の
幅を前記スペーサ受け面の行方向の幅よりも小さくし、
前記柱状スペーサの端面の列方向の幅を前記スペーサ受
け面の列方向の幅よりも大きくすれば、行方向の基板合
わせ誤差に対しては前記柱状スペーサの行方向の幅に相
当するスペーサ当接面積を確保し、列方向の基板合わせ
誤差に対しては前記スペーサ受け面の端面の列方向の幅
に相当するスペーサ当接面積を確保することができる。

【０１４５】さらに、前記柱状スペーサの端面の行方向
の幅を前記スペーサ受け面の行方向の幅よりも大きく
し、前記柱状スペーサの端面の列方向の幅を前記スペー
サ受け面の列方向の幅よりも小さくすれば、行方向の基
板合わせ誤差に対しては前記スペーサ受け面の行方向の
幅に相当するスペーサ当接面積を確保し、列方向の基板
合わせ誤差に対しては前記柱状スペーサの端面の列方向
の幅に相当するスペーサ当接面積を確保することができ
る。

【０１４６】また、この発明を、前記第２の基板の内面
に前記複数の画素領域にそれぞれ対応する複数の色のカ
ラーフィルタが設けられた液晶表示素子に適用する場
合、前記カラーフィルタは、前記柱状スペーサが対応す
る領域にわたって形成してもよいが、前記カラーフィル
タを前記柱状スペーサが対応する領域を避けて形成すれ
ば、外部からの加圧力を前記カラーフィルタを介さずに
前記柱状スペーサに受けさせることができるため、外部
からの加圧力に対する強度をより高くすることができ
る。

【０１４７】さらに、この発明の液晶表示素子におい
て、前記複数の有効画素領域の間の光不透過領域は、前
記ゲート配線と前記データ配線およびＴＮ方式またはＳ
ＴＮ方式の液晶表示素子において設けられる前記補償容
量電極により形成してもよいが、前記第２の基板の内面
に、前記複数の画素領域の光透過領域を規制するための
遮光膜を設け、この遮光膜が対応する領域内に前記柱状
スペーサを設ければ、前記有効画素領域内に、液晶分子
の配向の乱れによる表示不良や、輝点または黒点欠陥が
生じるのを確実に防ぐことができる。

【図面の簡単な説明】

【図１】この発明の第１の実施例を示す液晶表示素子の
一部分の平面図。

【図２】図１の一部分の拡大図。

【図３】図２の III−III 線に沿った断面図。

【図４】この発明の第２の実施例を示す液晶表示素子の
一部分の平面図。

【図５】図４の一部分の拡大図。

【図６】図５のVI−VI線に沿った断面図。

【図７】第２の実施例における柱状スペーサの端面の行
方向および列方向の幅と、スペーサ受け面の行方向およ
び列方向の幅との他の設定例を示す図。

【図８】第２の実施例における柱状スペーサの端面の行
方向および列方向の幅と、スペーサ受け面の行方向およ
び列方向の幅との他の設定例を示す図。

【図９】第２の実施例における柱状スペーサの端面の行
方向および列方向の幅と、スペーサ受け面の行方向およ
び列方向の幅との他の設定例を示す図。

【図１０】この発明の第３の実施例を示す液晶表示素子
の一部分の平面図。

【図１１】図１０の一部分の拡大図。

【図１２】図１１の XII−XII 線に沿った断面図。

【図１３】この発明の第４の実施例を示す液晶表示素子
の一部分の平面図。

【図１４】第４の実施例による液晶表示素子のスペーサ
配置部分の拡大断面図。

【図１５】この発明の第５の実施例を示す液晶表示素子
のスペーサ配置部分の断面図。

【符号の説明】

１…ＴＦＴ基板（第１の基板）２…対向基板（第２の基板）３…画素電極４…ＴＦＴ（薄膜トランジスタ）５…ゲート電極６…ゲート絶縁膜７ａ…ｉ型半導体膜７ｂ，７ｂ′…ブロッキング絶縁膜８…ソース電極９…ドレイン電極１０…ゲート配線１１…データ配線１１ａ…屈曲部１１ｂ…突出部１２…補償容量電極１３…オーバーコート絶縁膜１４…配向膜１５…対向電極１６Ｒ，１６Ｇ，１６Ｂ…カラーフィルタ１７…遮光膜１８…配向膜１９，２０…柱状スペーサＡ…スペーサ受け面２１…液晶層

Claims

【特許請求の範囲】

【請求項１】液晶層をはさんで対向する第１と第２の一
対の基板のうち、第１の基板の内面に、行方向および列
方向にマトリックス状に配列する複数の画素電極と、こ
れらの画素電極にそれぞれ接続された複数の薄膜トラン
ジスタと、各画素電極行にそれぞれ沿わせて形成された
複数のゲート配線と、各画素電極列にそれぞれ沿わせて
形成された複数のデータ配線とが設けられ、第２の基板
の内面に、前記複数の画素電極に対向する対向電極が設
けられたアクティブマトリックス型の液晶表示素子にお
いて、前記複数の画素電極と前記対向電極とが互いに対向する
複数の画素領域のうちの光が透過する領域がそれぞれ有
効画素領域となっているとともに、前記一対の基板のう
ちの少なくとも一方の基板の内面に、前記複数の有効画
素領域の間の光不透過領域に対応させて、前記一対の基
板間の間隔を規制するための複数の柱状スペーサが、所
定の基板間隔に対応する高さに突設されており、これら
の柱状スペーサが、その頂面において他方の基板の内面
に当接していることを特徴とする液晶表示素子。
【請求項２】前記柱状スペーサは、１つの有効画素領域
に対して少なくとも１つ以上の割合で配置されているこ
とを特徴とする請求項１に記載の液晶表示素子。
【請求項３】前記柱状スペーサは、前記薄膜トランジス
タに対応する領域を避けて設けられていることを特徴と
する請求項１に記載の液晶表示素子。
【請求項４】前記液晶層は、液晶分子がツイスト配向し
たネマティック液晶層であり、前記第１の基板の内面
に、前記複数の画素電極の縁部に絶縁膜を介して対向す
る補償容量電極が設けられ、前記柱状スペーサが、前記
ゲート配線と前記データ配線と前記補償容量電極とのう
ちの少なくとも１つに部分的に対応させて設けられてい
ることを特徴とする請求項１に記載の液晶表示素子。
【請求項５】前記液晶層は、強誘電性または反強誘電性
液晶層であり、前記柱状スペーサが、前記ゲート配線と
前記データ配線とのうちの少なくとも一方に部分的に対
応させて設けられていることを特徴とする請求項１に記
載の液晶表示素子。
【請求項６】前記ゲート配線が前記第１の基板上に形成
され、前記データ配線が前記ゲート配線を覆って設けら
れた絶縁膜の上に形成されており、前記ゲート配線と前
記データ配線とが前記絶縁膜をはさんで重なる領域に対
応させて前記柱状スペーサが設けられていることを特徴
とする請求項１に記載の液晶表示素子。
【請求項７】各列の複数の画素電極がそれぞれ、各行ご
とにほぼ１．５ピッチずつ行方向に交互にずれて配列
し、前記データ配線が、前記ゲート配線上に重なる屈曲
部を有する形状に形成されており、前記柱状スペーサ
が、前記ゲート配線と前記データ配線の前記屈曲部とが
重なる領域に対応させて設けられていることを特徴とす
る請求項６に記載の液晶表示素子。
【請求項８】各列の複数の画素電極がそれぞれ直線状に
配列し、前記データ配線が直線状に形成されるととも
に、このデータ配線に、前記ゲート配線上に重なる突出
部が形成されており、前記柱状スペーサが、前記ゲート
配線と前記データ配線の前記突出部とが重なる領域に対
応させて設けられていることを特徴とする請求項６に記
載の液晶表示素子。
【請求項９】前記薄膜トランジスタは、前記第１の基板
上に形成されたゲート電極と、このゲート電極を覆うゲ
ート絶縁膜と、前記ゲート絶縁膜の上に前記ゲート電極
と対向させて設けられたｉ型半導体膜と、このｉ型半導
体膜のチャンネル領域の上に形成されたブロッキング絶
縁膜と、前記ｉ型半導体膜の両側部の上にｎ型半導体膜
を介して形成されたソース電極およびドレイン電極とか
らなっており、前記薄膜トランジスタのゲート絶縁膜が
前記ゲート配線を覆って形成されるとともに、前記ゲー
ト絶縁膜上の前記ゲート配線と前記データ配線の前記屈
曲部または前記突出部とが重なる領域に、前記薄膜トラ
ンジスタのｉ型半導体膜およびブロッキング絶縁膜と同
じｉ型半導体膜とブロッキング絶縁膜とが積層形成さ
れ、その上に前記データ配線の前記屈曲部または前記突
出部が形成されていることを特徴とする請求項７または
８に記載の液晶表示素子。
【請求項１０】前記ゲート配線が、列方向に隣り合う画
素電極の間隔に近い幅に形成され、前記データ配線の前
記屈曲部または前記突出部が前記ゲート配線の幅と同程
度の幅に形成されていることを特徴とする請求項７また
は８に記載の液晶表示素子。
【請求項１１】前記第１の基板の前記ゲート配線と前記
データ配線の前記屈曲部または前記突出部とが重なる領
域の内面が、前記柱状スペーサの端面に当接するスペー
サ受け面となっており、前記第２の基板の内面に、前記
スペーサ受け面に対応させて前記柱状スペーサが突設さ
れているとともに、前記柱状スペーサの端面と前記スペ
ーサ受け面とがそれぞれ平坦面に形成されていることを
特徴とする請求項７または８に記載の液晶表示素子。
【請求項１２】前記柱状スペーサの端面の行方向および
列方向の幅がそれぞれ前記スペーサ受け面の行方向およ
び列方向の幅よりも小さいことを特徴とする請求項１１
に記載の液晶表示素子。
【請求項１３】前記柱状スペーサの端面の行方向および
列方向の幅がそれぞれ前記スペーサ受け面の行方向およ
び列方向の幅よりも大きいことを特徴とする請求項１１
に記載の液晶表示素子。
【請求項１４】前記柱状スペーサの端面の行方向の幅が
前記スペーサ受け面の行方向の幅よりも小さく、前記柱
状スペーサの端面の列方向の幅が前記スペーサ受け面の
列方向の幅よりも大きいことを特徴とする請求項１１に
記載の液晶表示素子。
【請求項１５】前記柱状スペーサの端面の行方向の幅が
前記スペーサ受け面の行方向の幅よりも大きく、前記柱
状スペーサの端面の列方向の幅が前記スペーサ受け面の
列方向の幅よりも小さいことを特徴とする請求項１１に
記載の液晶表示素子。
【請求項１６】前記第２の基板の内面に、前記複数の画
素領域にそれぞれ対応する複数の色のカラーフィルタが
設けられており、これらのカラーフィルタが、前記柱状
スペーサが対応する領域にわたって形成されていること
を特徴とする請求項１に記載の液晶表示素子。
【請求項１７】前記第２の基板の内面に、前記複数の画
素領域にそれぞれ対応する複数の色のカラーフィルタが
設けられており、これらのカラーフィルタが、前記柱状
スペーサが対応する領域を避けて形成されていることを
特徴とする請求項１に記載の液晶表示素子。
【請求項１８】前記第２の基板の内面に、前記複数の画
素領域の光透過領域を規制するための遮光膜が設けられ
ており、この遮光膜が対応する領域内に前記柱状スペー
サが設けられていることを特徴とする請求項１に記載の
液晶表示素子。