JP2000294669A - Wiring board, method of manufacturing semiconductor device using the same, and semiconductor device - Google Patents
Wiring board, method of manufacturing semiconductor device using the same, and semiconductor deviceInfo
- Publication number
- JP2000294669A JP2000294669A JP11097754A JP9775499A JP2000294669A JP 2000294669 A JP2000294669 A JP 2000294669A JP 11097754 A JP11097754 A JP 11097754A JP 9775499 A JP9775499 A JP 9775499A JP 2000294669 A JP2000294669 A JP 2000294669A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- wiring board
- package
- manufacturing
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H10W72/073—
-
- H10W72/075—
-
- H10W72/884—
-
- H10W90/734—
-
- H10W90/754—
Landscapes
- Structure Of Printed Boards (AREA)
Abstract
(57)【要約】
【課題】 複数個のパッケージ基板を備えている配線基
板であって、高性能でしかも高信頼度の配線基板および
それを用いた半導体装置の製造方法ならびに半導体装置
を提供する。
【解決手段】 複数個のパッケージ基板2を備えている
配線基板1であって、パッケージ基板2の周辺にスリッ
ト4が設けられており、スリット4の一部にパッケージ
基板2と配線基板1の周辺部3とを機械的に接続してい
る連結部5が設けられており、連結部5の一部に座ぐり
6が設けられているものである。
PROBLEM TO BE SOLVED: To provide a wiring board provided with a plurality of package substrates, which has high performance and high reliability, a method of manufacturing a semiconductor device using the same, and a semiconductor device. . SOLUTION: A wiring board 1 provided with a plurality of package boards 2, wherein a slit 4 is provided around the package board 2, and a part of the slit 4 is provided around the package board 2 and the wiring board 1. A connecting portion 5 mechanically connecting the portion 3 is provided, and a counterbore 6 is provided on a part of the connecting portion 5.
Description
【0001】[0001]
【発明の属する技術分野】本発明は、配線基板およびそ
れを用いた半導体装置の製造方法ならびに半導体装置に
関し、特に、複数個のパッケージ基板を備えている配線
基板であって、高性能でしかも高信頼度の配線基板およ
びそれを用いた半導体装置の製造方法ならびに半導体装
置に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a wiring board, a method of manufacturing a semiconductor device using the same, and a semiconductor device. More particularly, the present invention relates to a wiring board having a plurality of package substrates, which has high performance and high performance. The present invention relates to a reliable wiring board, a method for manufacturing a semiconductor device using the same, and a semiconductor device.
【0002】[0002]
【従来の技術】本発明者は、パッケージ基板およびそれ
を用いた半導体装置について検討した。以下は、本発明
者によって検討された技術であり、その概要は次のとお
りである。2. Description of the Related Art The present inventors have studied a package substrate and a semiconductor device using the same. The following is a technique studied by the present inventors, and the outline is as follows.
【0003】すなわち、最近のLSI(Large Scale In
tegrated Circuit)などの半導体集積回路装置におい
て、ワークステーションやパソコンなどに使用されてい
る場合、性能の向上と共に多ピン化が必要となってお
り、BGA(Ball Grid Array )やCSP(Chip Size
Package )のパッケージ構造のものが採用されている。That is, a recent LSI (Large Scale In)
In a semiconductor integrated circuit device such as an integrated circuit, when used in a workstation or a personal computer, it is necessary to improve the performance and increase the number of pins, so that a BGA (Ball Grid Array) or a CSP (Chip Size) is required.
Package).
【0004】この場合、パッケージ基板において、ポッ
ティング方式による方法でLSIチップなどからなる半
導体チップを封止する場合、パッケージ基板の外形の切
断部を利用して、その表面張力で封止剤を注入し、硬化
させる作業を行っている。In this case, when a semiconductor chip made of an LSI chip or the like is sealed in the package substrate by a potting method, a sealing agent is injected by a surface tension of a cut portion of an outer shape of the package substrate. We are working on hardening.
【0005】したがって、パッケージ基板は、1個(1
枚)の半導体チップに対する1個(1枚)のパッケージ
基板(個片)にされていて、1個のパッケージ基板に1
個の半導体チップを搭載(設置)した後、1個の半導体
チップを実装しているのが現状である。Therefore, one package substrate (1
1) (single) package substrate (individual) for one semiconductor chip, and one package substrate
At present, one semiconductor chip is mounted after mounting (installing) the semiconductor chips.
【0006】なお、LSIパッケージとしてのBGA型
パッケージについて記載されている文献としては、例え
ば「日経エレクトロニクス1993年8月2日号」p1
04に記載されているものがある。As a document describing a BGA type package as an LSI package, for example, see “Nikkei Electronics August 2, 1993,” p.
04.
【0007】[0007]
【発明が解決しようとする課題】ところが、前述したパ
ッケージ基板が個片であることにより、実装工程などか
らなる工程数が増え、パッケージ基板の数も増し、取扱
いにも手間がかかるという問題点が発生している。However, since the package substrate described above is a piece, the number of steps including the mounting process increases, the number of package substrates increases, and the handling is troublesome. It has occurred.
【0008】また、半導体チップの実装方法において
も、パッケージ基板の1個(1枚)に半導体チップを搭
載する場合、単品の状態であることにより、パッケージ
基板のセッティングなどに時間がかかり、生産効率が悪
くコスト高になってしまっているという問題点があるの
が現状である。Also, in the method of mounting a semiconductor chip, when the semiconductor chip is mounted on one (one) of the package substrates, it takes a long time to set the package substrate and the like because it is in a single item, and the production efficiency is increased. However, there is a problem that the cost is high and the cost is high.
【0009】本発明の目的は、複数個のパッケージ基板
を備えている配線基板であって、高性能でしかも高信頼
度の配線基板およびそれを用いた半導体装置の製造方法
ならびに半導体装置を提供することにある。An object of the present invention is to provide a wiring board having a plurality of package substrates, which has high performance and high reliability, a method of manufacturing a semiconductor device using the same, and a semiconductor device. It is in.
【0010】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。The above and other objects and novel features of the present invention will become apparent from the description of the present specification and the accompanying drawings.
【0011】[0011]
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。SUMMARY OF THE INVENTION Among the inventions disclosed in the present application, the outline of a representative one will be briefly described.
It is as follows.
【0012】すなわち、(1)本発明の配線基板は、複
数個のパッケージ基板を備えている配線基板であって、
パッケージ基板の周辺にスリットが設けられており、ス
リットの一部にパッケージ基板と配線基板の周辺部とを
機械的に接続している連結部が設けられており、連結部
の一部に凹部が設けられているものである。That is, (1) The wiring board of the present invention is a wiring board provided with a plurality of package boards,
A slit is provided in the periphery of the package substrate, and a connection part that mechanically connects the package substrate and the peripheral part of the wiring board is provided in a part of the slit, and a recess is formed in a part of the connection part. It is provided.
【0013】(2)本発明の配線基板を用いた半導体装
置の製造方法は、前記(1)記載の配線基板の製造方法
であって、スリットおよび凹部の製造工程として、ルタ
ー加工を使用した製造工程または打ち抜き金型を使用し
た製造工程あるいはリソグラフィ技術と選択エッチング
技術とを使用した製造工程を有するものである。(2) The method for manufacturing a semiconductor device using the wiring board according to the present invention is the method for manufacturing a wiring board according to the above (1), wherein the manufacturing process using the luter processing is performed as the manufacturing process of the slit and the concave portion. It has a manufacturing process using a process or a punching die or a manufacturing process using a lithography technique and a selective etching technique.
【0014】(3)本発明の半導体装置は、前記(1)
記載の配線基板を用いて、配線基板におけるパッケージ
基板の表面に、半導体チップが搭載されているものであ
る。(3) The semiconductor device of the present invention is characterized in that (1)
A semiconductor chip is mounted on the surface of a package substrate of the wiring board using the wiring board described above.
【0015】[0015]
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。なお、実施の形態を説明す
るための全図において同一機能を有するものは同一の符
号を付し、重複説明は省略する。Embodiments of the present invention will be described below in detail with reference to the drawings. In all the drawings for describing the embodiments, components having the same function are denoted by the same reference numerals, and redundant description will be omitted.
【0016】(実施の形態1)図1は、本発明の実施の
形態1である配線基板を示す概略平面図である。図2
は、図1におけるA−A矢視断面を拡大して示す概略断
面図である。(First Embodiment) FIG. 1 is a schematic plan view showing a wiring board according to a first embodiment of the present invention. FIG.
FIG. 2 is a schematic cross-sectional view showing an enlarged cross section taken along the line AA in FIG. 1.
【0017】図1および図2に示すように、本実施の形
態の配線基板1は、複数個のパッケージ基板2を備えて
いる配線基板であって、パッケージ基板2の周辺に長い
切り口であるスリット4が設けられており、スリット4
の一部にパッケージ基板2と配線基板1の周辺部3とを
機械的に接続している連結部5が設けられており、連結
部5の一部に座ぐり(凹部)6が設けられていることが
特徴とされている。As shown in FIGS. 1 and 2, a wiring board 1 according to the present embodiment is a wiring board having a plurality of package substrates 2, and a slit which is a long cut around the package substrate 2. 4 are provided and the slit 4
Is provided with a connecting portion 5 for mechanically connecting the package substrate 2 and the peripheral portion 3 of the wiring board 1, and a counterbore (recess) 6 is provided on a portion of the connecting portion 5. It is characterized by having.
【0018】この場合、座ぐり6は、連結部5の一部に
配置される連結凹部の態様とすることができるが、連結
部5の片面側に連結凹部としての座ぐり6が配置されて
いることが特徴とされている。In this case, the counterbore 6 can be in the form of a connecting recess arranged on a part of the connecting portion 5. The counterbore 6 as a connecting recess is arranged on one side of the connecting portion 5. It is characterized by having.
【0019】また、パッケージ基板2は、四角形のパッ
ケージ基板となっており、その表面の中央部に半導体装
置のチップである半導体チップなどからなる電子部品7
を搭載(設置)するものであり、その中央部の周辺のパ
ッケージ基板2に複数個のボンディングパッド(パッ
ド、表面電極)8が配置されており、そのボンディング
パッド8の周辺にパワーリング9が配置されている。The package substrate 2 is a rectangular package substrate, and an electronic component 7 such as a semiconductor chip, which is a chip of a semiconductor device, is provided at the center of the surface of the package substrate 2.
A plurality of bonding pads (pads, surface electrodes) 8 are arranged on the package substrate 2 around the center thereof, and a power ring 9 is arranged around the bonding pads 8. Have been.
【0020】本実施の形態の配線基板1の製造方法を、
次に記載する。The method of manufacturing the wiring board 1 according to the present embodiment
It is described next.
【0021】すなわち、プリント板などからなる絶縁板
である配線基板用板1cの表面に銅層などからなる配線
層1b及び1dを形成する。この場合、リソグラフィ技
術と選択エッチング技術とを使用して、配線層1b(1
d)のパターンを形成している。That is, wiring layers 1b and 1d made of a copper layer or the like are formed on the surface of a wiring board 1c which is an insulating plate made of a printed board or the like. In this case, the wiring layer 1b (1
The pattern of d) is formed.
【0022】次に、配線基板用板1cの表面に配線基板
用板1a及び1eを積層し、その後、ドリル加工などに
よりスルーホール(貫通孔)を形成した後、スルーホー
ルに銅層などからなる配線層1fを形成する。次に、配
線基板用板1a及び1eの表面に配線基板1(配線基板
1におけるパッケージ基板2)の外部電極1gを形成す
る。この場合、リソグラフィ技術と選択エッチング技術
とを使用して、外部電極1gのパターンを形成してい
る。Next, the wiring board plates 1a and 1e are laminated on the surface of the wiring board board 1c, and thereafter, through holes (through holes) are formed by drilling or the like, and the through holes are formed of a copper layer or the like. The wiring layer 1f is formed. Next, external electrodes 1g of the wiring board 1 (the package substrate 2 in the wiring board 1) are formed on the surfaces of the wiring board plates 1a and 1e. In this case, the pattern of the external electrode 1g is formed using a lithography technique and a selective etching technique.
【0023】この場合、3層状態の配線基板用板1a,
1c,1eとされているが、設計仕様に応じて、3層以
上の配線基板用板を用いたものとした態様とすることが
でき、また、1cのみの1層板とした態様とすることが
できる。In this case, the wiring board plates 1a,
1c and 1e, but according to design specifications, an embodiment using three or more layers of wiring board plates can be used, and an embodiment using only 1c as a single-layer plate can be used. Can be.
【0024】その後、配線基板用板1eの表面に、めっ
き法を使用して、ニッケル(Ni)及び金(Au)層
(導電層)を堆積した後、パッケージ基板2となる領域
の外周にルター加工を使用した製造工程または打ち抜き
金型を使用した製造工程あるいはリソグラフィ技術と選
択エッチング技術とを使用した製造工程によって、スリ
ット4および座ぐり6を形成する。また、パターン化さ
れた金層であるボンディングパッド8およびパワーリン
グ9を形成する。After that, a nickel (Ni) and gold (Au) layer (conductive layer) is deposited on the surface of the wiring board plate 1e by plating, and then the outer periphery of a region to be the package substrate 2 is filtered. The slit 4 and the counterbore 6 are formed by a manufacturing process using processing, a manufacturing process using a punching die, or a manufacturing process using lithography technology and selective etching technology. Further, a bonding pad 8 and a power ring 9 which are patterned gold layers are formed.
【0025】この場合、本実施の形態の配線基板1の製
造方法において、スリット4および座ぐり6の製造工程
として、ルター加工を使用した製造工程または打ち抜き
金型を使用した製造工程あるいはリソグラフィ技術と選
択エッチング技術とを使用した製造工程を有することを
特徴としている。In this case, in the method of manufacturing the wiring board 1 of the present embodiment, the manufacturing process of the slit 4 and the counterbore 6 includes a manufacturing process using luter processing, a manufacturing process using a punching die, and a lithography technique. It is characterized by having a manufacturing process using a selective etching technique.
【0026】また、本実施の形態の配線基板1の製造方
法において、ボンディングパッド8としての金層(導電
層)に金めっき処理を施すリード線を内層回路から引き
出し、リード線をスリット4および座ぐり6で切断する
製造工程を有することを特徴としている。なお、本実施
の形態の別の態様として、配線基板用板1eの表面に、
CVD(Chemical Vapor Deposition )法またはスパッ
タリング法を使用して、金層(導電層)を堆積する製造
工程を設計仕様に応じて適用することができる。Further, in the method of manufacturing the wiring board 1 according to the present embodiment, a lead for applying a gold plating process to a gold layer (conductive layer) as the bonding pad 8 is drawn out from the inner layer circuit, and the lead is inserted into the slit 4 and the seat. It is characterized by having a manufacturing process of cutting by the boring 6. In another embodiment of the present embodiment, the surface of the wiring board plate 1e is
A manufacturing process of depositing a gold layer (conductive layer) using a CVD (Chemical Vapor Deposition) method or a sputtering method can be applied according to design specifications.
【0027】前述した本実施の形態の配線基板1によれ
ば、複数個のパッケージ基板2を備えている配線基板1
であって、パッケージ基板2の周辺にスリット4が設け
られており、スリット4の一部にパッケージ基板2と配
線基板1の周辺部3とを機械的に接続している連結部5
が設けられており、連結部5の一部に座ぐり6が設けら
れていることにより、同一シート上に複数個のパッケー
ジ基板2が存在し、パッケージ基板2が個片に成らず、
配線基板用板の取扱いを容易とすることができる。According to the above-described wiring board 1 of the present embodiment, the wiring board 1 having the plurality of package boards 2
In addition, a slit 4 is provided around the package substrate 2, and a connecting portion 5 that mechanically connects the package substrate 2 and the peripheral portion 3 of the wiring substrate 1 to a part of the slit 4.
Is provided, and the counterbore 6 is provided in a part of the connecting portion 5, so that a plurality of package substrates 2 are present on the same sheet, and the package substrates 2 do not become individual pieces,
Handling of the wiring board can be facilitated.
【0028】本実施の形態の配線基板1によれば、上記
連結部5の一部に座ぐり6が設けられていることによ
り、パッケージ基板2に搭載された半導体チップなどか
らなる電子部品を実装するための封止する際の封止剤を
注入する際に、連結凹部である座ぐり6およびスリット
4を利用して表面張力で封止剤を形成することができる
ので、優れた実装ができて、高性能で高信頼度の半導体
装置などからなる電子装置を形成することができる。According to the wiring board 1 of the present embodiment, the counterbore 6 is provided in a part of the connecting portion 5 so that the electronic component such as a semiconductor chip mounted on the package board 2 is mounted. When a sealing agent is injected at the time of sealing to perform sealing, the sealing agent can be formed by surface tension using the counterbore 6 and the slit 4 which are connection concave portions, so that excellent mounting can be performed. Thus, an electronic device including a high-performance and highly reliable semiconductor device can be formed.
【0029】本実施の形態の配線基板1によれば、上記
周辺部3とパッケージ基板2との間にスリット4および
座ぐり6が存在しているので、配線基板1およびパッケ
ージ基板2ならびに実装体としてのパッケージの製造工
程において、パッケージ基板2が個片に分離しない強度
をもつことができる。According to the wiring board 1 of the present embodiment, since the slit 4 and the counterbore 6 exist between the peripheral portion 3 and the package board 2, the wiring board 1, the package board 2, and the mounting body are provided. In the package manufacturing process as described above, the package substrate 2 can have a strength that does not separate into individual pieces.
【0030】本実施の形態の配線基板1によれば、パッ
ケージ基板2に半導体チップなどからなる電子部品を搭
載した後、実装体としてのパッケージの製造工程の後
に、パッケージ基板2を手作業などのニッパによる切断
および自動機によるダイシング加工や分割金型などで容
易に切断できる構造のものであることにより、半導体装
置などからなる電子装置を容易な製造工程をもって製造
することができ、コストを低減することができる。According to the wiring board 1 of the present embodiment, after mounting electronic components such as a semiconductor chip on the package board 2, the package board 2 is manually mounted after the manufacturing process of the package as a mounting body. Since it has a structure that can be easily cut by cutting with a nipper, dicing by an automatic machine, or a split mold, an electronic device such as a semiconductor device can be manufactured through an easy manufacturing process, thereby reducing costs. be able to.
【0031】本実施の形態の配線基板1の製造方法によ
れば、スリット4および座ぐり6の製造工程として、ル
ター加工を使用した製造工程または打ち抜き金型を使用
した製造工程あるいはリソグラフィ技術と選択エッチン
グ技術とを使用した製造工程を有し、ボンディングパッ
ド8としての金層(導電層)に金めっき処理を施すリー
ド線を内層回路から引き出し、リード線をスリット4お
よび座ぐり6で切断する製造工程を有していることによ
り、配線基板1を容易な製造工程をもって製造すること
ができ、コストを低減することができると共に高性能で
しかも高信頼度の配線基板1を製造することができる。According to the method of manufacturing the wiring board 1 of the present embodiment, the manufacturing process of the slit 4 and the counterbore 6 may be selected from a manufacturing process using luter processing, a manufacturing process using a punching die, or a lithography technique. A manufacturing process using an etching technique, in which a lead wire for performing a gold plating process on a gold layer (conductive layer) as a bonding pad 8 is drawn out from an inner layer circuit, and the lead wire is cut by a slit 4 and a spot facing 6. By having the steps, the wiring board 1 can be manufactured through an easy manufacturing process, the cost can be reduced, and the wiring board 1 with high performance and high reliability can be manufactured.
【0032】(実施の形態2)図3は、本発明の実施の
形態1である配線基板を用いた半導体装置の製造工程を
示す概略平面図である。図4は、図3におけるA−A矢
視断面を拡大して示す概略断面図である。図3および図
4などを用いて、前述した実施の形態1の配線基板1を
用いた半導体装置およびその製造方法を説明する。(Embodiment 2) FIG. 3 is a schematic plan view showing a manufacturing process of a semiconductor device using a wiring board according to Embodiment 1 of the present invention. FIG. 4 is a schematic cross-sectional view showing an enlarged cross section taken along the line AA in FIG. A semiconductor device using the above-described wiring substrate 1 of the first embodiment and a method of manufacturing the same will be described with reference to FIGS.
【0033】図3および図4に示すように、前述した実
施の形態1の配線基板1におけるパッケージ基板2の中
央部に、絶縁性の接着剤11を介在させて例えばLSI
などの半導体集積回路装置(半導体装置)の半導体素子
を備えている半導体チップ10を搭載し、パッケージ基
板2の中央部に半導体チップ10をセットする。この場
合、10aは、半導体チップ10の表面に配置されてい
るボンディングパッド(外部電極)である。As shown in FIG. 3 and FIG. 4, for example, an LSI is provided at the center of the package substrate 2 of the wiring substrate 1 of the first embodiment with an insulating adhesive 11 interposed therebetween.
A semiconductor chip 10 having a semiconductor element of a semiconductor integrated circuit device (semiconductor device) such as a semiconductor chip is mounted, and the semiconductor chip 10 is set at the center of the package substrate 2. In this case, 10a is a bonding pad (external electrode) arranged on the surface of the semiconductor chip 10.
【0034】その後、図5に示すように、ワイヤボンデ
ィング装置を使用して、半導体チップ10の表面に配置
されている外部電極としてのボンディングパッド7aと
配線基板1におけるパッケージ基板2におけるボンディ
ングパッド8とをボンディングワイヤ12を用いて電気
的に接続する。この場合、ボンディングワイヤ12は、
金またはアルミニウム(Al)などからなるワイヤであ
る。Thereafter, as shown in FIG. 5, using a wire bonding apparatus, bonding pads 7a as external electrodes arranged on the surface of the semiconductor chip 10 and bonding pads 8 on the package substrate 2 of the wiring board 1 are formed. Are electrically connected using bonding wires 12. In this case, the bonding wire 12
The wire is made of gold or aluminum (Al).
【0035】次に、図6に示すように、樹脂封止装置を
用いたポッティング方式を使用して、配線基板1におけ
るパッケージ基板2の上に封止用樹脂である封止剤13
をポッティングする。Next, as shown in FIG. 6, using a potting method using a resin sealing device, a sealing agent 13 as a sealing resin is placed on the package substrate 2 of the wiring substrate 1.
Potting.
【0036】その後、図7に示すように、配線基板1に
おけるパッケージ基板2の裏面に配置されている外部電
極1gに外部端子(パッケージ電極)としてのハンダボ
ール(ボール)14を配置する。この場合、本実施の形
態の配線基板1は、パッケージ基板2の裏面に配置され
ている外部電極1gに外部端子としてのハンダボール1
4が配置されていることにより、BGA基板となってい
る。なお、本実施の形態の配線基板1におけるパッケー
ジ基板2の他の態様として、ハンダボール14を電線状
態のピン線に変換したCSP基板などからなるパッケー
ジ基板の構造のものなどの種々の構造のパッケージ基板
2とすることができる。Thereafter, as shown in FIG. 7, a solder ball (ball) 14 as an external terminal (package electrode) is disposed on the external electrode 1g disposed on the back surface of the package substrate 2 in the wiring substrate 1. In this case, the wiring board 1 according to the present embodiment includes a solder ball 1 serving as an external terminal on the external electrode 1g disposed on the back surface of the package substrate 2.
The BGA substrate is provided by the arrangement of the BGA 4. In addition, as another aspect of the package substrate 2 in the wiring substrate 1 of the present embodiment, packages having various structures such as those of a package substrate including a CSP substrate in which the solder balls 14 are converted into pin wires in a wire state are provided. The substrate 2 can be used.
【0037】前述した本実施の形態の半導体装置および
その製造方法によれば、複数個のパッケージ基板2を備
えている実施の形態1の配線基板1を用いた半導体装置
の製造方法であることにより、複数個の半導体チップ1
0を有する半導体装置を容易で簡単な製造プロセスを用
いて製造することができるので、高い製造歩留りをもっ
て高性能で高信頼度の半導体装置を製造することができ
る。According to the semiconductor device of the present embodiment and the method of manufacturing the same, the method of manufacturing a semiconductor device using the wiring board 1 of the first embodiment having a plurality of package substrates 2 , A plurality of semiconductor chips 1
Since a semiconductor device having 0 can be manufactured using an easy and simple manufacturing process, a high-performance and high-reliability semiconductor device can be manufactured with a high manufacturing yield.
【0038】本実施の形態の半導体装置およびその製造
方法によれば、実施の形態1の配線基板1を用いている
ことにより、パッケージ基板2の外周のスリット4の一
部にパッケージ基板2と配線基板1の周辺部3とを機械
的に接続している連結部5が設けられており、連結部5
の一部に座ぐり6が設けられているので、パッケージ基
板2に搭載された半導体チップ10を実装するための封
止する際のレジンなどからなる封止剤13をポッティン
グする際に、封止剤13がパッケージ基板2の側面で、
表面張力により止まり、実装部にのみ封止剤13が形成
されることができる。特に、座ぐり6の側面で封止剤1
3が止まり、配線基板1の周辺部3に封止剤13が流れ
出さない状態とすることができる。According to the semiconductor device of the present embodiment and the method of manufacturing the same, since the wiring substrate 1 of the first embodiment is used, a part of the slit 4 on the outer periphery of the package substrate 2 A connecting portion 5 for mechanically connecting the peripheral portion 3 of the substrate 1 is provided.
Is provided with a counterbore 6, so that when a sealing agent 13 made of a resin or the like for sealing for mounting the semiconductor chip 10 mounted on the package substrate 2 is potted, sealing is performed. Agent 13 is on the side of package substrate 2,
Stopping due to surface tension, the sealant 13 can be formed only on the mounting portion. In particular, the sealant 1 on the side of the counterbore 6
3 stops, so that the sealing agent 13 does not flow out to the peripheral portion 3 of the wiring board 1.
【0039】したがって、本実施の形態の半導体装置お
よびその製造方法によれば、封止剤13の流出が防止さ
れ、しかも封止剤13からなる実装部の形状および厚み
を安定した状態にすることができる。Therefore, according to the semiconductor device of the present embodiment and the method of manufacturing the same, the outflow of the sealant 13 is prevented, and the shape and thickness of the mounting portion made of the sealant 13 are made stable. Can be.
【0040】本実施の形態の半導体装置およびその製造
方法によれば、複数個のパッケージ基板2を備えている
実施の形態1の配線基板1を用いた半導体装置の製造方
法であることにより、複数個の半導体チップ10を有す
る半導体装置を容易で簡単な製造プロセスを用いて製造
した後に、パッケージ基板2を手作業などのニッパによ
る切断および自動機によるダイシング加工や分割金型な
どで容易に切断できる構造のものであるので、複数個の
半導体装置を容易な製造工程をもって製造することがで
き、コストを低減することができ、高い製造歩留りをも
って高性能で高信頼度の半導体装置を製造することがで
きる。According to the semiconductor device of the present embodiment and the method of manufacturing the same, the method of manufacturing a semiconductor device using the wiring board 1 of the first embodiment having a plurality of package After manufacturing a semiconductor device having a plurality of semiconductor chips 10 using an easy and simple manufacturing process, the package substrate 2 can be easily cut by a nipper such as a manual operation, dicing by an automatic machine, or a split mold. Since it has a structure, a plurality of semiconductor devices can be manufactured in an easy manufacturing process, cost can be reduced, and a high-performance and high-reliability semiconductor device can be manufactured with a high manufacturing yield. it can.
【0041】以上、本発明者によってなされた発明を発
明の実施の形態に基づき具体的に説明したが、本発明は
前記実施の形態に限定されるものではなく、その要旨を
逸脱しない範囲で種々変更可能であることはいうまでも
ない。Although the invention made by the inventor has been specifically described based on the embodiments of the present invention, the present invention is not limited to the above embodiments, and various modifications may be made without departing from the gist of the invention. Needless to say, it can be changed.
【0042】例えば、本発明の配線基板は、複数個のパ
ッケージ基板を備えている配線基板であることにより、
設計仕様に応じて、パッケージ基板の個数を決定した
り、パッケージ基板の四角形の形状を種々の形状とする
ことができる。For example, the wiring board of the present invention is a wiring board having a plurality of package boards,
According to design specifications, the number of package substrates can be determined, and the rectangular shape of the package substrate can be made various shapes.
【0043】また、本発明の配線基板は、複数個のパッ
ケージ基板におけるボンディングパッドおよびパワーリ
ングを設計仕様に応じて種々の態様とすることができ
る。Further, in the wiring board of the present invention, the bonding pads and the power ring in the plurality of package boards can have various modes according to the design specifications.
【0044】また、本発明の半導体装置は、半導体チッ
プとして、LSIチップ以外の種々の半導体集積回路装
置チップを適用でき、そのチップに形成されている半導
体素子として、MOSFET、CMOSFETまたはバ
イポーラトランジスタあるいはそれらを組み合わせた半
導体素子とすることができ、MOS型、CMOS型、B
iMOS型またはBiCMOS型の半導体集積回路装置
に適用できる。In the semiconductor device of the present invention, various semiconductor integrated circuit device chips other than the LSI chip can be applied as the semiconductor chip, and as the semiconductor element formed on the chip, a MOSFET, a CMOSFET, a bipolar transistor, , A MOS type, a CMOS type, and a B type.
The present invention can be applied to an iMOS type or BiCMOS type semiconductor integrated circuit device.
【0045】さらに、本発明の半導体装置は、MOSF
ET、CMOSFET、BiCMOSFETなどを構成
要素とするDRAM(Dynamic Random Access Memor
y)、SRAM(Static Random Access Memory )など
のメモリ系、あるいはロジック系などを有する種々の半
導体集積回路装置に適用できる。Further, the semiconductor device according to the present invention has a MOSF
DRAM (Dynamic Random Access Memor) that includes ET, CMOSFET, BiCMOSFET, etc.
y), various semiconductor integrated circuit devices having a memory system such as an SRAM (Static Random Access Memory) or a logic system.
【0046】[0046]
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。Advantageous effects obtained by typical ones of the inventions disclosed in the present application will be briefly described.
It is as follows.
【0047】(1).本発明の配線基板によれば、複数
個のパッケージ基板を備えている配線基板であって、パ
ッケージ基板の周辺にスリットが設けられており、スリ
ットの一部にパッケージ基板と配線基板の周辺部とを機
械的に接続している連結部が設けられており、連結部の
一部に凹部が設けられていることにより、同一シート上
に複数個のパッケージ基板が存在し、パッケージ基板が
個片に成らず、配線基板用板の取扱いを容易とすること
ができる。(1). According to the wiring substrate of the present invention, the wiring substrate includes a plurality of package substrates, wherein a slit is provided around the package substrate, and the package substrate and the peripheral portion of the wiring substrate are partially formed in the slit. Is provided with a concave portion in a part of the connecting portion, so that a plurality of package substrates are present on the same sheet, and the package substrates are separated into individual pieces. This makes it easier to handle the wiring board.
【0048】(2).本発明の配線基板によれば、パッ
ケージ基板の外周のスリットの一部にパッケージ基板と
配線基板の周辺部とを機械的に接続している連結部が設
けられており、連結部の一部に凹部が設けられているこ
とにより、パッケージ基板に搭載された半導体チップな
どからなる電子部品を実装するための封止する際の封止
剤を注入する際に、凹部およびスリットを利用して表面
張力で封止剤を形成することができるので、優れた実装
ができて、高性能で高信頼度の半導体装置などからなる
電子装置を形成することができる。(2). According to the wiring board of the present invention, a connection part that mechanically connects the package substrate and the peripheral part of the wiring board is provided in a part of the slit on the outer periphery of the package substrate, and a part of the connection part is provided. Due to the provision of the concave portion, the surface tension utilizing the concave portion and the slit is used when injecting a sealing agent for sealing for mounting an electronic component such as a semiconductor chip mounted on the package substrate. In this case, the sealing agent can be formed, so that an excellent mounting can be performed, and an electronic device including a high-performance and highly reliable semiconductor device can be formed.
【0049】(3).本発明の配線基板によれば、パッ
ケージ基板の外周のスリットの一部にパッケージ基板と
配線基板の周辺部とを機械的に接続している連結部が設
けられており、連結部の一部に凹部が設けられているこ
とにより、周辺部とパッケージ基板との間にスリットお
よび凹部が存在しているので、配線基板およびパッケー
ジ基板ならびに実装体としてのパッケージの製造工程に
おいて、パッケージ基板が個片に分離しない強度をもつ
ことができる。(3). According to the wiring board of the present invention, a connection part that mechanically connects the package substrate and the peripheral part of the wiring board is provided in a part of the slit on the outer periphery of the package substrate, and a part of the connection part is provided. Since the recess is provided, the slit and the recess exist between the peripheral portion and the package substrate, so that the package substrate is separated into individual pieces in the process of manufacturing the wiring substrate, the package substrate, and the package as a mounting body. Can have strength that does not separate.
【0050】(4).本発明の配線基板によれば、パッ
ケージ基板に半導体チップなどからなる電子部品を搭載
した後、実装体としてのパッケージの製造工程の後に、
パッケージ基板を手作業などのニッパによる切断および
自動機によるダイシング加工や分割金型などで容易に切
断できる構造のものであることにより、半導体装置など
からなる電子装置を容易な製造工程をもって製造するこ
とができ、コストを低減することができる。(4). According to the wiring board of the present invention, after mounting an electronic component such as a semiconductor chip on a package substrate, after a manufacturing process of a package as a mounting body,
Manufacturing of electronic devices such as semiconductor devices with easy manufacturing process, because the package substrate has a structure that can be easily cut by nipper such as manual work, dicing by an automatic machine, and split mold. And cost can be reduced.
【0051】(5).本発明の配線基板を用いた半導体
装置の製造方法によれば、スリットおよび凹部の製造工
程として、ルター加工を使用した製造工程または打ち抜
き金型を使用した製造工程あるいはリソグラフィ技術と
選択エッチング技術とを使用した製造工程を有し、ボン
ディングパッドとしての金層(導電層)に金めっき処理
を施すリード線を内層回路から引き出し、リード線をス
リットおよび凹部で切断する製造工程を有していること
により、配線基板を容易な製造工程をもって製造するこ
とができ、コストを低減することができると共に高性能
でしかも高信頼度の配線基板を製造することができる。(5). According to the method of manufacturing a semiconductor device using the wiring board of the present invention, as a manufacturing process of slits and recesses, a manufacturing process using a luter process or a manufacturing process using a punching die or a lithography technique and a selective etching technique. With the manufacturing process used, a lead wire for applying a gold plating process to a gold layer (conductive layer) as a bonding pad is drawn out of the inner layer circuit, and the manufacturing process is performed by cutting the lead wire with a slit and a concave portion. In addition, the wiring board can be manufactured through an easy manufacturing process, and the cost can be reduced, and a high-performance and highly reliable wiring board can be manufactured.
【0052】(6).本発明の半導体装置およびその製
造方法によれば、複数個のパッケージ基板を備えている
本発明の配線基板を用いた半導体装置の製造方法である
ことにより、複数個の半導体チップを有する半導体装置
を容易で簡単な製造プロセスを用いて製造することがで
きるので、高い製造歩留りをもって高性能で高信頼度の
半導体装置を製造することができる。(6). According to the semiconductor device of the present invention and the method of manufacturing the same, the method of manufacturing a semiconductor device using the wiring board of the present invention having a plurality of package substrates allows a semiconductor device having a plurality of semiconductor chips to be manufactured. Since the semiconductor device can be manufactured using an easy and simple manufacturing process, a high-performance and high-reliability semiconductor device can be manufactured with a high manufacturing yield.
【0053】(7).本発明の半導体装置およびその製
造方法によれば、本発明の配線基板を用いていることに
より、パッケージ基板の外周のスリットの一部にパッケ
ージ基板と配線基板の周辺部とを機械的に接続している
連結部が設けられており、連結部の一部に凹部が設けら
れているので、パッケージ基板に搭載された半導体チッ
プを実装するための封止する際のレジンなどからなる封
止剤をポッティングする際に、封止剤がパッケージ基板
の側面で、表面張力により止まり、実装部にのみ封止剤
が形成されることができる。特に、凹部の側面で封止剤
が止まり、配線基板の周辺部に封止剤が流れ出さない状
態とすることができる。(7). According to the semiconductor device of the present invention and the method of manufacturing the same, by using the wiring substrate of the present invention, the package substrate and the peripheral portion of the wiring substrate are mechanically connected to a part of the slit on the outer periphery of the package substrate Since the connecting portion is provided and a concave portion is provided in a part of the connecting portion, a sealing agent such as a resin for sealing for mounting the semiconductor chip mounted on the package substrate is used. At the time of potting, the sealant stops on the side surface of the package substrate due to surface tension, and the sealant can be formed only on the mounting portion. In particular, a state in which the sealant stops on the side surface of the concave portion and the sealant does not flow out to the peripheral portion of the wiring board can be achieved.
【0054】したがって、本発明の半導体装置およびそ
の製造方法によれば、封止剤の流出を防止することがで
き、しかも封止剤からなる実装部の形状および厚みを安
定した状態にすることができる。Therefore, according to the semiconductor device and the method of manufacturing the same of the present invention, the outflow of the sealing agent can be prevented, and the shape and thickness of the mounting portion made of the sealing agent can be stabilized. it can.
【0055】(8).本発明の半導体装置およびその製
造方法によれば、複数個のパッケージ基板を備えている
本発明の配線基板を用いた半導体装置の製造方法である
ことにより、複数個の半導体チップを有する半導体装置
を容易で簡単な製造プロセスを用いて製造した後に、パ
ッケージ基板を手作業などのニッパによる切断および自
動機によるダイシング加工や分割金型などで容易に切断
できる構造のものであるので、複数個の半導体装置を容
易な製造工程をもって製造することができ、コストを低
減することができ、高い製造歩留りをもって高性能で高
信頼度の半導体装置を製造することができる。(8). According to the semiconductor device of the present invention and the method of manufacturing the same, the method of manufacturing a semiconductor device using the wiring board of the present invention having a plurality of package substrates allows a semiconductor device having a plurality of semiconductor chips to be manufactured. After manufacturing using an easy and simple manufacturing process, the package substrate can be easily cut by nipper such as manual work, dicing by an automatic machine or split die, etc. The device can be manufactured by an easy manufacturing process, the cost can be reduced, and a high-performance and high-reliability semiconductor device can be manufactured with a high manufacturing yield.
【図1】本発明の実施の形態1である配線基板を示す概
略平面図である。FIG. 1 is a schematic plan view showing a wiring board according to a first embodiment of the present invention.
【図2】図1におけるA−A矢視断面を拡大して示す概
略断面図である。FIG. 2 is a schematic cross-sectional view showing an enlarged cross section taken along the line AA in FIG.
【図3】本発明の実施の形態1である配線基板を用いた
半導体装置の製造工程を示す概略平面図である。FIG. 3 is a schematic plan view showing a manufacturing process of the semiconductor device using the wiring substrate according to the first embodiment of the present invention;
【図4】図3におけるA−A矢視断面を拡大して示す概
略断面図である。FIG. 4 is a schematic cross-sectional view showing an enlarged cross section taken along line AA in FIG. 3;
【図5】本発明の実施の形態1である配線基板を用いた
半導体装置の製造工程を示す概略断面図である。FIG. 5 is a schematic cross-sectional view showing a manufacturing step of the semiconductor device using the wiring substrate according to the first embodiment of the present invention;
【図6】本発明の実施の形態1である配線基板を用いた
半導体装置の製造工程を示す概略断面図である。FIG. 6 is a schematic cross-sectional view showing a manufacturing step of the semiconductor device using the wiring substrate according to the first embodiment of the present invention;
【図7】本発明の実施の形態1である配線基板を用いた
半導体装置の製造工程を示す概略断面図である。FIG. 7 is a schematic cross-sectional view showing a manufacturing step of the semiconductor device using the wiring substrate according to the first embodiment of the present invention;
1 配線基板 1a 配線基板用板 1b 配線層 1c 配線基板用板 1d 配線層 1e 配線基板用板 1f 配線層 1g 外部電極 2 パッケージ基板 3 周辺部 4 スリット 5 連結部 6 座ぐり(凹部) 7 電子部品 8 ボンディングパッド 9 パワーリング 10 半導体チップ 10a ボンディングパッド 11 接着剤 12 ボンディングワイヤ 13 封止剤 14 ハンダボール DESCRIPTION OF SYMBOLS 1 Wiring board 1a Wiring board 1b Wiring layer 1c Wiring board 1d Wiring layer 1e Wiring board 1f Wiring layer 1g External electrode 2 Package board 3 Peripheral part 4 Slit 5 Connecting part 6 Counterbore (recess) 7 Electronic parts Reference Signs List 8 bonding pad 9 power ring 10 semiconductor chip 10a bonding pad 11 adhesive 12 bonding wire 13 sealant 14 solder ball
───────────────────────────────────────────────────── フロントページの続き (72)発明者 三輪 孝志 東京都青梅市新町六丁目16番地の3 株式 会社日立製作所デバイス開発センタ内 (72)発明者 野瀬 藤明 東京都青梅市新町六丁目16番地の3 株式 会社日立製作所デバイス開発センタ内 (72)発明者 原田 盟久 東京都新宿区西新宿六丁目5番1号 日本 シイエムケイ株式会社内 ──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor Takashi Miwa 3-16-1, Shinmachi, Ome-shi, Tokyo Inside the Device Development Center, Hitachi, Ltd. (72) Inventor Tomoaki Nose 6-16, Shinmachi, Ome-shi, Tokyo No. 3 In the Device Development Center, Hitachi, Ltd. (72) Mitsuhisa Harada Inventor 6-5-1, Nishishinjuku, Shinjuku-ku, Tokyo Japan CMK Corporation
Claims (8)
線基板であって、前記パッケージ基板の周辺にスリット
が設けられており、前記スリットの一部に前記パッケー
ジ基板と前記配線基板の周辺部とを機械的に接続してい
る連結部が設けられており、前記連結部の一部に凹部が
設けられていることを特徴とする配線基板。1. A wiring board comprising a plurality of package boards, wherein a slit is provided around the package board, and the package board and a peripheral portion of the wiring board are formed in a part of the slit. A wiring portion, wherein a connecting portion mechanically connecting the connecting portions is provided, and a concave portion is provided in a part of the connecting portion.
パッケージ基板は、電子部品が搭載されるパッケージ基
板であり、前記凹部は、前記連結部の片面側に配置され
ていることを特徴とする配線基板。2. The wiring board according to claim 1, wherein the package board is a package board on which an electronic component is mounted, and wherein the concave portion is arranged on one side of the connecting portion. Wiring board.
電子部品は、半導体チップであることを特徴とする配線
基板。3. The wiring board according to claim 2, wherein said electronic component is a semiconductor chip.
線基板を用いた半導体装置の製造方法であって、前記ス
リットおよび前記凹部の製造工程として、ルター加工を
使用した製造工程または打ち抜き金型を使用した製造工
程あるいはリソグラフィ技術と選択エッチング技術とを
使用した製造工程を有することを特徴とする半導体装置
の製造方法。4. A method of manufacturing a semiconductor device using the wiring board according to claim 1, wherein the slit and the recess are manufactured by using a luting process. A method for manufacturing a semiconductor device, comprising a manufacturing process using a punching die or a manufacturing process using a lithography technique and a selective etching technique.
線基板を用いた半導体装置の製造方法であって、ボンデ
ィングパッドとしての導電層に金めっき処理を施すリー
ド線を内層回路から引き出し、前記リード線を前記スリ
ットおよび前記凹部で切断する製造工程を有することを
特徴とする半導体装置の製造方法。5. A method for manufacturing a semiconductor device using the wiring board according to claim 1, wherein a lead wire for performing gold plating on a conductive layer as a bonding pad is formed from an inner layer circuit. A method for manufacturing a semiconductor device, comprising a manufacturing step of drawing out and cutting the lead wire by the slit and the concave portion.
線基板を用いて、前記配線基板におけるパッケージ基板
の表面に、半導体チップが搭載されていることを特徴と
する半導体装置。6. A semiconductor device using the wiring substrate according to claim 1, wherein a semiconductor chip is mounted on a surface of a package substrate in the wiring substrate.
記配線基板における前記パッケージ基板は、BGA基板
であることを特徴とする半導体装置。7. The semiconductor device according to claim 6, wherein the package substrate in the wiring substrate is a BGA substrate.
って、前記配線基板における凹部の領域によって前記配
線基板から切断されたパッケージ基板の表面に、半導体
チップが搭載されていることを特徴とする半導体装置。8. The semiconductor device according to claim 6, wherein a semiconductor chip is mounted on a surface of the package substrate cut from the wiring substrate by a region of the concave portion in the wiring substrate. Semiconductor device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11097754A JP2000294669A (en) | 1999-04-05 | 1999-04-05 | Wiring board, method of manufacturing semiconductor device using the same, and semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11097754A JP2000294669A (en) | 1999-04-05 | 1999-04-05 | Wiring board, method of manufacturing semiconductor device using the same, and semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000294669A true JP2000294669A (en) | 2000-10-20 |
Family
ID=14200680
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11097754A Pending JP2000294669A (en) | 1999-04-05 | 1999-04-05 | Wiring board, method of manufacturing semiconductor device using the same, and semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000294669A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010062429A (en) * | 2008-09-05 | 2010-03-18 | Fujitsu Microelectronics Ltd | Semiconductor device, and method of manufacturing the same |
| JP2011018935A (en) * | 2001-06-07 | 2011-01-27 | Renesas Electronics Corp | Method of manufacturing semiconductor device |
| US11757053B2 (en) | 2017-10-05 | 2023-09-12 | Sony Corporation | Package substrate having a sacrificial region for heat sink attachment |
-
1999
- 1999-04-05 JP JP11097754A patent/JP2000294669A/en active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011018935A (en) * | 2001-06-07 | 2011-01-27 | Renesas Electronics Corp | Method of manufacturing semiconductor device |
| JP2010062429A (en) * | 2008-09-05 | 2010-03-18 | Fujitsu Microelectronics Ltd | Semiconductor device, and method of manufacturing the same |
| US11757053B2 (en) | 2017-10-05 | 2023-09-12 | Sony Corporation | Package substrate having a sacrificial region for heat sink attachment |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11398457B2 (en) | Packaged integrated circuit devices with through-body conductive vias, and methods of making same | |
| US6414396B1 (en) | Package for stacked integrated circuits | |
| US6441475B2 (en) | Chip scale surface mount package for semiconductor device and process of fabricating the same | |
| US8501542B2 (en) | Double-faced electrode package, and its manufacturing method | |
| US6972214B2 (en) | Method for fabricating a semiconductor package with multi layered leadframe | |
| KR101120733B1 (en) | Flipchip qfn package and method therefor | |
| US20030001281A1 (en) | Stacked chip package having upper chip provided with trenches and method of manufacturing the same | |
| CN202042472U (en) | Semiconductor device with silicon through holes for high current, high frequency and heat dissipation | |
| JP2003168758A (en) | Semiconductor device | |
| US7049173B2 (en) | Method for fabricating semiconductor component with chip on board leadframe | |
| JP2009033153A (en) | Interconnect structure and method for semiconductor device package | |
| KR100826989B1 (en) | Semiconductor package and manufacturing method thereof | |
| US7307352B2 (en) | Semiconductor package having changed substrate design using special wire bonding | |
| US20100123234A1 (en) | Multi-chip package and manufacturing method thereof | |
| US6339253B1 (en) | Semiconductor package | |
| JP2000294669A (en) | Wiring board, method of manufacturing semiconductor device using the same, and semiconductor device | |
| JPH1093013A (en) | Semiconductor device | |
| JP2000003985A (en) | Method for manufacturing semiconductor device | |
| US20070281393A1 (en) | Method of forming a trace embedded package | |
| JP2000294684A (en) | Semiconductor device and manufacturing method thereof | |
| US20020076852A1 (en) | Method for manufacturing a component which is encapsulated in plastic, and a component which is encapsulated in plastic | |
| CN115148714A (en) | Semiconductor packaging method and semiconductor packaging structure | |
| CN115148715A (en) | Semiconductor packaging method and semiconductor packaging structure | |
| KR100379086B1 (en) | Semiconductor Package Manufacturing Method | |
| JP2000315752A (en) | Semiconductor device and manufacturing method thereof |